WO2008072681A1 - 化合物半導体発光素子及びその製造方法 - Google Patents

化合物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2008072681A1
WO2008072681A1 PCT/JP2007/073989 JP2007073989W WO2008072681A1 WO 2008072681 A1 WO2008072681 A1 WO 2008072681A1 JP 2007073989 W JP2007073989 W JP 2007073989W WO 2008072681 A1 WO2008072681 A1 WO 2008072681A1
Authority
WO
WIPO (PCT)
Prior art keywords
compound semiconductor
film
semiconductor light
layer
emitting device
Prior art date
Application number
PCT/JP2007/073989
Other languages
English (en)
French (fr)
Inventor
Naoki Fukunaga
Hironao Shinohara
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to US12/095,175 priority Critical patent/US7972952B2/en
Priority to CN2007800380511A priority patent/CN101523626B/zh
Priority to KR1020097007418A priority patent/KR101087601B1/ko
Priority to EP07850520.3A priority patent/EP2096684B1/en
Publication of WO2008072681A1 publication Critical patent/WO2008072681A1/ja
Priority to US13/114,113 priority patent/US20110220872A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to a compound semiconductor light-emitting device, and more particularly to a gallium nitride-based compound semiconductor light-emitting device, and relates to a compound semiconductor light-emitting device having excellent light emission output and a method for manufacturing the same.
  • a pn junction type light emitting diode is well known as an example of a compound semiconductor light emitting element.
  • a GaP-based LED using a GaP layer obtained by epitaxially growing a conductive gallium phosphide (GaP) single crystal on a substrate as a light emitting layer is known.
  • a gallium nitride-based such as a compound semiconductor layer of the light-emitting layer, the near ultraviolet range Blue-wave or green-band short wavelength LEDs are known.
  • the conductive n-type or p-type light-emitting layer is formed of a conductive p-type or n-type gallium arsenide (G a A s )
  • G a A s gallium arsenide
  • the blue LED, electrically insulating sapphire (alpha-A 1 2 ⁇ 3 single crystal) single crystal or the like is used as the substrate.
  • Cubic (3 C crystal type) or hexagonal (4 H or 6 H crystal type) silicon carbide (SiC) is also used as the substrate.
  • a semiconductor layer is laminated on these substrates.
  • a first conductive transparent electrode and a second conductive electrode are provided on a semiconductor wafer to form a light emitting element.
  • gallium nitride compound semiconductor light-emitting devices various metal oxides and III-V compounds such as sapphire single crystals are used as substrates, and metal organic vapor phase chemical reaction method (MO C VD method)
  • MO C VD method metal organic vapor phase chemical reaction method
  • GaN method gallium nitride compound semiconductors are formed by the molecular beam epitaxy method (MBE method).
  • a characteristic of the gallium nitride compound semiconductor light emitting device is that the current diffusion in the lateral direction is small. Therefore, current is injected only into the semiconductor directly under the electrode, and the light emitted from the light emitting layer is blocked by the electrode and cannot be extracted outside. Therefore, in this gallium nitride compound semiconductor light emitting device, a transparent electrode is usually used as the positive electrode, and light is extracted through the positive electrode.
  • a known conductive material such as Ni / Au or ITO is used for the transparent electrode.
  • an oxide-based transparent electrode mainly composed of In 2 0 3 , Zn 2 O, or the like for example, Japanese Patent Laid-Open No. 2 0 0 5-1 2 3 5 0 Proposed in No. 1 publication.
  • ITO that is used most as a transparent electrode, by doping from 5 to 2 0% by weight of 3 110 2 I n 2 ⁇ 3, 2 X 1 0- 4 Q cm below the low resistivity conductive oxide A membrane can be obtained.
  • an I Z O conductive film described in Japanese Patent Application Laid-Open No. 08-2 1 7 5 78 can be used. Since the I Z O film formed by the sputtering method is amorphous, it can be etched relatively slowly without using a strong acid as described above. For this reason, the barrier etching due to the etching described above hardly occurs. Furthermore, microfabrication for improving the output of the light emitting element can be easily performed.
  • an amorphous I Z O film is less translucent than a heat-treated I T O film, so the output of the light emitting element is low.
  • the drive voltage of the element is high due to the high contact resistance with the p-type GaN layer.
  • it since it is amorphous, it has poor water resistance and chemical resistance, resulting in a decrease in yield in the manufacturing process after the formation of the I Z 0 film, and a problem that the reliability of the device is lowered. Disclosure of the invention
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a compound semiconductor light emitting device having a good yield in the manufacturing process and having an excellent light emission output, and a method for manufacturing the same.
  • the present invention provides the following inventions.
  • An n-type semiconductor layer, a light-emitting layer, and a P-type semiconductor layer made of a compound semiconductor are stacked on a substrate so that the n-type semiconductor layer and the p-type semiconductor layer sandwich the light-emitting layer.
  • electrode and second conductive electrode 2 A compound semiconductor light emitting device characterized in that the first conductive transparent electrode is made of an IZO film containing In 2 0 3 crystals having a Bixbyite structure. '
  • the ⁇ -type semiconductor layer, the light-emitting layer, and the ⁇ -type semiconductor layer are stacked in this order, and the first conductive type transparent electrode and the second conductive type electrode are respectively formed on the ⁇ -type semiconductor layer and the ⁇ - type semiconductor layer.
  • an n-type semiconductor layer, a light-emitting layer, and a P-type semiconductor layer made of a compound semiconductor are stacked so that the n-type semiconductor layer and the p-type semiconductor layer sandwich the light-emitting layer, and a semiconductor wafer is formed.
  • Manufacturing process (b) stacking an amorphous IZO film on the semiconductor wafer;
  • Translucent electrode for compound semiconductor light emitting device characterized by comprising IZ 0 film containing In 2 0 3 crystal of Bixbyite structure (19)
  • ramp which consists of a compound semiconductor light-emitting device as described in any one of said 1-9 and 17.
  • a compound semiconductor light emitting device having a good yield in the manufacturing process can be produced by using an amorphous IZO film having excellent etching properties.
  • the Izo film can be transferred from an amorphous state to a structure including a crystal by heat treatment or the like (hereinafter referred to as “crystallization”). Since the crystallized IZO film has better translucency than Amorphous IZ0 film, crystallizing the IZO film after the etching process yields a compound semiconductor light emitting device with high emission output
  • FIG. 1 is a cross-sectional view schematically showing an example of the gallium nitride compound semiconductor light emitting device of the present invention.
  • FIG. 2 is a plan view schematically showing the gallium nitride compound semiconductor light emitting device shown in FIG.
  • FIG. 3 is a cross-sectional view schematically showing an example of a gallium nitride compound semiconductor wafer.
  • FIG. 4 is a diagram schematically showing an example of the concave and convex processing on the surface of the I Z O film.
  • FIG. 5 is a diagram schematically showing an example of the convex-concave processing of the I Z O film surface.
  • FIG. 6 shows a gallium nitride compound semiconductor light emitting device according to the present invention. It is sectional drawing which showed typically the comprised lamp
  • Fig. 7 is a graph showing the X-ray diffraction (XRD) results of the I Z O film.
  • FIG. 8 is a graph showing the light transmittance of the I Z O film.
  • FIG. 9 is a graph showing the relationship between the heat treatment temperature of the I Z O film and the driving voltage and light emission output of the gallium nitride compound semiconductor light emitting device.
  • FIG. 10 is a graph showing the relationship between the depth of the recesses on the surface of the I Z O film and the driving voltage and light emission output of the gallium nitride compound semiconductor light emitting device.
  • the symbol M represents a group V element different from nitrogen, and 0 ⁇ a 1 (1). is there.
  • GaP layer provided on the GaP substrate.
  • the effect of the present invention is remarkable for a gallium nitride-based compound semiconductor which is a group III nitride semiconductor with small current diffusion in the lateral direction.
  • n-type and p-type compound semiconductor layers are arranged on both the upper and lower surfaces of the light-emitting layer.
  • the first conductive type electrode and the second conductive type electrode are arranged in place.
  • the present invention provides, as the first conductivity type electrode is characterized by using a transparent electrode made of IZ O 'film containing I n 2 ⁇ 3 crystals Bikusubai bets (Bixbyite) structure.
  • gallium nitride compound semiconductor light-emitting device which is an embodiment of the semiconductor light-emitting device of the present invention will be described in detail with reference to FIGS. 1 to 10 as an example.
  • the present invention is not limited to gallium nitride-based compound semiconductor light-emitting devices, and can be applied to light-emitting devices using the various compound semiconductors described above.
  • FIG. 1 is a cross-sectional view schematically showing an example of the semiconductor light emitting device of the present invention
  • FIG. 2 is a plan view schematically showing the semiconductor light emitting device shown in FIG.
  • the semiconductor light-emitting element 1 shown in FIG. 1 is a face-up type light-emitting element, and an n-type semiconductor layer 1 2, a light-emitting layer 1 3, and a p-type constituting a gallium nitride compound semiconductor layer on a substrate 11 1.
  • a semiconductor layer 14 is laminated, and a positive electrode 15 (transparent electrode), which is a first conductive electrode made of an IZO film, is laminated on the P-type semiconductor layer, and is roughly configured.
  • a positive electrode bonding pad 16 is formed on a part of the positive electrode 15.
  • the negative electrode 17 of the bonding pad is formed in the second conductive electrode (negative electrode) formation region on the n-type semiconductor layer.
  • the substrate 1 1, a sapphire single crystal (A l 2 ⁇ 3; A plane, C plane, M-plane, R-plane), spinel single crystal (M g A 1 2 0 4 ), Z n O single crystal, L i A 1 0 2 single crystal, L i G a 0 2 single crystal, Mg O single crystal and other oxide single crystals, Si single crystal, S i C single crystal, G a As single crystal, A 1 N single crystal crystals, known such as boride single crystal such as G a N monocrystalline and Z r B 2
  • the substrate material can be used without any limitation.
  • the plane orientation of the substrate is not particularly limited. Also, a just substrate or a substrate provided with an off angle may be used.
  • the n-type semiconductor layer 12, the light emitting layer 13, and the p-type semiconductor layer 14, those having various structures are well known, and these well-known materials can be used without any limitation.
  • the p-type semiconductor layer only needs to have a general carrier concentration. Even if the p-type semiconductor layer has a relatively low carrier concentration, for example, about 1 X 10 17 cm- 3 , The positive electrode 15 of the IZO film used in the invention can be applied.
  • gallium nitride-based compound semiconductors various types of compounds represented by the general formula A 1 x In y G a! -X- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1)
  • a semiconductor having a composition is well known, and the gallium nitride compound semiconductor constituting the n-type semiconductor layer, the light-emitting layer and the p-type semiconductor layer in the present invention can also be represented by the general formula A l x I n y G a xy N ( Semiconductors with various compositions represented by 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ + y ⁇ 1) can be used without any limitation.
  • MO C VD metal organic chemical vapor deposition
  • HV PE hydrogen vapor deposition
  • MB E molecular beam epitaxy
  • All methods known to grow gallium nitride compound semiconductors can be applied.
  • a preferred growth method is the MO C VD method from the viewpoint of film thickness controllability and mass productivity.
  • hydrogen (H 2 ) or nitrogen (N 2 ) is used as the carrier gas, trimethylgallium (TMG) or triethylgallium (TEG) as the Ga source, and trimethylaluminum (A G) as the A 1 source.
  • TMA triethylaluminum
  • TMA trimethylindium
  • TMI trimethylindium
  • TEI Triethylindium
  • NH 3 ammonia
  • N 2 H 4 hydrazine
  • n-type is composed of monosilane (S i H 4 ) or disilane (S i 2 H 6 ) as Si source, and germane (G e H 4 ) or organic germanium compound as G e source.
  • Cp 2 Mg biscyclopentadecenyl magnesium
  • (E t C p) 2 Mg) bisethylcyclopentagenyl magnesium
  • a gallium nitride compound semiconductor wafer 20 having a laminated structure as shown in FIG.
  • a buffer layer (not shown) made of AIN is stacked on the substrate 21, and the following layers are placed in order: 0 & 1 ⁇ underlayer 2 2, 11 type 0 & ⁇ conversion layer 2 3, n type A 1 G a N-type cladding layer 24, light-emitting layer 25 consisting of InGaN, p-type A 1 G a N cladding layer 26, and p-type Ga N contact layer 27 are used. be able to. .
  • an IZ 0 film including an In 20 3 crystal having a Bixbyite structure is formed as the positive electrode 15.
  • the IZ 0 film is formed directly on the p-type semiconductor layer or on the p-type semiconductor layer via a metal layer or the like.
  • the driving voltage of the light emitting element can be reduced, but the light transmittance is reduced and the output is lowered. Therefore, the driving voltage and output are balanced according to the use of the light emitting element, etc., and it is determined appropriately whether or not a metal layer is sandwiched between the IZO film and the p-type semiconductor layer.
  • the metal layer here, it is preferable to use a layer made of Ni, Ni oxide, Pt ;, Pd, Ru, Rh, Re, or Os.
  • a composition having the lowest specific resistance as the Izo film it is preferable to use a composition having the lowest specific resistance as the Izo film.
  • the ZnO concentration in IZO is preferably 1 to 20% by mass, and more preferably 5 to 15% by mass. 10% by mass is particularly preferable.
  • the film thickness of the I Z O film is preferably in the range of 35 nm to L O O O On m (10 m), where low specific resistance and high light transmittance can be obtained. Furthermore, from the viewpoint of production cost, the I Z O film thickness is 10 0 0
  • an amorphous IZO film is formed on the entire surface of the p-type semiconductor layer 14.
  • the amorphous state is formed on the entire surface of the p-type semiconductor layer 14.
  • any known method used for forming a thin film may be used as long as it is a method capable of forming a 1 Z 0 film.
  • the film can be formed by a method such as a sputtering method or a vacuum evaporation method, but it is more preferable to use a sputtering method in which particles and dust generated at the time of film formation are smaller than the vacuum evaporation method.
  • a sputtering evening method can be deposited by revolves formed by I n 2 ⁇ 3 target and Z n O target RF magnetron sputtering method, in order to increase the more the deposition rate
  • IZ ⁇ target may be deposited by DC magnetron sputtering.
  • the discharge output of the sputtering is 100 0 0 W or less.
  • the amorphous IZO film formed in this way has a well-known photolithography method and etching except for the positive electrode forming region which is the region where the positive electrode 15 is formed on the p-type semiconductor layer 14. As shown in FIG. 2, the patterning is performed only in the positive electrode formation region. The patterning of the I ⁇ O film must be performed before the heat treatment process described below.
  • the amorphous I Z O film becomes a crystallized I Z O film, which makes etching difficult compared to the amorphous I Z O film.
  • the I Zo film before the heat treatment is in an amorphous state, it can be easily and accurately etched using a known etching solution. For example, I T o
  • the etching of the amorphous IZO film may be performed using a dry etching apparatus.
  • the etching gas may be C 1 2, S i C 1 4, BC 1 3 or the like.
  • the amorphous I Z O film can be processed to have irregularities on the I Z O film surface by using the above-mentioned photolithography method and etching. For example, when an IT0-077N etching solution is used, an unevenness with a depth of 40 nm can be formed in an etching time of 1 minute.
  • the concavo-convex processing using this etching can improve the light emission output of the gallium nitride compound semiconductor light emitting device.
  • the reason why the light emission output is improved by uneven processing is as follows: 1. Improvement of light transmittance by thinning the transparent electrode, 2. Increase of light extraction area (IZO film surface area) by uneven processing, 3. On the surface of the transparent electrode Reduction of total reflection can be considered.
  • the shape of the concavo-convex process has the effect of improving output regardless of the shape for the reasons 1 to 3 described above.
  • the dot shape as shown in FIGS. 4 and 5 is more preferable because the area of the uneven side surface can be increased.
  • the transparent electrode has a lower sheet resistance as the film thickness is increased. Since the current flowing in the pole is likely to diffuse to the entire area of the electrode, it is preferable to have a concavo-convex shape that allows the current to easily flow through the convex portion. Therefore, the dot shape is more preferably a shape having an independent concave portion as shown in FIG. 4 than a shape having an independent convex portion as shown in FIG. Also, if the area of the recess is 1 Z 4 or less of the area of the protrusion, the light output improvement effect is small, and if it is 3 4 or more, the current is difficult to diffuse and the drive voltage rises. The area is preferably 1 Z4 to 3 Z4 of the area of the convex part.
  • the film thickness of the recess is 1 Z 2 or less of the film thickness of the protrusion.
  • the IZO film in the recess is completely etched, that is, if the thickness of the recess in the IZO film is 0 nm, light from the p-type GaN layer can be extracted without going through the IZO film. Therefore, it is effective for improving output.
  • the patterning of the IZO film and the concavo-convex processing can be performed at the same time, and the manufacturing process can be shortened.
  • an IZO film having a recess thickness of 0 nm should be used only when the light emission output has priority over the driving voltage of the light emitting element.
  • a photolithography method can be used without any limitation as in the case of the patterning described above.
  • g-line and i-line steppers nanoimprint equipment, laser exposure Smaller irregularities may be formed using an apparatus, EB (electron beam) exposure apparatus, or the like.
  • the amorphous IZO film is made into a crystallized Izo film by performing a heat treatment at 500 ° C. to 100 ° C., for example (heat treatment step).
  • a heat treatment step By using a crystallized IZO film, the light transmittance at the emission wavelength of the gallium nitride compound semiconductor light emitting device can be improved. In particular, in the wavelength region of 3800 nm to 500 nm, the improvement in light transmittance is large. Since the crystallized IZO film is difficult to etch as described above, it is preferable to perform a heat treatment after the etching process described above.
  • the heat treatment of the IZO film is preferably performed in an atmosphere that does not contain 0 2, as the atmosphere containing no ⁇ 2, and inert gas atmosphere such as N 2 atmosphere or an inert gas such as N 2
  • the atmosphere of the mixed gas of H 2 can be mentioned, and it is desirable to have an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 .
  • the heat treatment of the IZO film is performed in an N 2 atmosphere or a mixed gas atmosphere of N 2 and H 2 , the IZO film is crystallized and the IZO film sheet is It is possible to effectively reduce the resistance.
  • heat treatment of the IZO film should be performed in a mixed gas atmosphere of N 2 and H 2 .
  • the ratio of N 2 and H 2 in the mixed gas atmosphere is preferably from 100: 1 to 1: 1.00.
  • the sheet resistance of IZ_ ⁇ film is increased.
  • the sheet resistance of the IZO film is increased, presumably because oxygen vacancies in the IZ 0 film is reduced.
  • the reason why the IZO film is conductive is that the oxygen vacancies are present in the IZO film, thereby generating electrons as carriers.
  • the oxygen vacancies that generate carrier electrons are reduced by heat treatment, which reduces the carrier concentration of the IZO film and increases the sheet resistance.
  • the heat treatment temperature of the IZO film is preferably from 500 to 100 ° C. Five
  • the I Z O film When heat treatment is performed at a temperature lower than 0 0, the I Z O film may not be sufficiently crystallized, and the light transmittance of the I Z 0 film may not be sufficiently high.
  • the I ⁇ film When heat treatment is performed at a temperature exceeding 100, the I ⁇ film is crystallized, but the light transmittance of the I ⁇ ⁇ film may not be sufficiently high.
  • heat treatment is performed at a temperature exceeding 1100, the semiconductor layer under the I ⁇ ⁇ film may be deteriorated.
  • the crystal structure in the I ⁇ ⁇ film differs depending on the film forming conditions and heat treatment conditions. For example, as will be apparent from Experimental Example 2 described later, when heat treatment is performed at a temperature of 700 ° C. to 100 ° C., a bixbite structure is formed in the I Z O film.
  • the IZO film In order for the IZO film to contain a Bixbite-produced In 2 0 3 crystal, it is better to heat-treat the IZO film, but the conditions for the heat treatment depend on the method and composition of the IZ0 film. For example, since the decrease of zinc (Z n) concentration in IZ_ ⁇ film becomes low crystallization temperature, it is a IZ_ ⁇ film containing I n 2 0 3 crystal pixels spy bets structure at a lower temperature heat treatment it can. In this embodiment, heat treatment is used to crystallize the IZO film.
  • any method can be used as long as the Izo film can be crystallized. For example, a method using an RTA annealing furnace, a method of performing laser annealing, a method of performing electron beam irradiation, or the like may be used. '
  • the IZO film crystallized by heat treatment has better adhesion to the p-type semiconductor layer 14 and the positive electrode bonding pad 16 than the amorphous IZO film. Yield reduction can also be prevented.
  • the crystallized IZO film has less reaction with moisture in the air than the amorphous IZO film, and has superior chemical resistance such as acid, so the characteristic deterioration in the long-term durability test is small. Is preferable.
  • the negative electrode 17 is formed by removing part of the p-type semiconductor layer 14, the light-emitting layer 13, and the n-type semiconductor layer 12 by etching after heat treatment of the IZO film, as shown in FIG.
  • the layer 12 is exposed, and a conventionally known negative electrode 17 made of, for example, TiAu is provided on the exposed n-type semiconductor layer 12.
  • negative electrodes having various compositions and structures are known, and these known negative electrodes can be used without any limitation.
  • a part of the positive electrode 15 on the IZ 0 film layer is provided with a positive bonding pad 16 for electrical connection with a circuit board or a lead frame.
  • a positive bonding pad 16 for electrical connection with a circuit board or a lead frame.
  • Various structures using materials such as A u, A 1, Ni and Cu are well known for the positive electrode bonding pad 16, and these well known materials and structures can be used without any limitation.
  • the thickness of the bonding pad 16 is preferably in the range of 100 to 100 nm.
  • the thickness of the positive bonding pad 16 is more preferably 300 nm or more. Further, from the viewpoint of production cost, it is preferable to set it to 500 nm or less.
  • a protective layer on the Izo film. Since this protective layer covers the entire area of the IZ film except for the area where the positive electrode bonding pad is formed, it is preferable to use a material with excellent translucency. Furthermore, the p-type semiconductor layer and the n-type semiconductor are used. In order to prevent leakage with the layer, an insulating property is preferable. For example, S i O 2 and A 1 2 0 3 are preferable.
  • the thickness of the protective layer may be any film thickness that can prevent oxidation of the IZO film and is excellent in translucency. Specifically, for example, the film thickness is 20 nm to 500 nm. Good film thickness.
  • the gallium nitride-based compound semiconductor light emitting device of the present invention described above can constitute a lamp by providing a transparent cover by means well known to those skilled in the art.
  • a white lamp can also be configured by combining the gallium nitride compound semiconductor light emitting device of the present invention and a cover having a phosphor.
  • the gallium nitride compound semiconductor light emitting device of the present invention can be configured as an LED lamp without any limitation using a conventionally known method.
  • the lamp can be used for any purpose such as a bullet type for general use, a side pew type for portable backlight use, and a top pew type used for a display.
  • FIG. 6 is a schematic configuration diagram for explaining an example of the lamp of the present invention.
  • the A lamp 30 shown in FIG. 6 is obtained by mounting a face-up type gallium nitride-based compound semiconductor light-emitting element of the present invention in a shell shape.
  • the gallium nitride compound semiconductor light-emitting element 1 shown in FIG. 1 is bonded to one of the two frames 3 1 and 3 2 with a resin or the like, and the positive bonding pad 1 6 and the negative electrode 1 7 is a wire 3 3 and 3 4 made of a material such as gold, and is connected to frames 3 1 and 3 2, respectively.
  • a mold 35 made of a transparent resin is formed around the gallium nitride compound semiconductor light emitting device 1.
  • a lamp manufactured from the gallium nitride compound semiconductor light emitting device of the present invention has a high light output and a low driving voltage, it can be used in mobile phones, displays, panels, and the like incorporating the lamp manufactured by this technology.
  • Electronic devices and mechanical devices such as automobiles, computers, and game machines incorporating such electronic devices can be driven at low power and can achieve high characteristics.
  • power-saving effects are demonstrated in battery-driven devices such as mobile phones, game machines, toys, and automobile parts.
  • the semiconductor layer provided in the semiconductor light emitting device of the present invention is not limited to the above-described gallium nitride compound semiconductor layer, and any compound semiconductor layer may be used.
  • an amorphous IZO film (thickness 2550 nm) is formed on a glass substrate, and the obtained 120 film is subjected to N 2 atmosphere at each temperature of 3 00 ° 0 to 800
  • the sheet resistance was measured when the heat treatment was performed in a mixed gas atmosphere in which 25% of 0 2 was contained in 1 ⁇ 2 .
  • the results are shown in Table 1.
  • the sheet resistance was measured using a four-point probe measuring device (Loresta MP MCP-T360, manufactured by Mitsubishi Chemical Corporation).
  • Fig. 7 is a graph showing the X-ray diffraction (XRD) results of the I Z O film.
  • the horizontal axis shows the diffraction angle (2S)), and the vertical axis shows the analytical intensity (s).
  • the IZO film that has been heat-treated at a temperature of 400 ° C. or lower is in an amorphous state.
  • an X-ray peak consisting of a bixbite-structured In 2 O 3 crystal was observed at a heat treatment temperature of 700 ° C. or higher, and a vicpite-structured In 2 0 3 crystal was observed in the IZO film. I know it exists.
  • FIG. 8 is a graph showing the light transmittance of the IZO film, where the horizontal axis indicates the wavelength (nm) and the vertical axis indicates the light transmittance (%).
  • (A), (b), (c), (d) and (e) are respectively at 300 ° C, 60 ° C, 80 ° C and 100 ° 0 before heat treatment. This is the result after heat treatment.
  • FIG. 3 shows a schematic cross-sectional view of a semiconductor wafer made of a gallium nitride compound semiconductor layer, prepared for use in the gallium nitride compound semiconductor light emitting device of this example.
  • FIGS. 1 and 2 show a schematic cross-sectional view and a schematic plan view of the gallium nitride compound semiconductor light-emitting device manufactured in this example.
  • the laminated structure of the gallium nitride compound semiconductor wafer 20 has a buffer layer (not shown) made of A 1 N on a substrate 21 made of the c-plane ((0 0 0 1) crystal face) of sapphire.
  • the constituent layers 22 to 27 of the gallium nitride compound semiconductor wafer 20 were grown by a general reduced pressure MO C VD means.
  • a gallium nitride compound semiconductor light emitting device (see FIG. 1) was fabricated.
  • the surface of the p-type GaN contact layer 2 7 of the gallium nitride compound semiconductor wafer 20 is cleaned using HF and HC 1, and then on the p-type GaN contact layer 2 7, An IZO film was formed by sputtering.
  • the I Z O film was deposited to a thickness of about 2500 nm by DC magnetron sputtering.
  • IZO Yu-ge ⁇ with a Zn ⁇ concentration of 10% by mass was used.
  • IZ ⁇ film formation 70 sccm of Ar gas was introduced, and the pressure was about 0.3 Pa. It was.
  • the sheet resistance of the I Z O film formed by the above method was 17 ⁇ / sq.
  • the IZO film was formed only in the region where the positive electrode on the p-type GaN contact layer 27 was formed by well-known photolithography and wet etching.
  • the amorphous IZO film was etched at an etching rate of about 40 nm / min using ITO 07 N as the etchant.
  • the positive electrode of the present invention (see reference numeral 15 in FIGS. 1 and 2) was formed on the p-type GaN contact layer 27.
  • heat treatment was performed at 80 ° C. for 1 minute using an RTA annealing furnace. In the heat treatment, purging with N 2 gas was performed several times before raising the temperature, and the inside of the R TA annealing furnace was made into an N 2 gas atmosphere.
  • the IZO film after the heat treatment showed higher light transmittance in the wavelength region of 3500 to 600 nm than that immediately after the film formation, and the sheet resistance was 10 ⁇ / sq.
  • XRD measurements after heat treatment mainly detected X-ray peaks composed of In 2 O 3 crystals with a bixbite structure, confirming that the IZO film was crystallized.
  • the back surface of the substrate 11 1 (2 1) made of sapphire was polished using fine diamond abrasive grains, and finally finished to a mirror surface. Thereafter, the wafer 20 was cut, separated into individual 3500 m square chips, placed on a lead frame, and then connected to the lead frame with gold (Au) wire.
  • the forward voltage (driving voltage: V f) at a current applied value of 20 mA was measured for these chips by energization with a probe needle.
  • the emission power (Po) and emission wavelength were measured with a general integrating sphere.
  • the emission distribution on the light-emitting surface confirmed that light was emitted from the entire surface of the positive electrode 15
  • the chip had an emission wavelength in the wavelength region near 4600 nm, Vf was 3.24 V, and Po was 12.6 mW.
  • Gallium nitride as in Example 1 except that the heat treatment temperatures of the IZO films were 300 ° C. (comparative example), 5 00 ° C., 60 ° 0 ° C., and 700 ° C., respectively.
  • a compound semiconductor light emitting device was fabricated and evaluated in the same manner as in Example 1.
  • Figure 9 shows the relationship between the heat treatment temperature of the IZO film and V f and P o of the gallium nitride compound semiconductor light-emitting device.
  • the horizontal axis shows the heat treatment temperature (° C) of the IZO film, and the vertical axis shows V f (V) of the gallium nitride compound semiconductor light emitting device and Po (m W) of the gallium nitride compound semiconductor light emitting device, respectively.
  • a gallium nitride-based compound semiconductor light-emitting device was fabricated in the same manner as in Example 1 except that an uneven shape was formed on the surface of the I Z O film that did not contact the p-type semiconductor layer, and evaluated in the same manner as in Example 1.
  • the step of forming the concavo-convex shape was performed before the heat treatment of the IZ 0 film, and wet etching was performed using an ITO-07 7 etching solution in the same manner as the patterning of the IZO film.
  • the concavo-convex shape was a cylindrical concave shape with a diameter of 2 m and a depth of 1550 nm, and the cylindrical concave portions were arranged in a staggered manner with a central pitch of 3.
  • the obtained gallium nitride compound half The conductor light-emitting element had V f of 3.23 V and Po of 13.5 mW.
  • a gallium nitride-based compound semiconductor light-emitting device was fabricated in the same manner as in Example 5 except that the depths of the cylindrical recesses were 20 nm and 2500 nm, respectively, and evaluated in the same manner as in Example 1. did.
  • Figure 10 shows the relationship between the depth of the recess on the surface of the IZO film and Vi and Po of the gallium nitride compound semiconductor light-emitting device.
  • the horizontal axis is the depth of the recess on the surface of the IZ film (nm), and the vertical axis is V f (V) for the gallium nitride compound semiconductor light-emitting device, and Po (mW) for the gallium nitride compound semiconductor light-emitting device, respectively. ).
  • V f V
  • Po mW
  • the depth of the recess formed on the surface of the I Z O film that is not in contact with the p-type semiconductor layer increases the Po of the gallium nitride compound semiconductor light emitting device. Further, when the depth of the recess is 2500 nm, that is, when the surface of the P-type semiconductor layer of the gallium nitride compound semiconductor light emitting device is exposed, V f of the gallium nitride compound semiconductor light emitting device increases.
  • a gallium nitride compound semiconductor light emitting device was produced in the same manner as in Example 1 except that an ITO film was used for the positive electrode 15.
  • a 1 TO film of 2 5 0 11111 was formed on the p-type GaN contact layer 2 7 of the wafer 20 by sputtering.
  • Sputtering XRD of measuring Jode after evening has been detected mainly the peak of X-rays consisting of I n 2 ⁇ 3 crystals Bikusupai bets structure, that ITO film before the heat treatment is crystallized was confirmed. Since this ITO film was not etched with the ITO-077 N etching solution used in Example 1, wet etching was performed using HC 1 to form a positive electrode on the p-type GaN contact layer 27. Territory to form The ITO film was formed only in the region.
  • gallium nitride compound semiconductor light emitting device was fabricated in the same manner as in Example 1.
  • the resulting gallium nitride compound semiconductor light-emitting device had V f of 3.3 V and Po of 12.5 mW.
  • the compound semiconductor light emitting device of the present invention has a high light emission output and a low driving voltage, it has a great industrial utility value as, for example, a lamp.

Abstract

本発明の目的は、製造工程での歩留まりが良好な、優れた発光出力を有する化合物半導体発光素子を提供することである。　本発明の化合物半導体発光素子、基板上に、化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層が、ｎ型半導体層とｐ型半導体層が発光層を挟むように積層され、第１導伝型透明電極と第２導伝型電極を備えた発光素子において、該第１導伝型透明電極がビクスバイト(Bixbyite)構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜からなることを特徴とする化合物半導体発光素子である。

Description

化合物半導体発光素子及びその製造方法 技術分野
本発明は化合物半導体発光素子、 特に窒化ガリウム系化合物半導 体発光素子に関し、 優れた発光出力を有する化合物半導体発光素子 及びその製造方法に関する。 背景技術
従来から、 化合物半導体発光素子の一例として p n接合型の発光 ダイオード （L E D) が周知である。 例えば、 導電性のリン化ガリ ゥム （G a P ) 単結晶を基板上にェピタキシャル成長させた G a P 層を発光層として利用した G a P系 L E Dが知られている。 また、 砒化アルミニウム · ガリウム混晶 （組成式 ： A 1 X G aYA s ( 0≤ X, Y≤ lで X + Y= l ) ) やリン化アルミニウム · ガリウム ' ィ ンジゥム混晶 （組成式 ： A 1 x G a Y I η ζ Ρ ( 0≤ X, Υ， Ζ≤ 1 で Χ + Υ + Ζ = 1 ) ) を発光層とする、 赤色帯および橙黄色帯から 緑色帯 L E Dが知られている。 また、 窒化ガリウム ， インジウム （ 組成式 ： G a a I n ^ N ( 0 ≤ , j8≤ l、 a + β = 1 ) ) 等の窒 化ガリウム系化合物半導体層を発光層とする、 近紫外帯、 青色帯ま たは緑色帯の短波長 L E Dが知られている。
上記の例えば、 A l x G aY I nz P系 L E Dにあって、 導電性の n型または p型の発光層は、 導電性の p型または n型の砒化ガリウ ム （G a A s ) 単結晶を基板として、 その上に形成される。 また、 青色 L E Dでは、 電気絶縁性のサファイア （ α— A 1 2〇3単結晶） 等の単結晶が基板として利用されている。 また、 短波長 L E Dには 、 立方晶 （ 3 C結晶型） 或いは六方晶 （ 4 Hまたは 6 H結晶型） の 炭化珪素 （ S i C) も基板として利用されている。 これらの基板上 に半導体層を積層させた.半導体ウェハに例えば第 1導伝型透明電極 と第 2導伝型電極を設けて発光素子を形成している。
特に窒化ガリゥム系化合物半導体発光素子の場合、 サファイア単 結晶をはじめとして、 種々の酸化物や I I I 一 V族化合物を基板と して、 その上に有機金属気相化学反応法 （MO C VD法） や分子線 エピタキシー法 （MB E法） 等によって窒化ガリウム系化合物半導 体が形成される。
窒化ガリゥム系化合物半導体発光素子の特徴として、 横方向への 電流拡散が小さいことがある。 そのために、 電極直下の半導体にし か電流が注入されず、 発光層で発光した光は電極にさえぎられて外 部に取り出されない。 そこで、 この窒化ガリウム系化合物半導体.発 光素子では、 通常、 正極として透明電極が用いられ、 正極を通して 光が取り出される。
透明電極には N i /A uや I TOのような周知の導電材料が用い られる。 近年では、 透光性に優れることから、 I n203や Z n O等 を主成分とする酸化物系の透明電極を利用することが、 例えば特開 2 0 0 5 - 1 2 3 5 0 1号公報で提案されている。 透明電極として 最も利用されている I T Oは、 I n2〇3に 5〜 2 0質量％の 3 110 2をドーピングすることで、 2 X 1 0— 4 Q c m以下の低比抵抗の導 電酸化膜を得ることができる。
また、 光取出し効率を向上させるために、 光取出し面に凹凸加工 を設けることが例えば特開 2 0 0 0— 1 9 6 1 5 2号公報等に提案 されている。 低抵抗の I T Oは成膜直後に微結晶を形成しており、 I T〇に凹凸加工を設けるには、 塩化第二鉄 （F e C 13) 水溶液 や塩酸 （HC 1 ) などのエッチング液を使う必要がある。 このよう な強酸を使用したゥエツ. トエッチングでは、 エッチング速度が早い ため制御が難しく、 I T Oのエッジ部分にバリが発生しやすい。 ま た、 オーバーエッチングが生じやすく、 歩留まりが低くなる。
上記のような問題の解決策として、 特開平 0 8— 2 1 7 5 7 8号 公報に記載の I Z O導電膜を使用することができる。 スパッ夕法に より成膜された I Z O膜はアモルファス （非晶質） であるため、 上 記のような強酸を使用せずに比較的緩やかにエッチングすることが 可能である。 そのため、 上記に示したエッチングによるバリゃォー バーエッチングが発生しにくい。 さらに、 発光素子の出力向上のた めの微細加工も容易に実施することができる。
しかしながら、 アモルファスの I Z O膜は、 熱処理を施した I T O膜に比べて透光性で劣るために発光素子の出力が低い。 また、 p 型 G a N層との接触抵抗が高いため素子の駆動電圧が高いといった 問題がある。 さらに、 アモルファスであることから耐水性 · 耐薬品 性に劣っており、 I Z 0膜成膜後の製造工程での歩留まりが減少し 、 また、 素子の信頼性が低下してしまうといった問題も生じる。 発明の開示
本発明は上述の問題に鑑みてなされたものであり、 製造工程での 歩留まりの良好な、 優れた発光出力を有する化合物半導体発光素子 およびその製造方法を提供することを目的とする。
本発明者等は、 上記課題を解決するために鋭意検討した結果、 本 発明を完成した。
即ち、 本発明は以下の発明を提供する。
( 1 ) 基板上に、 化合物半導体からなる、 n型半導体層、 発光層 および P型半導体層が、 n型半導体層と p型半導体層が発光層を挟 むように積層され、 第 1導伝型透明電極と第 2導伝型電極を備えた 発光素子において、 該第 1導伝型透明電極がビクスパイ ト （Bixbyit e)構造の I n 2〇3結晶を含む I Z O膜からなることを特徵とする化 合物半導体発光素子。 '
. ( 2 ) I Z O膜中の Z n〇含有量が 1〜 2 0質量％である上記 1 項に記載の化合物半導体発光素子。
( 3 ) I Z O膜の厚さが 3 5 nm〜 l Ο ΠΙである上記 1 または 2項に記載の化合物半導体発光素子。
( 4 ) I Ζ〇膜の表面に凹凸加工がなされている上記 1〜 3項の いずれか一項に記載の化合物半導体発光素子。
( 5 ) I Ζ〇膜の表面に複数個の独立した凹部が形成されている 上記 4項に記載の化合物半導体発光素子。
( 6 ) 凹部の合計面積が Ι Ζひ膜全体の 1 / 4〜 3 Ζ 4である上 記 4>または 5項に記載の化合物半導体発光素子。
( 7 ) 凹部における I Ζ Ο膜の厚さが凸部における I Ζ Ο膜の厚 さの 1 / 2以下である上記 4〜 6項のいずれか一項に記載の化合物 半導体発光素子。
( 8 ) 化合物半導体が窒化ガリゥム系化合物半導体である上記 1 〜 7項のいずれか一項に記載の化合物半導体発光素子。
( 9 ) η型半導体層、 発光層および ρ型半導体層がこの順序で積 層され、 第 1導伝型透明電極および第 2導伝型電極がそれぞれ; ρ型 半導体層および η型半導体層に設けられている上記 8項に記載の化 合物半導体発光素子。
( 1 0 ) 下記の （ a ) 〜 （ d) の工程を含むことを特徴とする化 合物半導体発光素子の製造方法。
( a ) 基板上に、 化合物半導体からなる、 n型半導体層、 発光層 および P型半導体層を、 n型半導体層と p型半導体層が発光層を挟 むように積層して、 半導体ゥェ八を作製する工程、 (b) 該半導体ゥェ八にアモルファス状の I Z〇膜を積層するェ 程、
( c ) 該アモルファス状の I Z〇膜をエッチングする工程、 およ び
(d) エッチングされた該アモルファス状の I Z O膜を結晶化す る工程。
( 1 1 ) アモルファス状の I Z O膜を積層する工程がスパッタリ ング法によってなされる上記 1 0項に記載の化合物半導体発光素子 の製造方法。
( 1 2 ) アモルファス状の I Z O膜を結晶化する工程が熱処理に よってなされる上記 1 0または 1 1項に記載の化合物半導体発光素 子の製造方法。
( 1 3) 熱処理温度が 5 ひ 0〜 1 0 0 0 °Cである上記 1 2項に記 載の化合物半導体発光素子の製造方法。
( 1 4) 熱処理温度が 7 0 0〜 9 0 0 °Cである上記 1 3項に記載 の化合物半導体発光素子の製造方法。
( 1 5) 化合物半導体が窒化ガリウム系化合物半導体である上記 1 0〜 1 4項のいずれか一項に記載の化合物半導体発光素子の製造 方法。
( 1 6) n型半導体層、 発光層および p型半導体層がこの順序で 積層され、 アモルファス状の I Z〇膜が p型半導体層上に積層され ている上記 1 5項に記載の化合物半導体発光素子の製造方法。
( 1 7 ) 上記 1 0〜 1 6項のいずれか一項に記載の製造方法によ つて製造された化合物半導体発光素子。
( 1 8) ビクスバイ ト. (Bixbyite)構造の I n 203結晶を含む I Z 〇膜からなることを特徴とする化合物半導体発光素子用透光性電極 ( 1 9 ) 上記 1〜 9および 1 7項のいずれか一項に記載の化合物 半導体発光素子からなるランプ。
( 2 0 ) 上記 1 9項に記載のランプが組み込まれている電子機器
( 2 1 ) 上記 2 0項に記載の電子機器が組み込まれている機械装 置。
本発明によれば、 エッチング性に優れたァモルファスの I Z〇膜 を用いることで、 製造工程での歩留まりの良好な化合物半導体発光 素子を作製できる。 また、 I z o膜は熱処理等によりアモルファス 状態から結晶を含む構造へ転移させることが可能である （以下、 「 結晶化」 と呼ぶ） 。 結晶化した I Z〇膜はァモルファスの I Z 0膜 よりも透光性に優れているため、 エッチング処理後に I Z〇膜を結 晶化することで、 発光出力の高い化合物半導体発光素子が得られる
図面の簡単な説明
図 1 は、 本発明の窒化ガリゥム系化合物半導体発光素子の一例を 模式的に示した断面図である。
図 2は、 図 1 に示す窒化ガリウム系化合物半導体発光素子を模式 的に示した平面図である。
図 3は、 窒化ガリゥム系化合物半導体ウェハの一例を模式的に示 した断面図である。
図 4は、 I Z O膜表面の凹型の凹凸加工の一例を模式的に示した 図である。
図 5は、 I Z O膜表面の凸型の凹凸加工の一例を模式的に示した 図である。
図 6は、 本発明の窒化ガリウム系化合物半導体発光素子を用いて 構成したランプを模式的に示した断面図である。
図 7は、 I Z O膜の X線回折 （XR D) 結果を示したグラフであ る。
図 8は、 I Z O膜の光透過率を示したグラフである。
図 9は、 I Z O膜の熱処理温度と窒化ガリウム系化合物半導体発 光素子の駆動電圧及び発光出力との関係を示したグラフである。
図 1 0は、 I Z O膜表面の凹部の深さと窒化ガリウム系化合物半 導体発光素子の駆動電圧及び発光出力との関係を示したグラフであ る。 発明を実施するための最良の形態
発光素子を構成する化合物半導体としては、 例えばサファイア基 板或いは炭化珪素またはシリコン基板等上に設けられた A 1 X G aY I nzN!_a a ( 0≤X≤ 1、 0≤Y≤ 1、 0≤ Z≤ 1で且つ、 X + Y + Z = 1。 記号 Mは窒素とは別の第 V族元素を表し、 0≤ aく 1である。 ） 等の I I I族窒化物半導体層がある。 また、 砒化ガリ ゥム （G a A s ) 単結晶基板上に設けた A 1 x G aY A s ( 0≤X, Y≤ 1 , X + Y = 1 ) 層や A l x G aY I nz P ( 0≤ X, Y, Z≤ 1， X + Y + Z = 1 ) 層等がある。 また、 G a P基板上に設けた G a P層がある。 特に、 横方向への電流拡散が小さい I I I族窒化物 半導体の一種である窒化ガリウム系化合物半導体は本発明の効果が 顕著である。
これらの化合物半導体層は、 目的とする機能に基づき、 基板上に 適所に配置されているべきである。 例えば、 ダブルへテロ （二重異 種） 接合構造の発光部を構成するには、 発光層の上下の両表面側に n型と p型の化合物半導体層を配置する。 そして、 駆動電流を供給 するために、 第 1導伝型電極と第 2導伝型電極が適所に配置される 。 本発明は、 この第 1導伝型電極として、 ビクスバイ ト （Bixbyite) 構造の I n2〇3結晶を含む I Z O'膜からなる透明電極を用いること を特徴としている。
以下に、 本発明の半導体発光素子の一実施形態である窒化ガリゥ ム系化合物半導体発光素子を例にとり、 図 1〜 1 0 を適宜参照しな がら詳細に説明する。 しかし、 本発明は窒化ガリウム系化合物半導 体発光素子に限定されるものではなく、 上述の各種化合物半導体を 用いた発光素子に適用可能である。
図 1は本発明の半導体発光素子の一例を模式的に示した断面図で あり、 図 2は、 図 1 に示す半導体発光素子を模式的に示した平面図 である。
図 1 に示す半導体発光素子 1はフェイスアップ型の発光素子であ り、 基板 1 1上に、 窒化ガリウム系化合物半導体層を構成する n型 半導体層 1 2と、 発光層 1 3 と、 p型半導体層 1 4とが積層され、 P型半導体層上に I Z O膜からなる第 1導伝型電極である正極 1 5 (透明電極） が積層され、 概略構成されている。 正極 1 5上の一部 には、 正極ボンディ ングパッ ド 1 6が形成されている。 また、 n型 半導体層上の第 2導伝型電極 （負極） 形成領域には、 ボンディ ング パッ ドの負極 1 7が形成されている。
以下に、 本発明の窒化ガリウム系化合物半導体発光素子の各構成 について説明する。
「基板」
基板 1 1 には、 サファイア単結晶 （A l 2〇3 ； A面、 C面、 M面 、 R面） 、 スピネル単結晶 （M g A 1204 ) 、 Z n O単結晶、 L i A 1 02単結晶、 L i G a 02単結晶、 M g O単結晶などの酸化物単 結晶、 S i単結晶、 S i C単結晶、 G a A s単結晶、 A 1 N単結晶 、 G a N単結晶および Z r B 2などのホウ化物単結晶などの公知の 基板材料を何ら制限なく用いることができる。
なお、 基板の面方位は特に限定されない。 また、 ジャス ト基板で も良いしオフ角を付与した基板であつでも良い。
「窒化ガリゥム系化合物半導体層」
n型半導体層 1 2、 発光層 1 3、 および p型半導体層 1 4として は、 各種構造のものが周知であり、 これら周知のものを何ら制限な く用いることができる。 特に、 p型半導体層はキャリア濃度が一般 的な濃度のものを用いれば良く、 比較的キャリア濃度の低い、 例え ば 1 X 1 017 c m— 3程度の p型半導体層に対しても、 本発明で用い る I Z O膜の正極 1 5を適用することができる。
また、 窒化ガリウム系化合物半導体として、 一般式 A 1 x I ny G a ! -x- y N ( 0≤ x < 1 , 0≤ y < 1 , 0≤ x + y < 1 ) で表わさ れる各種組成の半導体が周知であり、 本発明における n型半導体層 、 発光層および p型半導体層を構成する窒化ガリウム系化合物半導 体としても、 一般式 A l x I ny G aい x yN ( 0≤ x < 1 , 0≤ y < 1 , 0≤ χ + y < 1 ) で表わされる各種組成の半導体を何ら制限 なく用いることができる。
これらの窒化ガリゥム系化合物半導体の成長方法は特に限定され ず、 MO C VD (有機金属化学気相成長法） 、 HV P E (ハイ ドラ イ ド気相成長法） 、 MB E (分子線エピタキシー法） 、 など窒化ガ リウム系化合物半導体を成長させることが知られている全ての方法 を適用できる。 好ましい成長方法としては、 膜厚制御性、 量産性の 観点から MO C VD法である。 MO C VD法では、 キャリアガスと して水素 （H2) または窒素 （N2) 、 G a源として卜リメチルガリ ゥム （TMG) またはトリェチルガリウム （T E G) 、 A 1 源とし てトリメチルアルミニウム （TMA) またはトリェチルアルミニゥ ム （T E A) 、 I n源としてトリメチルインジウム （TM I ) また はトリェチルインジウム （T E I ) 、 N源としてアンモニア （NH 3) 、 ヒ ドラジン （N2H4) などが用いられる。 また、 ドーパント としては、 n型には S i原料としてモノシラン （S i H4) または ジシラン （S i 2 H6) を、 G e原料としてゲルマン （G e H4) ま たは有機ゲルマニウム化合物を用い、 P型には M g原料としては例, えばビスシクロペン夕ジェニルマグネシウム （ C p 2 M g ) または ビスェチルシクロペンタジェニルマグネシウム （ （ E t C p ) 2 M g) を用いる。
このような窒化ガリウム系化合物半導体を基板上に積層させた半 導体ウェハの一例として、 図 3に示すような積層体構造を有した窒 化ガリウム系化合物半導体ウェハ 2 0のように、 サファイアからな る基板 2 1上に、 A I Nからなる図示略のバッファ層を積層して、 順次、 0 & 1^下地層 2 2、 11型0 & ^^コン夕ク ト層 2 3、 n型 A 1 G a Nクラッ ド層 2 4、 I n G a Nからなる発光層 2 5、 p型 A 1 G a Nクラッ ド層 2 6、 p型 G a Nコンタク ト層 2 7 を積層したも のを用いることができる。 .
「正極 （ I Z〇膜） 」
p型半導体層 1 4上には、 正極 1 5 としてビクスバイ ト （Bixbyit e)構造の I n 203結晶を含む I Z 0膜が成膜される。 I Z 0膜は p 型半導体層の直上、 あるいは p型半導体層の上に金属層などを介し て形成される。 I Z〇膜と p型半導体層との間に金属層を挟んだ場 合には、 発光素子の駆動電圧を低減させることができるが、 光透過 率が減少して出力を低下させてしまう。 したがって、 発光素子の用 途などに応じて駆動電圧と出力のバランスを取り、 I Z〇膜と p型 半導体層との間に金属層などを挟むかどうか適宜判断される。 ここ での金属層としては、 N iや N i酸化物、 P t；、 P d、 R u、 R h 、 R e、 〇 sなどからなるものを用いることが好ましい。 また、 I z o膜としては、 比抵抗が最も低くなる組成を 用する ことが好ましい。 例えば、 I Z〇中の Z n〇濃度は 1〜 2 0質量％ であることが好ましく、 5〜 1 5質量％の範囲であることが更に好 ましい。 1 0質量％であると特に好ましい。
また、 I Z O膜の膜厚は、 低比抵抗、 高光透過率を得ることがで きる 3 5 n m〜； L O O O O n m ( 1 0 m) の範囲であることが好 ましい。 さらに、 生産コストの観点から、 I Z O膜の膜厚は 1 0 0
0 n m ( 1 m) 以下であることが好ましい。
次に、 I Z O膜の形成方法について例を挙げて説明する。
まず、 p型半導体層 1 4上の全域に、 ァモルファス状態の I Z〇 膜を形成する。 I Z O膜の成膜方法としては、 アモルファス状態の
1 Z 0膜を形成することが可能な方法であれば、 薄膜の成膜に使用 される周知の如何なる方法を用いても良い。 例えば、 スパッ夕法や 真空蒸着法などの方法を用いて成膜することができるが、 真空蒸着 法に比べて、 成膜時に発生するパーティクルやダス トなどが少ない スパッタ法を用いるとさらに良い。 スパッ夕法を用いる場合、 I n 2〇 3ターゲッ トと Z n Oターゲッ トを R Fマグネトロンスパッタ法 により公転成膜することで成膜することが可能であるが、 より成膜 速度を高くするためには、 I Z〇ターゲッ トを D Cマグネトロンス パッタ法にて成膜すると良い。 また、 p型半導体層 1 4へのプラズ マによるダメージを軽減するために、 スパッ夕の放電出力は 1 0 0 0 W以下であることが好ましい。
このようにして成膜されたアモルファス状態の I Z O膜は、 p型 半導体層 1 4上の正極 1 5を形成する領域である正極形成領域を除 く領域が、 周知のフォ トリソグラフィ一法及びエッチングを用いる ことによりパターニングされ、 図 2に示すように、 正極形成領域に のみ形成された状態となる。 I Ζ O膜のパターニングは、 後述の熱処理工程を行なう前に行な
Ό しとが望ましい。 熱処理により、 アモルファス状態の I Z O膜は 結晶化された I Z O膜となるため、 アモルファス状態の I Z O膜と 比較してエッチングが難しくなる。 これに対し、 熱処理前の I Z o 膜は 、 アモルファス状態であるため、 周知のエッチング液を用いて 容易に精度良くエッチングすることが可能である。 例えば、 I T o
― 0 7 Nエッチング液 (関東化学社製） を使用した場合、 およそ 4
0 η m / m i nのエッチング速度でエッチングすることができ 、 ハ、
Uゃォ一バーエッチングはほとんど生じない。
また 、 アモルファス状態の I Z O膜のエッチングは、 ドライェッ チング装置を用いて行なっても良い。 このとき、 エッチングガスに は C 1 2 、 S i C 1 4 、 B C 1 3等を用いることができる。
アモルファス状態の I Z O膜は、 前述のフォ トリソグラフィ一法 とエッチングを用いて I Z O膜表面に凹凸加工を形成することが可 能である。 例えば、 I T〇— 0 7 Nエッチング液を使用した場合、 1分間のエッチング時間で 4 0 n mの深さの凹凸を形成することが できる。
このエッチングを用いた凹凸加工は、 窒化ガリウム系化合物半導 体発光素子の発光出力を向上させることができる。 凹凸加工により 発光出力が向上する原因としては、 1 . 透明電極の薄膜化による光 透過率の向上、 2 , 凹凸加工による光取り出し面積 （ I Z O膜表面 積） の増加、 3 . 透明電極表面での全反射の低減等が考えられる。
凹凸加工の形状には、 上述の 1 〜 3の理由により、 どのような形 状であっても出力向上効果がある。 特に、 凹凸側面の面積を大きく することができることから、 図 4及び図 5に示すようなドッ ト形状 がより好ましい。
一般的に透明電極は、 膜厚を厚くするほどシート抵抗が低く、 電 極内を流れる電流が電極の全領域に拡散しやすいため、 凸部に電流 が流れやすいような凹凸形状にすることが良い。 したがって、 ドッ ト形状には図 5のような独立した凸部が存在する形状よりも、 図 4 のような独立した凹部が存在する形状がより好ましい。 また、 凹部 の面積が凸部の面積の 1 Z 4以下であると発光出力向上効果が小さ く、 3 4以上であると電流が拡散しにく くなり駆動電圧が上昇し てしまうため、 凹部の面積は凸部の面積の 1 Z4〜 3 Z4であるこ とが好ましい。
凹凸の側面からの光の取り出しを大きくするため、 凹部の膜厚は 凸部の膜厚の 1 Z 2以下であることが好ましい。 ただし、 凹部の I Z〇膜を完全にエッチングした場合、 すなわち、 I Z O膜の凹部の 膜厚が 0 nmである場合、 I Z O膜を介さずに p型 G a N層からの 光を取り出すことができるため、 出力向上には有効である。 また、 I Z〇膜のパターニングと同じエッチング時間で処理する事が可能 であるため、 I Z O膜のパターニングと凹凸加工を同時に行なうこ とができ、 製造工程を短くすることもできる。 しかしながら、 凹部 の I Z O膜を完全にエッチングした場合、 I Z O膜と p型半導体層 との接触面積が減少し発光素子の駆動電圧が上昇することがある。 したがって、 発光素子の駆動電圧よりも発光出力を優先する場合に のみ、 凹部の膜厚が 0 n mの I Z O膜を用いると良い。
凹凸加工には、 前述のパターニングと同様にフォ トリソグラフィ 一法を何ら制限なく用いることができるが、 さらに発光出力を向上 させたい場合には、 g線や i線のステツパ、 ナノインプリント装置 、 レーザー露光装置、 E B (エレク トロンビーム） 露光装置等を用 いてより小さな凹凸を形成すると良い。
I Z O膜の凹凸加工は、 I Z O膜のパターニングと同様に、 後述 の熱処理工程を行なう前に行なうことが望ましい。 アモルファス状態の I Z O膜は、 例えば 5 0 0 °C〜 1 0 0 o °cの 熱処理を行なうことによって、 結晶化した I z o膜とする （熱処理 工程） 。 結晶化された I Z〇膜とすることで、 窒化ガリゥム系化合 物半導体発光素子の発光波長における光の透過率を向上させること ができる。 特に、 3 8 0 n m〜 5 0 0 nmの波長領域において、 光 透過率の向上が大きい。 結晶化した I Z O膜は前述したようにエツ チングし難いので、 上述のエッチング処理の後に熱処理することが 好ましい。
また、 I Z O膜の熱処理は、 02を含まない雰囲気で行なうこと が望ましく、 〇2を含まない雰囲気としては、 N2雰囲気などの不活 性ガス雰囲気や、 または N2などの不活性ガスと H2の混合ガス雰囲 気などを挙げるごとができ、 N2雰囲気、 または N2と H2の混合ガ ス雰囲気とすることが望ましい。 後述の実験例 1から明らかな如く 、 I Z O膜の熱処理を N2雰囲気、 または N2と H2の混合ガス雰囲 気中で行なう と、 I Z O膜を結晶化させるとともに、 I Z O膜のシ ート抵抗を効果的に減少させることが可能である。 特に、 I Z〇膜 のシ一卜抵抗を減少させたい場合は、 I Z O膜の熱処理を N2と H2 の混合ガス雰囲気中で行なうと良い。 混合ガス雰囲気中における N 2と H 2の比率は、 1 0 0 ： 1〜 1 ： 1 0 0が好ましい。
これに対し、 例えば、 02を含む雰囲気で熱処理を行なうと、 I Z〇膜のシート抵抗が増加してしまう。 02を含む雰囲気で熱処理 を行なうと、 I Z O膜のシート抵抗が増加するのは、 I Z 0膜中の 酸素空孔が減少するためであると考えられる。 I Z O膜が導電性を 示すのは、 酸素空孔が I Z O膜中に存在することによりキャリアと なる電子を発生させているためである。 キヤリァ電子の発生源であ る酸素空孔が熱処理によって減少することで、 I Z O膜のキャリア 濃度が減り、 シート抵抗が高くなつていると考えられる。 I Z O膜の熱処理温度は、 5 0 0 〜 1 0 0 0 °Cが好ましい。 5
0 0 未満の温度で熱処理を行なった場合、 I Z O膜を十分に結晶 化できない恐れが生じ、 I Z 0膜の光透過率が十分に高いものとな らない場合がある。 1 0 0 を超える温度で熱処理を行なった場 合には、 I Ζ Ο膜は結晶化されているが、 I ζ ο膜の光透過率が十 分に高いものとならない場合がある。 また、 1 0 0 0 を超える温 度.で熱処理を行なった場合、 I ζ ο膜の下にある半導体層を劣化さ せる恐れもある。
また、 アモルファス状態の I ζ ο膜を結晶化させた場合、 成膜条 件や熱処理条件などが異なると I ζ ο膜中の結晶構造が異なる。 例 えば、 後述の実験例 2から明らかな如く、 7 0 0 °C〜 1 0 0 0 °Cの 温度で熱処理を行なった場合に、 I Z O膜中にビクスバイ ト構造の
1 n 2〇3結晶を含んでいることが X線回折 （X R D ) の結果からわ かる。 ビクスバイ ト構造の I n 2 0 3結晶を含んだ I Z O膜を透明電 極として使用した場合、 アモルファス状態の I Z O膜を使用した場 合よりも窒化ガリゥム系化合物半導体発光素子の駆動電圧が低い。 そのため、 結晶化した I Z〇膜中にはビクスパイ ト構造の I n 2〇3 結晶を含んでいることが好ましい。 I Z O膜中にビクスバイ ト構造 の I n 2〇3結晶を含んでいることで、 窒化ガリゥム系化合物半導体 発光素子の駆動電圧が低くなる原因は明らかではないが、 ビクスバ ィ ト構造の I n 2〇3結晶を含んでいることで、 p型半導体層との接 触界面における接触抵抗が小さくなつたためであると考えられる。
I Z〇膜中にビクスバイ ト欉造の I n 2 0 3結晶を含むためには I Z〇膜に熱処理を行なうと良いが、 熱処理の条件は I Z 0膜の成膜 方法や組成によって異なる。 例えば、 I Z〇膜中の亜鉛 （ Z n ) 濃 度を減らすと結晶化温度が低くなるため、 より低温の熱処理でピク スパイ ト構造の I n 2 0 3結晶を含む I Z〇膜とすることができる。 なお、 本実施形態においては、 I Z〇膜を結晶化させるために熱 処理を用いているが、 本発明の窒化ガリゥム系化合物半導体発光素 子においては、 I z o膜を結晶化させることができれば如何なる方 法を用いてもよく、 例えば、 R T Aァニール炉を用いる方法、 レー ザーァニールを行なう方法、 電子線照射を行なう方法などを用いて も構わない。 '
また、 熱処理によって結晶化した I Z O膜は、 アモルファス状態 の I Z O膜に比べて、 p型半導体層 1 4や正極ボンディ ングパッ ド 1 6 との密着性が良いため、 発光素子の製造過程等における剥がれ による収率低下も防ぐことができる。 また、 結晶化された I Z O膜 は、 アモルファス状態の I Z O膜と比べて、 空気中の水分との反応 が少なく、 酸などの耐薬品性に優れるため、 長時間の耐久試験での 特性劣化も小さく、 好ましい。
「負極」
負極 1 7は、 I Z O膜の熱処理後、 図 1に示すように p型半導体 層 1 4、 発光層 1 3、 および n型半導体層 1 2の一部をエッチング によって除去することにより、 n型半導体層 1 2を露出させ、 該露 出した n型半導体層 1 2上に、 例えば、 T i A uからなる従来公 知の負極 1 7を設ける。 負極 1 7の材料としては、 各種組成および 構造の負極が周知であり、 これら周知の負極を何ら制限無く用いる ことができる。
「正極ボンディ ングパッ ド」
正極 1 5である I Z 0膜層上の一部には、 回路基板またはリ一ド フレーム等との電気接続のための正極ボンディ ングパッ ド 1 6が設 けられている。 正極ボンディングパッ ド 1 6は、 A u、 A 1、 N i および C u等の材料を用いた各種構造が周知であり、 これら周知の 材料、 構造のものを何ら制限無く用いることができる。 また、 正極 ボンディ ングパッ ド 1 6の厚さは、 1 0 0〜 1 0 0 O n mの範囲内 であることが好ましい。 また、 ボンディ ングパッ ドの特性上、 厚さ が大きい方が、 ボンダピリティーが高くなるため、 正極ボンディ ン グパッ ド 1 6の厚さは 3 0 0 n m以上とすることがより好ましい。 さらに、 製造コス トの観点から 5 0 0 n m以下とすることが好まし い。
「保護層」
I Z O膜の酸化を防ぐために、 I z o膜上に保護層を成膜すると さらに良い。 この保護層は、 正極ボンディ ングパッ ドの形成される 領域を除く I Z〇膜の全領域を覆うため、 透光性に優れた材料を用 いることが好ましく、 さらに、 p型半導体層と n型半導体層とのリ ーク 防ぐために、 絶縁性であることが好ましい。 例えば、 S i O 2や A 1 2 0 3等が良い。 また、 保護層の膜厚は I Z O膜の酸化を防 ぐことができ、 かつ透光性に優れるような膜厚であれば良く、 具体 的には、 例えば、 2 0 n m〜 5 0 0 n mの膜厚が良い。
「ランプ」
以上、 説明した本発明の窒化ガリウム系化合物半導体発光素子は 、 例えば、 当業者周知の手段により、 透明カバ一を設けてランプを 構成することができる。 また、 本発明の窒化ガリウム系化合物半導 体発光素子と蛍光体を有するカバーとを組み合わせることにより、 白色のランプを構成することもできる。
また、 本発明の窒化ガリウム系化合物半導体発光素子は、 従来公 知の方法を用いてなんら制限無く L E Dランプとして構成すること ができる。 ランプとしては、 一般用途の砲弾型、 携帯のバックライ ト用途のサイ ドピュー型、 表示器に用いられる トップピュー型等、 何れの用途にも用いることができる。
図 6は、 本発明のランプの一例を説明するための概略構成図であ る。 図 6に示すランプ 3 0は、 フェイスアップ型の本発明の窒化ガ リウム系化合物半導体発光素子を砲弾型に実装したものである。 図 6に示すランプ 3 0では、 2本のフレーム 3 1、 3 2の一方に、 図 1 に示す窒化ガリゥム系化合物半導体発光素子 1が樹脂などにより 接着され、 正極ボンディ ングパッ ド 1 6及び負極 1 7が金等の材質 からなるワイヤー 3 3、 3 4で、 それぞれフレーム 3 1、 3 2に接 合されている。 また、 図 6に示すように、 窒化ガリウム系化合物半 導体発光素子 1の周辺には、 透明樹脂からなるモールド 3 5が形成 されている。
また、 本発明の窒化ガリウム系化合物半導体発光素子から作製し たランプは発光出力が高く、 駆動電圧が低いので、 この技術によつ て作製したランプを組み込んだ携帯電話、 ディスプレイ、 パネル類 などの電子機器や、 その電子機器を組み込んだ自動車、 コンピュー 夕、 ゲーム機、 などの機械装置類は、 低電力での駆動が可能となり 、 高い特性を実現することが可能である。 特に、 携帯電話、 ゲーム 機、 玩具、 自動車部品などの、 パッテリ駆動させる機器類において 、 省電力の効果を発揮する。
なお、 本発明は、 上述した実施形態に限定されるものではない。 例えば、 本発明の半導体発光素子に備えられる半導体層は、 上述し た窒化ガリウム系化合物半導体層に限定されるものではなく、 如何 なる化合物半導体層を用いても良い。 実施例
以下に実験例および実施例により本発明を詳細に説明するが、 本 発明はこれらの実施例のみに限定されるものではない。
[実験例 1 ]
( I Z O膜の熱処理における雰囲気） I Z〇膜の熱処理における雰囲気と、 熱処理後の I z o膜のシ一 ト抵抗との関係を以下のように調べた。
すなわち、 ガラス基板上にアモルファス状態の I Z〇膜 （厚さ 2 5 0 n m) を形成し、 得られた 1 2〇膜を 3 0 0 °〇〜 8 0 0での各 温度で、 N2雰囲気中で熱処理した場合と、 1^2中に02が 2 5 %含 まれる混合ガス雰囲気中で熱処理した場合のシート抵抗を測定した 。 その結果を表 1に示す。 なお、 シート抵抗は四探針法の測定装置 (三菱化学社製 Loresta MP MCP-T360) を用いて測定した。
表 1
Figure imgf000020_0001
表 1 より、 N2中に〇2を含む混合ガス雰囲気中で熱処理した場合 には、 熱処理温度が高くなるほどシート抵抗が高くなることがわか る。 これに対し、 N2雰囲気中で熱処理した場合は、 熱処理温度が 高くなるほどシート抵抗が減少していることがわかる。 なお、 熱処 理前のアモルファス状態の厚さ 2 5 O n mの I Z〇膜のシート抵抗 は l S QZ s qであった。
[実験例 2 ]
( I Z〇膜の熱処理温度）
I Z O膜の熱処理温度と、 I Z〇膜の結晶化との関係を以下のよ うに調べた。
すなわち、 ガラス基板上にアモルファス状態の I Z〇膜 （厚さ 2 5 0 nm) を形成し、 得られた熱処理なしの I 2〇膜を 線回折 （ X R D) 法で測定した。 また、 ガラス基板上に形成した I Z 0膜を
3 0 0 °C〜 1 0 0 0 °Cの各温度で、 N2雰囲気中で 1分間熱処理し
、 熱処理後の I Z O膜を X線回折 （X RD) 法で測定した。 その結 果を図 7に示す。
図 7は、 I Z O膜の X鎳回折 （XRD) 結果を示したグラフであ り、 横軸は回折角 （ 2 S ） ） を示し、 縦軸は解析強度 （ s ) を 示している。
図 7より、 熱処理前の I Z O膜及び 4 0 0 °C以下の温度で熱処理 を行なった I Z O膜においてアモルファス状態を表すブロードな X 線のピークが観察されている。 これより、 熱処理前の I Z O膜及び
4 0 0 °C以下の温度で熱処理を行なった I Z O膜が、 アモルファス 状態であることが容易にわかる。 また、 7 0 0 °C以上の熱処理温度 において、 ビクスバイ ト構造の I n 2 O 3結晶からなる X線のピーク が観察されており、 I Z O膜中にビクスパイ ト構造の I n 203結晶 が存在していることがわかる.。
[実験例 3 ]
( I Z 0膜の光透過率）
I Z O膜の熱処理温度と、 熱処理後の I Z 0膜の光透過率との関 係を以下のように調べた。
すなわち、 実験例 2で得られた熱処理なしの I Z 0膜および、 3 0 0 °C、 6 0 0。C、 8 0 0 °C、 1 0 0 0 °Cの温度で熱処理した I Z 〇膜の光透過率を測定した。 その結果を図 8に示す。 なお、 I Z O 膜の光透過率測定には、 島津製作所社製の紫外可視分光光度計 UV 一 2 4 5 0を用いた。 また、 光透過率の値は、 ガラス基板のみの光 透過率を測定して得られた光透過ブランク値を差し引いて算出した 図 8は、 I Z O膜の光透過率を示したグラフであり、 横軸は波長 (nm) を示し、 縦軸は光透過率 （％) を示している。 （ a) ， ( b) , ( c ) ， ( d) および （ e ) は、 それぞれ熱処理前、 3 0 0 °C、 6 0 0 °C、 8 0 0 ° ぉょび 1 0 0 0ででの熱処理後の結果でぁ る。
図 8より、 6 0 0 °C以上の温度で I Z 0膜を熱処理した場合、 熱 処理なしの I Z〇膜や 3 0 0 °Cの温度で熱処理した I Z〇膜に比べ て光透過率が高くなつていることがわかる。 特に、 6 0 0 °Cの温度 で I Z O膜を熱処理した場合、 4 0 0 nm付近の紫外発光領域にお いて光透過率が高く、 8 0 0 °Cの温度で I Z O膜を熱処理した場合 、 4 6 0 nm付近の青色発光領域において光透過率が高い。 また、 1 0 0 0 °Cの温度で I Z O膜を熱処理した場合、 I Z O膜の光透過 率が十分に上がりきつていないことがわかる。 したがって、 I Z O 膜の熱処理温度は 9 0 0 °C以下であることが特に望ましい。
[実施例 1 ]
(窒化ガリゥム系化合物半導体発光素子の作製）
図 3に、 本実施例の窒化ガリウム系化合物半導体発光素子に用い るために作製した、 窒化ガリウム系化合物半導体層からなる半導体 ウェハの断面模式図を示す。 また、 図 1及び図 2に、 本実施例で作 製した窒化ガリウム系化合物半導体発光素子の断面模式図、 及び平 面模式図を示す。 以下、 これらの図を適宜参照しながら説明する。 窒化ガリウム系化合物半導体ウェハ 2 0の積層構造体は、 サファ ィァの c面 （ （ 0 0 0 1 ) 結晶面） からなる基板 2 1上に、 A 1 N からなるバッファ層 （図示せず） を介して、 順次、 アンドープ G a N下地層 （層厚 = 2 m) 2 2、 S i ドープ n型 G a Nコンタク ト 層 （層厚 = 2 m、 キャリア濃度 = l X 1 019 c m— 3) 2 3、 S i ドープ n型 A l fl 。7 G aQ.93 Nクラッ ド層 （層厚 = 1 2. 5 nm、 キャリア濃度 = l X 1 018 c m— 3) 2 4、 6層の S i ドープ G a N 障壁層 （層厚 = 1 4. 0 nm、 キャリア濃度 = 1 X 1 018 c m— 3 ) と 5層のアンド一プ I nfl.2 ϋ G a。.8 () Nの井戸層 （層厚 = 2. 5 n m) とからなる多重量子井戸構造の発光層 2 5、 M g ドープ p型 A l o. 07 G a Q . 93 Nクラッ ド層 （層厚 1 0 nm) 2 6、 及び M g ドー プ p型 G a Nコンタク ト層 （層厚 = 1 0 0 nm) 2 7を積層して構 成した。 上記窒化ガリゥム系化合物半導体ウェハ 2 0の各構成層 2 2〜 2 7は、 一般的な減圧 MO C VD手段で成長させた。
上記窒化ガリゥム系化合物半導体ウェハ 2 0 を用いて、 窒化ガリ ゥム系化合物半導体発光素子 （図 1 を参照） を作製した。 まず、 H F及び H C 1 を用いて、 窒化ガリゥム系化合物半導体ウェハ 2 0の p型 G a Nコンタク ト層 2 7表面を洗浄した後、 該 p型 G a Nコン タク ト層 2 7上に、 I Z O膜をスパッタリング法にて形成した。 I Z O膜は、 D Cマグネトロンスパッ夕により約 2 5 0 n mの膜厚で 成膜した。 スパッ夕には、 Z n〇濃度が 1 0質量％の I Z O夕ーゲ ッ 卜を使用し、 I Z〇成膜は、 7 0 s c c mの A rガスを導入し、 圧力は約 0. 3 P aとした。
上述の方法で形成した I Z O膜のシート抵抗は 1 7 Ω/ s qであ つた。 また、 成膜直後の I Z O膜は、 X R Dにてアモルファスであ ることを確認することができた。
I Z O膜の成膜後、 周知のフォ トリソグラフィ一とウエッ トエツ チングにより、 p型 G a Nコンタク ト層 2 7上の正極を形成する領 域にのみ I Z O膜が成膜された状態とした。 アモルファスの I Z O 膜は、 エッチング液に I T〇一 0 7 Nを使用し、 およそ 4 0 nm/ m i nのエッチング速度にてエッチングを行なった。 このようにし て、 p型 G a Nコンタク ト層 2 7上に、 本発明の正極 （図 1及び図 2の符号 1 5 を参照） を形成した。 I Z O膜をウエッ トエッチングにてパターニングした後、 R T A ァニール炉を用いて、 8 0 0 °C 1分間の熱処理を行った。 なお、 熱 処理では、 N2ガスによるパージを昇温前に数回行い、 R TAァニ 一ル炉内を N 2ガス雰囲気にした後に行なった。
熱処理後の I Z O膜は、 3 5 0〜6 0 0 nmの波長領域において 成膜直後よりも高い光透過率を示しており、 シート抵抗は 1 0 Ω/ s qであった。 また、 熱処理後の X R Dの測定ではビクスバイ ト構 造の I n 2 O 3結晶からなる X線のピークが主に検出されており、 I Z〇膜が結晶化していることが確認された。
次に、 負極を形成する領域に一般的なドライエッチングを施し、 その領域に限り、 S i ドープ n型 G a Nコンタク ト層の表面を露出 (図 1参照） させた。 真空蒸着法により、 I Z O膜層 （正極） 上の 一部、 及び露出された S i ドープ n型 G a Nコンタク ト層 2 3上に 、 C rからなる第 1の層 （層厚 = 4 0 nm) 、 T i からなる第 2の 層 （層厚 = 1 0 0 nm) 、 Auからなる第 3の層 （層厚 = 4 0 O n m) を順に積層し、 それぞれ正極ボンディ ングパッ ド 1 6及び負極 1 7 を形成した。
正極ボンディ ングパッ ド及び負極を形成した後、 サファイアから なる基板 1 1 ( 2 1 ) の裏面をダイヤモンド微粒の砥粒を使用して 研磨し、 最終的に鏡面に仕上げた。 その後、 ウェハ 2 0 を裁断し、 3 5 0 m角の正方形の個別のチップへと分離し、 リードフレーム 状に載置した後、 金 （A u) 線でリードフレームと結線した。
(駆動電圧 （V i ) および発光出力 （P o ) の測定）
これらのチップを、 プローブ針による通電により、 電流印加値 2 0 mAにおける順方向電圧 （駆動電圧 ： V f ) を測定した。 また、 一般的な積分球で発光出力 （P o) 及び発光波長を測定した。 発光 面の発光分布は、 正極 1 5の全面で発光していることが確認できた チップは 4 6 0 nm付近の波長領域に発光波長を有しており、 V f は 3. 2 4 V、 P oは 1 2. 6 mWであった。
[比較例 1および実施例 2〜 4 ]
I Z O膜の熱処理温度をそれぞれ、 3 0 0 °C (比較例） 、 5 0 0 °C、 6 0 0 °C、 7 0 0 °Cで行なったことを除き、 実施例 1 と同様に 窒化ガリゥム系化合物半導体発光素子を作製し、 実施例 1 と同様に 評価した。
図 9に I Z〇膜の熱処理温度と窒化ガリゥム系化合物半導体発光 素子の V f 及び P oとの関係を示す。 横軸は I Z O膜の熱処理温度 (°C) 、 縦軸はそれぞれ、 窒化ガリウム系化合物半導体発光素子の V f (V) 、 及び窒化ガリウム系化合物半導体発光素子の P o (m W) を示している。
図 9より、 5 0 0 °C以上の温度で熱処理を行なった場合、 窒化ガ リウム系化合物半導体発光素子の P oが上昇している。 また、 7 0 0 °C以上の温度で熱処理を行なった場合、 窒化ガリウム系化合物半 導体発光素子の V f が熱処理を行なわない場合に比べておよそ 0. 1 V低い。
[実施例 5 ]
I Z O膜の p型半導体層と接触しない側の表面に凹凸形状を形成 したことを除き、 実施例 1 と同様に窒化ガリウム系化合物半導体発 光素子を作製し、 実施例 1 と同様に評価した。
凹凸形状の形成工程は、 I Z 0膜の熱処理の前に行なっており、 I Z O膜のパ夕一ニングと同様に、 I T O— 0 7 Nエッチング液を 用いてウエッ トエッチングを行なった。 凹凸形状は、 直径 2 m、 深さ 1 5 0 n mの円柱形の凹型であり、 円柱形の凹部は、 中心ピッ チが 3 で千鳥状に配列した。 得られた窒化ガリゥム系化合物半 導体発光素子の V f は 3. 2 3 V、 P oは 1 3. 5 mWであった。
[実施例 6および 7 ]
円柱形の凹部の深さをそれぞれ、 2 0 0 nm、 2 5 0 nmにした ことを除き、 実施例 5と同様に窒化ガリウム系化合物半導体発光素 子を作製し、 実施例 1 と同様に評価した。
図 1 0に I Z〇膜表面の凹部の深さと窒化ガリゥム系化合物半導 体発光素子の V i及ぴ P oとの関係を示す。 横軸は I Z〇膜表面の 凹部の深さ （ n m) 、 縦軸にはそれぞれ、 窒化ガリウム系化合物半 導体発光素子の V f (V) 、 及び窒化ガリウム系化合物半導体発光 素子の P o (mW) を示している。 なお、 I Z O膜表面の凹部の深 さが 0の場合は、 凹凸形状を形成していない （実施例 1 ) ことを示 している。
図 1 0より、 I Z O膜の p型半導体層と接触しない側の表面に形 成した凹部の深さが深いほど窒化ガリゥム系化合物半導体発光素子 の P oが高い。 また、 凹部の深さが 2 5 0 nm、 すなわち窒化ガリ ゥム系化合物半導体発光素子の P型半導体層の表面が露出している 場合、 窒化ガリウム系化合物半導体発光素子の V f が上昇する。
[比較例 2 ]
正極 1 5に I T O膜を用いたことを除いて実施例 1 と同様に窒化 ガリゥム系化合物半導体発光素子を作製した。
ウェハ 2 0の p型 G a Nコンタク ト層 2 7上に、 2 5 0 11111の 1 T O膜をスパッタリング法にて形成した。 スパッ夕後の X R Dの測 定ではビクスパイ ト構造の I n2〇3結晶からなる X線のピークが主 に検出されており、 熱処理前の I T O膜が結晶化していることが確 認された。 この I T O膜は実施例 1で用いた I TO— 0 7 Nエッチ ング液ではエッチングされなかったので、 H C 1 を用いてゥエツ ト エッチングし、 p型 G a Nコンタク ト層 2 7上の正極を形成する領 域にのみ I TO膜が成膜された状態とした。 I TO膜をパタ一ニン グした後、 〇2を 2 5 %含む N2ガス雰囲気で 6 0 0で、 1分間の熱 処理と、 N2ガス雰囲気で 5 0 0 °C、 1分間の熱処理の 2度の熱処 理を行なった。 なお、 2度の熱処理後の I TO膜のシート抵抗は 1 5 Ω / s qであった。
2度の熱処理後、 実施例 1 と同様に窒化ガリゥム系化合物半導体 発光素子を作製した。 得られた窒化ガリゥム系化合物半導体発光素 子の V f は 3. 3 V、 P oは 1 2. 5 mWであった。 産業上の利用可能性
本発明の化合物半導体発光素子は、 発光出力が高く、 かつ駆動電 圧も低いので、 例えばランプ等として産業上の利用価値は極めて大 きい。

Claims

請 求 の 範 囲
1. 基板上に、 化合物半導体からなる、 n型半導体層、 発光層お よび P型半導体層が、 n型半導体層と p型半導体層が発光層を挟む ように積層され、 第 1導伝型透明電極と第 2導伝型電極を備えた発 光素子において、 該第 1導伝型透明電極がビクスパイ ト （Bixbyite) 構造の I n 2 O 3 結晶を含む I Z〇膜からなることを特徴とする化 合物半導体発光素子。
2. I Z O膜中の Z n 0含有量が 1〜 2 0質量％である請求項 1 に記載の化合物半導体発光素子。
3. I Z O膜の厚さが 3 5 nm〜 l 0 mである請求項 1に記載 の化合物半導体発光素子。
4. I Z 0膜の表面に凹凸加工がなされている請求項 1に記載の 化合物半導体発光素子。
5. I Z O膜の表面に複数個の独立した凹部が形成されている請 求項 4に記載の化合物半導体発光素子。
6. 凹部の合計面積が I Z O膜全体の 174〜 3 4である請求 項 4に記載の化合物半導体発光素子。
7. 凹部における I Z O膜の厚さが凸部における I Z 0膜の厚さ の 1 Z 2以下である請求項 4に記載の化合物半導体発光素子。
8. 化合物半導体が窒化ガリウム系化合物半導体である請求項 1 に記載の化合物半導体発光素子。
9. n型半導体層、 発光層および p型半導体層がこの順序で積層 され、 第 1導伝型透明電極および第 2導伝型電極がそれぞれ p型半 導体層および n型半導体層に設けられている請求項 8に記載の化合 物半導体発光素子。
1 0. 下記の （ a) 〜 （ d) の工程を含むことを特徴とする化合 物半導体発光素子の製造方法。
( a ) 基板上に、 化合物半導体からなる、 n型半導体層、 発光層 および P型半導体層を、 n型半導体層と p型半導体層が発光層を挟 むように積層して、 半導体ウェハを作製する工程、
( b ) 該半導体ウェハにァモルファス状の I Z O膜を積層するェ 程、 '
( c ) 該アモルファス状の I Z O膜をエッチングする工程、 およ び
( d ) エッチングされた該アモルファス状の I Z O膜を結晶化す る工程。
1 1. アモルファス状の I Z O膜を積層する工程がスパッタリン グ法によってなされる請求項 1 0に記載の化合物半導体発光素子の 製造方法。
1 2. アモルファス状の I Z O膜を結晶化する工程が熱処理によ つてなされる請求項 1 0に記載の化合物半導体発光素子の製造方法
1 3. 熱処理温度が 5 0 0〜 1 0 0 0 °Cである請求項 1 2に記載 の化合物半導体発光素子の製造方法。
1 4. 熱処理温度が 7 0 0〜 9 0 0 °Cである請求項 1 3に記載の 化合物半導体発光素子の製造方法。
1 5. 化合物半導体が窒化ガリウム系化合物半導体である請求項 1 0 に記載の化合物半導体発光素子の製造方法。
1 6. n型半導体層、 発光層および p型半導体層がこの順序で積 層され、 アモルファス状の I Z O膜が p型半導体層上に積層されて いる請求項 1 5項に記載の化合物半導体発光素子の製造方法。
1 7. 請求項 1 0に記載の製造方法によって製造された化合物半 導体発光素子。
1 8. ビクスバイ ト （Bixbyite)構造の I n 2 O 3 結晶を含む I Z 〇膜からなることを特徴とする化合物半導体発光素子用透光性電極
1 9. 請求項 1に記載の化合物半導体発光素子からなるランプ。
2 0. 請求項 1 9に記載のランプが組み込まれている電子機器。
2 1. 請求項 2 0に記載の電子機器が組み込まれている機械装置
PCT/JP2007/073989 2006-12-11 2007-12-06 化合物半導体発光素子及びその製造方法 WO2008072681A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US12/095,175 US7972952B2 (en) 2006-12-11 2007-12-06 Compound semiconductor light-emitting device and method for manufacturing the same
CN2007800380511A CN101523626B (zh) 2006-12-11 2007-12-06 化合物半导体发光元件和其制造方法
KR1020097007418A KR101087601B1 (ko) 2006-12-11 2007-12-06 화합물 반도체 발광소자 및 그것의 제조방법
EP07850520.3A EP2096684B1 (en) 2006-12-11 2007-12-06 Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element
US13/114,113 US20110220872A1 (en) 2006-12-11 2011-05-24 Compound semiconductor light-emitting device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006333582A JP5201566B2 (ja) 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法
JP2006-333582 2006-12-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/114,113 Continuation US20110220872A1 (en) 2006-12-11 2011-05-24 Compound semiconductor light-emitting device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2008072681A1 true WO2008072681A1 (ja) 2008-06-19

Family

ID=39511697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/073989 WO2008072681A1 (ja) 2006-12-11 2007-12-06 化合物半導体発光素子及びその製造方法

Country Status (7)

Country Link
US (2) US7972952B2 (ja)
EP (1) EP2096684B1 (ja)
JP (1) JP5201566B2 (ja)
KR (1) KR101087601B1 (ja)
CN (1) CN101523626B (ja)
TW (1) TWI392113B (ja)
WO (1) WO2008072681A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093683A1 (ja) * 2008-01-24 2009-07-30 Showa Denko K.K. 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5520496B2 (ja) * 2008-02-19 2014-06-11 昭和電工株式会社 太陽電池の製造方法
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010177586A (ja) * 2009-01-30 2010-08-12 Fujifilm Corp 発光素子及びその製造方法
JP2010232642A (ja) * 2009-03-02 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
EP2450466A4 (en) 2009-06-30 2013-12-18 Idemitsu Kosan Co TRANSPARENT CONDUCTIVE FILM
CN102473808B (zh) 2010-05-07 2014-11-26 松下电器产业株式会社 发光二极管
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
CN102738347B (zh) * 2012-01-18 2015-01-14 山西飞虹微纳米光电科技有限公司 具有自组成式纳米结构的白光led芯片结构
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
US11505454B2 (en) * 2019-09-25 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. MEMS structure and manufacturing method thereof
CN116779739A (zh) * 2022-03-11 2023-09-19 深超光电（深圳）有限公司 发光模组、显示装置及发光模组制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08217578A (ja) 1995-02-08 1996-08-27 Idemitsu Kosan Co Ltd 非晶質導電膜のパターニング方法
JP2000128698A (ja) * 1998-10-22 2000-05-09 Toyota Motor Corp Ｉｔｏ材、ｉｔｏ膜及びその形成方法、並びにｅｌ素子
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
WO2001038599A1 (fr) * 1999-11-25 2001-05-31 Idemitsu Kosan Co., Ltd. Cible de pulverisation cathodique, oxyde electro-conducteur transparent, et procede d'elaboration d'une cible de pulverisation cathodique
JP2005123501A (ja) 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
WO2005086180A1 (ja) * 2004-03-09 2005-09-15 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
JP2005317676A (ja) * 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006245524A (ja) * 2005-02-28 2006-09-14 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
TWI237903B (en) * 2004-06-24 2005-08-11 Epistar Corp High efficiency light emitting device
US7385226B2 (en) * 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
JP5265090B2 (ja) * 2006-04-14 2013-08-14 豊田合成株式会社 半導体発光素子およびランプ
TWI291253B (en) * 2006-04-18 2007-12-11 Univ Nat Central Light emitting diode structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08217578A (ja) 1995-02-08 1996-08-27 Idemitsu Kosan Co Ltd 非晶質導電膜のパターニング方法
JP2000128698A (ja) * 1998-10-22 2000-05-09 Toyota Motor Corp Ｉｔｏ材、ｉｔｏ膜及びその形成方法、並びにｅｌ素子
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
WO2001038599A1 (fr) * 1999-11-25 2001-05-31 Idemitsu Kosan Co., Ltd. Cible de pulverisation cathodique, oxyde electro-conducteur transparent, et procede d'elaboration d'une cible de pulverisation cathodique
JP2005123501A (ja) 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
WO2005086180A1 (ja) * 2004-03-09 2005-09-15 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
JP2005317676A (ja) * 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006245524A (ja) * 2005-02-28 2006-09-14 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2096684A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093683A1 (ja) * 2008-01-24 2009-07-30 Showa Denko K.K. 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US8368103B2 (en) 2008-01-24 2013-02-05 Showa Denko K.K. Compound semiconductor light-emitting element and method of manufacturing the same, conductive translucent electrode for compound semiconductor light-emitting element, lamp, electronic device, and mechanical apparatus

Also Published As

Publication number Publication date
CN101523626A (zh) 2009-09-02
JP5201566B2 (ja) 2013-06-05
JP2008147459A (ja) 2008-06-26
US20090267109A1 (en) 2009-10-29
EP2096684B1 (en) 2018-02-21
CN101523626B (zh) 2012-09-19
KR101087601B1 (ko) 2011-11-29
TWI392113B (zh) 2013-04-01
US7972952B2 (en) 2011-07-05
TW200834995A (en) 2008-08-16
EP2096684A4 (en) 2014-09-03
US20110220872A1 (en) 2011-09-15
KR20090054466A (ko) 2009-05-29
EP2096684A1 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5397369B2 (ja) 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ
WO2010100949A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
WO2010150501A1 (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2007145300A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2010232642A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780038051.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12095175

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850520

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020097007418

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007850520

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE