JP2010232642A - Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP2010232642A
JP2010232642A JP2010042485A JP2010042485A JP2010232642A JP 2010232642 A JP2010232642 A JP 2010232642A JP 2010042485 A JP2010042485 A JP 2010042485A JP 2010042485 A JP2010042485 A JP 2010042485A JP 2010232642 A JP2010232642 A JP 2010232642A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
translucent electrode
type semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010042485A
Other languages
English (en)
Inventor
Daisuke Hiraiwa
大介 平岩
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010042485A priority Critical patent/JP2010232642A/ja
Priority to PCT/JP2010/001418 priority patent/WO2010100900A1/ja
Priority to TW99105986A priority patent/TW201114065A/zh
Publication of JP2010232642A publication Critical patent/JP2010232642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

【課題】電極直下における透光性電極及び半導体層での電流集中が抑制されて発光効率に優れるとともに、電極による光の吸収や多重反射による損失が抑制されて光取り出し効率に優れ、高い外部量子効率を有するＩＩＩ族窒化物半導体発光素子を提供する。
【解決手段】基板１１上に形成された単結晶の下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層された半導体層２０が形成されており、ｐ型半導体層６上に透光性電極１５が形成されてなり、ｐ型半導体層６上の少なくとも一部に絶縁層１５が備えられるとともに、透光性電極７が絶縁層１５を覆って形成されており、透光性電極７の表面７ａにおいて、ｐ型半導体層６上に備えられた絶縁層１５の上方の位置Ａに正極ボンディングパッド８が設けられており、透光性電極７のシート抵抗がn型半導体層４のシート抵抗よりも低い構成である。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）構造を有するＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプに関する。
近年、短波長の光を発する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、一般式ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表され、サファイア単結晶をはじめ種々の酸化物やＩＩＩ−Ｖ族化合物からなる基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
ＩＩＩ族窒化物半導体を用いた一般的な発光素子では、サファイア単結晶基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。このようなＩＩＩ族窒化物半導体発光素子には、正極に透光性電極を使用してｐ型半導体側から光を取り出すフェイスアップ方式と、正極にＡｇなどの高反射膜を使用してサファイア基板側から光を取り出すフリップチップ方式の２種類がある。
このような発光素子の出力の指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものとして表される。
また、内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。一方、光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。
従って、外部量子効率を向上させるには、発光層における発光効率の他、光取り出し効率を改善する必要がある。
光取り出し効率を改善するためには、主として２つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。
ここで、上記組成を有する窒化ガリウム系化合物半導体素子の特性としては、横方向への電流拡散が小さいことが挙げられる。このため、電極直下の半導体にしか電流が注入されず、発光層で発光した光は電極に遮られて外部に取り出されない。そこで、このような発光素子では、通常、透光性電極が用いられ、この透光性電極を通して光が取り出される。
従来、透光性電極には、ＮｉやＣｏ等の酸化物と、コンタクト金属としてＡｕ等とを組み合わせた層構造とされたもの等、周知の導電材料が用いられている。また、近年では、ＩＴＯ等、より導電性の高い透光性の酸化物を用いることにより、コンタクト金属の膜厚を極力薄くして透光性を高めた層構造のものが透光性電極として採用され、発光層からの光を効率良く外部に取り出すことができる構成とされている。
また、従来の発光素子においては、高い発光輝度を得るため、電極直下のみならず発光層（半導体層）全体が均一に発光することが求められていた。しかしながら、半導体層上に透光性電極が備えられ、この上にボンディングパッド電極が備えられてなる発光素子では、透光性電極の横方向への電流拡散が小さいことから、上記同様、ボンディングパッド電極の直下に電流集中が生じる。このため、発光層による発光作用が、上記同様、ボンディングパッド電極の直下に集中し、発光効率が低下して輝度の低いものとなってしまう虞があった。
ここで、上述のような透光性電極が備えられてなる発光素子において、ボンディングパッド電極直下への電流の集中を抑制するため、ボンディングパッド電極の直下に絶縁層を設けることが提案されている（例えば、特許文献１、２を参照）。特許文献１、２に記載の発光素子では、上記構成の絶縁層を設けることにより、透光性電極の横方向への電流拡散を効果的に促進させ、発光効率を高めることが可能とされている。しかしながら、特許文献１、２では、Ｐ側のボンディングパッド電極付近において発光が強くなり、発光効率が必ずしも高められないという問題があった。
特許第３８４１４６０号公報 特開２００８−１９２７１０号公報
本発明は上記課題に鑑みてなされたものであり、ｐ側のボンディングパッド電極直下における透光性電極及び半導体層での電流集中が抑制されて発光効率に優れるとともに、電極による光の吸収や多重反射による損失が抑制されて光取り出し効率に優れ、高い外部量子効率を有するＩＩＩ族窒化物半導体発光素子を提供することを目的とする。
また、本発明は、上述のような発光効率並びに光取り出し効率に優れた発光素子を製造することが可能なＩＩＩ族窒化物半導体発光素子の製造方法を提供することを目的とする。
さらに、本発明は、上記ＩＩＩ族窒化物半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。即ち、本発明は以下に関する。
［１］ 基板上に形成された単結晶のＩＩＩ族窒化物半導体層上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層された半導体層が形成されており、前記ｐ型半導体層上に透光性電極が形成されてなるＩＩＩ族窒化物半導体発光素子であって、前記ｐ型半導体層上の少なくとも一部に絶縁層が備えられるとともに、前記透光性電極が前記絶縁層を覆って形成されており、前記透光性電極の表面において、前記ｐ型半導体層上に備えられた前記絶縁層の上方に正極ボンディングパッドが設けられており、前記透光性電極のシート抵抗が、前記n型半導体層のシート抵抗よりも低いことを特徴とするＩＩＩ族窒化物半導体発光素子。
［２］ 前記透光性電極のシート抵抗が１５Ω／□以下であり、前記ｎ型半導体層のシート抵抗が２０Ω／□以下であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［３］ 前記透光性電極の表面の少なくとも一部が凹凸形状とされていることを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子。
［４］ 前記透光性電極が、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化インジウムガリウム（ＩＧＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、酸化インジウムセリウム（ＩＣＯ：Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ）及び導電性酸化チタン（ＴｉＯ２）からなる群から選ばれる少なくとも１種が用いられてなることを特徴とする上記［１］〜［３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記絶縁層が、酸化シリコン（ＳｉＯ２）からなることを特徴とする上記［１］〜［４］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［６］ 基板上に単結晶のＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、前記ＩＩＩ族窒化物半導体層上にｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成する半導体層形成工程と、前記ｐ型半導体層上に透光性電極を形成する透光性電極形成工程とが備えられてなるＩＩＩ族窒化物半導体発光素子の製造方法であって、前記透光性電極形成工程は、前記ｐ型半導体層上の少なくとも一部に絶縁層を形成した後、前記ｐ型半導体層上に前記絶縁層を覆うように前記透光性電極を形成し、前記透光性電極形成工程の後、前記透光性電極の表面において、前記ｐ型半導体層上に形成された前記絶縁層の上方に正極ボンディングパッドを形成する正極形成工程が備えられており、さらに、前記透光性電極形成工程は、前記透光性電極のシート抵抗が前記n型半導体層のシート抵抗よりも低くなるように前記透光性電極を形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［７］ 前記透光性電極形成工程は、前記透光性電極を１５Ω／□以下のシート抵抗となるように形成し、前記半導体層形成工程は、前記ｎ型半導体層を２０Ω／□以下のシート抵抗となるように形成することを特徴とする上記［６］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記透光性電極形成工程は、前記透光性電極の表面の少なくとも一部に凹凸形状を形成することを特徴とする上記［６］又は［７］の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記透光性電極形成工程は、前記透光性電極を形成する材料として酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化インジウムガリウム（ＩＧＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、酸化インジウムセリウム（ＩＣＯ：Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ）及び導電性酸化チタン（ＴｉＯ２）からなる群から選ばれる少なくとも１種を用いることを特徴とする上記［６］〜［８］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記透光性電極形成工程は、前記絶縁層を形成する材料として酸化シリコン（ＳｉＯ２）を用いることを特徴とする上記［６］〜［９］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 上記［１］〜［５］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
本発明のＩＩＩ族窒化物半導体発光素子によれば、基板上に形成された単結晶のＩＩＩ族窒化物半導体層上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層された半導体層が形成され、ｐ型半導体層上に透光性電極が形成されてなり、さらに、ｐ型半導体層上の少なくとも一部に絶縁層が備えられるとともに透光性電極が絶縁層を覆って形成され、透光性電極の表面において、ｐ型半導体層上に備えられた絶縁層の上方に正極ボンディングパッドが設けられているので、透光性電極及び半導体層における正極ボンディングパッドに対応する位置での電流集中が抑制でき、素子全体がより均一に発光することにより、発光効率が向上する。またさらに、透光性電極のシート抵抗がn型半導体層のシート抵抗よりも低い構成とされているので、透光性電極上に設けられる正極ボンディングパッドによる光の吸収や多重反射による損失が抑制でき、光取り出し効率が向上する。従って、発光効率及び光取り出し効率に優れ、高い外部量子効率を備えたＩＩＩ族窒化物半導体発光素子を提供することが可能となる。
また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板上に単結晶のＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、ＩＩＩ族窒化物半導体層上にｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成する半導体層形成工程と、ｐ型半導体層上に透光性電極を形成する透光性電極形成工程とが備えられ、透光性電極形成工程は、ｐ型半導体層上の少なくとも一部に絶縁層を形成した後、ｐ型半導体層上に絶縁層を覆うように透光性電極を形成し、透光性電極形成工程の後、透光性電極の表面において、ｐ型半導体層上に形成された絶縁層の上方に正極ボンディングパッドを形成する正極形成工程が備えられており、さらに、透光性電極形成工程は、透光性電極のシート抵抗がn型半導体層のシート抵抗よりも低くなるように透光性電極を形成する方法なので、上述したような、発光効率及び光取り出し効率に優れ、高い外部量子効率を備えたＩＩＩ族窒化物半導体発光素子を製造することができる。
さらに、本発明に係るランプは、本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、基板の主面上にバッファ層とＩＩＩ族窒化物半導体からなる下地層とが形成され、その上に半導体層が形成されるとともに、この半導体層上に絶縁層及び透光性電極が形成された積層構造を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図１に示すＩＩＩ族窒化物半導体発光素子の平面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の他の例を模式的に説明する図であり、基板の主面上に、バッファ層と単結晶のＩＩＩ族窒化物半導体からなる下地層とが形成された積層構造を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の他の例を模式的に説明する図であり、図３の要部を示す斜視図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、順方向電流（Ｉ）と発光出力（Ｐｏ）との関係を示すグラフである。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、透光性電極とｎ型半導体層のシート抵抗の高低の関係と、順方向電流（Ｉ）と発光出力（Ｐｏ）との関係との間の相関を示すグラフである。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に説明する概略図である。
以下、本発明に係るＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）及びその製造方法、並びにランプの一実施形態について、図１〜図７を適宜参照しながら説明する。
［ＩＩＩ族窒化物半導体発光素子（発光素子）］
本発明に係る発光素子１は、図１及び図２に示す一例のように、基板１１の主面１１ａ上に形成された単結晶の下地層（ＩＩＩ族窒化物半導体層）３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層された半導体層２０が形成され、ｐ型半導体層６上に透光性電極７が形成されてなり、ｐ型半導体層６上の少なくとも一部に絶縁層１５が備えられるとともに、透光性電極７が絶縁層１５を覆って形成され、概略構成されている。また、図１及び図２に示す例の発光素子１は、透光性電極７のシート抵抗がn型半導体層４のシート抵抗よりも低い構成とされたものである。また、図示例においては、基板１１と下地層３との間にバッファ層２が設けられているとともに、透光性電極７上に正極ボンディングパッド８が備えられ、半導体層２０の一部が除去されて露出したｎ型半導体層４に負極ボンディングパッド９が備えられている。また、図示例の発光素子１は、その平面形状が、正極ボンディングパッド８と負極ボンディングパッド９とが離間する方向、即ち、図２中におけるチップ長さ寸法（Ｌ）がチップ幅寸法（W）よりも長尺とされ、略長方形状として構成されている。また、本発明においては、図２中に示す平面形状において、チップ幅寸法Ｗ：チップ長さ寸法Ｌを、１：１（Ｌ／Ｗ＝１）〜１：２．７（Ｌ／Ｗ＝２．７）の範囲として、正方形状チップ又は長方形状チップとして構成することができる。
本実施形態で説明する例の発光素子１は、上記構成により、図示例のような発光ダイオード（ＬＥＤ）として構成される。
以下、発光素子１の積層構造について詳しく説明する。
『基板』
（基板の材料）
本実施形態の発光素子において、上述したような基板１１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。また、上記各基板材料の中でも、特に、サファイアを用いることが好ましく、また、サファイアからなる基板１１のｃ面からなる主面１１ａ上に、詳細を後述するバッファ層２が形成されていることが望ましい。
なお、上記各基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずにバッファ層２を成膜するとともに、アンモニアを使用する方法で下地層３を成膜した場合には、バッファ層２がコート層としても作用するので、基板１１の化学的な変質を防ぐ点で効果的である。
また、バッファ層２をスパッタ法により形成した場合、基板１１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１１を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
『バッファ層』
本発明では、基板１１の主面１１ａ上にバッファ層２を形成し、その上に下地層３を形成することが好ましい。バッファ層２は、例えば、ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成で基板１１上に積層され、例えば、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
バッファ層２は、基板１１と下地層３との格子定数の違いを緩和し、基板１１のＣ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。従って、バッファ層２の上に単結晶のＩＩＩ族窒化物半導体層（下地層３）を積層すると、より結晶性に優れた下地層３が形成できる。なお、本実施形態では、バッファ層２を省略した構成とすることも可能である。
本実施形態では、バッファ層２が、上記ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成からなることが好ましく、ＡｌＮであることがより好ましい。一般に、基板上に積層させるバッファ層としては、Ａｌを含有する組成とされていることが好ましく、一般式ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）で表されるＩＩＩ族窒化物化合物であれば、如何なる材料でも用いることができ、さらに、Ｖ族としてＡｓやＰが含有される組成とすることもできる。なかでも、バッファ層２を、Ａｌを含んだ組成とした場合、ＧａＡｌＮとすることが好ましく、この場合には、Ａｌの組成が５０％以上とされていることがより好ましい。また、バッファ層２は、ＡｌＮからなる構成とすることが最も好ましい。また、バッファ層２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表のＩＩＩａ族元素の窒化物が好適である。
バッファ層２をなすＩＩＩ族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、ＩＩＩ族窒化物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
バッファ層２は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物の結晶は、成膜条件等を制御することにより、上方向だけではなく、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層２を基板１１上に成膜した場合、バッファ層２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。
バッファ層２の膜厚は、０．０１〜０．５μｍの範囲とされていることが好ましい。バッファ層２の膜厚をこの範囲とすることにより、良好な配向性を有し、バッファ層２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層２が得られる。バッファ層２の膜厚が０．０１μｍ未満だと、上述したコート層としての充分な機能が得られず、また、基板１１と下地層３との間の格子定数の違いを緩和するバッファ作用が充分に得られない場合がある。また、０．５μｍを超える膜厚でバッファ層２を形成した場合、バッファ作用やコート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層２の膜厚は、０．０２〜０．１μｍの範囲とされていることがより好ましい。
『ＩＩＩ族窒化物半導体層（下地層）』
本発明の発光素子１に備えられる下地層（ＩＩＩ族窒化物半導体層）３は、上述したようにＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によってバッファ層２上に積層して成膜することができる。
下地層３の材料としては、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）を用いることが、結晶性の良好な下地層３を形成できる点でより好ましい。また、下地層３の材料は、上述のように、バッファ層２と異なる材料を用いても良いが、バッファ層２と同じ材料を用いることも可能である。
また、下地層３は、必要に応じて、ｎ型不純物が１×１０１７〜１×１０１９個／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７個／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板１１が導電性である場合には、下地層３にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層３はドープしない結晶とした方が、結晶性が良好となるので好ましい。下地層３にドープされるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
下地層３の厚さは、１〜８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、２〜５μｍの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
『半導体層』
下地層３上に形成される半導体層２０は、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層４、発光層５及びｐ型半導体層とからなる。このような半導体層２０の各層は、ＭＯＣＶＤ法で形成することにより、より結晶性の高いものが得られる。
「ｎ型半導体層」
ｎ型半導体層４は、通常、ｎ型コンタクト層４ａとｎ型クラッド層４ｂとから構成される。また、ｎ型コンタクト層４ａはｎ型クラッド層４ｂを兼ねることも可能である。
ｎ型コンタクト層４ａは、負極を設けるための層である。ｎ型コンタクト層４ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型コンタクト層４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎ型コンタクト層４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎ型コンタクト層４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎ型コンタクト層４ａと発光層５との間には、ｎ型クラッド層４ｂを設けることが好ましい。ｎ型クラッド層４ｂは、発光層５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎ型クラッド層４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層４ｂをＧａＩｎＮで形成する場合には、発光層５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎ型クラッド層４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
本発明に係る発光素子１では、詳細を後述するように、ｎ型半導体層４のシート抵抗Ｒｓ２よりも、透光性電極７のシート抵抗Ｒｓ１が低い構成とされている。また、本発明においては、透光性電極７のシート抵抗Ｒｓ１が１５Ω／□以下であり、ｎ型半導体層４のシート抵抗Ｒｓ２が２０Ω／□以下であることがより好ましい。このように、透光性電極７やｎ型半導体層４のシート抵抗を制御する手段としては、例えば、膜厚を適宜調整する方法がある。ｎ型半導体層４のシート抵抗を上記とする場合には、ｎ型半導体層４全体の膜厚を４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。
また、ｎ型半導体層４のシート抵抗Ｒｓ２を制御する方法としては、Ｓｉ等のｎ型不純物のドープ量を制御する方法でも行なうことができ、このドープ量を上記範囲とすることにより、所望の範囲にシート抵抗Ｒｓ２を制御することが可能となる。
なお、ｎ型クラッド層４ｂを超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層４ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、発光層５）に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
上述のように、ｎ型クラッド層４ｂを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子１とすることが可能となる。
「発光層」
ｎ型半導体層の上に積層される発光層としては、単一量子井戸構造あるいは多重量子井戸構造等の構造を有する発光層５が挙げられる。図１に示すような量子井戸構造の井戸層としては、青色発光を呈する構成とする場合には、通常、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）なる組成のＩＩＩ族窒化物半導体が用いられるが、本発明のような緑色発光を呈する井戸層５ｂの場合には、Ｇａ１−ｙＩｎｙＮ０．０７＜ｙ＜０．２０等、インジウムの組成が高められたものが用いられる。
本発明のような多重量子井戸構造の発光層５の場合は、上記Ｇａ１−ｙＩｎｙＮを井戸層５ｂとし、井戸層５ｂよりバンドギャップエネルギーが大きいＡｌｘＧａ１−ｘＮ（０≦ｚ＜０．３）を障壁層５ａとすることが好ましい。また、井戸層５ｂ及び障壁層５ａには、不純物をドープしても良いし、あるいは、しなくてもよい。
また、井戸層５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、より好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
「ｐ型半導体層」
ｐ型半導体層６は、通常、ｐ型クラッド層６ａおよびｐ型コンタクト層６ｂから構成される。また、ｐ型コンタクト層６ｂがｐ型クラッド層６ａを兼ねることも可能である。
ｐ型クラッド層６ａは、発光層５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層６ａの組成としては、発光層５のバンドギャップエネルギーより大きくなる組成で、発光層５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。ｐ型クラッド層６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐ型クラッド層６ａは、複数回積層した超格子構造としてもよい。
なお、ｐ型クラッド層６ａを超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
上述のように、ｐ型クラッド層６ａを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子１とすることが可能となる。
ｐ型コンタクト層６ｂは、正極を設けるための層である。ｐ型コンタクト層６ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐ型コンタクト層６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐ型コンタクト層６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
『絶縁層』
本発明の発光素子においては、ｐ型半導体層６上の少なくとも一部、図１及び図２に示す例の発光素子１では略中央付近に、絶縁材料からなる絶縁層１５が備えられている。また、図示例では、絶縁層１５が透光性電極７に覆われるように形成されている。
絶縁層１５の材料としては特に限定されず、従来公知の絶縁性酸化膜等を何ら制限無く用いることができるが、中でも酸化シリコン（ＳｉＯ２）を用いることが好ましい。
従来、絶縁材料からなる絶縁層１５が直下に備えられていない構成とされた、透光性電極７をなす導電性の薄膜は、縦方向（半導体層方向）への電流拡散よりも、横方向（膜内方向）への電流拡散が小さいことから、この上に形成されるボンディングパッド電極（正極ボンディングパッド８）の直下に電流集中が生じ易い。このため、発光層５において発光作用が得られる領域がボンディングパッド電極の直下のみとなり、発光素子から取り出される光の発光効率が低下して所望の輝度が得られないという問題があった。
本発明では、図１及び図２に示すように、ｐ型半導体層６上に、透光性電極７に覆われた上記構成の絶縁層１５を備えることにより、透光性電極７の膜内における電流拡散が促進される。つまり、透光性電極８及び半導体層２０において、主として、絶縁層１５及び、正極ボンディングパッド８に対応する位置の周辺部に電流が拡散される。これにより、発光層５における絶縁層１５の直下の位置では発光作用が抑制され、その周辺部や、負極ボンディングパッド９の周辺部において良好な発光作用が得られるので、発光素子から取り出される光の発光効率が向上する。従って、内部量子効率に優れ、発光輝度が高められた発光素子１が実現できる。
ボンディングパッド電極（正極ボンディングパッド８）の直下に絶縁層１５を設けることにより、絶縁層１５及び正極ボンディングパッド８に対応する位置での電流集中を抑制し、その周辺部に電流を拡散することで得られる効果について、図５のグラフを用いて説明する。図５は、発光素子の順方向電流（Ｉ）と発光出力（Ｐｏ）との関係を示すグラフであり、グラフ中、曲線（ａ）、（ｂ）、（ｃ）は、絶縁層が設けられた本発明に係る発光素子の特性を示すものである。また、図５のグラフ中、曲線（ｄ）、（ｅ）は、絶縁層を備えていない発光素子の特性を示すものである。
図５のグラフに示すように、絶縁層を設けて該絶縁層及び正極ボンディングパッドの周辺部に電流を拡散させた、本発明に係る発光素子は、絶縁層が設けられていない発光素子に比べ、順方向電流（Ｉ）が同じ場合でも高い発光出力が得られることが明らかである。これは、ｐ型半導体層６の上に絶縁層１５が設けられることで、透光性電極７及び半導体層２０において、絶縁層１５及び正極ボンディングパッド８に対応する位置Ａの周辺部に電流が拡散され、この周辺部や、ｎ型半導体層４に設けられる負極ボンディングパッド９の周辺部にわたって効果的に発光するためと考えられる。
なお、絶縁層１５の厚さとしては、５０〜５００ｎｍの範囲であることが好ましく、１００〜３００ｎｍの範囲であることがより好ましい。絶縁層１５の厚さが上記範囲であれば、上述したような電流集中を抑制する作用が、より効果的に得られる。
また、絶縁層１５の平面視形状は、特に限定されるものでは無く、例えば、略円形状や略四角形状等、適宜選択して採用することができるが、電流を効果的に拡散できる形状としては、略円形状等が挙げられる。このように、絶縁層１５を平面視略円形状に形成した場合には、その直径を、正極ボンディングパッド８の直径よりも３０μｍ以下の範囲内で大きく形成することが好ましく、また、１０μｍ以下の範囲内で大きく形成することがより好ましい。
『透光性電極』
透光性電極７は、導電性を備えた酸化膜等からなる透光性の電極であり、この技術分野で通常用いられる透光性材料を何ら制限無く用いることができる。このような材料としては、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ：酸化インジウム亜鉛；Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）、ＩＧＯ（Ｉｎ２Ｏ３−Ｇａ２Ｏ３）、ＩＣＯ（Ｉｎ２Ｏ３−Ｃｅ２Ｏ３）、任意の不純物元素がドープされた酸化チタン（ＴｉＯ２）等を含む材料が挙げられる。また、これらの材料の内、酸化チタンには、ＴｉＯ２を一部還元した還元型ＴｉＯ２-Ｘを用いてもよく、導電性のものであれば良い。また、酸化チタンにドープする材料としては、例えば、Ｎｂ等が挙げられる。
また、本発明においては、ＩＴＯ、ＩＺＯ、ＩＧＯ、ＩＣＯ及び導電性酸化チタンの内の、少なくとも何れか１種を用いることがより好ましい。
また、透光性電極７を形成する方法としても、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、透光性電極７の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性電極７は、絶縁層１５の全面を覆うとともに、ｐ型半導体層６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成することも可能である。また、透光性電極９を形成した後に、合金化や透明化を目的とした熱アニールを施しても良いし、あるいは施さなくても構わない。
本発明の発光素子においては、透光性電極７のシート抵抗（Ｒｓ１）が、半導体層２０に備えられるn型半導体層４のシート抵抗（Ｒｓ２）よりも低い構成とされている。本発明者等は、透光性電極７とn型半導体層４の各シート抵抗Ｒｓ１、Ｒｓ２の関係を、次式（Ｒｓ１＜Ｒｓ２）で表される関係に制御し、半導体層２０における正極ボンディングパッド８に対応する位置での発光を抑制することで、正極ボンディングパッド８による光の吸収や多重反射による損失を抑制できることを見出した。これにより、光取り出し効率が向上し、外部量子効率に優れ、高い発光出力を備える発光素子１が得られる。
透光性電極７のシート抵抗Ｒｓ１とn型半導体層４のシート抵抗Ｒｓ２の関係を、次式（Ｒｓ１＜Ｒｓ２）で表される関係とすることで得られる効果について、図６に示すグラフを参照しながら以下に説明する。図６は、透光性電極とｎ型半導体層のシート抵抗の高低の関係と、順方向電流（Ｉ）と発光出力（Ｐｏ）との関係との間の相関を示すグラフである。図６のグラフ中、曲線（ａ）はシート抵抗の関係がＲｓ１＜Ｒｓ２である場合、曲線（ｂ）はＲｓ１≒Ｒｓ２でほぼ均一な場合、曲線（ｃ）はＲｓ１＞Ｒｓ２である場合を示す。
図６のグラフに示すように、シート抵抗の関係がＲｓ１＜Ｒｓ２である場合は、Ｒｓ１≒Ｒｓ２でほぼ均一な場合やＲｓ１＞Ｒｓ２である場合に比べ、同じ順方向電流（Ｉ）であっても高い発光出力（Ｐｏ）が得られることがわかる。これは、各シート抵抗の関係がＲｓ１＜Ｒｓ２である場合、主として、正極ボンディングパッド８の周辺部の他、ｎ側である負極ボンディングパッド９に近い位置の半導体層２０が発光することで、正極ボンディングパッド８による損失が抑制できるためと考えられる。
従来の発光素子においては、一般に、ｎ型半導体層４及びｐ側の透光性電極７のシート抵抗を同程度とすることで、透光性電極７及び半導体層２０に均一に電流を拡散させることが好ましいとされていた。しかしながら、このような構成では、上述したような発光効率並びに光取り出し効率の低下を招くという問題があった。
本発明に係る発光素子１では、上述のように、ｐ側である透光性電極７のシート抵抗Ｒｓ１をｎ型半導体層４のシート抵抗Ｒｓ２よりも低くすることにより、正極ボンディングパッド８に対応する位置での発光を抑制している。これにより、正極ボンディングパッド８による光の吸収や多重反射による損失を抑制でき、光り取出し効率が高く、優れた発光強度を備える発光素子１が実現できる。
なお、透光性電極７のシート抵抗Ｒｓ１は、１５Ω／□以下であることが好ましい。上述したように、透光性電極７のシート抵抗Ｒｓ１をｎ型半導体層４のシート抵抗Ｒｓ２よりも低くし、さらに好ましくは、ｎ型半導体層４のシート抵抗Ｒｓ２を２０Ω／□以下としたうえで、透光性電極７のシート抵抗Ｒｓ１を１５Ω／□以下とすることにより、光取り出し効率の向上効果が安定して得られる。
また、透光性電極７のシート抵抗Ｒｓ１を制御する方法としては、特に限定されないが、例えば、膜厚を厚くするか、あるいは、アニール処理を施すことでシート抵抗Ｒｓ１を下げることが可能である。
透光性電極７の厚さとしては、１００ｎｍ以上であることが好ましい。透光性電極７の厚さを上記とすることで、シート抵抗Ｒｓ１を１５Ω／□以下に制御することが可能となる。また、透光性電極７の最大厚さとしては、生産性を考慮し、６００ｎｍ以下とすることが好ましい。
なお、本発明に係る発光素子１においては、透光性電極７の表面に凹凸が形成された構成とすることがより好ましい。これにより、透光性電極７からの光取り出し効率が向上するとともに、凹凸の形状や寸法を適性化することで、透光性電極７のシート抵抗Ｒｓ１を制御することも可能となる。
『ボンディングパッド（電極）』
本発明に係る発光素子１においては、透光性電極７上に正極ボンディングパッド８が設けられ、ｎ型半導体層４に備えられるｎ型コンタクト層に接するように負極ボンディングパッド９が設けられている。
「正極ボンディングパッド」
正極ボンディングパッド８は、図１及び図２に示すように、ｐ型半導体層６及び絶縁層１５と接する透光性導電酸化膜層からなる透光性電極７上の一部に設けられている。また、図示例の正極ボンディングパッド８は、透光性電極７の表面７ａにおいて、絶縁層１５に対応する位置Ａに設けられている。
正極ボンディングパッド８は、回路基板やリードフレーム等との電気接続のために設けられる。正極ボンディングパッドとしては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。
正極ボンディングパッド８の厚さは、１００〜１５００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド８の厚さは３００ｎｍ以上とすることがより好ましい。
本実施形態で説明する発光素子１においては、上述のように、正極ボンディングパッド８が、透光性電極７の表面７ａにおいて絶縁層１５に対応する位置Ａに設けられていることが好ましい。このような構成により、上述したような電流集中を抑制する効果や、正極ボンディングパッド８での光の吸収や多重反射による損失を抑制できる効果が安定して得られる。また、正極ボンディングパッド８の直下における電流集中を抑制することにより、特に、発光素子を高電流で駆動した場合の発光出力（Ｐｏ）が向上するという効果が得られる。
なお、本実施形態では、例えば、透光性電極７の表面７ａにおいて絶縁層１５に対応する位置Ａに図示略の貫通孔を設け、正極ボンディングパッド８が貫通孔を介して絶縁層１５と接して設けられた構成とすることも可能である。このような構成とすることにより、正極ボンディングパッド８の接合強度が向上するという効果が得られる。
「負極ボンディングパッド」
負極ボンディングパッド９は、半導体層２０のｎ型半導体層４に接するように形成される。このため、負極ボンディングパッド９を形成する際には、発光層５およびｐ型半導体層６の一部を除去してｎ型半導体層４のｎ型コンタクト層を露出させ、この上に負極ボンディングパッド９を形成する。
負極ボンディングパッド９としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
なお、上述した正極ボンディングパッド８並びに負極ボンディングパッド９の、発光素子１上における形成位置や電極中心間距離は、特に限定されない。しかしながら、より優れた発光効率並びに光取り出し効率を得るためには、各ボンディングパッドの形成位置や電極中心間距離を適宜調整することが好ましい。例えば、図１及び図２に示す例のような平面視略長方形の発光素子１を構成する場合には、まず、発光素子１の長手方向の一端側近傍に負極ボンディングパッド９を配置し、発光素子１の略中央付近もしくは長手方向の他端側近傍に正極ボンディングパッド８を配置した構成とすることが、上述したような高い発光効率及び光取り出し効率が得られ易くなる点から好ましい。
本発明では、上述したように、透光性電極７のシート抵抗（Ｒｓ１）が、半導体層２０に備えられるn型半導体層４のシート抵抗（Ｒｓ２）よりも低い構成とされている。これにより、負極ボンディングパッド９から、ｎ型半導体層４を介して発光層５及びｐ型半導体層６を流通し、透光性電極７に電流が流れる際の電流集中が抑制されるので、発光効率に優れた発光素子１が得られる。
『発光素子の平面視におけるチップサイズ』
本発明においては、発光素子１の平面視におけるチップサイズ、即ち、正極ボンディングパッド８と負極ボンディングパッド９とが離間する方向の電極離間方向寸法（チップ長さ寸法）Ｌ、及び、この電極離間方向に直交する方向でのチップ幅寸法Ｗについては、特に限定されない。例えば、電極離間方向寸法Ｌ及びチップ幅寸法Ｗを、平面視におけるチップ形状が正方形状となる寸法比としても良いし、あるいは、長方形状となる寸法比としても良く、何れの場合であっても、本発明による発光効率の向上効果が得られる。
しかしながら、上記構成によって得られる発光効率向上の効果をさらに顕著なものとするためには、図２に示す例のように、その平面視形状を、電極離間方向寸法Ｌをチップ幅寸法Ｗよりも長くし、略長方形状とすることがより好ましい。
本発明に係る発光素子１のように、上記構成の絶縁層１５を備え、透光性電極７のシート抵抗Ｒｓ１が、ｎ型半導体層４のシート抵抗Ｒｓ２よりも低い構成とされた発光素子の場合、その駆動電流（順方向電流）ＩＦを、好ましくは５〜３０ｍＡ程度の範囲として使用する。このような条件で駆動される発光素子は、例えば、携帯電話やノートブック型パーソナルコンピュータのバックライト用途等に用いられる。このように、発光素子１は、比較的小さな電流で駆動されるものであり、上記したバックライト用途等において好適なものである。
発光素子１を上記条件で駆動する場合の、より好ましいチップサイズについて、以下に詳述する。
本実施形態の発光素子１は、その平面視における電極離間方向寸法Ｌを４００μｍ以上、より好ましくは４００〜５５０μｍの範囲とし、チップ幅寸法Ｗを１８０μｍ以上、より好ましくは１８０〜２６０μｍの範囲とすることにより、平面視略長方形状に構成することができる。この場合、例えば、平面視におけるチップサイズ（Ｗ×Ｌ）を、２６０×５５０μｍや２４０×４００μｍ、１８０×４００μｍ等の組み合わせとすることができる。
発光素子を上記範囲のチップサイズ及び形状とすることにより、透光性電極７及び半導体層２０において、絶縁層１５及び正極ボンディングパッド８に対応する位置Ａの周辺部に電流が効果的に拡散される。これにより、位置Ａの周辺部やｎ型半導体層４に設けられる負極ボンディングパッド９の周辺部が効果的に発光する作用がより顕著となり、優れた発光効率が得られるものとなる。
また、本実施形態においては、発光素子１の横縦寸法、即ち、電極離間方向寸法Ｌ×チップ幅寸法Ｗを上記範囲としたうえで、その平面視における面積を１８０，０００μｍ２程度以下とすることが、上記した発光効率向上の効果が顕著となる点から好ましい。例えば、チップサイズ（Ｗ×Ｌ）が２８０×５５０μｍである場合には、平面視面積が１５４，０００μｍ２となり、チップサイズ（Ｗ×Ｌ）が２６０×５５０μｍである場合には平面視面積が１４３，０００μｍ２、２４０×４００μｍである場合には９６，０００μｍ２、１８０×４００μｍである場合には７２，０００μｍ２となる。
また、本実施形態においては、発光素子１の電極離間方向寸法Ｌ×チップ幅寸法Ｗ、並びに、平面視面積を上記範囲としたうえで、その平面視における横縦寸法比、即ち、（電極離間方向寸法Ｌ）／（チップ幅寸法Ｗ）を、１．５〜２．７の範囲とすることが、上記した発光効率向上の効果が顕著となる点から好ましい。例えば、チップサイズ（Ｗ×Ｌ）が２６０×５５０μｍである場合には、横縦寸法比（Ｌ／Ｗ）が２．１２となり、２４０×４００μｍの場合には（Ｌ／Ｗ）＝１．６７、また、１８０×４００μｍの場合には（Ｌ／Ｗ）＝２．２となる。
なお、上述した正極ボンディングパッド８と負極ボンディングパッド９の電極中心間距離は、発光素子１の電極離間方向寸法Ｌによって制限される。本実施形態においては、発光素子１の平面視寸法並びに形状を上記条件としたうえで、電極中心間距離を、次式｛発光素子の電極離間方向寸法Ｌ×０．５〜０．７５｝の範囲とすることが、本発明による効果が顕著になるとともに、発光ムラ等が生じること無く、より高い発光効率が得られる点から好ましい。
以上説明したような、本発明に係る発光素子１によれば、基板１１上に形成された単結晶の下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層された半導体層２０が形成され、ｐ型半導体層６上に透光性電極７が形成されてなり、さらに、ｐ型半導体層６上の少なくとも一部に絶縁層１５が備えられるとともに透光性電極７が絶縁層１５を覆って形成され、透光性電極７の表面７ａにおいて、ｐ型半導体層６上に備えられた絶縁層１５前記絶縁層の上方の位置Ａに正極ボンディングパッド８が設けられているので、透光性電極７及び半導体層２０における正極ボンディングパッド８に対応する位置での電流集中が抑制でき、素子全体がより均一に発光することにより、発光効率が向上する。また、透光性電極７のシート抵抗Ｒｓ１がn型半導体層４のシート抵抗Ｒｓ２よりも低い構成とされているので、透光性電極７上に設けられた正極ボンディングパッド８による光の吸収や多重反射による損失が抑制でき、光取り出し効率が向上する。従って、発光効率及び光取り出し効率に優れ、高い外部量子効率を備えた発光素子１を提供することが可能となる。
なお、本発明に係る発光素子では、例えば、基板として、図３及び図４に示すように、（０００１）Ｃ面からなる平面１１１と複数の凸部１１２とからなる主面１１０を有する基板１００を採用し、さらに、下地層１０３が、主面１１０上において、平面１１１及び凸部１１２を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成された構成とすることも可能である。
図３及び図４に示す例の基板１１Ａは、複数の凸部１１２が形成されている。そして、基板１００の主面１１０において凸部１１２の形成されていない部分は、（０００１）Ｃ面からなる平面１１１とされている。従って、図３及び図４に示す例のように、基板１００の主面１１０は、Ｃ面からなる平面１１１と、複数の凸部１１２とから構成されている。
凸部１１２は、図示例のように、Ｃ面に非平行の表面１１２ｃからなるものであり、この表面１１２ｃにＣ面が現れていないものである。この１１２は、基部１１２ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１１２ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。なお、凸部が、詳細を後述するように、サファイア以外の酸化物又は窒化物から構成される場合は、円柱形としても構わない。また、凸部１１２の平面配置としては、碁盤目状に等間隔に配置されている。
凸部１１２は、基部幅ｄ１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍの範囲で且つ基部幅ｄ１の１／４以上とされており、隣接する凸部１１２間の間隔ｄ２が基部幅ｄ１の０．３〜５倍とされている。ここで、凸部１１２の基部幅ｄ１とは、凸部１１２の底辺（基部１２ａ）における最大幅の長さのことをいう。また、隣接する凸部１１２の間隔ｄ２とは、最も近接した凸部１１２の基部１１２ａの縁の間の距離をいう。
隣接する凸部１１２間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされることが好ましい。凸部１１２間の間隔ｄ２が基部幅ｄ１の０．３倍未満であると、ｎ型半導体層４（半導体層２０）を構成する下地層１０３をエピタキシャル成長させる際に、Ｃ面からなる平面１１１上からの結晶成長が促進され難くなり、凸部１１２を下地層１０３で完全に埋め込むことが難しくなるし、下地層１０３の表面１０３ａの平坦性が十分に得られない場合がある。従って、凸部１１２を埋め下地層１０３上にＬＥＤ構造をなす半導体層の結晶を形成した場合、この結晶は当然にピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部１１２間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板１００を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１００と、基板１００上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
基部幅ｄ１は０．０５〜１．５μｍとされることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板１００を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が１．５μｍを超えると、凸部１１２を埋めて下地層１０３３をエピタキシャル成長させることが困難になる。また、平坦性及び結晶性の良好な下地層が形成できたとしても、下地層と発光層との間の歪みが大きくなり、内部量子効率の低下を招いてしまう。また、基部幅ｄ１は、上記範囲内においてより小さい構成とすれば、発光素子の発光出力がさらに向上するという効果が得られる。また、基部幅ｄ１は０．０５〜１μｍとされることがより好ましい。
凸部１１２の高さｈは０．０５〜１μｍとされることが好ましい。凸部１１２の高さｈが０．０５μｍ未満であると、基板１００を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部１１２の高さｈが１μｍを超えると、凸部１１２を埋めて下地層１０３をエピタキシャル成長することが困難になり、下地層１０３の表面の平坦性が十分に得られない場合がある。
また、凸部１１２の高さｈは基部幅ｄ１の１／４以上とされることが好ましい。凸部１１２の高さｈが基部幅ｄ１の１／４未満であると、基板１００を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
なお、凸部１１２の形状は、図３及び図４に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１１１が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。また、凸部が、詳細を後述するように、サファイア以外の酸化物又は窒化物から構成される場合は、円柱形としても構わない。また、凸部１１２の平面配置も、図示例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部１１２の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
また、基板１００上に設けられる凸部１１２は、詳細を後述する製造方法により、基板１００をエッチングすることによって形成することができるが、これには限定されない。例えば、基板上に、凸部をなす別の材料を基板１００のＣ面上に堆積させることによって凸部を形成してもよい。基板上に、凸部をなす別の材料を堆積させる方法としては、例えば、スパッタ法、蒸着法、ＣＶＤ法等の各方法を用いることができる。また、凸部をなす材料としては、酸化物や窒化物等、基板の材料とほぼ同等の屈折率を有する材料を用いることが好ましく、基板がサファイア基板の場合には、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、ＺｎＯ等を用いることができる。
上記一例のように、基板１００を、平面１１１及び凸部１１２からなる主面１１０が備えられた上記構成とすることにより、基板１００と、詳細を後述する下地層１０３との界面が、バッファ層１０２を介して凹凸とされるので、光の乱反射によって発光素子の内部への光の閉じ込めが低減され、光取り出し効率に優れた発光素子が実現できる。
［ＩＩＩ族窒化物半導体発光素子の製造方法］
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法は、基板１１の主面１１ａ上に単結晶の下地層（ＩＩＩ族窒化物半導体層）３を形成するエピタキシャル工程と、下地層３上にｎ型半導体層４、発光層５及びｐ型半導体層６を順次積層して半導体層２０を形成する半導体層形成工程と、ｐ型半導体層６上に透光性電極７を形成する透光性電極形成工程とが備えられてなり、透光性電極形成工程が、ｐ型半導体層６上の少なくとも一部に絶縁層１５を形成した後、ｐ型半導体層６上に絶縁層１５を覆うように透光性電極７を形成し、透光性電極形成工程の後、透光性電極７の表面７ａにおいて、ｐ型半導体層６上に形成された絶縁層１５の上方の位置Ａに正極ボンディングパッド８を形成する正極形成工程が備えられており、さらに、透光性電極形成工程は、透光性電極７のシート抵抗がn型半導体層４のシート抵抗よりも低くなるように透光性電極７を形成する方法である。
以下、本発明の製造方法に備えられる各工程について詳しく説明する。
『バッファ層形成工程』
本発明に係る製造方法では、エピタキシャル工程の前に、基板１１の主面１１ａ上にバッファ層２を形成するバッファ層形成工程が備えられていることが好ましい。また、本発明においては、バッファ層を省略した構成とすることも可能なので、この場合にはバッファ層形成工程を行なわなくても良い。
「基板の前処理」
本実施形態では、基板１１をスパッタ装置のチャンバ内に導入した後、バッファ層２を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。
「バッファ層の成膜」
基板１１に前処理を行なった後、基板１１の主面１１ａ上に、反応性スパッタ法により、ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）なる組成のバッファ層２を成膜する。反応性スパッタ法によって単結晶構造を有するバッファ層２を形成する場合、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０〜１００％の範囲となるように制御することが好ましく、７５％程度とすることがより好ましい。また、柱状結晶（多結晶）構造を有するバッファ層２を形成する場合には、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１〜５０％の範囲となるように制御することが好ましく、２５％程度とすることがより好ましい。
また、バッファ層は、上述した反応性スパッタ法に限らず、例えば、ＭＯＣＶＤ法を用いて形成することも可能であるが、プロセスの簡略化等の観点から、反応性スパッタ法を用いて形成することが好ましい。
『エピタキシャル工程及び半導体層形成工程』
次に、エピタキシャル工程では、上記バッファ層形成工程の後、図１に示すように、基板１１の主面１１ａ上に形成されたバッファ層２の上に、単結晶のＩＩＩ族窒化物半導体をエピタキシャル成長させて、主面１１ａを覆うように下地層（ＩＩＩ族窒化物半導体層）１０３を形成する。
また、本発明においては、エピタキシャル工程においてＩＩＩ族窒化物半導体からなる下地層３を形成した後、半導体層形成工程において、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層からなる半導体層２０を形成する。
なお、本実施形態においては、それぞれＩＩＩ族窒化物半導体を用いて各層を成膜するエピタキシャル工程及び半導体層形成工程において、両工程に共通する構成については、一部、説明を省略することがある。
本発明において、下地層３、ｎ型半導体層４、発光層５及びｐ型半導体層６を形成する際の窒化ガリウム系化合物半導体（ＩＩＩ族窒化物半導体）の成長方法は特に限定されず、反応性スパッタ法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
また、上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
本発明においては、上記各方法の中でも、結晶性の良好な膜が得られる点からＭＯＣＶＤ法を用いることが好ましく、本実施形態では、エピタキシャル工程及び半導体層形成工程においてＭＯＣＶＤ法を用いた例について説明する。
「エピタキシャル工程（下地層の形成）」
エピタキシャル工程では、図１に示すように、基板１１上に形成されたバッファ層２の上に、下地層３を、従来公知のＭＯＣＶＤ法を用いて形成する。
本実施形態では、ＭＯＣＶＤ法を用いて下地層３を形成する方法を説明しているが、下地層３を積層する方法としては特に限定されず、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法等は、マイグレーションを生じさせることができるため、結晶性の良好な膜を形成することが可能となる点で好適である。中でも、ＭＯＣＶＤ法は、特に結晶性の良好な膜を得ることができる点で、より好適に用いることができる。
下地層３を成膜する際の基板１１の温度、つまり、下地層３の成長温度は８００℃以上とすることが好ましい。これは、下地層３を成膜する際の基板１１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからであり、より好ましくは９００℃以上であり、１０００℃以上が最も好ましい。また、下地層３を成膜する際の基板１１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層３を成膜する際の基板１１の温度が上記範囲内であれば、結晶性の良い下地層３が得られる。
なお、下地層３には、必要に応じて、不純物をドープして成膜することができるが、アンドープとすることが、結晶性が向上する点から好ましい。
また、反応性スパッタ法を用いてＩＩＩ族窒化物半導体からなる下地層を成膜することも可能である。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。
「半導体層形成工程」
次に、半導体層形成工程においては、上記エピタキシャル工程の後、図１に示すように、下地層３の上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層からなる半導体層２０を、従来公知のＭＯＣＶＤ法を用いて積層する。
（ｎ型半導体層の形成）
上記エピタキシャル工程で形成された下地層３の上に、従来公知のＭＯＣＶＤ法を用いて、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを順次積層することにより、ｎ型半導体層４を形成する。ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを形成する成膜装置としては、上述の下地層３や後述の発光層５の成膜に用いるＭＯＣＶＤ装置を、各種条件を適宜変更して用いることが可能である。また、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを反応性スパッタ法で形成することも可能である。
本発明に係る製造方法では、透光性電極７のシート抵抗Ｒｓ１がn型半導体層４のシート抵抗Ｒｓ２よりも低くなるように透光性電極７を形成する方法としている。また、ｎ型半導体層４については、そのシート抵抗を、例えば、２０Ω／□以下となるように制御しながら形成する必要がある。
このように、ｎ型半導体層４のシート抵抗を制御する方法としては、上述したような膜厚の適性化による方法や、Ｓｉ等のｎ型不純物のドープ量を制御する方法を適宜採用することが可能である。
（発光層の形成）
次いで、ｎ型クラッド層４ｂ（ｎ型半導体層４）上に、発光層５を、従来公知のＭＯＣＶＤ法によって形成する。本実施形態で形成する発光層５は、図４に例示するように、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる７層の障壁層５ａと、ノンドープのＧａ０．８Ｉｎ０．２Ｎからなる６層の井戸層５ｂとを交互に積層して形成する。また、本実施形態の製造方法では、上述したｎ型半導体層４の成膜に用いる成膜装置（ＭＯＣＶＤ装置）と同じものを使用して発光層５を成膜することができる。
（ｐ型半導体層の形成）
次いで、発光層５上、つまり、発光層５の最上層となる障壁層５ａの上に、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂからなるｐ型半導体層６を、従来公知のＭＯＣＶＤ法を用いて形成する。ｐ型半導体層６の形成には、ｎ型半導体層４及び発光層５の形成に用いるＭＯＣＶＤ装置と同じ装置を、各種条件を適宜変更して用いることが可能である。また、ｐ型半導体層６を構成するｐ型クラッド層６ａ及びｐ型コンタクト層６ｂを、反応性スパッタ法を用いて形成することも可能である。
本実施形態では、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層６ａを発光層５（最上層の障壁層５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層６ｂを形成する。この際、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂの積層には、同じＭＯＣＶＤ装置を用いることができる。なお、上述したように、ｐ型不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。
『透光性電極形成工程』
次に、透光性電極形成工程では、図１に示すように、ｐ型半導体層６上の少なくとも一部に絶縁層１５を形成した後、ｐ型半導体層６上に絶縁層１５を覆うように透光性電極７を形成する。また、透光性電極形成工程では、透光性電極７のシート抵抗がn型半導体層４のシート抵抗よりも低くなるように透光性電極７を形成する。
「絶縁層の形成」
まず、ｐ型半導体層６上の少なくとも一部、図１及び図２に示す例では略中央付近に、絶縁材料からなる絶縁層１５を形成する。
絶縁層１５の形成に用いる材料としては特に限定されず、従来公知の絶縁性酸化膜等を何ら制限無く用いることができ、例えば、酸化シリコン（ＳｉＯ２）を用いることができる。
また、絶縁層１５する方法としては、例えば、スパッタ法等の従来公知の方法を何ら制限無く用いることができる。
「透光性電極の形成」
次に、上記方法によって形成されたｐ型半導体層６の上に、絶縁層１５を覆うようにＩＺＯを積層することにより、透光性電極７を形成する。
透光性電極７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性電極７は、ＩＺＯの他、ＩＴＯ、ＩＴＯ、ＩＧＯ、ＩＣＯ、ＡＺＯ、ＧＺＯ又は導電性酸化チタン（ＴｉＯ２）等の材料を用いて形成することが可能である。また、透光性電極７を形成した後、合金化や透明化を目的とした熱アニールを施しても良い。
なお、本実施形態の透光性電極形成工程では、透光性電極７の表面７ａに凹凸を形成することが好ましい。これにより、透光性電極７からの光取り出し効率が向上するとともに、凹凸の形状や寸法を適宜調整することで、透光性電極７のシート抵抗Ｒｓ１を制御することが可能となる。
また、透光性電極７のシート抵抗Ｒｓ１を制御する方法としては、上述したような膜厚を適性化する方法の他、アニール処理を施す方法が挙げられる。透光性電極７にアニール処理を施す場合には、窒素雰囲気下において、５００℃以上９００℃以下の温度範囲とした条件下で行なうことが好ましい。これにより、透光性電極７の結晶組織が六方晶となり、シート抵抗Ｒｓ１を効果的に低減することが可能となる。ここで、アニール温度が９００℃を超えると、ＩＺＯからなる透光性電極の結晶組織が立方晶となり、シート抵抗Ｒｓ１を適性に制御することが困難となる。
上記各方法を採用することにより、透光性電極７のシート抵抗Ｒｓ１を、例えば、１５Ω／□以下としながら、透光性電極７とn型半導体層４の各シート抵抗Ｒｓ１、Ｒｓ２の関係を、次式（Ｒｓ１＜Ｒｓ２）で表される関係に制御するのが容易になる。
『ボンディングパッド電極の形成』
次に、本実施形態の製造方法では、透光性電極形成工程の後、透光性電極７の表面７ａにおいてｐ型半導体層６上に形成された絶縁層１５に対応する位置Ａに正極ボンディングパッド８を形成する正極形成工程が備えられている。また、本実施形態では、半導体層２０の所定の位置をエッチング除去することにより、ｎ型半導体層４を露出させて露出領域を形成し、この露出領域に負極ボンディングパッド９を形成する。
「正極形成工程」
まず、透光性電極７の表面７ａに、ｐ型半導体層６上に形成された絶縁層１５に対応する位置Ａで、正極ボンディングパッド８を形成する。この正極ボンディングパッド８は、例えば、透光性電極７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
「負極ボンディングパッドの形成」
負極ボンディングパッド９を形成する際は、まず、基板１１上に形成されたｐ型半導体層６、発光層５及びｎ型半導体層４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層４ａの一部を露出させる。そして、この露出領域上に、例えば、露出領域の表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極ボンディングパッド９を形成することができる。
なお、本発明においては、上記手順及び条件で発光素子１を製造するにあたり、上述したように、平面視形状を、図２に示す例の如く、電極離間方向寸法Ｌがチップ幅寸法Ｗよりも長い略長方形状として形成することがより好ましい。これにより、発光効率により優れた発光素子１を製造することが可能となる。
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板１１の主面１１ａ上に単結晶の下地層（ＩＩＩ族窒化物半導体層）３を形成するエピタキシャル工程と、下地層３上にｎ型半導体層４、発光層５及びｐ型半導体層６を順次積層して半導体層２０を形成する半導体層形成工程と、ｐ型半導体層６上に透光性電極７を形成する透光性電極形成工程とが備えられ、透光性電極形成工程は、ｐ型半導体層６上の少なくとも一部に絶縁層１５を形成した後、ｐ型半導体層６上に絶縁層１５を覆うように透光性電極７を形成し、透光性電極形成工程の後、透光性電極７の表面７ａにおいて、ｐ型半導体層６上に形成された絶縁層１５の上方の位置Ａに正極ボンディングパッド８を形成する正極形成工程が備えられており、さらに、透光性電極形成工程は、透光性電極７のシート抵抗がn型半導体層４のシート抵抗よりも低くなるように透光性電極７を形成する方法なので、上述したような、発光効率及び光取り出し効率に優れ、高い外部量子効率を備えた発光素子１を製造することができる。
［ランプ］
本発明のランプは、本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明のＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。ＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、ＩＩＩ族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図７は、本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ８０は、砲弾型のものであり、図１及び図２に示す発光素子１が用いられている。図７に示すように、発光素子１の正極ボンディングパッド８がワイヤー８３で２本のフレーム８１、８２の内の一方（図７ではフレーム８１）に接着され、発光素子１の負極ボンディングパッド９がワイヤー８４で他方のフレーム８２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂からなるモールド８５で封止されている。
本発明のランプは、本発明の発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明のＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプに関し、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
本実施例においては、以下に説明するような手順により、発光素子のサンプルを作製した（図１〜図４、図７等を参照）
まず、サファイア基板の（０００１）Ｃ面からなる主面１１ａを有する基板１１を準備した。ここで、本実施例においては、基板１１として、主面１１ａ上に、図示略の複数の凸部が形成されているものを用いた（図３、４において主面１１０上に形成された凸部１１２を参照）。また、本実施例では、主面１１ａに形成された凸部の基部幅ｄ１が１．３μｍ、高さｈが０．７μｍ、間隔ｄ２が０．７μｍとされた基板を用いた。
そして、基板１１の主面１１ａ上に、ＲＦスパッタ法を用いて単結晶構造を有するＡｌＮからなる厚さ５０ｎｍバッファ層２を形成した。この際、スパッタ成膜装置としては、高周波式の電源を備え、ターゲット内でマグネットの位置を動かすことが可能な機構を有するものを使用した。
このようにして得られたバッファ層２上に、以下に示す減圧ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体からなる下地層３を形成した（エピタキシャル工程）。
まず、スパッタ成膜装置から取り出した、バッファ層２が形成された基板１１を、ＭＯＣＶＤ法によるＩＩＩ族窒化物半導体層の成長のための反応炉内に導入した。そして、アンモニアガスの流通を続けながら水素雰囲気中で、基板１１の温度を１１２０℃に昇温させ、トリメチルガリウム（ＴＭＧ）の気相成長反応炉内への供給を開始し、バッファ層２上にアンドープのＧａＮを３μｍの膜厚までエピタキシャル成長させた。
下地層３の形成に引き続き、同じＭＯＣＶＤ装置によってＧａＮからなるｎ型コンタクト層４ａの初期層を形成した（半導体層形成工程）。この際、ｎ型コンタクト層４ａにはＳｉをドープした。結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層と同じ条件によって行った。
次いで、上記手順で作製したｎ型コンタクト層４ａ上に、同じＭＯＣＶＤ装置を用いて、ｎ型クラッド層４ｂを積層した。
また、ｎ型半導体層４の形成時、Ｓｉドープ量を適宜調整することにより、そのシート抵抗を下記表１に示す範囲で適宜調整した。
次いで、上記手順で作製したｎ型クラッド層４ｂ上に、同じＭＯＣＶＤ装置を用いて発光層５を積層した。
本実施例で形成した発光層５は、ＧａＮからなる障壁層５ａと、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂとから構成される多重量子井戸構造を有する。この発光層５の形成にあたっては、ＳｉドープのＧａＩｎＮとＧａＮの超格子構造からなるｎ型クラッド層４ｂ上に、まず、障壁層５ａを形成し、この障壁層５ａ上に、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂを形成した。このような積層手順を６回繰り返した後、６番目に積層した井戸層５ｂ上に、７番目の障壁層５ａを形成し、多重量子井戸構造を有する発光層５の両側に障壁層５ａを配した構造とした。
以上の手順にて、多重量子井戸構造の発光層５を形成した。
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層６ａを成膜した。そして、さらにその上に、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層６ｂを成膜し、ｐ型半導体層６とした。
このようにして、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層ｐの各層をこの順で積層し、半導体層２０を形成した。
次いで、上記手順で得られたウェーハを用いて、以下に示す手順で、半導体発光素子の一種である発光ダイオード（ＬＥＤ）を作製した（図１及び図２を参照）。
まず、ｐ型半導体層６上の１箇所に、公知のスパッタ法を用いて、ＳｉＯ２からなる絶縁層１５を形成した。この際、絶縁層１５を２００ｎｍの膜厚で形成するとともに、直径が１００μｍの円形状とした。
次いで、公知のフォトリソグラフィー技術を用いて、絶縁層１５を覆うように、ｐ型半導体層６上にＩＺＯ材料からなる層を成膜することにより、透光性電極７を形成した（透光性電極形成工程）。この際、膜厚を４００ｎｍとするとともに、窒素雰囲気下でアニールを施すことにより、透光性電極７のシート抵抗を、下記表１に示す数値で適宜調整した。
次いで、公知のフォトリソグラフィー技術によって、透光性電極７の表面７ａにおいて、その下層の絶縁層１５に対応する位置に、Ｔｉ、Ａｌ及びＡｕを順に積層することにより、３層構造の正極ボンディングパッド８を形成した（正極形成工程）。この際、正極ボンディングパッド８を、直径が９０μｍの円形状として形成した。
そして、半導体層２０及び透光性正極７の一部にドライエッチングを施して除去することにより、ｎ型コンタクト層６ａが露出した露出領域を設けた後、この上にＮｉ、Ａｌ、Ｔｉ及びＡｕの各層を順次積層することにより、図１及び図２に示すような負極ボンディングパッド９を形成した。また、この際、ウェーハの平面視における正極ボンディングパッド８と負極ボンディングパッド９の中心間距離を４４０μｍとした。
次いで、各電極が形成されたウェーハの基板１１の裏面側を研削及び研磨してミラー状の面とした後、このウェーハを２４０μｍ（チップ幅寸法Ｗ）×６００μｍ（電極離間方向寸法Ｌ）角の長方形のチップに切断してＬＥＤ（発光ダイオード）のチップ（発光素子１）とした。
そして、このチップを、正極ボンディングパッド８及び負極ボンディングパッド９が上になるようにリードフレーム８１上に載置し、金線でリードフレームに結線することによってランプ８０（図７参照）を作製した。
そして、上記方法で作製したランプのｐ側（正極ボンディングパッド８）及びｎ側（負極ボンディングパッド９）の電極間に２０ｍＡ、必要に応じて１００ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定し、結果を下記表１に示した。
［実施例２〜５、比較例１、２］
実施例２〜５、比較例１、２においては、透光性電極の膜厚、及び、ウェーハ平面視での正極ボンディングパッドと負極ボンディングパッドの中心間距離を下記表１に示す条件とし、また、各シート抵抗の関係が下記表１に示す関係となるように適宜調整した点を除き、上記実施例１と同様の方法で、２４０μｍ×６００μｍ角の長方形とされたＩＩＩ族窒化物半導体発光素子のチップを作製した。そして、上記同様、このチップを用いてランプを作製した。
そして、上記同様の方法で、ランプのｐ側（正極ボンディングパッド）及びｎ側（負極ボンディングパッド）の電極間に２０ｍＡ、必要に応じて１００ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定した。
上記実施例１〜５及び比較例１、２におけるシート抵抗及び透光性電極の膜厚、並びに発光出力（Ｐｏ）の測定結果を下記表１に示す。
Figure 2010232642
［実施例６〜９］
実施例６〜９においては、透光性電極の膜厚及び各シート抵抗の関係を下記表２に示す条件とし、また、ウェーハ平面視における電極離間方向寸法（Ｌ：チップ長さ寸法）及びこれに直交する方向でのチップ幅寸法（Ｗ）、並びに、正極ボンディングパッドと負極ボンディングパッドの中心間距離が下記表２に示す関係となるように適宜調整した点を除き、上記実施例１と同様の方法でＩＩＩ族窒化物半導体発光素子のチップを作製した。そして、上記同様、このチップを用いてランプを作製した。
そして、上記同様の方法で、ランプのｐ側（正極ボンディングパッド）及びｎ側（負極ボンディングパッド）の電極間に２０ｍＡ、必要に応じて１００ｍＡの順方向電流（ＩＦ：駆動電流）を流した際の発光出力Ｐｏ（ｍＷ）を測定した。
上記実施例６〜９における発光素子の仕様、並びに、発光出力（Ｐｏ）の測定結果を下記表２に示す。
Figure 2010232642
［評価結果］
表１に示すように、本発明に係る発光素子の構成を備えた実施例１のサンプルは、順方向電流（ＩＦ）２０ｍＡにおける発光出力（Ｐｏ）が１９．１ｍＷとなり、また、順方向電流を１００ｍＡとした場合の発光出力は７３ｍＷと、非常に優れた発光出力が得られた。また、透光性電極７のシート抵抗Ｒｓ１がｎ型半導体層４のシート抵抗Ｒｓ２よりも低く調整された実施例２〜５の各々のサンプルにおいては、各々の発光出力が１８．６ｍＷ以上となり、高い発光出力を備えていることが確認できた。
これに対して、透光性電極のシート抵抗がｎ型半導体層のシート抵抗よりも高い抵抗値とされ、本発明で規定する関係を満たしていない比較例１、２の各サンプルは、発光出力が１６．５〜１７．２ｍＷであり、上記各実施例のサンプルに比べて低出力となっている。
比較例１、２のサンプルは、透光性電極のシート抵抗がｎ型半導体層のシート抵抗よりも高いことから、主としてｐ側である正極ボンディングパッドに対応する位置の半導体層が発光したため、正極ボンディングパッドによる光の吸収や多重反射が生じ、光取り出し率が低下したものと考えられる。
また、表２に示す実施例６〜９の結果は、ウェーハ平面視での電極離間方向寸法（Ｌ）及びチップ幅寸法（Ｗ）、並びに、正極ボンディングパッドと負極ボンディングパッドの電極中心間距離を適宜変化させた例である。
例えば、実施例６は、チップサイズをＬ＝５５０μｍ、Ｗ＝２６０μｍとし、横縦比＝２．１２とした例であるが、発光出力が１９．０ｍＷと、高出力となっている。
また、実施例７は、チップサイズをＬ＝４００μｍ、Ｗ＝２４０μｍとした例であるが、発光出力が１７．５ｍＷと高出力となっている。
なお、実施例６及び７においては、電極中心間距離を、ともに２２０μｍとしている。
また、実施例８は、チップサイズをＬ＝４００μｍ、Ｗ＝１８０μｍとした例であるが、発光出力が１６．０ｍＷと高出力となっている。
また、実施例９は、チップサイズをＬ＝５５０μｍ、Ｗ＝２８０μｍとした例であるが、発光出力が１８．５ｍＷと高出力となっている。なお、実施例９においては、電極中心間距離を３４０μｍとしている。
ここで、順方向電流ＩＦを２０ｍＡとした場合においては、実施例６のようなチップ形状とされたサンプルの方が、他の実施例のチップ形状の場合よりも高い発光出力となっている。また、順方向電流ＩＦを１００ｍＡとした場合においては、実施例９のようなチップ形状とされたサンプルの方が、他の実施例のチップ形状の場合よりも高い発光出力となっている。
このように、表２に示す実施例６〜９の結果より、発光素子の平面視寸法を適正にすることで、発光効率を向上できる本発明の効果が、より顕著に得られることがわかる。
即ち、本発明では、透光性電極のシート抵抗をn型半導体層のシート抵抗よりも低くすることで上記効果が得られ、さらに好ましくは、チップ幅寸法Ｗ：チップ長さ寸法Ｌを、１：１（Ｌ／Ｗ＝１）〜１：２．７（Ｌ／Ｗ＝２．７）の範囲の比とし、正方形状チップ及び長尺形状チップに構成することで、順方向電流ＩＦが５〜３０ｍＡの条件において、特に効果的に発光効率が向上することがわかる。
上記各実施例の発光素子においては、透光性電極のシート抵抗がn型半導体層のシート抵抗よりも低いため、比較例の発光素子に比べて正極ボンディングパッド（ｐ側）周辺での電流集中が抑制され、素子全体にわたってより均一に発光し、発光効率が向上していた。
このように、本発明のＩＩＩ族窒化物半導体発光素子が、電極直下における電流集中が抑制され、素子全体にわたってより均一に発光し、発光効率に優れるとともに、電極による光の吸収や多重反射による損失が抑制されて光取り出し効率に優れ、高い発光強度を備えていることが明らかである。
１…ＩＩＩ族窒化物半導体発光素子（発光素子）、１１、１００…基板、１１ａ、１１０…主面、４…ｎ型半導体層、５…発光層、６…ｐ型半導体層、７…透光性電極、７ａ…表面（透光性電極）、８…正極ボンディングパッド、１５…絶縁層、２０…半導体層、８０…ランプ、Ａ…位置（透光性電極の表面において絶縁層に対応する位置）、Ｒｓ１…シート抵抗（透光性電極）、Ｒｓ２…シート抵抗（ｎ型半導体層）

Claims (11)

  1. 基板上に形成された単結晶のＩＩＩ族窒化物半導体層上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層された半導体層が形成されており、前記ｐ型半導体層上に透光性電極が形成されてなるＩＩＩ族窒化物半導体発光素子であって、
    前記ｐ型半導体層上の少なくとも一部に絶縁層が備えられるとともに、前記透光性電極が前記絶縁層を覆って形成されており、
    前記透光性電極の表面において、前記ｐ型半導体層上に備えられた前記絶縁層の上方に正極ボンディングパッドが設けられており、
    前記透光性電極のシート抵抗が、前記n型半導体層のシート抵抗よりも低いことを特徴とするＩＩＩ族窒化物半導体発光素子。
  2. 前記透光性電極のシート抵抗が１５Ω／□以下であり、前記ｎ型半導体層のシート抵抗が２０Ω／□以下であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子。
  3. 前記透光性電極の表面の少なくとも一部が凹凸形状とされていることを特徴とする請求項１又は請求項２に記載のＩＩＩ族窒化物半導体発光素子。
  4. 前記透光性電極が、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化インジウムガリウム（ＩＧＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、酸化インジウムセリウム（ＩＣＯ：Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ）及び導電性酸化チタン（ＴｉＯ２）からなる群から選ばれる少なくとも１種が用いられてなることを特徴とする請求項１〜請求項３の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
  5. 前記絶縁層が、酸化シリコン（ＳｉＯ２）からなることを特徴とする請求項１〜請求項４の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
  6. 基板上に単結晶のＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、前記ＩＩＩ族窒化物半導体層上にｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成する半導体層形成工程と、前記ｐ型半導体層上に透光性電極を形成する透光性電極形成工程とが備えられてなるＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記透光性電極形成工程は、前記ｐ型半導体層上の少なくとも一部に絶縁層を形成した後、前記ｐ型半導体層上に前記絶縁層を覆うように前記透光性電極を形成し、
    前記透光性電極形成工程の後、前記透光性電極の表面において、前記ｐ型半導体層上に形成された前記絶縁層の上方に正極ボンディングパッドを形成する正極形成工程が備えられており、
    さらに、前記透光性電極形成工程は、前記透光性電極のシート抵抗が前記n型半導体層のシート抵抗よりも低くなるように前記透光性電極を形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  7. 前記透光性電極形成工程は、前記透光性電極を１５Ω／□以下のシート抵抗となるように形成し、前記半導体層形成工程は、前記ｎ型半導体層を２０Ω／□以下のシート抵抗となるように形成することを特徴とする請求項６に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 前記透光性電極形成工程は、前記透光性電極の表面の少なくとも一部に凹凸形状を形成することを特徴とする請求項６又は請求項７に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  9. 前記透光性電極形成工程は、前記透光性電極を形成する材料として、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化インジウムガリウム（ＩＧＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、酸化インジウムセリウム（ＩＣＯ：Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ）及び導電性酸化チタン（ＴｉＯ２）からなる群から選ばれる少なくとも１種を用いることを特徴とする請求項６〜請求項８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  10. 前記透光性電極形成工程は、前記絶縁層を形成する材料として酸化シリコン（ＳｉＯ２）を用いることを特徴とする請求項６〜請求項９の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  11. 請求項１〜請求項５の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
JP2010042485A 2009-03-02 2010-02-26 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ Pending JP2010232642A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010042485A JP2010232642A (ja) 2009-03-02 2010-02-26 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
PCT/JP2010/001418 WO2010100900A1 (ja) 2009-03-02 2010-03-02 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
TW99105986A TW201114065A (en) 2009-03-02 2010-03-02 Group III nitride semiconductor light emitting element, production method thereof, and lamp

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009048239 2009-03-02
JP2010042485A JP2010232642A (ja) 2009-03-02 2010-02-26 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Publications (1)

Publication Number Publication Date
JP2010232642A true JP2010232642A (ja) 2010-10-14

Family

ID=42709467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010042485A Pending JP2010232642A (ja) 2009-03-02 2010-02-26 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Country Status (3)

Country Link
JP (1) JP2010232642A (ja)
TW (1) TW201114065A (ja)
WO (1) WO2010100900A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182189B1 (ko) 2011-03-03 2012-09-12 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
JP2014060335A (ja) * 2012-09-19 2014-04-03 Sharp Corp 半導体発光素子の製造方法
WO2015145899A1 (ja) * 2014-03-24 2015-10-01 シャープ株式会社 窒化物半導体発光素子
JP2016115920A (ja) * 2014-12-15 2016-06-23 豊田合成株式会社 発光素子
JP2019212903A (ja) * 2018-05-30 2019-12-12 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを有する発光素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2007103951A (ja) * 2005-10-07 2007-04-19 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2008010840A (ja) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2008147459A (ja) * 2006-12-11 2008-06-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法
JP2010504640A (ja) * 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド 電流分散のための電極延長部を有する発光ダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2007103951A (ja) * 2005-10-07 2007-04-19 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2008010840A (ja) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2010504640A (ja) * 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド 電流分散のための電極延長部を有する発光ダイオード
JP2008147459A (ja) * 2006-12-11 2008-06-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182189B1 (ko) 2011-03-03 2012-09-12 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
JP2014060335A (ja) * 2012-09-19 2014-04-03 Sharp Corp 半導体発光素子の製造方法
WO2015145899A1 (ja) * 2014-03-24 2015-10-01 シャープ株式会社 窒化物半導体発光素子
JPWO2015145899A1 (ja) * 2014-03-24 2017-04-13 シャープ株式会社 窒化物半導体発光素子
US9741900B2 (en) 2014-03-24 2017-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
JP2016115920A (ja) * 2014-12-15 2016-06-23 豊田合成株式会社 発光素子
JP2019212903A (ja) * 2018-05-30 2019-12-12 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを有する発光素子

Also Published As

Publication number Publication date
TW201114065A (en) 2011-04-16
WO2010100900A1 (ja) 2010-09-10

Similar Documents

Publication Publication Date Title
WO2010100949A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8421107B2 (en) Group-III nitride semiconductor light emitting device and production method thereof, and lamp
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR101201035B1 (ko) 반도체 발광 소자 및 그 제조 방법, 램프
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
WO2011162332A1 (ja) 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5648446B2 (ja) 半導体発光素子の製造方法
JP2009253056A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011181673A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126