WO2015145899A1 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
WO2015145899A1
WO2015145899A1 PCT/JP2014/083549 JP2014083549W WO2015145899A1 WO 2015145899 A1 WO2015145899 A1 WO 2015145899A1 JP 2014083549 W JP2014083549 W JP 2014083549W WO 2015145899 A1 WO2015145899 A1 WO 2015145899A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
layer
current non
current
light emitting
Prior art date
Application number
PCT/JP2014/083549
Other languages
English (en)
French (fr)
Inventor
近江　晋
崇 栗栖
正幸 永田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2016509914A priority Critical patent/JP6189525B2/ja
Priority to US15/128,138 priority patent/US9741900B2/en
Publication of WO2015145899A1 publication Critical patent/WO2015145899A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Definitions

  • the present invention relates to a semiconductor light-emitting device and a method for manufacturing the same, and more particularly to a nitride semiconductor light-emitting device manufactured using a nitride semiconductor material.
  • a white light emitting device using a blue light emitting element using a nitride semiconductor element as a light emitting element and a phosphor has been generally used for a backlight of a large liquid crystal television, a light source for illumination, and the like. Yes.
  • a large amount of white light emitting devices are used at a time for products such as large liquid crystal televisions and lighting. Therefore, blue light-emitting elements used in these products are required to be capable of mass production with high quality and to emit light with higher efficiency.
  • Such a nitride semiconductor light emitting element includes, for example, an n-type nitride semiconductor layer, a light emitting layer, and a p-type nitride semiconductor layer sequentially stacked on an insulating sapphire substrate.
  • Each of these n-type nitride semiconductor layer and p-type nitride semiconductor layer is formed with an n-side electrode and a p-side electrode for connection to an external power source.
  • the upper surface of the p-type nitride semiconductor layer is used for the purpose of assisting current diffusion in the p-type nitride semiconductor layer.
  • a transparent electrode layer made of, for example, ITO (Indium Tin Oxide) or the like is laminated on almost the whole, and a p-side electrode is formed on the transparent electrode layer. Such a transparent electrode layer transmits light from the light emitting layer and functions as a current diffusion layer.
  • the n-side electrode cannot be formed on the back surface of the substrate, so the n-side electrode is on the same side as the p-side electrode. Formed on the main surface.
  • the p-type semiconductor layer and the light-emitting layer in a partial region are removed by etching to partially expose the n-type nitride semiconductor layer, and an n-side electrode is formed on the exposed region.
  • the n-side electrode and the p-side electrode are formed relatively thick using a metal material such as Au, Al, Ni, and Ti, the light emitted from the light-emitting layer is transmitted through the n-side electrode and the p-side electrode. The light cannot be transmitted and is reflected with a constant reflectance. Therefore, there has been a problem that the loss of light extraction efficiency of the nitride semiconductor light emitting device is large due to light absorption at the n-side electrode and the p-side electrode.
  • Patent Document 1 in order to suppress light absorption by the n-side electrode and the p-side electrode, a proposal has been made to increase the light extraction efficiency by providing a transparent conductive film immediately below the n-side electrode and the p-side electrode. Yes.
  • the n-side electrode and the p-side electrode require a certain mounting area for wire bonding.
  • a light emitting element having a so-called upper and lower electrode structure in which electrodes are formed on the substrate there is a problem that an increase in chip size is caused when an equivalent light output is obtained.
  • the light emission area of the nitride semiconductor light emitting device is reduced by the amount of the exposed region of the n-type nitride semiconductor layer, so that the light extraction efficiency of the nitride semiconductor light emitting device is improved. There is a problem of getting worse, but no consideration is given to such a problem.
  • Patent Document 1 suppresses light absorption by a first transparent electrode layer functioning as a current diffusion layer under the n-side electrode and the p-side electrode, and the n-side electrode and the p-side electrode.
  • the 2nd transparent electrode layer for doing is formed separately.
  • the work functions of the n-type semiconductor layer and the p-type semiconductor layer are different from each other, they are different under the n-side electrode and under the p-side electrode in order to make ohmic contact between the electrode and the transparent electrode layer.
  • a pretreatment step is required. For this reason, there are problems that the number of steps increases, the manufacturing process becomes complicated, and the manufacturing cost increases.
  • Patent Document 2 a lower semiconductor layer formed on a substrate, an upper semiconductor layer disposed on the lower semiconductor layer so that at least a part of an edge region of the lower semiconductor layer is exposed, A first electrode formed on a partial region of the upper semiconductor layer via an insulating layer and configured to supply current to the lower semiconductor layer; and on another partial region of the upper semiconductor layer A second electrode formed to supply current to the upper semiconductor layer; and a first electrode formed extending from the first electrode and reaching at least a part of the exposed lower semiconductor layer.
  • a light emitting diode including an electrode extension is disclosed.
  • the insulating film formed between the electrode and the semiconductor layer has a multilayer structure or a structure further including an insulating layer having a DBR structure.
  • the reflectance can be increased, the addition of such a multilayer structure is not preferable because it leads to a complicated manufacturing process, resulting in an increase in man-hours and a decrease in yield. There was a problem.
  • the present invention has been made in view of the above problems, and without increasing the chip size, while ensuring the maximum light emitting area, improving the reflectance of light from the light emitting layer under the electrode, It is an object of the present invention to provide a nitride semiconductor light-emitting device that can further improve the light extraction efficiency to the outside, and a method for manufacturing a nitride semiconductor light-emitting device that does not greatly change the conventional manufacturing process.
  • a nitride semiconductor light emitting device of the present invention is formed on a substrate, a first conductivity type nitride semiconductor layer formed on the substrate, and a first conductivity type nitride semiconductor layer.
  • the active layer, the second conductivity type nitride semiconductor layer formed on the active layer, the second conductivity type nitride semiconductor layer, and the first conductivity type nitride semiconductor layer exposed by removing a part of the active layer A first current non-injection layer formed in a partial region on the second conductivity type nitride semiconductor layer, a first current diffusion layer formed on the first current non-injection layer, The second current diffusion layer formed in another region on the second conductivity type nitride semiconductor layer, the first electrode formed on the first current diffusion layer, and the second current diffusion layer A second electrode formed on the first conductive layer and extending from the first electrode so as to reach a part of the exposed portion on the first conductivity type nitride semiconductor layer. Characterized in that it comprises a stretching portion of the first electrode.
  • the nitride semiconductor light emitting device of the present invention further includes a second current non-injection layer formed between another region of the second conductivity type nitride semiconductor layer and the second current diffusion layer.
  • the nitride semiconductor light emitting device of the present invention is characterized by further including a second electrode extending portion formed on the second conductivity type nitride semiconductor layer and extending from the second electrode.
  • the first current non-injection layer includes a partial region on the second conductivity type nitride semiconductor layer and an exposed portion on the first conductivity type nitride semiconductor layer. And a partial region.
  • the nitride semiconductor light emitting device of the present invention is characterized in that the first current diffusion layer is formed only on a partial region of the second conductivity type nitride semiconductor layer.
  • the nitride semiconductor light emitting device of the present invention is characterized in that the first current diffusion layer is formed below the first electrode and the extended portion of the first electrode.
  • the nitride semiconductor light emitting device of the present invention is formed such that the first current diffusion layer reaches from the upper surface of the second conductivity type nitride semiconductor layer to an exposed portion on the first conductivity type nitride semiconductor layer.
  • the stepped portion is formed by being separated into a lower portion of the first electrode and a lower portion of the extending portion of the first electrode.
  • the nitride semiconductor light emitting device manufacturing method of the present invention is characterized in that the first current diffusion layer and the second current diffusion layer are formed simultaneously.
  • the method for manufacturing a nitride semiconductor light emitting device of the present invention is characterized in that the first current non-injection layer and the second current non-injection layer are formed simultaneously.
  • a part of the first electrode that is electrically connected to the first conductivity type nitride semiconductor layer is connected to the second conductivity type nitride semiconductor layer via the first current non-injection layer.
  • the light emitting area is ensured to the maximum, the light reflectance from the light emitting layer under the first and second electrodes is improved, and the light extraction efficiency to the outside is improved.
  • a nitride semiconductor light emitting device that can be further improved can be easily obtained.
  • a nitride semiconductor light emitting device capable of ensuring a maximum light emitting area and further improving light extraction efficiency without increasing the chip size, and manufacture of the nitride semiconductor light emitting device The method can be easily obtained.
  • light absorption under the electrode can be reduced by providing a current diffusion layer on the current non-injection layer between the nitride semiconductor layer and the electrode. Therefore, it is possible to maximize the light emitting area without increasing the chip size, improve the reflectance of light from the light emitting layer under the electrode, and further improve the light extraction efficiency to the outside.
  • a nitride semiconductor light emitting device capable of being obtained can be easily obtained.
  • the second current diffusion layer is not formed under the first electrode formed on the second conductive type nitride semiconductor layer, the conventional second conductive type nitride semiconductor layer is formed on the substantially front surface. It is also possible to reduce light absorption by the second current diffusion layer.
  • FIG. 1 is a cross-sectional structure diagram of a nitride semiconductor light emitting device according to a first embodiment.
  • 1 is a top view of a nitride semiconductor light emitting device according to a first embodiment.
  • FIG. 3 is a cross-sectional view showing a connection configuration with the outside of the nitride semiconductor light emitting device according to the first embodiment.
  • FIG. 5 is a cross-sectional structure diagram for explaining a process of forming the nitride semiconductor multilayer portion according to the first embodiment. It is a cross-section figure for demonstrating the formation process of the current non-injection layer concerning a 1st embodiment. It is a cross-section figure for demonstrating the formation process of the electric current diffusion layer which concerns on 1st Embodiment.
  • FIG. 6 is a cross-sectional structure diagram of a nitride semiconductor light emitting device according to a second embodiment. It is sectional drawing which shows the connection form with the exterior of the nitride semiconductor light-emitting device concerning 2nd Embodiment.
  • FIG. 6 is a top structural view of a nitride semiconductor light emitting device according to a third embodiment.
  • FIG. 6 is a graph showing the influence of the thickness of the current non-injection layer of the nitride semiconductor light emitting device according to the embodiment of the present invention on the reflectance of light from the light emitting layer under the n electrode.
  • FIG. 6 is a graph showing the influence of the thickness of the current non-injection layer of the nitride semiconductor light emitting device according to the embodiment of the present invention on the light output. It is a graph which shows the influence which the thickness of the current non-injection layer of the nitride semiconductor light-emitting device concerning the embodiment of the present invention has on the current leak defect rate.
  • FIG. 6 is a cross-sectional structure diagram of a nitride semiconductor light emitting device according to a fifth embodiment.
  • FIG. 6 is a cross-sectional structure diagram of a nitride semiconductor light emitting device according to a fifth embodiment.
  • FIG. 7 is a top view of a nitride semiconductor light emitting device according to a fifth embodiment.
  • FIG. 1A is a cross-sectional structure diagram of a nitride semiconductor light emitting device according to this embodiment.
  • FIG. 1B is a top view of the nitride semiconductor light emitting device according to this embodiment.
  • FIG. 1A shows a longitudinal section taken along the line AB, CD, EF, and GH in FIG. 1B.
  • the nitride semiconductor light emitting device 1 includes a substrate 11, a nitride semiconductor stacked portion 12, a current non-injection layer 13, a current diffusion layer 14, a protective film 15, and an n-side electrode 17a ( A first electrode) and a p-side electrode 17b (second electrode).
  • the nitride semiconductor multilayer portion 12 is composed of a plurality of epitaxial layers formed using In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the nitride semiconductor multilayer unit 12 includes at least a buffer layer, an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer.
  • the n-type nitride semiconductor layer is an example of the first conductivity type semiconductor layer of the present invention
  • the p-type nitride semiconductor layer is an example of the second conductivity type semiconductor layer of the present invention.
  • the substrate 11 is, for example, a sapphire substrate and has a main surface with a (0001) plane orientation.
  • a plurality of substrate protrusions (not shown) are formed on one main surface of the substrate 11.
  • the substrate convex portion has a substantially truncated cone shape or a substantially conical shape.
  • the height of the substrate protrusion in the normal direction of the main surface of the substrate 11 is, for example, 0.6 ⁇ m.
  • the planar shape of the substrate protrusion on the main surface of the substrate 11 is, for example, a circle having a diameter of 1 ⁇ m.
  • each substrate protrusion on the main surface of the substrate 11 is located at each vertex of the virtual equilateral triangle, and this virtual positive
  • the substrate protrusions are regularly arranged so as to be arranged in the direction of the three sides of the triangle.
  • substrate convex part is 2 micrometers, for example.
  • a nitride semiconductor multilayer portion 12 is laminated. Specifically, an n-type nitride semiconductor layer is stacked via a buffer layer formed using AlN.
  • the n-type nitride semiconductor layer includes an underlayer formed using GaN and a contact layer formed using n-type GaN doped with Si.
  • the thickness of the underlayer is, for example, 9 ⁇ m, and the thickness of the contact layer is, for example, 2 ⁇ m.
  • the carrier concentration of the contact layer is, for example, about 6 ⁇ 10 18 cm ⁇ 3 .
  • An active layer is stacked on the n-type nitride semiconductor layer.
  • This active layer has a multiple quantum well structure in which well layers and barrier layers are alternately and repeatedly stacked a plurality of times.
  • the well layer is formed using n-type In 0.15 Ga 0.85 N, and the thickness thereof is, for example, 3.5 nm.
  • the barrier layer is formed using Si-doped GaN and has a thickness of 6 nm, for example.
  • a p-type nitride semiconductor layer is stacked on the active layer.
  • the region where the first current non-injection layer 13a is formed on the upper surface of the p-type nitride semiconductor layer is referred to as a first region, and the region where the second current non-injection layer 13b is formed as a second region.
  • the p-side electrode 17b and the second current non-injection layer 13b substantially overlap each other in a plan view as viewed from vertically above the main surface of the nitride semiconductor multilayer portion 12 (for example, the Z direction in FIG. 1A). . Therefore, the current from the p-side electrode 17b does not flow into the second region directly below the p-side electrode 17b that does not transmit the light from the light emitting layer, but flows into a region contributing to light emission other than the second region. . Therefore, the light extraction efficiency of the nitride semiconductor light emitting device 1 can be improved.
  • the second current non-injection layer 13b is formed using a material having a refractive index lower than that of the p-type nitride semiconductor layer, the light emitted from the active layer toward the p-side electrode 17b is p. Before entering the side electrode 17b, total reflection is easily performed at the interface between the p-type nitride semiconductor layer and the second current non-injection layer 13b. For example, when light emitted from the active layer and traveling toward the p-side electrode 17b enters the second current non-injection layer 13b from the p-type nitride semiconductor layer, the incident angle of this light is the same as that of the p-type nitride semiconductor layer.
  • the angle is larger than the critical angle of the total reflection condition at the interface between the current non-injection layer 13b and the current non-injection layer 13b, the light is transmitted between the p-type nitride semiconductor layer first and the second current non-injection layer 13b. Total reflection at the interface. Therefore, absorption of light emitted from the active layer by the p-side electrode 17b can be suppressed.
  • the second current diffusion layer 14b is stacked on the second region of the p-type nitride semiconductor layer including the second current non-injection layer 13b.
  • the second current diffusion layer 14b is a transparent conductive film formed using, for example, ITO (Indium Tin Oxide) and has a thickness of, for example, 130 nm.
  • the thickness of the current spreading layer 14 is preferably in the range of 100 nm to 340 nm. If the thickness of the current diffusion layer 14 is less than 100 nm, the sheet resistance of the current diffusion layer 14 increases, and the driving voltage of the nitride semiconductor light emitting element 1 increases.
  • the driving voltage of the nitride semiconductor light emitting device 1 can be reduced, but the light emitted from the active layer is reflected by the second current diffusion layer 14b. As a result, the light output from the nitride semiconductor light emitting device 1 decreases.
  • a step 18 is formed by etching at the peripheral edge of the nitride semiconductor multilayer 12 in a plan view as viewed from above (Z direction) the main surface of the nitride semiconductor multilayer 12. 18 is covered with a current non-injection layer 13 (see FIGS. 1A and 1B).
  • the depth of the stepped portion 18 reaches the n-type nitride semiconductor layer in the Z direction from the upper surface of the p-type nitride semiconductor layer. Further, in the stepped portion 18, the n-type nitride semiconductor layer is removed from the top surface to a predetermined depth by etching or the like.
  • a protective film 15 is formed on the upper surface of the nitride semiconductor multilayer portion 12 and the step portion 18.
  • the protective film 15 is a transparent dielectric film formed using, for example, SiO 2 .
  • the protective film 15 has a first opening and a second opening formed by etching.
  • An n-side electrode 17a for electrical connection with the outside is provided in the first opening, and a p-side electrode 17b for electrical connection with the outside is provided in the second opening. , 19b, etc., and electrically connected to the outside (see FIG. 2).
  • the n-side electrode 17a and the first current non-injection layer 13a are substantially in a plan view as viewed from vertically above the main surface of the nitride semiconductor multilayer portion 12 (for example, the Z direction in FIG. 1A). Overlap.
  • the n-side electrode 17a is formed by extending on the n-type nitride semiconductor layer via the first current non-injection layer 13a.
  • the n-side electrode 17a is electrically connected to the n-type nitride semiconductor layer at the extending portion 17c.
  • the n-side electrode 17a is electrically connected to the outside through the first opening, is electrically separated from the second region by the first current non-injection layer 13a, and the step portion on the first region side. 18 is also stretched over the current spreading layer 14 via 18.
  • the nitride semiconductor light emitting device can further improve the light extraction efficiency by ensuring the maximum light emitting area without increasing the chip size (particularly the area of the main surface of the nitride semiconductor light emitting device 1).
  • the element 1 can be obtained easily. Further, since the contact area between the second current diffusion layer 14b and the p-type nitride semiconductor layer can be ensured to the maximum, the driving voltage of the nitride semiconductor light emitting element 1 can be reduced.
  • the incident light Before the incident light is incident on the n-side electrode 17a, it is easy to be totally reflected at the interface between the p-type nitride semiconductor layer and the first current non-injection layer 13a.
  • the incident angle of this light is the same as that of the p-type nitride semiconductor layer.
  • the angle is larger than the critical angle of the total reflection condition at the interface between the current non-injection layer 13a and the current non-injection layer 13a, the light is transmitted between the p-type nitride semiconductor layer first and the first current non-injection layer 13a. Total reflection at the interface. Therefore, absorption of light emitted from the active layer by the n-side electrode 17a can be suppressed.
  • a second current diffusion layer 14b having a higher refractive index than the first current non-injection layer 13a is formed on the first region of the p-type nitride semiconductor layer including the first current non-injection layer 13a. In addition, a short circuit with the n-side electrode 17a hardly occurs.
  • the first current diffusion layer 14a is formed immediately below the n-side electrode 17a on the first current non-injection layer 13a.
  • the first current spreading layer 14a is preferably formed simultaneously with the second current spreading layer 14b.
  • the first current diffusion layer 14a is a transparent conductive film formed using, for example, ITO (Indium Tin Oxide) and has a thickness of, for example, 130 nm.
  • the thickness of the first current diffusion layer 14a is preferably in the range of 100 nm to 340 nm. If the thickness of the first current diffusion layer 14a is less than 100 nm, the thickness of the first current diffusion layer 14a The sheet resistance increases, and the driving voltage of the nitride semiconductor light emitting device 1 increases. On the other hand, if the thickness of the first current diffusion layer 14a is greater than 340 nm, the driving voltage of the nitride semiconductor light emitting device 1 can be reduced, but the light emitted from the active layer is reduced to the first current diffusion layer 14a. However, the first current diffusion layer 14a is formed between the active layer and the first current diffusion layer 14a, so that the first current diffusion layer 14a is formed between the active layer and the first current diffusion layer 14a. The light absorption by is reduced.
  • the n-side electrode 17a and the p-side electrode 17b have a multilayer electrode structure in which a first adhesion layer, a reflective electrode layer, a second adhesion layer, a barrier layer, and a conductive layer are sequentially laminated from the nitride semiconductor multilayer portion 12 side.
  • a first adhesion layer a reflective electrode layer
  • a second adhesion layer a barrier layer
  • a conductive layer are sequentially laminated from the nitride semiconductor multilayer portion 12 side.
  • the first adhesion layer and the second adhesion layer are formed using, for example, Ni.
  • the reflective electrode layer is formed using, for example, Al, Ag, Rh, etc., and reflects the light that is transmitted through the active layer without being reflected by the current non-injection layer.
  • the barrier layer is formed using, for example, Pt. In this way, since Pt has a high barrier effect, a high barrier effect can be obtained in the barrier layer.
  • the conductive layer is formed using a material having high electrical conductivity such as Au.
  • the formation of the protective film 15 is not essential, but the protective film 15 Is formed of a material having a refractive index intermediate between the current non-injection layer 13 and the current diffusion layer 14 and the environment outside the nitride semiconductor light emitting device 1 (which is often covered with a sealing resin or in the air). By doing so, there is an effect that light extraction to the outside becomes easier.
  • FIG. 3A is a cross-sectional structure diagram for explaining a process of forming the nitride semiconductor multilayer portion.
  • FIG. 3B is a cross-sectional structure diagram for explaining a stacking process of the current non-injection layer.
  • FIG. 3C is a cross-sectional structure diagram for explaining a process of forming a current diffusion layer.
  • FIG. 3D is a cross-sectional structure diagram for explaining a process of forming an n-side electrode and a p-side electrode.
  • 3E and 3F are cross-sectional structural views for explaining a protective film forming step.
  • a substrate 11 having a main surface with a (0001) plane orientation is prepared.
  • the substrate 11 is made of sapphire, for example.
  • the several convex part (not shown) was formed in the main surface of the board
  • a photoresist mask is formed on the surface of the substrate 1 except for a portion where the convex portion is to be formed, and for example, a halogen-based gas such as a mixed gas of BCl 3 , Cl 2 and Ar is used. It can be formed by performing etching such as ICP (Inductively Coupled Plasma).
  • Al x Ga y In 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) is formed.
  • a plurality of epitaxial layers were sequentially stacked to form the nitride semiconductor stacked portion 12.
  • a buffer layer made of AlN was stacked on the main surface of the substrate 11 using an organic metal crystal growth method, a molecular beam crystal growth method, or the like. Thereafter, under the condition that the substrate temperature is about 1000 ° C., an n-type nitride semiconductor layer (first conductivity type nitride semiconductor layer) is doped with an underlying layer (not shown) made of GaN and Si A contact layer composed of n-type GaN was sequentially stacked.
  • the thickness of the underlayer is, for example, 9 ⁇ m, and the thickness of the contact layer is, for example, 2 ⁇ m.
  • the carrier concentration of the contact layer is set to, for example, about 6 ⁇ 10 18 cm ⁇ 3 .
  • the substrate temperature is about 890 ° C.
  • the well layer composed of In 0.15 Ga 0.85 N and the Si-doped GaN are formed on the n-type nitride semiconductor layer.
  • the active layer was laminated by alternately laminating the barrier layers to be repeated six times.
  • a p-type nitride semiconductor layer (second conductivity type nitride semiconductor layer) was formed on the active layer.
  • a partial region of the nitride semiconductor multilayer portion 12 was partially removed by etching using a photolithography method or the like. Specifically, in a plan view viewed from vertically above (Z direction) the main surface of the nitride semiconductor multilayer portion 12, a part of the p-type nitride semiconductor layer, the active layer, and the peripheral portion of the p-type nitride semiconductor layer A stepped portion 18 was formed by removing the peripheral vicinity region along the whole by etching until the n-type nitride semiconductor layer was exposed. Further, this etching process was performed until the etching depth reached a predetermined depth from the upper surface of the n-type nitride semiconductor layer. Therefore, when viewed in plan from the perpendicular upper side (Z direction) of the main surface of the nitride semiconductor multilayer portion 12, the n-type nitride semiconductor layer is exposed at the stepped portion 18.
  • the current non-injection layer 13 was stacked on the nitride semiconductor stacked portion 12.
  • a transparent dielectric material having a relatively low refractive index such as SiO 2 is used.
  • the current non-injection layer 13 After the current non-injection layer 13 is stacked, the current non-injection layer provided in the region other than the n-side electrode and p-side electrode formation region on the nitride semiconductor stacked portion 12 is removed by etching using photolithography.
  • the first current non-injection layer 13a and the second current non-injection layer 13b were separately formed.
  • a current diffusion layer 14 made of, for example, ITO (Indium Tin Oxide) was laminated on the current non-injection layer 13 and the nitride semiconductor laminated portion 12 by sputtering.
  • the thickness of the current diffusion layer 14 was set to 130 nm, for example.
  • the thickness of the current spreading layer 14 may be in the range of 100 to 340 nm. Further, the sheet resistance of the current diffusion layer 14 measured at this time was about 200 ohm / ⁇ .
  • a first annealing treatment was performed for 10 minutes in a mixed gas atmosphere of 2% oxygen and 98% nitrogen under the condition that the substrate temperature was 600 ° C.
  • the transmittance for light having a wavelength of 450 nm was increased to 94% or more.
  • the current diffusion layer 14 is once exposed to the atmosphere, then returned to the furnace again, and a second annealing treatment is performed for 5 minutes under the condition that the substrate temperature is 500 ° C. in a vacuum atmosphere. went. After the second annealing treatment, the sheet resistance of the current diffusion layer 14 was measured and found to be 11 ⁇ / ⁇ . Thus, the sheet resistance of the ITO transparent conductive film formed as the current diffusion layer 14 can be lowered by performing the second annealing treatment.
  • the photolithography method is used to form the peripheral portion of the nitride semiconductor multilayer portion 12, the second region on the main surface of the nitride semiconductor multilayer portion 12, and the first current non-injection layer 13 a.
  • the portions other than the current diffusion layer 14 were removed by etching, so that the first current diffusion layer 14a and the second current diffusion layer 14b were formed separately.
  • an n-side electrode is formed on the first current diffusion layer 14a above the first current non-injection layer 13a in the first region by using an electron beam evaporation method and a lift-off method.
  • an extending portion 17c of the n-side electrode 17a was formed on the exposed surface of the n-type nitride semiconductor layer. These electrode portions are electrically connected by an n-side electrode 17a formed on the first current non-injection layer 13a formed on the step portion 18 in the first region.
  • the p-side electrode 17b was formed on the portion of the second current diffusion layer 14b formed on the second current non-injection layer 13b.
  • a photoresist is formed on the entire main surface of the nitride semiconductor multilayer portion 12 using a photolithography method, only the photoresist formed in the region where the electrode is to be formed is removed to form a photoresist pattern. Formed.
  • a first adhesion layer, a reflective electrode layer, a second adhesion layer, a barrier layer, and a conductive layer were sequentially laminated on the entire main surface of the nitride semiconductor multilayer portion 12 by electron beam evaporation. Thereafter, the first adhesion layer, the reflective electrode layer, the second adhesion layer, the barrier layer, and the conductive layer formed on the photoresist were removed together with the photoresist pattern by a lift-off method.
  • the n-side electrode 17a and the p-side electrode 17b including the first adhesion layer, the reflective electrode layer, the second adhesion layer, the barrier layer, and the conductive layer were formed at the same time.
  • a protective film 15 made of, for example, SiO 2 was formed in a mixed gas atmosphere containing, for example, SiH 4 and oxygen by plasma CVD, sputtering, or the like. Specifically, on the current diffusion layer excluding the region where the n-side electrode 17a and the p-side electrode 17b are formed in a plan view as viewed from above the main surface of the nitride semiconductor multilayer portion 12, and the n-side electrodes 17a and p. A protective film 15 was formed on the upper surface of the side electrode 17 b and the side surface having the stepped portion 18.
  • the flow rate of SiH 4 gas, the flow rate of oxygen gas, and the like are adjusted so that the refractive index n 15 of the protective film 15 is higher than the refractive index n 13 of the current non-injection layer and the refractive index n 14 of the current diffusion layer.
  • the protective film 15 was formed so as to be small (n 15 ⁇ n 13 , n 15 ⁇ n 14 ).
  • the relationship of the refractive index between the refractive index n 14 of refractive index n 13 and the current diffusion layer of the current non-injection layer, since n 13 ⁇ n 14, even under any of the electrodes of the n-side electrode 17a and the p-side electrode 17b The ratio of total reflection increases.
  • openings were formed on the upper surfaces of the n-side electrode 17a and the p-side electrode 17b by using a photolithography method.
  • the nitride semiconductor light emitting device 1 according to this embodiment can be obtained.
  • Table 1 shows, as an example, the reflectance of light from the light emitting layer under the n-electrode fabricated according to the first embodiment of the present invention, and the reflectance in the case of the configuration of the light emitting element described in Reference 2 is a comparative example. As shown.
  • FIG. 4 is a cross-sectional structural view of the nitride semiconductor light emitting device according to the second embodiment
  • FIG. 5 is a cross sectional view showing a connection configuration with the outside of the nitride semiconductor light emitting device according to the second embodiment.
  • a part of the current diffusion layer 14 is formed from the current non-injection layer 13 through the step 18 to the n-type nitride semiconductor exposed surface. The difference is that the current diffusion layer 14 is formed only on the current non-injection layer 13 on the physical semiconductor laminate 12.
  • FIG. 6 is a cross-sectional structural view of the nitride semiconductor light emitting device according to the third embodiment
  • FIG. 7 is a cross sectional view showing a connection configuration with the outside of the nitride semiconductor light emitting device according to the third embodiment.
  • This embodiment is different in that the current diffusion layer 14 is formed on the entire surface of the n-side electrode forming portion.
  • FIG. 8 and 9 are cross-sectional structural views of the nitride semiconductor light emitting device according to the fourth embodiment
  • FIG. 10 is a top view of the nitride semiconductor light emitting device according to the fourth embodiment. 8 shows a cross-sectional view taken along line A1-A2 of FIG. 10, and FIG. 9 shows a cross-sectional view taken along line B1-B2 of FIG.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching. Thereby, as shown in FIGS. 8 to 10, the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the first current non-injection layer 13c is formed so as to be scattered at a predetermined interval along the X direction in FIG.
  • Each of the plurality of first current non-injection layers 13c has a rectangular shape when viewed from the Z direction in FIG. 10, and has a trapezoidal shape when viewed from the Y direction in FIG. 10 (see FIG. 9).
  • the extending portion 17c of the n-side electrode 17a extends in the shape of a straight line along the X direction so as to straddle the plurality of first current non-injection layers 13c scattered above the first current non-injection layer 13c.
  • the extending portion 17c of the n-side electrode 17a is brought into contact with the n-type nitride semiconductor layer at a location between the plurality of scattered first current non-injection layers 13c and at both ends in the X direction.
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region under the extending portion 17c of the n-side electrode 17a.
  • the reflectance of light from the light emitting layer is 80.1%.
  • the first current non-injection layer 13c is partially formed under the extended portion 17c of the n-side electrode 17a, the reflectance of light from the light emitting layer becomes 93.8%, and the reflectance is improved. . Note that these numerical values of reflectance are results obtained by simulation, and the same applies to the following embodiments.
  • the light output can be improved without changing the applied voltage value.
  • the optical output can be adjusted by changing the width (W) and the pitch (P) in the X direction in FIG. 10 of each of the plurality of first current non-injection layers 13c below the extending portion 17c of the n-side electrode 17a. it can.
  • the maximum light output can be obtained when W / P ⁇ 0.5.
  • Most of the light output improvement effect of this embodiment can be defined by the light reflection effect at the interface between the nitride semiconductor multilayer portion 12 and the first current non-injection layer 13c.
  • the cross-sectional shape seen was a trapezoid (see FIG. 9).
  • the shape of the first current non-injection layer 13c is not limited to this, and the upper surface in FIG. 9 may have a curved surface such as a hemisphere, or may have a triangular pyramid shape. .
  • FIG. 11 is a graph showing the influence of the thickness of the current non-injection layer 13 on the reflectance of light from the light emitting layer under the n electrode.
  • the light reflectance when there is no current non-injection layer is indicated by a broken line
  • the light reflectance when there is a current non-injection layer is indicated by a solid line.
  • the light reflectance is improved when the thickness of the current non-injection layer 13 is at least 230 to 290 nm compared to the case where there is no current non-injection layer.
  • the thickness of the current non-injection layer 13 is about 270 nm, the light reflectance reaches the maximum value.
  • FIG. 12 is a graph showing the influence of the thickness of the current non-injection layer 13 on the light output.
  • FIG. 12 shows that the light output reaches the maximum value when the thickness of the current non-injection layer 13 is about 270 nm.
  • FIG. 13 is a graph showing the influence of the thickness of the current non-injection layer 13 on the current leakage defect rate. As can be seen from FIG. 13, the current leakage failure rate decreases as the thickness of the current non-injection layer 13 is increased. When the current non-injection layer 13 has a thickness of about 270 nm, the current leakage defect rate is almost 0%.
  • the thickness of the current non-injection layer 13 is preferably in the range of 230 to 290 nm for optimizing the reflectance of light from the light emitting layer, and the light output and current leakage failure
  • the rate is preferably in the range of 250 to 290 nm. More preferably, the thickness of the current non-injection layer 13 is about 270 nm.
  • FIG. 14 and 15 are cross-sectional structural views of the nitride semiconductor light emitting device according to the fifth embodiment
  • FIG. 16 is a top view of the nitride semiconductor light emitting device according to the fifth embodiment.
  • 14 shows a cross-sectional view taken along line A1-A2 of FIG. 16
  • FIG. 15 shows a cross-sectional view taken along line B1-B2 of FIG. Drawing of the board
  • substrate 11 is abbreviate
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching. Accordingly, as shown in FIGS. 14 to 16, the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the first current non-injection layer 13c is formed in a strip shape extending in a straight line along the X direction in FIG.
  • the first current non-injection layer 13c has a larger area as viewed from the Z direction in FIG. 16 than the area of the extending portion 17c of the n-side electrode 17a.
  • the central portion in the Y direction in FIG. 16 is removed linearly along the X direction.
  • the extending portion 17c of the n-side electrode 17a is formed above the first current non-injection layer 13c so as to straddle the removed central portion in the Y direction, and extends along the X direction in the same manner as the first current non-injection layer 13c. Extend in a straight strip.
  • the extending portion 17c of the n-side electrode 17a is brought into contact with and in conduction with the n-type nitride semiconductor layer at a position where the central portion in the Y direction of the first current non-injection layer 13c is removed.
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region under the extending portion 17c of the n-side electrode 17a.
  • the reflectance of light from the light emitting layer is improved as compared with the case where the first current non-injection layer is not formed under the extending portion 17c of the n-side electrode 17a, as in the fourth embodiment.
  • the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved.
  • FIG. 17 and 18 are cross-sectional structural views of the nitride semiconductor light emitting device according to the sixth embodiment, and FIG. 19 is a top view of the nitride semiconductor light emitting device according to the sixth embodiment.
  • 17 shows a cross-sectional view taken along line A1-A2 of FIG. 19
  • FIG. 18 shows a cross-sectional view taken along line B1-B2 of FIG. Drawing of the board
  • substrate 11 is abbreviate
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 using photolithography.
  • the current non-injection layer was removed by etching. Accordingly, as shown in FIGS. 17 to 19, the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the first current non-injection layer 13c is formed in a strip shape extending in a straight line along the X direction in FIG.
  • the first current non-injection layer 13c has a larger area as viewed from the Z direction in FIG. 19 than the area of the extending portion 17c of the n-side electrode 17a. Then, the first current non-injection layer 13c is removed in the form of dots dotted at predetermined intervals along the X direction in the center in the Y direction in FIG.
  • the extending portion 17c of the n-side electrode 17a is formed in a strip shape that forms a straight line along the X direction so as to straddle the portion where the plurality of interspersed first current non-injection layers 13c are removed above the current non-injection layer 13c. Extend.
  • the extending portion 17c of the n-side electrode 17a is electrically connected to the n-type nitride semiconductor layer at a location where the first current non-injection layer 13c is removed in a
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region under the extending portion 17c of the n-side electrode 17a.
  • the reflection of light from the light emitting layer is compared to the case where the first current non-injection layer is not formed under the extending portion 17c of the n-side electrode 17a.
  • the rate is improved, and the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved.
  • FIG. 20 and 21 are cross-sectional structural views of the nitride semiconductor light emitting device according to the seventh embodiment
  • FIG. 22 is a top view of the nitride semiconductor light emitting device according to the seventh embodiment.
  • 20 is a cross-sectional view taken along line A1-A2 of FIG. 22
  • FIG. 21 is a cross-sectional view taken along line B1-B2 of FIG. 20 and 21, the drawing of the substrate 11 is omitted.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching. Accordingly, as shown in FIGS. 20 to 22, the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the portions other than the diffusion layer 14 were removed by etching.
  • the first current diffusion layer 14a, the second current diffusion layer 14b, and the first current diffusion layer 14c formed in a partial region of the exposed portion 12a on the n-type nitride semiconductor layer are obtained. Separately formed at the same time.
  • the first current non-injection layer 13c, the first current diffusion layer 14c, and the extending portion 17c of the n-side electrode 17a are each formed in a strip shape extending in a straight line along the X direction in FIG. Note that the first current non-injection layer 13c is formed in a pattern whose area viewed from the Z direction in FIG. 22 is larger than the area of the extending portion 17c of the n-side electrode 17a. Furthermore, the first current diffusion layer 14c is formed in a pattern whose area viewed from the Z direction in FIG. 22 is wider than the area of the first current non-injection layer 13c.
  • the extending portion 17c of the n-side electrode 17a is electrically connected to the n-type nitride semiconductor layer through the first current diffusion layer 14c.
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region or the entire region under the extending portion 17c of the n-side electrode 17a. Furthermore, the present embodiment is different from the first to third embodiments in that the first current diffusion layer 14c is formed in a partial region or the entire region under the extending portion 17c of the n-side electrode 17a.
  • the reflectance of light from the light emitting layer is 80.1%.
  • the first current non-injection layer 13c and the first current diffusion layer 14c are partially formed under the extending portion 17c of the n-side electrode 17a, the reflectance of light from the light emitting layer is 95.6. %, And the reflectance is improved.
  • the whole of the n-side electrode 17a under the extended portion 17c can be covered with the first current non-injection layer 13c and the first current diffusion layer 14c, and the whole of the n-side electrode 17a under the extended portion 17c is further reflected. It is possible to make a structure with a high rate. Therefore, the light extraction efficiency of the nitride semiconductor light emitting device 1 can be improved. Furthermore, since current diffusion is performed by the first current diffusion layer 14c, an increase in voltage can be suppressed.
  • FIG. 23 and 24 are cross-sectional structural views of the nitride semiconductor light emitting device according to the eighth embodiment, and FIG. 25 is a top view of the nitride semiconductor light emitting device according to the seventh embodiment.
  • 23 shows a cross-sectional view taken along line A1-A2 of FIG. 25
  • FIG. 24 shows a cross-sectional view taken along line B1-B2 of FIG. 23 and 24, the drawing of the substrate 11 is omitted.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 using photolithography.
  • the current non-injection layer was removed by etching. Accordingly, as shown in FIGS. 23 to 25, the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the portions other than the diffusion layer 14 were removed by etching.
  • the first current diffusion layer 14a, the second current diffusion layer 14b, and the first current diffusion layer 14c formed in a partial region of the exposed portion 12a on the n-type nitride semiconductor layer are obtained. Separately formed at the same time.
  • the first current non-injection layer 13c, the first current diffusion layer 14c, and the extending portion 17c of the n-side electrode 17a are each formed in a strip shape extending in a straight line along the X direction in FIG. As shown in FIGS. 24 and 25, the first current non-injection layer 13c and the extending portion 17c of the n-side electrode 17a of the eighth embodiment are each long in the X direction with respect to the first current diffusion layer 14c. Is shorter than the first current non-injection layer 13c and the extending portion 17c (see FIGS. 21 and 22) of the n-side electrode 17a of the seventh embodiment.
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region or the entire region under the extending portion 17c of the n-side electrode 17a. Furthermore, the present embodiment is different from the first to third embodiments in that the first current diffusion layer 14c is formed in a partial region or the entire region under the extending portion 17c of the n-side electrode 17a.
  • the light emitting layer in the same manner as in the seventh embodiment, compared to the case where the first current non-injection layer and the first current diffusion layer are not formed under the extending portion 17c of the n-side electrode 17a, the light emitting layer Thus, the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved, and the rise in voltage is further suppressed.
  • the length of the first current non-injection layer 13c and the extending portion 17c of the n-side electrode 17a in the X direction in FIG. 25 is made relatively shorter than the length of the first current diffusion layer 14c in the X direction. , Absorption and blocking of light from the light emitting layer in the extending portion 17c of the n-side electrode 17a can be reduced. Thereby, the light extraction efficiency of the nitride semiconductor light emitting device 1 can be further improved.
  • FIG. 26 and 27 are sectional structural views of the nitride semiconductor light emitting device according to the ninth embodiment, and FIG. 28 is a top view of the nitride semiconductor light emitting device according to the ninth embodiment.
  • 26 shows a cross-sectional view taken along line A1-A2 of FIG. 28, and
  • FIG. 27 shows a cross-sectional view taken along line B1-B2 of FIG. Drawing of the board
  • substrate 11 is abbreviate
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching.
  • the first current non-injection layer 13a, the second current non-injection layer 13b, and the first current non-injection layer 13c were formed separately.
  • the first current non-injection layer 13a and the first current non-injection layer 13c are formed in a partial region of the exposed portion 12a on the n-type nitride semiconductor layer.
  • the portions other than the diffusion layer 14 were removed by etching.
  • the first current diffusion layer 14a, the second current diffusion layer 14b, and the first current diffusion layer 14c were separately formed at the same time.
  • the first current diffusion layer 14a and the first current diffusion layer 14c are formed in a partial region of the exposed portion 12a on the n-type nitride semiconductor layer.
  • the first current non-injection layer 13a and the first current non-injection layer 13c are formed in a pattern in which the area viewed from the Z direction in FIG. 28 is wider than the area of the extending portion 17c of the n-side electrode 17a and the n-side electrode 17a. Is done. Furthermore, the first current spreading layer 14a and the first current spreading layer 14c have an area viewed from the Z direction in FIG. 28, which is larger than the areas of the first current non-injecting layer 13a and the first current non-injecting layer 13c. Formed in a wide pattern.
  • the n-side electrode 17a and the extended portion 17c of the n-side electrode 17a are formed in the exposed portion 12a on the n-type nitride semiconductor layer, and the n-side electrode 17a and the extended portion 17c of the n-side electrode 17a are under the extended portion 17c.
  • the first current non-injection layer 13a and the first current non-injection layer 13c are formed in a partial region or the entire region.
  • the first current diffusion layer 14a and the first current diffusion layer 14c are formed in a partial region or the entire region under the n-side electrode 17a and the extending portion 17c of the n-side electrode 17a.
  • the light emitting layer in the same manner as in the seventh embodiment, compared to the case where the first current non-injection layer and the first current diffusion layer are not formed under the extending portion 17c of the n-side electrode 17a, the light emitting layer Thus, the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved, and the rise in voltage is further suppressed.
  • FIG. 29 and 30 are cross-sectional structural views of the nitride semiconductor light emitting device according to the tenth embodiment
  • FIG. 31 is a top view of the nitride semiconductor light emitting device according to the tenth embodiment.
  • 29 shows a cross-sectional view taken along line A1-A2 of FIG.
  • FIG. 30 shows a cross-sectional view taken along line B1-B2 of FIG. 29 and 30, the drawing of the substrate 11 is omitted.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching. Accordingly, as shown in FIGS. 29 to 31, the first current non-injection layer 13a, the second current non-injection layer 13b, a partial region on the p-type nitride semiconductor layer, and the n-type nitride semiconductor
  • the first current non-injection layer 13c formed in a partial region of the exposed portion 12a on the layer was separated and formed at the same time.
  • the first current non-injection layer 13c is formed so as to be scattered at a predetermined interval along the X direction in FIG.
  • a convex portion 12b having a p-type nitride semiconductor layer as an upper layer, and a p-type nitride semiconductor layer and an active layer up to an n-type nitride semiconductor layer.
  • a plurality of concave portions each including the exposed portion 12a from which the layer has been removed are formed.
  • Each of the protrusions 12b of the nitride semiconductor multilayer portion 12 extends in a comb shape along the Y direction in FIG.
  • the convex portions 12b of the nitride semiconductor multilayer portion 12 and the exposed portions 12a that are concave portions are alternately arranged along the X direction.
  • the first current non-injection layer 13c covers the convex portion 12b of the nitride semiconductor multilayer portion 12 along the X direction so as to cover between the adjacent concave portion (exposed portion 12a) and the concave portion (exposed portion 12a). Extend to.
  • the extending portion 17c of the n-side electrode 17a extends in the shape of a straight line along the X direction so as to straddle the plurality of first current non-injection layers 13c scattered above the first current non-injection layer 13c.
  • the extending portion 17c of the n-side electrode 17a is brought into contact with the n-type nitride semiconductor layer at locations (concave portions) between the plurality of scattered first current non-injection layers 13c and both ends in the X direction.
  • the first current non-injection layer 13c is formed in a partial region on the p-type nitride semiconductor layer and a partial region of the exposed portion 12a on the n-type nitride semiconductor layer. Different from the third embodiment.
  • the reflectance of light from the light emitting layer is improved as compared with the case where the first current non-injection layer is not formed under the extending portion 17c of the n-side electrode 17a, as in the fourth embodiment.
  • the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved.
  • the p-type nitride semiconductor layer is present under the first current non-injection layer 13c, it is possible to suppress a decrease in the light emission area.
  • FIG. 32 and 33 are sectional structural views of the nitride semiconductor light emitting device according to the eleventh embodiment
  • FIG. 34 is a top view of the nitride semiconductor light emitting device according to the eleventh embodiment.
  • 32 shows a cross-sectional view taken along line A1-A2 of FIG. 34
  • FIG. 33 shows a cross-sectional view taken along line B1-B2 of FIG. 32 and 33, the drawing of the substrate 11 is omitted.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 using photolithography.
  • the current non-injection layer was removed by etching.
  • the first current non-injection layer 13a, the second current non-injection layer 13b, the partial region on the p-type nitride semiconductor layer, and the n-type nitride semiconductor The first current non-injection layer 13c formed in a partial region of the exposed portion 12a on the layer was separated and formed at the same time.
  • the portions other than the diffusion layer 14 were removed by etching.
  • the first current diffusion layer 14a, the second current diffusion layer 14b, and a partial region on the p-type nitride semiconductor layer and a partial region of the exposed portion 12a on the n-type nitride semiconductor layer are formed.
  • the first current diffusion layer 14c thus formed was separated and formed at the same time.
  • Each of the convex portions 12b of the nitride semiconductor multilayer portion 12 extends in a comb shape along the Y direction in FIG. 34 toward the region where the first current non-injection layer 13c is formed. That is, under the first current non-injection layer 13c, the convex portions 12b of the nitride semiconductor multilayer portion 12 and the exposed portions 12a that are concave portions are alternately arranged along the X direction.
  • the first current non-injection layers 13c are interspersed with a predetermined interval along the X direction in FIG. 34, and each of the first current non-injection layers 13c covers the protrusions 12b of the nitride semiconductor multilayer portion 12 along the X direction. And extending between adjacent recesses (exposed portion 12a) and recesses (exposed portion 12a).
  • the first current spreading layer 14c extends in the form of a straight line along the X direction so as to straddle the plurality of first current non-injecting layers 13c scattered above the first current non-injecting layer 13c.
  • the first current diffusion layer 14c is brought into contact with the n-type nitride semiconductor layer at locations (concave portions) between the plurality of scattered first current non-injection layers 13c and both ends in the X direction.
  • the first current spreading layer 14c is formed in a pattern in which the area viewed from the Z direction in FIG. 34 is wider than the area of the extending portion 17c of the n-side electrode 17a.
  • the extending portion 17c of the n-side electrode 17a extends above the first current diffusion layer 14c in a strip shape that forms a straight line along the X direction in the same manner as the first current diffusion layer 14c.
  • the extending portion 17c of the n-side electrode 17a is electrically connected to the n-type nitride semiconductor layer through the first current diffusion layer 14c.
  • the first current non-injection layer 13c is formed in a partial region on the p-type nitride semiconductor layer and a partial region of the exposed portion 12a on the n-type nitride semiconductor layer.
  • the first current diffusion layer 14c is formed in a partial region on the p-type nitride semiconductor layer and a partial region of the exposed portion 12a on the n-type nitride semiconductor layer. Different from the third embodiment.
  • the reflectance of light from the light emitting layer is 80.1%. Further, when only the first current diffusion layer is formed under the extending portion 17c of the n-side electrode 17a, the reflectance of light from the light emitting layer is 75.3%. On the other hand, when the first current non-injection layer 13c is partially formed under the extended portion 17c of the n-side electrode 17a and the first current diffusion layer 14c is formed entirely, the light from the light emitting layer is transmitted. The reflectance is 95.6%, and the reflectance is improved.
  • the area where a relatively high reflectance can be obtained increases, and the nitride semiconductor The light extraction efficiency of the light emitting element 1 is improved. Furthermore, since the p-type nitride semiconductor layer is present under the first current non-injection layer 13c, it is possible to suppress a decrease in the light emission area.
  • FIG. 35 and 36 are sectional structural views of the nitride semiconductor light emitting device according to the twelfth embodiment
  • FIG. 37 is a top view of the nitride semiconductor light emitting device according to the twelfth embodiment.
  • 35 shows a cross-sectional view taken along line A1-A2 of FIG. 37
  • FIG. 36 shows a cross-sectional view taken along line B1-B2 of FIG.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching.
  • the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the formed first current non-injection layer 13c was separated and formed at the same time.
  • the surface of the nitride semiconductor multilayer portion 12 from which the current non-injection layer has been removed in the previous step is etched to form a rough surface portion 21 that is processed to roughen the surface as shown in FIGS. did.
  • the rough surface portion 21 may be formed together with the etching of the current non-injection layer, or may be formed by adding a separate mask pattern.
  • This embodiment is different from the first to third embodiments in that the first current non-injection layer 13c is formed in a partial region under the extending portion 17c of the n-side electrode 17a. Furthermore, the present embodiment is different from the first to third embodiments in that a rough surface portion 21 is formed that is processed to roughen the surface of the nitride semiconductor multilayer portion 12 from which the current non-injection layer is removed.
  • the reflectance of light from the light emitting layer is improved as compared with the case where the first current non-injection layer is not formed under the extending portion 17c of the n-side electrode 17a, as in the fourth embodiment.
  • the light extraction efficiency of the nitride semiconductor light emitting device 1 is improved. Furthermore, by forming the rough surface portion 21 on the surface of the nitride semiconductor multilayer portion 12 from which the current non-injection layer has been removed, the contact area can be increased and the voltage can be reduced.
  • FIG. 39 and FIG. 40 are cross-sectional structural views of the nitride semiconductor light emitting device according to the thirteenth embodiment
  • FIG. 41 is a top view of the nitride semiconductor light emitting device according to the thirteenth embodiment.
  • 38 shows a cross-sectional view taken along line A1-A2 in FIG. 41
  • FIG. 39 shows a cross-sectional view taken along line B1-B2 in FIG. 41
  • FIG. 40 shows a cross-sectional view taken along line C1-C2 in FIG.
  • the current non-injection layer 13 is provided in a region other than the n-side electrode region and a region other than the p-side electrode formation region on the nitride semiconductor stacked portion 12 by using a photolithography method.
  • the current non-injection layer was removed by etching.
  • the first current non-injection layer 13a, the second current non-injection layer 13b, and the exposed portion 12a on the n-type nitride semiconductor layer are formed in a partial region.
  • the first current non-injection layer 13c thus formed and the second current non-injection layer 13d formed in a partial region of the exposed portion 12c of the p-type nitride semiconductor layer were simultaneously formed separately.
  • the first current non-injection layer 13c is formed so as to be scattered at a predetermined interval along the X direction in FIG.
  • Each of the plurality of first current non-injection layers 13c has a rectangular shape when viewed from the Z direction in FIG. 41 and has a trapezoidal shape when viewed from the Y direction in FIG. 41 (see FIG. 39).
  • the extending portion 17c of the n-side electrode 17a extends in the shape of a straight line along the X direction so as to straddle the plurality of first current non-injection layers 13c scattered above the first current non-injection layer 13c.
  • the extending portion 17c of the n-side electrode 17a is brought into contact with the n-type nitride semiconductor layer at a location between the plurality of scattered first current non-injection layers 13c and at both ends in the X direction.
  • the second current non-injection layer 13d is formed to be scattered at a predetermined interval along the X direction in FIG.
  • Each of the plurality of first current non-injection layers 13d has a rectangular shape when viewed from the Z direction in FIG. 41, and has a trapezoidal shape when viewed from the Y direction and the X direction in FIG. 41 (see FIGS. 38 and 40).
  • the extending portion 17d of the p-side electrode 17b extends in the form of a straight line along the X direction so as to straddle the plurality of second current non-injection layers 13d scattered above the second current non-injection layer 13d.
  • the extended portion 17d of the p-side electrode 17b is brought into contact with the p-type nitride semiconductor layer at locations between the plurality of second current non-injection layers 13d and at both ends in the X direction.
  • This embodiment is different from the fourth embodiment in that a plurality of second current non-injection layers 13d are formed in a partial region below the extending portion 17d of the p-side electrode 17b.
  • the light output of the nitride semiconductor light emitting device is 1. It improves about 0mW to 3.0mW.
  • the non-light-emitting region of the active layer increases accordingly, depending on the ratio of the p-side electrode in the upper surface of the nitride semiconductor multilayer portion, when a desired light output is obtained, it is injected into the light-emitting layer. There is a problem that it is necessary to increase the current value.
  • the configuration of this embodiment is used to form the entire surface under the extended portion of the p-side electrode. Compared with the case where the current non-injection layer is formed, the effect of reducing the voltage applied to the nitride semiconductor light emitting device can also be expected.
  • the second current non-injection layer 13d when the second current non-injection layer 13d is partially formed under the extending portion 17d of the p-side electrode 17b, the second current non-injecting layer is formed under the extending portion 17d of the p-side electrode 17b.
  • the light output (mW) of the nitride semiconductor light emitting device 1 can be improved by about 0.5% to 1.5% compared to the case where no is formed.
  • the light output can be improved without changing the applied voltage value.
  • the optical output can be adjusted by changing the width (W) and the pitch (P) in the X direction in FIG. 41 of each of the plurality of second current non-injection layers 13d below the extending portion 17d of the p-side electrode 17b. it can.
  • the maximum light output can be obtained when W / P ⁇ 0.5. This relationship is considered to be determined by the balance between the effect of current spreading by the current diffusion layer / the effect of light absorption at the current diffusion layer and the suppression of light absorption at the p-side electrode by the current non-injection layer.
  • the light output improvement effect of the present embodiment can be defined by the light reflection effect at the interface between the nitride semiconductor multilayer portion 12 and the second current non-injection layer 13d.
  • the second current non-injection layer 13d in the Y direction in FIG. The cross-sectional shape viewed from the X direction is a trapezoid (see FIGS. 38 and 40).
  • the shape of the second current non-injection layer 13d is not limited to this, and the top surface in FIGS. 38 and 40 may have a curved surface such as a hemisphere, or may have a triangular pyramid shape. May be.
  • each epitaxial layer of the nitride semiconductor laminated portion laminated on the substrate it is possible to appropriately combine or change the thickness and composition of the epitaxial layer so as to meet desired characteristics.
  • the addition or deletion of an epitaxial layer and the order of stacking epitaxial layers may be partially exchanged.
  • the first current diffusion layer and the second current diffusion layer, and the first current non-injection layer and the second current non-injection layer are formed at the same time. Except for, other effects of the present invention can be obtained even if these layers are formed separately.
  • the present invention can be used for a light-emitting element used as a high-intensity light source for a backlight of a liquid crystal display device or general illumination.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　窒化物半導体発光素子１は、第１導電型窒化物半導体層と、第１導電型窒化物半導体層の周縁部が露出されるように第１導電型窒化物半導体層上に形成された第２導電型窒化物半導体層と、第２導電型窒化物半導体層の第１領域上に第１の電流非注入層１３ａを介して形成された第１の電極１７ａと、第１の電流非注入層１３ａと第１の電極１７ａとの間に形成された第１の電流拡散層１４ａと、第２導電型窒化物半導体層の第２領域上に第２の電流非注入層１３ｂを介して形成された第２の電極１７ｂと、第２領域上および第２の電流非注入層１３ｂ上に形成された第２の電流拡散層１４ｂと、第１の電極１７ａから延伸され、露出された第１導電型窒化物半導体層に至る延伸部１７ｃとを含む。

Description

窒化物半導体発光素子
　本発明は、半導体発光素子およびその製造方法に関し、特に、窒化物半導体材料を用いて作製される窒化物半導体発光素子に関する。
　近年、窒化物半導体素子を発光素子として用いた青色発光素子と蛍光体とを利用した白色発光装置が、大型液晶テレビのバックライトおよび照明用の光源等に用いられるのが一般的になってきている。このような大型液晶テレビおよび照明等の製品には、一度に大量の白色発光装置を使用する。そのため、これらの製品に用いられる青色発光素子には、良質に大量生産でき、また、より高効率で発光するものが求められている。
　このような、窒化物半導体発光素子は、たとえば絶縁性のサファイア基板上に順次積層されたｎ型窒化物半導体層、発光層およびｐ型窒化物半導体層を含んでいる。これらのｎ型窒化物半導体層及びｐ型窒化物半導体層には、それぞれ、外部電源と接続するためのｎ側電極及びｐ側電極が形成されている。
　一般にｐ型窒化物半導体層のシート抵抗はｎ型窒化物半導体層に比べて高いので、ｐ型窒化物半導体層内の電流拡散を補助する目的のために、ｐ型窒化物半導体層の上面の略全体には、たとえばＩＴＯ（インジウム錫酸化物）などで構成される透明電極層が積層され、この透明電極層の上にｐ側電極が形成される。このような透明電極層は、発光層からの光を透過させるとともに、電流拡散層として機能している。
　また、窒化物半導体発光素子にサファイア基板などの絶縁性基板が用いられている場合、その基板の裏面上にはｎ側電極を形成することができないので、ｎ側電極はｐ側電極と同じ側の主面に形成される。たとえば、一部領域のｐ型半導体層及び発光層をエッチングにより除去して、ｎ型窒化物半導体層を部分的に露出させ、その露出領域上にｎ側電極を形成している。
　しかしながら、このような構成では、ｎ型窒化物半導体層においてｎ側電極が形成された部分に電流が集中するという問題があった。
　また、ｎ側電極やｐ側電極は、Ａｕ、Ａｌ、Ｎｉ、Ｔｉなどの金属材料を用いて比較的厚く形成されるので、発光層から放出される光は、ｎ側電極やｐ側電極を透過することはできずに一定の反射率で反射される。そのため、ｎ側電極やｐ側電極での光吸収により、窒化物半導体発光素子の光取出し効率の損失が大きいという問題があった。
　そこで、特許文献１では、ｎ側電極やｐ側電極による光の吸収を抑制するため、ｎ側電極およびｐ側電極の直下に透明導電膜を設けることによって光取出し効率を高めるという提案がなされている。
　しかしながら、このような電極配置をした窒化物半導体発光素子をフェイスアップ実装する際には、ワイヤボンドするために、ｎ側電極及びｐ側電極が一定の実装用面積を必要とする。特に、ｎ側電極に一定の接続用面積を確保するためには、その確保する面積に応じて、ｎ型窒化物半導体層の露出領域をとる必要があり、導電性基板を用いて基板の裏面に電極を形成するいわゆる上下電極構造の発光素子に較べ、同等の光出力を得ようとすると、チップサイズの大型化を招くという問題があった。また、チップサイズを大きくしない場合には、ｎ型窒化物半導体層の露出領域を広くした分だけ、窒化物半導体発光素子の発光面積が狭くなるため、窒化物半導体発光素子の光の取り出し効率が悪くなるという問題が生じるが、このような問題に関して何ら考慮されていない。
　また、光の取り出し効率に関して、特許文献１では、ｎ側電極及びｐ側電極の下には、電流拡散層として機能する第１透明電極層と、ｎ側電極やｐ側電極による光吸収を抑制するための第２透明電極層とが別々に形成されている。さらに、ｎ型半導体層とｐ型半導体層の仕事関数がそれぞれ異なるので、ｎ側電極の下とｐ側電極の下とでは、電極と透明電極層との間のオーミックコンタクトをとるためにそれぞれ異なる前処理工程が必要となる。そのため、工程数が増加して製造プロセスが複雑化し、また、製造コストの増加も招くという問題があった。
　そこで、特許文献２では、基板上に形成された下部半導体層と、前記下部半導体層のエッジ領域の少なくとも一部が露出されるように前記下部半導体層の上部に配置された上部半導体層と、前記上部半導体層の一部領域上に絶縁層を介して形成され、前記下部半導体層に電流を供給するために形成された第１の電極と、前記上部半導体層の他の一部領域上に前記上部半導体層に電流を供給するために形成された第２の電極と、前記第１の電極から延長され、前記露出された下部半導体層の少なくとも一部に至るように形成された第１の電極の延長部と、を含む発光ダイオードが開示されている。
　特許文献２の発光ダイオードによれば、下部半導体層に電流を供給するための電極及び延長部を形成するとき、これらを絶縁層を介して上部半導体層上に形成している。これによって、電極及び延長部を形成するためにメサエッチングによって除去される半導体層の面積の減少に伴う発光面積の減少を抑制することができるとされている。
特開２００５－３１７９３１号公報 特開２０１１－１３９０３７号公報
　しかしながら、特許文献２に記載の発明の構成では、電極裏面側（半導体層と対向する側）での発光層からの光の反射が不十分であり、外部への光取出し効率が思ったほど向上しないという課題があった。特許文献２では、この課題を解決するために、電極と半導体層との間に形成する絶縁膜を多層構造にしたり、ＤＢＲ構造の絶縁層をさらに含む構造にしたりすることにより、電極裏面側での反射率を高めることができることが開示されているが、このような多層構造を新たに追加すると、製造工程の複雑化を招くことになり、工数の増加や歩留まりの低下を招く要因となり好ましくないという課題があった。
　本発明は、上記の問題を鑑みてなされたものであり、チップサイズを大きくすることなく、発光面積を最大限に確保するとともに、電極下での発光層からの光の反射率を改善し、外部への光の取り出し効率をより一層改善することができる窒化物半導体発光素子、および従来の製造工程を大きく変えることのない窒化物半導体発光素子の製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の窒化物半導体発光素子は、基板と、基板上に形成された第１導電型窒化物半導体層と、第１導電型窒化物半導体層上に形成された活性層と、活性層上に形成された第２導電型窒化物半導体層と、第２導電型窒化物半導体層と活性層の一部が除去されて露出した第１導電型窒化物半導体層上の露出部と、第２導電型窒化物半導体層上の一部領域に形成された第１の電流非注入層と、第１の電流非注入層上に形成された第１の電流拡散層と、第２導電型窒化物半導体層上の他の領域に形成された第２の電流拡散層と、第１の電流拡散層上に形成された第１の電極と、第２の電流拡散層上に形成された第２の電極と、第１の電極から延伸され、第１導電型窒化物半導体層上の露出部の一部に至るように形成された第１の電極の延伸部とを含むことを特徴とする。
　また、本発明の窒化物半導体発光素子は、第２導電型窒化物半導体層の他の領域と第２の電流拡散層との間に形成された第２の電流非注入層をさらに含むことを特徴とする。
　また、本発明の窒化物半導体発光素子は、第２の電極から延伸され、第２導電型窒化物半導体層上に形成された第２の電極の延伸部をさらに含むことを特徴とする。
　また、本発明の窒化物半導体発光素子は、第１の電流非注入層が、第２導電型窒化物半導体層上の一部領域と、第１導電型窒化物半導体層上の露出部の一部領域と、に形成されることを特徴とする。
　また、本発明の窒化物半導体発光素子は、第１の電流拡散層は、第２導電型窒化物半導体層の一部領域上にのみ形成されていることを特徴とする。
　また、本発明の窒化物半導体発光素子は、第１の電流拡散層は、第１の電極および第１の電極の延伸部の下部に形成されていることを特徴とする。
　また、本発明の窒化物半導体発光素子は、第１の電流拡散層が、前記第２導電型窒化物半導体層の上面から前記第１導電型窒化物半導体層上の露出部まで達するように形成された段差部において、前記第１の電極の下部と前記第１の電極の延伸部の下部とに分離されて形成されることを特徴とする。
　さらに上記目的を達成するために、本発明の窒化物半導体発光素子の製造方法は、第１の電流拡散層と第２の電流拡散層とは同時に形成されることを特徴とする。
　また、本発明の窒化物半導体発光素子の製造方法は、第１の電流非注入層と第２の電流非注入層とは同時に形成されることを特徴とする。
　上記構成によれば、第１導電型窒化物半導体層と電気的に接続される第１の電極の一部を、第１の電流非注入層を介して第２導電型窒化物半導体層の第１領域上の一部に形成することにより、第１の電極の形成による発光面積の減少を最小限に止めることができ、また、窒化物半導体層と第１および第２の電極との間に第１および第２の電流非注入層を設けた上に第１および第２の電流拡散層を設けることにより第１および第２の電極下での電流拡散層に起因する光吸収をさらに低減できる。よって、チップサイズを大きくすることなく、発光面積を最大限に確保するとともに、第１および第２の電極下での発光層からの光の反射率を改善し、外部への光の取り出し効率をより一層改善することができる窒化物半導体発光素子を容易に得ることができる。
　また、第１および第２の電極の下にＤＢＲ膜などの複数層を形成する必要がなく、また、第１および第２の電流拡散層や第１および第２の電流非注入層を同時に形成することで、複雑な成膜工程を追加することなく窒化物半導体発光素子からの光取出し効率を改善できるので、従来と同様の作業工程、工数で、高歩留り、高信頼性の窒化物半導体発光素子を得ることができる。
　本発明によれば、チップサイズを大きくすることなく、発光面積を最大限に確保して、光の取り出し効率をより一層改善することができる窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法を容易に得ることができる。
　また、窒化物半導体層と電極との間に電流非注入層を設けた上に電流拡散層を設けることにより電極下での光吸収を低減できる。よって、チップサイズを大きくすることなく、発光面積を最大限に確保するとともに、電極下での発光層からの光の反射率を改善し、外部への光の取り出し効率をより一層改善することができる窒化物半導体発光素子を容易に得ることができる。
　さらに、第２導電型窒化物半導体層の上部に形成される第１の電極の下に第２の電流拡散層を形成しないので、従来第２導電型窒化物半導体層の上部略前面に形成されていた第２の電流拡散層による光吸収の低減も実現することができる。
　また、電極下にＤＢＲ構造等の多層構造を設ける必要がないので、従来の簡便な製造工程を利用することが可能である。
第１の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１の実施形態に係る窒化物半導体発光素子の上面図である。 第１の実施形態に係る窒化物半導体発光素子の外部との接続形態を示す断面図である。 第１の実施形態に係る窒化物半導体積層部の形成工程を説明するための断面構造図である。 第１の実施形態に係る電流非注入層の形成工程を説明するための断面構造図である。 第１の実施形態に係る電流拡散層の形成工程を説明するための断面構造図である。 第１の実施形態に係るｎ側電極及びｐ側電極の形成工程を説明するための断面構造図である。 第１の実施形態に係る保護膜の形成工程を説明するための断面構造図である。 第１の実施形態に係る保護膜の形成工程を説明するための断面構造図である。 第２の実施形態に係る窒化物半導体発光素子の断面構造図である。 第２の実施形態に係る窒化物半導体発光素子の外部との接続形態を示す断面図である。 第３の実施形態に係る窒化物半導体発光素子の上面構造図である。 第３の実施形態に係る窒化物半導体発光素子の外部との接続形態を示す断面図である。 第４の実施形態に係る窒化物半導体発光素子の断面構造図である。 第４の実施形態に係る窒化物半導体発光素子の断面構造図である。 第４の実施形態に係る窒化物半導体発光素子の上面図である。 本発明の実施形態に係る窒化物半導体発光素子の電流非注入層の厚さがｎ電極下における発光層からの光の反射率に与える影響を示すグラフである。 本発明の実施形態に係る窒化物半導体発光素子の電流非注入層の厚さが光出力に与える影響を示すグラフである。 本発明の実施形態に係る窒化物半導体発光素子の電流非注入層の厚さが電流リーク不良率に与える影響を示すグラフである。 第５の実施形態に係る窒化物半導体発光素子の断面構造図である。 第５の実施形態に係る窒化物半導体発光素子の断面構造図である。 第５の実施形態に係る窒化物半導体発光素子の上面図である。 第６の実施形態に係る窒化物半導体発光素子の断面構造図である。 第６の実施形態に係る窒化物半導体発光素子の断面構造図である。 第６の実施形態に係る窒化物半導体発光素子の上面図である。 第７の実施形態に係る窒化物半導体発光素子の断面構造図である。 第７の実施形態に係る窒化物半導体発光素子の断面構造図である。 第７の実施形態に係る窒化物半導体発光素子の上面図である。 第８の実施形態に係る窒化物半導体発光素子の断面構造図である。 第８の実施形態に係る窒化物半導体発光素子の断面構造図である。 第８の実施形態に係る窒化物半導体発光素子の上面図である。 第９の実施形態に係る窒化物半導体発光素子の断面構造図である。 第９の実施形態に係る窒化物半導体発光素子の断面構造図である。 第９の実施形態に係る窒化物半導体発光素子の上面図である。 第１０の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１０の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１０の実施形態に係る窒化物半導体発光素子の上面図である。 第１１の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１１の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１１の実施形態に係る窒化物半導体発光素子の上面図である。 第１２の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１２の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１２の実施形態に係る窒化物半導体発光素子の上面図である。 第１３の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１３の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１３の実施形態に係る窒化物半導体発光素子の断面構造図である。 第１３の実施形態に係る窒化物半導体発光素子の上面図である。
　以下に本発明の実施形態について図面を参照して説明するが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
　また、本実施形態に係る発明の図面において、長さ、幅、及び厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。また、以下より、同一の構成については同一の符号を付してその説明は省略するものとする。
［第１の実施形態］
　図１Ａは本実施形態に係る窒化物半導体発光素子の断面構造図である。また、図１Ｂは本実施形態に係る窒化物半導体発光素子の上面図である。なお、図１Ａは、図１ＢのＡ－Ｂ線、Ｃ－Ｄ線、Ｅ－Ｆ線、Ｇ－Ｈ線における縦断面を示している。先ず、図１Ａ及び図１Ｂを参照して、本実施形態に係る窒化物半導体発光素子１の構造を説明する。
　図１Ａに示すように、窒化物半導体発光素子１は、基板１１と、窒化物半導体積層部１２と、電流非注入層１３と、電流拡散層１４と、保護膜１５と、ｎ側電極１７ａ（第１の電極）と、ｐ側電極１７ｂ（第２の電極）と、を備えている。また、窒化物半導体積層部１２は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）を用いて形成される複数のエピタキシャル層で構成されている。具体的には、窒化物半導体積層部１２は、バッファ層と、ｎ型窒化物半導体層と、活性層と、ｐ型窒化物半導体層とを少なくとも含んで構成されている。
　なお、本実施形態において、ｎ型窒化物半導体層は本発明の第１導電型半導体層の一例であり、ｐ型窒化物半導体層は本発明の第２導電型半導体層の一例である。
　基板１１は、たとえばサファイア基板であり、（０００１）面方位の主面を有している。基板１１の一方の主面には、複数の基板凸部（図示せず）が形成されている。この基板凸部は略円錐台状又は略円錐状をしている。基板１１の主面の法線方向における基板凸部の高さはたとえば０．６μｍである。また、基板１１の主面の法線方向からみた平面視において、基板１１の主面での基板凸部の平面形状は、たとえば直径１μｍの円形となっている。また、基板１１の主面の法線方向からみた平面視において、基板１１の主面での各基板凸部の平面形状の中心が仮想の正三角形の各頂点に位置するとともに、この仮想の正三角形の３辺の方向に配列するように、各基板凸部が規則的に配置されている。また、各基板凸部間のピッチはたとえば２μｍである。このように、基板１１の主面に複数の基板凸部を形成すると、該主面上に窒化物半導体積層部１２を積層させたとき、窒化物半導体発光素子１の内部量子効果及び光取り出し効率を向上させることができる。
　基板１１の主面上には、窒化物半導体積層部１２が積層されている。具体的には、ＡｌＮを用いて形成されるバッファ層を介して、ｎ型窒化物半導体層が積層されている。このｎ型窒化物半導体層は、ＧａＮを用いて形成される下地層と、Ｓｉをドープしたｎ型ＧａＮを用いて形成されるコンタクト層とを含んで構成されている。下地層の厚さはたとえば厚さ９μｍであり、コンタクト層の厚さはたとえば２μｍである。また、コンタクト層のキャリア濃度はたとえば約６×１０１８ｃｍ－３である。また、ｎ型窒化物半導体層の上には、活性層が積層されている。この活性層は、井戸層と障壁層とが交互に複数回繰り返し積層された多重量子井戸構造を有している。本実施形態では、たとえば井戸層はｎ型Ｉｎ０．１５Ｇａ０．８５Ｎを用いて形成され、その厚さはたとえば厚さ３．５ｎｍである。また、障壁層はＳｉドープＧａＮを用いて形成され、その厚さはたとえば６ｎｍである。活性層の上には、ｐ型窒化物半導体層が積層されている。
　また、ｐ型窒化物半導体層の上面の一部領域には、たとえばＳｉＯ２（ｎＳｉ＝１．４５）などの透明誘電体材料を用いて、第１および第２の電流非注入層１３ａ、１３ｂが形成されている（図１Ａ参照）。なお、以下では、ｐ型窒化物半導体層の上面において第１の電流非注入層１３ａが形成される領域を第１領域、第２の電流非注入層１３ｂが形成される領域を第２領域と呼ぶ。
　この第２領域では、窒化物半導体積層部１２の主面の垂直上方（たとえば図１ＡのＺ方向）から見た平面視において、ｐ側電極１７ｂと第２の電流非注入層１３ｂとは略重なる。そのため、ｐ側電極１７ｂからの電流が、発光層からの光を透過しないｐ側電極１７ｂの真下にある第２領域には流れ込まず、第２領域以外の発光に寄与する領域に流れ込むことになる。よって、窒化物半導体発光素子１の光取り出し効率を向上させることができる。
　また、第２の電流非注入層１３ｂは、ｐ型窒化物半導体層よりも屈折率の低い材料を用いて形成されているため、活性層から放出されてｐ側電極１７ｂに向かう光が、ｐ側電極１７ｂに入射する前に、ｐ型窒化物半導体層と第２の電流非注入層１３ｂとの間の界面で全反射しやすくなっている。たとえば、活性層から放出されてｐ側電極１７ｂに向かう光がｐ型窒化物半導体層から第２の電流非注入層１３ｂに入射するとき、この光の入射角がｐ型窒化物半導体層と第２の電流非注入層１３ｂとの間の界面での全反射条件の臨界角よりも大きい場合には、この光はｐ型窒化物半導体層第と第２の電流非注入層１３ｂとの間の界面にて全反射される。従って、ｐ側電極１７ｂによる、活性層から放出される光の吸収を抑制することができる。
　また、第２の電流非注入層１３ｂを含むｐ型窒化物半導体層の第２領域上には、第２の電流拡散層１４ｂが積層されている。この第２の電流拡散層１４ｂは、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ；インジウム錫酸化物）を用いて形成される透明導電膜であり、その厚さはたとえば１３０ｎｍである。なお、電流拡散層１４の厚さは、１００ｎｍ～３４０ｎｍの範囲内にあることが好ましい。電流拡散層１４の厚さが１００ｎｍよりも薄いと、電流拡散層１４のシート抵抗が上昇して、窒化物半導体発光素子１の駆動電圧が高くなる。一方、電流拡散層１４の厚さが３４０ｎｍより厚いと、窒化物半導体発光素子１の駆動電圧を低減させることはできるが、活性層から放出される光を第２の電流拡散層１４ｂが活性層からの光を吸収する度合いが増し、窒化物半導体発光素子１の光出力が低下してしまう。
　また、窒化物半導体積層部１２の主面の垂直上方（Ｚ方向）からみた平面視において、窒化物半導体積層部１２の周縁部には、エッチングにより段差部１８が形成されており、この段差部１８は電流非注入層１３で覆われている（図１Ａ及び図１Ｂ参照）。
　また、段差部１８の深さは、ｐ型窒化物半導体層の上面からＺ方向にｎ型窒化物半導体層に達している。また、段差部１８において、ｎ型窒化物半導体層では、エッチング処理などにより、その上面から予め定められた深さまでの部分が除去されている。
　また、窒化物半導体積層部１２の上面、段差部１８上には、保護膜１５が形成されている。この保護膜１５は、たとえばＳｉＯ２などを用いて形成される透明誘電体膜である。
　また、保護膜１５には、エッチングにより、第１開口及び第２開口が形成されている。第１開口には、外部との電気的接続用のｎ側電極１７ａが設けられ、第２開口には、外部との電気的接続用のｐ側電極１７ｂが設けられており、それぞれワイヤーボンディング１９ａ、１９ｂなどにより外部と電気的に接続される（図２参照）。
　一方、第１領域では、窒化物半導体積層部１２の主面の垂直上方（たとえば図１ＡのＺ方向）から見た平面視において、ｎ側電極１７ａと第１の電流非注入層１３ａとは略重なる。また、第１領域側の段差部１８では、第１の電流非注入層１３ａを介して、ｎ型窒化物半導体層の上に延伸してｎ側電極１７ａが形成されている。このｎ側電極１７ａは、この延伸部１７ｃでｎ型窒化物半導体層と電気的に接続されている。つまり、ｎ側電極１７ａは、第１の開口部で外部との電気的接続を行い、第１の電流非注入層１３ａにより第２領域とは電気的に分離され、第１領域側の段差部１８を介して電流拡散層１４の上部にも延伸形成されている。
　こうすれば、外部との接続に必要なｎ側電極１７ａの形成のためのｐ型窒化物半導体層の堀込除去による発光面積の減少を最小限に止めることができる。よって、チップサイズ（特に窒化物半導体発光素子１の主面の面積）を大きくすることなく、発光面積を最大限に確保して、光の取り出し効率をより一層改善することができる窒化物半導体発光素子１を容易に得ることができる。さらに、第２の電流拡散層１４ｂとｐ型窒化物半導体層との接触面積も最大限に確保することができるので、窒化物半導体発光素子１の駆動電圧の低減も実現することができる。
　また、窒化物半導体積層部１２とｎ側電極１７ａとの間は、第１の電流非注入層１３ａにより電気的に分離されており、さらにｎ側電極１７ａが形成されるｐ型窒化物半導体層の第１領域上には電流拡散層１４が形成されていないので、ｎ側電極１７ａは、活性層、ｐ型窒化物半導体層、及び電流拡散層１４　と　ショートすることがない。また、第１の電流非注入層１３ａの屈折率（たとえばｎＳｉ＝１．４５）はｐ型窒化物半導体層の屈折率よりもはるかに低いため、活性層から放出されてｎ側電極１７ａに向かう光が、ｎ側電極１７ａに入射する前に、ｐ型窒化物半導体層と第１の電流非注入層１３ａとの間の界面で全反射しやすくなっている。たとえば、活性層から放出されてｎ側電極１７ａに向かう光がｐ型窒化物半導体層から第１の電流非注入層１３ａに入射するとき、この光の入射角がｐ型窒化物半導体層と第１の電流非注入層１３ａとの間の界面での全反射条件の臨界角よりも大きい場合には、この光はｐ型窒化物半導体層第と第１の電流非注入層１３ａとの間の界面にて全反射される。従って、ｎ側電極１７ａによる、活性層から放出される光の吸収を抑制することができる。
　また、第１の電流非注入層１３ａを含むｐ型窒化物半導体層の第１領域上には、第１の電流非注入層１３ａよりも屈折率が高い第２の電流拡散層１４ｂは形成されておらず、ｎ側電極１７ａとの短絡も起こりにくい構成となっている。
　一方、第１の電流拡散層１４ａは第１の電流非注入層１３ａ上のｎ側電極１７ａの直下に形成されている。第１の電流拡散層１４ａは第２の電流拡散層１４ｂと同時に形成されることが望ましい。
　この第１の電流拡散層１４ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ；インジウム錫酸化物）を用いて形成される透明導電膜であり、その厚さはたとえば１３０ｎｍである。なお、第１の電流拡散層１４ａの厚さは、１００ｎｍ～３４０ｎｍの範囲内にあることが好ましい第１の電流拡散層１４ａの厚さが１００ｎｍよりも薄いと、第１の電流拡散層１４ａのシート抵抗が上昇して、窒化物半導体発光素子１の駆動電圧が高くなる。一方、第１の電流拡散層１４ａの厚さが３４０ｎｍより厚いと、窒化物半導体発光素子１の駆動電圧を低減させることはできるが、活性層から放出される光を第１の電流拡散層１４ａが活性層からの光を吸収する度合いが増すが、活性層と第１の電流拡散層１４ａとの間には第１の電流非注入層１３ａが形成されているので第１の電流拡散層１４ａによる光吸収は低減される。
　また、ｎ側電極１７ａおよびｐ側電極１７ｂは、第１密着層、反射電極層、第２密着層、バリア層、及び導電層が窒化物半導体積層部１２側から順に積層された多層電極構造を有している。
　第１密着層及び第２密着層はたとえばＮｉを用いて形成される。また、反射電極層は、たとえばＡｌ、Ａｇ、Ｒｈなどを用いて形成され、活性層から放出される光のうち電流非注入層で反射されず透過してきた光を反射する。また、バリア層はたとえばＰｔを用いて形成される。こうすれば、Ｐｔはバリア効果が高いために、バリア層に高いバリア効果を得ることができる。また、導電層は、たとえばＡｕなどの電気伝導率の高い材料を用いて形成される。
　なお、本実施形態では、段差部１８で、エッチング処理などにより外部に露出した活性層は既に電流非注入層１３で覆われているので、保護膜１５の形成は必須ではないが、保護膜１５を電流非注入層１３や電流拡散層１４と、窒化物半導体発光素子１の外部（封止樹脂で覆われていたり大気中である場合が多い）環境との中間の屈折率を有する材料で形成することにより、外部への光取出しがより容易になるという効果がある。
　次に、第１実施形態に係る窒化物半導体発光素子１の製造方法について説明する。図３Ａ～図３Ｆは、第１実施形態に係る窒化物半導体発光素子１の各製造工程を説明するための図である。図３Ａは窒化物半導体積層部の形成工程を説明するための断面構造図である。また、図３Ｂは電流非注入層の積層工程を説明するための断面構造図である。また、図３Ｃは電流拡散層の形成工程を説明するための断面構造図である。また、図３Ｄはｎ側電極及びｐ側電極の形成工程を説明するための断面構造図である。また、図３Ｅ、図３Ｆは保護膜の形成工程を説明するための断面構造図である。
　まず、（０００１）面方位の主面を有する基板１１を準備する。この基板１１はたとえばサファイアで構成される。そして、基板１１の主面に、フォトリソグラフィやエッチングにより、複数の凸部（図示せず）を形成した。このような凸部は、凸部を形成すべき部分を除いて基板１の表面上にフォトレジストマスクを形成し、例えば、ＢＣｌ３、Ｃｌ２及びＡｒの混合ガスなどのハロゲン系ガスを用いたＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）等のエッチングを行うことで、形成することができる。そして、複数の凸部が形成された基板１１の主面上にたとえば、ＭＯＣＶＤ法により、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１　）で構成される複数のエピタキシャル層を順次積層して、窒化物半導体積層部１２を形成した。
　具体的には、有機金属結晶成長法や分子線結晶成長法などを用いて、基板１１の主面上に、ＡｌＮで構成されるバッファ層を積層した。その後、基板温度が約１０００℃である条件下にて、ｎ型窒化物半導体層（第１導電型窒化物半導体層）として、ＧａＮで構成される下地層（不図示）と、Ｓｉをドープしたｎ型ＧａＮで構成されるコンタクト層とを順次積層した。下地層の厚さはたとえば９μｍであり、コンタクト層の厚さはたとえば２μｍである。また、コンタクト層のキャリア濃度はたとえば約６×１０１８ｃｍ－３とした。そして、基板温度が約８９０℃である条件下にて、ｎ型窒化物半導体層の上に、Ｉｎ０．１５Ｇａ０．８５Ｎで構成される井戸層と、ＳｉがドープされたＧａＮで構成される障壁層とを交互に６回繰り返し積層して、活性層を積層した。活性層の上には、ｐ型窒化物半導体層（第２導電型窒化物半導体層）を形成した。
　次に、フォトリソグラフィ法などを用いて、エッチングにより窒化物半導体積層部１２の一部領域を部分的に除去した。具体的には、窒化物半導体積層部１２の主面の垂直上方（Ｚ方向）からみた平面視において、ｐ型窒化物半導体層の一部、活性層およびｐ型窒化物半導体層の周縁部の全てに沿う周縁近傍領域をｎ型窒化物半導体層が露出するまでエッチングにより除去して、段差部１８を形成した。また、このエッチング処理では、エッチング深さがｎ型窒化物半導体層の上面から所定の深さに達するまで行った。そのため、窒化物半導体積層部１２の主面の垂直上方（Ｚ方向）から平面視すると、段差部１８では、ｎ型窒化物半導体層が露出した状態となった。
　次に、図３Ｂに示すように、窒化物半導体積層部１２の上に電流非注入層１３を積層した。この電流非注入層１３には、たとえばＳｉＯ２などの屈折率が比較的低い透明誘電体材料を用いた。
　電流非注入層１３を積層した後、フォトリソグラフィ法を用いて、窒化物半導体積層部１２上のｎ側電極及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去して第１の電流非注入層１３ａと第２の電流非注入層１３ｂとに分離形成した。
　次に、図３Ｃに示すように、電流非注入層１３および窒化物半導体積層部１２の上に、スパッタにより、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）で構成される電流拡散層１４を積層した。電流拡散層１４の厚さはたとえば１３０ｎｍとした。なお、電流拡散層１４の厚さは１００～３４０ｎｍの範囲内であればよい。また、このとき測定した電流拡散層１４のシート抵抗は約２００オーム／□であった。
　電流拡散層１４を成膜した後、酸素２％と窒素９８％の混合ガス雰囲気中で基板温度が６００℃である条件下にて、１０分の第１アニール処理を行った。第１アニール処理を行った後に、電流拡散層１４の透過率を測定したところ、波長４５０ｎｍの光に対する透過率が９４％以上に高められていた。
　第１アニール処理の終了後、電流拡散層１４を一旦大気に曝した後、再び炉内に戻し、真空雰囲気中で基板温度が５００℃である条件下にて、５分の第２アニール処理を行った。第２アニール処理を行った後に、電流拡散層１４のシート抵抗を測定したところ、１１Ω／□まで低下していた。このように、この第２アニール処理を施すことにより、電流拡散層１４として形成したＩＴＯ透明導電膜のシート抵抗を低下させることができる。
　次に、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の周縁部と、窒化物半導体積層部１２の主面上の第２の領域および第１の電流非注入層１３ａ上に形成された電流拡散層１４以外をエッチングにより除去して、第１の電流拡散層１４ａと第２の電流拡散層１４ｂとを分離形成した。
　次に、図３Ｄに示すように、電子線蒸着法およびリフトオフ法を用いて、第１領域において、第１の電流非注入層１３ａの上部の第１の電流拡散層１４ａの上にｎ側電極１７ａを形成するとともに、ｎ型窒化物半導体層の露出面上にｎ側電極１７ａの延伸部１７ｃを形成した。なお、これらの電極部は、第１領域の段差部１８上に形成された第１の電流非注入層１３ａ上に形成されたｎ側電極１７ａで導通している。同時に、第２の電流非注入層１３ｂ上に形成された第２の電流拡散層１４ｂ部分の上にｐ側電極１７ｂを形成した。
　具体的には、たとえば、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の主面全面にフォトレジストを形成後、電極を形成する領域に形成されたフォトレジストのみを除去してフォトレジストパターンを形成した。
　そして、電子線蒸着法により、窒化物半導体積層部１２の主面全面に、第１密着層、反射電極層、第２密着層、バリア層および導電層を順次積層した。その後、リフトオフ法により、フォトレジスト上に形成された第１密着層、反射電極層、第２密着層、バリア層および導電層をフォトレジストパターンごと除去した。
　このようにして、第１密着層、反射電極層、第２密着層、バリア層および導電層を含んで構成されるｎ側電極１７ａとｐ側電極１７ｂとを同時に形成した。
　次に、図３Ｅに示すように、プラズマＣＶＤやスパッタなどにより、たとえばＳｉＨ４及び酸素を含んで構成される混合ガス雰囲気中にてたとえばＳｉＯ２で構成される保護膜１５を形成した。具体的には、窒化物半導体積層部１２の主面の垂直上方からみた平面視においてｎ側電極１７ａ及びｐ側電極１７ｂが形成される領域を除く電流拡散層上、及びｎ側電極１７ａ及びｐ側電極１７ｂの上面及び段差部１８を有する側面に保護膜１５を形成した。また、このとき、ＳｉＨ４ガスの流量や酸素ガスの流量などを調節して、保護膜１５の屈折率ｎ１５が電流非注入層の屈折率ｎ１３および電流拡散層の屈折率ｎ１４よりも小さくなるように（ｎ１５＜ｎ１３、ｎ１５＜ｎ１４）、保護膜１５を形成した。なお、電流非注入層の屈折率ｎ１３と電流拡散層の屈折率ｎ１４との屈折率の関係は、ｎ１３＜ｎ１４なので、ｎ側電極１７ａおよびｐ側電極１７ｂのいずれの電極下でも全反射する割合が高くなる。
　保護膜１５を形成した後、フォトリソグラフィ法を用いて、ｎ側電極１７ａ及びｐ側電極１７ｂの上面に開口を形成した。
　以上により、図３Ｆに示すように、本実施形態に係る窒化物半導体発光素子１を得ることができる。
　表１に本願発明の第１の実施形態により作製したｎ電極下における発光層からの光の反射率を実施例として、引用文献２に記載の発光素子の構成の場合での反射率を比較例として示す。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、窒化物半導体層と電極との間に電流非注入層を設けた上に電流拡散層を設けることにより電極下での光吸収を低減できる。
［第２の実施形態］
　図４は、第２の実施形態に係る窒化物半導体発光素子の断面構造図、図５は、第２の実施形態に係る窒化物半導体発光素子の外部との接続形態を示す断面図である。
　第１の実施形態では、ｎ側電極領域において、電流非注入層１３上から段差１８を経てｎ型窒化物半導体露出面まで電流拡散層１４の一部を形成したが、本実施形態では、窒化物半導体積層部１２上の電流非注入層１３上にのみ電流拡散層１４を形成しているところが異なる。
［第３の実施形態］
　図６は、第３の実施形態に係る窒化物半導体発光素子の断面構造図、図７は、第３の実施形態に係る窒化物半導体発光素子の外部との接続形態を示す断面図である。
　本実施形態では、ｎ側電極形成部の全面に電流拡散層１４を形成しているところが異なる。
［第４の実施形態］
　図８及び図９は第４の実施形態に係る窒化物半導体発光素子の断面構造図であり、図１０は第４の実施形態に係る窒化物半導体発光素子の上面図である。図８は図１０のＡ１－Ａ２線における断面図を示し、図９は図１０のＢ１－Ｂ２線における断面図を示す。
　第４の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図８～図１０に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃは、図１０におけるＸ方向に沿って所定の間隔を設けて点在するように形成される。複数の第１の電流非注入層１３ｃは各々、図１０におけるＺ方向から見て矩形状をなし、図１０におけるＹ方向から見て台形状をなす（図９参照）。ｎ側電極１７ａの延伸部１７ｃは第１の電流非注入層１３ｃの上方で、点在する複数の第１の電流非注入層１３ｃを跨るようにＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃは点在する複数の第１の電流非注入層１３ｃの間の箇所や、Ｘ方向の両端部においてｎ型窒化物半導体層と接触して導通する。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。
　例えば、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層を形成しない場合、発光層からの光の反射率は８０．１％となる。これに対して、ｎ側電極１７ａの延伸部１７ｃ下に部分的に第１の電流非注入層１３ｃを形成すると、発光層からの光の反射率が９３．８％となり、反射率が向上する。なお、これら反射率の数値はシミュレーションで得られた結果であり、以下の実施形態においても同様である。
　ｎ側電極１７ａの延伸部１７ｃ下に複数の第１の電流非注入層１３ｃを並べて形成することで、印加電圧値を変えずに光出力を向上させることができる。光出力はｎ側電極１７ａの延伸部１７ｃ下の複数の第１の電流非注入層１３ｃ各々の、図１０におけるＸ方向の幅（Ｗ）とピッチ（Ｐ）とを変えることで調整することができる。そして、Ｗ／Ｐ≒０．５なる関係のときに最大の光出力を得ることができる。
　窒化物半導体積層部１２と第１の電流非注入層１３ｃとの界面における光反射効果により、本実施形態の光出力の向上効果の大部分が規定できる。本実施形態では、第１の電流非注入層１３ｃの内側に入り込む光を効率良く再び窒化物半導体積層部１２側へと取り出すために、第１の電流非注入層１３ｃの図１０におけるＹ方向から見た断面形状が台形をなすように構成した（図９参照）。しかしながら、第１の電流非注入層１３ｃの形状はこれに限定されるわけではなく、図９における上面が半球状などの曲面を有する形状であったり、三角錐形状をなしていたりしても良い。
　このようにして、ｎ側電極１７ａの延伸部１７ｃ下に対する第１の電流非注入層１３ｃによる被覆率を増加させることで比較的高い反射率が得られる面積が増加し、窒化物半導体発光素子１の光の取り出し効率が向上する。
　ここで、本発明の実施形態に係る窒化物半導体発光素子１の電流非注入層１３の詳細な構成について、図１１～図１３を用いて説明する。
　図１１は電流非注入層１３の厚さがｎ電極下における発光層からの光の反射率に与える影響を示すグラフである。図中、電流非注入層が無い場合の光の反射率を破線で示し、電流非注入層が有る場合の光の反射率を実線で示している。図１１によれば、電流非注入層が無い場合と比較して、電流非注入層１３の厚さが少なくとも２３０～２９０ｎｍの範囲において光の反射率が向上していることが分かる。特に、電流非注入層１３の厚さが約２７０ｎｍである場合において光の反射率が最大値に達している。
　図１２は電流非注入層１３の厚さが光出力に与える影響を示すグラフである。図１２によれば、電流非注入層１３の厚さが約２７０ｎｍである場合において光出力が最大値に達していることが分かる。
　図１３は電流非注入層１３の厚さが電流リーク不良率に与える影響を示すグラフである。図１３によれば、電流非注入層１３の厚さを厚くするに従って電流リーク不良率が低下していることが分かる。そして、電流非注入層１３の厚さが約２７０ｎｍになると、電流リーク不良率がほぼ０％になっている。
　このような図１１、図１２及び図１３を考慮すると電流非注入層１３の厚さは、発光層からの光の反射率の最適化に関して２３０～２９０ｎｍの範囲が好ましく、光出力及び電流リーク不良率に関して２５０～２９０ｎｍの範囲が好ましい。そして、より好ましくは電流非注入層１３の厚さを約２７０ｎｍとすることが良い。
［第５の実施形態］
　図１４及び図１５は第５の実施形態に係る窒化物半導体発光素子の断面構造図であり、図１６は第５の実施形態に係る窒化物半導体発光素子の上面図である。図１４は図１６のＡ１－Ａ２線における断面図を示し、図１５は図１６のＢ１－Ｂ２線における断面図を示す。図１４及び図１５では基板１１の描画を省略している。
　第５の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図１４～図１６に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃは、図１６におけるＸ方向に沿って直線をなして延びる帯状に形成される。なお、第１の電流非注入層１３ｃは、図１６におけるＺ方向から見た面積がｎ側電極１７ａの延伸部１７ｃの面積より広い。そして、第１の電流非注入層１３ｃは、図１６におけるＹ方向の中央部がＸ方向に沿って直線状に除去される。ｎ側電極１７ａの延伸部１７ｃは除去されたＹ方向の中央部を跨ぐように第１の電流非注入層１３ｃの上方に形成され、第１の電流非注入層１３ｃと同様にＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃは第１の電流非注入層１３ｃのＹ方向の中央部が除去された箇所においてｎ型窒化物半導体層と接触して導通する。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第４の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上する。
［第６の実施形態］
　図１７及び図１８は第６の実施形態に係る窒化物半導体発光素子の断面構造図であり、図１９は第６の実施形態に係る窒化物半導体発光素子の上面図である。図１７は図１９のＡ１－Ａ２線における断面図を示し、図１８は図１９のＢ１－Ｂ２線における断面図を示す。図１７及び図１８では基板１１の描画を省略している。
　第６の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図１７～図１９に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃは、図１９におけるＸ方向に沿って直線をなして延びる帯状に形成される。なお、第１の電流非注入層１３ｃは、図１９におけるＺ方向から見た面積がｎ側電極１７ａの延伸部１７ｃの面積より広い。そして、第１の電流非注入層１３ｃは、図１９におけるＹ方向の中央部がＸ方向に沿って所定の間隔を設けて点在するドット状に除去される。ｎ側電極１７ａの延伸部１７ｃは電流非注入層１３ｃの上方で、点在する複数の第１の電流非注入層１３ｃが除去された箇所を跨るようにＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃはドット状に第１の電流非注入層１３ｃが除去された箇所においてｎ型窒化物半導体層と導通する。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第４及び第５の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上する。
［第７の実施形態］
　図２０及び図２１は第７の実施形態に係る窒化物半導体発光素子の断面構造図であり、図２２は第７の実施形態に係る窒化物半導体発光素子の上面図である。図２０は図２２のＡ１－Ａ２線における断面図を示し、図２１は図２２のＢ１－Ｂ２線における断面図を示す。図２０及び図２１では基板１１の描画を省略している。
　第７の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図２０～図２２に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　次に、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の周縁部、窒化物半導体積層部１２の主面上の第２の領域及び第１の電流非注入層１３ａ上に形成された電流拡散層１４以外をエッチングにより除去した。これにより、第１の電流拡散層１４ａと、第２の電流拡散層１４ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流拡散層１４ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃ、第１の電流拡散層１４ｃ及びｎ側電極１７ａの延伸部１７ｃは各々、図２２におけるＸ方向に沿って直線をなして延びる帯状に形成される。なお、第１の電流非注入層１３ｃは、図２２におけるＺ方向から見た面積がｎ側電極１７ａの延伸部１７ｃの面積よりも広いパターンで形成される。さらに、第１の電流拡散層１４ｃは、図２２におけるＺ方向から見た面積が第１の電流非注入層１３ｃの面積よりも広いパターンで形成される。ｎ側電極１７ａの延伸部１７ｃは第１の電流拡散層１４ｃを介してｎ型窒化物半導体層と導通する。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域若しくは全領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。さらに本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域若しくは全領域に第１の電流拡散層１４ｃを形成しているところが第１～第３の実施形態と異なる。
　例えば、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層及び第１の電流拡散層を形成しない場合、発光層からの光の反射率は８０．１％となる。これに対して、ｎ側電極１７ａの延伸部１７ｃ下に部分的に第１の電流非注入層１３ｃ及び第１の電流拡散層１４ｃを形成すると、発光層からの光の反射率が９５．６％となり、反射率が向上する。ｎ側電極１７ａの延伸部１７ｃ下の全体を第１の電流非注入層１３ｃ及び第１の電流拡散層１４ｃで被覆することができ、ｎ側電極１７ａの延伸部１７ｃ下の全体をより一層反射率が高い構造にすることが可能である。したがって、窒化物半導体発光素子１の光の取り出し効率を向上させることができる。さらに、第１の電流拡散層１４ｃで電流拡散を行うため、電圧の上昇を抑制することが可能である。
［第８の実施形態］
　図２３及び図２４は第８の実施形態に係る窒化物半導体発光素子の断面構造図であり、図２５は第７の実施形態に係る窒化物半導体発光素子の上面図である。図２３は図２５のＡ１－Ａ２線における断面図を示し、図２４は図２５のＢ１－Ｂ２線における断面図を示す。図２３及び図２４では基板１１の描画を省略している。
　第８の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図２３～図２５に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　次に、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の周縁部、窒化物半導体積層部１２の主面上の第２の領域及び第１の電流非注入層１３ａ上に形成された電流拡散層１４以外をエッチングにより除去した。これにより、第１の電流拡散層１４ａと、第２の電流拡散層１４ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流拡散層１４ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃ、第１の電流拡散層１４ｃ及びｎ側電極１７ａの延伸部１７ｃは各々、図２５におけるＸ方向に沿って直線をなして延びる帯状に形成される。そして、図２４及び図２５に示すように、第８の実施形態の第１の電流非注入層１３ｃ及びｎ側電極１７ａの延伸部１７ｃは各々、第１の電流拡散層１４ｃに対するＸ方向の長さが、第７の実施形態の第１の電流非注入層１３ｃ及びｎ側電極１７ａの延伸部１７ｃ（図２１及び図２２参照）よりも短い。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域若しくは全領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。さらに本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域若しくは全領域に第１の電流拡散層１４ｃを形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第７の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層及び第１の電流拡散層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上し、さらに電圧の上昇が抑制される。
　また、第１の電流非注入層１３ｃ及びｎ側電極１７ａの延伸部１７ｃの図２５におけるＸ方向の長さを、第１の電流拡散層１４ｃのＸ方向の長さよりも比較的短くすることで、ｎ側電極１７ａの延伸部１７ｃにおける発光層からの光の吸収、遮断を軽減させることができる。これにより、窒化物半導体発光素子１の光の取り出し効率を一層向上させることが可能になる。
［第９の実施形態］
　図２６及び図２７は第９の実施形態に係る窒化物半導体発光素子の断面構造図であり、図２８は第９の実施形態に係る窒化物半導体発光素子の上面図である。図２６は図２８のＡ１－Ａ２線における断面図を示し、図２７は図２８のＢ１－Ｂ２線における断面図を示す。図２６及び図２７では基板１１の描画を省略している。
　第９の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図２６～図２８に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、第１の電流非注入層１３ｃと、を同時に分離形成した。第１の電流非注入層１３ａ及び第１の電流非注入層１３ｃはｎ型窒化物半導体層上の露出部１２ａの一部領域に形成される。
　次に、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の周縁部、窒化物半導体積層部１２の主面上の第２の領域及び第１の電流非注入層１３ａ上に形成された電流拡散層１４以外をエッチングにより除去した。これにより、第１の電流拡散層１４ａと、第２の電流拡散層１４ｂと、第１の電流拡散層１４ｃと、を同時に分離形成した。第１の電流拡散層１４ａ及び第１の電流拡散層１４ｃはｎ型窒化物半導体層上の露出部１２ａの一部領域に形成される。
　第１の電流非注入層１３ａ及び第１の電流非注入層１３ｃは、図２８におけるＺ方向から見た面積がｎ側電極１７ａ及びｎ側電極１７ａの延伸部１７ｃの面積よりも広いパターンで形成される。さらに、第１の電流拡散層１４ａ及び第１の電流拡散層１４ｃは、図２８におけるＺ方向から見た面積が第１の電流非注入層１３ａ及び第１の電流非注入層１３ｃの面積よりも広いパターンで形成される。
　本実施形態は、ｎ型窒化物半導体層上の露出部１２ａにｎ側電極１７ａ及びｎ側電極１７ａの延伸部１７ｃを形成し、ｎ側電極１７ａ及びｎ側電極１７ａの延伸部１７ｃの下の一部領域若しくは全領域に第１の電流非注入層１３ａ及び第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。さらに本実施形態は、ｎ側電極１７ａ及びｎ側電極１７ａの延伸部１７ｃの下の一部領域若しくは全領域に第１の電流拡散層１４ａ及び第１の電流拡散層１４ｃを形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第７の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層及び第１の電流拡散層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上し、さらに電圧の上昇が抑制される。
［第１０の実施形態］
　図２９及び図３０は第１０の実施形態に係る窒化物半導体発光素子の断面構造図であり、図３１は第１０の実施形態に係る窒化物半導体発光素子の上面図である。図２９は図３１のＡ１－Ａ２線における断面図を示し、図３０は図３１のＢ１－Ｂ２線における断面図を示す。図２９及び図３０では基板１１の描画を省略している。
　第１０の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図２９～図３１に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　第１の電流非注入層１３ｃは、図３１におけるＸ方向に沿って所定の間隔を設けて点在するように形成される。第１の電流非注入層１３ｃの下方では、窒化物半導体積層部１２において、上層にｐ型窒化物半導体層を有する凸部１２ｂと、ｎ型窒化物半導体層までｐ型窒化物半導体層及び活性層が除去された露出部１２ａからなる凹部と、が各々複数形成される。窒化物半導体積層部１２の凸部１２ｂは各々、第１の電流非注入層１３ｃが形成された領域に向けて図３１におけるＹ方向に沿って櫛状に延びる。すなわち、第１の電流非注入層１３ｃの下方で、窒化物半導体積層部１２の凸部１２ｂと凹部である露出部１２ａとが交互にＸ方向に沿って並ぶ。
　第１の電流非注入層１３ｃはＸ方向に沿って窒化物半導体積層部１２の凸部１２ｂを跨いで覆うようにして、隣り合う凹部（露出部１２ａ）と凹部（露出部１２ａ）との間に延びる。ｎ側電極１７ａの延伸部１７ｃは第１の電流非注入層１３ｃの上方で、点在する複数の第１の電流非注入層１３ｃを跨るようにＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃは点在する複数の第１の電流非注入層１３ｃの間の箇所（凹部）や、Ｘ方向の両端部においてｎ型窒化物半導体層と接触して導通する。
　本実施形態は、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第４の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上する。さらに、第１の電流非注入層１３ｃ下にｐ型窒化物半導体層が存在するので、発光面積の減少を抑制することが可能である。
［第１１の実施形態］
　図３２及び図３３は第１１の実施形態に係る窒化物半導体発光素子の断面構造図であり、図３４は第１１の実施形態に係る窒化物半導体発光素子の上面図である。図３２は図３４のＡ１－Ａ２線における断面図を示し、図３３は図３４のＢ１－Ｂ２線における断面図を示す。図３２及び図３３では基板１１の描画を省略している。
　第１１の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図３２～図３４に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　次に、フォトリソグラフィ法を用いて、窒化物半導体積層部１２の周縁部、窒化物半導体積層部１２の主面上の第２の領域及び第１の電流非注入層１３ａ上に形成された電流拡散層１４以外をエッチングにより除去した。これにより、第１の電流拡散層１４ａと、第２の電流拡散層１４ｂと、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流拡散層１４ｃと、を同時に分離形成した。
　窒化物半導体積層部１２の凸部１２ｂは各々、第１の電流非注入層１３ｃが形成された領域に向けて図３４におけるＹ方向に沿って櫛状に延びる。すなわち、第１の電流非注入層１３ｃの下方で、窒化物半導体積層部１２の凸部１２ｂと凹部である露出部１２ａとが交互にＸ方向に沿って並ぶ。第１の電流非注入層１３ｃは図３４におけるＸ方向に沿って所定の間隔を設けて点在し、各々がＸ方向に沿って窒化物半導体積層部１２の凸部１２ｂを跨いで覆うようにして、隣り合う凹部（露出部１２ａ）と凹部（露出部１２ａ）との間に延びる。
　第１の電流拡散層１４ｃは第１の電流非注入層１３ｃの上方で、点在する複数の第１の電流非注入層１３ｃを跨るようにＸ方向に沿って直線をなす帯状に延びる。第１の電流拡散層１４ｃは点在する複数の第１の電流非注入層１３ｃの間の箇所（凹部）や、Ｘ方向の両端部においてｎ型窒化物半導体層と接触して導通する。第１の電流拡散層１４ｃは、図３４におけるＺ方向から見た面積がｎ側電極１７ａの延伸部１７ｃの面積よりも広いパターンで形成される。
　ｎ側電極１７ａの延伸部１７ｃは第１の電流拡散層１４ｃの上方で、第１の電流拡散層１４ｃと同様にＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃは第１の電流拡散層１４ｃを介してｎ型窒化物半導体層と導通する。
　本実施形態は、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。さらに本実施形態は、ｐ型窒化物半導体層上の一部領域及びｎ型窒化物半導体層上の露出部１２ａの一部領域に第１の電流拡散層１４ｃを形成しているところが第１～第３の実施形態と異なる。
　例えば、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層及び第１の電流拡散層を形成しない場合、発光層からの光の反射率は８０．１％となる。また、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流拡散層のみを形成した場合、発光層からの光の反射率は７５．３％となる。これらに対して、ｎ側電極１７ａの延伸部１７ｃ下に部分的に第１の電流非注入層１３ｃを形成し、全体的に第１の電流拡散層１４ｃを形成すると、発光層からの光の反射率が９５．６％となり、反射率が向上する。ｎ側電極１７ａの延伸部１７ｃ下に対する第１の電流非注入層１３ｃ及び第１の電流拡散層１４ｃによる被覆率を増加させることで比較的高い反射率が得られる面積が増加し、窒化物半導体発光素子１の光の取り出し効率が向上する。さらに、第１の電流非注入層１３ｃ下にｐ型窒化物半導体層が存在するので、発光面積の減少を抑制することが可能である。
［第１２の実施形態］
　図３５及び図３６は第１２の実施形態に係る窒化物半導体発光素子の断面構造図であり、図３７は第１２の実施形態に係る窒化物半導体発光素子の上面図である。図３５は図３７のＡ１－Ａ２線における断面図を示し、図３６は図３７のＢ１－Ｂ２線における断面図を示す。
　第１２の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図３５～図３７に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、を同時に分離形成した。
　次に、前工程で電流非注入層を除去した窒化物半導体積層部１２の表面に対してエッチングにより、図３５及び図３６に示すようにその表面を粗くする加工を施した粗面部２１を形成した。粗面部２１は電流非注入層のエッチングと一括して形成しても良いし、別途マスクパターンを追加して形成しても良い。
　第１の電流非注入層１３ｃ及びｎ側電極１７ａの延伸部１７ｃの構成は先に説明した第４の実施形態と同様であるので、ここでは説明を省略する。
　本実施形態は、ｎ側電極１７ａの延伸部１７ｃ下の一部領域に第１の電流非注入層１３ｃを形成しているところが第１～第３の実施形態と異なる。さらに本実施形態は、電流非注入層を除去した窒化物半導体積層部１２の表面を粗くする加工を施した粗面部２１を形成しているところが第１～第３の実施形態と異なる。
　本実施形態においても、第４の実施形態と同様に、ｎ側電極１７ａの延伸部１７ｃ下に第１の電流非注入層を形成しない場合と比較して発光層からの光の反射率が向上し、窒化物半導体発光素子１の光の取り出し効率が向上する。さらに、電流非注入層を除去した窒化物半導体積層部１２の表面に粗面部２１を形成することでコンタクト面積が増加し、電圧を低減させることができる。
［第１３の実施形態］
　図３８図３９及び図４０は第１３の実施形態に係る窒化物半導体発光素子の断面構造図であり、図４１は第１３の実施形態に係る窒化物半導体発光素子の上面図である。図３８は図４１のＡ１－Ａ２線における断面図を示し、図３９は図４１のＢ１－Ｂ２線における断面図を示し、図４０は図４１のＣ１－Ｃ２線における断面図を示す。
　第１３の実施形態では、電流非注入層１３を積層した後、フォトリソグラフィ法を用いて窒化物半導体積層部１２上のｎ側電極領域以外の領域及びｐ側電極形成領域以外の領域に設けられた電流非注入層をエッチングにより除去した。これにより、図３８～図４１に示すように、第１の電流非注入層１３ａと、第２の電流非注入層１３ｂと、ｎ型窒化物半導体層上の露出部１２ａの一部領域に形成された第１の電流非注入層１３ｃと、ｐ型窒化物半導体層の露出部１２ｃの一部領域に形成された第２の電流非注入層１３ｄを同時に分離形成した。
　第１の電流非注入層１３ｃは、図４１におけるＸ方向に沿って所定の間隔を設けて点在するように形成される。複数の第１の電流非注入層１３ｃは各々、図４１におけるＺ方向から見て矩形状をなし、図４１におけるＹ方向から見て台形状をなす（図３９参照）。ｎ側電極１７ａの延伸部１７ｃは第１の電流非注入層１３ｃの上方で、点在する複数の第１の電流非注入層１３ｃを跨るようにＸ方向に沿って直線をなす帯状に延びる。ｎ側電極１７ａの延伸部１７ｃは点在する複数の第１の電流非注入層１３ｃの間の箇所や、Ｘ方向の両端部においてｎ型窒化物半導体層と接触して導通する。
　第２の電流非注入層１３ｄは、図４１におけるＸ方向に沿って所定の間隔を設けて点在するように形成される。複数の第１の電流非注入層１３ｄは各々、図４１におけるＺ方向から見て矩形状をなし、図４１におけるＹ方向及び図Ｘ方向から見て台形状をなす（図３８及び図４０参照）。ｐ側電極１７ｂの延伸部１７ｄは第２の電流非注入層１３ｄの上方で、点在する複数の第２の電流非注入層１３ｄを跨るようにＸ方向に沿って直線をなす帯状に延びる。ｐ側電極１７ｂの延伸部１７ｄは点在する複数の第２の電流非注入層１３ｄの間の箇所や、Ｘ方向の両端部においてｐ型窒化物半導体層と接触して導通する。
　本実施形態は、ｐ側電極１７ｂの延伸部１７ｄ下の一部領域に複数の第２の電流非注入層１３ｄを形成しているところが第４の実施形態と異なる。
　一般に、ｐ側電極の延伸部下の全面に電流非注入層を形成すると、ｐ側電極の延伸部下に電流非注入層を形成しない場合と比較して、窒化物半導体発光素子の光出力は１．０ｍＷ～３．０ｍＷ程度向上する。しかしながら、その分活性層の非発光領域が増加することになるので、窒化物半導体積層部の上面に占めるｐ側電極の割合によっては、所望の光出力を得ようとすると、発光層に注入される電流値を増加させる必要が生じるという課題がある。
　本実施形態のようにｐ側電極の延伸部下の一部領域に複数の電流非注入層を形成すると、電流注入による活性層からの発光がｐ側電極の延伸部下でも可能となるとともに、電流非注入層によるｐ側電極の延伸部への戻り光の反射も同時に効率良く行うことが可能となる。また、複数の電流非注入層を設ける構造とすることにより、ｐ側電極の延伸方向での電流非注入層下への電流の回り込みも期待できるので、本実施形態を利用した場合は複数の電流非注入層の下部（の一部）での発光も期待できる。また、窒化物半導体発光素子の大面積化等に伴ってｐ側電極の延伸部を多数形成する必要がある場合は、本実施形態の構成を用いることにより、ｐ側電極の延伸部下の全面に電流非注入層を形成する場合と比較して、窒化物半導体発光素子への印加電圧の低減効果も期待できる。
　本実施形態の実施例では、ｐ側電極１７ｂの延伸部１７ｄ下に部分的に第２の電流非注入層１３ｄを形成すると、ｐ側電極１７ｂの延伸部１７ｄ下に第２の電流非注入層を形成しない場合と比較して、窒化物半導体発光素子１の光出力（ｍＷ）を０．５％～１．５％程度向上させることができる。
　このように、ｐ側電極１７ｂの延伸部１７ｄ下に複数の第２の電流非注入層１３ｄを並べて形成することで、印加電圧値を変えずに光出力を向上させることができる。光出力はｐ側電極１７ｂの延伸部１７ｄ下の複数の第２の電流非注入層１３ｄ各々の、図４１におけるＸ方向の幅（Ｗ）とピッチ（Ｐ）とを変えることで調整することができる。本実施形態では、Ｗ／Ｐ≒０．５なる関係のときに最大の光出力を得ることができた。この関係は、電流拡散層による電流広がりの効果／電流拡散層での光吸収の効果と、電流非注入層によるｐ側電極での光吸収抑制とのバランスにより決まるものと考えられる。
　窒化物半導体積層部１２と第２の電流非注入層１３ｄとの界面における光反射効果により、本実施形態の光出力の向上効果の大部分が規定できる。本実施形態では、第２の電流非注入層１３ｄの内側に入り込む光を効率良く再び窒化物半導体積層部１２側へと取り出すために、第２の電流非注入層１３ｄの図４１におけるＹ方向及びＸ方向から見た断面形状が台形をなすように構成した（図３８及び図４０参照）。しかしながら、第２の電流非注入層１３ｄの形状はこれに限定されるわけではなく、図３８及び図４０における上面が半球状などの曲面を有する形状であったり、三角錐形状をなしていたりしても良い。
　このようにして、第２の電流非注入層１３ｄの形状、幅、ピッチ等をさらに工夫することにより、第２の電流非注入層１３ｄ下の活性層への電流の回り込みも期待でき、活性層の発光面積の増大も期待できる。
　以上、本発明について実施形態をもとに説明した。この実施形態は例示であり、その各構成要素や各処理の組み合わせに色々な変形例が可能であり、本発明の範囲にあることは当業者に理解されるところである。
　たとえば、基板上に積層する窒化物半導体積層部の各エピタキシャル層については、その厚さや組成などを、所望の特性に合うものに適宜組み合わせたり変更したりすることが可能である。また、上述の実施形態において、たとえば、エピタキシャル層の追加や削除、エピタキシャル層を積層する順序を一部入れ換えてもよい。また、一部のエピタキシャル層について導電型を変更してもよい。
　また、上記実施形態では、第１の電流拡散層及び第２の電流拡散層や、第１の電流非注入層及び第２の電流非注入層を同時に形成しているが、工数が多くなることを除けば、これらの層を別々に形成してもそれ以外の本発明の効果を得ることができる。
　本発明は、液晶表示装置のバックライトや一般的照明などに高輝度光源として用いられる発光素子などに利用することができる。
　１　　　　　窒化物半導体発光素子
　１１　　　　基板
　１２　　　　窒化物半導体積層部
　１２ａ、１２ｃ　　　　露出部
　１２ｂ　　　　凸部
　１３　　　　電流非注入層
　１３ａ、１３ｃ　　　　第１の電流非注入層
　１３ｂ、１３ｄ　　　　第２の電流非注入層
　１４　　　　電流拡散層
　１４ａ、１４ｃ　　　　第１の電流拡散層
　１４ｂ　　　　第２の電流拡散層
　１５　　　　保護膜
　１７ａ　　　ｎ側電極（第１の電極）
　１７ｂ　　　ｐ側電極（第２の電極）
　１７ｃ、１７ｄ　　　延伸部
　１８　　　　段差部

Claims (9)

  1. 　基板と、
    　基板上に形成された第１導電型窒化物半導体層と、
    　前記第１導電型窒化物半導体層上に形成された活性層と、
    　前記活性層上に形成された第２導電型窒化物半導体層と、
    　前記第２導電型窒化物半導体層と前記活性層の一部が除去されて露出した前記第１導電型窒化物半導体層上の露出部と、
    　前記第２導電型窒化物半導体層上の一部領域に形成された第１の電流非注入層と、
    　前記第１の電流非注入層上に形成された第１の電流拡散層と、
    　前記第２導電型窒化物半導体層上の他の領域に形成された第２の電流拡散層と、
    　前記第１の電流拡散層上に形成された第１の電極と、
    　前記第２の電流拡散層上に形成された第２の電極と、
    　前記第１の電極から延伸され、前記第１導電型窒化物半導体層上の前記露出部の一部に至るように形成された前記第１の電極の延伸部と、
    を含むことを特徴とする窒化物半導体発光素子。
  2. 　前記第２導電型窒化物半導体層の他の領域と前記第２の電流拡散層との間に形成された第２の電流非注入層をさらに含むことを特徴とする請求項１に記載の窒化物半導体発光素子。
  3. 　前記第２の電極から延伸され、前記第２導電型窒化物半導体層上に形成された前記第２の電極の延伸部をさらに含むことを特徴とする請求項１または２に記載の窒化物半導体発光素子。
  4. 　前記第１の電流非注入層が、前記第２導電型窒化物半導体層上の一部領域と、前記第１導電型窒化物半導体層上の前記露出部の一部領域と、に形成されることを特徴とする請求項１～３のいずれかに記載の窒化物半導体発光素子。
  5. 　前記第１の電流拡散層は、前記第２導電型窒化物半導体層の一部領域上にのみ形成されていることを特徴とする請求項１～４のいずれかに記載の窒化物半導体発光素子。
  6. 　前記第１の電流拡散層は、前記第１の電極および前記第１の電極の延伸部の下部に形成されていることを特徴とする請求項１～４のいずれかに記載の窒化物半導体発光素子。
  7. 　前記第１の電流拡散層が、前記第２導電型窒化物半導体層の上面から前記第１導電型窒化物半導体層上の露出部まで達するように形成された段差部において、前記第１の電極の下部と前記第１の電極の延伸部の下部とに分離されて形成されることを特徴とする請求項６に記載の窒化物半導体発光素子。
  8. 　請求項１に記載の窒化物半導体発光素子の製造方法であって、前記第１の電流拡散層と前記第２の電流拡散層とは同時に形成されることを特徴とする窒化物半導体発光素子の製造方法。
  9. 　請求項２に記載の窒化物半導体発光素子の製造方法であって、前記第１の電流非注入層と前記第２の電流非注入層とは同時に形成されることを特徴とする窒化物半導体発光素子の製造方法。
PCT/JP2014/083549 2014-03-24 2014-12-18 窒化物半導体発光素子 WO2015145899A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016509914A JP6189525B2 (ja) 2014-03-24 2014-12-18 窒化物半導体発光素子
US15/128,138 US9741900B2 (en) 2014-03-24 2014-12-18 Nitride semiconductor light emitting element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014059562 2014-03-24
JP2014-059562 2014-03-24
JP2014-238401 2014-11-26
JP2014238401 2014-11-26

Publications (1)

Publication Number Publication Date
WO2015145899A1 true WO2015145899A1 (ja) 2015-10-01

Family

ID=54194465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/083549 WO2015145899A1 (ja) 2014-03-24 2014-12-18 窒化物半導体発光素子

Country Status (3)

Country Link
US (1) US9741900B2 (ja)
JP (1) JP6189525B2 (ja)
WO (1) WO2015145899A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195370A (ja) * 2016-04-18 2017-10-26 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135519A (ja) * 1996-09-09 1998-05-22 Toshiba Corp 半導体発光素子およびその製造方法
JP2000114595A (ja) * 1998-10-07 2000-04-21 Matsushita Electronics Industry Corp ＧａＮ系化合物半導体発光素子
JP2008192710A (ja) * 2007-02-01 2008-08-21 Nichia Chem Ind Ltd 半導体発光素子
JP2010232642A (ja) * 2009-03-02 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011139037A (ja) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd 発光ダイオード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615798B2 (en) 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP4977957B2 (ja) 2004-03-29 2012-07-18 日亜化学工業株式会社 半導体発光素子
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP5992174B2 (ja) * 2011-03-31 2016-09-14 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP6299540B2 (ja) * 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135519A (ja) * 1996-09-09 1998-05-22 Toshiba Corp 半導体発光素子およびその製造方法
JP2000114595A (ja) * 1998-10-07 2000-04-21 Matsushita Electronics Industry Corp ＧａＮ系化合物半導体発光素子
JP2008192710A (ja) * 2007-02-01 2008-08-21 Nichia Chem Ind Ltd 半導体発光素子
JP2010232642A (ja) * 2009-03-02 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011139037A (ja) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd 発光ダイオード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195370A (ja) * 2016-04-18 2017-10-26 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード
CN110061110A (zh) * 2016-04-18 2019-07-26 首尔伟傲世有限公司 发光二极管
CN110061110B (zh) * 2016-04-18 2021-09-21 首尔伟傲世有限公司 发光二极管
US11239387B2 (en) 2016-04-18 2022-02-01 Seoul Viosys Co., Ltd. Light emitting diode with high efficiency

Also Published As

Publication number Publication date
US9741900B2 (en) 2017-08-22
JPWO2015145899A1 (ja) 2017-04-13
JP6189525B2 (ja) 2017-08-30
US20170098737A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
EP2339654B1 (en) Light emitting diode
JP6485019B2 (ja) 半導体発光素子
JP4882792B2 (ja) 半導体発光素子
JP5776535B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2015060886A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2004071644A (ja) 窒化物半導体発光素子
JP2013125929A5 (ja)
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2014127565A (ja) 半導体発光素子
JP2008218440A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2012124219A (ja) 半導体発光素子
JP2014041886A (ja) 半導体発光素子
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TW201637240A (zh) 半導體發光元件及其製造方法
JP5165254B2 (ja) フリップチップ型の発光素子
WO2014192226A1 (ja) 発光素子
JP2012080104A (ja) 半導体発光素子及びその製造方法
WO2016152397A1 (ja) 窒化物半導体発光素子
US9130108B2 (en) Light-emitting diode and method for manufacturing thereof
JP6189525B2 (ja) 窒化物半導体発光素子
JP5543164B2 (ja) 発光素子
US11276801B2 (en) Light-emitting element
JP6686913B2 (ja) 発光素子
JP2014041999A (ja) 半導体発光素子
CN103606604B (zh) 一种发光二极管的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14886914

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016509914

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15128138

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14886914

Country of ref document: EP

Kind code of ref document: A1