JP6485019B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6485019B2
JP6485019B2 JP2014244157A JP2014244157A JP6485019B2 JP 6485019 B2 JP6485019 B2 JP 6485019B2 JP 2014244157 A JP2014244157 A JP 2014244157A JP 2014244157 A JP2014244157 A JP 2014244157A JP 6485019 B2 JP6485019 B2 JP 6485019B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
insulating film
light emitting
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014244157A
Other languages
English (en)
Other versions
JP2015135951A5 (ja
JP2015135951A (ja
Inventor
佐野　雅彦
雅彦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014244157A priority Critical patent/JP6485019B2/ja
Publication of JP2015135951A publication Critical patent/JP2015135951A/ja
Publication of JP2015135951A5 publication Critical patent/JP2015135951A5/ja
Application granted granted Critical
Publication of JP6485019B2 publication Critical patent/JP6485019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Description

本発明は、半導体発光素子に関し、特に光取出し効率の高い半導体発光素子に関する。
窒化物半導体を用いた発光素子は、近紫外光から赤色光まで幅広い発光波長の発光素子を製造することができる発光素子として知られている。窒化物半導体発光素子の一般的な基本構造では、絶縁性基板の上にｎ型窒化物半導体層、活性層及びｐ型窒化物半導体層がこの順で積層され、さらに、ｐ型窒化物半導体層の上面には、ｎ型窒化物半導体層及びｐ型窒化物半導体層に通電するためのｎ側電極及びｐ側電極が形成されている。
電極構造は、発光素子の特性（例えば、発光素子の出力、光取出し効率、素子抵抗など）に影響を及ぼし得るため、発光素子の特性を向上するために、電極構造について様々な研究が行われている。例えば、ｐ型窒化物半導体層の上面を発光面とする発光素子において、この発光面に形成された金属電極は遮光部材として機能してしまうため、光取出し効率を低下させる原因となる。特に、発光素子全体に電流を拡散させるために、ｎ側電極とｐ側電極の各々が、金属から成る延伸電極を有する形態では、延伸電極も遮光部材となるため、さらに光取出し効率が低下する。
この問題に対して、発光面側から観察したときにｐ側電極とｎ側電極（主に、それらの延伸電極）の一部が重なるように、それらの電極を、絶縁層を介して積層した電極配線が知られている（例えば特許文献１）。一部が重なることにより（重ならない電極配線に比べて）電極による遮光面積が減るので、光取出し効率を高めことができる。
特許文献１では、各電極と半導体層との間には絶縁膜が設けられており、電極と半導体層との間は複数の貫通電極によって導通されている。しかしながら、遮光面積を減らすためにｎ側電極及びｐ側電極を互いに重ねているので、貫通電極と各電極とを接続しにくい。そこで、各電極に、発光面と平行な面内に延在する突出部を複数設けて、この突出部において貫通電極と接続している。なお、ｎ側電極の突出部とｐ側電極の突出部は、発光面側から観察したときに互いに重ならないように配置されている。
特開２０１２−１１４３４３号公報
各電極に設けた突出部は電極と同様に金属膜から形成されているため、複数設けた突出部によって遮光面積が増加してしまい、光取出し効率を十分に向上できない。
そこで、本発明は、光取出し効率の高い半導体発光素子を提供することを目的とする。
本発明の半導体発光素子は、
ｎ型又はｐ型のいずれか一方の第１導電型半導体層、発光層及び他方の第２導電型半導体層を、下面側から上面側に向かって順に有し、前記上面側から光を取り出す半導体発光素子であって、
前記第１導電型半導体層上に設けられ、第１パッド部と、前記第１パッド部から延伸する第１延伸部と、を有する第１電極と、
前記第１延伸部を覆う第１絶縁膜と、
前記第２導電型半導体層の上面に接続され、前記第１絶縁膜上に延在する透光性電極と、
前記第１絶縁膜上において前記透光性電極に接続された第２電極であって、第２パッド部と、前記第２パッド部から前記第１延伸部に沿って延伸し前記第１延伸部と重なるように配置された第２延伸部と、を有する第２電極と、
を備えることを特徴とする。
本発明によれば、第２延伸部が第１延伸部と重なるように配置されているので、重なった面積分だけ遮光面積を減少させることができる。そして、第２電極は、第２導電型半導体層の上面に接続された透光性電極を介して第２導電型半導体層と接続されているので、特許文献１のような突出部を設ける必要がない。これにより、本発明の発光素子は、高い光取出し効率を実現することができる。
本発明の実施の形態１に係る発光素子の概略上面図である。 （ａ）は図１のＡ−Ａ線における断面図、（ｂ）はＢ−Ｂ線における断面図、（ｃ）はＣ−Ｃ線における断面図である。 本発明の実施の形態１に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図３のＡ−Ａ線における断面図、（ｂ）はＢ−Ｂ線における断面図、（ｃ）はＣ−Ｃ線における断面図である。 本発明の実施の形態１に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図５のＡ−Ａ線における断面図、（ｂ）はＢ−Ｂ線における断面図、（ｃ）はＣ−Ｃ線における断面図である。 本発明の実施の形態１に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図７のＡ−Ａ線における断面図、（ｂ）はＢ−Ｂ線における断面図、（ｃ）はＣ−Ｃ線における断面図である。 本発明の実施の形態１に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図９のＡ−Ａ線における断面図、（ｂ）はＢ−Ｂ線における断面図、（ｃ）はＣ−Ｃ線における断面図である。 本発明の実施の形態２に係る発光素子の概略上面図である。 （ａ）は図１１のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態２に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図１３のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態２に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図１５のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態２に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図１７のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態２に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図１９のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態２に係る発光素子の概略上面図である。 （ａ）は図２１のＤ−Ｄ線における断面図、（ｂ）はＥ−Ｅ線における断面図、（ｃ）はＦ−Ｆ線における断面図である。 本発明の実施の形態３に係る発光素子の概略上面図である。 （ａ）は図２３のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図２５のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図２７のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図２９のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図３１のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図３３のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態３に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図３５のＧ−Ｇ線における断面図、（ｂ）はＨ−Ｈ線における断面図、（ｃ）はＩ−Ｉ線における断面図である。 本発明の実施の形態４に係る発光素子の概略上面図である。 （ａ）は図３７のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図３９のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図４１のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図４３のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図４５のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図４７のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。 本発明の実施の形態４に係る発光素子の製造方法を説明するための概略上面図である。 （ａ）は図４９のＪ−Ｊ線における断面図、（ｂ）はＫ−Ｋ線における断面図、（ｃ）はＬ−Ｌ線における断面図である。
以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
＜実施の形態１：図１〜図１０＞
図１〜２に示す本発明に係る発光素子１は、特に、発光素子１の上面１ａ側から光を取り出すような実装形態（いわゆる、フェースアップ実装）に適した発光素子１である。本実施の形態の第１の特徴は、発光素子１の上面１ａ側から観察したときに、第２電極２０の第２延伸部２２が第１電極１０の第１延伸部１２と重なるように配置されていることである（図１、図２（ａ）〜図２（ｃ））。第２の特徴は、第２電極２０が第１絶縁膜３１の上側に形成されており、第２電極２０と第２導電型半導体層５３との導通は、第２導電型半導体層５３の上面５３ａから第１絶縁膜３１上まで延在された透光性電極２５を介して行われることである（図２（ａ）〜図２（ｃ））。
以下、図面を参照しながら、本実施の形態に係る発光素子１について詳述する。
図１〜図２に示す発光素子１は、下面１ｂ側に基板６０が配置され、上面１ａ側に半導体積層体５０が配置されている。また、半導体積層体５０の上面には、発光素子１に通電するための電極１０、２０が形成されている。
半導体積層体５０は、発光素子１の下面１ｂ側から上面１ａ側に向かって（つまり、基板６０の上面６０ａから、発光素子１の上面１ａに向かって）、第１導電型半導体層（ｎ型半導体層）５１、発光層５２及び第２導電型半導体層（ｐ型半導体層）５３を順に有している。図２に示すように、半導体積層体５０のｐ型半導体層５３側には、ｎ型半導体層５１を露出させるための露出部５５が設けられている。
露出部５５内に露出したｎ型半導体層５１上には、第１電極（ｎ側電極）１０が設けられている。ｎ側電極１０は、第１パッド部（ｎ側パッド部）１１と、ｎ側パッド部１１から延伸する第１延伸部（ｎ側延伸部）１２とを有している。ｎ側パッド部１１は、発光素子１に通電する際に金属ワイヤ等を接続するために使用される部分であり、ｎ側延伸部１２は、ｎ型半導体層５１に電流を広げるために設けられた部分である。
本実施の形態では、ｎ型半導体層５１とｎ側延伸部１２とが接触することにより、ｎ型半導体層５１とｎ側電極１０とが電気的に接続される。ｎ側パッド部１１は、ｎ側延伸部１２の上に設けられている（図２（ａ））。
図２に示すように、露出部５５内に設けられたｎ側延伸部１２は、第１絶縁膜３１によって覆われている。第１絶縁膜３１には開口３１ｃが設けられており、その開口３１ｃからはｎ側パッド部１１が露出している（図１、図２（ａ））。このように、ｎ側延伸部１２は、外部環境からほぼ絶縁されているが、ｎ側パッド部１１を介して外部電源と導通することができる。
上記第１絶縁膜３１はさらに、露出部５５の側面５５ｃを覆ってもよい。なお、側面５５ｃを確実に絶縁するために、露出部５５を超えて、露出部５５近傍のｐ型半導体層５３の上面５３ａまで第１絶縁膜３１を延在させてもよい。
そして、ｎ側延伸部１２と露出部５５の側面５５ｃとの間は、第１絶縁膜３１によって絶縁されている。これにより、ｎ側延伸部１２が、側面５５ｃに露出した活性層５２及び／又はｐ型半導体層５３に接触するのを確実に回避できる。
ｐ型半導体層５３の上面５３ａ側には、当該上面５３ａに接続され透光性電極２５が設けられている。透光性電極２５は、発光素子１内で発光した光を透過させつつ、ｐ型半導体層５３に電流を拡散するために設けられている。
この透光性電極２５は、さらに第１絶縁膜３１上に延在して、発光素子１の上面１ａのほぼ全面を覆っている（図１）。なお、透光性電極２５には開口２５ｃが設けられており、その内径は、第１絶縁膜３１の開口３１ｃの内径より大きくされている。そして、透光性電極２５には開口２５ｃから、第１絶縁膜３１の開口３１ｃ全体が露出するように位置決めすることにより、透光性電極２５とｎ側電極１０（ｎ側延伸部１２及びｎ側パッド部１１）とが接触するのを回避することができる（図１、図２（ａ））。
透光性電極２５の上には、第２電極（ｐ側電極）２０が、透光性電極２５と接続された状態で設けられている。ｐ側電極２０は、第２パッド部（ｐ側パッド部）２１と、前記第２パッド部から延伸する第２延伸部（ｐ側延伸部）２２とを有している。ｐ側パッド部２１は、発光素子１に通電する際に金属ワイヤ等を接続するために使用される部分であり、ｐ側延伸部２２は、透光性電極２５及びｐ型半導体層５３に電流を広げるために設けられた部分である。
ｐ側電極２０は、第１絶縁膜３１上において透光性電極に接続されている。図１に示されているように、ｐ側延伸部２２は、ｎ側延伸部１２に沿って延伸している。そして、ｐ側延伸部２２は、発光素子１の上面１ａから見たときにｐ側延伸部２２とｎ側延伸部１２とが重なるように配置されている（図１、図２（ａ）〜図２（ｃ））。なお、ｐ側パッド部２１の直下にも、ｎ側電極１０が存在していてよい。
この発光素子１を発光させると、活性層５２からの光の多くは、ｐ型半導体層５３と透光性電極２５とを透過して、発光素子１の上面１ａから取り出される（図２（ｂ）、（ｃ））。また、発光した光の一部は半導体積層体５０内で反射されて横方向に伝播する。伝播した光は、例えば露出部５５の下側に位置するｎ型半導体層５１内に侵入して、ｎ側電極１０の下面に到達することがある。その光は、ｎ側電極１０で反射されて、ｎ側電極１０より上側の領域には到達しない。本発明では、ｐ側電極２０の少なくとも一部がｎ側電極１０の上側に設けられているので、ｐ側電極２０の当該少なくとも一部には光は到達しない。
一般的な発光素子と比較すると、発光効率を高める観点から、通常はｐ側電極とｎ側電極とを離して配置するので、ｐ側電極はｎ側電極と重なることはない。そのため、半導体積層体５０内を伝播する光は、ｎ側電極だけでなく、ｐ側電極にも到達する。ｎ側電極もｐ側電極も光を遮ってしまうため、光の取出し効率が低下する原因にもなっていた。
これに対して、本発明では、ｐ側電極２０の少なくとも一部がｎ側電極１０と重なるように設けることにより、ｐ側電極２０の少なくとも一部には光が到達しない。これにより、ｎ側電極１０とｐ側電極２０の面積を減らすことなしに、遮光面積だけを低減でき、その結果として光取出し効率を向上することができる。
特に、窒化物半導体発光素子の場合、本実施の形態の構成による光取出し効率の向上効果は顕著である。
ｎ型窒化物半導体用のｎ側電極には、例えばＡｌなどの反射率の高い金属材料を利用できる。よって、ｎ側電極の反射率を高めて、ｎ電極に到達する光の吸収を抑制し、最終的な光取出し効率を高めることができる。
その一方、ｐ型窒化物半導体のｐ側電極には、以下の理由から、Ａｌを使用するのが困難である。ｐ型窒化物半導体の電気抵抗が高いため、そのほぼ全面に電極を接触させる必要があり、多くの場合に導電性酸化物（例えばＩＴＯ）から成る透光性電極を設けている。Ａｌから成るｐ側電極をこの透光性電極に接触させると、透光性電極との接触面からＡｌが酸化して絶縁化（Ａｌ２Ｏ３化）し、透光性電極とｐ側電極との間が絶縁されるおそれがある。
このような理由から、ｐ側電極には、反射率の高い金属材料を用いることができない。よって、（低反射率材料から形成した）ｐ側電極に光が到達すると、ｐ側電極による光吸収が生じて、光取出し効率が低下する。
これに対して、本実施の形態の発光素子１によれば、ｐ側電極に到達する光が低減されるので、ｐ側電極を低反射率材料から形成した場合であっても、ｐ側電極による光吸収が確実に低減できるので、光取出し効率を向上させることができる。
ところで、特許文献１には、ｎ側電極とｐ側電極とを部分的に重ねることについては開示されている。しかしながら、特許文献１では、ｎ側及びｐ側電極の各々をｎ型及びｐ型半導体層の各々と通電させるために、絶縁膜や半導体層を貫通する貫通電極を用いている点と、その貫通電極を各電極に接続するために、各電極が複数の突出部を有している点が、本発明と相違する。この相違点により、特許文献１に開示された発光素子には、いくつかの課題が存在する。
特許文献１の発光素子に設けられる貫通電極は内径が小さいので、貫通電極の電気抵抗が高くなりやすい。また、貫通電極は内径が小さいので、貫通電極が半導体層に接触する接触面積も小さくなり、貫通電極と半導体積層体との間における接触抵抗が高くなる。これらの電気抵抗の上昇により、発光素子全体としても電気抵抗が上昇してしまう。
特に、窒化物半導体発光素子の場合、ｐ型窒化物半導体層が高抵抗であるので、ｐ型窒化物半導体層とｐ側貫通電極との接触抵抗は特に高くなるだろう。なお、引用文献１にはｐ型窒化物半導体層の上面に透光性電極を形成できることが開示されているものの、透光性電極を形成する導電性酸化物材料（例えばＩＴＯ）は、金属材料に比べれば十分に抵抗が高い。従って、小直径の貫通電極を用いる限りは、発光素子の電気抵抗を顕著に低減できる効果は期待できない。
また、特許文献１において各電極に設けられる突出部は、電極と同じ金属材料から形成されているため、突出部によって遮光面積が増加してしまう。つまり、特許文献１では、ｎ側電極とｐ側電極とを部分的に重ねて遮光面積を減らす一方で、これらの電極と半導体層とを電気的に接続するために突出部を設けて遮光面積を増やさざるを得ないので、遮光面積の低減による光取出し効率の向上効果が十分に得られない。
さらに、特許文献１では、貫通電極と半導体層との接触面積が小さいので、１つの貫通電極から電流が広がる範囲は狭く、貫通電極の個数が少なければ発光分布は悪くなると考えられる。しかしながら、発光分布を良好するために貫通電極の個数を増やせば、突出部の個数も増やすことになるため、特許文献１の課題である遮光面積の低減の観点からは、貫通電極の個数を抑制せざるを得ず、結果として良好な発光分布を実現することは困難である。
これに対して、本実施の形態の発光素子１では、ｎ側電極１０の下面（ｎ側延伸部１２の下面）全体がｎ型半導体層５１と接触し（図２（ａ）〜（ｃ））、ｐ側電極２０と接続された透光性電極２５がｐ型半導体層５３と広く接触していることから、各電極と各半導体層との間における接触抵抗を低く抑えることができる。加えて、本実施の形態の発光素子１では、ｐ側電極２０とｐ型半導体層５３とを電気的に接続する部材として透光性電極２５を用いているので、光の取り出し効率を低下させることなく、ｐ側電極２０と透光性電極２５との接触面積を大きくできる。例えば、透光性電極２５とｐ側電極２０とは、ｐ側延伸部２２の下面全体で接触している（図２（ａ）〜（ｃ））。これにより、透光性電極２５とｐ側電極２０との間の接触抵抗を低減することができる。よって、発光素子１全体の電気抵抗を低減することができる。よって、光束（ルーメン（ｌｍ））を消費電力（Ｗ）で割ることによって得られる「電力効率（ｌｍ／Ｗ）」を向上することができる。
また、本実施の形態では、ｎ側電極１０はｎ型半導体層５１と直接接触し、ｐ側電極２０は透光性を有する透光性電極２５により接続している。つまり、本実施の形態では、特許文献１のように遮光性の突出部を追加で設ける必要がないので、ｎ側電極１０とｐ側電極２０とを重ねたことによる遮光面積の低減による光取出し効率の向上効果を十分に得ることができる。すなわち、本実施の形態により、高出力の発光素子１を提供することができる。上面視において、発光素子１の全体に対してｎ側電極１０及びｐ側電極２０が占める割合は、例えば、発光素子１の全体の面積の２０％以下とすることができる。
さらに、本実施の形態では、上述したようにｎ側電極１０の下面（ｎ側延伸部１２の下面）全体がｎ型半導体層５１と接触し（図２（ａ）〜（ｃ））、ｐ側電極２０と接続された透光性電極２５がｐ型半導体層５３と広く接触しているので、電流を広範囲に広げることができる。これにより、発光強度分布に優れた（つまり、発光強度の偏りの少ない）発光素子を提供することができる。
なお、本実施の形態の発光素子１では、ｐ側電極２０は、第１絶縁膜３１を介してｎ側電極１０上に形成されているので、ｐ側電極２０及びｎ側電極１０の形状や形成位置を、互いの位置関係等に制限されずに決定することができる。よって、発光強度分布を考慮して、ｐ側電極２０及びｎ側電極１０の各々を、発光素子１の中心線に対して線対称に形成して、発光強度の面内均一性を向上することもできる。
このように、本実施の形態の発光素子１によれば、発光素子１の低抵抗化、高出力化及び高電力効率化（ｌｍ／Ｗ）のうち少なくとも１つの効果（好ましくは複数の効果）を実現することができる。
本実施の形態では、ｎ側延伸部１２は、ｎ型半導体層５１の上にのみ形成されているので、短絡のリスクが低い。具体的には、例えばｎ側延伸部１２の一部を、絶縁膜を介してｐ型半導体層５３上に形成する形態（後述の実施の形態２〜４等）を仮定すると、絶縁膜に亀裂や隙間等があればｎ側延伸部１２とｐ型半導体層５３とが接触して、電流がリークするおそれがある。これに対して本実施の形態のように、ｎ側延伸部１２は、ｎ型半導体層５１の上にのみ形成されているので、そのようなリークする危険性を回避することができる。
なお、本実施の形態では、第１絶縁膜３１上に延在された透光性電極２５の上にｐ側電極２０が重なるように設ける形態を示しているが、これに限定されず、透光性電極２５とｐ側電極２０とが電気的に繋がっていればよい。例えば、透光性電極２５とｐ型半導体層５３とを同じ平面内に重ならないように形成して、互いの縁部を接触させる形態とすることもできる。また、第１絶縁膜３１上に直接ｐ側電極２０を設けた上で、第１絶縁膜３１及びｐ側電極２０を覆うように透光性電極２５を設けることもできる。なお、後者の場合には、透光性電極２５に、ｐ側電極２０のｐ側パッド部２１を露出させるための開口を設けることにより、ｐ側パッド部２１にワイヤボンディング等をすることができる。なお、ｐ側電極２０と透光性電極２５との接触面積は大きいことが好ましい。例えば、互いの縁部のみを接触させる形態よりも、一方の電極の上に他方の電極が重なるように設ける形態の方が接触面積を大きくできる。
また、本実施の形態のように、上面視においてｐ側電極２０は、ｎ側電極１０と完全に重なっているのが望ましいが（図１、図２）、必ずしもこれに限定されない。特に、少なくともｐ側延伸部２２の大部分（例えばｐ側延伸部２２の７０％以上、好ましくは８０％以上、より好ましくは９０％以上）がｎ側電極１０と重なっていれば、十分に光取出し効率を向上する効果が得られる。
これは、ｐ側パッド部２１は、強発光領域（通常は発光素子１の中央付近）から遠く離れた位置、例えば発光素子の縁部近傍に形成することもできるのに対して、ｐ側延伸部２２は強発光領域に十分な電流を拡散するため、発光素子の中央近傍にも形成され得るためである。例えば、本実施の形態では、ｐ側延伸部２２２は、発光素子１の中央を横切っている。このように、ｐ側延伸部２２はｐ側パッド部２１に比べて遮光作用が顕著になりやすい。よって、ｐ側延伸部２２の大部分をｎ側電極１０と重ねることにより、遮光面積を低減することができ、これにより、光取出し効率を効率よく向上させることができる。
さらに、上面視において、ｐ側電極２０の９０％以上がｎ側電極１０と重なっているのが好ましい。より好ましくはｐ側電極２０の９５％以上、さらに好ましくは９８％以上、最も好ましくは１００％（例えば図１〜図２の発光素子１）がｎ側電極１０と重なっており、これにより、ｐ側電極２０に到達する光が著しく少なくできるので、発光素子の光取出し効率が向上できる。
また、上面視において、ｎ側延伸部１２は、同じ方向に延伸する部分を複数有することが好ましい。例えば、図２（ｂ）に示されるｎ側延伸部１２１の一部は、図１に示すように、同じ方向に延伸しており、平行に配置されている。また、図２（ｃ）に示されるｎ側延伸部１２１〜１２３は、図１に示すように、同じ方向に延伸しており、平行に配置されている。ｎ側延伸部１２の上に形成されるｐ側延伸部２２も同様に、同じ方向に延伸する部分を複数有することが好ましい。これによって、発光素子１をより均一に発光させることができ、発光効率を向上させることができる。
次に図１〜図１０を参照しながら、本実施の形態に係る発光素子１の製造方法について説明する。
＜１．半導体積層体５０の形成＞
図３〜図４に示すように、基板６０の上面６０ａ上にｎ型半導体層５１、発光層５２及びｐ型半導体層５３をこの順に形成して半導体積層体５０を形成した後、ｐ型半導体層５３及び発光層５２を部分的に除去して、ｎ型半導体層５１が露出した露出部５５を形成する。本実施の形態では、露出部５５は溝状部分であり（図４（ｂ）、図４（ｃ））、上面視すると所定の形状を描いている（図３）。この実施の形態における露出部５５は、図３の上面視においては、略正方形に延在する第１の部分と、前記第１の部分のうち対向する２辺（図３では、左右に離間して、上下方向に延びている平行な２辺）の中点を繋ぐように左右方向に延びている第２の部分と、第１の部分と第２の部分との交点に設けられた円形部分とを有している。
露出部５５は、様々な方法で設けることができる。
例えば、上述したように、基板６０上に半導体積層体５０を均一に積層した後に、ｐ型半導体層５３及び発光層５２をエッチング等により部分的に除去する方法である。この方法は技術的に確立されているので、比較的実施しやすい利点がある。
別の方法としては、基板６０上に半導体積層体５０を形成する際に、基板６０の上面６０ａの全面にｎ型半導体層５１を形成した後、発光層５２及びｐ型半導体層５３が形成されない部分（これが後に露出部５５になる）が残るように、発光層５２及びｐ型半導体層５３を所定のパターンで形成する方法がある。この方法は、発光層５２及びｐ型半導体層５３を部分的に除去する工程が不要になる反面、発光層５２及びｐ型半導体層５３を所定パターンで成長させるための特殊な操作が必要になる。
＜２．ｎ側延伸部１２の形成＞
図５〜図６に示すように、露出部５５の底面から露出したｎ型半導体層５１の上にｎ側延伸部１２（１２１〜１２３）を形成する。ここで、ｎ側延伸部１２を３つの符号１２１〜１２３で表示しているが、上面図（図５等）と断面図（図６等）との間のｎ側延伸部１２の対応関係を明確にするためである。
ｎ側延伸部１２を露出部５５内に設けることにより、ｎ型半導体層５１とｎ側延伸部１２とが電気的に接続される。なお、ｎ型半導体層５１とｎ側延伸部１２とが電気的に接続されていればよいので、図６に示すようにｎ型半導体層５１の上にｎ側延伸部１２を直接形成する以外に、ｎ型半導体層５１とｎ側延伸部１２との間に導電性の部材を介在させてもよい。
ｎ側延伸部１２を形成する際は、ｎ側延伸部１２が側面５５ｃに接触することのないように、露出部５５の側面５５ｃから離して形成する。これにより、ｎ側延伸部１２が露出部５５の側面５５ｃに接触して、側面５５ｃから露出した発光層５２及び／又はｐ型半導体層５３とｎ側延伸部１２とが接触して、短絡を起こすのを回避できる。
＜３．第１絶縁膜３１の形成＞
図７〜図８に示すように、露出部５５内に設けられたｎ側延伸部１２を覆うように、第１絶縁膜３１を形成する。第１絶縁膜３１には、ｎ側延伸部１２を部分的に露出させるための開口３１ｃが設けられている。この第１絶縁膜３１は、ｎ側延伸部１２をｐ側の電極（ｐ側電極２０及び透光性電極２５）から絶縁するものである。また、これらｐ側及びｎ側の電極が露出部５５の側面５５ｃに接触することを防止するために、第１絶縁膜３１は、さらに露出部５５の側面５５ｃを覆うことが好ましい。なお、このときに、側面５５ｃを確実に絶縁するために、第１絶縁膜３１を、露出部５５を超えて、露出部５５近傍のｐ型半導体層５３の上面５３ａまで延在させてもよい。
また、上記「２．ｎ側延伸部１２の形成」で説明したように、ｎ側延伸部１２の形成の際には、ｎ側延伸部１２と露出部５５の側面５５ｃとの間に隙間を設けている。第１絶縁膜３１を形成する際に、この隙間も第１絶縁膜３１で埋めることにより、ｎ側延伸部１２と側面５５ｃとの間を確実に絶縁することができる。
＜４．透光性電極２５の形成＞
図９〜図１０に示すように、ｐ型半導体層５３の上面５３ａと第１絶縁膜３１の上面３１ａをほぼ全て覆うように、透光性電極２５を形成する。これにより、透光性電極２５は、ｐ型半導体層５３の上面５３ａと接続し、且つ第１絶縁膜３１上に延在した状態となる。
透光性電極２５には開口２５ｃが設けられており、その内径は、第１絶縁膜３１の開口３１ｃの内径より大きくされている。そして、透光性電極２５には開口２５ｃから、第１絶縁膜３１の開口３１ｃ全体が露出するように位置決めされている。これにより、透光性電極２５の開口２５ｃ及び第１絶縁膜３１の開口３１ｃを通して、ｎ側延伸部１２を部分的に露出し、且つｎ側延伸部１２に透光性電極２５が接触するのを回避できる。
透光性電極２５がＩＴＯ等の導電性酸化物からなる場合は、透光性電極２５を形成した後に、透光性電極２５とｐ型半導体層５３との間の接触抵抗の低減と、透光性電極２５の透明度の上昇のために、熱処理を行い得る。なお、熱処理は、透光性電極２５を形成した後で、発光素子１が完成するまでのどの段階で行ってもよい。例えば、ｐ側電極２０を形成する前に熱処理を行う。
＜５．ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）とｎ側パッド部１１の形成＞
図１〜２に示すように、透光性電極２５上にｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）を形成して、ｐ側電極２０を透光性電極２５に接続する。このとき、ｐ側延伸部２２は、ｎ側延伸部１２に沿って延伸した形状で形成されており（図１）、第１絶縁膜３１を介してｎ側延伸部１２と重なるように配置されている（図１、図２）。この例では、ｐ側パッド部２１とｐ側延伸部２２とは、同時に、一体として形成しているが、これに限定されない。例えば、ｐ側パッド部２１とｐ側延伸部２２とを異なる厚さにする場合や、異なる金属で形成する場合には、別々の工程で形成してもよい。また、ｐ側パッド部２１を厚く形成するためにまずはｐ側パッド部２１とｐ側延伸部２２とを同時に形成し、その後にｐ側パッド部２１上だけに、追加の金属層を形成してもよい。
ｐ側電極２０の形成と同時に、透光性電極２５の開口２５ｃ及び第１絶縁膜３１の開口３１ｃを通して露出しているｎ側延伸部１２の上に、ｎ側パッド部１１を形成してもよい。ｐ側電極２０とｎ側パッド部１１とを同時に形成することにより、製造工程の数を減らすことができる。ただしこれに限定されず、ｐ側電極２０とｎ側パッド部１１とを異なる金属材料から形成する等の場合には、それらを別々に形成してもよい。なお、ここでは、ｎ側パッド部１１としてｎ側延伸部１２とは別の部材を設けたが、別の部材を設けずにｎ側延伸部１２の一部をｎ側パッド電極とすることもできる。この場合は、ｎ側延伸部１２の最表面を金属ワイヤ等との接続に適した材料（Ａｕ等）で形成すればよい。
このようにして得られた本実施の形態に係る発光素子１は、ｐ側電極２０のｐ側延伸部２２が、ｎ側電極１０のｎ側延伸部１２と重なるように配置されているので、重なった面積分だけ遮光面積を減少させることができる。そして、ｐ側電極２０は、ｐ型半導体層５３の上面５３ａに接続された透光性電極２５を介してｐ型半導体層５３と接続され、ｎ側電極１０は、露出部５５から露出したｎ型半導体層５１上に形成することによりｎ型半導体層５１と接続されているので、特許文献１のように貫通電極を設ける必要も、そして貫通電極と接続するための突出部を設ける必要もない。これにより、本実施の形態に係る発光素子１は、光取出し効率を向上させることができる。
＜実施の形態２：図１１〜図２２＞
図１１〜１２に図示した本実施の形態に係る発光素子２は、露出部５５の形態を変更した点と、それに付随して、第１絶縁膜３１に加えて第２絶縁膜３２を設けた点で、実施の形態１の発光素子１と相違する。その他の点は、実施の形態１の発光素子１とほぼ同様である。実施の形態１との相違点を中心に、以下に詳述する。
図１１〜図１２に示す本実施の形態に係る発光素子２では、図１３のように、複数の露出部５５が、分離した状態で設けられている。実施の形態１のように連続した露出部５５（図３）と比較して分かるように、複数の露出部５５に分離することにより、露出部５５の面積を大幅に減らすことができる。露出部５５は発光層５２及びｐ型半導体層５３を除去することによって設けられているので、露出部５５の面積を減らすことにより、発光層５２をより多く残すことができる。そのため、本実施の形態では、発光素子２の発光出力を向上させることができる。
ｎ側電極１０のｎ側延伸部１２を設ける際は、互いに離れて配置されている複数の露出部５５（図１３）を繋ぐようにｎ側延伸部１２を配線する（図１７）。このとき、ｎ側延伸部１２は、露出部５５の底面（ｎ型半導体層５１が露出している）から、露出部５５の側面５５ｃを経由し、隣接する２つの露出部５５間に位置するｐ型半導体層５３の上面５３ａ上に延在して、隣接する露出部５５に到達する（図１７、図１８（ａ））。ここで、露出部５５の側面５５ｃからは、活性層５２及びｐ型半導体層５３が露出しているので、ｎ側延伸部１２が側面５５ｃに接触すれば、側延伸部１２とそれらの層５２、５３とが短絡する。また、側延伸部１２をｐ型半導体層５３の上面５３ａ上に直接延在させれば、側延伸部１２とｐ型半導体層５３とが短絡する。
そこで、本実施の形態では、露出部５５を形成した後、ｎ側延伸部１２を配線する経路上において、露出部５５の側面５５ｃとｐ型半導体層５３の上面５３ａとを、第２の絶縁膜３２によって覆っている（図１２、図１５、図１６）。これにより、複数の露出部５５間を繋ぐようにｎ側延伸部１２を配線したときに、ｎ側延伸部１２が活性層５２及びｐ型半導体層５３と短絡するのを回避できる。
第２の絶縁膜３２を設ける際には、露出部５５の位置に合わせて（より正確には、露出部５５内に露出したｎ型半導体層５１の位置に合わせて）開口３２ｃを設ける必要がある。この開口３２ｃを通して、ｎ側延伸部１２は露出部５５内に露出したｎ型半導体層５１に接続することができる。
分離した複数の露出部５５の配置については、ｎ側延伸部１２の配線経路に沿って配置さえされていれば特に限定はなく、例えば露出部５５の間隔、形成する個数等については任意に変更可能である。ここで、露出部５５を、ｎ側パッド部１１及び／又はｐ側パッド部２１が形成される位置から外して形成するのが好ましい（図１２（ａ））。
ｎ側パッド部１１の直下において、ｎ側延伸部１２がｎ型半導体層５１と接続していると、ｎ側パッド部１１に通電されたときに、電流がｎ側パッド部１１からそのまま直下のｎ型半導体層５１に流れやすい。そのため、ｎ側パッド部１１近傍の発光強度が高くなりやすく、発光強度分布の均一性が低下する可能性がある。そこで、ｎ側パッド部１１の直下には露出部５５を設けないことにより（つまり、ｎ側パッド部１１を、第１絶縁膜３１を介してｐ型半導体層５３上に配置することにより）、ｎ側パッド部１１の近傍における強発光を抑制して、均一な発光強度分布に近づけることができる。
また、ｐ側パッド部２１も、第１絶縁膜３１上に配置されていることにより、ｐ側パッド部２１からそのまま直下のｐ型半導体層５３に電流が流れることがないので、ｐ側パッド部２１の直下に電流が集中するのを抑制して、発光強度を均一な分布に近づけることができる。
分離した複数の露出部５５の個々の形状は任意形状にすることができる。図１３では、個々の露出部５５は、略長方形をしているが、これに限定されず、任意の形状（例えば、円形、楕円形、正方形、多角形等）にすることもできる。個々の露出部５５の面積は、ｎ側電極１０とｎ型半導体層５１との接触抵抗が高くなりすぎない程度とすることが好ましい。例えば、複数の露出部５５の合計面積は、発光素子１の全体の面積の１０％以下とすることが好ましい。ｎ側電極１０は、露出部５５のほぼ全領域と接触することが好ましい。
次に図１１〜図２２を参照しながら、本実施の形態に係る発光素子２の製造方法について説明する。
＜１．半導体積層体５０の形成＞
実施の形態１と同様に、基板６０の上面６０ａに半導体積層体５０を形成し、次いでｐ型半導体層５３及び発光層５２を部分的に除去して露出部５５を形成する（図１３〜図１４）。但し、露出部５５の形態については実施の形態１とは異なり、分離した複数の露出部５５として形成している（図１３〜図１４）。
＜２．第２絶縁膜３２の形成＞
実施の形態１とは異なり、第２絶縁膜３２を形成する。第２絶縁膜３２は、ｎ側延伸部１２を配線する経路上において、露出部５５の側面５５ｃとｐ型半導体層５３の上面５３ａとを覆うように設けられる（図１５〜図１６）。第２絶縁膜３２には、各露出部５５の位置に合わせて開口３２ｃが設けられている。後で設けられるｎ側延伸部１２は、この開口３２ｃを通して、各露出部５５から露出しているｎ型半導体層５１に接続することができる。
＜３．ｎ側延伸部１２の形成＞
実施の形態１と同様に、ｎ側延伸部１２（１２１〜１２３）を形成する（図１７〜図１８）。但し、ｎ側延伸部１２は、露出部５５の底面から露出したｎ型半導体層５１上だけでなく、露出部５５の側面５５ｃとｐ型半導体層５３の上面５３ａとを覆う第２絶縁膜３２の上にも形成される点で、実施の形態１と異なる。上述した通り、ｎ側延伸部１２は、第２絶縁膜３２に設けた開口３２ｃを通して、各露出部５５内でｎ型半導体層５１と電気的に接続される。
＜４．第１絶縁膜３１の形成＞
実施の形態１と同様に、ｎ側延伸部１２を覆うように、第１絶縁膜３１を形成する（図１９〜図２０）。但し、本実施の形態の第１絶縁膜３１は、露出部５５の内部に設けられたｎ側延伸部１２のみならず、第２絶縁膜３２を介してｐ型半導体層５３上に設けられたｎ側延伸部１２も覆っている。第１絶縁膜３１には、ｎ側延伸部１２を部分的に露出させるための開口３１ｃが設けられている。
＜５．透光性電極２５の形成＞
実施の形態１と同様に、ｐ型半導体層５３の上面５３ａと第１絶縁膜３１の上面３１ａを全て覆うように、透光性電極２５を形成する（図２１〜図２２）。本実施の形態の透光性電極２５は、上面視において、第２絶縁膜３２もほぼ覆うように形成されている（図２２）。
また、実施の形態１と同様に、透光性電極２５には開口２５ｃが設けられており、その開口２５ｃから、透光性電極２５の開口２５ｃ及び第１絶縁膜３１の開口３１ｃを通して、ｎ側延伸部１２を部分的に露出している（図２２（ａ））。
＜６．ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）とｎ側パッド部１１の形成＞
実施の形態１と同様に、ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）と、ｎ側パッド部１１とを形成する。但し、ｎ側パッド部１１は、第２絶縁膜３２を介してｐ型半導体層５３の上面５３ａ上に形成され、ｐ側パッド部２１は、第２絶縁膜３２、ｎ側延伸部１２、第１絶縁膜３１、透光性電極２５を介してｐ型半導体層５３の上面５３ａ上に形成されている。
このようにして得られた本実施の形態に係る発光素子２は、実施の形態１と比べると、露出部５５の面積を減らすことができるので、発光出力を向上させることができる。特に、大型の発光素子では、素子全体に電流を広げられるようにｎ側延伸部１２が長くなるため、実施の形態１のようにｎ側延伸部１２を設ける領域全てに露出部５５を形成すると、露出部５５の面積が広くなり過ぎるおそれがある。これに対して本実施の形態では、電流の拡散を考慮して、複数の露出部５５を適切な間隔で設けることができるので、全体に電流を広げつつ、露出部５５の面積を減らすことができ、発光出力を十分に向上させることができる。
なお、ｎ側延伸部１２の一部が、第２絶縁膜３２を介してｐ型半導体層５３上に形成されているので、第２絶縁膜３２に亀裂や隙間等があった場合には、ｎ側延伸部１２がｐ型半導体層５３に短絡しやすい。また、絶縁膜を２回に分けて形成するため、製造工程が１回増えている。これらの点では、実施の形態１のほうが有利であるといえる。
＜実施の形態３：図２３〜図３６＞
図２３〜図２４に図示した本実施の形態に係る発光素子３は、透光性電極２５を２回（第１透明導電層２５１、第２透明導電層２５２）に分けて形成する点で、実施の形態２の発光素子２と相違する。その他の点は、実施の形態２の発光素子２とほぼ同様である。実施の形態２との相違点を中心に、以下に詳述する。
実施の形態１〜２では、ｎ側延伸部１２を形成した後に、透光性電極２５が形成されている。透光性電極２５がＩＴＯ等の導電性酸化物からなる場合は、実施の形態１で説明したように、透光性電極２５を形成した後に熱処理を行うことにより、透光性電極２５とｐ型半導体層５３との間の接触抵抗を低減させ、透光性電極２５の透明度を上昇させることができる。しかしながら、その熱処理によって、ｎ側延伸部１２が好ましくない影響を受けうる。例えば、ｎ側延伸部１２を多層金属膜とし、反射率の高いＡｌ層を下面付近に配置することでｎ側延伸部１２の下面における反射率を高いものとできるが、この場合、熱処理を行うことにより、Ａｌ層が、多層金属膜を構成する他の金属層と合金化するおそれがある。Ａｌ合金はＡｌよりも反射率が低い傾向にあるため、このようにＡｌ層が合金化してｎ側延伸部１２の下面の反射率が低下すれば、光の吸収量が増加するため、発光素子の発光出力を低下させる原因となり得る。
透光性電極２５の熱処理において、透光性電極２５とｐ型半導体層５３との間の接触抵抗を低減するためには、比較的高い処理温度（例えば２００〜６５０℃、より好ましくは４００〜６５０℃）が必要となる。この高い処理温度であると、Ａｌの合金化が促進されやすい。一方、透明度の上昇については、通常のフェースアップ実装用素子で用いる場合と同程度に上昇させるためには、比較的低い処理温度（例えば２００〜３５０℃）で十分である。この低い処理温度であれば、Ａｌの合金化は殆ど促進されない。
また、本発明のような発光素子の形態では、ｎ側延伸部１２の上面側に透光性電極２５を備えているので、ｎ側延伸部１２の形成後に、透光性電極２５を形成する必要がある。
そこで、本実施の形態では、導電性酸化物からなる透光性電極２５の形成を、ｎ側延伸部１２を形成する前と後の２回に分けて行うことにより、この問題を解決しようとするものである。具体的には、ｎ側延伸部１２を形成する前に、ｐ型半導体層５３と接触する領域に、第１透明導電層２５１を形成し（図２９、図３０）、次いで接触抵抗を低減させるための高温（第１の温度）での熱処理を行う。そしてｎ側延伸部１２を形成した後に、第１透明導電層２５１で覆われていない領域（主に、ｎ側延伸部１２の上側の領域）に、第２透明導電層２５２を形成し（図３５、図３６）、次いで透明度上昇のための低温（第２の温度）での熱処理を行う。最終的には、第１透明導電層２５１と第２透明導電層２５２とから、連続した１枚の透光性電極２５が構成される。
このように透光性電極２５を２回に分けて形成することにより、透光性電極２５とｐ型半導体層５３との間の接触抵抗を低減しつつ、ｎ側延伸部１２の合金化等の影響を抑制でき、さらに全面が透明な透光性電極２５を備えた発光素子３を提供することができる。接触抵抗を低減できるので、発光素子全体の素子抵抗が抑制され、電力効率を向上することができる。ｎ側延伸部１２の合金化等を抑制できるので、ｎ側延伸部１２による光の吸収が抑制され、光取出し効率を向上できる。また透光性電極２５の全面が透明なので、光取出し効率を向上できる。
よって、本実施の形態に係る発光素子３により、電力効率と光取出し効率とを向上することができる。
次に図２３〜図３６を参照しながら、本実施の形態に係る発光素子３の製造方法について説明する。
＜１．半導体積層体５０の形成＞
実施の形態２と同様に、基板６０の上面６０ａに半導体積層体５０を形成し、次いでｐ型半導体層５３及び発光層５２を部分的に除去して露出部５５を形成する（図２５〜図２６）。
＜２．第２絶縁膜３２の形成＞
実施の形態２と同様に、第２絶縁膜３２を形成する。第２絶縁膜３２は、ｎ側延伸部１２を配線する経路上において、露出部５５の側面５５ｃとｐ型半導体層５３の上面５３ａとを覆うように設けられる（図２７〜図２８）。第２絶縁膜３２には、各露出部５５の位置に合わせて開口３２ｃが設けられている。
＜３．第１透明導電層２５１の形成＞
実施の形態２とは異なり、ｐ型半導体層５３の上面５３ａを覆うように、ＩＴＯ等の導電性酸化物からなる第１透明導電層２５１を形成する（図２９〜図３０）。図に示すように、後で形成される第２透明導電層２５２との接触を確実にするために、第１透明導電層２５１は、第２絶縁膜３２の外縁部上まで延在させてもよい。
第１透明導電層２５１を形成した後に、第１透明導電層２５１とｐ型半導体層５３との間の接触抵抗を低減するために、第１の温度（例えば４００〜６５０℃）で熱処理を行う。第１の温度は十分に高いので、当該第１の温度での熱処理により、第１透明導電層２５１の透明度上昇も同時に行うことができる。
＜４．ｎ側延伸部１２の形成＞
実施の形態２と同様に、ｎ側延伸部１２（１２１〜１２３）を形成する（図３１〜図３２）。ｎ側延伸部１２は、第２絶縁膜３２に設けた開口３２ｃを通して、各露出部５５内でｎ型半導体層５１と電気的に接続される。
なお、ｎ型半導体層５１が第１透明導電層２５１と接触しないように、ｎ型半導体層５１と第１透明導電層２５１との間に隙間を空けておく。
＜５．第１絶縁膜３１の形成＞
実施の形態２と同様に、ｎ側延伸部１２を覆うように、第１絶縁膜３１を形成する（図３３〜図３４）。第１絶縁膜３１には、ｎ側延伸部１２を部分的に露出させるための開口３１ｃが設けられている。なお、第１絶縁膜３１を形成する際に、ｎ型半導体層５１と第１透明導電層２５１との間の隙間も第１絶縁膜３１で埋めることにより、ｎ型半導体層５１と第１透明導電層２５１との間を確実に絶縁することができる（図３４（ｃ））。
＜６．第２透明導電層２５２の形成＞
実施の形態２と異なり、第１絶縁膜３１の上面３１ａを覆うように、ＩＴＯ等の導電性酸化物からなる第２透明導電層２５２を形成する（図３５〜図３６）。ｐ型半導体層５３の上面５３ａには、第１透明導電層２５１が既に設けられているので、第１透明導電層２５１をさらに第２透明導電層２５２で覆う必要はない。但し、第１透明導電層２５１を第２透明導電層２５２に接触させて、導通させる必要はある。第１透明導電層２５１が、第２絶縁膜３２の外縁部まで延在していると、第２絶縁膜３２を第２透明導電層２５２で覆うことにより、第２透明導電層２５２を第１透明導電層２５１に接触させることができる。また、第１透明導電層２５１と第２透明導電層２５２との間の接続を確実にするために、第１透明導電層２５１の外縁部に第２透明導電層２５２の外縁部を重ねることもできる（図３６（ｂ）、（ｃ））。
第２透明導電層２５２を形成した後に、第２透明導電層２５２の透明度を上昇させるために、第１の温度より低い第２の温度（例えば２００〜３５０℃）で熱処理を行う。これにより、第１透明導電層２５１と第２透明導電層２５２とから成る透光性電極２５が形成される。なお、第２の温度での熱処理は、第２透明導電層２５２を形成した後で、発光素子３が完成するまでのどの段階で行ってもよく、例えば、ｎ側電極１０とｐ側電極２０を形成した後に行うこともできる。第２透明導電層２５２は透明度が低いため、主要な光取り出し面である第１透明導電層２５１とｐ型半導体層５３とが直接接触する領域と、上面視において重ならないように設けることが好ましい。具体的には、第２透明導電層２５２は第１絶縁膜３１及び第２絶縁膜３２の上にのみ形成することが好ましい。
＜７．ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）とｎ側パッド部１１の形成＞
実施の形態２と同様に、ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）と、ｎ側パッド部１１とを形成する（図２３〜図２４）。
このようにして得られた本実施の形態に係る発光素子２は、実施の形態１、２と比べると、透光性電極２５とｐ型半導体層５３との間の接触抵抗を低減するための比較的高温での熱処理を、ｎ側電極１０を形成する前に行っているので、ｎ側電極１０に用いられる金属材料（例えばＡｌ）が高温処理によって合金化するのを抑制し、ｎ側電極１０の反射率を高く維持することができる。これにより、ｎ側電極１０の発光吸収を抑制して、光取出し効率を向上させることができる。
＜実施の形態４：図３７〜図５０＞
図３７〜図３８に図示した本実施の形態に係る発光素子４は、ｎ側電極１０とｐ側電極２０の形態を変更している点で実施の形態３の発光素子３と相違する。また、ｐ側電極２０のｐ側パッド部２１の直下に、半導体積層体５０、ｎ側電極１０及びｐ側電極２０から完全に絶縁された金属反射膜４０を設けた点も相違する。その他の点は、実施の形態３の発光素子２とほぼ同様である。実施の形態３との相違点を中心に以下に詳述する。
図３７〜図３８に示す本実施の形態に係る発光素子４では、ｎ側電極１０のｎ側延伸部１２は略正方形の形状にされている。ｎ側パッド部１１は、ｎ側延伸部１２における略正方形の頂点近傍に接続されている。ｐ側電極２０のｐ側延伸部２２は、ｎ側延伸部１２と同様に略正方形の形状にされており、ｎ側延伸部１２と重なるように配置されている。ｐ側パッド部２１は、ｐ側延伸部２２における略正方形の頂点近傍に接続されている。ｎ側パッド部１１が接続された頂点と、ｐ側パッド部２１が接続された頂点とは、ｎ側延伸部１２及びｐ側延伸部２２における略正方形において対向している。
本実施の形態では、ｐ側パッド部２１は、上面視においてｎ側電極１０と重ならない位置に配置されている。代わりに、ｐ側パッド部２１は、上面視において、金属反射膜４０と重なっている。
金属反射膜４０は、下面の反射率が高い膜である。例えば、半導体積層体５０で発光した光に対する反射率の高い金属材料（例えばＡｌ）から成る層を少なくとも下面近傍に有する。金属反射膜４０は、第２絶縁膜３２上に形成された島状の部材であり（図４５）、第１絶縁膜３１で覆われている（図３８（ｃ）、図４７、図４８）。よって、金属反射膜４０は、ｎ型半導体層５１及びｐ型半導体層５３から絶縁されている。さらに、金属反射膜４０はｎ側電極１０から分離されているので（図４５、図４６）、ｎ側電極１０からも絶縁されている。すなわち、本実施の形態では、金属反射膜４０は、ｎ型半導体層５１及びｐ型半導体層５３を含む半導体積層体５０からも、ｎ側電極１０及びｐ側電極２０からも絶縁されている。
金属反射膜４０がｐ側パッド部２１と重なって配置されているので、ｐ側パッド部２１に金属ワイヤをワイヤボンドしたときに、金属反射膜４０がワイヤボンドの衝撃を緩和して、半導体積層体５０へのダメージを軽減し得る。また、ワイヤボンドの際の衝撃で、ｐ側パッド部２１直下の第１絶縁膜３１に亀裂や隙間等が生じることを仮定すると、ｐ側パッド部２１が金属反射膜４０に接触する可能性がある。ここで、金属反射膜４０はｎ側電極１０や半導体積層体５０から絶縁されているので、ｐ側パッド部２１が金属反射膜４０に接触したとしても、短絡を生じるおそれがない。そして、金属反射膜４０とｐ側パッド部２１とがほぼ重なっているので、ｐ側パッド部２１に到達する光を低減することができる。
なお、ｎ側延伸部１２と金属反射膜４０とが隙間をあけて分離しており、その隙間の直上にはｐ側電極２０が存在しているので、実施の形態１〜３に比べると、半導体積層体５０中を伝播する光がｐ側電極２０へ到達する可能性が高い。隙間をできるだけ小さくすることにより、ｐ側電極２０による光吸収を十分に抑制するのが好ましい。特に、上面視において、ｐ側電極２０がｎ側電極２０又は金属反射膜４０と重なる範囲が、ｐ側電極２０全体の９０％以上であるのが好ましい。
次に図３７〜図５０を参照しながら、本実施の形態に係る発光素子４の製造方法について説明する。
＜１．半導体積層体５０の形成＞
実施の形態２〜３と同様に、基板６０の上面６０ａに半導体積層体５０を形成し、次いでｐ型半導体層５３及び発光層５２を部分的に除去して複数の露出部５５を形成する（図３９〜図４０）。但し、露出部５５の形態については実施の形態２〜３とは異なり、帯状の４つの露出部５５を形成している（図３９）。
＜２．第２絶縁膜３２の形成＞
実施の形態２〜３と同様に、第２絶縁膜３２を形成する。第２絶縁膜３２は、ｎ側延伸部１２を配線する経路上において、露出部５５の側面５５ｃとｐ型半導体層５３の上面５３ａとを覆うように設けられる（図４１〜図４２）。第２絶縁膜３２には、各露出部５５の位置に合わせて開口３２ｃが設けられている。
＜３．第１透明導電層２５１の形成＞
実施の形態３と同様に、ｐ型半導体層５３の上面５３ａを覆うように、第１透明導電層２５１を形成する（図４３〜図４４）。
第１透明導電層２５１がＩＴＯ等の導電性酸化物からなる場合は、第１透明導電層２５１を形成した後に、第１透明導電層２５１とｐ型半導体層５３との間の接触抵抗を低減するために、第１の温度（例えば４００〜６５０℃）で熱処理を行う。
＜４．ｎ側延伸部１２及び金属反射膜４０の形成＞
実施の形態３と同様に、ｎ側延伸部１２を形成する（図４５〜図４６）。ｎ側延伸部１２は、第２絶縁膜３２に設けた開口３２ｃを通して、各露出部５５内でｎ型半導体層５１と電気的に接続される。
なお、ｎ型半導体層５１が第１透明導電層２５１と接触しないように、ｎ型半導体層５１と第１透明導電層２５１との間に隙間を空けておく。
本実施の形態では実施の形態３と異なり、ｎ側延伸部１２の形成の際に、ｎ側延伸部１２と分離した金属反射膜４０も形成する。金属反射膜４０は、例えば、ｎ側延伸部１２と同じ材料を用いて同時に形成する。金属反射膜４０は、第２絶縁膜３２上に形成されており、ｎ型半導体層５１とも、ｐ型半導体層５３とも絶縁されている。
＜５．第１絶縁膜３１の形成＞
実施の形態３と同様に、ｎ側延伸部１２を覆うように、第１絶縁膜３１を形成する（図４７〜図４８）。第１絶縁膜３１には、ｎ側延伸部１２を部分的に露出させるための開口３１ｃが設けられている。また、実施の形態３とは異なり、第１絶縁膜３１は金属反射膜４０も覆っている。
なお、第１絶縁膜３１を形成する際に、ｎ型半導体層５１と第１透明導電層２５１との間の隙間も第１絶縁膜３１で埋めることにより、ｎ型半導体層５１と第１透明導電層２５１との間を確実に絶縁することができる（図４８（ａ））。さらに、ｎ側延伸部１２と金属反射膜４０との隙間も第１絶縁膜３１で埋めることにより、ｎ側延伸部１２と金属反射膜４０との間を確実に絶縁することができる（図４８（ｃ））。
＜６．第２透明導電層２５２の形成＞
実施の形態３と同様に、第１絶縁膜３１の上面３１ａを覆うように、第２透明導電層２５２を形成する（図４９〜図５０）。
＜７．ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）とｎ側パッド部１１の形成＞
実施の形態３と同様に、ｐ側電極２０（ｐ側パッド部２１及びｐ側延伸部２２）と、ｎ側パッド部１１とを形成する（図３７〜図３８）。
このようにして得られた本実施の形態に係る発光素子３は、実施の形態１〜３と異なり、ｐ側パッド部２１の直下に、半導体積層体５０、各電極１０、２０と絶縁された金属反射膜４０を備えているので、ワイヤボンドの際の衝撃でｐ側パッド部２１と金属反射膜４０との間の第１絶縁膜３１に亀裂や隙間等が生じてそれらが接触したとしても、金属反射膜４０を介してｐ側パッド部２１が短絡することはない。
以下に、実施の形態１〜４の発光素子の各構成部材に適した材料を説明する。
（ｎ側電極１０）
ｎ側電極１０を構成するｎ側延伸部１２とｎ側パッド部１１とは、同一の材料から形成することもできるが、異なる材料から形成してもよい。例えば、後述するｐ側電極２０と同様に、ｎ側延伸部１２とｎ側パッド部１１を、同一の材料から一体に形成することもできる。
ｎ側電極１０は、下面における反射率が高いことが好ましい。具体的には、半導体積層体５０で発光した光に対する反射率の高い金属材料からなる層を、ｎ側電極１０の下面（ｎ側延伸部１２の下面）付近に有することが好ましい。また、ｎ側延伸部１２の上面を覆う第１絶縁膜３１が剥離するのを抑制するために、ｎ側延伸部１２の上面は絶縁材料（例えばＳｉＯ２）との密着性に優れた金属材料であるとより好ましい。例えば、ｎ側延伸部１２を複数の金属層からなる多層構造とし、下面付近に高反射率の下側金属層を配置し、最上面に第１絶縁膜３１との密着性に優れた上側金属層を配置する。下側金属層に好適な材料としてはＡｌ、Ａｇが挙げられる。上側金属層に好適な材料としてはＴｉ、Ｎｉ、Ｃｒ、Ａｌが挙げられる。
ｎ側延伸部１２を構成する金属積層構造体の一例として、ｎ型半導体層５１側から順に、Ａｌ、Ｔｉ、Ｐｔ、Ｔｉを積層した構造がある。
ｎ側パッド部１１は、金属ワイヤ等の外部接続に用いる部材との密着性に優れた金属材料を最表面に備えることが好ましい。好適な材料としては、Ａｕが挙げられる。
ｎ側延伸部１２とｎ側パッド部１１を別体で設ける場合には、ｎ側延伸部１２の最表面に第１絶縁膜３１との密着性に優れた金属材料（例えばＴｉ）を用い、ｎ側パッド部１１の最表面には金属ワイヤ等との密着性に優れた金属材料（例えばＡｕ）を用いることができるので、第１絶縁膜３１との密着性と金属ワイヤ等との密着性の両方に優れたｎ側電極１０を形成することができる。
（ｐ側電極２０）
ｐ側電極２０を構成するｐ側延伸部２２とｐ側パッド部２１とは、同一の金属材料から形成することができる。例えば、ｐ側延伸部２２とｐ側パッド部２１を一体に形成する。ｐ側電極２０には、透光性電極２５との接触抵抗が低い金属材料が好適である。ｐ側電極２０を複数の金属層からなる多層構造で形成する場合には、最下層の金属層を、このような金属材料で構成する。また、最表面は、ｎ側電極１０と同様に、金属ワイヤ等との密着性に優れた金属材料で構成することが好ましい。
ｐ側電極２０は、例えば、ｐ型半導体層５２側から順に、Ｔｉ、Ｒｈ、Ａｕを積層して形成することができる。
また、透光性電極２５とｐ型半導体層５３とが直接接触する領域は半導体発光素子の主要な光取り出し面であるので、ｐ側電極２０は上面視においてこの領域と重ならないように設けることが好ましい。具体的には、ｐ側電極２０は第１絶縁膜３１上にのみ形成することが好ましい。
（透光性電極２５）
透光性電極２５は、透光性の導電材料から形成することができ、特に、導電性酸化物が好適である。導電性酸化物としては、例えば、ＺｎＯ、Ｉｎ２Ｏ３、ＩＴＯ、ＳｎＯ２、ＭｇＯが挙げられる。特にＩＴＯは、可視光（可視領域）において高い光透過性を有し、導電率の高い材料であることから好ましい。
（第１絶縁膜３１、第２絶縁膜３２）
第１絶縁膜３１、第２絶縁膜３２は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。第１絶縁膜３１、第２絶縁膜３２は、例えば、二酸化ケイ素（ＳｉＯ２）やＺｒ酸化膜（ＺｒＯ２）から形成することができる。また、第２絶縁膜３２は、誘電体反射膜、例えばＳｉＯ２／Ｎｂ２Ｏ５からなる多層膜でもよい。第２絶縁膜３２が誘電体反射膜であれば、半導体積層体５０内で伝播する光を第２絶縁膜３２で反射できるので、ｎ側延伸部１２における光の吸収を低減することができる。第２絶縁膜３２が反射膜である場合は、遮光面積の増大を防ぐため、図１５等に示すように、ｎ側延伸部１２と同様の形状で形成することが好ましい。
（半導体積層体５０）
半導体積層体５０は、様々な半導体材料から形成することができる。例えば、一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化ガリウム系化合物半導体から形成することができる。当該一般式で示される具体的な半導体としては、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ等が挙げられる。
ｎ型半導体層５１は、例えば、ｎ型不純物としてＳｉやＧｅ、Ｏ等を含む窒化ガリウム系化合物半導体から形成することができる。
発光層５２は、例えば、ＩｎＧａＮから形成することができる。
ｐ型半導体層５３は、例えば、ｐ型不純物としてＭｇを含む窒化ガリウム系化合物半導体から形成することができる。
半導体積層体５０は、ｎ型半導体層５１、発光層５２、ｐ型半導体層５３の他にも層を含んでいてよい。例えば、ｎ型不純物及びｐ型不純物を含有せずに形成したアンドープ層を含んでいてもよい。
（基板６０）
基板６０としては、典型的には、Ｃ面、Ａ面、Ｒ面のいずれかを主面とするサファイア（Ａ１２Ｏ３）等の絶縁性基板を用いる。また、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、シリコン、ＺｎＳ、ＺｎＯ、ＧａＡｓ、窒化物半導体基板（ＧａＮ、ＡｌＮ等）等を用いることもできる。
基板６０の表面６０ａは平面であってもよいが、半導体積層体５０の内部で繰り返し反射される光を効率よく外部に取り出すために、凹凸を設けてもよい。
実施の形態１〜４では、略正方形の発光素子において、延伸電極１２、２２を略正方形に配線し、パッド部１１、２１を２つ備えた形態を例示してきたが、これに限定されず、様々な変更が可能である。例えば、長方形の発光素子において、延伸電極を任意形状（例えば格子状、円形状など）に配線し、パッド部を３つ以上備えた形態にすることもできる。
なお、本明細書の開示内容は、以下の態様を含み得る。
（態様１）
ｎ型又はｐ型のいずれか一方の第１導電型半導体層、発光層及び他方の第２導電型半導体層を、下面側から上面側に向かって順に有し、前記上面側から光を取り出す半導体発光素子であって、
前記第１導電型半導体層上に設けられ、第１パッド部と、前記第１パッド部から延伸する第１延伸部と、を有する第１電極と、
前記第１延伸部を覆う第１絶縁膜と、
前記第２導電型半導体層の上面に接続され、前記第１絶縁膜上に延在する透光性電極と、
前記第１絶縁膜上において前記透光性電極に接続された第２電極であって、第２パッド部と、前記第２パッド部から前記第１延伸部に沿って延伸し前記第１延伸部と重なるように配置された第２延伸部と、を有する第２電極と、
を備えることを特徴とする半導体発光素子。
（態様２）
上面視において、前記第２電極の９０％以上が前記第１電極と重なっていることを特徴とする態様１に記載の半導体発光素子。
（態様３）
前記第１電極は、前記第１導電型半導体層が露出した露出部上に形成されていることを特徴とする態様１又は２に記載の半導体発光素子。
（態様４）
前記第１電極は、前記露出部上から前記第２導電型半導体層の前記上面まで延在しており、
前記半導体発光素子は、前記第１電極と前記第２導電型半導体層との間に形成され、前記第１電極と前記第２導電型半導体層とを絶縁する第２絶縁膜をさらに備えることを特徴とする態様３に記載の半導体発光素子。
（態様５）
前記第１パッド部は、前記第２絶縁膜を介して前記第２導電型半導体層上に配置されていることを特徴とする態様４に記載の半導体発光素子。
（態様６）
前記第２パッド部は、上面視において前記第１電極と重ならない位置に配置されており、
前記半導体発光素子は、前記第２パッド部の直下に、前記第１導電型半導体層及び前記第２導電型半導体層から絶縁された金属反射膜をさらに備えることを特徴とする態様１〜５のいずれか１つに記載の半導体発光素子。
（態様７）
前記第１延伸部は下側金属層から形成され、
前記第１パッド部は前記下側金属層上に設けられた上側金属層から形成されていることを特徴とする態様１〜６のいずれか１つに記載の半導体発光素子。
（態様８）
前記第１延伸部及び前記第２延伸部の少なくともいずれか一方は、同じ方向に延伸する部分を複数有することを特徴とする態様１〜７のいずれか１つに記載の半導体発光素子。
（態様９）
第１導電型半導体層、発光層及び第２導電型半導体層をこの順に形成する工程と、
前記第２導電型半導体層及び前記発光層を部分的に除去して前記第１導電型半導体層が露出した露出部を形成し、前記露出部と接続された第１電極であって、第１パッド部と、前記第１パッド部から延伸する第１延伸部と、を有する第１電極を形成する工程と、
前記第１延伸部を覆う第１絶縁膜を形成する工程と、
前記第２導電型半導体層の上面に接続し且つ前記第１絶縁膜上に延在する透光性電極を形成する工程と、
前記第１絶縁膜上において前記透光性電極に接続された第２電極であって、第２パッド部と、前記第２パッド部から前記第１延伸部に沿って延伸し前記第１延伸部と重なるように配置された第２延伸部と、を有する第２電極を形成する工程と、を含むことを特徴とする半導体発光素子の製造方法。
（態様１０）
前記透光性電極を形成する工程は、
前記第２導電型半導体層の上面に導電性酸化物からなる第１透明導電層を形成し、第１の温度で熱処理する工程と、
前記第１透明導電層と前記第２電極とを接続するように前記第１絶縁膜上に導電性酸化物からなる第２透明導電層を形成し、前記第１の温度よりも低温の第２の温度で熱処理する工程と、を含み、
前記第１の温度で熱処理する工程は、前記第１電極を形成する工程及び前記第２電極を形成する工程より前に行い、
前記第２の温度で熱処理する工程は、前記第１電極を形成する工程及び前記第２電極を形成する工程より後に行うことを特徴とする態様９に記載の半導体発光素子の製造方法。


１、２、３、４ 発光素子
１０ 第１電極（ｎ側電極）
１１ 第１パッド部（ｎ側パッド部）
１２ 第１延伸部（ｎ側延伸部）
２０ 第２電極（ｐ側電極）
２１ 第２パッド部（ｐ側パッド部）
２２ 第２延伸部（ｐ側延伸部）
２５ 透光性電極
３１ 第１絶縁膜
３２ 第２絶縁膜
５０ 半導体積層体
５１ 第１導電型半導体層（ｎ型半導体層）
５２ 発光層
５３ 第２導電型半導体層（ｐ型半導体層）
５５ 露出部
６０ 基板

Claims (9)

  1. ｎ型又はｐ型のいずれか一方の第１導電型半導体層、発光層及び他方の第２導電型半導体層を、下面側から上面側に向かって順に有する半導体積層体を含み、前記上面側から光を取り出す半導体発光素子であって、
    前記第１導電型半導体層上に設けられ、第１パッド部と、前記第１パッド部から延伸する第１延伸部と、を有する第１電極と、
    前記第１延伸部を覆う第１絶縁膜と、
    前記第２導電型半導体層の上面に接続され、前記第１絶縁膜上に延在する透光性電極と、
    前記第１絶縁膜上において前記透光性電極に接続された第２電極であって、第２パッド部と、前記第２パッド部から前記第１延伸部に沿って延伸し前記第１延伸部と重なるように配置された第２延伸部と、を有する第２電極と、
    前記第２導電型半導体層上に設けられた第２絶縁膜と、
    を備え、
    前記半導体積層体は、前記第２導電型半導体層側に、前記第１導電型半導体層を露出させる露出部を有し、
    前記第１延伸部は、前記露出部内に露出した前記第１導電型半導体層上から、前記第２絶縁膜を介して前記第２導電型半導体層上まで延在して配置されており、
    前記第１パッド部は、前記第２絶縁膜を介して前記第２導電型半導体層上に配置され、
    前記第２パッド部は、前記第１絶縁膜を介して前記第１電極上に配置されたことを特徴とする半導体発光素子。
  2. 上面視において、前記第２電極の９０％以上が前記第１電極と重なっていることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記露出部は複数設けられており、複数の前記露出部の合計面積は、前記半導体発光素子の全体の面積の１０％以下である、請求項１または２に記載の半導体発光素子。
  4. 前記第１導電型半導体層はｎ型半導体層であり、前記第２導電型半導体層はｐ型半導体層である、請求項１〜３のいずれか１項に記載の半導体発光素子。
  5. 前記第１延伸部は下側金属層から形成され、
    前記第１パッド部は前記下側金属層上に設けられた上側金属層から形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子。
  6. 前記第１延伸部及び前記第２延伸部の少なくともいずれか一方は、同じ方向に延伸する部分を複数有することを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
  7. 第１導電型半導体層、発光層及び第２導電型半導体層をこの順に形成する工程と、
    前記第２導電型半導体層及び前記発光層を部分的に除去して前記第１導電型半導体層が露出した露出部を形成する工程と、
    前記露出部と接続された第１電極であって、第１パッド部と、前記第１パッド部から延伸する第１延伸部と、を有する第１電極を形成する工程と、
    前記第１延伸部を覆う第１絶縁膜を形成する工程と、
    前記第２導電型半導体層の上面に接続し且つ前記第１絶縁膜上に延在する透光性電極を形成する工程と、
    前記第１絶縁膜上において前記透光性電極に接続された第２電極であって、第２パッド部と、前記第２パッド部から前記第１延伸部に沿って延伸し前記第１延伸部と重なるように配置された第２延伸部と、を有する第２電極を形成する工程と、を含み、
    さらに、前記第１電極を形成する工程より前に、前記第２導電型半導体層上に第２絶縁膜を形成する工程を含み、
    前記第１延伸部は、前記露出部に露出した前記第１導電型半導体層上から、前記第２絶縁膜を介して前記第２導電型半導体層上まで延在して配置されており、
    前記第１パッド部は、前記第２絶縁膜を介して前記第２導電型半導体層上に配置され、
    前記第２パッド部は、前記第１絶縁膜を介して前記第１電極上に配置されたことを特徴とする半導体発光素子の製造方法。
  8. 前記透光性電極を形成する工程は、
    前記第２導電型半導体層の上面に導電性酸化物からなる第１透明導電層を形成し、第１の温度で熱処理する工程と、
    前記第１透明導電層と前記第２電極とを接続するように前記第１絶縁膜上に導電性酸化物からなる第２透明導電層を形成し、前記第１の温度よりも低温の第２の温度で熱処理する工程と、を含み、
    前記第１の温度で熱処理する工程は、前記第１電極を形成する工程及び前記第２電極を形成する工程より前に行い、
    前記第２の温度で熱処理する工程は、前記第１電極を形成する工程及び前記第２電極を形成する工程より後に行うことを特徴とする請求項７に記載の半導体発光素子の製造方法。
  9. 前記第２透明導電層は、前記第１絶縁膜及び前記第２絶縁膜の上にのみ形成する、請求項８に記載の半導体発光素子の製造方法。
JP2014244157A 2013-12-19 2014-12-02 半導体発光素子 Active JP6485019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014244157A JP6485019B2 (ja) 2013-12-19 2014-12-02 半導体発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013262438 2013-12-19
JP2013262438 2013-12-19
JP2014244157A JP6485019B2 (ja) 2013-12-19 2014-12-02 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019028016A Division JP6870695B2 (ja) 2013-12-19 2019-02-20 半導体発光素子

Publications (3)

Publication Number Publication Date
JP2015135951A JP2015135951A (ja) 2015-07-27
JP2015135951A5 JP2015135951A5 (ja) 2018-01-18
JP6485019B2 true JP6485019B2 (ja) 2019-03-20

Family

ID=52146178

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014244157A Active JP6485019B2 (ja) 2013-12-19 2014-12-02 半導体発光素子
JP2019028016A Active JP6870695B2 (ja) 2013-12-19 2019-02-20 半導体発光素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019028016A Active JP6870695B2 (ja) 2013-12-19 2019-02-20 半導体発光素子

Country Status (7)

Country Link
US (2) US9123865B2 (ja)
EP (1) EP2887408B1 (ja)
JP (2) JP6485019B2 (ja)
KR (1) KR102299959B1 (ja)
CN (1) CN104733599B (ja)
AU (1) AU2014277727B2 (ja)
TW (1) TWI649898B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102409964B1 (ko) * 2015-08-04 2022-06-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
US9530934B1 (en) * 2015-12-22 2016-12-27 Epistar Corporation Light-emitting device
CN105742418A (zh) * 2016-03-18 2016-07-06 华灿光电股份有限公司 一种发光二极管芯片及其制作方法
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
US11024770B2 (en) * 2017-09-25 2021-06-01 Nichia Corporation Light emitting element and light emitting device
JP7054430B2 (ja) * 2018-04-26 2022-04-14 日亜化学工業株式会社 発光素子
CN110416381A (zh) * 2018-04-26 2019-11-05 日亚化学工业株式会社 发光元件
DE102018119438A1 (de) * 2018-08-09 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102018124341A1 (de) * 2018-10-02 2020-04-02 Osram Opto Semiconductors Gmbh Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
CN109817781A (zh) * 2019-01-31 2019-05-28 深圳第三代半导体研究院 一种正装集成单元发光二极管
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013916A1 (ja) 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP4899825B2 (ja) * 2006-11-28 2012-03-21 日亜化学工業株式会社 半導体発光素子、発光装置
JP4882792B2 (ja) * 2007-02-25 2012-02-22 日亜化学工業株式会社 半導体発光素子
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP5130730B2 (ja) 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR101020910B1 (ko) * 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5713650B2 (ja) * 2009-12-08 2015-05-07 Ｄｏｗａエレクトロニクス株式会社 発光素子およびその製造方法
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
JP5628615B2 (ja) * 2010-09-27 2014-11-19 スタンレー電気株式会社 半導体発光装置およびその製造方法
TW201216517A (en) * 2010-10-06 2012-04-16 Chi Mei Lighting Tech Corp Light-emitting diode device and manufacturing method thereof
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad
JP5605189B2 (ja) * 2010-11-26 2014-10-15 豊田合成株式会社 半導体発光素子
JP2012124306A (ja) * 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
JP5541261B2 (ja) * 2011-03-23 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2012204373A (ja) * 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
TWI479694B (zh) * 2012-01-11 2015-04-01 Formosa Epitaxy Inc Light emitting diode wafers

Also Published As

Publication number Publication date
AU2014277727A1 (en) 2015-07-09
KR20150072344A (ko) 2015-06-29
US9293658B2 (en) 2016-03-22
JP2019075591A (ja) 2019-05-16
AU2014277727B2 (en) 2019-04-04
KR102299959B1 (ko) 2021-09-09
US9123865B2 (en) 2015-09-01
EP2887408A3 (en) 2015-11-04
EP2887408A2 (en) 2015-06-24
US20150179890A1 (en) 2015-06-25
TW201528548A (zh) 2015-07-16
US20150325751A1 (en) 2015-11-12
EP2887408B1 (en) 2019-11-06
JP6870695B2 (ja) 2021-05-12
CN104733599B (zh) 2018-12-28
CN104733599A (zh) 2015-06-24
TWI649898B (zh) 2019-02-01
JP2015135951A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6485019B2 (ja) 半導体発光素子
JP5719110B2 (ja) 発光素子
JP5246199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2010171376A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2015060886A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007287849A (ja) 半導体発光素子
JP2009043934A (ja) フリップチップ型発光素子
JP2007258276A (ja) 半導体発光素子
JP2004071644A (ja) 窒化物半導体発光素子
JP2011198997A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP6149878B2 (ja) 発光素子
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2013258174A (ja) 半導体発光素子
JP2017117904A (ja) 発光素子及びその製造方法
JP6028597B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2010040937A (ja) 半導体発光素子、発光装置、照明装置及び表示装置
JP2009238931A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
WO2016152397A1 (ja) 窒化物半導体発光素子
JP2011071340A (ja) 発光素子
JP6189525B2 (ja) 窒化物半導体発光素子
JP2013251400A (ja) 半導体発光素子
JP6994663B2 (ja) 発光素子
CN117650212A (zh) 一种发光二极管及发光装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250