JP5713650B2 - 発光素子およびその製造方法 - Google Patents
発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP5713650B2 JP5713650B2 JP2010271542A JP2010271542A JP5713650B2 JP 5713650 B2 JP5713650 B2 JP 5713650B2 JP 2010271542 A JP2010271542 A JP 2010271542A JP 2010271542 A JP2010271542 A JP 2010271542A JP 5713650 B2 JP5713650 B2 JP 5713650B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type layer
- layer
- light emitting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 230000000052 comparative effect Effects 0.000 description 57
- 239000004020 conductor Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
Description
特許文献2には、発光面全体に渡って均一な電流を流す為、基板上にn型層、活性層及びp型層が積層されてなる積層体を備え、その積層体はn側の電極をライン状に形成するためにn型層表面が露出された互いに平行なn電極形成領域を設けられ、そのn電極形成領域にそれぞれnライン電極が形成され、p型層のほぼ全面に透光性電極を形成され、nライン電極は互いに分離して等間隔に配置され、かつ、各nライン電極の一端にはそれぞれnパッド電極が形成され、透光性電極上にはnライン電極と交互に配置されかつ隣接するnライン電極から等距離になるようにライン状の電流拡散導体が形成され、その電流拡散導体の一端にそれぞれpパッド電極が形成された、櫛形形状の電極が提案されている。
そこで当該悪影響を回避する為、本発明者等は、発光層を形成する半導体に均一な電流を流すことが好ましいことに想到した。そして当該観点から、特許文献1、2を検討した。
発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層と発光層を大小2部分に分断する溝構造を有し、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
当該第1導電型の電極パッドを起点として前記第1導電型層へ延伸する導電配線により、前記第1導電型層と接続し互いに独立した2箇所以上の電気的コンタクトを有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子である。
発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層が、前記第1導電型層の露出部を形成する溝構造により、大小2部分に分断されており、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
前記分断された小さい方の第2導電型層上および分断部側面に、前記第1導電型の電極パッドを起点とし、前記第1導電型層の露出部に設けられた互いに独立した2箇所以上の電気的コンタクトへ向けて延伸する導電配線を有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子である。
発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層が、前記第1導電型層の露出部を形成する溝構造により、大小2部分に分断されており、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
当該第1導電型の電極パッドを起点として前記露出した第1導電型層へ延伸する導電配線により、前記第1導電型層の露出部に設けられた互いに独立した2箇所以上の電気的コンタクトを有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子である。
基板上に、当該基板側から順に、第1導電型層、発光層、第2導電型層を有する積層構造を形成する工程と、
前記第2導電型層側からエッチングにより第1導電型層を露出させて、前記第2導電型層を大小2部分に分断する溝構造を形成する工程と、
前記分断された大きい方の第2導電型層上に、第2導電型の電極パッドを形成する工程と、
前記分断された小さい方の第2導電型層上から、前記第1導電型層の露出部へ延伸する導電配線を形成する工程と、
前記分断された小さい方の第2導電型層上に、第1導電型の電極パッドを形成する工程を有し、
前記導電配線は、第1導電型層の露出部の一部に対し延伸しない部分を有し、
前記第1導電型の電極パッドを起点として、前記第1導電型層の露出部に対して互いに独立した2箇所以上の電気的コンタクトを形成し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとを等しくし、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとを、X<YかつX+Y≧3とする発光素子の製造方法である。
図1の(a)〜(e)は、本発明に係る発光素子チップの加工例における工程毎の模式的な平面図である。
図1(a)は加工前の平面図であり、(b)はドライエッチングにてパターンを形成した後の平面図であり、(c)は第2電極を成膜した後の平面図であり、(d)は第1電極を成膜した後の平面図であり、(e)は電極パッドを成膜した後の平面図である。
図2は、図1(e)のI−I断面図であり、図3は、図1(e)のII−II断面図であり、図4(e)のIII−III断面図である。
本実施の形態では、第1導電型層がn型のAlGaN、第2導電型層がp型のAlGaN、発光層がAlInGaNのIII−V族半導体であるが、nとpとは逆転していても良く、半導体としてもAlGaN以外の、GaN、InGaN等であっても良い。
発光素子チップ100の第2導電型層111へCVDによりSiO2マスクを形成し、フォトリソグラフィーによりマスクパターンを形成する。その後、RIEにて、当該マスクが設けられていない箇所の第2導電型層111および発光層112および第1導電型層113の途中までをエッチング除去し、第1導電型層の露出部115を形成し、第1導電型層113を露出させた。
また、図示しないが、隣り合う発光素子チップ100の間を、後に分離させるに十分な幅をもって、同様にして第1導電型層113を露出させて分離溝を形成した。
以上、第1導電型層113の途中までをエッチング除去し、第1導電型層の露出部115を形成し、第1導電型層113を露出させる場合を例示した。尤も、当該第1導電型層113の途中までをエッチング除去に限られず、第1導電型層が露出した時点でエッチングを止めても良いし、第1導電型層を完全に除去しても良い。そして、第1導電型層を完全に除去した場合は、露出した第1導電型層の側面へのコンタクトをとるか、または、第1導電型層を導電性の基板等で支持する構成を採れば良い。
RIE終了後、SiO2マスクをエッチング除去するが、第2導電型層111a上のSiO2マスクは後述する絶縁膜として使用出来る為、残しても良い。
第2電極121は、例えば(Ni/Au)層を第2導電型層111b上に成膜したものである。電極は既知の金属構成から選択できる。なお図面では、第2電極121が、第2導電型層111b上の全面に形成されており、全面電極であることが好ましい。全面電極とは、第2導電型層111bとのコンタクトを形成すると共にパッド電極からの電流を拡散し、さらに発光層の発光を透過または反射する機能を有するものである。
第1電極131は、例えば(Ti/Al/Ti)層を、第2導電型層111aから第1導電型層の露出部115へかけて成膜するものである。電極は既知の金属構成から選択できる。当該第1導電型層の露出部115へかけての第1電極131の成膜の詳細は後述するが、第2導電型層111aであって凸部上の第1電極131の成膜である131aは、当該凸部から第1導電型層の露出部115へかけて成膜される。この結果、当該凸部の周辺に第1電極131の成膜である131aと第1導電型層113との接触部135が形成された。
また、第2導電型層111a上であって凸部でない部分における第1電極の成膜131bは、第1導電型層の露出部115と接触しない。つまり、第1電極の成膜131は第1導電型層の露出部の一部に対し延伸しない部分を有する。そして第2導電型層111aの凸部の両端から左右方向に向けて、第1電極131の成膜は第1導電型層の露出部115へかけて成膜され、第1導電型層の露出部115と接触する第1電極の成膜131cとなる。この結果、凸部の両端から左右方向に向けて第1電極131の成膜である131cと第1導電型層113との接触部136が形成された。
電極パッドは、第2導電型層111aの凸部上へ第1導電体側電極パッド141として例えば(Ti/Au)層を成膜したものであり、第2電極121上の2箇所以上へ第2導電体側電極パッド142として例えば(Ti/Au)層を成膜したものである。パッド電極も既知の金属構成から選択できる。
第1導電体側電極パッド141および第2導電体側電極パッド142の成膜後に、発光素子チップ100上に例えばSiO2や樹脂などの絶縁性の保護膜を形成した後、第1および第2導電体側電極パッド141、142上の保護膜を除去する。
図2〜4において、サファイア基板等の成長基板(図示していない)上に成膜された半導体層は、下方から第1導電型層113、発光層112および第2導電型層111が成膜されている。
この際、当該第1電極131と第2導電型層111aの上面および第2導電型層111aの側面および発光層112の側面にも電気的接触が形成され得る。しかし、電流は第1導電体側電極パッド141から第1電極131を経由して第1導電型層のみへ流れるので、第2導電型層111aや発光層112への電気的接触は無視出来る。そこで本発明において、これらの電気的接触を電気的コンタクトであるとは考えないこととした。
ここで、所望により、第1電極の構造を変えることで露出した第1導電型層へ互いに独立してコンタクトする導電配線を4本またはそれ以上とし、併せて、第1電極の成膜と第1導電型層との接触部、第2導電型層の凸部から各方向に向けた第1電極の成膜と第1導電型層との、互いに独立した接触部を4箇所以上設けることも好ましい構成である。
尚、島状の第2導電型層111aを用いて、1つの第1導電体側電極パッド141に対して、2箇所以上の互いに独立した第1導電型層113との接触部を形成し、複数の電気的コンタクトを形成することが出来るものであれば、例示した形状に限られるものではない。
ここで、第1電極131は、第2導電型層111aや発光層112とは電気的に絶縁されていることが好ましい。当該絶縁により、半導体表面に電流が漏れ流れてしまうのを防ぐことが出来るためである。
従って、当該構成により、相対的に小さい第2導電型層111aをエッチング除去しないことで、発光体素子チップ100のワイヤボンディング工程やフリップチップ実装工程において、ボンディング位置(高さ)をpn毎に変える必要が無く、ボンディングが容易になるとともに、接続不良やチップが傾くなどの不良を抑えることを、低コスト且つ精度よく達成することができた。
当該電流の流れについて、上述したように、第1導電型層113がn型のAlGaN、第2導電型層がp型のAlGaN、発光層がAlInGaNのIII−V族半導体である場合を例として説明する。
第1導電体側電極パッド141に流れ込む電子は、金属伝導性を有する第1電極131を容易に通過して、接触部135、136から第1導電型層113へ流れ込む。本実施の形態において、接触部135、136は第1導電型層113上に分散し且つ広範囲に設けられているので、電子は広範囲な第1導電型層113中へ、均一に流れ込む。第1導電型層113中へ流れ込んだ電子は、広い範囲で均一に発光層112を通過し、発光層112において均一且つ高効率な発光が行われる。その後、第2導電型層111から金属伝導性を有する第2電極121へ流れ込み、さらに第2導電体側電極パッド142から流れ出て行く。ここで、第2導電体側電極パッド142が複数箇所分散して設けられていることも、第1導電型層113中へ流れ込んだ電子が、広い範囲で均一に発光層112を通過することを担保している。つまり、(0026)段落の説明と同様に、X<YかつX+Y≧3とすることが好ましく、非直線的に配置することが好ましい。
さらに、本発明では第1および第2導電体側電極パッドの高さを容易に等しく出来る。この結果、ワイヤボンディングやフリップチップ実装の際、ボンディング位置を、第1および第2導電体側電極パッド毎に変える必要が無く、ボンディングが容易になるとともに、接続不良やチップが傾くなどの不良を抑えることができる。
なお、相対的に小さい第2導電型層111aを残し、その上面および側面を利用して、互いに独立して分散した第1導電型層へのコンタクト部へ分岐する電極配線を形成する構成をとれば、チップサイズや第2電極パッド142の形状に合わせて、第1電極131の形状を櫛型や放射状等とすることもできる。
(実施例1)
成長基板(図示していない。)としてサファイア基板にAlNバッファを有するAlNテンプレートを準備し、当該成長基板上に、厚さ745nmの超格子バッファ層(図示していない。)、第1導電型層113として厚さ1722nmのn−AlGaN層、発光層112として厚さ184nmのMQW活性層、第2導電型層111として厚さ282nmのp−AlGaN層、コンタクト層(図示していない。)として、厚さ22nmのp−GaNを有する発光波長465nmの発光構造サンプルを作製した。
一方、相対的に小さい第2導電型層111aであるp−AlGaN層上においては、p−GaNコンタクト層から露出したn−AlGaN層上の一部(独立して分散した各々のコンタクト部)までを露出するようにフォトリソ法を用いてレジストマスクを形成する。ここで、コンタクト部が独立して分散するような電気配線形状となるように、第2導電型層111a上の一部にもレジストマスクを形成する。そしてスパッタ法により第1電極131として、厚さ18nmのTi層、厚さ300nmのAl層、厚さ5nmのTi層を製膜後、リフトオフして、第2導電型層の凸部より一回り大きく第1導電型層へ延伸する形状の第1電極の成膜131a、第2導電型層であって凸部でない部分において第2導電型層上のみに形成される第1電極の成膜131b、成膜131bの電気配線を経由して第1導電体の露出部に接触する第1電極の成膜131cを有するn電極を一体的に形成した。この際、n電極は、相対的に小さい方の第2導電型層111a上から露出したn−AlGaN層上の一部(分散した各々のコンタクト部)まで、分割部の側面を含めて延伸した電気配線となる。
この結果、第1導電側電極パッド141は、当該第1導電型の電極パッドを起点とし、前記露出した第1導電型層へ延伸する導電配線である第2導電型層の凸部上の第1電極の成膜131a、第2導電型層であって凸部でない部分における第1電極の成膜131b、第1導電体の露出部接触する第1電極の成膜131cにより、前記第1導電型層の露出部115に設けられ互いに独立した、第1電極の成膜と第1導電型層との接触部135、左右2箇所の第2導電型層の凸部の両端から左右方向に向けた第1電極の成膜と第1導電型層との接触部136の3箇所とで、それぞれ電気的にコンタクトした。
次に、p電極上およびn電極上の一部が露出するようにレジストマスクを設け、n電極パッドおよびp電極パッドとして厚さ5nmのTi層、厚さ500nmのAu層、厚さ10nmのTi層を製膜後、リフトオフによりパッド電極を形成する。次に、保護膜としてSiO2層を全面に形成し、p電極パッドおよびn電極パッド上の一部が露出するようにレジストでマスク後、パッド上のSiO2層およびTi層をRIEにて除去し、第1導電体側電極パッド141および第2導電体側電極パッド142となるAuパッド電極を形成する。
その後、レジストマスクを除去し、洗浄後、基板の研削・研磨を経て発光素子チップ100の周囲に設けられた分離溝をスクライブすることにより、個々に分離された発光素子チップ100を得た。
さらに、当該発光素子に1〜70mAの電流を流したときの発光波長を測定した。当該測定結果を図6に示す。図6は、横軸に測定電流の値をとり、縦軸に発光波長をとり、実施例1に係る発光素子試料5個の測定結果をプロットしたグラフである。
「発明の詳細な説明」で説明した、第1導電型層の露出部115、第2導電型層であって凸部でない部分における第1電極の成膜131bおよび第1導電体の露出部接触する第1電極の成膜131cを設けなかった以外は、実施例1と同様の工程を行って、比較例1に係る発光素子を製造した。
そして、当該発光素子に20mAの電流を流したときのVfは3.03V、Poは3.45mWであった。
さらに、比較例1の発光素子に1〜70mAの電流を流したときの発光波長を測定した。測定結果を図8に示す。図8は、横軸に測定電流の値をとり、縦軸に発光波長をとり、比較例1に係る発光素子試料3個の測定結果を平均して−□−にてプロットしたグラフである。尚、参考のため、図8には、実施例1に係る発光素子試料から選択した1個の測定結果も−◇−にてプロットした。
相対的に小さい第2導電型層の形状を、比較例1と同様の形状にした以外は、実施例1と同様の操作を行って、比較例2に係る発光素子を製造した。 図10(a)〜(e)は、比較例2に係る発光体素子およびその製造方法に係る平面図である。
この結果、比較例2に係る発光素子においては、実施例1に係る発光素子と異なり、第2導電型層111aの上面および側面を利用するものの、互いに独立して分散した第1導電型層のための電極配線を形成しておらず、第1電極131と第1導電型層113との接触部(電気的コンタクト)が互いに独立していない。この為、第1導電体側電極パッド141の周囲と、左右に延伸する配線部の全てが連続した構造を有している。
比較例2に係る発光素子試料測定結果も、図8に−△−にてプロットした。
相対的に小さい第2導電型層を形成せず、比較例2の相対的に小さい第2導電型層の箇所の第1導電型層を露出させた以外は、実施例1と同様の操作を行って、比較例3に係る発光素子を製造した。
この結果、実施例1と同様の形状の第1電極131の形成が、第1導電型層113上に直接行なわれた構造を有している。そして、第1電極131と第1導電型層115との接触部(電気的コンタクト)が互いに独立しておらず、第1導電体側電極パッド141の周囲と、左右に延伸する配線部の全てが連続した構造である点は、比較例2と同様である。
実施例1に係る発光素子と比較例1に係る発光素子とでは、第1導電型層の形状が異なる。当該形状の違いにより第2電極の形状と発光面積が異なり、比較例1に係る発光素子の方が発光面積は広い。発光面積が広いため、比較例1に係る発光素子の方が、わずかにVfが低くPoも高い。しかしながら比較例1に係る発光素子は、図8に示すように当該発光素子に流す電流量の変化による発光波長のシフト量が多い。これは、比較例1に係る発光素子においては、電流が発光層の一部に集中して流れる為、当該集中部に発熱が起こり、当該発熱により発光波長が変化するのであると考えられる。
これは、比較例2に係る発光素子においても、上述した比較例1に係る発光素子と同様にパッド電極周辺からの電流の流れが優先され、電流が発光層の一部に集中して流れる結果、当該電流集中部に発熱が起こり、当該発熱により発光波長が変化したものであると考えられる。当該状況は、比較例3に係る発光素子においても同様であると考えられる。
さらに、当該発熱による発光効率の低下により、電流量が50mAを超えると、実施例1に係る発光素子および比較例2に係る発光素子のPoは同水準となる。
室温下における電流量40mAでの通電寿命試験で、実施例1に係る発光素子は1000時間において初期出力の92%の出力が維持されたが、比較例2に係る発光素子は1000時間において初期出力の88%の出力となった。
以上のことから、実施例1に係る発光素子は、比較例1、2および3に係る発光素子に比べ、電流集中による特性劣化がなく、寿命の長い優れた発光素子であることが判明した。
これに対し、実施例1および比較例1、2に係る発光素子においては、上述した比較例3と同じ実装方法を実施した場合においても、接続不良は発生しなかった。
以上のことから、実施例1に係る発光素子は、比較例3に係る発光素子に比べ、フリップチップ実装工程での接続不良が発生しないという、生産性に優れた発光素子であることが判明した。
以上のことから、本発明に係る発光素子は、電流集中による特性劣化や、寿命短縮が少なく、さらに実装不良も少ないという、信頼性に優れた発光素子であることが分かる。
111 第2導電型層
111a 第2導電型層
111b 第2導電型層
112 発光層
113 第1導電型層
115 第1導電型層の露出部
121 第2電極
131 第1電極
131a 第2導電型層の凸部上の第1電極の成膜
131b 第2導電型層であって凸部でない部分における第1電極の成膜
131c 第1導電体の露出部接触する第1電極の成膜
135 第1電極の成膜と第1導電型層との接触部
136 第2導電型層の凸部の両端から左右方向に向けた第1電極の成膜と第1導電
体層との接触部
141 第1導電体側電極パッド
142 第2導電体側電極パッド
Claims (4)
- 発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層と発光層を大小2部分に分断する溝構造を有し、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
当該第1導電型の電極パッドを起点として前記第1導電型層へ延伸する導電配線により、前記第1導電型層と接続し互いに独立した2箇所以上の電気的コンタクトを有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子。 - 発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層が、前記第1導電型層の露出部を形成する溝構造により、大小2部分に分断されており、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
前記分断された小さい方の第2導電型層上および分断部側面に、前記第1導電型の電極パッドを起点とし、前記第1導電型層の露出部に設けられた互いに独立した2箇所以上の電気的コンタクトへ向けて延伸する導電配線を有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子。 - 発光層を挟んで第1導電型層、第2導電型層が設けられた積層構造を有し、
前記第2導電型層が、前記第1導電型層の露出部を形成する溝構造により、大小2部分に分断されており、
当該分断された大きい方の第2導電型層上に第2導電型層と電気的に接続する第2導電型の電極パッドを有し、
当該分断された小さい方の第2導電型層上に第1導電型の電極パッドを有し、
当該第1導電型の電極パッドを起点として前記露出した第1導電型層へ延伸する導電配線により、前記第1導電型層の露出部に設けられた互いに独立した2箇所以上の電気的コンタクトを有し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとが等しく、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとが、X<YかつX+Y≧3である発光素子。 - 基板上に、当該基板側から順に、第1導電型層、発光層、第2導電型層を有する積層構造を形成する工程と、
前記第2導電型層側からエッチングにより第1導電型層を露出させて、前記第2導電型層を大小2部分に分断する溝構造を形成する工程と、
前記分断された大きい方の第2導電型層上に、第2導電型の電極パッドを形成する工程と、
前記分断された小さい方の第2導電型層上から、前記第1導電型層の露出部へ延伸する導電配線を形成する工程と、
前記分断された小さい方の第2導電型層上に、第1導電型の電極パッドを形成する工程を有し、
前記導電配線は、第1導電型層の露出部の一部に対し延伸しない部分を有し、
前記第1導電型の電極パッドを起点として、前記第1導電型層の露出部に対して互いに独立した2箇所以上の電気的コンタクトを形成し、
前記第1導電型層の底面から前記第2導電型の電極パッド上面迄の高さと、前記第1導電型層の底面から前記第1導電型の電極パッド上面迄の高さとを等しくし、
前記第1導電型の電極パッドの個数Xと、前記第2導電型の電極パッドの個数Yとを、X<YかつX+Y≧3とする発光素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271542A JP5713650B2 (ja) | 2009-12-08 | 2010-12-06 | 発光素子およびその製造方法 |
US13/513,015 US8860294B2 (en) | 2009-12-08 | 2010-12-08 | Light emitting element and method for manufacturing the same |
PCT/JP2010/072018 WO2011071077A1 (ja) | 2009-12-08 | 2010-12-08 | 発光素子およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009278823 | 2009-12-08 | ||
JP2009278823 | 2009-12-08 | ||
JP2010271542A JP5713650B2 (ja) | 2009-12-08 | 2010-12-06 | 発光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142308A JP2011142308A (ja) | 2011-07-21 |
JP5713650B2 true JP5713650B2 (ja) | 2015-05-07 |
Family
ID=44145621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271542A Active JP5713650B2 (ja) | 2009-12-08 | 2010-12-06 | 発光素子およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8860294B2 (ja) |
JP (1) | JP5713650B2 (ja) |
WO (1) | WO2011071077A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5900284B2 (ja) * | 2012-10-25 | 2016-04-06 | 豊田合成株式会社 | 半導体発光素子および発光装置 |
JP5971090B2 (ja) | 2012-11-14 | 2016-08-17 | 豊田合成株式会社 | 半導体発光素子および発光装置 |
JP6485019B2 (ja) * | 2013-12-19 | 2019-03-20 | 日亜化学工業株式会社 | 半導体発光素子 |
TWI607558B (zh) * | 2017-01-10 | 2017-12-01 | 錼創科技股份有限公司 | 微型發光二極體晶片 |
US11056614B2 (en) * | 2017-01-10 | 2021-07-06 | PlayNitride Inc. | Micro light-emitting diode chip |
JP7087693B2 (ja) * | 2018-06-07 | 2022-06-21 | 信越半導体株式会社 | 発光素子及びその製造方法 |
JP7279354B2 (ja) * | 2018-12-17 | 2023-05-23 | 富士電機株式会社 | 半導体素子及び半導体素子の識別方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3752339B2 (ja) * | 1997-02-04 | 2006-03-08 | ローム株式会社 | 半導体発光素子 |
JP3505643B2 (ja) * | 2000-04-19 | 2004-03-08 | 星和電機株式会社 | 窒化ガリウム系半導体発光素子 |
JP2002319704A (ja) * | 2001-04-23 | 2002-10-31 | Matsushita Electric Works Ltd | Ledチップ |
JP2003110139A (ja) * | 2001-09-28 | 2003-04-11 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
JP4069936B2 (ja) | 2002-05-27 | 2008-04-02 | 日亜化学工業株式会社 | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 |
JP5141608B2 (ja) * | 2004-03-23 | 2013-02-13 | 豊田合成株式会社 | 固体素子デバイスの製造方法 |
KR100631969B1 (ko) * | 2005-02-28 | 2006-10-11 | 삼성전기주식회사 | 질화물 반도체 발광소자 |
KR100706944B1 (ko) * | 2005-10-17 | 2007-04-12 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
WO2008038842A1 (en) * | 2006-09-25 | 2008-04-03 | Seoul Opto Device Co., Ltd. | Light emitting diode having extensions of electrodes for current spreading |
JP5251050B2 (ja) * | 2006-10-05 | 2013-07-31 | 三菱化学株式会社 | GaN系LEDチップおよび発光装置 |
US8158990B2 (en) | 2006-10-05 | 2012-04-17 | Mitsubishi Chemical Corporation | Light emitting device using GaN LED chip |
JP5141086B2 (ja) * | 2007-04-25 | 2013-02-13 | 日亜化学工業株式会社 | 半導体発光素子 |
-
2010
- 2010-12-06 JP JP2010271542A patent/JP5713650B2/ja active Active
- 2010-12-08 US US13/513,015 patent/US8860294B2/en active Active
- 2010-12-08 WO PCT/JP2010/072018 patent/WO2011071077A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20120299465A1 (en) | 2012-11-29 |
WO2011071077A1 (ja) | 2011-06-16 |
US8860294B2 (en) | 2014-10-14 |
JP2011142308A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4804485B2 (ja) | 窒化物半導体発光素子及び製造方法 | |
JP5713650B2 (ja) | 発光素子およびその製造方法 | |
US9209362B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
JP5223102B2 (ja) | フリップチップ型発光素子 | |
TWI569470B (zh) | 發光二極體及其製造方法 | |
JP2011199221A (ja) | 発光ダイオード | |
US9450017B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
JP2012054422A (ja) | 発光ダイオード | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
JP5608589B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
US20110079798A1 (en) | Light emitting apparatus | |
JP6164560B2 (ja) | 水平型パワーled素子及びその製造方法 | |
KR20120067782A (ko) | 발광소자 | |
KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
JP3878715B2 (ja) | 発光素子 | |
KR102237144B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
JP2013122950A (ja) | Iii族窒化物半導体発光素子 | |
KR20110132161A (ko) | 반도체 발광 소자 및 그 제조방법 | |
US20100230703A1 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
JP6190591B2 (ja) | 半導体発光素子 | |
JP2012054423A (ja) | 発光ダイオード | |
JP5772213B2 (ja) | 発光素子 | |
JP2014131000A (ja) | 発光素子 | |
JP2014116397A (ja) | 発光素子 | |
JP2012043924A (ja) | Ledの信頼性評価方法および評価用チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5713650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |