JP5141608B2 - 固体素子デバイスの製造方法 - Google Patents
固体素子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5141608B2 JP5141608B2 JP2009063662A JP2009063662A JP5141608B2 JP 5141608 B2 JP5141608 B2 JP 5141608B2 JP 2009063662 A JP2009063662 A JP 2009063662A JP 2009063662 A JP2009063662 A JP 2009063662A JP 5141608 B2 JP5141608 B2 JP 5141608B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- led element
- electrode
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
(発光装置1の構成)
図1は、本発明の第1の実施の形態に係る固体素子デバイスとしての発光装置の縦断面図である。
図2は、固体素子としてのLED素子の縦断面図である。
p側多層電極27は、p型GaNコンタクト層25の表面に格子状に設けられたロジウム(Rh)層27Aと、Rh層27Aおよびp型GaNコンタクト層25の表面を覆って設けられるタングステン(W)層27Bと、W層27Bの表面を覆って設けられるAu層27Cによって形成されている。
LED素子2を製造するには、まず、ウエハー状のサファイア基板20を用意し、AlNバッファ層21、n型GaNクラッド層22、発光する層を含む層を有する多層23、p型AlGaNクラッド層24、p型GaNコンタクト層25、およびn側電極26を公知の方法で形成する。
まず、ビアホール3Aを有したAl2O3基板3を用意し、Al2O3基板3の表面に回路パターンに応じてWペーストをスクリーン印刷する。次に、Wペーストを印刷されたAl2O3基板3を1000℃余で熱処理することによりWを基板3に焼き付け、さらにW上にNiめっき、Auめっきを施すことで回路パターン4を形成する。次に、Al2O3基板3の回路パターン4(表面側)にLED素子2をAuスタッドバンプ5によって電気的に接合する。次に、LED素子2を搭載したAl2O3基板3に対して板状の低融点ガラスを平行にセットし、窒素雰囲気中で圧力を60kgfとして600℃の温度でホットプレス加工を行う。低融点ガラスはAl2O3基板3とそれらに含まれる酸化物を介して接着される。次に、低融点ガラスと一体化されたAl2O3基板3をダイサーにセットしてダイシングすることにより、矩形状の発光装置1を分離する。
回路パターン4を図示しない電源部に接続して電圧を印加すると、LED素子2は多層23内で面状に発光して波長460nmの青色光を発する。青色光は、多層23からn型GaNクラッド層22、AlNバッファ層21を経てサファイア基板20に入射し、サファイア基板20からガラス封止部6に入射し、上面6Aおよび側面6Bから外部に放射される。
上記した第1の実施の形態によると、p型GaNコンタクト層25の表面にRh層27Aを格子状に設けることで、p型GaNコンタクト層25とのp側多層電極27とがオーミック接触し、良好な接合性が得られる。また、Rh層27Aを格子状のパターンで設け、さらに、ロジウムの熱膨張率8×10−6/℃に対し、熱膨張率がLED素子2のGaN層(p型AlGaNクラッド層24、p型GaNコンタクト層25)と同等の5×10−6/℃程度のタングステンを設けることで、構成部材中、熱膨張率の大きなAu層(15×10−6/℃)との熱膨張率差によって生じる熱応力を小にできる、これらによってガラス封止加工やリフロー接合時の高温条件下でも剥離を生じることがなく、多層23への安定した電流注入が可能になる。
(c)の変形例に示したもののほか、メッシュ状、ドットパターン状に設けても良い。また、オーミック接触可能な他の電極材料として、接合強度の大なるクロム(Cr)を用いることもできる。また、GaN系半導体層へのオーミック電極は、GaAs、AlInGaP系等のように電極成分が半導体層へ拡散し、合金化することで接着強度を得ることができないため、この構成が特に有効である。電極成分は半導体層へ拡散しにくい材料であれば、他の半導体でも有効である。拡散する材料でも効果は得ることができる。
発光装置1の変形例として、ガラス封止部6に代えて蛍光体を含有したエポキシ樹脂を用いて封止し、波長変換型の発光装置1としても良い。蛍光体には、例えば、Ce:YAG(Yttrium Aluminum Garnet)を用いることができる。この場合、波長460nmの青色光によって励起されて520〜550nmの黄色励起光を放射する。黄色励起光は青色光と混合されることによって白色光を生じる。
(LED素子2の構成)
図4は、第2の実施の形態に係るLED素子の側面図である。
上記した第2の実施の形態によると、第1の実施の形態の好ましい効果に加えてGaN基板28を用いたことによって多層23内で生じた光がGaN基板28とガラス封止部(図示せず)との界面まで光ロスを生じることなく達する。そして、封止材料の屈折率が高く、かつ、LED素子2では直方体形状ではなく、傾斜面28Aを有するので、LED素子2内での閉込モード光が生じない。このため、LED素子2からの外部放射効率を著しく向上させることができる。また、GaN基板28に設けた傾斜面28Aによって、多層23からp側多層電極27側に放射され、p側多層電極27で反射された青色光を取り出すことが可能になるので、外部放射効率を高めることができる。
(LED素子2の構成)
図6は、第3の実施の形態に係るLED素子であり、(a)はLED素子の側面図、(b)は(a)のB方向から見たLED素子の表面である。
上記した第3の実施の形態によると、W層27Bを格子状に設けることで電極の剥離を生じにくくすることができることに加え、P型GaNは抵抗値が大きく、オーミック電極パターンに応じた発光エリアとなり、さらにこの発光エリアに応じた凸面が形成されるため、GaN系半導体層からの光取り出し性が高まる。
(LED素子2の構成)
図7は、第4の実施の形態に係るLED素子であり、(a)はLED素子の側面図、(b)は(a)のB方向から見たLED素子の表面である。
上記した第4の実施の形態によると、GaN系半導体層の屈折率に近似した屈折率を有する熱硬化性樹脂層29を設け、更に熱硬化性樹脂層29に凸面部29Aを有するようにしたので、n型GaNクラッド層22の表面に切削、研削等の加工を要することなく容易に高屈折率で面積の拡大された光取り出し面を形成することができる。
(LED素子2の構成)
図8は、第5の実施の形態に係るLED素子の側面図である。
上記した第5の実施の形態によると、第4の実施の形態の好ましい効果に加えてp側多層電極27とGaN系半導体層との熱膨張率差に基づいて生じる応力を小にでき、リフロー接合時の高温条件下でも剥離を生じることがなく、多層23への安定した電流注入が可能になる。また、電極での反射率をRh層27AとAg層27Dの中間とすることにより反射率を向上でき、外部放射効率を高めることができる。
(LED素子2の構成)
図9は、第6の実施の形態に係るLED素子を示し、(a)は電極形成面の平面図、(b)は実装されたLED素子を(a)のC−C部において切断した発光装置の部分断面図である。
上記した第6の実施の形態によると、LED素子2の熱膨張率と略同等の熱膨張率を有するp型コンタクト電極層30に部分的にAuパッド電極31を設け、Auスタッドパンプ5を介してLED素子2と略同等の熱膨張率を有するAl2O3基板32の回路パターン4に実装してガラス封止するようにしたので、GaN系半導体層200からp型コンタクト電極層30が剥がれにくく、かつ、Auパッド電極31およびAuスタッドパンプ5の熱変形を許容して熱応力を吸収することができる。また、発明者の実験では、Al2O3基板とガラス含有Al2O3基板(熱膨張率12×10−6/℃)との異なる熱膨張率の基板にLED素子2を実装し、ガラス封止加工を行った結果、Al2O3基板に対し、ガラス含有Al2O3基板では、電極剥離に起因する順方向電圧上昇(平均0.3V)や発光パターン異常の発生の差異が認められるものがあった。LED素子2とAl2O3基板32とは熱膨張率が略同等であるので、ガラス封止加工温度でもこれらの熱膨張率差に起因する応力は生ぜず、良好なガラス封止LEDを具現化することができ、そのことによる歩留りの向上を図ることが可能になる。
(LED素子2の構成)
図10は、第7の実施の形態に係るLED素子を示す電極側平面図である。
上記した第7の実施の形態によると、通常サイズのLED素子2に比べて熱応力の影響がより顕著となるラージサイズのLED素子2であっても、第6の実施の形態と同様にGaN系半導体層200からp型コンタクト電極層30が剥がれにくく、そのことによって発光領域に発光むらを生じることなく均一に発光させることができる。
(LED素子2の構成)
図11は、第8の実施の形態に係る発光装置を示し、(a)は実装されたLED素子の部分を切断した発光装置の部分断面図、(b)は回路パターンの形成状態を示すAl2O3基板の平面図である。
上記した第8の実施の形態によると、Auスタッドパンプに代えて回路パターン4に無電解めっきによるNiの膜厚部4Aを一体的に形成するので、第6の実施の形態の好ましい効果に加えて接合部の一括形成が可能となり、特に、図11
(b)に示すように多点接合を行う場合、Auスタッドバンプ形成工程を省くとともに素子搭載領域200Aへの位置決め、姿勢制御が容易となって発光装置1の量産性を向上させることができる。
(LED素子2の構成)
図12(a)および(b)は、第9の実施の形態に係るLED素子であり、(a)は縦断面図、(b)はLED素子の平面図、(c)は臨界角を示す説明図である。
第9の実施の形態によると、p−GaN層203とp−Rh電極205との間に素子同等の熱膨張率を有するITO204を設けたので、p−GaN層203とが剥がれにくい構成とできる。また、p−Rh電極205とのGaNとITOと屈折率比に基づいて定まる臨界角以上の角度でこの界面に入射する層方向伝搬光はGaNとITO界面で全反射するので、p−Rh電極205への到達せず、GaN系半導体層200から外部放射されずに層内に留まる層方向伝搬光のp−Rh電極205での反射時の金属吸収損失を防ぐことができ、そのことによって層方向伝搬光が短い距離で減衰することを防ぐことができる。
(LED素子2の構成)
図13は、第10の実施の形態に係る発光装置のLED素子の部分を切断した部分断面図である。
上記した第10の実施の形態によると、LED素子2側に無電解めっきによる膜厚状のNi層33を一体的に形成するので、n側電極26、p型コンタクト層30の形状に応じた膜厚部形状を容易に作り込むことができ、製造のパフォーマンスに優れる。また、回路パターン4とLED素子2との位置決めにおいて、高い位置精度が必要な素子側にNi層33を設けることで実装性が高められ、歩留まりの向上を図れる。
(LED素子2の構成)
図14は、第11の実施の形態に係るLED素子を示す電極側平面図である。
上記した第11の実施の形態によると、第9の実施の形態の好ましい効果に加えて、n側電極26を素子中央のn側電極26から放射状に設けることによる電流拡散性の向上を図ることができる。
(LED素子2の構成)
図15は、第12の実施の形態に係るLED素子を示す電極側平面図である。
上記した第12の実施の形態によると、第10の実施の形態の好ましい効果に加えて、p型コンタクト電極層30の回路パターンに対する接合面積を大にすることができ、そのことによってLED素子2の通電性および放熱性の向上を図ることができる。その際、他の構成部材に対し、熱膨張率の大きいNi厚膜の実装パッド部は連続でなく島状であるため、高温時においても応力発生を低く抑えることができる。
Claims (4)
- 半導体材料の上に形成され、該半導体材料より屈折率の小さい透明酸化物からなる導電性全反射層と、この導電性全反射層の上に形成された反射性材料の電極と、前記電極のボンディング位置に部分的に形成されたパッド電極とを備えたLED素子と、前記LED素子を搭載する基板と、前記基板に形成される回路パターンと、前記LED素子を封止するとともに前記基板と接着されるガラス封止部とを有する発光装置の製造方法であって、
前記基板への前記LED素子の搭載は、前記基板の回路パターンへ前記LED素子の前記パッド電極を介してフリップチップ搭載することによって行い、
前記ガラス封止部による前記LED素子の封止は、前記LED素子を搭載した前記基板に、前記ガラスのホットプレス加工を行い、前記ガラスを前記基板と接着させて一体化させる発光装置の製造方法。 - 前記ガラスと一体化された前記基板をダイサーにセットしてダイシングする請求項1に記載の発光装置の製造方法。
- 前記半導体材料は、GaN系半導体材料からなる請求項1又は2に記載の発光装置の製造方法。
- 前記導電性全反射層は、ITOからなる請求項3に記載の発光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063662A JP5141608B2 (ja) | 2004-03-23 | 2009-03-16 | 固体素子デバイスの製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004084282 | 2004-03-23 | ||
JP2004084282 | 2004-03-23 | ||
JP2004223600 | 2004-07-30 | ||
JP2004223600 | 2004-07-30 | ||
JP2009063662A JP5141608B2 (ja) | 2004-03-23 | 2009-03-16 | 固体素子デバイスの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005044649A Division JP2006066868A (ja) | 2004-03-23 | 2005-02-21 | 固体素子および固体素子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135538A JP2009135538A (ja) | 2009-06-18 |
JP5141608B2 true JP5141608B2 (ja) | 2013-02-13 |
Family
ID=40867044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009063662A Expired - Fee Related JP5141608B2 (ja) | 2004-03-23 | 2009-03-16 | 固体素子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141608B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5713650B2 (ja) * | 2009-12-08 | 2015-05-07 | Dowaエレクトロニクス株式会社 | 発光素子およびその製造方法 |
DE102017119344A1 (de) * | 2017-08-24 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3287436B2 (ja) * | 1993-09-27 | 2002-06-04 | キヤノン株式会社 | 半導体装置の作製方法 |
DE19803936A1 (de) * | 1998-01-30 | 1999-08-05 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Ausdehnungskompensiertes optoelektronisches Halbleiter-Bauelement, insbesondere UV-emittierende Leuchtdiode und Verfahren zu seiner Herstellung |
JP2002094123A (ja) * | 2000-09-14 | 2002-03-29 | Citizen Electronics Co Ltd | 表面実装型発光ダイオード及びその製造方法 |
EP1603170B1 (en) * | 2003-03-10 | 2018-08-01 | Toyoda Gosei Co., Ltd. | Method for manufacturing a solid-state optical element device |
-
2009
- 2009-03-16 JP JP2009063662A patent/JP5141608B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009135538A (ja) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006066868A (ja) | 固体素子および固体素子デバイス | |
KR100937879B1 (ko) | 역전 발광 소자 제조 방법 및 역전 발광 다이오드 | |
US7417220B2 (en) | Solid state device and light-emitting element | |
KR100843787B1 (ko) | 발광 소자 | |
KR101627010B1 (ko) | 반도체 발광소자 | |
JP5016808B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
US9142729B2 (en) | Light emitting element | |
US6573537B1 (en) | Highly reflective ohmic contacts to III-nitride flip-chip LEDs | |
US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
US20020190260A1 (en) | Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction | |
JP2006121084A (ja) | 多層の複合金属コーティング層をフリップチップ電極とする発光ユニット | |
KR20070038864A (ko) | 반도체 발광소자 | |
JP2012146926A (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
EP2228840A1 (en) | Light emitting device, method of manufacturing the same, light emitting apparatus, and lighting system | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
JP5141608B2 (ja) | 固体素子デバイスの製造方法 | |
JP2012064759A (ja) | 半導体発光装置、半導体発光装置の製造方法 | |
US8049241B2 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
JP5682427B2 (ja) | 発光素子 | |
US20240113262A1 (en) | Light-emitting device, backlight unit and display apparatus having the same | |
CN101101952A (zh) | 固态元件和固态元件装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5141608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |