JP2006066868A - 固体素子および固体素子デバイス - Google Patents

固体素子および固体素子デバイス Download PDF

Info

Publication number
JP2006066868A
JP2006066868A JP2005044649A JP2005044649A JP2006066868A JP 2006066868 A JP2006066868 A JP 2006066868A JP 2005044649 A JP2005044649 A JP 2005044649A JP 2005044649 A JP2005044649 A JP 2005044649A JP 2006066868 A JP2006066868 A JP 2006066868A
Authority
JP
Japan
Prior art keywords
solid
layer
substrate
light
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005044649A
Other languages
English (en)
Other versions
JP2006066868A5 (ja
Inventor
Yoshinobu Suehiro
好伸 末広
Seiji Yamaguchi
誠治 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2005044649A priority Critical patent/JP2006066868A/ja
Priority to DE102005013264.2A priority patent/DE102005013264B4/de
Priority to US11/085,613 priority patent/US7429750B2/en
Priority to CNB2005100560964A priority patent/CN100362671C/zh
Publication of JP2006066868A publication Critical patent/JP2006066868A/ja
Publication of JP2006066868A5 publication Critical patent/JP2006066868A5/ja
Priority to US12/216,901 priority patent/US7714333B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】 熱膨張率差によって剥離が生じることのない固体素子および固体素子デバイスを提供する。
【解決手段】 ｐ型ＧａＮコンタクト層２５の表面にＲｈ層２７Ａを格子状に設けることで、ｐ型ＧａＮコンタクト層２５とのｐ側多層電極２７とがオーミック接触し、良好な接合性が得られる。また、Ｒｈ層２７Ａを格子状のパターンで設けることにより、ＧａＮ系半導体層との熱膨張率差に基づいて生じる応力を小にでき、リフロー接合時の高温条件下でも接合強度の低下や剥離を生じることがなく、多層２３への安定した電流注入が可能になる。
【選択図】 図１

Description

本発明は固体素子および固体素子デバイスに関し、特に、熱ストレスに基づく電極の剥離、接着強度の低下を防ぐとともに素子内部から効率良く光を取り出すことのできる固体素子および固体素子デバイスに関する。
従来の固体素子デバイスとして、固体素子であるＬＥＤ（Light-Emitting Diode：発光ダイオード）素子をリードフレームや配線パターンを有する基板に実装した発光装置がある。このようなＬＥＤ素子を用いた発光装置において、高輝度化、大出力化を実現するためにはＬＥＤ素子の内部に留まる光を低減して外部放射効率を向上させることが重要である。
上記したＬＥＤ素子として、サファイア等の透光性基板上に半導体層を形成し、透光性基板側から光を放射させるフリップチップ型ＬＥＤ素子がある。フリップチップ型ＬＥＤ素子は、フェイスアップ型ＬＥＤ素子における半導体層やパッシベーション膜での光ロスがないため、外部放射効率に優れる。フリップチップ型ＬＥＤ素子は、リフロー炉において２５０℃〜３００℃の温度でリードフレーム等の配線部材にフリップチップボンディングされる。
近年、ＬＥＤ素子の電気的接続に用いられる半田については、環境への配慮に基づいて鉛（Ｐｂ）フリー半田の使用が進められている。Ｐｂフリー半田は、融点がＰｂ入り半田に比べて大であることから、フリップチップボンディングにおける熱ストレスが大になってＬＥＤ素子の発光効率を低下させることが問題視されている。
このようなフリップチップ型ＬＥＤ素子の発光効率を改善するものとして、ｐ型電極を多層化した窒化物半導体発光素子がある（例えば、特許文献１参照。）。
特許文献１に記載される窒化物半導体発光素子は、ｐ型窒化ガリウム系半導体層とオーミック接触する第１正電極と、第１正電極上の一部に第２正電極を有し、第２正電極は、第１正電極に接するように形成された層をＡｕまたはＰｔを主成分として形成することにより、第２正電極の直下にある発光層の発光を可能にしている。
特開平１１−１５０２９７号公報（[００１２]、図１）
しかし、特許文献１に記載されたＬＥＤ素子によると、第１正電極および第２正電極がベタ状の連続面で形成されているため、リフロー接合時の高温条件下で窒化物半導体との熱膨張率差に基づく剥離が生じるという問題がある。
従って、本発明の目的は、熱膨張率差によって電極の剥離を生じることのない固体素子およびこれを用いた固体素子デバイスを提供することにある。
本発明は、上記の目的を達成するため、基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子において、前記発光エリアに対応した層に電流を注入する半導体層にオーミック接触する導電材料の複数の領域を含む電極を有する固体素子を提供する。
また、本発明は、上記の目的を達成するため、基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子において、前記固体素子と同等の熱膨張率を有するコンタクト電極層と、前記コンタクト電極層上に部分的に形成されて外部の配線部に接合される接合部とを有する固体素子を提供する。
また、本発明は、上記の目的を達成するため、固体素子と、前記固体素子を搭載する前記固体素子と同等の熱膨張率を有する基板と、前記固体素子を封止する無機封止部とを有する固体素子デバイスにおいて、前記固体素子は、前記固体素子と同等の熱膨張率を有するコンタクト電極層と、前記コンタクト電極層上に形成されて前記基板に設けられる配線部に接合される接合部とを有する固体素子デバイスを提供する。
また、本発明は、上記の目的を達成するため、基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子を有し、さらに前記固体素子と同等の熱膨張率を有するコンタクト電極層と、前記コンタクト電極層上に形成されて外部の配線部に接合される接合部とが前記固体素子に設けられる固体素子デバイスであって、前記固体素子と同等の熱膨張率を有して前記固体素子を搭載する基板と、前記固体素子を封止する無機封止部とを有する固体素子デバイスを提供する。
本発明によれば、熱膨張率の差による電極の剥離を生じることなく固体素子の信頼性を向上させることができる。特に、固体素子が発光素子である場合、半導体層内部から効率良く光を取り出すことができ、外部放射効率を向上させることができる。
（第１の実施の形態）
（発光装置１の構成）
図１は、本発明の第１の実施の形態に係る固体素子デバイスとしての発光装置の縦断面図である。
この発光装置１は、フリップチップ型のＧａＮ系半導体材料からなる固体素子としてのＬＥＤ素子２と、ＬＥＤ素子２を搭載するＡｌ２Ｏ３基板３と、タングステン（Ｗ）−ニッケル（Ｎｉ）−金（Ａｕ）で構成されてＡｌ２Ｏ３基板３に形成される回路パターン４と、ＬＥＤ素子２と回路パターン４とを電気的に接続するＡｕスタッドバンプ５と、ＬＥＤ素子２を封止するとともにＡｌ２Ｏ３基板３と接着されるガラス封止部６とを有する。
Ａｌ２Ｏ３基板３は、基板の表面および裏面にメタライズされたＷ−Ｎｉからなる回路パターン４を導通させるビアホール３Ａを有している。
ガラス封止部６は、低融点ガラスによって形成されており、金型によるホットプレス加工によってＡｌ２Ｏ３基板３と接着された後にダイサーでカットされることに基づく上面６Ａおよび側面６Ｂを有して矩形状に形成されている。
（ＬＥＤ素子２の構成）
図２は、固体素子としてのＬＥＤ素子の縦断面図である。
ＬＥＤ素子２は、サファイア（Ａｌ２Ｏ３）基板２０の表面に、ＡｌＮバッファ層２１、ｎ型ＧａＮクラッド層２２、発光する層を有する多層２３、ｐ型ＡｌＧａＮクラッド層２４、ｐ型ＧａＮコンタクト層２５を順次結晶成長させることによって形成されており、ｐ型ＧａＮコンタクト層２５からｎ型ＧａＮクラッド層２２の一部にかけてをエッチングすることにより除去して露出したｎ型ＧａＮクラッド層２２に形成されるｎ側電極２６と、ｐ型ＧａＮコンタクト層２５の表面に設けられるｐ側多層電極２７とを有する。
（ｐ側多層電極２７の構成）
ｐ側多層電極２７は、ｐ型ＧａＮコンタクト層２５の表面に格子状に設けられたロジウム（Ｒｈ）層２７Ａと、Ｒｈ層２７Ａおよびｐ型ＧａＮコンタクト層２５の表面を覆って設けられるタングステン（Ｗ）層２７Ｂと、Ｗ層２７Ｂの表面を覆って設けられるＡｕ層２７Ｃによって形成されている。
（ＬＥＤ素子２の製造工程）
ＬＥＤ素子２を製造するには、まず、ウエハー状のサファイア基板２０を用意し、ＡｌＮバッファ層２１、ｎ型ＧａＮクラッド層２２、発光する層を含む層を有する多層２３、ｐ型ＡｌＧａＮクラッド層２４、ｐ型ＧａＮコンタクト層２５、およびｎ側電極２６を公知の方法で形成する。
次に、ｐ型ＧａＮコンタクト層２５の表面に蒸着によってＲｈ層２７Ａを形成する。次に、Ｒｈ層２７Ａの表面にフォトレジストを設ける。次に、フォトレジスト上に格子状に形成されたレジストマスクを形成してフォトレジストを露光する。次に、露光部分のレジストマスクおよびＲｈ層２７Ａをエッチングにより除去する。次に、格子状に形成されるＲｈ層２７Ａの表面からレジストマスクを除去する。次に、格子状のＲｈ層２７Ａを覆うようにＷ層２７Ｂを蒸着によって形成する。次に、Ｗ層２７Ｂの表面に蒸着によってＡｕ層２７Ｃを設ける。次に、ＧａＮ系半導体層を有するおよびサファイア基板２０を０．３ｍｍ×０．３ｍｍにダイシングしてＬＥＤ素子２とする。
図３は、ＬＥＤ素子を電極形成面側より示し、（ａ）は底面図、（ｂ）は図２のＡ−Ａ部における断面図、（ｃ）はｐ側多層電極の変形例である。
ｐ側多層電極２７は、（ａ）に示すように表面をＡｕ層２７Ｃで覆われた構成を有する。Ａｕ層２７Ａの内側には、（ｂ）に示すようにＷ層２７Ｂで周囲を覆われた格子状のＲｈ層２７Ａが設けられている。格子状のＲｈ層２７Ａは、四角形のドット状に形成された複数の領域からなり、Ａｕ層２７Ｃを介して電流を注入することによって複数の領域が発光する。
なお、格子状のＲｈ層２７Ａは、（ｃ）に示すように、各々が接続されていても良い。また、接続の形態も図示するように隣接する全てのドットに対して接続するものでなく、全体の一部が規則的、又は不規則的に接続されるものであっても良い。
（発光装置１の製造工程）
まず、ビアホール３Ａを有したＡｌ２Ｏ３基板３を用意し、Ａｌ２Ｏ３基板３の表面に回路パターンに応じてＷペーストをスクリーン印刷する。次に、Ｗペーストを印刷されたＡｌ２Ｏ３基板３を１０００℃余で熱処理することによりＷを基板３に焼き付け、さらにＷ上にＮｉめっき、Ａｕめっきを施すことで回路パターン４を形成する。次に、Ａｌ２Ｏ３基板３の回路パターン４（表面側）にＬＥＤ素子２をＡｕスタッドバンプ５によって電気的に接合する。次に、ＬＥＤ素子２を搭載したＡｌ２Ｏ３基板３に対して板状の低融点ガラスを平行にセットし、窒素雰囲気中で圧力を６０ｋｇｆとして６００℃の温度でホットプレス加工を行う。低融点ガラスはＡｌ２Ｏ３基板３とそれらに含まれる酸化物を介して接着される。次に、低融点ガラスと一体化されたＡｌ２Ｏ３基板３をダイサーにセットしてダイシングすることにより、矩形状の発光装置１を分離する。
（発光装置１の動作）
回路パターン４を図示しない電源部に接続して電圧を印加すると、ＬＥＤ素子２は多層２３内で面状に発光して波長４６０ｎｍの青色光を発する。青色光は、多層２３からｎ型ＧａＮクラッド層２２、ＡｌＮバッファ層２１を経てサファイア基板２０に入射し、サファイア基板２０からガラス封止部６に入射し、上面６Ａおよび側面６Ｂから外部に放射される。
（第１の実施の形態の効果）
上記した第１の実施の形態によると、ｐ型ＧａＮコンタクト層２５の表面にＲｈ層２７Ａを格子状に設けることで、ｐ型ＧａＮコンタクト層２５とのｐ側多層電極２７とがオーミック接触し、良好な接合性が得られる。また、Ｒｈ層２７Ａを格子状のパターンで設け、さらに、ロジウムの熱膨張率８×１０−６／℃に対し、熱膨張率がＬＥＤ素子２のＧａＮ層（ｐ型ＡｌＧａＮクラッド層２４、ｐ型ＧａＮコンタクト層２５）と同等の５×１０−６／℃程度のタングステンを設けることで、構成部材中、熱膨張率の大きなＡｕ層（１５×１０−６／℃）との熱膨張率差によって生じる熱応力を小にできる、これらによってガラス封止加工やリフロー接合時の高温条件下でも剥離を生じることがなく、多層２３への安定した電流注入が可能になる。
さらに、ＬＥＤ素子２に対し同等の熱膨張率のＡｌ２Ｏ３基板３に実装することで、ＬＥＤ素子２とＡｌ２Ｏ３基板３との熱膨張率差に基づいて生じる応力を小にできる。本実施の形態で用いたＬＥＤ素子２は、サファイア基板（熱膨張率７×１０−６／℃）２０にＧａＮ層を形成しているので、ＬＥＤ素子２全体の熱膨張率はサファイア基板２０と同等とみなせる。そして、応力を小にすることで、ガラス封止加工時の高温条件下でも剥離を生じないものとできる。
なお、第１の実施の形態では、Ｒｈ層２７Ａを格子状に設ける構成を説明したが、他のパターンとして図３（ｃ）の変形例に示したもののほか、メッシュ状、ドットパターン状に設けても良い。また、オーミック接触可能な他の電極材料として、接合強度の大なるクロム（Ｃｒ）を用いることもできる。また、ＧａＮ系半導体層へのオーミック電極は、ＧａＡｓ、ＡｌＩｎＧａＰ系等のように電極成分が半導体層へ拡散し、合金化することで接着強度を得ることができないため、この構成が特に有効である。電極成分は半導体層へ拡散しにくい材料であれば、他の半導体でも有効である。拡散する材料でも効果は得ることができる。
また、Ｒｈ等の電極は、電子ビーム蒸着でも良いが、スパッタリングによる蒸着により、ＧａＮ表面への接着強度を増したものの方が望ましい。
（第１の実施の形態の変形例）
発光装置１の変形例として、ガラス封止部６に代えて蛍光体を含有したエポキシ樹脂を用いて封止し、波長変換型の発光装置１としても良い。蛍光体には、例えば、Ｃｅ：ＹＡＧ（Yttrium Aluminum Garnet）を用いることができる。この場合、波長４６０ｎｍの青色光によって励起されて５２０〜５５０ｎｍの黄色励起光を放射する。黄色励起光は青色光と混合されることによって白色光を生じる。
（第２の実施の形態）
（ＬＥＤ素子２の構成）
図４は、第２の実施の形態に係るＬＥＤ素子の側面図である。
このＬＥＤ素子２は、第１の実施の形態で説明したサファイア基板２０に代えてＧａＮ基板２８（屈折率：ｎ＝２．４）を用いる構成と屈折率１．８５のＢｉ系高屈折率ガラスを用いた点が相違している。このＧａＮ基板２８は、切削、研磨等で角を除去することにより形成された傾斜面２８Ａを有する。なお、以下に説明する実施の形態において、第１の実施の形態と同一の部分については共通の引用数字を付している。
（第２の実施の形態の効果）
上記した第２の実施の形態によると、第１の実施の形態の好ましい効果に加えてＧａＮ基板２８を用いたことによって多層２３内で生じた光がＧａＮ基板２８とガラス封止部（図示せず）との界面まで光ロスを生じることなく達する。そして、封止材料の屈折率が高く、かつ、ＬＥＤ素子２では直方体形状ではなく、傾斜面２８Ａを有するので、ＬＥＤ素子２内での閉込モード光が生じない。このため、ＬＥＤ素子２からの外部放射効率を著しく向上させることができる。また、ＧａＮ基板２８に設けた傾斜面２８Ａによって、多層２３からｐ側多層電極２７側に放射され、ｐ側多層電極２７で反射された青色光を取り出すことが可能になるので、外部放射効率を高めることができる。
また、ＬＥＤ素子２を封止する封止材料にガラスを用いることで、ＬＥＤ素子２が発する光や熱で封止材料が劣化することがなく、かつ高屈折率の特性を得ることができる。そして、ガラス材料の場合、硬質材料であるため、樹脂と比較して応力によりクラックが生じ易いという問題があるが、素子封止後の冷却時におけるガラスの熱収縮によって内部応力が大になる場合であっても、傾斜面２８Ａを設けることでガラスに局部的な応力集中が生じることを防ぎ、パッケージクラックの発生を防止して信頼性に優れる発光装置１を形成することができる。
図５は、ＬＥＤ素子の光取り出し構造を示し、（ａ）は断面図、（ｂ）は（ａ）のＢ方向から見た平面図である。
このＬＥＤ素子２は、ＧａＮ基板２８の表面に切削加工による溝２２ａを加工することによって凸面部２２Ａを形成している。また、ＧａＮ基板２８は、切削、研磨等で角を除去することにより形成された傾斜面２８Ｂを有し、ｐ側多層電極２７を構成するＷ層２７Ｂに代えて連続したＡｇ層２７Ｄを設けた構成としている。
このＬＥＤ素子２によると、ＧａＮ基板２８の光取り出し面に凹凸を形成することで、光取り出し面の表面積が大になり、ＬＥＤ素子内部からの光取り出し性が向上する。また、多層２３からｐ側多層電極２７側に放射され、ｐ側多層電極２７で反射された青色光の取り出し性も良好であり、外部放射効率を高めることができる。
（第３の実施の形態）
（ＬＥＤ素子２の構成）
図６は、第３の実施の形態に係るＬＥＤ素子であり、（ａ）はＬＥＤ素子の側面図、（ｂ）は（ａ）のＢ方向から見たＬＥＤ素子の表面である。
このＬＥＤ素子２は、図５で説明した光取り出し面に切削加工に基づく溝２２ａを有するＧａＮ基板２８を備え、ｐ側多層電極２７を構成するＷ層２７Ｂを格子状に設けた構成としている。
（第３の実施の形態の効果）
上記した第３の実施の形態によると、Ｗ層２７Ｂを格子状に設けることで電極の剥離を生じにくくすることができることに加え、Ｐ型ＧａＮは抵抗値が大きく、オーミック電極パターンに応じた発光エリアとなり、さらにこの発光エリアに応じた凸面が形成されるため、ＧａＮ系半導体層からの光取り出し性が高まる。
（第４の実施の形態）
（ＬＥＤ素子２の構成）
図７は、第４の実施の形態に係るＬＥＤ素子であり、（ａ）はＬＥＤ素子の側面図、（ｂ）は（ａ）のＢ方向から見たＬＥＤ素子の表面である。
このＬＥＤ素子２は、第１の実施の形態で説明したＬＥＤ素子２からサファイア基板２０をレーザ光で分離し、ｎ型ＧａＮクラッド層２２の表面に厚さ１００μｍで設けられる屈折率ｎ＝２．１の熱硬化性樹脂層２９を設けた構成において第１の実施の形態と相違している。
熱硬化性樹脂層２９は、凸面が六角形状に形成されて千鳥状に配列された凸面部２９Ａを有する。また、更に、ｐ型ＧａＮコンタクト層２５の表面に六角形状のＲｈ層２７Ａを形成して千鳥状に配列しており、（ｂ）に示すように熱硬化性樹脂層２９の凸面部２９ＡとＲｈ層２７Ａの配列とが一致するように形成されている。
熱硬化性樹脂層２９は、予めシート状に形成された熱硬化性樹脂に凸面部２９Ａに応じたパターンをプレス等の成型加工に基づいて形成し、ｎ型ＧａＮクラッド層２２の表面に貼り付ける。
なお、シート状の熱硬化性樹脂を用いる代わりに型を用いて熱硬化性樹脂の注入によりｎ型ＧａＮクラッド層２２の表面に熱硬化性樹脂層２９を設けても良い。この場合、凸面部２９Ａに応じたパターンは予め型に設けておくことができる。このように熱硬化性樹脂層２９を表面に設けられたＬＥＤ素子２はシリコン樹脂によって封止される。
（第４の実施の形態の効果）
上記した第４の実施の形態によると、ＧａＮ系半導体層の屈折率に近似した屈折率を有する熱硬化性樹脂層２９を設け、更に熱硬化性樹脂層２９に凸面部２９Ａを有するようにしたので、ｎ型ＧａＮクラッド層２２の表面に切削、研削等の加工を要することなく容易に高屈折率で面積の拡大された光取り出し面を形成することができる。
また、凸面部２９ＡとＲｈ層２７Ａとが対応した配列を有するので、Ｒｈ層２７Ａの直上の多層２３で発した青色光が面積の拡大された光取り出し面に達する。このことにより平面状の光取り出し面からの光取り出しに比べて取り出せる光が大になる。
なお、凸面部２９Ａの他の形状として、図５（ｂ）に示した形状であっても良く、更に、凸面が曲面によって形成されていても良い。また、凸面の配列は千鳥状に限定されず、他の配列パターンであっても良い。
また、熱硬化性樹脂層２９は、上記した凸面部２９Ａを設ける代わりに、例えば、粗面化加工によって表面が粗面化され平面状態よりも表面積を増したものとされていても良い。
（第５の実施の形態）
（ＬＥＤ素子２の構成）
図８は、第５の実施の形態に係るＬＥＤ素子の側面図である。
このＬＥＤ素子２は、第４の実施の形態で説明したＬＥＤ素子２のｐ側多層電極２７について、Ｒｈ層２７ＡだけでなくＡｇ層２７ＤおよびＡｕ層２７Ｃについてもそれぞれ独立した格子状の電極領域を有するようにした構成において第４の実施の形態と相違している。
Ｒｈ層２７Ａは、多層２３から放射される光を反射効率に優れるＡｇ層２７Ｄで熱硬化性樹脂層２９側に反射させるために光透過性の得られる厚さで薄く形成されている。
（第５の実施の形態の効果）
上記した第５の実施の形態によると、第４の実施の形態の好ましい効果に加えてｐ側多層電極２７とＧａＮ系半導体層との熱膨張率差に基づいて生じる応力を小にでき、リフロー接合時の高温条件下でも剥離を生じることがなく、多層２３への安定した電流注入が可能になる。また、電極での反射率をＲｈ層２７ＡとＡｇ層２７Ｄの中間とすることにより反射率を向上でき、外部放射効率を高めることができる。
（第６の実施の形態）
（ＬＥＤ素子２の構成）
図９は、第６の実施の形態に係るＬＥＤ素子を示し、（ａ）は電極形成面の平面図、（ｂ）は実装されたＬＥＤ素子を（ａ）のＣ−Ｃ部において切断した発光装置の部分断面図である。
このＬＥＤ素子２は、図９（ａ）に示すようにＴｉ−Ｐｔで形成されるｎ側電極２６と、ｐ側のコンタクト電極としてＬＥＤ素子２と略同等の熱膨張率を有するＩＴＯ(Indium Tin Oxide)からなるｐ型コンタクト電極層３０と、ｎ側電極２６およびｐ型コンタクト電極層３０に部分的に形成されるＡｕパッド電極３１とを有する。このＬＥＤ素子２のサイズは約３００μｍ角である。なお、ＩＴＯはスパッタリングによって薄膜形成されている。
図９（ｂ）は、ＬＥＤ素子２を第１の実施の形態にかかる図１で説明した発光装置１に適用した場合の部分拡大図である。第６の実施の形態では、回路パターン４の素子搭載側をＷ−Ｎｉ−Ａｇで形成し、基板裏面側をＷ−Ｎｉ−Ａｕで形成してビアホール３ＡにおけるＷパターンを介して接続した構成としている。Ａｕパッド電極３１は、Ａｕスタッドパンプ５と略同等のサイズで形成されている。
第６の実施の形態において、ＬＥＤ素子２は、Ａｕスタッドパンプ５の超音波併用熱圧着によって回路パターン４上に実装され、熱膨張率７×１０−６／℃の低融点ガラスによって封止される。
（第６の実施の形態の効果）
上記した第６の実施の形態によると、ＬＥＤ素子２の熱膨張率と略同等の熱膨張率を有するｐ型コンタクト電極層３０に部分的にＡｕパッド電極３１を設け、Ａｕスタッドパンプ５を介してＬＥＤ素子２と略同等の熱膨張率を有するＡｌ２Ｏ３基板３２の回路パターン４に実装してガラス封止するようにしたので、ＧａＮ系半導体層２００からｐ型コンタクト電極層３０が剥がれにくく、かつ、Ａｕパッド電極３１およびＡｕスタッドパンプ５の熱変形を許容して熱応力を吸収することができる。また、発明者の実験では、Ａｌ２Ｏ３基板とガラス含有Ａｌ２Ｏ３基板（熱膨張率１２×１０−６／℃）との異なる熱膨張率の基板にＬＥＤ素子２を実装し、ガラス封止加工を行った結果、Ａｌ２Ｏ３基板に対し、ガラス含有Ａｌ２Ｏ３基板では、電極剥離に起因する順方向電圧上昇（平均０．３Ｖ）や発光パターン異常の発生の差異が認められるものがあった。ＬＥＤ素子２とＡｌ２Ｏ３基板３２とは熱膨張率が略同等であるので、ガラス封止加工温度でもこれらの熱膨張率差に起因する応力は生ぜず、良好なガラス封止ＬＥＤを具現化することができ、そのことによる歩留りの向上を図ることが可能になる。
これに対し、Ａｕパッド電極３１を、ｐ側電極層上に部分的に形成することで発生熱応力が低く抑えられるとともに、ＬＥＤ素子２と同等の熱膨張率の基板へ実装することで実装状態で生じる応力についても低く抑えられる。さらにＩＴＯ電極はスパッタ膜形成されることで付着力が強く、応力による剥離が生じにくい。これによって安定に良好なガラス封止ＬＥＤを製造できる。
なお、第６の実施の形態では、素子同等の熱膨張率を有するコンタクト層としてＩＴＯを用いた構成を説明したが、ＩＴＯに変えてＲｈ（熱膨張率：８×１０−６／℃）を用いても良い。Ｒｈを用いた場合には光反射層としても機能することから光取り出し性を向上させることができる。また、Ａｕ−Ｃｏ薄膜を設けてＳｉＯ２やＳｉＮのパッシベーションで周囲を保護するようにしても良い。
発明者らの実験では、ＬＥＤ素子２のｐ型ＧａＮコンタクト層２５全面にＲｈ層、さらにその上全面にボンディングパッド用のＡｕ層を設けた従来構造のＬＥＤ素子２が基板実装されていない状態での６００℃加熱処理自体では、電極剥離による異常は生じないことを確認している。しかし、ＬＥＤ素子２をガラス含有Ａｌ２Ｏ３基板実装してガラス封止加工を行うと実装状態で生じる応力が加わることにより、安定に電極剥離が生じないものとすることが困難になる。ｐ型ＧａＮコンタクト層２５への付着力が小で、熱膨張率差の程度が大である場合には、ボンディングパッド用のＡｕ層は必要十分なサイズで部分的に設け、かつ、実装基板の熱膨張率をＬＥＤ素子２と同等にする必要がある。
また、Ａｕパッド電極３１の材料を、Ａｕに代えてＡｇとしても良い。これによって、パッド電極による光吸収を低減することができる。
（第７の実施の形態）
（ＬＥＤ素子２の構成）
図１０は、第７の実施の形態に係るＬＥＤ素子を示す電極側平面図である。
このＬＥＤ素子２は、１０００μｍ角のラージサイズチップであり、ｎ型ＧａＮクラッド層に設けられて複数のＡｕパッド電極３１を有するｎ側電極２６と、ＩＴＯからなり複数のＡｕパッド電極３１を有するｐ型コンタクト電極層３０とを有する。
ｎ側電極２６は、ｐ−ＧａＮ層に対して電流拡散性を高めるためにｐ型コンタクト電極層３０に櫛状に入り込んだ形状を有し、２つのＡｕパッド電極３１が設けられている。
ｐ型コンタクト電極層３０は、ｎ側電極２６の設けられる部分を除いた領域であり、所定の間隔で１８個のＡｕパッド電極３１が設けられている。
（第７の実施の形態の効果）
上記した第７の実施の形態によると、通常サイズのＬＥＤ素子２に比べて熱応力の影響がより顕著となるラージサイズのＬＥＤ素子２であっても、第６の実施の形態と同様にＧａＮ系半導体層２００からｐ型コンタクト電極層３０が剥がれにくく、そのことによって発光領域に発光むらを生じることなく均一に発光させることができる。
（第８の実施の形態）
（ＬＥＤ素子２の構成）
図１１は、第８の実施の形態に係る発光装置を示し、（ａ）は実装されたＬＥＤ素子の部分を切断した発光装置の部分断面図、（ｂ）は回路パターンの形成状態を示すＡｌ２Ｏ３基板の平面図である。
この発光装置では、図１１（ａ）に示すようにＡｌ２Ｏ３基板３２の表面に設けられる回路パターン４に無電解めっきによって厚さ１５μｍでＮｉの膜厚部４Ａを一体的に形成したものである。なお、膜厚部４ＡのＮｉ表面には図示しないＡｕ層が厚さ０．５μｍで形成されている。
また、ＬＥＤ素子２は、Ａｕスタッドパンプを省いているが、その他は第６の実施の形態で説明したものと同様であるので、重複する説明を省略する。
（第８の実施の形態の効果）
上記した第８の実施の形態によると、Ａｕスタッドパンプに代えて回路パターン４に無電解めっきによるＮｉの膜厚部４Ａを一体的に形成するので、第６の実施の形態の好ましい効果に加えて接合部の一括形成が可能となり、特に、図１１（ｂ）に示すように多点接合を行う場合、Ａｕスタッドバンプ形成工程を省くとともに素子搭載領域２００Ａへの位置決め、姿勢制御が容易となって発光装置１の量産性を向上させることができる。
（第９の実施の形態）
（ＬＥＤ素子２の構成）
図１２（ａ）および（ｂ）は、第９の実施の形態に係るＬＥＤ素子であり、（ａ）は縦断面図、（ｂ）はＬＥＤ素子の平面図、（ｃ）は臨界角を示す説明図である。
このフリップチップ型のＬＥＤ素子１は、図１２（ａ）に示すようにサファイア基板２０と、ＧａＮ系半導体化合物によって形成されるｎ−ＧａＮ層２０１と、ｎ−ＧａＮ層２０１上に積層される発光層２０２と、発光層２０２上に積層されるｐ−ＧａＮ層２０３と、ｐ−ＧａＮ層２０３からｎ−ＧａＮ層２０１にかけてエッチングにより除去されたｎ−ＧａＮ層２０１に設けられるｎ側電極２６と、ｐ−ＧａＮ層２０３上に設けられてＧａＮ系半導体化合物（ｎ＝２．４）より低屈折率（ｎ＝１．８）のＩＴＯ（Indium Tin Oxide）２０４と、高反射率材料であるＲｈで形成されるｐ−Ｒｈ電極２０５とを有し、ｎ−ＧａＮ層２０１、発光層２０２、およびｐ−ＧａＮ層２０３によってＧａＮ系半導体層２００を形成している。また、実装時にバンプボンディングするためのパッド電極のＡｕ層は、ｐ−Ｒｈ電極２０５のボンディング位置に部分的に形成される。
図１２において、サファイア基板２０は、発光層２０２から放射される青色光の発光波長に対して光透過性を示す光透過部の機能を有する。ＩＴＯ２０４とｐ−Ｒｈ電極２０５は、発光層２０２の実装面側に設けられ、かつ、ＬＥＤ素子２の端面部分が露出するように設けられた光反射部を構成しており、ＩＴＯ２０４は、光透過性を有する導電性全反射層の機能を有する。
III族窒化物系化合物半導体層の形成方法は、特に限定されないが、周知の有機金属気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。なお、発光素子の構成としては、ホモ構造、ヘテロ構造若しくはダブルへテロ構造のものを用いることができる。さらに、量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）を採用することもできる。
図１２（ｂ）は、ＬＥＤ素子の平面図であり、Ｄ−Ｄ部は（ａ）に示す断面図の切断部である。ＬＥＤ素子２は、ｎ側電極２６の周囲をｐ−Ｒｈ電極２０５で包囲して形成されており、ｐ−Ｒｈ電極２０５の形成領域において発光層２０２が発光する。
図１２（ｃ）は、第９の実施の形態におけるＧａＮ系半導体層２００での青色光の挙動を示す図である。ＧａＮ系半導体層２００の発光層２０２で生じた青色光のうち、サファイア基板２０とＧａＮ系半導体層２００界面へこれらの屈折率差による臨界角以上の角度で入射する光は外部に放射されずにＧａＮ系半導体層２００に留まる光となり、層方向伝搬光となる。この層方向伝搬光は、ＩＴＯ２０４とサファイア基板１１との間、あるいは、ｐ−Ｒｈ電極２０５とサファイア基板２０との間で反射しながら伝搬するが、多くの光はＩＴＯ２０４の存在によってｐ−Ｒｈ電極２０５まで達せず層方向伝搬する。
（第９の実施の形態の効果）
第９の実施の形態によると、ｐ−ＧａＮ層２０３とｐ−Ｒｈ電極２０５との間に素子同等の熱膨張率を有するＩＴＯ２０４を設けたので、ｐ−ＧａＮ層２０３とが剥がれにくい構成とできる。また、ｐ−Ｒｈ電極２０５とのＧａＮとＩＴＯと屈折率比に基づいて定まる臨界角以上の角度でこの界面に入射する層方向伝搬光はＧａＮとＩＴＯ界面で全反射するので、ｐ−Ｒｈ電極２０５への到達せず、ＧａＮ系半導体層２００から外部放射されずに層内に留まる層方向伝搬光のｐ−Ｒｈ電極２０５での反射時の金属吸収損失を防ぐことができ、そのことによって層方向伝搬光が短い距離で減衰することを防ぐことができる。
なお、図１２（ａ）では説明のため、ＧａＮ層を厚く描いているが、実際には数ミクロンの薄膜である。このため、層方向伝搬光の平均反射回数は多く、９０％の高反射金属であっても、吸収影響が大きいが、これにより吸収損失を大幅に減ずることができる。
このことにより、サファイア基板２０とＩＴＯ２０４との間で反射する層方向伝搬光をＬＥＤ素子２の側面から外部へ放射させることが可能になり、外部放射効率を高めることができる。
なお、第９の実施の形態では、ＧａＮ系半導体層２００とｐ−Ｒｈ電極２０５との間の低屈折率層として透明誘電体であるＩＴＯ２０５を設けた構成を説明したが、他の低屈折率層として、例えば、ＩｎＧａＮ（ｎ＝２．１）、Ｉｎ２０３−ＳｎＯ２，９０−１０ｗｔ％、ＡＺＯ（ＺｎＯ：Ａｌ）−ＩＺＯ（Ｉｎ２０３−ＺｎＯ），９０−１０ｗｔ％等の材料からなるものであっても良い。但し、全反射による層方向伝搬光を増すためには低屈折率材質を選択することが好ましい。
また、ＩＴＯはＲｈよりＧａＮへの付着力が大であり、さらにＩＴＯ形成表面は粗面となるので、ＩＴＯへのＲｈの付着力は大になる。
このため、単にＧａＮへＲｈ層を形成するものよりも、電極剥離は生じにくいものとできる。
また、ｐ−電極として用いる高反射率材料についてもＲｈに限定されず、例えば、Ａｇ等の材料を用いても良い。しかし、熱膨張率が大である材料の場合、薄膜を必要以上に厚くしないことが重要である。
また、ＬＥＤ素子２のフリップチップ接合において実装面の反射率が高い場合には、上記した透明誘電体および高反射率材料の組み合わせによらずに高反射率材料を省いた構成としても良い。例えば、ＧａＡｓ系の化合物半導体等では、高反射率材料を省くことのできる構成として、屈折率材料の多層膜からなるブラッグ反射膜を設けることも可能である。
また、第９の実施の形態では、サファイア基板２０上にＧａＮ系半導体層２００を成長させたＬＥＤ素子２を説明したが、ＬＥＤ素子２についてはＧａＮ基板を有するもの、ＧａＮ系半導体層２００の成長後にサファイア基板２０をリフトオフしたものであっても良い。このようにサファイア基板２０をリフトオフしたものであっても、実質的には、サファイア基板２０上に半導体を積層して形成されて、発光エリアに対応した層から放射される光をサファイア基板２０側の光取り出し面から取り出す形態に含まれる。更に、ＧａＮ以外の半導体からなる他のＬＥＤ素子２であっても良い。
（第１０の実施の形態）
（ＬＥＤ素子２の構成）
図１３は、第１０の実施の形態に係る発光装置のＬＥＤ素子の部分を切断した部分断面図である。
この発光装置では、第６の実施の形態で説明したＬＥＤ素子２にＡｕスタッドパンプを設ける代わりに、無電解めっきによって厚さ１５μｍでＮｉ層３３を設けてＡｌ２Ｏ３基板３２の表面に設けられる回路パターン４上に実装したものである。なお、Ｎｉ層３３のＮｉ表面には図示しないＡｕ層が厚さ０．５μｍで形成されている。
（第１０の実施の形態の効果）
上記した第１０の実施の形態によると、ＬＥＤ素子２側に無電解めっきによる膜厚状のＮｉ層３３を一体的に形成するので、ｎ側電極２６、ｐ型コンタクト層３０の形状に応じた膜厚部形状を容易に作り込むことができ、製造のパフォーマンスに優れる。また、回路パターン４とＬＥＤ素子２との位置決めにおいて、高い位置精度が必要な素子側にＮｉ層３３を設けることで実装性が高められ、歩留まりの向上を図れる。
（第１１の実施の形態）
（ＬＥＤ素子２の構成）
図１４は、第１１の実施の形態に係るＬＥＤ素子を示す電極側平面図である。
このＬＥＤ素子２では、素子中央にｎ側電極２６を設け、その周囲のｐ−ＧａＮ層に応じてｐ型コンタクト電極層３０を設けたものであり、ｐ型コンタクト電極層３０上には第９の実施の形態で説明したＮｉ層３３が設けられている。中央のｎ側電極２６上についてもＮｉ層３３が設けられている。また、中央のｎ側電極２６は、ｐ−ＧａＮ層を素子対角方向にエッチングで除去することにより露出させたｎ−ＧａＮ層上に放射状に伸延されており、そのことによってｐ−ＧａＮ層に対する電流拡散性を高めている。
（第１１の実施の形態の効果）
上記した第１１の実施の形態によると、第９の実施の形態の好ましい効果に加えて、ｎ側電極２６を素子中央のｎ側電極２６から放射状に設けることによる電流拡散性の向上を図ることができる。
そして、無電解めっきによるＮｉ層３３は、形状寸法の自由度があるため、このような電極パターンとしても適当な箇所に適切な形状の実装用パッド電極を形成することができる。すなわち、ｎ側電極パッドはＬＥＤ素子２の中央部にとり、ｐ側電極パッドは、実装状態の安定性を良くするためｐ型コンタクト電極層３０上の４箇所へ、かつ、ｎ側の放射状に伸延されたｎ側電極２６と実装時に多少潰れても短絡することのないように小型のサイズとして形成されている。
（第１２の実施の形態）
（ＬＥＤ素子２の構成）
図１５は、第１２の実施の形態に係るＬＥＤ素子を示す電極側平面図である。
このＬＥＤ素子２では、Ｎｉ層３３を設けられたｎ側電極２６と、このｎ側電極２６を除くｐ型コンタクト電極層３０に島状に四角形のＮｉ層３３を設けたものであり、Ｎｉ層３３は、所定の間隔を有して複数がｐ型コンタクト電極層３０上に設けられている。
（第１２の実施の形態の効果）
上記した第１２の実施の形態によると、第１０の実施の形態の好ましい効果に加えて、ｐ型コンタクト電極層３０の回路パターンに対する接合面積を大にすることができ、そのことによってＬＥＤ素子２の通電性および放熱性の向上を図ることができる。その際、他の構成部材に対し、熱膨張率の大きいＮｉ厚膜の実装パッド部は連続でなく島状であるため、高温時においても応力発生を低く抑えることができる。
以上説明した固体素子デバイスは、固体素子としてＬＥＤ素子２を用いた発光装置１であるが、発光装置１に限定されず、例えば、固体素子として受光素子を基板上に実装してガラス封止した固体素子デバイスであっても良い。また、封止材についても透明なものに限定されず、多少結晶化して白濁した無機材でも良い。更に、リフロー炉処理等の熱応力発生が問題になる温度に耐えるものであれば無機材に限定されず、樹脂材であっても良い。
本発明の第１の実施の形態に係る固体素子デバイスとしての発光装置の縦断面図である。 固体素子としてのＬＥＤ素子の縦断面図である。 ＬＥＤ素子を電極形成面側より示し、（ａ）は底面図、（ｂ）は図２のＡ−Ａ部における断面図、（ｃ）はｐ側多層電極の変形例である。 第２の実施の形態に係るＬＥＤ素子の側面図である。 ＬＥＤ素子の光取り出し構造を示し、（ａ）は断面図、（ｂ）は（ａ）のＢ方向から見た平面図である。 第３の実施の形態に係るＬＥＤ素子であり、（ａ）はＬＥＤ素子の側面図、（ｂ）は（ａ）のＢ方向から見たＬＥＤ素子の表面である。 第４の実施の形態に係るＬＥＤ素子であり、（ａ）はＬＥＤ素子の側面図、（ｂ）は（ａ）のＢ方向から見たＬＥＤ素子の表面である。 第５の実施の形態に係るＬＥＤ素子の側面図である。 第６の実施の形態に係るＬＥＤ素子を示し、（ａ）は電極形成面の平面図、（ｂ）は実装されたＬＥＤ素子に対し（ａ）のＣ−Ｃ部における断面図である。 第７の実施の形態に係るＬＥＤ素子を示す電極側平面図である。 第８の実施の形態に係るＬＥＤ素子を示し、（ａ）は実装されたＬＥＤ素子の縦断面図、（ｂ）は回路パターンの形成状態を示すＡｌ２Ｏ３基板の平面図である。 （ａ）および（ｂ）は、第９の実施の形態に係るＬＥＤ素子であり、（ａ）は縦断面図、（ｂ）はＬＥＤ素子の平面図、（ｃ）は臨界角を示す説明図である。 第１０の実施の形態に係る発光装置のＬＥＤ素子の部分を切断した部分断面図である。 第１１の実施の形態に係るＬＥＤ素子を示す電極側平面図である。 第１２の実施の形態に係るＬＥＤ素子を示す電極側平面図である。
符号の説明
１…発光装置、２…ＬＥＤ素子、３Ａ…バンプ、３Ａ…ビアホール、３…Ａｌ２Ｏ３基板、４…回路パターン、４Ａ…膜厚部、５…Ａｕスタッドバンプ、６…ガラス封止部、６Ａ…上面、６Ｂ…側面、２０…サファイア基板、２１…ＡｌＮバッファ層、２２…ｎ型ＡｌＧａＮクラッド層、２２Ａ…凸面部、２２ａ…溝、２３…発光する層を有する多層、２４…ｐ型ＡｌＧａＮクラッド層、２５…ｐ型ＧａＮコンタクト層、２６…ｎ側電極、２７…ｐ側多層電極、２７Ａ…ロジウム（Ｒｈ）層、２７Ｂ…タングステン（Ｗ）層、２７Ｃ…Ａｕ層、２７Ｄ…Ａｇ層、２８Ａ…傾斜面、２８…ＧａＮ基板、２９Ａ…凸面部、２９…熱硬化性樹脂層、３０…ｐ型コンタクト電極層、３１…Ａｕパッド電極、３２…Ａｌ２Ｏ３基板、３３…Ｎｉ層、２００…ＧａＮ系半導体層、２０１…ｎ−ＧａＮ層、２０２…発光層、２０３…ｐ−ＧａＮ層、２０４…ＩＴＯ、２０５…ｐ−Ｒｈ電極

Claims (17)

  1. 基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子において、
    前記発光エリアに対応した層に電流を注入する半導体層にオーミック接触する導電材料の複数の領域を含む電極を有する固体素子。
  2. 前記複数の領域は、前記半導体層の表面に分散状に設けられるとともに、表面を前記電極より前記半導体の熱膨張率に近い他の導電材料で覆われている請求項１記載の固体素子。
  3. 前記複数の領域は、隣接する領域が接続されていることを特徴とする請求項２記載の固体素子。
  4. 前記導電材料は、前記半導体層との合金化拡散がないものであることを特徴とする請求項１から３の何れかに記載の固体素子。
  5. 前記半導体層は、ＧａＮ系半導体化合物で構成されることを特徴とする請求項１から４の何れかに記載の固体素子。
  6. 前記光取り出し面は、前記基板を加工して凹凸を形成されていることを特徴とする請求項１から５の何れかに記載の固体素子。
  7. 前記光取り出し面には、凸面部が形成され、前記導電材料は、前記凸面部に対応して配列されている請求項１から６のいずれかに記載の固体素子。
  8. 前記光取り出し面に形成される凸面部は、高屈折率樹脂層を半導体層の表面に形成した請求項７記載の固体素子。
  9. 前記基板は、前記半導体と同等の屈折率材料によって形成されている請求項１から７記載のいずれかに固体素子。
  10. 基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子において、
    前記固体素子と同等の熱膨張率を有するコンタクト電極層と、
    前記コンタクト電極層上に部分的に形成されて外部の配線部に接合される接合部とを有する固体素子。
  11. 前記接合部は、厚膜状に形成されたＮｉを含む請求項１０に記載の固体素子。
  12. 前記半導体層は、電流の注入に基づいて発光する発光層を含む請求項１０に記載の固体素子。
  13. 固体素子と、前記固体素子を搭載する前記固体素子と同等の熱膨張率を有する基板と、前記固体素子を封止する無機封止部とを有する固体素子デバイスにおいて、
    前記固体素子は、前記固体素子と同等の熱膨張率を有するコンタクト電極層と、
    前記コンタクト電極層上に形成されて前記基板に設けられる配線部に接合される接合部とを有する固体素子デバイス。
  14. 基板上に半導体を積層して形成されて発光エリアに対応した層から放射される光を前記基板側の光取り出し面から取り出す固体素子を有し、さらに前記固体素子と同等の熱膨張率を有するコンタクト電極層と、前記コンタクト電極層上に形成されて外部の配線部に接合される接合部とが前記固体素子に設けられる固体素子デバイスであって、
    前記固体素子と同等の熱膨張率を有して前記固体素子を搭載する基板と、
    前記固体素子を封止する無機封止部とを有する固体素子デバイス。
  15. 前記接合部は、前記コンタクト電極層上に部分的に形成されている請求項１３又は１４に記載の固体素子デバイス。
  16. 前記無機封止部は、前記基板と同等の熱膨張率を有するガラスによって形成される請求項１３又は１４に記載の固体素子デバイス。
  17. 前記コンタクト電極層は、導電性金属酸化物である請求項１３から１５に記載の固体素子デバイス。
JP2005044649A 2004-03-23 2005-02-21 固体素子および固体素子デバイス Pending JP2006066868A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005044649A JP2006066868A (ja) 2004-03-23 2005-02-21 固体素子および固体素子デバイス
DE102005013264.2A DE102005013264B4 (de) 2004-03-23 2005-03-22 Herstellverfahren für eine Festkörperelementvorrichtung
US11/085,613 US7429750B2 (en) 2004-03-23 2005-03-22 Solid-state element and solid-state element device
CNB2005100560964A CN100362671C (zh) 2004-03-23 2005-03-23 固态元件和固态元件装置
US12/216,901 US7714333B2 (en) 2004-03-23 2008-07-11 Solid-state element and solid-state element device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004084282 2004-03-23
JP2004223600 2004-07-30
JP2005044649A JP2006066868A (ja) 2004-03-23 2005-02-21 固体素子および固体素子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009063662A Division JP5141608B2 (ja) 2004-03-23 2009-03-16 固体素子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006066868A true JP2006066868A (ja) 2006-03-09
JP2006066868A5 JP2006066868A5 (ja) 2007-07-19

Family

ID=34988728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044649A Pending JP2006066868A (ja) 2004-03-23 2005-02-21 固体素子および固体素子デバイス

Country Status (4)

Country Link
US (2) US7429750B2 (ja)
JP (1) JP2006066868A (ja)
CN (1) CN100362671C (ja)
DE (1) DE102005013264B4 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288192A (ja) * 2006-04-14 2007-11-01 High Power Optoelectronics Inc 半導体発光素子およびその製造方法
JP2007294955A (ja) * 2006-04-26 2007-11-08 Rohm & Haas Co パターン化光抽出シートおよびその製造方法
JP2007294956A (ja) * 2006-04-26 2007-11-08 Rohm & Haas Co 改良された光抽出効率を有する発光装置およびその製造方法
JP2009094089A (ja) * 2006-10-05 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤチップおよび発光装置
JP2009302239A (ja) * 2008-06-12 2009-12-24 Alps Electric Co Ltd 光源モジュール
JP2010034543A (ja) * 2008-06-26 2010-02-12 Kyocera Corp 半導体発光素子及びその製造方法
JP2010080618A (ja) * 2008-09-25 2010-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
WO2011043441A1 (ja) * 2009-10-07 2011-04-14 京セラ株式会社 発光装置
US8455886B2 (en) 2006-10-05 2013-06-04 Mitsubishi Chemical Corporation Light emitting device using GaN LED chip
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
JP2013539922A (ja) * 2010-10-12 2013-10-28 コーニンクレッカ フィリップス エヌ ヴェ エピ応力が低減された発光デバイス
JP2014507804A (ja) * 2011-01-28 2014-03-27 ソウル バイオシス カンパニー リミテッド ウエハーレベル発光ダイオードパッケージ及びそれを製造する方法
US9368687B2 (en) 2013-02-18 2016-06-14 Toyoda Gosei Co., Ltd. Group-III nitride semiconductor light-emitting element and manufacturing method therefor
JP2019004127A (ja) * 2017-06-14 2019-01-10 ウィン セミコンダクターズ コーポレーション 化合物半導体ウェーハーのゆがみを低減するための構造上の改良
JP2019153777A (ja) * 2018-02-28 2019-09-12 日亜化学工業株式会社 発光素子及び発光装置
KR20200070182A (ko) * 2013-07-19 2020-06-17 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
JP2020107819A (ja) * 2018-12-28 2020-07-09 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
US10784407B2 (en) 2018-04-23 2020-09-22 Asahi Kasei Kabushiki Kaisha Nitride semiconductor light emitting element and nitride semiconductor light emitting device
KR20210087425A (ko) * 2019-01-22 2021-07-12 안상정 반도체 발광소자
WO2022004393A1 (ja) * 2020-07-02 2022-01-06 ヌヴォトンテクノロジージャパン株式会社 窒化物半導体発光素子

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
US8860051B2 (en) 2006-11-15 2014-10-14 The Regents Of The University Of California Textured phosphor conversion layer light emitting diode
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US20060231737A1 (en) 2005-04-15 2006-10-19 Asahi Glass Company, Limited Light emitting diode element
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP2007158131A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US20070120270A1 (en) * 2005-11-23 2007-05-31 Kuroda Roger T Flip chip hermetic seal using pre-formed material
JP2009530798A (ja) 2006-01-05 2009-08-27 イルミテックス， インコーポレイテッド Ｌｅｄから光を導くための独立した光学デバイス
US8049233B2 (en) 2006-03-10 2011-11-01 Panasonic Electric Works Co., Ltd. Light-emitting device
US7863639B2 (en) * 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
US8373195B2 (en) 2006-04-12 2013-02-12 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode lamp with low thermal resistance
US7573074B2 (en) * 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
TWI318013B (en) * 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
TWM308495U (en) * 2006-09-08 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure
JP4905009B2 (ja) * 2006-09-12 2012-03-28 豊田合成株式会社 発光装置の製造方法
US7789531B2 (en) 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
JP5223102B2 (ja) * 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
KR101497953B1 (ko) * 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
KR101064091B1 (ko) * 2009-02-23 2011-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5237854B2 (ja) * 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
DE102009042434A1 (de) * 2009-09-22 2011-09-08 Osram Gesellschaft mit beschränkter Haftung Leuchtvorrichtung, Lampe mit der Leuchtvorrichtung und Verfahren zum Herstellen einer Leuchtvorrichtung
US9190590B2 (en) * 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
CN102054913B (zh) * 2010-11-09 2013-07-10 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
CN102054914B (zh) 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
TWI411136B (zh) * 2011-05-10 2013-10-01 Lextar Electronics Corp 半導體發光結構
WO2013000481A1 (en) * 2011-06-29 2013-01-03 Martin Professional A/S Color mixing illumination device
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
JP5945409B2 (ja) * 2011-12-09 2016-07-05 スタンレー電気株式会社 半導体素子とその製造方法
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
DE102012213343B4 (de) * 2012-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
KR102096053B1 (ko) * 2013-07-25 2020-04-02 삼성디스플레이 주식회사 유기발광표시장치의 제조방법
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
DE102015214219A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
JP6520663B2 (ja) * 2015-11-27 2019-05-29 日亜化学工業株式会社 素子載置用基板及び発光装置
JP6547661B2 (ja) * 2016-03-09 2019-07-24 豊田合成株式会社 発光装置
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
WO2018151097A1 (ja) * 2017-02-15 2018-08-23 ナルックス株式会社 拡散素子
TWI632673B (zh) * 2017-07-11 2018-08-11 錼創科技股份有限公司 微型發光元件與顯示裝置
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
KR102410809B1 (ko) * 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50150390A (ja) 1974-05-22 1975-12-02
JP2776040B2 (ja) 1990-04-27 1998-07-16 凸版印刷株式会社 有機薄膜ｅｌ素子
JP3461632B2 (ja) * 1995-08-28 2003-10-27 三菱電機株式会社 半導体レーザ装置
US6784463B2 (en) 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JPH118414A (ja) 1997-06-18 1999-01-12 Sony Corp 半導体装置および半導体発光装置
JP3631359B2 (ja) 1997-11-14 2005-03-23 日亜化学工業株式会社 窒化物半導体発光素子
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
DE19921987B4 (de) 1998-05-13 2007-05-16 Toyoda Gosei Kk Licht-Abstrahlende Halbleitervorrichtung mit Gruppe-III-Element-Nitrid-Verbindungen
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
US6614056B1 (en) 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
TW579608B (en) 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
DE10162223A1 (de) 2000-12-21 2002-08-01 Lumileds Lighting Us Light-Emitting Sevice and Production Thereof
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
TW543128B (en) * 2001-07-12 2003-07-21 Highlink Technology Corp Surface mounted and flip chip type LED package
JP4239508B2 (ja) 2002-08-01 2009-03-18 日亜化学工業株式会社 発光素子
JP3795007B2 (ja) 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
TWI246780B (en) 2003-03-10 2006-01-01 Toyoda Gosei Kk Solid-state component device and manufacturing method thereof
JP4889193B2 (ja) 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
KR100586949B1 (ko) 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288192A (ja) * 2006-04-14 2007-11-01 High Power Optoelectronics Inc 半導体発光素子およびその製造方法
JP2007294955A (ja) * 2006-04-26 2007-11-08 Rohm & Haas Co パターン化光抽出シートおよびその製造方法
JP2007294956A (ja) * 2006-04-26 2007-11-08 Rohm & Haas Co 改良された光抽出効率を有する発光装置およびその製造方法
US8455886B2 (en) 2006-10-05 2013-06-04 Mitsubishi Chemical Corporation Light emitting device using GaN LED chip
JP2009094089A (ja) * 2006-10-05 2009-04-30 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤチップおよび発光装置
JP2009302239A (ja) * 2008-06-12 2009-12-24 Alps Electric Co Ltd 光源モジュール
JP2010034543A (ja) * 2008-06-26 2010-02-12 Kyocera Corp 半導体発光素子及びその製造方法
JP2010080618A (ja) * 2008-09-25 2010-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
WO2011043441A1 (ja) * 2009-10-07 2011-04-14 京セラ株式会社 発光装置
JP2013539922A (ja) * 2010-10-12 2013-10-28 コーニンクレッカ フィリップス エヌ ヴェ エピ応力が低減された発光デバイス
US9660164B2 (en) 2010-10-12 2017-05-23 Koninklijke Philips N.V. Light emitting device with reduced epi stress
JP2014507804A (ja) * 2011-01-28 2014-03-27 ソウル バイオシス カンパニー リミテッド ウエハーレベル発光ダイオードパッケージ及びそれを製造する方法
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
US9368687B2 (en) 2013-02-18 2016-06-14 Toyoda Gosei Co., Ltd. Group-III nitride semiconductor light-emitting element and manufacturing method therefor
KR20200070182A (ko) * 2013-07-19 2020-06-17 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
KR102236796B1 (ko) 2013-07-19 2021-04-06 니치아 카가쿠 고교 가부시키가이샤 발광 장치
US11309465B2 (en) 2013-07-19 2022-04-19 Nichia Corporation Method of manufacturing light emitting device
JP2019004127A (ja) * 2017-06-14 2019-01-10 ウィン セミコンダクターズ コーポレーション 化合物半導体ウェーハーのゆがみを低減するための構造上の改良
JP2019153777A (ja) * 2018-02-28 2019-09-12 日亜化学工業株式会社 発光素子及び発光装置
US10784407B2 (en) 2018-04-23 2020-09-22 Asahi Kasei Kabushiki Kaisha Nitride semiconductor light emitting element and nitride semiconductor light emitting device
JP2020107819A (ja) * 2018-12-28 2020-07-09 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
KR20210087425A (ko) * 2019-01-22 2021-07-12 안상정 반도체 발광소자
KR102465723B1 (ko) 2019-01-22 2022-11-14 웨이브로드 주식회사 반도체 발광소자
WO2022004393A1 (ja) * 2020-07-02 2022-01-06 ヌヴォトンテクノロジージャパン株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
US7714333B2 (en) 2010-05-11
CN100362671C (zh) 2008-01-16
DE102005013264A1 (de) 2005-12-01
DE102005013264B4 (de) 2019-06-19
US7429750B2 (en) 2008-09-30
CN1674313A (zh) 2005-09-28
US20080296573A1 (en) 2008-12-04
US20050211997A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
JP2006066868A (ja) 固体素子および固体素子デバイス
US7417220B2 (en) Solid state device and light-emitting element
KR100937879B1 (ko) 역전 발광 소자 제조 방법 및 역전 발광 다이오드
KR100843787B1 (ko) 발광 소자
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR101627010B1 (ko) 반도체 발광소자
TW554549B (en) Highly reflective ohmic contacts to AlGaInN flip-chip LEDs
US9472713B2 (en) Semiconductor light-emitting device
US9142729B2 (en) Light emitting element
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
JP2006121084A (ja) 多層の複合金属コーティング層をフリップチップ電極とする発光ユニット
JP2006100787A (ja) 発光装置および発光素子
JP2009049342A (ja) 発光装置
JP2007103917A (ja) 固体素子デバイス
KR20070038864A (ko) 반도체 발광소자
JP2012146926A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
EP2228840A1 (en) Light emitting device, method of manufacturing the same, light emitting apparatus, and lighting system
JP2006073618A (ja) 光学素子およびその製造方法
JP2012124429A (ja) 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法
JP5141608B2 (ja) 固体素子デバイスの製造方法
JP2008124267A (ja) 発光装置
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5682427B2 (ja) 発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526