JP2009049342A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2009049342A
JP2009049342A JP2007216799A JP2007216799A JP2009049342A JP 2009049342 A JP2009049342 A JP 2009049342A JP 2007216799 A JP2007216799 A JP 2007216799A JP 2007216799 A JP2007216799 A JP 2007216799A JP 2009049342 A JP2009049342 A JP 2009049342A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
emitting device
layer
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007216799A
Other languages
English (en)
Other versions
JP5251038B2 (ja
Inventor
Yoshinobu Suehiro
好伸 末広
Shigeo Takatani
繁雄 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2007216799A priority Critical patent/JP5251038B2/ja
Priority to US12/222,183 priority patent/US8129743B2/en
Publication of JP2009049342A publication Critical patent/JP2009049342A/ja
Application granted granted Critical
Publication of JP5251038B2 publication Critical patent/JP5251038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

【課題】発光素子から発せられる光の吸収損失を抑え、光取り出し効率に優れる発光装置を提供する。
【解決手段】フリップチップ型のＧａＮ系半導体材料からなる発光素子としてのＬＥＤ素子２と、ＬＥＤ素子２を搭載する搭載部としての素子搭載基板３と、素子搭載基板３に形成され、ｎ側電極２７及び基板接合電極としての低光学損失のｐ側パッド電極２８を介してＬＥＤ素子２へ電力を供給するための回路パターン４と、ＬＥＤ素子２を素子搭載基板３上にて封止するガラス封止部５とを備えており、ＬＥＤ素子２と、素子搭載基板３と、回路パターン４と、ガラス封止部５と、によりガラス封止ＬＥＤを構成している。
【選択図】図１

Description

本発明は、搭載部上の発光素子がガラスにより封止される発光装置に関する。
従来から、発光ダイオード（Light Emitting Diode：ＬＥＤ）等の発光素子を光源とする発光装置において、発光素子が搭載された基板にホットプレス加工により板ガラスを接合することで、発光素子のガラス封止を実現した発光装置が本願発明者らにより提案されている（例えば、特許文献１参照）。特許文献１に記載の発光装置は、基板にフリップ実装した発光素子をガラス封止している。ワイヤによるボンディングを行うフェイスアップ実装では、ホットプレス加工に伴うガラスの温度と粘度によってワイヤの変形が生じ、電気的接続が困難であることによる。
また、基板電極と発光素子のｎ側電極及びｐ側電極の接合をバンプを介して行う発光装置が提案されている（例えば、特許文献２参照）。特許文献２に記載の発光装置は、ガラスを加熱して軟化状態にする際にバンプ等の金属が軟化して短絡しない金属及び合金としてＡｇを用いることができるとしている。
国際公開ＷＯ２００４／０８２０３６号パンフレット 特開２００６−１５６６６８号公報
しかし、特許文献２によると、基板側に出射される光が発光素子や基板上に設けられる配線層等の金属面に入射し、反射する際に金属反射吸収損失が生じるため、光ロスが生じて光取り出し効率を低下させる。特に、フリップ実装では、電気接続性を確保するためにｐ側パッド電極のサイズが大になり、素子内で発せられた光がｐ側パッド電極に入射すると金属反射吸収損失による光ロスが生じるという問題がある。
従って、本発明の目的は、発光素子から発せられる光の反射による吸収損失を抑え、光取り出し効率に優れる発光装置を提供することにある。
上記目的を達成するため、本発明では、透明導電膜からなるコンタクト電極と、前記コンタクト電極の表面に設けられて前記コンタクト電極より小なる屈折率を有する透光性誘電体層と、前記コンタクト電極に接続されるパッド電極とを有し、前記コンタクト電極と前記パッド電極との間の少なくとも一部に前記屈折率誘電体層が介在している発光素子と、素子搭載面に配線層を有し、前記配線層上に前記発光素子をフリップ実装される基板と、前記素子搭載面の前記配線層上に搭載された前記発光素子を前記配線層とともに封止する封止部と、を有することを特徴とする発光装置が提供される。
この発光装置によれば、コンタクト電極との良好な電気接続性及び電流拡散性を有しつつ、パッド電極部分に入射する光をコンタクト電極と透光性誘電体層の屈折率差に基づいて反射することができ、金属からなる電極部分への光の直接入射を低減できる低光学損失構造の発光素子をフリップ実装により基板に搭載することで、光取出し性に優れるものとすることができる。
上記発光装置において、前記封止部は、無機材料からなることが好ましい。
上記発光装置において、前記封止部は、無機材料である熱融着ガラスからなるが好ましい。
上記発光装置において、前記透光性誘電体層は、前記コンタクト電極と前記パッド電極の面積未満で形成されていることが好ましい。
上記発光装置において、前記パッド電極は、前記透光性誘電体層を中央に配置して前記コンタクト電極との接合部が環状に設けられるものであってもよい。
上記発光装置において、前記パッド電極は、前記コンタクト電極の表面に設けられる前記透光性誘電体層の中央から前記コンタクト電極との接合部が放射状に形成されているものであってもよい。
上記発光装置において、前記透光性誘電体層は、前記パッド電極の表面を覆うように形成されているものであってもよい。
上記発光装置において、前記パッド電極は、ＮｉとＡｕを備えるものであってもよい。
上記発光装置において、前記パッド電極は、Ａｇを備えるものであってもよい。
上記発光装置において、前記コンタクト電極は、ＩＴＯ(Indium Tin Oxide)からなるものであってもよい。
上記発光装置において、前記配線層は、表面にＡｇ層が設けられるものであってもよい。
本発明によれば、発光素子から発せられる光の反射による吸収損失を抑え、光取り出し効率に優れるものとできる。
図１は本発明の第１の実施形態に係る発光装置であるガラス封止ＬＥＤの断面図である。
図１に示すように、この発光装置１は、フリップチップ型のＧａＮ系半導体材料からなる発光素子としてのＬＥＤ素子２と、ＬＥＤ素子２を搭載する搭載部としての素子搭載基板３と、素子搭載基板３に形成され、ｎ側電極２７及び基板接合電極としての低光学損失のｐ側パッド電極２８を介してＬＥＤ素子２へ電力を供給するための回路パターン４と、ＬＥＤ素子２を素子搭載基板３上にて封止するガラス封止部５とを備えており、ＬＥＤ素子２と、素子搭載基板３と、回路パターン４と、ガラス封止部５と、によりガラス封止ＬＥＤを構成している。
図２は本発明の第１の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は（ａ）のｐ側パッド電極を示す部分拡大図、（ｃ）は電極形成面を示す図、（ｄ）はｐ側パッド電極の他の構造を示す部分拡大図である。
図２（ａ）に示すように、発光素子としてのＬＥＤ素子２は、III族窒化物系半導体である窒化ガリウム（ＧａＮ）からなるＧａＮ基板２０の表面に、ＧａＮ系半導体材料をエピタキシャル成長させることにより形成されており、バッファ層２１と、ｎ―ＧａＮ層２２と、ＭＱＷ層２３と、ｐ―ＧａＮ層２４とがこの順で形成されている。このＬＥＤ素子２は、７００℃以上でエピタキシャル成長され、その耐熱温度は６００℃以上であり、後述する低融点の熱融着ガラスを用いた封止加工における加工温度に対して安定である。
ＬＥＤ素子２は、厚さ３２０μｍで３４６μｍ角に形成されており、熱膨張率は５×１０−６／℃である。尚、各図においてはＬＥＤ素子２の各部の構成を明確にするために実寸と異なるサイズで各部を示している。ｎ側電極２７とｐ側パッド電極２８に電圧を印加すると、ＬＥＤ素子２のＭＱＷ層２３からは、ピーク波長が例えば４６０ｎｍの青色光が放出される。
また、ＬＥＤ素子２は、ｐ―ＧａＮ層２４の表面にコンタクト電極として設けられ、屈折率ｎ＝２．０のＩＴＯ(Ｉｎ２Ｏ３−ＳｎＯ２，Indium Tin Oxide)膜２５と、ＩＴＯ膜２５と電気的に接続されるｐ側パッド電極２８と、ｐ―ＧａＮ層２４からｎ―ＧａＮ層２２にかけて一部をエッチングすることにより露出したｎ―ＧａＮ層２２に形成されるｎ側電極２７とを有する。また、ＬＥＤ素子２のｎ側電極２７及びｐ側パッド電極２８の電極接合部を除く電極形成面は、透光性誘電体層としてｎ＝１．５のＳｉＯ２層２６によって覆われている。本実施形態においては、ＳｉＯ２層２６の厚さは１０００〜３０００Åである。
図２（ｂ）に示すように、ｐ側パッド電極２８は、ＳｉＯ２層２６に設けられる開口２６ａを介してＩＴＯ膜２５と接合するＮｉ層２８ａと、Ｎｉ層２８ａの表面に設けられるＡｕ層２８ｂとを有し、素子搭載基板３の表面パターン４１と接合される部分の径ｄ１に対して、Ｎｉ層２８ａがＩＴＯ膜２５と接する電極接合部２８ｄの径ｄ２が小になるように円形状に形成されている。本実施形態において、ｐ側パッド電極部分におけるＳｉＯ２層２６は、ｐ側パッド電極２８の面積未満となるように設けられており、そのことによって電気接合性を有しながらもｐ側パッド電極部分での光反射による光ロスの少ない低光学損失構造を備えている。Ａｕ層２８ｂに設けられる凸部２８ｆは、Ｎｉ層２８ａの形成時に生じる窪みに応じた形状を有している。本実施形態においては、ｄ１＝１００μｍ、ｄ２＝２５μｍで形成されている。
ＭＱＷ層２３から電極形成面側に発せられた光Ｌ１が、ＩＴＯ膜２５を透過してＳｉＯ２層２６との界面に達すると、その一部の光がＩＴＯ膜２５とＳｉＯ２層２６との屈折率差に基づく全反射によってＭＱＷ層２３側に反射され、ＧａＮ基板２０側から素子外部に放射される。ここで、電極接合部２８ｄのサイズｄ２は、ＳｉＯ２層２６の外側に設けられる部分の外径ｄ２より小に形成されており、そのことによって光反射面積が小になることから、電極接合部２８ｄによる金属反射吸収損失が小になり、電極形成面側に発せられた光Ｌ１を効率よく反射して素子外部に放射させることができる
また、図２（ｃ）に示すように、本実施形態のＬＥＤ素子２では、ｎ側電極２７とｐ側パッド電極２８が１個ずつ設けられ、このｎ側電極２７とｐ側パッド電極２８が素子側面に対して平行な方向に配置された構成を有しており、電極接合部２８ｄにおける金属反射吸収損失を極力小にする構成としている。
素子搭載基板３は、アルミナ（Ａｌ２Ｏ３）の多結晶焼結材料からなり、厚さ０．２５ｍｍで１．０ｍｍ角に形成されており、熱膨張率αが７×１０−６／℃である。図１に示すように、素子搭載基板３の回路パターン４は、基板表面に形成されてＬＥＤ素子２と電気的に接続される表面パターン４１と、基板裏面に形成されて外部端子と接続可能な裏面パターン４２と、を有している。表面パターン４１は、ＬＥＤ素子２の電極形状に応じてパターン形成されたＷ層４ａと、Ｗ層４ａの表面を覆う薄膜状のＮｉ層４ｂと、Ｎｉ層４ｂの表面を覆う薄膜状のＡｇ層４ｃと、を含んでいる。裏面パターン４２は、後述する外部接続端子４４に応じてパターン形成されたＷ層４ａと、Ｗ層４ａの表面を覆う薄膜状のＮｉ層４ｂと、Ｎｉ層４ｂの表面を覆う薄膜状のＡｕ層４ｄと、を含んでいる。表面パターン４１と裏面パターン４２は、素子搭載基板３を厚さ方向に貫通するビアホール３ａに設けられＷからなるビアパターン４３により電気的に接続されている。外部接続端子４４はアノード側とカソード側で１つずつ設けられる。各外部接続端子４４は、素子搭載基板３に平面視にて対角に配されている。
ガラス封止部５は、ＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２−Ｎｂ２Ｏ５−Ｎａ２Ｏ−Ｌｉ２Ｏ系の熱融着ガラスからなる。尚、ガラスの組成はこれに限定されるものではなく、例えば、熱融着ガラスは、Ｌｉ２Ｏを含有していなくてもよいし、任意成分としてＺｒＯ２、ＴｉＯ２等を含んでいてもよい。図１に示すように、ガラス封止部５は、素子搭載基板３上に直方体状に形成され、素子搭載基板３から上面５ｂまでの厚さが０．５ｍｍとなっている。ガラス封止部５の側面５ａは、ホットプレス加工によって素子搭載基板３と接着された板ガラスが、素子搭載基板３とともにダイサー(dicer)でカットされることにより形成される。また、ガラス封止部５の上面５ｂは、ホットプレス加工によって素子搭載基板３と接着された板ガラスの一面である。この熱融着ガラスは、ガラス転移温度（Ｔｇ）が４９０℃で、屈伏点（Ａｔ）が５２０℃であり、ＬＥＤ素子２のエピタキシャル成長層の形成温度よりも、ガラス転移温度（Ｔｇ）が十分に低くなっている。また、熱融着ガラスの１００℃〜３００℃における熱膨張率（α）は６×１０−６／℃である。熱膨張率（α）は、ガラス転移温度（Ｔｇ）を超えるとこれより大きな数値となる。これにより、熱融着ガラスは約６００℃で素子搭載基板３と接合し、ホットプレス加工が可能となっている。また、ガラス封止部５の熱融着ガラスの屈折率ｎは１．７である。
尚、熱融着ガラスの組成は、ガラス転移温度（Ｔｇ）がＬＥＤ素子２の耐熱温度よりも低く、熱膨張率（α）が素子搭載基板３と同等であれば任意である。ガラス転移温度が比較的低く、熱膨張率が比較的小さいガラスとしては、例えば、ＺｎＯ−ＳｉＯ２−Ｒ２Ｏ系（ＲはＬｉ、Ｎａ、Ｋ等のＩ族の元素から選ばれる少なくとも１種）のガラス、リン酸系のガラス及び鉛ガラスが挙げられる。これらのガラスでは、ＺｎＯ−ＳｉＯ２−Ｒ２Ｏ系のガラスが、リン酸系のガラスに比して耐湿性が良好で、鉛ガラスのように環境的な問題が生じることがないので好適である。
また、ガラス封止部５は、蛍光体が分散されていてもよい。蛍光体は、ＭＱＷ層２３から発せられる青色光により励起されると、黄色領域にピーク波長を有する黄色光を発する黄色蛍光体を用いることで白色光を発するガラス封止ＬＥＤとすることができる。本実施形態においては、このような蛍光体としてＹＡＧ(Yttrium Aluminum Garnet)蛍光体を用いることができる。具体的には、蛍光体の平均粒径は約１０μｍ程度で、ガラス封止部５内に２．２重量％程度含有させることが好ましい。尚、蛍光体は、珪酸塩蛍光体や、ＹＡＧと珪酸塩蛍光体を所定の割合で混合したもの等であってもよい。
この発光装置１の製造方法について、以下に説明する。
ビアホール３ａが形成された素子搭載基板３を用意し、素子搭載基板３の表面に回路パターンに応じてＷペーストをスクリーン印刷する。次いで、Ｗペーストを印刷された素子搭載基板３を１０００℃余で熱処理することによりＷを素子搭載基板３に焼き付け、さらに、Ｗ上にＮｉめっきを施し、表面側についてはＡｇめっき、裏面側についてはＡｕめっきを施すことで回路パターン４を形成する。
次に、素子搭載基板３の回路パターン４の表面パターン４１にＬＥＤ素子２を各Ａｕバンプ６によって電気的に接合する。本実施形態においては、ｐ側１点、ｎ側１点の合計２点のバンプ接合が施される。
そして、各ＬＥＤ素子２を実装した素子搭載基板３を下金型、板状の熱融着ガラスを上金型にセットする。下金型及び上金型にはそれぞれヒータが配置され、各金型で独立して温度調整される。次いで、各金型を移動させて略平坦な素子搭載基板３の表面（実装面）に板状の熱融着ガラスを重ね、下金型及び上金型を加熱しながら加圧することにより、窒素雰囲気中でホットプレス加工を行う。これにより、ＬＥＤ素子２が搭載された素子搭載基板３に板状の熱融着ガラスが接合され、ＬＥＤ素子２は素子搭載基板３上で熱融着ガラスにより封止される。ホットプレス加工は、各部材に対して不活性な雰囲気中で行えばよく、窒素雰囲気の他に例えば真空中で行うようにしてもよい。この結果、熱融着ガラスは素子搭載基板３とこれらに含まれる酸化物を介して接合される。
以上の工程で、複数の発光装置１が横方向に連結された状態の中間体が作製される。この後、ガラス封止部５と一体化された素子搭載基板３をダイサー(dicer)にセットして、各ＬＥＤ素子２を分割するようダイシングする。尚、各ＬＥＤ素子２の分割方法は任意であり、例えばレーザを用いて分割するようにしてもよい。このことにより、発光装置１が完成する。
以上のように構成された発光装置１では、回路パターン４を通じてＬＥＤ素子２に電圧が印加されると、ＬＥＤ素子２から青色光が発せられる。ＬＥＤ素子２から出射した光のうち、ガラス封止部５の側面５ａへ入射するものについては、ガラス封止部５と空気との界面にて上面５ｂへ向かって反射する。ガラス封止部５と空気との界面に凹凸等が形成されていない理想的な平面であるならば、側面５ａへ入射した光は全て反射する。これは、ガラス封止部５の屈折率よりも空気の屈折率が低いことにより、当該界面にて全反射の条件が成立しているからである。界面反射においては、光学的なロスはない。
ここで、ガラス封止部５の表面には、ホットプレス加工、中間体の分割加工等により、凹凸が形成されている。この凹凸は、ダイサーカットにより形成された表面であれば顕著に生じるが、例えレーザカットにより加工したとしても、程度の差はあるものの必ず生じることとなる。これにより、ガラス封止部５と空気の界面へ入射する光の一部は、当該界面にて反射しないで外部放射される。
ＬＥＤ素子２のＭＱＷ層２３から電極形成面側に発せられる光のうち、ＩＴＯ膜２５とＳｉＯ２膜２６の臨界角内の光については、透光性誘電体層であるＳｉＯ２膜２６を透過してＬＥＤ素子２の外部に放射され、一部が表面パターン４１の表面のＡｇ層４ｃによって反射される。ＭＱＷ層２３から発せられる４６０μｍの光はＡｇ層４ｃで反射されることによる損失が小であるので、光ロスが抑えられ、光取り出し効率を高めることができる。また、ＭＱＷ層２３から電極形成面側に発せられる光のうち、ＩＴＯ膜２５とＳｉＯ２膜２６の臨界角外の光については、ＩＴＯ膜２５とＳｉＯ２膜２６の界面で全反射し、ＬＥＤ素子２の光取り出し方向に出射する。また、一部の光は電極接合部２８ｄで反射されるが、電極接合部２８ｄの面積はコンタクト電極としてのＩＴＯ膜２５の面積に対して十分に小であり、かつ電極接合部２８ｄがＡｇからなることによって光ロスの少ない反射が可能になる。
このように、コンタクト電極であるＩＴＯ膜２５の表面に、ＩＴＯ膜２５よりも低屈折率の透光性誘電体層であるＳｉＯ２層２６を設け、ｐ側パッド電極として、素子搭載基板３側の接合面積の小なる面積で形成される電極接合部２８ｄを介してＩＴＯ膜２５と電気的に接続されるｐ側パッド電極２８を設けたので、ＭＱＷ層２３から電極形成面側に発せられる光をＩＴＯ膜２５とＳｉＯ２層の屈折率差に基づく全反射によって光ロスを生じることなく光取り出し方向に反射し、効率よく外部放射させることができる。ＭＱＷ層２３から電極形成面側に発せられた光の一部はＮｉ層２８ａからなる電極接合部２８ｄで反射されるが、その面積は素子搭載基板３側の接合面積よりも小であるので、金属反射吸収による光ロスを抑えることができる、また、透明導電膜であるコンタクト電極の材質は、上記したＩＴＯに限定されず、透光性誘電体層２６より屈折率が充分大なるものであればよい。例えば、上記の通り、透光性誘電体層２６として屈折率１．５のＳｉＯ２を選択する場合、ＡＺＯ（Ａｌ−ＺｎＯ，屈折率ｎ＝２．０）、ＩＺＯ（Ｉｎ−ＺｎＯ，屈折率ｎ＝２．０）、ＡＺＯ−ＩＺＯ（屈折率ｎ＝２．０）、及びＮｂ−ＴｉＯ２（屈折率ｎ＝２．５）等の導電性酸化材料であっても同様の作用効果を得ることができる。
また、ＬＥＤ素子２の封止材がガラスであることから、封止材が樹脂である場合のようにＬＥＤ素子２の発光によって生じる熱等により封止材が劣化することはなく、封止材の劣化を考慮することなくＬＥＤ素子２に比較的大きな電流を流すことができる。
また、表面パターン４１の表層にＡｇ層４ｃを設けたことにより、Ａｕを表層に設ける場合に比べてＬＥＤ素子２の発光波長における金属反射吸収損失を小にすることができる。Ａｇは湿度と電界によりマイグレーションが発生するという問題や、空気中の硫黄系臭気物質、オゾンや二酸化硫黄と反応することによって黒変を生じるという問題があるが、本実施形態のガラス封止型発光装置１では、素子搭載基板３とガラス封止部５の熱膨張率差による剥離が生じない強固な接合性を有するので、素子搭載基板３とガラス封止部５の界面に水分や空気の侵入は生ぜず、Ａｇ層４ｃを表層に用いた表面パターン４１は長期にわたって変質することがない。それにより良好な光反射性が保たれる。
また、上記したｐ側パッド電極２８を介して素子搭載基板３と接合されたＬＥＤ素子２を熱融着ガラスでガラス封止してガラス封止部５を形成しているので、素子搭載基板３とガラス封止部５との強固な接合に基づいてｎ側電極２７及びｐ側パッド電極２８の接合性が補強され、信頼性に優れる発光装置１とできる。
上記した第１の実施形態の発光装置１では、ＬＥＤ素子として２点接合型のＬＥＤ素子２を用いた構成を説明したが、２点以上の電極接合構造を有する発光装置１と比較して上記した金属反射吸収損失を小にでき、かつ、ガラス封止部５による素子封止状態の安定した構成が得られることにより、光取り出し効率に優れ、長期にわたって信頼性を有する発光装置１を実現できる。尚、ＬＥＤ素子２は上記した正方形状のＬＥＤ素子に限定されず、長方形状のＬＥＤ素子であってもよい。また、１個の発光装置１に複数のＬＥＤ素子２がガラス封止されたものであってもよい。
また、ガラス封止部５としてＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２−Ｎｂ２Ｏ５−Ｎａ２Ｏ−Ｌｉ２Ｏ系の熱融着ガラスを用いたので、ガラス封止部５の安定性及び耐候性を良好とすることができる。従って、発光装置１が過酷な環境下等で長期間にわたって使用される場合であっても、ガラス封止部５の劣化が抑制され、光取り出し効率の経時的な低下を効果的に抑制することができる。さらに、ガラス封止部５が高屈折率でかつ高透過率特性を有することから、高信頼性と高発光効率の両立を実現できる。
また、ガラスでは、透明樹脂材料では困難なｎ＝１．６以上の屈折率を選択でき、さらにＬＥＤ素子２として、ＧａＮエピタキシャル成長させた発光層と同じ屈折率部材としてＧａＮ基板を用いたＬＥＤ素子を選択することで、発光層で発した光をＧａＮ基板とガラスとの界面へ達するようにすることができ、さらにＧａＮ基板とガラスとの界面での臨界角を小さくすることができるので、ＬＥＤ素子２内で発せられた光を効率良くガラスへ入射させることができる。また、ＬＥＤ素子の幅Ｗに対する高さＨの関係が、Ｗ≦２・Ｈtanθｃ（θｃ：ＧａＮとガラスの臨界角）となっているので、発光層から上方向へ放射された光は、大半がＬＥＤ素子の側面か上面からガラスへ入射し、再度電極のある底面へは戻らない。そして、ガラスの屈折率ｎが１．６以上であることによって、ＬＥＤ素子内に光が封じ込めがちになり、光減衰するものを極力外部放射させることができる。
また、ガラスは、熱伝導率が透明樹脂に対して１０倍以上優れることから、ガラス封止されたＬＥＤ素子２から発せられる熱をガラス表面から大気中に放熱することができる。
また、本実施形態では、板状のガラスを複数のＬＥＤ素子２に対して一括封止加工できるので、ダイサーカットにより複数のＬＥＤ素子２を有するガラス封止ＬＥＤ１を容易に量産することができる。尚、熱融着ガラスは高粘度状態で加工されるため、封止樹脂のように材料の流れ出しを防ぐ対策を施す必要はない。
また、ＬＥＤ素子２をフリップ実装とすることで、１．０μｍ角の面積にＬＥＤ素子２を搭載した小型かつ高輝度のガラス封止型の発光装置１を形成することができる。これは、ワイヤのボンディングスペースが不要で、かつ、熱膨張率が同等のガラス封止部５と素子搭載基板３とが選択されるとともに、化学結合に基づく界面の強固な接合によって、わずかなスペースでの接着でも界面剥離が生じないことによる。
さらに、ＬＥＤ素子２とガラス封止部５の熱膨張率が同等であるので、素子搭載基板３を含めた部材の熱膨張率が同等となり、ガラス封止における高温加工と常温との温度差においても内部応力は極めて小さく、クラックを生じることのない安定した加工性が得られる。また、内部応力を小にできるので、耐衝撃性が向上し、信頼性に優れるガラス封止型発光装置１となる。
また、ＬＥＤ素子２は、上記したようにガラス封止部５や素子搭載基板３に対して熱膨張率が小である。本実施形態では、３００℃を超える高温でガラス封止を行っており、ガラス封止時の温度ではガラスの粘度が低くなってＬＥＤ素子２は応力を受けない状態であるが、常温まで温度が下がるとＬＥＤ素子２に対しガラス封止部５や素子搭載基板３の収縮が大になり、ＬＥＤ素子２はガラス封止部５や素子搭載基板３から圧縮方向に応力を受ける状態となる。そして、３００℃以下の動作環境ではＬＥＤ素子２は常時ガラス封止部５や素子搭載基板３から圧縮方向に応力を受けた状態である。このため、原理的にＬＥＤ素子２の電極接合やＬＥＤ素子２と素子搭載基板３との接合が応力により剥がれを生じることはない。そして、特にＳｉＯ２層２６を介し、図２（ｂ）に示すようにＩＴＯ膜２５とＮｉ層２８ａとの接合面積が小になっても剥がれによる断線や高抵抗化を抑えることができる。なお、ゾルゲル法によって無機コーティングを行った場合でも、常時ＬＥＤ素子２が圧縮応力を受ける状態とはならないものの、封止樹脂と比べて熱膨張率が小であることより、ＬＥＤ素子２と素子搭載基板３との接合が剥がれにくいものとできる。
また、ガラス封止部５と一体化された素子搭載基板３をダイサー等で分割することにより、小型で多数個を一括生産でき、廉価で量産性に優れた発光装置１とすることができる。
さらにまた、アルミナからなる素子搭載基板３を用いることで、部材コストの低減を図れるとともに入手が容易であることから、量産性及び装置コストの低減を実現できる。また、アルミナが熱伝導性に優れているので、大光量化、高出力化に対して余裕のある構成とできるし、アルミナの光吸収が小さいことから光学的にも有利である。
尚、第１の実施形態では、ＬＥＤ素子２としてＧａＮ系半導体材料からなるものを用いた発光装置１を説明したが、ＬＥＤ素子はＧａＮ系のＬＥＤ素子２に限定されず、例えばＺｎＳｅ系やＳｉＣ系のように他の半導体材料からなる発光素子であってもよい。また、ＬＥＤ素子２は、青色領域にピーク波長を有するものでなくとも、例えば、紫外領域、緑色領域、赤色領域等にピーク波長を有するものであってもよい。
図２（ｄ）は、ｐ側パッド電極の変形例を示す部分拡大図である。このｐ側パッド電極２８は、Ａｇのみで形成されたものであるが、このようにＡｇのみで形成されるものであっても安定した接合性を有し、黒変を生ぜず、長期にわたる信頼性が得られる。尚、第１の実施形態で用いるＡｇについては純銀に限らず、Ｐｔ，Ｒｈ，Ｐｂ等の金属を微量添加したものであってもよい。
図３は本発明の第１の実施形態に係るｐ側パッド電極の他の変形例を示し、（ａ）は部分拡大図、（ｂ）は素子搭載基板側から見た図、（ｃ）は電極接合部の異なる形状を示す図である。
図３において、ｐ側パッド電極２８は、その外径よりも小なる環状の電極接合部２８ｄを有しており、そのことによってＩＴＯ膜２５への接合性を高めるとともに、図３（ｂ）に示すように中央及び外縁に配置されるＳｉＯ２層２６によって電極形成面側に発せられた光の全反射による反射性を高めている。尚、環状の電極接合部２８ｄは連続した環を形成していなくてもよく、図３（ｃ）に示すように島状の電極接合部２８ｄが環状に配置されるものであってもよい。また、ｐ側パッド電極２８全体がＡｇで形成されていてもよい。
図４は本発明の第１の実施形態に係るｐ側パッド電極の他の変形例を示し、（ａ）は部分拡大図、（ｂ）は素子搭載基板側から見た図、（ｃ）は電極接合部の異なる形状を示す図である。
図４（ａ）及び（ｂ）において、ｐ側パッド電極２８は、その円形状の外縁に沿って環状に設けられる電極接合部２８ｄを有し、電極接合部２８ｄの内側に同心円状に設けられるＳｉＯ２層２６を有している。このような構成とすることで、ＩＴＯ膜２５とＳｉＯ２層２６の屈折率差に基づく界面反射を生じうる面積の大なるｐ側パッド電極２８とでき、光取り出し性の更なる向上を図ることができる。尚、電極接合部２８ｄはｐ側パッド電極２８の外縁に沿うものでなくともよく、図４（ｃ）に示すようにｐ側パッド電極２８の中央から、例えば、６方向に放射形状をなす電極接合部２８ｄを形成するものとしても、界面反射を生じうる面積を大にすることができる。また、ｐ側パッド電極２８全体がＡｇで形成されていてもよい。
図５は本発明の第２の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は電極形成面を示す図である。尚、以下の説明においては、第１の実施形態と同様の構成及び機能を有する部分については同一の符号を付しており、重複する説明については適宜省略する。
図５において、ＬＥＤ素子２はｎ側電極２７及びｐ側パッド電極２８を対角配置して形成されており、素子サイズは３４６μｍ角で形成されている。このＬＥＤ素子２は、図５（ａ）に示すｎ側電極２７を熱膨張率が７×１０−６／℃のＩＴＯで形成しており、ｎ側電極２７を覆う誘電体膜としてＳｉＯ２層２６が設けられている。ｐ側パッド電極２８は、ＩＴＯ膜２５に接して設けられるＳｉＯ２層２６の周囲をＡｇ層２８ｃで覆って円形状に形成されており、Ａｇ層２８ｃは、図５（ｂ）に示すように素子側面と平行に２本の直線部２８ｅが設けられている。
このように、ｎ側電極２７をＩＴＯで形成することで、ｎ側，ｐ側ともにＧａＮエピタキシャル成長層との熱膨張率差に基づく電極剥離が生じにくいＬＥＤ素子２が得られる。そのため、ＬＥＤ素子２を素子搭載基板３に搭載してガラス封止することで、接合性の安定した、信頼性に優れるガラス封止型発光装置１とできる。
図６は本発明の第３の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は電極形成面を示す図である。
図６において、ＬＥＤ素子２はｎ側電極２７及びｐ側パッド電極２８を対角配置して形成されており、素子サイズは３４６μｍ角で形成されている。このＬＥＤ素子２は、図６（ａ）に示すｎ側電極２７を熱膨張率が７×１０−６／℃のＩＴＯで形成しており、ｎ側電極２７は、図６（ｂ）に示すように、素子側面に沿って直線部２７Ｂを有している。ｐ側パッド電極２８は、その外径よりも小なる環状の電極接合部２８ｄを有するように、ＩＴＯ膜２５に接して設けられる円形状のＳｉＯ２層２６をＡｇ層２８ｃで覆って設けられている。
このように、ｎ側電極２７をＩＴＯで形成するとともに、素子側面に沿って直線部２７Ｂを設けることで、第２の実施形態と同様に電極剥離が生じにくいＬＥＤ素子２が得られるとともに、ｎ−ＧａＮ層２２に対する電流拡散性が得られ、ＭＱＷ層２３の発光むらのないＬＥＤ素子２とできる。
図７は本発明の第４の実施形態に係る発光装置であるガラス封止ＬＥＤの断面図である。
図７に示すように、この発光装置１は、フリップチップ型のＧａＮ系半導体材料からなる発光素子としてのＬＥＤ素子２と、ＬＥＤ素子２を搭載する搭載部としての素子搭載基板３と、素子搭載基板３に形成されＬＥＤ素子２へ電力を供給するための回路パターン４と、ＬＥＤ素子２を素子搭載基板３上にて封止するガラス封止部５とを備える構成については第１の実施形態と同様であるが、ＬＥＤ素子２が表面パターン４１と多点接合される構成、ｎ側電極２７の接合用に設けられるＡｇ層２７Ａとｐ側パッド電極２８がＡｕバンプを介さずに表面パターン４１の突部４１Ａ，４１Ｂと接合される構成が異なる。
図８は第４の実施形態に係るＬＥＤ素子の電極形成面を示す図である。
図８において、ＬＥＤ素子２は２つのｎ側電極２７及び３つのｐ側パッド電極２８を有し、Ａｇ層２７Ａはｎ−ＧａＮ層２２を露出させた素子側面に沿って直線状に配置され、ｐ側パッド電極２８は素子中央部分に設けられる１点と、素子の角部に設けられる２点の計３点を有する。このｐ側パッド電極２８は、ＩＴＯ膜２５に円形状に設けられるＳｉＯ２層２６を覆うようにＡｇ層２８ｃを設けることによって形成されている。
このように、ＬＥＤ素子２が素子搭載基板３の表面パターン４１に対して多点接合されるようにしてもよく、そのことによって電気的接合の信頼性向上が図れるとともに大電流通電時の放熱性を確保することができ、ＬＥＤ素子２の温度上昇を抑えることができる。
本実施形態では、Ａｕバンプを介することなくＬＥＤ素子２を表面パターン４１の突部４１Ａ，４１Ｂに接合する構成を説明したが、ガラス封止型発光装置１では熱融着ガラスのホットプレス加工時にガラス封止部５と素子搭載基板３とが強固に接合するだけでなく、ガラスの粘度に基づいてＡｇ層２７Ａ及びｐ側パッド電極２８が突部４１Ａ，４１Ｂに圧接する。さらにガラス封止部５が有する強度によりＬＥＤ素子２が安定的に保持されることから、接合不良を生じることはない。
また、前記各実施形態において、ガラス封止部５が直方体形状を呈するものを示したが、ガラス封止部の形状はこれに限定されるものではなく、例えば半球形状を呈するものであってもよいことは勿論である。さらに、例えばガラス封止部５に拡散粒子を含有させてもよいし、その他、具体的な細部構造等についても適宜に変更可能である。
図１は本発明の第１の実施形態に係る発光装置であるガラス封止ＬＥＤの断面図である。 図２は本発明の第１の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は（ａ）のｐ側パッド電極を示す部分拡大図、（ｃ）は電極形成面を示す図、（ｄ）はｐ側パッド電極の他の構造を示す部分拡大図である。 図３は本発明の第１の実施形態に係るｐ側パッド電極の他の変形例を示し、（ａ）は部分拡大図、（ｂ）は素子搭載基板側から見た図、（ｃ）は電極接合部の異なる形状を示す図である。 図４は本発明の第１の実施形態に係るｐ側パッド電極の他の変形例を示し、（ａ）は部分拡大図、（ｂ）は素子搭載基板側から見た図、（ｃ）は電極接合部の異なる形状を示す図である。 図５は本発明の第２の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は電極形成面を示す図である。 図６は本発明の第３の実施形態に係るＬＥＤ素子を示し、（ａ）は断面図、（ｂ）は電極形成面を示す図である。 図７は本発明の第４の実施形態に係る発光装置であるガラス封止ＬＥＤの断面図である。 図８は第４の実施形態に係るＬＥＤ素子の電極形成面を示す図である。
符号の説明
１…発光装置、２…ＬＥＤ素子、３…素子搭載基板、３ａ…ビアホール、４…回路パターン、４１…表面パターン、４ａ…Ｗ層、４ｂ…Ｎｉ層、４ｃ…Ａｇ層、４ｄ…Ａｕ層、５…ガラス封止部、５ａ…側面、５ｂ…上面、６…Ａｕバンプ、２０…ＧａＮ基板、２１…バッファ層、２２…ｎ−ＧａＮ層、２３…ＭＱＷ層、２４…ｐ−ＧａＮ層、２５…ＩＴＯ膜、２６…ＳｉＯ２層、２６ａ…開口、２７…ｎ側電極、２７Ａ…Ａｇ層、２７Ｂ…直線部、２８…ｐ側パッド電極、２８ａ…Ｎｉ層、２８ｂ…Ａｕ層、２８ｃ…Ａｇ層、２８ｄ…電極接合部、２８ｅ…直線部、２８ｆ…凸部、４１…表面パターン、４１Ａ，４１Ｂ…突部、４２…裏面パターン、４３…ビアパターン、４４…外部接続端子

Claims (11)

  1. 透明導電膜からなるコンタクト電極と、前記コンタクト電極の表面に設けられて前記コンタクト電極より小なる屈折率を有する透光性誘電体層と、前記コンタクト電極に接続されるパッド電極とを有し、
    前記コンタクト電極と前記パッド電極との間の少なくとも一部に前記屈折率誘電体層が介在している発光素子と、
    素子搭載面に配線層を有し、前記配線層上に前記発光素子をフリップ実装される基板と、
    前記素子搭載面の前記配線層上に搭載された前記発光素子を前記配線層とともに封止する封止部と、
    を有することを特徴とする発光装置。
  2. 前記封止部は、無機材料からなることを特徴とする請求項１に記載の発光装置。
  3. 前記封止部は、無機材料である熱融着ガラスからなることを特徴とする請求項２に記載の発光装置。
  4. 前記透光性誘電体層は、前記コンタクト電極と前記パッド電極の面積未満で形成されていることを特徴とする請求項３に記載の発光装置。
  5. 前記パッド電極は、前記透光性誘電体層を中央に配置して前記コンタクト電極との接合部が環状に設けられることを特徴とする請求項４項に記載の発光装置。
  6. 前記パッド電極は、前記コンタクト電極の表面に設けられる前記透光性誘電体層の中央から前記コンタクト電極との接合部が放射状に形成されていることを特徴とする請求項４に記載の発光装置。
  7. 前記透光性誘電体層は、前記パッド電極の表面を覆うように形成されていることを特徴とする請求項３に記載の発光装置。
  8. 前記パッド電極は、ＮｉとＡｕを備えることを特徴とする請求項３項に記載の発光装置。
  9. 前記パッド電極は、Ａｇを備えることを特徴とする請求項３項に記載の発光装置。
  10. 前記コンタクト電極は、ＩＴＯ(Indium Tin Oxide)からなることを特徴とする請求項３に記載の発光装置。
  11. 前記配線層は、表面にＡｇ層が設けられることを特徴とする請求項３に記載の発光装置。
JP2007216799A 2007-08-23 2007-08-23 発光装置 Active JP5251038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007216799A JP5251038B2 (ja) 2007-08-23 2007-08-23 発光装置
US12/222,183 US8129743B2 (en) 2007-08-23 2008-08-04 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007216799A JP5251038B2 (ja) 2007-08-23 2007-08-23 発光装置

Publications (2)

Publication Number Publication Date
JP2009049342A true JP2009049342A (ja) 2009-03-05
JP5251038B2 JP5251038B2 (ja) 2013-07-31

Family

ID=40381341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007216799A Active JP5251038B2 (ja) 2007-08-23 2007-08-23 発光装置

Country Status (2)

Country Link
US (1) US8129743B2 (ja)
JP (1) JP5251038B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066053A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd 発光素子の製造方法及び発光素子
JP2012527116A (ja) * 2009-05-11 2012-11-01 クリー インコーポレイテッド 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2012227230A (ja) * 2011-04-15 2012-11-15 Citizen Electronics Co Ltd 半導体発光装置
JP2013120945A (ja) 2013-03-21 2013-06-17 Napura:Kk 発光素子及び発光デバイス
JP2014041999A (ja) * 2013-06-18 2014-03-06 Toshiba Corp 半導体発光素子
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
JP2017054845A (ja) * 2015-09-07 2017-03-16 Ｓｈマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
US9741904B2 (en) 2015-03-30 2017-08-22 Samsung Display Co., Ltd. Light emitting device
JP2018049959A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子及びその製造方法
JP2018085533A (ja) * 2013-07-19 2018-05-31 日亜化学工業株式会社 発光装置
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP2018206818A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子及びその製造方法
US10522729B2 (en) 2013-07-19 2019-12-31 Nichia Corporation Light emitting device
JP2020068264A (ja) * 2018-10-23 2020-04-30 旭化成エレクトロニクス株式会社 光デバイス
US11309465B2 (en) 2013-07-19 2022-04-19 Nichia Corporation Method of manufacturing light emitting device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880638B1 (ko) * 2007-07-06 2009-01-30 엘지전자 주식회사 발광 소자 패키지
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
JP5095785B2 (ja) * 2010-08-09 2012-12-12 株式会社東芝 半導体発光素子及びその製造方法
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5887638B2 (ja) * 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
JP5743806B2 (ja) * 2011-08-23 2015-07-01 シャープ株式会社 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
DE102012213343B4 (de) 2012-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
US9105621B2 (en) * 2012-12-20 2015-08-11 Imec Method for bonding of group III-nitride device-on-silicon and devices obtained thereof
TWI557954B (zh) * 2012-12-24 2016-11-11 鴻海精密工業股份有限公司 發光二極體
JP6156402B2 (ja) * 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
US10446752B2 (en) * 2016-08-05 2019-10-15 Innolux Corporation Light-emitting diode display device
CN111029450B (zh) * 2016-08-05 2021-08-10 群创光电股份有限公司 发光二极管显示装置
KR101781748B1 (ko) * 2016-09-01 2017-09-25 주식회사 루멘스 Uv led 패키지
KR102573271B1 (ko) * 2018-04-27 2023-08-31 삼성전자주식회사 반도체 발광소자
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
US11437551B2 (en) 2019-03-19 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11450648B2 (en) * 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
WO2022226839A1 (zh) * 2021-04-28 2022-11-03 重庆康佳光电技术研究院有限公司 Led芯片及修复方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置
JP2005197289A (ja) * 2003-12-26 2005-07-21 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法
JP2006245058A (ja) * 2005-02-28 2006-09-14 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
US6812502B1 (en) * 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6858873B2 (en) * 2002-01-23 2005-02-22 Chia Ta World Co Ltd Semiconductor diode having a semiconductor die with a substrate and multiple films applied thereover
TWI246780B (en) 2003-03-10 2006-01-01 Toyoda Gosei Kk Solid-state component device and manufacturing method thereof
US7375380B2 (en) * 2004-07-12 2008-05-20 Rohm Co., Ltd. Semiconductor light emitting device
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4254681B2 (ja) * 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP2006156668A (ja) 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置
JP2005197289A (ja) * 2003-12-26 2005-07-21 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法
JP2006245058A (ja) * 2005-02-28 2006-09-14 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US9397266B2 (en) 2007-11-14 2016-07-19 Cree, Inc. Lateral semiconductor light emitting diodes having large area contacts
JP2012527116A (ja) * 2009-05-11 2012-11-01 クリー インコーポレイテッド 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2011066053A (ja) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd 発光素子の製造方法及び発光素子
JP2012227230A (ja) * 2011-04-15 2012-11-15 Citizen Electronics Co Ltd 半導体発光装置
JP2013120945A (ja) 2013-03-21 2013-06-17 Napura:Kk 発光素子及び発光デバイス
JP2014041999A (ja) * 2013-06-18 2014-03-06 Toshiba Corp 半導体発光素子
JP2018085533A (ja) * 2013-07-19 2018-05-31 日亜化学工業株式会社 発光装置
US11309465B2 (en) 2013-07-19 2022-04-19 Nichia Corporation Method of manufacturing light emitting device
US10522729B2 (en) 2013-07-19 2019-12-31 Nichia Corporation Light emitting device
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US10158048B2 (en) 2015-03-30 2018-12-18 Samsung Display Co., Ltd. Light emitting device
US9741904B2 (en) 2015-03-30 2017-08-22 Samsung Display Co., Ltd. Light emitting device
JP2017054845A (ja) * 2015-09-07 2017-03-16 Ｓｈマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
JP2018049959A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子及びその製造方法
JP2018206818A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子及びその製造方法
JP2020068264A (ja) * 2018-10-23 2020-04-30 旭化成エレクトロニクス株式会社 光デバイス
JP7368081B2 (ja) 2018-10-23 2023-10-24 旭化成エレクトロニクス株式会社 光デバイス

Also Published As

Publication number Publication date
US8129743B2 (en) 2012-03-06
US20090050926A1 (en) 2009-02-26
JP5251038B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5251038B2 (ja) 発光装置
JP4961887B2 (ja) 固体素子デバイス
US8017967B2 (en) Light-emitting element including a fusion-bonding portion on contact electrodes
JP5104490B2 (ja) 発光装置及びその製造方法
KR100693969B1 (ko) 고체 소자 디바이스 및 그 제조 방법
JP5634003B2 (ja) 発光装置
JP4899825B2 (ja) 半導体発光素子、発光装置
US7842526B2 (en) Light emitting device and method of producing same
TWI633679B (zh) 豎立式透明無鏡發光二極體
JP4492378B2 (ja) 発光装置およびその製造方法
US20080284310A1 (en) Light emitting device, light source and method of making the device
JP4142080B2 (ja) 発光素子デバイス
JP2009059883A (ja) 発光装置
JPWO2006001297A1 (ja) 白色発光素子およびその製造方法
JP4637160B2 (ja) 固体素子デバイスの製造方法
JP5407116B2 (ja) 発光装置
JP6201480B2 (ja) 発光装置及び照明装置
JP2006073618A (ja) 光学素子およびその製造方法
JP4008943B2 (ja) 固体素子デバイスの製造方法
JP2008124267A (ja) 発光装置
JP5983068B2 (ja) 半導体発光素子及び発光装置
KR20120064838A (ko) 발광다이오드 패키지 및 그 제조방법
JP4367299B2 (ja) 発光素子デバイス及び発光素子デバイスの製造方法
JP5457325B6 (ja) 固体素子デバイス
JP2009135539A (ja) 固体素子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5251038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3