JP5095785B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5095785B2
JP5095785B2 JP2010178405A JP2010178405A JP5095785B2 JP 5095785 B2 JP5095785 B2 JP 5095785B2 JP 2010178405 A JP2010178405 A JP 2010178405A JP 2010178405 A JP2010178405 A JP 2010178405A JP 5095785 B2 JP5095785 B2 JP 5095785B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
semiconductor
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010178405A
Other languages
English (en)
Other versions
JP2012038950A (ja
Inventor
泰輔 佐藤
俊行 岡
浩一 橘
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010178405A priority Critical patent/JP5095785B2/ja
Priority to US13/029,462 priority patent/US8395263B2/en
Priority to EP11157652A priority patent/EP2418698A3/en
Publication of JP2012038950A publication Critical patent/JP2012038950A/ja
Application granted granted Critical
Publication of JP5095785B2 publication Critical patent/JP5095785B2/ja
Priority to US13/747,638 priority patent/US8890195B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。
窒化ガリウム（ＧａＮ）などの窒化物半導体は、ワイドバンドギャップを有する特徴を活かし、紫外、青色または緑色の発光ダイオード（ＬＥＤ：Light Emitting Diode）、及び、青紫色または青色のレーザダイオード（ＬＤ：Laser Diode）などに応用されている。
半導体発光素子において、透光性電極の上に設けられる電極が、台座電極と、台座電極から延長する補助電極と、を有する構成がある。台座電極は、例えばボンディングパッド電極として用いることができる。補助電極は、例えば電流を均一に分配する機能を有する。
半導体発光素子において、高いボンディング性と、高い効率と、を得ることが望まれている。
特開２００１−３４５４８０号公報
本発明の実施形態は、高いボンディング性と高い効率とを有する半導体発光素子及びその製造方法を提供する。
本発明の実施形態によれば、窒化物半導体を含む第１導電形の第１半導体層と、窒化物半導体を含む第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ窒化物半導体層を含む発光層と、を含む積層構造体と、前記第２半導体層の前記第１半導体層とは反対の側に設けられ、前記発光層から放出される発光光に対して透過性を有する第１導電層と、前記第１導電層の前記第２半導体層とは反対の側の第１主面に接する第２導電層と、前記第１主面に接し、前記発光光に対する前記第２導電層の反射率よりも高い反射率を有する反射性の第３導電層であって、その少なくとも一部が前記第２導電層に覆われず前記第１主面に対して平行に延在する延在部を含み、アルミニウム、銀及びロジウムの少なくともいずれかを含む第３導電層と、を備え、前記延在部の、延在方向に対して垂直で前記第１主面に対して平行な方向に沿った幅は、１マイクロメートル以上５０マイクロメートル以下であり、前記第２導電層の前記第１主面に対して平行な方向に沿った幅は、３０マイクロメートル以上８０マイクロメートル以下であり、前記第２導電層の前記第１導電層に対する密着力は、前記第３導電層の前記第１導電層に対する密着力よりも大きく、前記第１導電層の厚さは、１００ナノメートル以上２５０ナノメートル以下で、一様であることを特徴とする半導体発光素子が提供される。
図１（ａ）及び図１（ｂ）は、実施形態に係る半導体発光素子を示す模式図である。 図２（ａ）〜図２（ｅ）は、実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図３（ａ）〜図３（ｃ）は、実施形態に係る別の半導体発光素子を示す模式的平面図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る別の半導体発光素子を示す模式的平面図である。 実施形態に係る別の半導体発光素子を示す模式的断面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る半導体発光素子の別の製造方法を示す工程順模式的断面図である。 実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図１（ｂ）は模式的平面図であり、図１（ａ）は図１（ｂ）のＡ１−Ａ２線断面図である。
図１に表したように、本実施形態に係る半導体発光素子１１０は、積層構造体１０ｓと、第１導電層５１と、第２導電層５２と、第３導電層５３と、を備える。
積層構造体１０ｓは、窒化物半導体を含む第１導電形の第１半導体層１０と、窒化物半導体を含む第２導電形の第２半導体層２０と、第１半導体層１０と第２半導体層２０との間に設けられ、窒化物半導体層を含む発光層３０と、を含む。
例えば、第１半導体層１０はｎ形であり、第２半導体層２０はｐ形である。ただし、実施形態はこれに限らず、第１半導体層１０がｐ形で、第２半導体層２０がｎ形でも良い。以下では第１半導体層１０がｎ形で、第２半導体層２０がｐ形である場合として説明する。
半導体発光素子１１０の積層構造体１０ｓにおいては、第１半導体層１０、発光層３０及び第２半導体層２０が積層される。第１半導体層１０から第２半導体層２０に向かう方向をＺ軸方向（第１方向）とする。
ここで、本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。
発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。例えば、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。
すなわち、発光層３０は、例えば、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、１以上の整数）。第ｉ番目の障壁層ＢＬｉは、第１半導体層１０と第ｉ番目の井戸層ＷＬｉとの間に設けられる（ｉは１以上ｎ以下の整数）。第ｉ番目の井戸層ＷＬｉは、第ｉ番目の障壁層と第（ｉ＋１）番目の障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）番目の障壁層は、第ｎ番目の井戸層ＷＬｎと第２半導体層２０との間に設けられる。
井戸層３２は、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）とを含む窒化物半導体を含む。障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。障壁層３１は、Ｉｎを含んでも良く、含まなくても良い。障壁層３１がＩｎを含む場合は、障壁層３１のIII族元素中におけるＩｎの組成比は、井戸層３２のIII族元素中におけるＩｎの組成比よりも低い。
障壁層３１として、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎ層が用いられる。障壁層３１の厚さは例えば１２．５ナノメートル（ｎｍ）とされる。井戸層３２として、アンドープのＩｎ０．２Ｇａ０．８Ｎ層が用いられる。井戸層３２の厚さは、例えば２．５ｎｍとされる。本具体例の発光層３０は、室温における発光層３０のフォトルミネッセンスの波長が４５０ｎｍになるように設計されている。
第１半導体層１０には、例えばｎ形不純物がドープされたｎ形ＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｇｅ及びＳｎの少なくともいずれかが用いられる。本具体例では、ｎ形不純物としてＳｉが用いられる。第１半導体層１０におけるＳｉの濃度（ドーピング量）は、例えば、２×１０１８ｃｍ−３程度とされる。
第２半導体層２０は、例えば、第１ｐ形半導体層２１と、第１ｐ形半導体層２１と発光層３０との間に設けられた第２ｐ形半導体層２２と、を含む。第２ｐ形半導体層２２には、例えばｐ形ＧａＮ層が用いられる。第２ｐ形半導体層２２の厚さは、例えば約９０ｎｍ程度とされる。ｐ形不純物には、Ｍｇ及びＺｎの少なくともいずれかを用いることができる。本具体例では、ｐ形不純物としてＭｇが用いられる。第２形半導体層２２におけるＭｇの濃度は、例えば４×１０１８ｃｍ−３とされる。第１ｐ形半導体層２１には、例えばｐ形ＧａＮ層が用いられる。第１ｐ形半導体層２１は、コンタクト層として機能する。第１ｐ形半導体層２１の厚さは、例えば約１０ｎｍとされる。第１ｐ形半導体層２１におけるＭｇの濃度は、例えば、約１×１０２０ｃｍ−３とされる。
第１半導体層１０、発光層３０及び第２半導体層２０を含む積層構造体１０ｓの第２半導体層２０の側の第２主面１０ａにおいて、第１半導体層１０の一部、並びに、その一部に対応する発光層３０の一部及び第２半導体層２０の一部が除去されている。積層構造体１０ｓの、第２半導体層２０の側の第２主面１０ａの側において、第１半導体層１０が露出している。
積層構造体１０ｓの第２半導体層２０の側の第２主面１０ａの側において、第１半導体層１０に接する第１電極４０が設けられている。
本具体例では、第１電極４０は、第１ｎ側導電膜４１と、第１ｎ側導電膜４１と第１半導体層１０との間に設けられた第２ｎ側導電膜４２と、第２ｎ側導電膜４２と第１半導体層１０との間に設けられた第３ｎ側導電膜４３と、を含む。第１ｎ側導電膜４１には、例えば金膜（Ａｕ膜）が用いられる。第１ｎ側導電膜４１の厚さは例えば約０．２マイクロメートル（μｍ）とされる。第２ｎ側導電膜４２には、例えば白金膜（Ｐｔ膜）が用いられる。第２ｎ側導電膜４２の厚さは、例えば約０．０５μｍとされる。第３ｎ側導電膜４３には、例えばチタン膜（Ｔｉ膜）が用いられる。第３ｎ側導電膜４３の厚さは例えば約０．０５μｍとされる。第１ｎ側導電膜４１は、例えば、第１電極４０のうちのパッド部となる。
一方、積層構造体１０ｓの第２半導体層２０の側の第２主面１０ａの側において、第２半導体層２０に接する第２電極５０が設けられている。第１導電層５１と、第２導電層５２と、第３導電層５３と、は、第２電極５０に含まれる。
第１導電層５１は、第２半導体層２０の第１半導体層１０とは反対の側に設けられる。第１導電層５１は、発光層３０から放出される発光光に対して透過性を有する。第１導電層５１は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選ばれた少なくとも１つの元素を含む酸化物を含む。第１導電層５１には、例えば、ＩＴＯ（Indium Tin Oxide）が用いられる。
第２導電層５２は、第１導電層５１の第２半導体層２０とは反対の側の第１主面５１ａに接する。例えば、第２導電層５２は、第２電極５０のボンディングパッド部となる。第２導電層５２は、第１導電層５１に電気的に接続されている。
第３導電層５３は、第１導電層５１の上記の第１主面５１ａに接する。第３導電層５３は、発光光に対する第２導電層５２の反射率よりも高い反射率を有する。第３導電層５３は、延在部５３ｐを含む。延在部５３ｐの少なくとも一部は第２導電層５２に覆われていない。延在部５３ｐは、第１主面５１ａに対して平行に延在する。すなわち、延在部５３ｐは、Ｚ軸方向に対して垂直な方向に延在する。
本具体例では、第３導電層５３の延在部５３ｐは、第２導電層５２から第１電極４０に向かう方向に沿って延在する。延在部５３ｐは細長い形状を有している。第３導電層５３は、電流を広げる機能を有する。
なお、図１（ａ）及び図１（ｂ）に示した例では、第２導電層５２が第３導電層５３の一部を覆っている。実施形態はこれに限らず、第２導電層５２の一部が第３導電層５３の一部と接していても良い。また、第３導電層５３が第２導電層５２の一部を覆っても良い。
第２導電層５２の第１導電層５１に対する密着力は、第３導電層５３の第１導電層５１に対する密着力よりも大きい。すなわち、ボンディングパッド部として機能する第２導電層５２の密着力を大きく設定することで、ボンディングパッド部における高いボンディング性が確保できる。
一方、電流を均一化させる機能を有する第３導電層５３には、高い密着力は必ずしも必要とされない。このため、第３導電層５３の第１導電層５１との密着力に対する要求が緩和される。これにより、第３導電層５３には、第２導電層５２に用いられる材料よりも高い反射率を有する材料を用いることができる。このような第３導電層５３を用いることで、電流が均一化され高い発光効率が得られると同時に、高反射率による高い光取り出し効率が得られる。すなわち、高い効率が得られる。
これにより、第２導電層５２によって高いボンディング性が得られると共に、第３導電層５３によって高発光効率と高光取り出し効率が得られる。すなわち、高い効率が得られる。
第２導電層５２は、第１導電層５１に接し、ニッケル、チタン、バナジウム、白金及び金の少なくともいずれかを含む層を含むことができる。上記のニッケル、チタン、バナジウム、白金及び金の少なくともいずれかを含む層は、ニッケル、チタン、バナジウム、白金及び金の少なくともいずれか２つ以上を含む合金を含むことができる。例えば、ニッケルはＩＴＯに対する密着力が高い。これにより、第２導電層５２と第１導電層５１との高い密着力が確保できる。なお、ニッケルの青色光に対する反射率は約４０％と比較的低い。
第３導電層５３は、アルミニウム、銀、白金及びロジウムの少なくともいずれかを含むことができる。第３導電層５３は、アルミニウム、及び銀、白金及びロジウムの少なくともいずれか２つ以上を含む合金を含むことができる。例えば、Ａｌの紫外及び青色光に対する反射率は、８９％と高い。Ａｇの紫外及び青色光に対する反射率は、９８％とさらに高い。これにより、このような高い反射率を有する材料を第３導電層５３に用いることで、高い光取り出し効率が得られる。なお、例えばＡｌ及びＡｇのＩＴＯに対する密着力は、例えばニッケルよりも小さい。
このように、第２導電層５２及び第３導電層５３に互いに異なる材料を用いることで、第２導電層５２及び第３導電層５３のそれぞれに要求される性能が十分に満足される。
本実施形態に係る半導体発光素子１１０によれば、高いボンディング性と高い効率とを有する半導体発光素子が提供できる。
なお、半導体層の上に形成された透光性電極、及び、その透光性電極上に形成されたボンディングパッド電極と、を含む正極において、ボンディングパッド電極が透光性電極と接する面に反射層を有する構成が知られている。これにより、ボンディングパッド部の光吸収を抑制することが提案されている。しかしながら、この構成においては、上記の反射層はボンディングパッド電極の一部である。従って、反射層をＺ軸方向からみたときの形状は、ボンディングパッド電極をＺ軸方向に沿ってみたときの形状に一致する。すなわち、反射層は、透光性電極の主面に沿ってボンディングパッド電極から延在する部分を有していない。このため、この構成においては、電流を均一化する効果は得られない。
これに対し、実施形態に係る半導体発光素子１１０においては、高反射率を有する第３導電層５３は、第１導電層５１の第１主面５１ａに沿って延在する延在部５３ｐを有する。この延在部５３ｐにより、第２導電層５２と第１電極４０との間に流れる電流を均一化し発光効率を向上することができる。
すなわち、実施形態によれば、電流の均一化によって発光効率を向上しつつ、光吸収を抑制し、高いボンディング性を確保する。
なお、透光性電極の上に設けられる電極が、台座電極と、台座電極から延長した補助電極と、を有する構成において、例えば、台座電極と補助電極とに同じ材料を用いた場合は、ボンディング性が低いか、または、光吸収が大きく効率が低くなる。
例えば、第２導電層５２が、延在部５３ｐと同じパターン形状を有する場合においては、光取り出し効率を向上するために延在部５３ｐを細くすると第２導電層５２の加工が困難になる。また、第２導電層５２が延在部５３ｐの全体を覆う幅が広いパターン形状を有する場合は、反射率の低い第２導電層５２が発光層３０に対向することになるので、光の吸収が大きくなり、光取り出し効率が低下する。
これに対し、本実施形態に係る半導体発光素子１１０においては、第２導電層５２のパターン形状と、第３導電層５３の延在部５３ｐのパターン形状と、を互いに異ならせる。すなわち、ボンディングパッド部として機能する第２導電層５２は、ボンディングパッド部として適正な特性が発揮できるパターン形状とされる。例えば、第２導電層５２のパターン形状は、例えば、略円形、略扁平円形、略矩形及び略多角形などとされる。一方、第３導電層５３のパターン形状は、電流を均一化しつつ、高い光取り出し効率が得られるように、例えば、線状の形状とされる。そして、このように形状が互いに異なる第２導電層５２と第３導電層５３とに、それぞれに適正な特性の材料が用いられる。すなわち、第２導電層５２には、第１導電層５１に対するボンディング性が良好な材料が用いられる。第３導電層５３には、高反射率の材料が用いられる。これにより、高いボンディング性と高い効率とを有する半導体発光素子が提供できる。
実施形態において、第１導電層５１の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下とされる。第１導電層５１の厚さが５０ｎｍよりも薄いと第１導電層５１のシート抵抗が高すぎ、電流が広がり難くなり、効率が低下し易い。第１導電層５１の厚さが３００ｎｍよりも厚いと、光取り出し特性が劣化し易くなる。第１導電層５１は、１００ｎｍ以上２５０ｎｍ以下がさらに好ましい。
図１（ａ）に表したように、半導体発光素子１１０は、第１半導体層１０の第２半導体層２０とは反対の側に設けられた基板５をさらに備えることができる。基板５には、サファイア、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡｓの少なくともいずれかを用いることができる。本具体例では、基板５には、サファイア基板が用いられる。半導体発光素子１１０は、基板５と第１半導体層１０との間に設けられたバッファ層６をさらに備えることができる。基板５の上にバッファ層６が形成され、バッファ層６の上に第１半導体層１０、発光層３０及び第２半導体層２０を含む積層構造体１０ｓが形成される。積層構造体１０ｓが形成された後に、基板５と、バッファ層６（の少なくとも一部）と、は除去されても良い。すなわち、半導体発光素子１１０において、基板５及びバッファ層６は必要に応じて設けられ、省略可能である。
なお、第１半導体層１０と発光層３０との間に図示しない多層構造体をさらに設けても良い。多層構造体は、Ｚ軸方向に積層された複数の第１層（図示しない）と、第１層どうしの間のそれぞれに設けられた第２層と、を含む。すなわち、多層構造体は、Ｚ軸方向に交互に積層された複数の第１層と複数の第２層とを含む。多層構造体は、例えば超格子層である。多層構造体は必要に応じて設けられ、省略しても良い。多層構造体は、第１半導体層１０に含まれるものと見なすこともできる。
また、後述するように、第１電極４０の一部を除き、第２導電層５２の一部を除き、積層構造体１０ｓを覆う絶縁膜（図１（ａ）及び図１（ｂ）では図示しない）をさらに設けても良い。この絶縁膜は、第１導電層５１及び第２導電層５２を覆うことができる。
ここで、第２導電層５２から第１電極４０に向かう方向をＸ軸方向（第２方向）とする。Ｚ軸方向に対して垂直でＸ軸方向に対して垂直な方向をＹ軸方向（第３方向）とする。
以下、半導体発光素子１１０の製造方法の例について説明する。
図２（ａ）〜図２（ｅ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図２（ａ）に表したように、例えば、サファイアからなる基板５の主面上に、バッファ層６を形成した後、第１半導体層１０として、ｎ形不純物がドープされたｎ形ＧａＮ層の結晶を成長させる。
結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。結晶成長には、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）を用いても良い。
第１半導体層１０の上に、発光層３０の結晶を成長させる。例えば、障壁層３１を形成する。その上に、井戸層３２と障壁層３１とを交互に成長させる。最後に成長された井戸層３２の上に障壁層３１が成長される。これより、ＭＱＷ構造の発光層３０が形成される。障壁層３１及び井戸層３２の成長温度は、例えば７００℃以上８００℃以下とされる。
発光層３０の上に、第２半導体層２０の結晶を成長させる。第２ｐ形半導体層２２となるｐ形ＧａＮ層の結晶を成長させ、その上に、第１ｐ形半導体層２１となるｐ形ＧａＮ層の結晶を成長させる。これらのｐ形ＧａＮ層の成長温度は、例えば１０００℃以上１１００℃以下とされる。
これにより、図２（ａ）に例示する積層構造体１０ｓが形成される。
図２（ｂ）に表したように、第２半導体層２０（具体的には第１ｐ形半導体層２１）の上に、第１導電層５１を形成する。すなわち、第１導電層５１となるＩＴＯ膜を第２半導体層２０の上に形成し、ＩＴＯ膜を所定の形状に加工することで、第１導電層５１が得られる。本具体例では、第１導電層５１の厚さは、１７０ｎｍとされる。
図２（ｃ）に表したように、積層構造体１０ｓを例えばドライエッチングにより加工し、第１半導体層１０（例えばｎ形ＧａＮ層）を露出させる。露出した第１半導体層１０の上に第１電極４０を形成する。すなわち、第１半導体層１０の上に第３ｎ側導電膜４３となるＴｉ膜を形成し、その上に第２ｎ側導電膜４２となるＰｔ膜を形成し、その上に、第１ｎ側導電膜４１となるＡｕ膜を形成する。
第１導電層５１の第１主面５１ａの上に、第３導電層５３として、Ａｌ膜を形成する。Ａｌ膜の厚さは例えば約０．５μｍとされる。Ａｌ膜が所定の形状に加工され、第３導電層５３が得られる。このとき、第１導電層５１の一部は露出している。
図２（ｄ）に表したように、露出している第１導電層５１の上に第２導電層５２を形成する。すなわち、第２導電層５２となるＮｉ膜を形成する。さらに、Ｎｉ膜の上にＡｕ膜を形成しても良い。これらのＮｉ膜（及びＡｕ膜）を所定の形状に加工することで、第２導電層５２が得られる。
図２（ｅ）に表したように、被加工体の全面に、例えばＳｉＯ２膜を形成し、このＳｉＯ２膜を加工して絶縁膜６０を形成する。絶縁膜６０は、第１電極４０の一部を除き、第２導電層５２の一部を除き、積層構造体１０ｓを覆う。絶縁膜６０は、第１導電層５１及び第２導電層５２を覆っている。絶縁膜６０は、パッシベーション膜として機能する。
このようにして、実施形態に係る半導体発光素子１１０が得られる。
半導体発光素子１１０においては、第３導電層５３として、青色光に対する反射率が高いＡｌ膜が用いられる。第３導電層５３として、青色光に対する反射率が高いＡｇ膜を用いても良い。ただし、第３導電層５３の第１導電層５１に対する密着力は、第２導電層５２の第１導電層５１に対する密着力よりも低い。一方、ボンディングパッド部となる第２導電層５２には、密着力が強いＮｉ膜が用いられている。
このように、半導体発光素子１１０においては、透光性の第１導電層５１の上に、ボンディング強度が高い第２導電層５２と、反射率が高い第３導電層５３と、をそれぞれ別の材料で形成する。これにより、ボンディングパッド部となる第２導電層５２において高いボンディング強度が確保でき、電流を拡散し発光層３０に効率的に電流を供給する機能を有する第３導電層５３において高反射性による高い光取り出し効率を得る。
第１導電層５１の上に、第３導電層５３とは別の材料によって、ボンディングパッド部となる第２導電層５２を形成することで、ワイヤーボンディング時のパッド電極剥れを抑制することができる。
図１（ｂ）に表したように、第３導電層５３の延在部５３ｐは、第１電極４０（第１電極４０のうちの特にパッド部）との距離が、第２導電層５２と第１電極４０（第１電極４０のうちの特にパッド部）との距離よりも短い部分（近接部分５３ｑ）を有する。この近接部分５３ｑは、例えば、延在部５３ｐの先端である。近接部分５３ｑと第１電極４０（第１電極４０のうちの特にパッド部）との距離は、第２導電層５２と第１電極４０（第１電極４０のうちの特にパッド部）との距離よりも長い。これにより、第２電極５０と第１電極４０との間に流れる電流を平均化できる。これにより発光効率を向上できる。
半導体発光素子１１０においては、延在部５３ｐは、Ｘ軸方向に沿って延在している。すなわち、延在部５３ｐは、Ｚ軸方向に対して垂直で、第２導電層５２から第１電極４０に向かうＸ軸方向に沿って延在する部分（第１部分５３ａ）を含む。
電流を均一化するための延在部５３ｐの幅は、ボンディングパッド部となる第２導電層５２の幅よりも狭い。
すなわち、図１（ｂ）に表したように、延在部５３ｐの延在方向に対して垂直で第１主面５１ａに対して平行な方向に沿った幅ｗ３は、第２導電層５２の第１主面５１ａに対して平行な方向に沿った幅ｗ２よりも狭い。すなわち、延在部５３ｐは、細線である。これにより、遮光性の第３導電層５３の面積を小さくしたまま、第２導電層５２と第１導電層５１との間に効率的に電流を流すことができる。これにより、光取り出し効率の低下を抑制しつつ高い発光効率が得られる。
延在部５３ｐの、延在方向に対して垂直で第１主面５１ａに対して平行な方向に沿った幅ｗ３は、１μｍ以上５０μｍ以下であることが望ましい。幅ｗ３が１μｍより小さいと、例えば延在部５３ｐの加工が難しくなり、また、延在部５３ｐの抵抗が上昇する。幅ｗ３が５０μｍよりも大きいと、延在部５３ｐによって遮蔽される発光光の割合が増し、光取り出し効率が低下する。
第２導電層５２の第１主面５１ａに対して平行な方向に沿った幅ｗ２は、３０μｍ以上８０μｍ以下であることが望ましい。幅ｗ２が３０μｍより小さいと、例えばボンディング作業が難しくなり、また、ボンディングワイヤの密着力が低下する。幅ｗ２が８０μｍよりも大きいと、反射率の低い第２導電層５２の面積が大きくなるため、光取り出し効率が低下する。なお、このときも、延在部５３ｐの幅ｗ３が第２導電層５２の幅ｗ２よりも狭いという関係は維持される。
なお、延在部５３ｐの延在方向に沿った長さＬ３は、延在部５３ｐの延在方向に対して垂直な方向に沿った幅ｗ３よりも長い。すなわち、延在部５３ｐは細線である。これにより、第２導電層５２と第１電極４０との間を流れる電流を均一化しつつ、延在部５３ｐの面積を小さくでき光取り出し効率を向上させることができる。
図３（ａ）〜図３（ｃ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図３（ａ）に表したように、実施形態に係る半導体発光素子１１１の第３導電層５３においては、延在部５３ｐが３つの部分（第１部分５３ａ、第２部分５３ｂ及び第３部分５３ｃ）を有する。第１部分５３ａは、第２導電層５２から第１電極４０に向かうＸ軸方向に沿って延在する。第２部分５３ｂは、第２導電層５２からＹ軸方向の正の方向に延在した後にＸ軸方向に沿って第１電極４０に向かう方向に延在する。第３部分５３ｃは、第２導電層５２からＹ軸方向の負の方向に延在した後にＸ軸方向に沿って第１電極４０に向かう方向に延在する。このように、延在部５３ｐは複数の部分を含むことができる。
図３（ｂ）に表したように、実施形態に係る半導体発光素子１１２の第３導電層５３においては、延在部５３ｐの延在方向に沿った長さＬ３は、延在部５３ｐの延在方向に対して垂直な方向に沿った幅ｗ３と、実質的に同じである。このように延在部５３ｐの延在方向に沿った長さＬ３は、延在部５３ｐの延在方向に対して垂直な方向に沿った幅ｗ３以上であれば良い。半導体発光素子１１２のように、延在部５３ｐの長さＬ３が比較的短い場合も、第３導電層５３の延在部５３ｐは、第１電極４０との距離が、第２導電層５２と第１電極４０との距離よりも短い近接部分５３ｑを有する。このような延在部５３ｐを有する第３導電層５３の場合も、第３導電層５３を設けず第１導電層５１と第２導電層５２とを設ける構成に比べて第２導電層５２と第１電極４０との間を流れる電流が均一化できる。このとき、第３導電層５３に、第２導電層５２よりも反射率が高い材料を用いることで、第３導電層５３における光の損失を抑制でき、効率が向上できる。
図３（ｃ）に表したように、実施形態に係る半導体発光素子１１３においては、第２導電層５２と、第１電極４０の第１ｎ側導電膜４１（パッド部）と、が、積層構造体１０ｓの主面の互いに対向する角に設けられている。第３導電層５３の延在部５３ｐは、積層構造体１０ｓの１つの辺に沿って延在している。第１電極４０の第２ｎ側導電膜４２及び第３ｎ側導電膜４３は、第１ｎ側導電膜４１から、積層構造体１０ｓの主面の１つの辺に沿って延在している。すなわち、第２ｎ側導電膜４２及び第３ｎ側導電膜４３は、第１ｎ側導電膜４１から延在するｎ側延在部４０ｐを有する。
第３導電層５３の延在部５３ｐの延在方向と、ｎ側延在部４０ｐの延在方向と、は、互いに実質的に平行である。このような構成においても、延在部５３ｐとｎ側延在部４０ｐとが設けられることで、電流が均一化でき発光効率が向上する。そして、第３導電層５３に、第２導電層５２よりも反射率が高い材料を用いることで、高いボンディング性と高い効率とが得られる。
図４（ａ）及び図４（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図４（ａ）に表したように、実施形態に係る半導体発光素子１１４の第３導電層５３においては、延在部５３ｐが２つの部分（第２部分５３ｂ及び第３部分５３ｃ）を有する。第２部分５３ｂは、第２導電層５２からＹ軸方向の正の方向に延在した後にＸ軸方向に沿って第１電極４０に向かう方向に延在する。第３部分５３ｃは、第２導電層５２からＹ軸方向の負の方向に延在した後にＸ軸方向に沿って第１電極４０に向かう方向に延在する。
一方、第１電極４０の第２ｎ側導電膜４２及び第３ｎ側導電膜４３は、第１ｎ側導電膜４１から、第２導電層５２に向かうＸ軸方向に沿って延在するｎ側延在部４０ｐを有する。ｎ側延在部４０ｐは、Ｙ軸方向において、延在部５３ｐの２つの部分（第２部分５３ｂ及び第３部分５３ｃ）どうしの間に配置される。このような構成においても、延在部５３ｐとｎ側延在部４０ｐとが設けられることで、電流が均一化でき発光効率が向上する。そして、第３導電層５３に、第２導電層５２よりも反射率が高い材料を用いることで、高いボンディング性と高い効率とが得られる。
図４（ｂ）に表したように、実施形態に係る半導体発光素子１１５においては、第２導電層５２と、第１電極４０の第１ｎ側導電膜４１と、が、積層構造体１０ｓの主面の互いに対向する角に設けられている。第３導電層５３の延在部５３ｐは２つの部分（第４部分５３ｄ及び第５部分５３ｅ）を有する。この２つの部分は、第２導電層５２から、積層構造体１０ｓの交差する２つの辺に沿ってそれぞれ延在している。このような構成においても、第３導電層５３に延在部５３ｐが設けられることで、電流が均一化でき発光効率が向上する。そして、第３導電層５３に、第２導電層５２よりも反射率が高い材料を用いることで、高いボンディング性と高い効率とが得られる。
このように、実施形態に係る半導体発光素子は種々の変形が可能である。
図５は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図５に表したように、実施形態に係る別の半導体発光素子１２０においては、第３導電層５３と第２導電層５２とが互いに接していない。例えば、第１導電層５１のシート抵抗が比較的低く、第３導電層５３と第２導電層５２との間隔が比較的短い場合には、第３導電層５３と第２導電層５２とが互いに接していなくても良い。すなわち、第２導電層５２は第１導電層５１に接しており、第３導電層５３が第１導電層５１に接していれば良い。この場合にも、高いボンディング性と高い効率とが得られる。
実施形態に係る半導体発光素子（例えば半導体発光素子１１０など）において、第１ｎ側導電膜４１にＡｕ膜を用い、第２ｎ側導電膜４２にＡｌ膜を用い、第３ｎ側導電膜４３にＴｉ膜を用いることができる。このときに、第３導電層５３としてＡｌ膜を用いることができる。第２ｎ側導電膜４２のＡｌ膜と、第３導電層５３のＡｌ膜と、は同時に形成することができる。
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体発光素子の別の製造方法を例示する工程順模式的断面図である。
図６（ａ）は、図２（ａ）に関して説明した工程の後の工程に対応する。
第１導電層５１を形成した後に、図６（ａ）に表したように、積層構造体１０ｓを加工し、第１半導体層１０を露出させ、露出した第１半導体層１０の上、及び、第１導電層５１の上に、Ａｌ膜を形成する。そして、このＡｌを所定の形状に加工する。このＡｌ膜が、第３ｎ側導電膜４３及び第３導電層５３となる。
図６（ｂ）に表したように、第１導電層５１及び第３ｎ側導電膜４３の上にＮｉ膜を形成し、所定の形状に加工する。このＮｉ膜が、第２導電層５２及び第２ｎ側導電膜４２となる。
さらに、この第２導電層５２及び第２ｎ側導電膜４２の上に、Ａｕ膜（図示しない）を形成する。第２ｎ側導電膜４２の上のＡｕ膜が第１ｎ側導電膜４１となる。
これにより、本実施形態に係る半導体発光素子が得られる。
この構成においては、第１半導体層１０のｎ形ＧａＮ層に接して、第２ｎ側導電膜４２のＡｌ膜が設けられている。Ａｌはｎ形ＧａＮ層に対してオーミック性を示すため、第１半導体層１０と第１電極４０（すなわち第２ｎ側導電膜４２）とのオーミック接触が確保できる。この場合には、半導体発光素子の構成がさらに簡略化される。すなわち、第３導電層５３と、第１電極４０の少なくとも一部と、を同時に形成でき、生産性が向上できる。
このように、実施形態に係る半導体発光素子は、積層構造体１０ｓの第２半導体層２０の側の第２主面１０ａの側において、第１半導体層１０上に設けられた第１電極４０をさらに備え、第１電極４０は、第３導電層５３に用いられる材料を含む層を含むことができる。例えば、第３導電層は、アルミニウム、銀、白金及びロジウムの少なくともいずれかを含み、第１電極４０は、アルミニウム、銀、白金及びロジウムの上記の少なくともいずれかを含む層を含む。
（第２の実施の形態）
第２の実施形態は、半導体発光素子の製造方法である。
すなわち、本製造方法は、窒化物半導体を含む第１導電形の第１半導体層１０と、窒化物半導体を含む第２導電形の第２半導体層２０と、第１半導体層１０と第２半導体層２０との間に設けられ、窒化物半導体層を含む発光層３０と、を含む積層構造体１０ｓであって、積層構造体１０ｓの第２半導体層２０の側の第２主面１０ａに第１半導体層１０の一部が露出している積層構造体１０ｓと、第２主面１０ａの側において第１半導体層１０に接する第１電極４０と、第２主面１０ａの側において第２半導体層２０に接し、第１導電層５１、第２導電層５２及び第３導電層５３を含む第２電極５０と、を有する半導体発光素子の製造方法である。
図７は、第２の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図７に表したように、本製造方法においては、第２半導体層２０の上に、発光層３０から放出される発光光に対して透過性を有する第１導電層５１を形成する（ステップＳ１１０）。例えば、図２（ａ）に関して説明した処理を行う。
第１導電層５１の一部と、第１半導体層１０の露出された一部と、の上に、発光光に対する第２導電層５２の反射率よりも高い反射率を有する高反射導電膜を形成する（ステップＳ１２０）。例えば、高反射導電膜として、図６（ａ）に関して説明したＡｌ膜を形成する。
この高反射導電膜を加工して、第１電極４０の少なくとも一部（例えば第３ｎ側導電膜４３）と、第１導電層５１の第２半導体層２０とは反対の側の第１主面５１ａに沿って延在する延在部５３ｐを有する第３導電層５３と、を形成する（ステップＳ１３０）。例えば、図６（ａ）に関して説明した処理を行う。
第１導電層５１の一部の上に、第３導電層５３の延在部５３ｐの少なくとも一部を露出させる第２導電層５２を形成する（ステップＳ１４０）。例えば、図６（ｂ）に関して説明した処理を行う。
本実施形態に係る半導体発光素子の製造方法によれば、高いボンディング性と高い効率とを有する半導体発光素子を高い生産性で製造できる。
なお、上記のステップＳ１１０〜ステップＳ１４０の順序は、技術的に可能な限り入れ替えが可能である。また、ステップＳ１１０〜ステップＳ１４０のいずれか２つは、技術的に可能な限り同時に実施しても良い。例えば、ステップＳ１３０とステップＳ１４０との順序は入れ替えても良い。また、ステップＳ１２０とステップＳ１３０とは同時に実施することもできる。例えば、高反射導電膜をマスクを用いて成膜する場合は、高反射導電膜の形成（ステップＳ１２０）と、高反射導電膜の加工（ステップＳ１３０）と、が同時に実施される。
実施形態に係る窒化物半導体の製造方法は、青緑色〜緑色〜赤色のＬＥＤの他、青緑色〜緑色〜赤色のレーザダイオード（ＬＤ：Laser Diode）などに応用できる。
実施形態によれば、高いボンディング性と高い効率とを有する半導体発光素子及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、半導体層、発光層、障壁層、井戸層、積層構造体、導電層、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、上記実施形態の中で説明した組成や膜厚なども一例であり、種々の選択が可能である。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基板、 ６…バッファ層、 １０…第１半導体層、 １０ａ…第２主面、 １０ｓ…積層構造体、 ２０…第２半導体層、 ２１…第１ｐ形半導体層、 ２２…第２ｐ形半導体層、 ３０…発光層、 ３１…障壁層、 ３２…活性層、 ４０…第１電極、 ４０ｐ…ｎ側延在部、 ４１…第１ｎ側導電膜、 ４２…第２ｎ側導電膜、 ４３…第３ｎ側導電膜、 ５０…第２電極、 ５１…第１導電層、 ５１ａ…第１主面、 ５２…第２導電層、 ５３…第３導電層、 ５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ…第１〜第５部分、 ５３ｐ…延在部、 ５３ｑ…近接部分、 ６０…絶縁膜、 １１０、１１１、１１２、１１３、１１４、１１５、１２０…半導体発光素子、 Ｌ３…長さ、 ｗ２、ｗ３…幅

Claims (6)

  1. 窒化物半導体を含む第１導電形の第１半導体層と、窒化物半導体を含む第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ窒化物半導体層を含む発光層と、を含む積層構造体と、
    前記第２半導体層の前記第１半導体層とは反対の側に設けられ、前記発光層から放出される発光光に対して透過性を有する第１導電層と、
    前記第１導電層の前記第２半導体層とは反対の側の第１主面に接する第２導電層と、
    前記第１主面に接し、前記発光光に対する前記第２導電層の反射率よりも高い反射率を有する反射性の第３導電層であって、その少なくとも一部が前記第２導電層に覆われず前記第１主面に対して平行に延在する延在部を含み、アルミニウム、銀及びロジウムの少なくともいずれかを含む第３導電層と、
    を備え、
    前記延在部の、延在方向に対して垂直で前記第１主面に対して平行な方向に沿った幅は、１マイクロメートル以上５０マイクロメートル以下であり、
    前記第２導電層の前記第１主面に対して平行な方向に沿った幅は、３０マイクロメートル以上８０マイクロメートル以下であり、
    前記第２導電層の前記第１導電層に対する密着力は、前記第３導電層の前記第１導電層に対する密着力よりも大きく、
    前記第１導電層の厚さは、１００ナノメートル以上２５０ナノメートル以下で、一様であることを特徴とする半導体発光素子。
  2. 前記積層構造体の前記第２半導体層の側の第２主面の側において前記第１半導体層に接する第１電極をさらに備え、
    前記延在部は、前記第１電極との距離が、前記第２導電層と前記第１電極との距離よりも短い部分を有することを特徴とする請求項１記載の半導体発光素子。
  3. 前記延在部の、延在方向に対して垂直で前記第１主面に対して平行な方向に沿った幅は、前記第２導電層の前記第１主面に対して平行な方向に沿った幅よりも狭いことを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記第２導電層は、前記第１導電層に接し、ニッケル、チタン及びバナジウムの少なくともいずれかを含む層を含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記第１導電層は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選ばれた少なくとも１つの元素を含む酸化物を含むことを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記積層構造体の前記第２半導体層の側の第２主面の側において、前記第１半導体層上に設けられ、前記第３導電層に用いられる材料を含む層を含む第１電極をさらに備えたことを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
JP2010178405A 2010-08-09 2010-08-09 半導体発光素子及びその製造方法 Expired - Fee Related JP5095785B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010178405A JP5095785B2 (ja) 2010-08-09 2010-08-09 半導体発光素子及びその製造方法
US13/029,462 US8395263B2 (en) 2010-08-09 2011-02-17 Semiconductor light emitting device and method for manufacturing the same
EP11157652A EP2418698A3 (en) 2010-08-09 2011-03-10 Semiconductor light emitting device and method for manufacturing the same
US13/747,638 US8890195B2 (en) 2010-08-09 2013-01-23 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010178405A JP5095785B2 (ja) 2010-08-09 2010-08-09 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012085945A Division JP5826693B2 (ja) 2012-04-04 2012-04-04 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012038950A JP2012038950A (ja) 2012-02-23
JP5095785B2 true JP5095785B2 (ja) 2012-12-12

Family

ID=44863308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010178405A Expired - Fee Related JP5095785B2 (ja) 2010-08-09 2010-08-09 半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (2) US8395263B2 (ja)
EP (1) EP2418698A3 (ja)
JP (1) JP5095785B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179606B1 (ko) * 2011-03-03 2012-09-05 주식회사 세미콘라이트 반도체 발광소자
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
JP2013258329A (ja) * 2012-06-13 2013-12-26 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子とその製造方法
US20140217355A1 (en) * 2013-02-05 2014-08-07 Rensselaer Polytechnic Institute Semiconductor light emitting device
JP6118575B2 (ja) * 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
US9666779B2 (en) * 2013-11-25 2017-05-30 Yangzhou Zhongke Semiconductor Lighting Co., Ltd. Semiconductor light emitting diode chip with current extension layer and graphical current extension layers
WO2016051857A1 (ja) * 2014-09-30 2016-04-07 シャープ株式会社 窒化物半導体発光装置
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US20210074880A1 (en) * 2018-12-18 2021-03-11 Bolb Inc. Light-output-power self-awareness light-emitting device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252230A (ja) 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2006303542A (ja) * 1998-12-28 2006-11-02 Sanyo Electric Co Ltd 半導体素子およびその製造方法
TW497277B (en) * 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
JP4810746B2 (ja) 2000-03-31 2011-11-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2004349301A (ja) 2003-05-20 2004-12-09 Sharp Corp 発光ダイオード素子の電極及び発光ダイオード素子
KR100593886B1 (ko) 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
JP4604488B2 (ja) 2003-12-26 2011-01-05 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
JP2006066903A (ja) 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP4899825B2 (ja) * 2006-11-28 2012-03-21 日亜化学工業株式会社 半導体発光素子、発光装置
JP5092419B2 (ja) * 2007-01-24 2012-12-05 三菱化学株式会社 ＧａＮ系発光ダイオード素子
JP5130730B2 (ja) 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
US8115222B2 (en) * 2008-01-16 2012-02-14 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the semiconductor light emitting device
JP2009177008A (ja) 2008-01-25 2009-08-06 Toshiba Discrete Technology Kk 発光素子及びその製造方法、発光装置
WO2009102032A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation ＧａＮ系ＬＥＤ素子およびその製造方法
TWI493748B (zh) 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
JP5350833B2 (ja) 2009-02-20 2013-11-27 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20130134469A1 (en) 2013-05-30
EP2418698A2 (en) 2012-02-15
US20120032213A1 (en) 2012-02-09
US8395263B2 (en) 2013-03-12
JP2012038950A (ja) 2012-02-23
EP2418698A3 (en) 2012-08-01
US8890195B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP5095785B2 (ja) 半導体発光素子及びその製造方法
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5258853B2 (ja) 半導体発光素子及びその製造方法
US20150263223A1 (en) Semiconductor light emitting element
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP5606465B2 (ja) 半導体発光素子及びその製造方法
JP5377725B1 (ja) 半導体発光素子
JP2007103689A (ja) 半導体発光装置
JP6924836B2 (ja) 光電子半導体チップ
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP4862386B2 (ja) 半導体発光ダイオード
JP2014236038A (ja) 発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP2004221112A (ja) 酸化物半導体発光素子
WO2011090016A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5826693B2 (ja) 半導体発光素子の製造方法
JP5865870B2 (ja) 半導体発光素子
JP2012227289A (ja) 半導体発光装置
JP5468158B2 (ja) 半導体発光素子及びその製造方法
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP5951732B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R151 Written notification of patent or utility model registration

Ref document number: 5095785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees