JP5606465B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。

窒化ガリウムなどの窒化物半導体などを用いた各種の半導体発光素子が開発されている。このような半導体発光素子に用いる半導体層は、主に、サファイア基板などの上に結晶成長される。半導体発光素子において、高い効率と共に、生産性の向上が求められている。

特開２００８−２０５４７５号公報

本発明の実施形態は、生産性が高く高効率の半導体発光素子及びその製造方法を提供する。

本発明の実施形態によれば、シリコン基板と、バッファ層と、下地半導体層と、第１半導体層と、発光部と、第２半導体層と、を含む半導体発光素子が提供される。前記シリコン基板は、主面の一部の上に設けられたＳｉＯ _２ 層を含む。前記バッファ層は、前記主面のうちの前記ＳｉＯ _２ 層が設けられていない領域の上に設けられる。前記下地半導体層は、前記バッファ層の上面から結晶成長される。前記下地半導体層は、前記ＳｉＯ _２ 層を覆い前記ＳｉＯ _２ 層と離間している。前記第１半導体層は、前記下地半導体層の上に設けられ、第１導電形である。前記発光部は、前記第１半導体層の上に設けられる。前記第２半導体層は、前記発光部の上に設けられ、第２導電形である。
本発明の別の実施形態によれば、主面の一部の上に設けられたＳｉＯ _２ 層を含むシリコン基板の前記主面のうちの前記ＳｉＯ _２ 層が設けられていない領域の上にバッファ層を形成し、前記バッファ層の上面から横方向成長させて、前記ＳｉＯ _２ 層を覆い前記ＳｉＯ _２ 層と離間した下地半導体層を結晶成長させ、前記下地半導体層の上に第１導電形の第１半導体層を結晶成長させ、前記第１半導体層の上に発光部を結晶成長させ、前記発光部の上に第２導電形の第２半導体層を結晶成長させる半導体発光素子の製造方法が提供される。

第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図３（ａ）〜図３（ｈ）は、第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。 第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の特性を示すグラフ図である。 第１の実施形態に係る半導体発光素子の特性を示すグラフ図である。 第１の実施形態に係る半導体発光素子の特性を示すグラフ図である。 第１の実施形態に係る半導体発光素子の特性を示すグラフ図である。 図１０（ａ）〜図１０（ｄ）は、第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 第２の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。 第２の実施形態に係る半導体発光素子の製造方法の一部を示すフローチャート図である。 第２の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第２の実施形態に係る半導体発光素子の製造方法の一部を示すフローチャート図である。 第２の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第２の実施形態に係る半導体発光素子の特性を示すグラフ図である。 第２の実施形態に係る半導体発光素子の製造方法の一部を示すフローチャート図である。 第２の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図１９（ａ）〜図１９（ｃ）は、第３の実施形態に係る半導体発光素子を示す模式図である。 図２０（ａ）及び図２０（ｂ）は、第４の実施形態に係る半導体発光素子を示す模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図１に表したように、本実施形態に係る半導体発光素子１１０は、シリコン基板５と、バッファ層８と、下地半導体層１１と、第１半導体層１０と、発光部３０と、第２半導体層２０と、を含む。

シリコン基板５は、主面５ａを有する。バッファ層８は、シリコン基板５の主面５ａの一部５ｐの上に設けられる。バッファ層８の平面形状の例については後述する。

下地半導体層１１は、バッファ層８の上面８ｕから結晶成長される。下地半導体層１１は、主面５ａのうちでバッファ層８が設けられていない非形成領域５ｑを覆う。下地半導体層１１は、非形成領域５ｑと離間している。例えば、下地半導体層１１と非形成領域５ｑとの間に間隙８ｇが設けられる。

非形成領域５ｑにおけるシリコン基板５の主面５ａと、下地半導体層１１と、の間の空間（すなわち間隙８ｇ）は、例えば、減圧状態（真空を含む）である。または、その空間は、空気または不活性ガス（例えば窒素ガスなど）の気体で充填されている。

バッファ層８は、ナノ構造を有する。バッファ層８及び間隙８ｇは、ＴＩＲ（Total Internal Reflection）ミラー８ｒを形成する。

第１半導体層１０は、下地半導体層１１の上に設けられる。第１半導体層１０は、第１導電形である。発光部３０は、第１半導体層１０の上に設けられる。第２半導体層２０は、発光部３０の上に設けられる。第２半導体層２０は、第２導電形である。第２導電形は、第１導電形とは異なる。

例えば、第１導電形はｎ形であり、第２導電形はｐ形である。また、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。

ここで、シリコン基板５の主面５ａに対して垂直な軸をＺ軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な軸をＹ軸とする。

バッファ層８は、例えば、アルミニウムを含む窒化物半導体を含む。例えば、バッファ層８には、例えば、ＡｌＮが用いられる。

下地半導体層１１、第１半導体層１０、発光部３０及び第２半導体層２０は、窒化物半導体を含む。下地半導体層１１には、例えば、ＧａＮが用いられる。下地半導体層１１における不純物濃度は、第１半導体層１０における不純物濃度よりも低い。下地半導体層１１には、例えば、不純物を添加しないＧａＮが用いられる。

発光部３０は、第１半導体層１０の一部１０ｐの上に設けられる。
半導体発光素子１１０は、第１電極７０と、透光電極８１と、第２電極８０と、をさらに含む。第１電極７０は、第１半導体層１０の発光部３０が設けられていない領域１０ｑの上に設けられる。透光電極８１は、第２半導体層２０の上に設けられる。透光電極８１は、発光部３０から放出される光に対して透過性である。第２電極８０は、透光電極８１の上に設けられる。透光電極８１には、例えばＩＴＯ（Indium Tin Oxide）などが用いられる。

第１電極７０と第２電極８０との間に電圧を印加することで、第１半導体層１０及び第２半導体層２０を介して発光部３０に電流が供給され、発光部３０から光が放出される。半導体発光素子１１０は、例えば、ＬＥＤ（Light Emitting Diode）である。

図２は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図２は、発光部３０の構成の例を示している。
図２に表したように、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。

本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。

井戸層３２は、例えば、Ｉｎ_ｘ１Ｇａ_１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層３１は、例えば、ＧａＮを含む。すなわち、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。

発光部３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光部３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光部３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光部３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。

すなわち、発光部３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、１以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。

発光部３０から放出される光（発光光）のピーク波長は、例えば４００ナノメートル（ｎｍ）以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。

第１半導体層１０には、例えば、ｎ型不純物を含むＧａＮ層が用いられる。ｎ型不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。第１半導体層１０は、例えば、ｎ側コンタクト層を含む。

第２半導体層２０には、例えば、ｐ型不純物を含むＧａＮ層が用いられる。ｐ型不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。第２半導体層２０は、例えば、ｐ側コンタクト層を含む。

発光部３０から放出された光は、バッファ層８及び間隙８ｇで形成されるＴＩＲミラー８ｒで効率良く反射する。反射した光は、シリコン基板５から第２半導体層２０に向かう上方に進み、半導体発光素子１１０の外部に出射する。半導体発光素子１１０においては、光は、半導体発光素子１１０の上面から出射する。

半導体発光素子１１０においては、第１半導体層１０、発光部３０及び第２半導体層２０を含む機能部は、シリコン基板５上に形成される。シリコン基板５は、比較的大面積である。このため、半導体発光素子１１０において、生産性が高い。

実施形態においては、シリコン基板５の主面５ａ上に、ナノ構造のバッファ層８を形成し、さらにバッファ層８の上面８ｕから横方向成長（ＥＬＯ：Epitaxial Lateral Overgrowth）により下地半導体層１１を形成する。シリコン基板５の非形成領域５ｑと、下地半導体層１１と、の間に間隙８ｇを形成することで、バッファ層８と間隙８ｇとで、ＴＩＲミラー８ｒが形成される。すなわち、工程数を増やすことなく、光を反射する構造体（ＴＩＲミラー８ｒ）を形成できる。これにより、生産性が高く高効率の半導体発光素子が提供できる。

窒化物半導体を用いた半導体発光素子において、半導体層は、例えば、ＳｉＣ基板、サファイア基板、または、シリコン基板などの上に成長される。半導体発光素子を作製する場合、生産性と共に光学的特性も重要である。

ＳｉＣ基板及びサファイア基板は、高価であり、小面積である。ＳｉＣ基板及びサファイア基板は、３５０ｎｍ以上５００ｎｍ以下の波長に光に対し透過性である。このため、これらの基板を用いる場合には、フェイスアップ構造やフリップチップ構造などの単純な構造を採用しても実用的な光取出し効率が得られる。

一方、シリコン基板は、ＳｉＣ基板及びサファイア基板に比べて、高品質であり、大面積である。しかし、シリコン基板は、可視光波長帯においては強い吸収を示す。このため、シリコン基板を用いて半導体層を結晶成長させた場合には、結晶成長させた半導体層を、別の支持基板への接合し、シリコンの成長用基板を除去する方法が採用される。

この支持基板への半導体層の接合は、加熱などにより行われる。この加熱が、電極等の金属に悪影響を与える場合がある。熱膨張による応力バランスの変化により発光特性が劣化する場合もある。また、成長用基板の除去は、研削とエッチングによる除去、または、レーザーリフトオフによる剥離により行われる。前者は、プロセス効率が低い。後者は、熱衝撃により歩留まりを低下させる原因となる。いずれの方法も、結晶成長時に発生する残留応力の解放により、発光特性を劣化させることがある。従って、基板の貼り換えを必要としない手法が求められている。

結晶成長させるシリコン基板をそのまま用いる場合において、シリコン基板に光が進入すると、光は吸収され、損失となる。例えば、シリコン基板の上に金属のメッシュミラーを形成し、シリコン基板のうちでメッシュミラーで覆われていない部分から、窒化物半導体の選択成長を行なう手法が考えられる。しかしながら、窒化物半導体の成長温度は例えば１０００℃以上と高温である。この温度において化学的に安定な金属は、反射率が低いため、この手法は現実的ではない。

本実施形態においては、結晶成長用のシリコン基板５上にバッファ層８を形成する。このバッファ層８は、例えば、柱状、または、壁状である。これらの形状は、例えば、パターニングなどの手法により形成される。すなわち、ナノ構造のバッファ層８が設けられる。バッファ層８の上に発光素子となる層を選択成長する。これにより、成長用基板と、発光素子となる層と、の間に、バッファ層８と間隙８ｇ（例えば空気層）と、により反射構造体（ＴＲＩミラー８ｒ）が形成される。結晶成長用の基板の上に、発光素子となる部分を形成し、結晶成長用の基板の一部または全てを残して、支持基板とする。これにより、結晶成長用の基板としてシリコン基板５を用い、基板貼り換えが不要にできる。これにより、生産性が高く、かつ実用的な光取出しを得られる。

バッファ層８は、発光波長に対し概ね透明である。バッファ層８の屈折率は、下地半導体層１１の屈折率よりも低い。バッファ層８において、ナノ構造の空隙（間隙８ｇ）が設けられている。

バッファ層８と間隙８ｇとの組み合わせは、ＴＩＲミラー８ｒとなる。ＴＩＲミラー８ｒは、半導体層からシリコン基板５へ進む光に関して、エスケープコーンが狭くなるように設計される。全立体角の平均では、金属ミラーと実質的に同等の反射率が得られる。

なお、バッファ層８内の空隙の上面は、第１電極７０の下面の位置よりも下である。これにより、十分な電流拡散が得られる。

図３（ａ）〜図３（ｈ）は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図３（ａ）、図３（ｃ）、図３（ｅ）及び図３（ｇ）は、それぞれ、図３（ｂ）、図３（ｄ）、図３（ｆ）及び図３（ｈ）のＢ１−Ｂ２線断面を示す。図３（ｂ）、図３（ｄ）、図３（ｆ）及び図３（ｈ）は、図３（ａ）、図３（ｃ）、図３（ｅ）及び図３（ｇ）のＡ１−Ａ２線断面を示す。

図３（ａ）及び図３（ｂ）に示した例では、バッファ層８は、連続的である。すなわち、バッファ層８が設けられる、シリコン基板５の主面５ａの一部５ｐは連続的である。非形成領域５ｑは島状であり、間隙８ｇは島状である。この例では、空隙（間隙８ｇ）は、柱状である。

図３（ｃ）及び図３（ｄ）に示した例では、間隙８ｇは、連続的であり、非形成領域５ｑは、連続的である、バッファ層８は、島状であり、シリコン基板５の主面５ａの一部５ｐは島状である。この例では、空隙（間隙８ｇ）は、壁状である。

図３（ａ）及び図３（ｂ）、並びに、図３（ｃ）及び図３（ｄ）に示した例では、バッファ層８または間隙８ｇの形状及び配置は、不規則である。

図３（ｅ）及び図３（ｆ）に示した例では、バッファ層８（及び、上記の一部５ｐ）は、連続的であり。非形成領域５ｑは島状であり、間隙８ｇは島状である。

図３（ｇ）及び図３（ｈ）に示した例では、間隙８ｇは、連続的であり、非形成領域５ｑは、連続的である、バッファ層８（及び、上記の一部５ｐ）は、島状である。

図３（ａ）及び図３（ｂ）、並びに、図３（ｃ）及び図３（ｄ）に示した例では、バッファ層８または間隙８ｇの形状及び配置は、規則的である。これらの例では、バッファ層８及び間隙８ｇは、格子状に配列している。

上記は、バッファ層８（及び間隙８ｇ）の構成の例であり、この他、指紋状や葉脈状等の形状及び配置を有していても良い。

ナノ構造の空隙（間隙８ｇ）の面内の面積比は、例えば５０％以上９５％以下である。すなわち、間隙８ｇの面積比率は、バッファ層８の面積比率よりも高い。換言すれば、主面５ａに対して平行な平面で切断したバッファ層８の断面積の、主面５ａの面積に対する比率は、５％を超え５０％未満である。

フォトニックバンド効果がない場合、空隙（間隙８ｇ）の面内の面積比率が高いと反射率が高くなる。面積比率が過度に高くなると、熱伝導率が低下し、素子特性が低下する。また、空隙（間隙８ｇ）の面内の面積比率が過度に高いと、機械的強度が低下し易い。

例えば、ＧａＮ系青色ＬＥＤでバッファ層８がＡｌＮの場合、空隙占有率が５０％以上において、５０％以上の光取出し効率が得られる。空隙占有率が９０％以下であれば、同等の厚さのＳｉ_３Ｎ_４と同程度以上の熱伝導率が得られる。また、空隙占有率が９５％以下であれば、結晶のＳｉＯ_２程度以上の熱伝導率が得られる。放熱性を考慮した実用的な空隙占有率の範囲は、５０％以上９５％となる。

空隙（間隙８ｇ）のサイズは、下地半導体層１１の厚さ程度以下である。これよりも大きいと、熱拡散の均一性が損なわれ易くなり、素子特性に悪影響を及ぼすことがある。空隙（間隙８ｇ）のサイズは、周期構造としてフォトニックバンドを形成するサイズ以上であることが好ましい。この効果により、反射率をより高めることができる。この場合、空隙（間隙８ｇ）のサイズは、発光波長の１／２以下１／３以上である。

なお、フォトニックバンドの効果により透過率が上昇する条件も存在するが、この条件は、本実施形態においては性能低下の原因となる。

なお、本願明細書において「波長」は、発光部から放出された光が、言及している部材内部で示す波長を指す。

空隙（間隙８ｇ）の厚さｔｇ（Ｚ軸に沿う長さ、図１参照）は、光のピーク波長の１／３以上であることが好ましい。すなわち、非形成領域５ｑにおけるシリコン基板５の主面５ａと、下地半導体層１１と、の距離は、発光部３０から放出される光のピーク波長の１／３以上であることが好ましい。これ未満の場合、全反射の効果が薄れ、エバネッセント波結合によるシリコン基板５へのトンネリングが顕著となる。

空隙（間隙８ｇ）の厚さｔｇは、適正となるいくつかの値が存在する。これは、空隙内でのＳｉ表面からの反射光と半導体層での反射光の干渉による反射の増強効果によるものである。この適正値は、空隙の配置方法や占有率により異なる。

空隙（間隙８ｇ）の厚さｔｇは、１マイクロメートル（μｍ）以下である。これにより、所定の熱伝導率が得られ、また、高品質な結晶成長が得られる。

間隙８ｇ中は、例えば、真空である。または、間隙８ｇは、空気、または、不活性ガスなどで充填されている。間隙８ｇの少なくとも一部が、低誘電率の液体または固体で満たされていても良い。間隙８ｇに充填される液体または固体の屈折率は、バッファ層８の屈折率よりも低い。その液体または固体の屈折率は、下地半導体層１１の屈折率よりも低い。その液体または固体の屈折率は、例えば、１．５以下である。

図４は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図４に表したように、本実施形態に係る別の半導体発光素子１１１においては、シリコン基板５は、基体５ｒと、基体５ｒの上に設けられた絶縁層５ｉと、絶縁層５ｉの上に設けられたシリコン層５ｓと、を含む。すなわち、シリコン基板５として、ＳＯＩ（Silicon On Insutator)が用いられる。これ以外の構成は、半導体発光素子１１０と同様である。

ＳＯＩ構造のシリコン基板５を用いた場合も、シリコン基板５の主面５ａの上にバッファ層８を形成し、下地半導体層１１をＥＬＯにより形成する。これにより、バッファ層８と間隙８ｇとで、ＴＩＲミラー８ｒが形成される。これにより、生産性が高く高効率の半導体発光素子が提供できる。

図５は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図５に表したように、本実施形態に係る別の半導体発光素子１１２においては、シリコン基板５の主面５ａのうちの非形成領域５ｑは、主面５ａのうちのバッファ層８が設けられる一部５ｐよりも後退している。さらに、下地半導体層１１のうちの非形成領域５ｑに対向する下面１１ａは、下地半導体層１１のうちのバッファ層８に対向する下面１１ｂよりも後退している。下面１１ａは、下面１１ｂよりも上方に位置する。すなわち、バッファ層８に設けられる間隙８ｇ（空隙）は、シリコン基板５の後退部分と、下地半導体層１１の後退部分と、を含む。これ以外の構成は、半導体発光素子１１０と同様である。

半導体発光素子１１２においても、バッファ層８と間隙８ｇとで、ＴＩＲミラー８ｒが形成される。これにより、生産性が高く高効率の半導体発光素子が提供できる。

以下、本実施形態に係る半導体発光素子の特性の例について説明する。
以下では、バッファ層８としてＡｌＮを用い、下地半導体層１１、第１半導体層１０及び第２半導体層２０として、ＧａＮを用いる場合について説明する。

発光部３０から放出される光の波長は、４５０ｎｍとする。この光に関して、ＧａＮ／ＡｌＮ／Ｓｉの界面で反射特性が計算される。ＧａＮの屈折率は２．４７であり、ＡｌＮの屈折率は２．１１である。発光の分布には、双極子発光分布（等方配光）と、ランバート配光分布と、を仮定している。発光部３０で発光した光が、上記の界面に直接入射する場合、等方配光分布となる。半導体層内部で乱反射した光が、上記界面に入射する場合、ランバート配光分布となる。光取出し効率を精度良く計算するために、これら２つの反射特性が求められる。

図６は、第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図６は、ＡｌＮ層の厚さを変えたときの、全立体角の平均反射率を表している。横軸は、ＡｌＮ膜の厚さｔ１（ｎｍ）であり、縦軸は、平均反射率Ｒｆ（％）である。図６には、双極子発光分布（等方配光分布）に関する平均反射率Ｒ_ｄｐと、ランバート配光分布に関する平均反射率Ｒ_ｌｂと、が示されている。

等方配光分布に関する平均反射率Ｒ_ｄｐは、比較的高い。これに対して、ランバート配光分布に関する平均反射率Ｒ_ｌｂは、低い。これは、ランバート配向分布においては、垂直入射成分の比率が高く、全反射の割合が相対的に低くなるためである。平均反射率Ｒ_ｄｐ及び平均反射率Ｒ_ｌｂは、厚さｔ１が２００ｎｍ以下において、急激に低下する。これは、主にエバネッセント波によるトンネリングが起こるためである。

図７は、第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図７は、バッファ層８を空気に置き換えたときの特性を示す。横軸は、空気層の厚さｔ２（ｎｍ）であり、縦軸は、平均反射率Ｒｆ（％）である。図７には、等方配光分布に関する平均反射率Ｒ_ｄｐ及びランバート配光分布に関する平均反射率Ｒ_ｌｂ、に加え、ＦＤＴＤ（Finite Difference Time Domain）法により求めた平均反射率Ｒ_ＦＤＴＤを示している。平均反射率Ｒ_ＦＤＴＤにおいては、柱状ＡｌＮが、フォトニック結晶状に配置されている構成を想定している。

図７から分かるように、空気層の厚さｔ２が２００ｎｍ以上において、等方配光分布に関する平均反射率Ｒ_ｄｐは約９５％であり、ランバート配光分布に関する平均反射率Ｒ_ｌｂは９０％以上である。平均反射率Ｒ_ＦＤＴＤは、平均反射率Ｒ_ｄｐに近い値を示す。このように高い反射率が得られるのは、空気とＧａＮとの屈折率差、及び、空気とＳｉと屈折率差が大きいためである。なお、金属アルミニウムとＧａＮとの界面においては、平均反射率Ｒ_ｄｐは８７％であり、平均反射率Ｒ_ｌｂは８５％である。空気層を設けることで、これらの値を越える反射率が得られる。また、干渉効果により、高い平均反射率Ｒｆが得られる厚さｔ２は離散的である。厚さｔ２が、１３０ｎｍ以上２００ｎｍ以下、または、３５０ｎｍ以上４３０ｎｍ以下の領域で、高い平均反射率Ｒｆが得られる。

図８は、第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図８は、ＡｌＮ層と空気層との面積の割合を変化させたときの特性を例示している。この例では、ＡｌＮの特性と空気の特性とを線形に平均化している。図８の横軸は、ＡｌＮ層の全体に占める面積比率Ｒ_ＡｌＮ（％）である。面積比率Ｒ_ＡｌＮが１００％のときは、全面がＡｌＮ層であるときに対応し、面積比率Ｒ_ＡｌＮが０％のときは、全面が空気であるときに対応する。縦軸は、平均反射率Ｒｆである。この例では、ＡｌＮ層の厚さは、２００ｎｍである。

図８から分かるように、平均反射率Ｒ_ＦＤＴＤは、平均反射率Ｒ_ｄｐの線形平均の値と、非常に良く一致する。これは、フォトニックバンド効果が得られていないことを意味している。そして、この場合には、ＡｌＮ層の面積比率Ｒ_ＡｌＮ（％）（または空隙占有率）により、反射率が定まることを意味している。

以上の結果を基に、半導体発光素子における光取り出し効率Ｅｆｆ（限界効率）を求めることができる。光取り出し効率Ｅｆｆは、近似的に以下となる。

Ｅｆｆ＝{（１＋Ｒ_ｄｐ）／２}・（１−Ｒ_ｅｘｔ）／（１−ｒ・Ｒ_ｌｂ・Ｒ_ｅｘｔ）

ここで、Ｒ_ｄｐは、等方配向分布におけるＴＩＲミラー８ｒの反射率であり、Ｒ_ｌｂは、ランバート配向分布におけるＴＩＲミラー８ｒの反射率であり、Ｒ_ｅｘｔは、光取り出し面の反射率であり、ｒは、内部減衰である。

図９は、第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図９の横軸は、ＡｌＮ層の全体に占める面積比率Ｒ_ＡｌＮ（％）であり、縦軸は、光取り出し効率Ｅｆｆである。
図９に表したように、ＡｌＮ層の全体に占める面積比率Ｒ_ＡｌＮ（％）が５０％以下（空隙占有率５０％未満）において、５０％以上の光取り出し効率Ｅｆｆが得られる。このように、半導体発光素子１１０において、主面５ａに対して平行な平面で切断したバッファ層８の断面積の、主面５ａの面積に対する比率は、５０％未満である。これにより、光取り出し効率Ｅｆｆが５０％よりも高くなる。なお、バッファ層８の断面積の、主面５ａの面積に対する比率が５％未満の場合は、既に説明したように、熱伝導率や機械的強度が低下する。空隙占有率を上げることにより、原理的には８０％の光取出し効率Ｅｆｆが得られる。

図１０（ａ）〜図１０（ｄ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１０（ａ）及び図１０（ｂ）に表したように、本実施形態に係る半導体発光素子１１３及び１１４においては、バッファ層８は、複数の第１層８ａと、第２層８ｂと、を含む。第２層８ｂは、複数の第１層８ａの間に設けられる。第２層８ｂの屈折率は、第１層８ａの屈折率とは異なる。第１層８ａは、例えば、ＡｌＮ層である。第２層８ｂは、例えば、ＡｌＧａＮ層またはＧａＮ層である。第２層８ｂにおけるＡｌの組成比は、第１層８ａにおけるＡｌの組成比よりも低い。これ以外の構成は、例えば半導体発光素子１１０と同様である。

半導体発光素子１１３においては、第１層８ａの厚さは、例えば１０ｎｍ以上５０ｎｍ以下であり、第２層８ｂの厚さは、２００ｎｍ以上３００ｎｍ以下である。半導体発光素子１１４においては、第１層８ａの厚さは、例えば３０ｎｍ以上８０ｎｍ以下であり、第２層８ｂの厚さは、３０ｎｍ以上８０ｎｍ以下である。

第１層８ａ及び第２層８ｂにより、例えば、ＤＢＲ反射構造が形成される。これにより、さらに高い反射率が得られる。

図１０（ｃ）に表したように、半導体発光素子１１５においては、非形成領域５ｑにおけるシリコン基板５の主面５ａと、下地半導体層１１と、の間の空間の少なくとも一部に、低屈折率層５ｌが設けられている。低屈折率層５ｌは、液体または固体である。このように、間隙８ｇ（空隙）の少なくとも一部に、液体または固体が充填されても良い。

低屈折率層５ｌには、例えば、ＳｉＯ_２が用いられる。低屈折率層５ｌは、シリコン基板５の主面５ａ上に接して設けられる。低屈折率層５ｌは、例えば、非形成領域５ｑにおけるシリコン基板５の表面を酸化させることで形成することができる。低屈折率層５ｌを設けることで、反射率をより向上させることができる。

図１０（ｄ）に表したように、半導体発光素子１１６においては、バッファ層８として、複数の第１層８ａ及び第２層８ｂが設けられ、さらに、低屈折率層５ｌが設けられている。これにより、反射率をさらに向上させることができる。

（第２の実施形態）
第２の実施形態は、半導体発光素子の製造方法に係る。
図１１は、第２の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
本製造方法では、シリコン基板５の主面５ａの一部の上にバッファ層８を形成する（ステップＳ１１０）。バッファ層８の上面から横方向成長させて、主面５ａのうちでバッファ層８が設けられていない非形成領域５ｑを覆い、非形成領域５ｑと離間した下地半導体層１１を結晶成長させる（ステップＳ１２０）。そして、下地半導体層１１の上に第１導電形の第１半導体層１０を結晶成長させ、第１半導体層１０の上に発光部３０を結晶成長させ、発光部３０の上に第２導電形の第２半導体層２０を結晶成長させる（ステップＳ１３０）。さらに、半導体層（第１半導体層１０、発光部３０及び第２半導体層２０）を所定の形状に加工し、電極（第１電極７０、第２電極８０及び透光電極８１など）を形成す（ステップＳ１４０）。

この製造方法のうちで、ステップＳ１１０は、発光素子用窒化ガリウム結晶成長基板の製造工程に対応する。発光素子用窒化ガリウム結晶成長基板は、シリコン基板５と、シリコン基板５の上に形成した高反射空隙層と、を有する。ステップＳ１２０〜ステップＳ１４０は、フェイスアップ型ＬＥＤ素子部の製造工程に対応する。ステップＳ１２０は、ＥＬＯ成長による半導体層の形成に対応し、ステップＳ１３０は、半導体機能層の形成に対応し、ステップＳ１４０は、デバイス形成に対応する。

図１２は、第２の実施形態に係る半導体発光素子の製造方法の一部を例示するフローチャート図である。
図１３は、第２の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図１２は、ステップＳ１１０の１つの例を示している。図１２に表したように、例えばシリコン基板５の上に、バッファ層８となるバッファ膜を形成する（ステップＳ１１１）、バッファ膜の上に、所定のパターンが転写されたパターン層を形成し（ステップＳ１１２）、パターン層をマスクとして、バッファ膜の一部を除去する（ステップＳ１１３）。これにより、バッファ層８が形成される。

例えば、シリコン基板５の主面５ａの上に、バッファ膜となる、ＡｌＮ膜及びｉＧａＮ膜を含む半導体層の結晶成長を行う。この結晶成長層の厚さは、例えば１００ｎｍ以上であり、より好ましくは、２００ｎｍ以上である。

そして、結晶成長された半導体層の上にマスク膜を形成し、マスク膜を所定の形状に加工してマスク層を形成する。この後、マスク層をマスクにして、半導体層を部分的に除去する。これにより、ＴＩＲミラー８ｒが形成される。マスク膜の加工には、例えば、ナノプリント、干渉露光、電子ビーム露光、または、イオンビーム露光などが用いられる。これにより、ナノメートルオーダーの周期構造が得られる。ＴＩＲミラー８ｒにおいて、フォトニックバンド効果により、反射率を上昇させることができる。除去部分の深さは、波長の１／３以上であり、例えば、２００ｎｍ以上である。除去により、半導体層を貫通する孔が形成され、シリコン基板５が露出していることが好ましい。さらに、孔は、シリコン基板５の内部に到達しても良い。これにより、空隙の厚さが大きくできる。

その後、図１３に表したように、バッファ層８が形成された基板を用いて、半導体結晶（下地半導体層１１）の成長を行なう。結晶成長の初段階においてはＥＬＯによる結晶成長モードを用いる。これにより、下地半導体層１１は、主面５ａのうちでバッファ層８が設けられていない非形成領域５ｑを覆い、非形成領域５ｑと離間した状態となる。空隙（間隙８ｇ）が形成され、ＴＩＲミラー８ｒが形成される。その後、さらに、半導体機能層を形成し、デバイス加工を行う。

図１４は、第２の実施形態に係る半導体発光素子の製造方法の一部を例示するフローチャート図である。
図１５は、第２の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図１４及び図１５に表したように、ステップＳ１１３によりバッファ層８を形成した後、バッファ層８に覆われていないシリコン基板５の表面を酸化する（ステップＳ１１４）。この酸化には、熱酸化が用いられる。これにより、シリコン基板５の主面５ａの非形成領域５ｑにおいて、空気とは別のＳｉＯ_２膜５ｏが形成される。このＳｉＯ_２膜５ｏは、低誘電体層である。

ＳｉＯ_２膜５ｏを形成することで、バッファ層８とシリコン基板５とが接する面積の減少により反射率が向上する。さらに、例えば、空気／ＳｉＯ_２膜５ｏ／Ｓｉの三層構造のＴＩＲにより反射率が向上する。

図１６は、第２の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図１６は、ＳｉＯ_２膜５ｏの厚さと反射率との関係を示す。横軸は、ＳｉＯ_２膜５ｏの厚さｔ３（ｎｍ）である。縦軸は、ＳｉＯ_２膜５ｏの厚さｔ３が０であるときを１とした、規格化反射率Ｒｒである。この図には、平均反射率Ｒ_ｄｐ及び平均反射率Ｒ_ｌｂに加え、垂直入射に関する反射率Ｒ_ｎｉが示されている。この例は、波長が４５０ｎｍの光に対する特性を示している。

図１６から分かるように、ＳｉＯ_２膜５ｏの厚さｔ３が３０ｎｍ以下のとき、または、１５０ｎｍ以上１８０ｎｍ以下のときに、平均反射率Ｒ_ｄｐ、平均反射率Ｒ_ｌｂ及び反射率Ｒ_ｎｉが高くなる。このことから、発光波長が４５０ｎｍの発光素子の場合、ＳｉＯ_２膜５ｏの厚さは、３０ｎｍ以下、または、１５０ｎｍ以上１８０ｎｍ以下であることが好ましい。

図１７は、第２の実施形態に係る半導体発光素子の製造方法の一部を例示するフローチャート図である。
図１８は、第２の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図１７及び図１８に表したように、シリコン基板５の主面５ａの上にマスク膜５ｆを形成する（ステップＳ１１５）。マスク膜５ｆには、例えば、誘電体層が用いられる。マスク膜５ｆには、例えば、Ｓｉ酸化膜、Ｓｉ窒化膜、または、Ｓｉ炭化膜等を用いることができる。これらの膜は、例えば、スパッタ、蒸着、または、ＣＶＤ等により形成できる。または、シリコン基板５の表面を反応させてマスク膜５ｆを形成しても良い。マスク膜５ｆは、光透過性であり、低屈折率である。マスク膜５ｆには、１２００℃程度の高温に耐えられる材料が用いられる。

例えば、４５０ｎｍの発光素子の場合、マスク膜５ｆの厚さは、３０ｎｍ以下、または、１５０ｎｍ以上１８０ｎｍ以下であることが好ましい。これにより高い反射率が得られる。

マスク膜５ｆの上に、所定のパターンが転写されたパターン層を形成し（ステップＳ１１６）、パターン層をマスクとして、マスク膜の一部を除去する（ステップＳ１１７）。これにより、パターンが転写されたマスク膜５ｆが形成できる。この後、加工体の表面にバッファ層８（例えばＡｌＮ膜）を形成する（ステップＳ１１８）。バッファ層８となるＡｌＮ膜は、マスク膜５ｆの残留部分を除く部分の上（すなわち、シリコン基板５の上）に形成される。

この後、半導体結晶（下地半導体層１１）の成長を行なう。結晶成長の初段階においてＥＬＯの結晶成長モードを用いことで、下地半導体層１１とシリコン基板５との間（下地半導体層１１とマスク膜５ｆとの間）に、空隙（間隙８ｇ）が形成される。これにより、ＴＩＲミラー８ｒが形成される。その後、さらに、半導体機能層を形成し、デバイス加工を行う。

（第３の実施形態）
図１９（ａ）〜図１９（ｃ）は、第３の実施形態に係る半導体発光素子の構成を例示する模式図である。
図１９（ａ）は、模式的断面図であり、図１９（ｂ）は、一部を拡大して示した模式的斜視図であり、図１９（ｃ）は、図１９（ｂ）のＡ１−Ａ２線断面図である。

図１９（ａ）〜図１９（ｃ）に表したように、本実施形態に係る半導体発光素子１３１においては、透光電極８１の上面に、凹凸８２が設けられている。これ以外は、第１〜第３の実施形態に係る任意の半導体発光素子と同様とすることができる。

第１〜第４の実施形態に係る半導体発光素子においては、上面（シリコン基板５とは反対側の面）から光を取り出す。このため、サファイア基板系発光素子とは異なる構成が採用される。すなわち、より多くの光を上面から出射させるための構成が採用される。透光電極８１の凹凸８２は、例えば、テクスチャパターンを有する。これにより光取り出し効率が向上する。

凹凸８２の高低差は、発光部３０から放出される光のピーク波長の１／２以上が好ましい。また、ピーク波長以上であることがより好ましい。第２半導体層２０が薄い場合、または、透光電極８１の光吸収が比較的大きい場合は、電流拡散や光吸収を考慮し、凹凸８２の高低差は、ピーク波長の１／２以上でピーク波長以下とする。

また、図１９（ｃ）に表したように、透光電極８１の上に、低屈折率の封止層８３を設けても良い。

また、第１電極７０と第２電極８０との間における第１半導体層１０と第２半導体層との段差部、及び、チップ側面の少なくともいずれかに、傾斜部、または、凹凸を形成しても良い。

（第４の実施形態）
図２０（ａ）及び図２０（ｂ）は、第４の実施形態に係る半導体発光素子の構成を例示する模式図である。
図２０（ａ）及び図２０（ｂ）に表したように、本実施形態に係る半導体発光素子１４１は、シリコン基板５上に形成された電子回路を含む。この例では、電子回路として、第１電子回路６５、第２電子回路６６及びシリコンフォトセンサ６７などが設けられる。電子回路の少なくとも一部は、第１半導体層１０及び第２半導体層２０の少なくともいずれかに電気的に接続される。

この例では、第１電子回路６５は、第１電極７０に電気的に接続される。第２電子回路６６は、第２電極８０に電気的に接続される。第１電子回路６５と第１電極７０とを繋ぐ配線７０ｅと、シリコン基板５との間には絶縁層６１が設けられている。第２電子回路６６と第２電極８０とを繋ぐ配線８０ｅと、シリコン基板５との間には絶縁層６１が設けられている。

電子回路は、発光部３０に流れる電流を制御する機能を有することができる。また、電子回路は、他の機能を有しても良い。

半導体発光素子１４１においては、電子回路として、シリコンフォトセンサ６７が設けられている。シリコンフォトセンサ６７による光の検出結果に基づいて、発光部３０に流れる電流を制御しても良い。また、ＧＮＤ端子６９と、Ｖｃｃ端子６８が設けられ、これらの端子は電源に接続される。

半導体発光素子１４１においては、ＬＥＤのドライバ回路が集積されることで、より小型で信頼性の高い半導体発光素子を提供することができる。また、フォトセンサを内蔵することで、光量をフィードバックし、より便利である。また、動作温度などのを監視することで、より効率の高い動作を実現できる。また、照明機能に加えて、データ通信の機能を有する半導体発光素子が提供できる。このように、ＬＥＤの駆動回路や、その他の機能回路を、ＬＥＤを作製する基板上に集積することができる。

実施形態によれば、基板貼り換え工程を不要とする、生産性が高く実用的な光取出し効率をもつ発光素子が実現できる。実施形態によれば、Ｓｉ基板を結晶成長用基板に用いた発光素子において、基板接合・除去工程を経ることなく、実用的な光取出しを得る素子が実現できる。実施形態によれば、窒化物半導体発光素子をＳｉ基板上に直接製作可能である。プロセスの観点からは、製造の低コスト化、高歩留まり、高生産性が期待できる。資源の観点からは、基板接合に用いられる金合金等の高価な材料の消費量を削減できる。素子特性の観点からは、Thin Film型発光素子と同程度以上に、熱抵抗率の高い素子を実現することができる。さらに、Ｓｉ基板上で、モノリシック集積化が容易である。

実施形態に係る半導体発光素子及びその製造方法において、半導体層の成長方法には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法、及び、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy）法などを用いることができる。

実施形態によれば、生産性が高く高効率の半導体発光素子及びその製造方法が提供できる。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれるシリコン基板、下地半導体層、第１半導体層、第２半導体層、発光部、透光電極及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

５…シリコン基板、 ５ａ…主面、 ５ｆ…マスク膜、 ５ｉ…絶縁層、 ５ｌ…低屈折率層、 ５ｏ…ＳｉＯ_２膜、 ５ｐ…一部、 ５ｑ…非形成領域、 ５ｓ…シリコン層、 ８…バッファ層、 ８ａ…第１層、 ８ｂ…第２層、 ８ｇ…間隙、 ８ｒ…ＴＩＲミラー、 ８ｕ…上面、 １０…第１半導体層、 １０ｐ…一部、 １０ｑ…領域、 １１…下地半導体層、 １１ａ、１１ｂ…下面、 ２０…第２半導体層、 ３０…発光部、 ３１…障壁層、 ３２…井戸層、 ４０…基板、 ６１…絶縁層、 ６５…第１電子回路、 ６６…第２電子回路、 ６７…シリコンフォトセンサ、 ６８…Ｖｃｃ端子、 ６９…ＧＮＤ端子、 ７０…第１電極、 ７０ｅ…配線、 ８０…第２電極、 ８０ｅ…配線、 ８１…透光電極、 ８２…凹凸、 ８３…封止層、 １１０〜１１６、１３１、１４１…半導体発光素子、 ＢＬ…障壁層、 Ｅｆｆ…効率、 Ｒ_ＡｌＮ…面積比率、 Ｒ_ＦＤＴＤ、Ｒ_ｄｐ、Ｒ_ｌｂ…平均反射率、 Ｒ_ｎｉ…反射率、 Ｒｒ…規格化反射率、 ＷＬ…井戸層、 ｔ１〜ｔ３…厚さ

Claims (12)

1. 主面の一部の上に設けられたＳｉＯ _２ 層を含むシリコン基板と、
   前記主面のうちの前記ＳｉＯ _２ 層が設けられていない領域の上に設けられたバッファ層と、
   前記バッファ層の上面から結晶成長され、前記ＳｉＯ _２ 層を覆い前記ＳｉＯ _２ 層と離間した下地半導体層と、
   前記下地半導体層の上に設けられた第１導電形の第１半導体層と、
   前記第１半導体層の上に設けられた発光部と、
   前記発光部の上に設けられた第２導電形の第２半導体層と、
   を備えた半導体発光素子。
2. 前記主面に対して平行な平面で切断した前記バッファ層の断面積の、前記主面の面積に対する比率は、５パーセントを超え５０パーセント未満である請求項１記載の半導体発光素子。
3. 前記ＳｉＯ _２ 層が設けられた領域の前記主面と、前記下地半導体層と、の距離は、前記発光部から放出される光のピーク波長の１／３以上である請求項１記載の半導体発光素子。
4. 前記ＳｉＯ _２ 層が設けられた領域の前記主面と、前記下地半導体層と、の間の空間のサイズは、前記発光部から放出される光のピーク波長の１／２以下１／３以上である請求項１記載の半導体発光素子。
5. 前記ＳｉＯ _２ 層が設けられた領域上における前記下地半導体層との間の空間は、減圧状態、または、気体が充填されている請求項１〜３のいずれか１つに記載の半導体発光素子。
6. 前記ＳｉＯ _２ 層の屈折率は、前記バッファ層の屈折率よりも低い請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 前記バッファ層は、アルミニウムを含む窒化物半導体を含み、
   前記下地半導体層、前記第１半導体層、前記発光部及び前記第２半導体層は、窒化物半導体を含む請求項１〜６のいずれか１つに記載の半導体発光素子。
8. 前記シリコン基板の前記主面のうちの前記ＳｉＯ _２ 層が設けられた領域は、前記主面のうちの前記バッファ層が設けられる前記一部よりも後退している請求項１〜７のいずれか１つに記載の半導体発光素子。
9. 前記バッファ層は、複数の第１層と、前記複数の第１層の間に設けられ前記第１層の屈折率とは異なる第２層と、を含む請求項１〜８のいずれか１つに記載の半導体発光素子。
10. 前記発光部は、前記第１半導体層の一部の上に設けられ、
    前記第１半導体層の前記発光部が設けられていない領域の上に設けられた第１電極と、
    前記第２半導体層の上に設けられ前記発光部から放出される光に対して透過性の透光電極と、
    前記透光電極の上に設けられた第２電極と、
    をさらに備えた請求項１〜９のいずれか１つに記載の半導体発光素子。
11. 前記バッファ層の側面は、前記ＳｉＯ _２ 層領域上と前記下地半導体層との間の空間に露出している請求項１〜１０のいずれか１つに記載の半導体発光素子。
12. 主面の一部の上に設けられたＳｉＯ _２ 層を含むシリコン基板の前記主面のうちの前記ＳｉＯ _２ 層が設けられていない領域の上にバッファ層を形成し、
    前記バッファ層の上面から横方向成長させて、前記ＳｉＯ _２ 層を覆い前記ＳｉＯ _２ 層と離間した下地半導体層を結晶成長させ、
    前記下地半導体層の上に第１導電形の第１半導体層を結晶成長させ、
    前記第１半導体層の上に発光部を結晶成長させ、
    前記発光部の上に第２導電形の第２半導体層を結晶成長させる半導体発光素子の製造方法。

Images