KR102015907B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR102015907B1
KR102015907B1 KR1020130008310A KR20130008310A KR102015907B1 KR 102015907 B1 KR102015907 B1 KR 102015907B1 KR 1020130008310 A KR1020130008310 A KR 1020130008310A KR 20130008310 A KR20130008310 A KR 20130008310A KR 102015907 B1 KR102015907 B1 KR 102015907B1
Authority
KR
South Korea
Prior art keywords
layer
light
light emitting
layers
emitting device
Prior art date
Application number
KR1020130008310A
Other languages
English (en)
Other versions
KR20140095390A (ko
Inventor
황경욱
김정섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130008310A priority Critical patent/KR102015907B1/ko
Priority to US14/158,729 priority patent/US9172008B2/en
Publication of KR20140095390A publication Critical patent/KR20140095390A/ko
Application granted granted Critical
Publication of KR102015907B1 publication Critical patent/KR102015907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 투광성 기판과, 상기 투광성 기판 상에 형성되며 서로 다른 굴절률을 갖는 제1층과 제2층이 적어도 1회 교대하여 배치된 투광성 버퍼층 및 상기 버퍼층 상에 순차적으로 형성된 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물을 포함하는 반도체 발광소자를 제공한다. 본 발명의 실시형태에 따르면 반도체층의 격자결함이 완화됨과 동시에 광효율이 개선된 반도체 발광소자를 얻을 수 있다.

Description

반도체 발광소자 {SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자는 전자와 정공의 재결합에 의하여 다양한 색상의 광을 발생시킬 수 있는 것으로, 긴 수명과 낮은 전원 등 여러 장점을 가지며 수요가 지속적으로 증가하고 있다. 그러나 이러한 반도체 발광소자는 반도체층 성장 시 기판과의 격자상수 및 열팽창계수의 차이로 인해 스트레인(strain)이 발생되고, 그로 인해 격자결함이 발생하는 있을 수 있다.
또한, 반도체층과 외부물질 간의 굴절률 차이에 의하여 발생된 빛의 상당부분이 내부로 전반사 되어 광추출 효율이 낮아지는 문제가 있다. 이에, 당 기술분야에서는 반도체 발광소자의 격자결함 및 광효율을 개선하는 방안의 필요성이 증대되고 있다.
본 발명의 목적 중 하나는, 반도체층 성장시 격자결함을 완화시킴과 동시에 광효율이 개선될 수 있는 반도체 발광소자를 제공함에 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 측면은, 투광성 기판과, 상기 투광성 기판 상에 형성되며 서로 다른 굴절률을 갖는 제1층과 제2층이 적어도 1회 교대하여 배치된 투광성 버퍼층 및 상기 버퍼층 상에 순차적으로 형성된 제1 도전형 반도체층과, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물을 포함하는 반도체 발광소자를 제공한다.
상기 제1 도전형 반도체층은 상기 버퍼층의 제1층과 인접하여 배치되고, 상기 투광성 기판은 상기 버퍼층의 제2층과 인접하여 배치될 수 있다.
이와 달리, 상기 제1 도전형 반도체층 및 상기 투광성 기판은 각각 상기 버퍼층의 제1층과 인접하여 배치될 수 있다.
상기 제1층은 상기 제1 도전형 반도체층의 굴절률보다 작되 상기 투광성 기판의 굴절률보다 큰 굴절률을 가질 수 있다.
상기 제1층 및 제2층의 굴절률은 1.4 내지 2.5일 수 있다.
상기 제1층 및 제2층의 두께는 서로 다를 수 있다.
상기 제1층 및 제2층은 복수개의 층이며, 상기 복수의 제1층 및 복수의 제2층은 서로 다른 두께를 포함할 수 있다.
상기 버퍼층은 제1층 및 제2층의 굴절률과 다른 굴절률을 갖는 제3층을 더 포함할 수 있다.
상기 제1층 및 제2층은 서로 다른 공극밀도를 가질 수 있다.
이 경우, 상기 제1층 및 제2층은 다공성 GaN층을 포함할 수 있다.
또한, 상기 제1층 및 제2층은 서로 다른 도핑농도를 갖는 n형 GaN층을 포함할 수 있다.
한편, 상기 투광성 기판 상에 형성되며, 상기 발광구조물에서 출사되는 광으로부터 여기되어 파장변환된 광을 방출하는 파장변환부를 더 포함할 수 있다.
이 경우, 상기 버퍼층은 상기 발광구조물로부터 출사되는 광을 투과시키되, 상기 파장변환부로부터 방출된 광을 반사시킬 수 있다.
여기서, 상기 버퍼층은 청색광을 투과시키되, 적색광, 녹색광 및 황색광 중 적어도 하나는 반사시킬 수 있다.
본 발명의 다른 측면은, 서로 다른 굴절률을 갖는 복수의 층이 적층된 투광성 버퍼층 및 상기 버퍼층 상에 형성되며 n형 반도체층과 p형 반도체층 및 그 사이에 배치된 활성층을 구비하는 발광구조물을 포함하는 반도체 발광소자를 제공한다.
본 발명의 또 다른 측면은, 투광성 기판 상에 서로 다른 굴절률을 갖는 제1층과 제2층이 적어도 1회 교대하여 배치된 투광성 버퍼층을 형성하는 단계 및 상기 버퍼층 상에 제1 도전형 반도체층과 제2 도전형 반도체층 및 그 사이에 배치된 활성층을 구비하는 발광구조물을 형성하는 단계를 포함하는 발광소자 제조방법을 제공한다.
상기 제1층과 제2층은 서로 다른 공극밀도를 가질 수 있다.
이 경우, 상기 투광성 버퍼층을 형성하는 단계는, 상기 투광성 기판 상에 n형 GaN층을 형성하는 단계 및 상기 n형 GaN층에 전기화학적 식각을 수행하는 단계를 포함할 수 있다.
여기서, 상기 투광성 기판 상에 n형 GaN층을 형성하는 단계는, 상기 투광성 기판 상에 서로 다른 도핑농도를 갖는 n형 GaN 층을 적어도 1회 교대하여 형성하는 단계를 포함할 수 있다.
또한, 상기 발광구조물을 형성하는 단계 이후 상기 투광성 기판을 제거하는 단계를 더 포함할 수 있다.
상기 제1층 및 제2층의 굴절률은 1.4 내지 2.5일 수 있다.
상기 제1층 및 제2층의 두께는 서로 다를 수 있다.
상기 제1층 및 제2층은 복수개의 층이며, 상기 복수의 제1층 및 복수의 제2층은 서로 다른 두께를 포함할 수 있다.
또한, 상기 투광성 기판 상에 상기 발광구조물에서 출사되는 광으로부터 여기되어 파장변환된 광을 방출하는 파장변환부를 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 버퍼층은 상기 발광구조물로부터 출사되는 광을 투과시키되, 상기 파장변환부로부터 방출된 광을 반사시킬 수 있다.
이 경우, 상기 버퍼층은 청색광을 투과시키되 적색광, 녹색광 및 황색광 중 적어도 하나를 반사시킬 수 있다.
덧붙여, 상기한 과제의 해결 수단은 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따르면, 반도체층의 격자결함이 완화되되 광추출효율이 개선된 반도체 발광소자를 얻을 수 있다.
다만, 본 발명의 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 다른 기술적 효과는 아래의 기재로부터 당업자에게 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자와 그에 채용되는 버퍼층을 나타낸 단면도이다.
도 2 내지 도 4는 본 발명의 버퍼층에 채용될 수 있는 구체적인 실시형태를 예시적으로 도시한 단면도이다.
도 5는 굴절률이 다른 영역을 진행하는 광의 특성을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시형태에 따른 반도체 발광소자의 단면도와 상기 발광소자의 버퍼층이 갖는 파장에 대한 반사율을 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른 버퍼층이 갖는 파장에 대한 반사율을 나타낸 그래프이다.
도 8은 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시형태에 따른 전기화학적 식각에서 인가되는 전압파형을 나타낸 그래프이다.
도 10은 본 발명의 또 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 도면이다.
도 11 내지 도 13은 본 발명의 또 다른 실시형태에 따른 반도체 발광소자를 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자와 그에 채용되는 버퍼층을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 발광소자는 투광성 기판(110)과 상기 투광성 기판(110) 상에 형성된 투광성 버퍼층(120) 및 발광구조물(130)을 포함한다. 상기 발광구조물(130)은 상기 버퍼층(120)과 인접한 면의 반대면 상에 형성된 반사층(140)을 더 포함할 수 있다.
상기 투광성 기판(110)은 사파이어로 이루어진 기판을 사용할 수 있다. 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 상기 C(0001)면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 이에 제한하는 것은 아니므로 상기 투광성 기판(110)은 예를 들면 대구경화에 적합하고 상대적으로 가격이 낮은 Si 기판을 사용할 수 있으며, 이와 달리 MgAl2O4, MgO, LiAlO2, LiGaO2 등과 같은 물질로 이루어진 기판을 사용할 수도 있다. 또한, 상기 투광성 기판(110)의 상면은 발광소자의 광방출면으로 제공될 수 있으며, 발광구조물(130)에서 생성된 광이 용이하게 출사될 수 있도록 투광성을 갖는다.
상기 발광구조물(130)은 제1 도전형 반도체층(131)과 제2 도전형 반도체층(132) 및 그 사이에 배치된 활성층(133)을 포함한다. 이에 제한되는 것은 아니지만, 본 실시형태의 경우 제1 및 제2 도전형 반도체층(131, 132)은 각각 n형 반도체층 및 p형 반도체층이 될 수 있다. 예를 들어, 상기 제1 및 제2 도전형 반도체층(131, 132)은 질화물 반도체일 수 있다. 이 경우 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1임)을 갖는 GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(133)은 제1 또는 제2 도전형 반도체층(132)으로부터 제공되는 전자와 제2 또는 제1 도전형 반도체층(131)으로부터 제공되는 정공의 재결합에 의해 소정 파장을 갖는 광을 방출한다. 상기 활성층(133)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중양자우물구조(MQW), 예를 들면 InGaN/GaN 구조가 사용될 수 있다.
이와 같은 제1 및 제2 도전형 반도체층(131, 132)과 활성층(133)은 당 기술분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 결정 성장 공정을 이용하여 형성될 수 있을 것이다.
한편, 상기 투광성 기판(110)과 상기 발광구조물(130) 사이에는 격자상수와 열팽창률의 차이가 존재할 수 있다. 예를 들어, 투광성 기판(110)으로 채용된 사파이어 상에 발광구조물(130)로서 질화물 반도체를 형성하는 경우, 양 물질간의 격자상수 및 열팽창계수 차이로 인해 상기 발광구조물(130), 특히 본 실시형태에 따르면 제1 도전형 반도체층(131)의 결정격자 품질이 저하될 수 있다.
이에, 본 발명의 일 실시형태에 따른 발광소자는 상기 투광성 기판(110) 상에 형성된 버퍼층(120)을 포함한다. 상기 버퍼층(120)의 일면은 투광성 기판(110)과 인접하여 배치되며, 상기 일면과 대향하는 면은 발광구조물(130)에 인접하도록 배치될 수 있다. 상기 버퍼층(120)은 발광구조물(130)과 격자상수 차이가 적은 물질을 포함할 수 있으며, 예를 들어, 상기 발광구조물(130)로서 질화물 반도체를 채용하는 경우 상기 버퍼층(120)도 동일한 물질, 예컨대 질화물 반도체로 채용될 수 있다. 이처럼, 상기 버퍼층(120)은 발광구조물(130)의 성장면으로 제공되어 발광구조물(130) 형성시 전위 결함이 상부로 전파되는 것을 방지할 수 있다. 따라서, 고품질의 반도체 발광소자를 얻을 수 있으며, 이로 인해 내부 양자 효율이 증가되는 효과를 얻을 수 있다.
아울러, 본 실시형태의 경우 상기 버퍼층(120)은 발광구조물(130)에서 출사되는 광이 외부물질(기판 또는 공기, 등)로 방출되도록 투광성을 갖는 물질을 포함할 수 있으며, 예컨대 ZrN, CrN, ZrC, ZnO, TiC, TaC, Ga2O3, Cr2O3, AlN, GaN 및 이들의 조합으로 구성된 그룹으로부터 선택된 물질을 포함할 수 있다. 보다 구체적으로, GaN물질을 채용한 경우 상기 버퍼층(120)은 다공성 GaN(porous GaN)을 포함할 수 있다.
상기 버퍼층(120)은 서로 다른 굴절률을 갖는 복수의 층을 포함할 수 있다. 예를 들어, 서로 다른 굴절률을 갖는 제1층(121)과 제2층(122)이 적어도 1회 교대하여 배치될 수 있다. 여기서, 상기 제1층(121) 및 제2층(122)의 두께(d1, d2)는 서로 다를 수 있으며, 복수의 제1층(121)과 복수의 제2층(122)이 구비되는 경우, 복수의 제1층(121) 및 복수의 제2층(122) 각각에서도 서로간의 두께는 다르게 형성될 수 있다. 예를 들어, 복수의 제1층(121)이 사용될 때에, 적어도 하나의 제1층(121)이 다른 제1층(121)과 다른 두께(d1, d1')를 갖도록 구현될 수 있다.
한편, "적어도 1회 교대하여 배치된다"는 표현은 각각 2개 이상의 제1층(121)과 제2층(122)이 교대하여 배치된 형태뿐만 아니라, 각각 1개의 제1층(121) 및 제2층(122)이 1회 교대하여 배치된 형태를 포함하는 의미로 사용된다. 예를 들어, "제1층(121)-제2층(122)"이 한 쌍 적층된 형태 또는 "제2층(122)-제1층(121)"이 한 쌍 적층된 형태도 포함한다.
상기 제1층(121) 및 제2층(122)의 굴절률은 1.4 내지 2.5 범위에서 결정될 수 있으며, 상기 제1 도전형 반도체층(131)의 굴절률 및 투광성 기판(110)의 굴절률보다 작은 값일 수 있으나, 상기 제1 도전형 반도체층(131)의 굴절률보다는 작되 투광성 기판(110)의 굴절률보다는 큰 값을 가질 수도 있다.
이와 같은 굴절률 차이는 상기 버퍼층(120)을 구성하는 제1층(121) 및 제2층(122)을 서로 다른 굴절률을 갖는 이종의 투광성 물질로 선택하여 구현할 수 있다. 이러한 물질로는 질화물, 탄화물 또는 산화물이 있을 수 있다. 예를 들어, ZrN, CrN, ZrC, ZnO, TiC, TaC, Ga2O3, Cr2O3, AlN 및 GaN으로 구성된 그룹으로부터 선택된 2종의 층을 교대로 적층하여 구현할 수 있다.
이와 달리, 원하는 굴절률의 차이를 공극밀도를 이용하여 구현할 수도 있다. 공극은 굴절률이 공기와 동일하므로, 공극밀도가 높을수록 굴절률이 낮아지는 경향을 가질 수 있다. 따라서, 동종의 물질인 경우에도 공극밀도를 다르게 형성함으로써 원하는 굴절률의 차이를 얻을 수 있다. 여기서, 공극밀도의 차이는 일 층의 공극밀도가 0이고(즉, 공극이 없고), 다른 층의 공극밀도가 0보다 큰 경우를 포함한다.
이러한 공극밀도의 차이는 투광성을 가지며 공극밀도를 조절할 수 있는 다공성 물질이 유익하게 사용될 수 있다. 예를 들어, 서로 공극밀도가 다른 다공성 GaN층을 이용하여 원하는 층간 굴절률 차이가 구현될 수 있다.
또한, 상기 버퍼층(120)은 제1층(121) 및 제2층(122)의 굴절률과는 다른 굴절률을 갖는 제3층(123) 내지 제n층(n은 4 이상의 자연수)을 더 포함할 수 있다. 이와 같이 굴절률이 다른 복수의 층을 갖는 다양한 실시형태는 도 2 내지 도 4를 참조하여 보다 구체적으로 설명하기로 한다.
도 2 내지 도 4는 본 발명의 버퍼층(120)에 채용될 수 있는 구체적인 실시형태를 예시적으로 도시한 것으로, 도 1에 표시된 R 부분이 확대된 단면도이다.
우선 도 2를 참조하면, 본 발명의 일 실시형태에 따른 버퍼층(120)은 소정의 굴절률을 갖는 제1층(121)과 상기 제1층(121)보다 작은 굴절률을 갖는 제2층(122)을 포함한다. 상기 제1층(121)과 제2층(122)은 적어도 1회 이상 교대하여 배치되며, 상기 제1층(121) 및 제2층(122) 사이에 배치된 제3층(123)을 적어도 하나 포함할 수 있다. 이에 제한하는 것은 아니지만, 상기 제3층(123)의 굴절률은 상기 제2층(122)의 굴절률 보다 크되 제1층(121)의 굴절률보다 작을 수 있다.
상기 제1 도전형 반도체층(131) 및 투광성 기판(110)은 상기 제1 내지 제3층(121, 122, 123) 중 어느 하나와 인접하도록 배치될 수 있다. 예를 들면, 상기 제1 도전형 반도체층(131)과 투광성 기판(110)은 복수의 제1층(121) 중 어느 하나와 각각 인접하도록 배치될 수 있다. 다만, 이에 한정하는 것은 아니므로, 상기 제1 도전형 반도체층(131)은 제1층(121)과 인접하도록 배치되고, 상기 투광성 기판(110)은 제2층(122)과 인접하도록 배치될 수도 있다.
상기 제1 내지 제3층(121, 122, 123)은 동일한 두께로 형성될 수 있으나, 서로 다른 두께를 가질 수 있으며, 복수의 제1 내지 제3층 (121, 122, 123) 각각에서도 서로간의 두께는 다르게 형성될 수 있다. 예를 들어, 복수의 제1층(121)이 사용될 때에, 적어도 하나의 제1층(121)이 다른 제1층(121)과 다른 두께를 갖도록 구현될 수 있다.
도 2에 도시된 바와 같이, 본 실시형태에 채용된 버퍼층(120)은 제1 도전형 반도체층(131)에서 두께방향으로 제1층(고굴절률)-제3층(중굴절률)-제2층(저굴절률)-제3층(중굴절률) 순서로 적층된 복수의 층을 포함할 수 있다.
한편, 도 3 및 도 4는 서로 다른 굴절률을 갖는 층이 다른 순서로 적층된 실시형태를 도시한다.
즉, 제1층(121)의 굴절률이 제2층(122)의 굴절률보다 크고, 제3층(123)의 굴절률이 제1층(121)의 굴절률보다 작되 제2층(122)의 굴절률보다 큰 것으로 가정할 때, 도 3의 실시형태에 따르면 상기 버퍼층(120)은 제1 도전형 반도체층(131)에서 두께방향으로 굴절률 크기에 따라 제1층(고굴절률)-제3층(중굴절률)-제2층(저굴절률)-제1층(고굴절률)-제3층(중굴절률)-제2층(저굴절률) 순서로 적층된 복수의 층을 포함할 수 있다. 또한, 도시된 바와 같이 상기 제1 도전형 반도체층(131)과 투광성 기판(110)은 각각 제1층(121)과 인접하도록 배치될 수 있다.
반면, 도 4의 실시형태에 따르면 상기 버퍼층(120)은 제1층(고굴절률)-제2층(저굴절률)-제3층(중굴절률)-제1층(고굴절률)-제2층(저굴절률)-제3층(중굴절률) 순서로 적층된 복수의 층을 포함할 수 있다.
다만, 상기 도 1 내지 도 4에 도시된 버퍼층(120)의 굴절률 배치는 예시적인 것이며, 이에 한정하는 것은 아니므로 보다 다양하게 배치될 수 있을 것이다.
이하, 굴절률이 다른 복수의 층을 포함하는 버퍼층(120)을 채용함으로써 얻어질 수 있는 특징을 보다 구체적으로 설명하기로 한다.
도 5는 굴절률이 다른 영역을 진행하는 광의 특성을 설명하기 위한 도면이다.
우선, A 영역과 B 영역의 계면을 참조하면, 광은 다른 굴절률을 갖는 영역을 통과할 경우 소정 각도로 굴절되며, 전반사 임계각 이상으로 입사되는 광(L3, L4)은 상부 영역을 투과하지 못하고 전반사된다. 전반사 임계각은 양 계면에서의 굴절률 차이에 따라 결정되는데, 전반사 임계각(θc)은 arcsin(nB/nA)으로 결정된다.
다음으로, B 영역과 C 영역의 계면을 참조하면, B 영역보다 C 영역의 굴절률이 큰 경우 광은 본래 진행하던 광의 방향에 대해 소정 각도(θ1) 위로 굴절될 수 있으며, 반대로 B 영역보다 C 영역의 굴절률이 작은 경우 광은 본래 진행하던 방향에 대해 소정각도(θ2) 아래로 굴절될 수 있다.
따라서, 상부로 진행할수록 굴절률이 점진적으로 낮아지는 경우 광은 L2와 같이 수평방향에 대해 기울기가 작아지는 방향으로 진행될 수 있으며, 반대로, 굴절률이 교대로 반복되는 경우 L1과 같이 수평방향에 대한 기울기는 커짐과 작아짐을 반복할 수 있으므로, 각 영역(B, C)의 굴절률과 두께(dB, dC)를 조절하여 광의 방향을 제어할 수 있다. 또한, 각 영역의 굴절률과 두께를 적절히 설정함으로써, 광의 간섭현상에 의해 특정 파장의 광(L5)은 투과시키고 특정 파장의 광(L6)은 반사시킬 수 있는 이색성 거울(dichroic mirror)이 구현될 수 있다.
즉, 본 발명의 일 실시형태에 따른 발광소자는 서로 다른 굴절률을 갖는 복수의 층을 포함하는 버퍼층을 채용함으로써, 발광구조물의 격자결함을 완화함과 더불어 소자의 광학적 특징을 개선할 수 있다.
구체적으로, 도 1의 발광소자는 제1 도전형 반도체층(131)으로 질화물 반도체를 채용할 경우 굴절률이 약 2.5에 해당하고, 투광성 기판(110)으로서 사파이어를 채용할 경우 굴절률은 약 1.78에 해당한다. 상기 제1 도전형 반도체층(131)과 투광성 기판(100) 사이에 상기 제1 도전형 반도체층(131)과 굴절률 차이가 적은 버퍼층(120)을 배치하는 경우, 예를 들면 상기 투광성 기판(110)의 굴절률(약 1.78)보다 크되 상기 제1 도전형 반도체층(131)의 굴절률(약 2.5)보다는 작은 굴절률을 갖는 버퍼층(120)을 배치하는 경우, 제1 도전형 반도체층(131)과 투광성 기판(110)이 접하는 형태에 비하여 굴절률의 차이가 감소됨으로써 전반사 임계각이 증가되고, 소자 내부로 전반사 되는 광을 효과적으로 줄일 수 있다.
또한, 상기 버퍼층(120)은 서로 다른 굴절률을 갖는 복수의 층을 채용함으로써 투광성 기판(110)으로 추출되는 광의 방향을 제어할 수 있으며, 이색성 거울로 기능할 수 있도록 형성될 수 있다.
도 6a는 본 발명의 일 실시형태에 따른 반도체 발광소자의 단면도를 도시하며, 도 6b는 도 6a에 도시된 반도체 발광소자의 버퍼층(120)이 갖는 파장에 대한 반사율을 나타낸 그래프이다.
도 6a를 참조하면, 본 실시형태에 따른 발광소자는 투광성 기판(110)과 상기 투광성 기판(110) 상에 형성된 투광성 버퍼층(120), 발광구조물(130) 및 상기 투광성 기판(110) 중 버퍼층(120)에 인접하는 면의 반대면 상에 형성된 파장변환부(150)를 더 포함한다.
상기 버퍼층(120)은 굴절률이 다른 복수의 층을 포함하며, 예를 들면 소정의 굴절률을 갖는 제1층(121)과 상기 제1층(121)의 굴절률보다 작은 굴절률을 갖는 제2층(122)이 적어도 1회 교대하여 배치된 복수의 층을 포함할 수 있다.
상기 파장변환부(150)는 상기 투광성 기판(110)을 기준으로 버퍼층(120)의 반대측에 배치될 수있으며, 상기 발광구조물(130)로부터 출사된 광의 파장을 변환시키는 파장변환물질(151), 예컨대 형광체 및 양자점 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 형광체는 황색광(yellow), 적색광(red) 및 녹색광(green) 중 어느 하나로 파장을 변환시키는 형광체로 이루어지거나, 복수 종의 형광체가 혼합되어 복수의 파장으로 변환 시킬 수 있으며, YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 적어도 1종 이상의 형광물질을 포함할 수 있다.
상기 양자점은 양자제한(Quantum confinement) 효과를 나타내는 것으로서, 대략 1~10nm 직경을 갖는 반도체 물질의 나노결정(nano crystal)일 수 있다. 예컨대, Si계 나노결정, II-VI족계 화합물 반도체 나노결정, III-V족계 화합물 반도체 나노결정, IV-VI족계 화합물 반도체 나노결정 등일 수 있으며, 이들 각각을 단독으로 사용하거나 혼합물을 사용할 수 있을 것이다.
도 6b를 참조하면, 본 실시형태에 따른 버퍼층(120)은 특정 파장의 범위(W1)를 갖는 광은 거의 반사시키지 않고 투과시키는 반면, 다른 파장의 범위(W2)를 갖는 광에 대해서는 높은 반사율을 가질 수 있다. 상기 특정 파장범위(W1)는 발광구조물(130)의 활성층(133)으로부터 생성되는 광의 파장범위에 있도록 설정될 수 있다. 예를 들어, 상기 활성층(133)이 청색광을 방출하는 경우에 상기 특정 파장범위(W1)는 그 청색광의 피크파장을 포함하는 파장대역일 수 있으며, 상기 다른 파장범위(W2)는 상기 파장변환부(150)에 의해 변환된 광이 갖는 파장범위일 수 있다. 이러한 변환된 광은 상기 활성층(133)으로부터 발생된 광보다 장파장의 가시광으로서, 예를 들어 황색광, 적색광 및 녹색광 중 적어도 하나의 파장범위일 수 있다.
이하에서, 보다 구체적인 실시예를 설명하기로 한다.
도 7a 및 도 7b는 각각 본 발명의 실시예 1 및 실시예 2에 따라 버퍼층(120)이 갖는 파장에 대한 반사율을 나타낸 실험결과 그래프이다.
실시예 1
실시예 1에 따른 발광소자는 하기 표 1과 같은 두께와 굴절률을 갖는 (i) 내지 (v)층이 10회 반복 적층된 버퍼층을 구비한다. 이 중 가장 하부에 배치된 1-(i)층은 제1 도전형 반도체층(131)과 인접하여 배치되며, 가장 상부에 배치된 10-(v)층은 투광성 기판(110)에 인접하도록 형성된다. 상기 발광구조물(130), 버퍼층(120) 및 투광성 기판(110)을 이루는 물질은 각각 GaN, 다공성 GaN 및 사파이어를 채용하였다.
Figure 112013007207420-pat00001
본 실시예에 사용된 제1층 및 제2층의 굴절률은 각각, 2 및 1.5이며, 복수의 제1층은 서로 다른 두께를 가진다. 구체적으로, 가장 하부에 배치된 제1층(1-(i))과 가장 상부에 배치된 제1층(10-(v))의 두께는 37.5nm이며, 그를 제외한 나머지 제1층은 75nm의 두께를 갖는다. 복수의 제2층은 서로 동일한 두께(100nm)로 형성하였다.
실시예 1와 관련된 버퍼층(120)의 반사특성과 관련하여 도 7a를 참조하면, 상기 버퍼층(120)은 청색광 파장영역을 포함하는 400nm 내지 500nm 영역(W1)의 광을 투과시키며, 이때 반사율은 거의 0%에 해당함을 확인할 수 있었다. 반면, 그 이외 영역의 파장을 갖는 광에 대해서는 반사율이 증가됨을 확인할 수 있었다. 특히, 청색광 보다 장파장 영역, 예컨대 파장 550nm 내지 680nm 영역(W2)의 파장의 광에 대해서는 약 90% 이상의 반사율을 갖는 것으로 확인되었다.
실시예 2
실시예 2에 따른 발광소자는 하기 표 2과 같은 두께와 굴절률을 갖는 (i) 내지 (v)층이 6회 반복 적층된 버퍼층을 구비한다. 실시예 1과 마찬가지로, 가장 하부에 배치된 1-(i)층은 제1 도전형 반도체층(131)과 인접하여 배치되며, 가장 상부에 배치된 6-(v)층은 투광성 기판(110)에 인접하도록 배치된다. 또한, 상기 발광구조물(130), 버퍼층(120) 및 투광성 기판(110)을 이루는 물질은 각각 GaN, 다공성 GaN 및 사파이어를 채용하였다.
Figure 112013007207420-pat00002
본 실시예에 사용된 제층 및 제2층의 굴절률은 각각 2 및 1.5이며, 복수의 제2층은 서로 다른 두께(25nm, 50nm)를 가진다. 다만, 복수의 제1층은 동일한 두께(37.5nm)로 형성하였다.
실시예 2와 관련된 버퍼층(120)의 반사특성을 도 7b를 참조하여 설명하면, 상기 버퍼층(120)은 청색광과 녹색광 파장영역을 포함하는 400nm 내지 600nm 영역의 광(W1)을 투과시키며, 이때 반사율은 거의 0%에 가까움을 확인할 수 있었다. 반면, 그 이외 영역의 파장을 갖는 광에 대해서는 반사율이 증가하며, 청색광 보다 단파장 영역, 특히 파장 280nm 내지 340nm 영역(W2)의 광은 약 80% 내지 90% 이상의 반사율을 갖는 것을 확인할 수 있었다.
본 실시예 1 및 실시예 2에 따르면, 상기 버퍼층(120)은 발광구조물(130) 내부에서 생성된 청색광(예컨대, 435nm 내지 480nm 파장의 광) 또는 청색광과 녹색광(500nm 내지 560nm 파장의 광)은 투과시키되, 적색광(605nm 내지 770nm 파장), 황색광(580nm 내지 595nm 파장의 광) 및 녹색광 중 적어도 하나는 반사시킬 수 있다.
즉, 본 발명의 일 실시형태에 따른 발도체 발광소자는 발광구조물의 결정격자 품질이 개선되고, 발광구조물에서 투광성 기판으로의 광추출 효율이 개선되며, 상기 투광성 기판으로부터 입사되는 외부의 광, 예를 들면 파장변환부에 의해 변환된 광은 외부로 반사시킴으로써 광효율이 증대될 수 있다. 또한, 상기 투광성 기판으로 추출되는 광의 방향성도 제어될 수 있다.
이하에서는, 본 발명의 일 실시형태에 따른 발광소자를 제조하는 방법을 설명한다.
도 8은 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 도면이다.
본 발명의 일 실시형태에 따른 발광소자 제조방법은, 투광성 기판 상에 서로 다른 굴절률을 갖는 제1층과 제2층이 적어도 1회 교대하여 배치된 투광성 버퍼층을 형성하는 단계부터 시작된다.
보다 상세하게, 도 8a를 참조하면 우선 상기 투광성 기판(110') 상에 투광성 버퍼층(120')을 형성한다.
상기 투광성 기판(110')은 반도체 성장용 기판으로 제공되며, 개별 소자 단위로 절단되기 이전의 웨이퍼(110')일 수 있다. 상기 투광성 기판(110')은 사파이어를 사용할 수 있다.
상기 투광성 버퍼층(120')은 n형 불순물로 도핑된 n형 GaN층일 수 있다. 이와 같은 버퍼층(120')의 형성은 당 기술분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용할 수 있다.
다음으로, 도 8b에 도시된 바와 같이 상기 투광성 버퍼층(120')에 전기화학적 식각을 수행한다.
구체적으로, 옥살산 또는 질산 용액(10)에 n형 GaN층이 형성된 투광성 기판(110')을 침지시킨 후 전극을 통해 전압을 인가하면 n형 GaN층은 인가된 전압의 변동에 따라 두께방향으로 공극이 형성된 다공성 GaN층이 된다. 이때, 고전압이 인가될수록 식각반응이 활성화되므로 상기 다공성 GaN층 내에 형성되는 공극밀도는 인가되는 전압에 따라 변할 수 있다. 다공성 GaN층은 공극밀도가 높을수록 굴절률이 낮아지므로, 이로부터 서로 다른 굴절률을 갖는 복수의 층을 형성할 수 있다.
구체적으로, 상대적으로 굴절률이 높은 제1층을 상기 n-GaN층의 최상층에 얇게 형성하려는 경우 상대적으로 낮은 전압레벨인 V1을 짧은 시간(t1)동안 인가한다.
다음으로, 상대적으로 굴절률이 낮은 제2층을 그 하부에 두껍게 형성하려는 경우, 높은 전압레벨인 V2을 긴 시간(t2) 동안 인가할 수 있다. 이와 같이, 전압레벨과 인가시간을 제어함으로써 상기 제1층 및 제2 층의 굴절률과 두께를 조절할 수 있다.
도 8c는 전기화학적 식각이 완료된 후의 버퍼층을 도시한다.
도 8c를 참조하면, 상기 버퍼층(120)은 굴절률이 다른 제1층(121) 및 제2 층(122)이 교대하여 배치된 복수의 층을 포함하며, 각 복수의 층의 두께 d1, d2, d3, d4,..., dn은 전기화학적 식각에서 인가되었던 전압레벨에서의 시간(t1, t2, t3, t4,...,tn)에 비례하게 형성된다. 도시된 바와 같이, 제1층(121)은 제2층(122)보다 낮은 공극(g)밀도를 갖도록 형성되므로, 제2층(122)의 굴절률보다 높은 굴절률을 가질 수 있다.
다음으로, 도 8d에 도시된 바와 같이, 상기 버퍼층(120) 상에 발광구조물(130)을 형성한다. 본 단계는 상기 버퍼층(120) 상에 제1 도전형 반도체층(131)과 활성층(133) 및 제2 도전형 반도체층(132)을 순차 적층함으로써 수행될 수 있을 것이다.
이후, 상기 결과물을 개별 소자단위로 절단하여 칩 단위의 발광소자로 마련할 수 있으며, 경우에 따라서는 상기 투광성 기판(110')을 그라인딩, CLO, LLO 등과 같은 공정을 이용하여 제거할 수도 있을 것이다.
한편, 본 실시형태의 전기화학적 식각에서 인가되는 전압파형은 필요에 따라 다양한 패턴을 가질 수 있다.
도 9는 본 발명의 일 실시형태에 따른 전기화학적 식각에서 인가되는 전압파형을 나타낸 그래프이다.
구체적으로, 도 9a 내지 도 9c에 도시된 전압레벨과 같이 3 레벨(V1, V2, V3)로 구분하여 전기화학식각을 적용하면 서로 다른 굴절률을 갖는 제1 내지 제3층을 포함하는 버퍼층이 얻어질 수 있다. 예를 들어, 도 9a의 패턴으로 전압을 인가하면 도 2에 도시된 버퍼층이 형성될 수 있다. 마찬가지로, 도 9b 및 도 9c의 패턴으로 전압을 인가하는 경우에는 각각 도 3 및 도 4에 도시된 버퍼층을 얻을 수 있다.
도 10은 본 발명의 또 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 도면이다.
이는 도 8에서 설명된 것과 다른 방식을 이용한 전기화학식각의 적용예를 설명하기 위한 것으로, 도 8의 제조방법과 동일하게 적용될 수 있는 부분은 생략하기로 한다.
도 10a를 참조하면, 상기 투광성 기판(110') 상에 형성된 투광성 버퍼층(120')은 서로 다른 도핑농도를 갖는 n형 GaN층(121', 122')을 포함한다. 구체적으로, 상기 투광성 기판(110') 상에 제2 도핑농도를 갖는 제2 n형 GaN층(122')과 상기 제2 도핑농도 보다 낮은 도핑농도를 갖는 제1 n형 GaN층(121')을 교대 형성할 수 있다.
이어서, 도 10b에 도시된 바와 같이 전기화학적 식각을 수행한다. 본 실시형태에서는 전기화학적 식각 중 n형 GaN층(120')에 인가되는 전압의 크기를 일정하게 유지할 수 있다. 이 경우, 도핑농도가 높을수록 전기화학적 식각 반응이 촉진되므로 일정한 전압 크기를 인가하더라도 도 10c에 도시된 바와 같이 굴절률이 서로 다른 제1층(121) 및 제2층(122)이 교대 배치된 구조를 얻을 수 있다.
즉, 상대적으로 낮은 도핑농도를 갖는 제1 n형 GaN층(121')은 적은 공극(g)밀도를 포함하는 다공성 GaN층이 되며, 이는 높은 굴절률을 갖는 제1층(121)으로 제공될 수 있다. 반대로, 상대적으로 높은 도핑농도를 갖는 제2 n형 GaN층(122')은 높은 공극(g)밀도를 포함하는 다공성 GaN층이 되어 낮은 굴절률을 갖는 제2층(122)으로 형성될 수 있다.
이처럼, 상기 제1층(121) 및 제2층(122)의 각 굴절률과 두께는 서로 다른 도핑농도를 갖는 제1 및 제2 n형 Gan층(121', 122')의 도핑농도와 두께(d1, d2, d1' d2')를 제어함으로써 조절할 수 있다.
한편, 본 발명의 실시형태에 따른 발광소자 제조방법은 상술한 내용으로 제한되지 아니하며, 버퍼층에 채용될 수 있는 물질, 예컨대 ZrN, CrN, ZrC, ZnO, TiC, TaC, Ga2O3, Cr2O3, AlN 등이 갖는 굴절률을 고려하여 이들을 교대 배치함으로써 본 발명에 따른 발광소자를 제조할 수도 있을 것이다.
도 11 내지 도 13은 본 발명의 또 다른 실시형태에 따른 발광소자를 나타낸 단면도이다.
도 11을 참조하면, 본 발명의 일 실시형태에 따른 발광소자는 투광성 기판(110)과 상기 투광성 기판(110) 상에 형성된 투광성 버퍼층(120) 및 발광구조물(130)을 포함한다.
상기 발광구조물(130)은 제1 및 제2 도전형 반도체층(131, 132)과 그 사이에 배치된 활성층(133)을 포함하며, 상기 제1 도전형 반도체층(131)은 전극형성을 위해 제2 도전형 반도체층(132)과 활성층(133)이 일부 제거되어 노출된 영역을 포함한다. 상기 제1 도전형 반도체층(131)의 노출된 영역과 제2 도전형 반도체층(132) 상에는 상기 발광소자에 구동전원을 인가하기 위한 제1 및 제2 전극(130a, 130b)이 형성된다. 상기 제1 및 제2 전극(130a, 130b)은 제1 및 제2 단자부(21, 22)와 전기적으로 연결되어 구동전원을 인가받을 수 있다.
또한, 도시된 바와 같이 상기 투광성 기판(110)의 상부에 형성되며, 상기 발광소자를 봉지하는 파장변환부(150)를 더 포함할 수 있다. 여기서, 상기 버퍼층(120)은 서로 다른 굴절률을 갖는 복수의 층을 포함하며, 발광구조물로부터 출사된 광이 투광성 기판(110)으로 추출되는 효율을 개선할 수 있다. 또한, 상기 버퍼층(120)은 그에 포함된 복수의 층의 굴절률과 두께를 조절하여 발광구조물로부터 출사된 광은 투광성 기판(110)으로 투과시키되 상기 파장변환부(150)로부터 방출되어 투광성 기판(110)을 통해 입사되는 광은 반사시키도록 형성될 수 있다.
다음으로 도 12a 및 도 12b를 참조하면, 본 발명의 일 실시형태에 따른 발광소자는 복수의 나노구조물을 포함할 수 있다. 여기서, 도 11과 중복되는 부분에 대한 설명은 생략하기로 한다. 상기 제1 도전형 반도체층(131)은 절연패턴(160) 사이로 돌출된 형상을 갖는 나노구조물을 포함하며, 상기 활성층(133) 및 제2 도전형 반도체층(132)은 상기 돌출된 제1 도전형 반도체층(131)의 나노구조물을 감싸도록 형성될 수 있다. 상기 나노구조물은 도 12a에 도시된 바와 같이 피라미드 형상으로 구비될 수 있으나, 이에 제한되지 않으며, 도 12b에 도시된 바와 같이 나노로드 형상으로 구비될 수도 있을 것이다.
상기 제1 도전형 반도체층(131)은 제1 전극(130a) 형성을 위해 노출된 영역을 포함하고, 상기 노출된 영역 상에는 제1 전극(130a)이 형성될 수 있다. 상기 제2 도전형 반도체층(132) 상에는 제2 전극(130b)이 형성될 수 있으며, 상기 제2 전극(130b)은 상기 제2 도전형 반도체층(132)을 감싸는 도전층으로 제공될 수 있다. 상기 도전층은 활성층(133)에서 생성된 광이 상부로 용이하게 출사될 수 있도록 반사물질로 형성되는 것이 바람직하다.
도 13에 도시된 발광소자는 제1 전극과 제2 전극이 상기 발광소자의 상면과 하면에 각각 형성된 실시형태를 도시한다.
구체적으로, 본 실시형태에 따른 발광소자는 투광성 버퍼층(120)과 상기 버퍼층(120) 상에 형성된 발광구조물(130)을 포함한다. 본 실시형태는, 도 11에 도시된 실시형태와 달리 투광성 기판이 제거된 형태에 해당한다.
상기 발광구조물(130)은 제1 및 제2 도전형 반도체층(131, 132)과 그 사이에 배치된 활성층(133)을 포함하며, 제2 도전형 반도체층(132)의 하면에 형성된 도전성 기판(134)을 포함한다. 상기 도전성 기판(134)은 반사물질을 포함할 수 있다. 상기 제1 도전형 반도체층(131)은 버퍼층(120)이 일부 제거되어 노출된 영역을 포함하며, 상기 노출된 영역 상에는 제1 전극(130a)이 형성되어 도전성 와이어(W)를 통해 단자부(21)와 접속될 수 있다.
또한, 상기 발광소자는 버퍼층(120) 상에 형성된 파장변환부(150)를 더 포함할 수 있으며, 도시된 바와 같이 상기 파장변환부(150)는 발광소자의 상면에 의해 정의되는 영역 상에만 형성되는 형태로 제공될 수 있다.
상기 버퍼층(120)은 서로 다른 굴절률을 갖는 복수의 층을 포함하며, 발광구조물(130)로부터 출사된 광이 외부(예컨대, 파장변환부 또는 공기)로 추출되는 효율을 개선할 수 있다. 또한, 발광구조물(130)로부터 출사된 광(예컨대, 청색광)은 투과시키되 상기 파장변환부로부터 방출된 광(예컨대, 황색광, 녹색광 및 적색광 중 적어도 하나)은 반사시킴으로써 보다 우수한 광효율을 제공할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 투광성 기판 120: 투광성 버퍼층
121: 제1층 122: 제2층
123: 제3층 130: 발광구조물
131: 제1 도전형 반도체층 132: 제2 도전형 반도체층
133: 활성층 140: 반사층
150: 파장변환부 151: 파장변환물질
21: 제1 단자부 22: 제2 단자부

Claims (10)

  1. 투광성 기판;
    상기 투광성 기판 상에 형성되며, 도핑농도에 따라 서로 다른 굴절률을 갖는 제1층과 제2층이 적어도 1회 교대하여 배치된 투광성 버퍼층; 및
    상기 투광성 버퍼층 상에 순차적으로 형성된 제1 도전형 반도체층과, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;을 포함하고,
    상기 제1층 및 제2층은 n형 GaN층을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 제1층 및 제2층의 굴절률은 1.4 내지 2.5인 것을 특징으로 하는 반도체 발광소자.
  3. 제 1항에 있어서,
    상기 제1층 및 제2층의 두께는 서로 다른 것을 특징으로 하는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 제1층 및 제2층은 복수개의 층이며,
    상기 복수의 제1층 및 복수의 제2층은 서로 다른 두께를 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 제 1항에 있어서,
    상기 제1층 및 제2층은 서로 다른 공극밀도를 갖는 것을 특징으로 하는 반도체 발광소자.
  6. 제 5항에 있어서,
    상기 제1층 및 제2층은 다공성 GaN층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 삭제
  8. 제 1항에 있어서,
    상기 투광성 기판 상에 형성되며, 상기 발광구조물에서 출사되는 광으로부터 여기되어 파장변환된 광을 방출하는 파장변환부를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 제 8항에 있어서,
    상기 투광성 버퍼층은 상기 발광구조물로부터 출사되는 광을 투과시키되, 상기 파장변환부로부터 방출된 광을 반사시키는 것을 특징으로 하는 반도체 발광소자.
  10. 도핑농도에 따라 서로 다른 굴절률을 갖는 복수의 n형 GaN층이 적층된 투광성 버퍼층; 및
    상기 투광성 버퍼층 상에 형성되며, n형 반도체층과 p형 반도체층 및 그 사이에 배치된 활성층을 구비하는 발광구조물;
    을 포함하는 반도체 발광소자.
KR1020130008310A 2013-01-24 2013-01-24 반도체 발광소자 KR102015907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130008310A KR102015907B1 (ko) 2013-01-24 2013-01-24 반도체 발광소자
US14/158,729 US9172008B2 (en) 2013-01-24 2014-01-17 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008310A KR102015907B1 (ko) 2013-01-24 2013-01-24 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20140095390A KR20140095390A (ko) 2014-08-01
KR102015907B1 true KR102015907B1 (ko) 2019-08-29

Family

ID=51207043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008310A KR102015907B1 (ko) 2013-01-24 2013-01-24 반도체 발광소자

Country Status (2)

Country Link
US (1) US9172008B2 (ko)
KR (1) KR102015907B1 (ko)

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN107078190B (zh) * 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10134802B2 (en) * 2016-05-12 2018-11-20 Ostendo Technologies, Inc. Nanophosphors-converted quantum photonic imagers and methods for making the same
US10665759B2 (en) * 2016-09-27 2020-05-26 Lumileds Llc Reflective structure for light emitting devices
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
JP2018113386A (ja) * 2017-01-13 2018-07-19 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018190830A (ja) * 2017-05-08 2018-11-29 豊田合成株式会社 半導体発光装置
KR102467783B1 (ko) * 2017-09-27 2022-11-16 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
KR102435409B1 (ko) * 2018-01-04 2022-08-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20210004242A (ko) 2019-07-03 2021-01-13 삼성전자주식회사 Led 소자 및 그의 제조 방법
CN110993816A (zh) * 2019-11-21 2020-04-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
GB2592062B (en) * 2020-02-14 2022-07-27 Plessey Semiconductors Ltd Enhanced colour conversion
KR20230033185A (ko) * 2021-08-30 2023-03-08 삼성디스플레이 주식회사 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712770B2 (ja) * 1996-01-19 2005-11-02 豊田合成株式会社 ３族窒化物半導体の製造方法及び半導体素子
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
JP4976895B2 (ja) 2007-03-26 2012-07-18 パナソニック株式会社 発光装置
JP4976974B2 (ja) 2007-03-28 2012-07-18 パナソニック株式会社 発光装置
WO2009003176A1 (en) 2007-06-27 2008-12-31 The Regents Of The University Of California Optical designs for high-efficacy white-light emitting diodes
KR100993112B1 (ko) 2008-05-08 2010-11-08 엘지이노텍 주식회사 발광 디바이스
JP2010040976A (ja) 2008-08-08 2010-02-18 Sony Corp 発光素子及びこれを用いた照明装置並びに表示装置
JP5431706B2 (ja) 2008-10-01 2014-03-05 ミネベア株式会社 発光装置
KR101003472B1 (ko) 2008-11-11 2010-12-29 피에스아이 주식회사 백색 ｌｅｄ 소자
KR20120055580A (ko) 2009-08-03 2012-05-31 뉴포트 코포레이션 유전체 코팅을 이용한 고출력 ｌｅｄ 디바이스 아키텍처 및 제조 방법
TW201123548A (en) 2009-12-25 2011-07-01 Ind Tech Res Inst A multi-layer stacked LED package
KR101181000B1 (ko) * 2009-12-29 2012-09-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101666442B1 (ko) 2010-03-25 2016-10-17 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR20120079393A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
JP5606465B2 (ja) * 2012-02-01 2014-10-15 株式会社東芝 半導体発光素子及びその製造方法
KR20130137295A (ko) * 2012-06-07 2013-12-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
US9172008B2 (en) 2015-10-27
KR20140095390A (ko) 2014-08-01
US20140203292A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
KR102015907B1 (ko) 반도체 발광소자
JP3717196B2 (ja) 発光素子
TWI568018B (zh) 氮化物半導體發光二極體
US7906791B2 (en) Semiconductor light emitting element
JP4572270B2 (ja) 窒化物半導体素子およびその製造方法
KR101781435B1 (ko) 질화물 반도체 발광소자
JP2008182110A (ja) 窒化物半導体発光装置
JP2008243904A (ja) 半導体発光素子およびその製造方法ならびに発光装置
KR20080087175A (ko) 반도체 발광 소자
CN103325899A (zh) 白光发光二极管
JP2004179654A (ja) ＧａＮ基の発光装置及びその製造方法
JPH08228025A (ja) 窒化物半導体発光素子
JP2008277651A (ja) 発光ダイオード
CN106057990A (zh) 一种GaN基发光二极管的外延片的制作方法
JP2005268601A (ja) 化合物半導体発光素子
US20160072015A1 (en) Vertical ultraviolet light emitting device and method for manufacturing the same
JP2007234707A (ja) 半導体発光素子
KR20140095392A (ko) 질화물 반도체 발광소자
KR101288367B1 (ko) 백색광 발광 다이오드 및 그 제조방법
TW201417333A (zh) 包含定型基板的發光裝置
JP7414419B2 (ja) 発光素子及び発光素子の製造方法
JP5543946B2 (ja) 半導体発光素子および発光装置
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR101189162B1 (ko) 발광 다이오드 및 그 제조 방법
KR20150113525A (ko) 광학 구조물을 구비하는 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right