JP4572270B2 - 窒化物半導体素子およびその製造方法 - Google Patents

窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP4572270B2
JP4572270B2 JP2003284758A JP2003284758A JP4572270B2 JP 4572270 B2 JP4572270 B2 JP 4572270B2 JP 2003284758 A JP2003284758 A JP 2003284758A JP 2003284758 A JP2003284758 A JP 2003284758A JP 4572270 B2 JP4572270 B2 JP 4572270B2
Authority
JP
Japan
Prior art keywords
layer
plane
type layer
nitride semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003284758A
Other languages
English (en)
Other versions
JP2004193555A (ja
Inventor
幸男 成川
勇 仁木
シェラー アクセル
晃一 岡本
養一 川上
充 船戸
茂夫 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JP2004193555A publication Critical patent/JP2004193555A/ja
Application granted granted Critical
Publication of JP4572270B2 publication Critical patent/JP4572270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化ガリウム系半導体層からなる窒化物半導体素子およびその製造方法に関し、特に異種基板上に形成される窒化ガリウム系半導体層からなる窒化物半導体発光素子において、発光効率の向上を目的とするものである。
近年、窒化ガリウム系半導体層からなる窒化物半導体発光素子は、青色、緑色、白色、紫外光など、様々な色や波長で発光する発光ダイオード(LED)として、多岐に亘り実用化され、日常生活の至る所に用いられるようになっている。特に白色LEDは、蛍光灯に変わる次世代の照明装置として期待も非常に大きい。
しかしながら、高効率や高輝度の特性を有する窒化物半導体素子を実現するためには、まだまだ改良の余地がある。
また、従来広く用いられている窒化ガリウム系半導体層からなる窒化物半導体素子は、サファイア基板のC面上にn型窒化ガリウム系半導体層、活性層、p型窒化ガリウム系半導体層を積層させている。このような窒化物半導体素子が広く用いられている理由としては、サファイアC面上には比較的窒化ガリウムが成長しやすく、結晶性のよい窒化ガリウムが得られるからである。このような窒化ガリウム系半導体層からなる窒化物半導体素子を実用化するためには、窒化ガリウムの結晶性が良好であることが重要である。この際に用いられる窒化ガリウムはウルツ鉱型の結晶構造であり、窒化ガリウムの成長面はC面である。
一般にサファイア基板上に作製した窒化物半導体量子井戸は、C軸方向に成長するため成長面内に垂直に大きなピエゾ電界が生じる。このため、無電界時と比較して発光エネルギー準位が低エネルギー側にシフト(量子閉じこめシュタルク効果)したり,電子と正孔が空間的に引き離されるため発光確率が低下して発光効率が低下する等の問題があった。
この問題に対して、例えば窒化ガリウムにおいてシュタルク効果を低減させた素子構造として、C面(0001)でなく、A面(2−1−10)、M面(0−110)、R面(2−1−14)で量子井戸を形成するLEDが開示されている(例えば特許文献1参照)。
また、LiAlO(100)基板上に形成したGaN/AlGaN量子井戸構造は、M軸方向に成長するので無電界のヘテロ界面を形成できること、しかもこのことによって、C軸上の試料と比較して、発光ピークエネルギーが高エネルギー化し発光遷移確率が増大していることが報告されている(非特許文献1参照)。
特開平11−112029号公報(第2−5頁、第9図)、 P.Waltereit、外7名、「Nitride semiconductors free of electrostatic fields for efficient white light-emitting diodes」、"letters to nature"、NATURE、2000年8月24日、vol.406、p.865-868。
しかしながら、高品質なLiAlO(100)基板を作製することは困難であるため,サファイア基板上にM面活性層を形成するための技術開発は大変重要である。しかもM面またはA面を任意に形成することができれば,高密度のM面活性層、A面活性層またはM面とA面の2つの組み合わせからなる活性層を設けることが可能であり、発光素子の高効率化・高出力化等で重要な役割を果たすものと期待される。
窒化ガリウム系の発光ダイオード(LED)においては高輝度化が、また、半導体レーザダイオード(LD)においては高出力化が望まれている。このため、量子閉じ込めシュタルク効果による発光効率の低下の問題は見逃せなくなっており、この効果を低減、あるいは消滅させることが課題となっている。発光効率の高い、そして従来のLED、LDに変わりうる新規な素子構造の実現が望まれている。本発明の目的は、前記シュタルク効果に起因する発光効率の低下を低減させ、あるいは消滅させ、発光効率の高い新規な素子構造を提供するものである。
本発明の窒化物半導体素子は、M面もしくはA面で、好ましくはM面で量子井戸を形成しており、次のような構成からなる。また、本発明の窒化物半導体素子の製造方法は、窒化物半導体素子がM面もしくはA面、好ましくはM面で量子井戸を形成しており、次のような工程からなる。
[1] C面を主面とするサファイアからなる基板と、凹凸部を有するn型層と、凹部を挟
む少なくとも2つの凸部側面と、凹部内に形成されたp型層とを有すると共に、前記凸部側面と、その側面に各々対向するp型層側面と、の間に、活性層を有し、
前記凹部底面と凸部上面には絶縁膜が形成され、前記凹部底面の絶縁膜上に前記p型層と前記活性層が形成されてなり、前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層することを特徴とする窒化物半導体素子。
[2] C面を主面とするサファイアからなる基板と、前記基板上に積層した凸部を有
するn型層と、第1のp型層とを設け、前記第1のp型層は、少なくとも対向する1対の側面に活性層を有し、前記活性層は前記基板のC面と垂直な面に形成され、さらに活性層の外側に前記n型層の凸部側面が接合されており、
前記凹部底面と凸部上面には絶縁膜が形成され、前記凹部底面の絶縁膜上に前記第1のp型層と前記活性層が形成されてなり、前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層することを特徴とする、窒化物半導体素子。
[3] 前記n型層からみて、凹部側面間に活性層とp型層が形成されていることを特
徴とする、前記[2]に記載の窒化物半導体素子。
[] 前記凸部側面は、窒化ガリウム系半導体層のC面に垂直な面であることを特徴とする、前記[]に記載の窒化物半導体素子。
[] 前記窒化ガリウム系半導体層のC面に垂直な面は、M面もしくはA面であることを特徴とする、前記[]に記載の窒化物半導体素子。
[] 前記p型層側面は、窒化ガリウム系半導体層のM面もしくはA面であることを特徴とする、前記[]に記載の窒化物半導体素子。
[] 連続した複数のM面もしくはA面を有する前記活性層は、複数存在することを特徴とする、前記[]に記載の窒化物半導体素子。
[] 前記窒化物半導体素子において、活性層とn型層および活性層とp型層との接合界面は、ピエゾ電界がほぼ0であることを特徴とする、前記[]に記載の窒化物半導体素子。
[] 前記活性層は、AlxInyGa1-x-yN(0≦x、0≦y、x+y<1)からな
る単一もしくは複数の層で形成されることを特徴とする、前記[]に記載の窒化物半導体素子。
[10] 前記n型層は、AlxInyGa1-x-yN(0≦x、0≦y、x+y<1)から
なる単一もしくは複数の層で形成されることを特徴とする、前記[9]に記載の窒化物半導体素子。
[11] 前記p型層は、AlxInyGa1-x-yN(0≦x、0≦y、x+y<1)から
なる単一もしくは複数の層で形成されることを特徴とする、前記[10]に記載の窒化物半導体素子。
[12] 前記窒化物半導体素子は、最上面の全面にp型コンタクト層が形成されてなることを特徴とする、前記[11]に記載の窒化物半導体素子。
[13] 前記M面もしくはA面に、更にn型の窒化ガリウム系半導体層を形成することを特徴とする、前記[12]に記載の窒化物半導体素子。
[14] 前記活性層は、凹凸部を有するn型層の上面から見て、面と面のなす角が30°、60°、90°、120°、150°、210°、240°、270°、300°または330°の連続した複数のM面もしくはA面を有することを特徴とする、前記[]ないし[13]のいずれか1つに記載の窒化物半導体素子。
[15] 前記活性層は、M面もしくはA面を有し、凹凸部を有するn型層の上面から見て、ストライプ状に形成されていることを特徴とする、前記[]ないし[13]のいずれか1つに記載の窒化物半導体素子。
[16] 次の(1)〜()の工程
(1)C面を主面とするサファイアからなる成長基板にn型層を形成する工程、
(2)前記n型層に凹凸部を形成する工程、
(3)凹部底面と凸部上面に絶縁膜を形成する工程、
)前記凸部側面に活性層を形成する工程、
)前記活性層に挟まれた凹部内に第1のp型層を形成する工程、
前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層する工程、からなることを特徴とする、窒化物半導体素子の製造方法。
[17] 前記(1)の工程は、成長基板としてC面を主面とするサファイア基板を使用し、前記成長基板のC面に垂直に窒化ガリウム系半導体層のM面を露出させることを特徴とする、前記[16]に記載の窒化物半導体素子の製造方法。
[18] 前記(2)の凹凸部は、窒化ガリウム系半導体層のC面に垂直な面を露出させて形成することを特徴とする、前記[17]に記載の窒化物半導体素子の製造方法。
[19] 前記成長基板のC面に垂直な面は、窒化ガリウム系半導体層のM面またはA面であることを特徴とする、前記[18]に記載の窒化物半導体素子の製造方法。
[20] 前記()の活性層は、窒化ガリウム系半導体のM面またはA面を露出させて形成することを特徴とする、前記[19]に記載の窒化物半導体素子の製造方法。
[21] 前記()の活性層として、AlxInyGa1-x-yN(0≦x、0≦y、x+
y<1)を成長させて形成することを特徴とする、前記[20]に記載の窒化物半導体素子の製造方法。
[22] 前記()の活性層は、多重量子井戸として成長させたことを特徴とする、前記[21]に記載の窒化物半導体素子の製造方法。
[23] 前記(1)のn型層は、AlxInyGa1-x-yN(0≦x、0≦y、x+y<
1)を成長させて形成することをことを特徴とする、前記[22]に記載の窒化物半導体素子の製造方法。
[24] 前記()の第1のp型層は、AlxInyGa1-x-yN(0≦x、0≦y、x
+y<1)を成長させて形成することを特徴とする、前記[23]に記載の窒化物半導体素子の製造方法。
[25] 前記(2)の凹凸部は、非エッチング面に絶縁膜を形成しておき、n型層をエッチングして形成することを特徴とする、前記[24]に記載の窒化物半導体素子の製造方法。
[26] 前記(2)の凹凸部形成の際に、n型層をエッチングして露出後、凸部上部および凹部底部に前記絶縁膜を形成することを特徴とする、前記[25]に記載の窒化物半導体素子の製造方法。
[27] 前記(2)のn型層の形成の際に、n電極とオーミック接触するn型コンタクト層を形成することを特徴とする、前記[26]に記載の窒化物半導体素子の製造方法。
[28] 前記(1)〜()の工程に加えて、
)前記凹部に形成されたp型層のp電極とオーミック接触するp型コンタクト層を形成する行程からなることを特徴とする、前記[27]に記載の窒化物半導体素子の製造方法。
[29] 前記成長基板に、窒化ガリウム系半導体からなるバッファ層を形成してから前記(1)のn型層を形成することを特徴とする、前記[28]に記載の窒化物半導体素子の製造方法。
[30] 前記()の活性層を形成する前に、AlxInyGa1-x-yN(0≦x、0≦
y、x+y<1)を成長させてn型層を形成することを特徴とする、前記[16]ないし[
29]のいずれか1つに記載の窒化物半導体素子の製造方法。
本発明の窒化ガリウム系半導体層からなる窒化物半導体素子によると、特に異種基板上に形成される窒化ガリウム系半導体層からなる窒化物半導体発光素子において、発光効率の高い素子を得ることができる。
以下、本発明の実施の形態を図を用いて詳細に説明する。図1は、本発明の窒化物半導体素子の一実施の形態を示す模式図である。図2〜図4は本発明の窒化物半導体素子を図1の垂直な面で切り取ったときの断面を示す模式図である。図2〜図4は、後述するようにそれぞれ異なる実施形態に対応した模式図である。図5は、本発明の窒化物半導体素子を、図1の水平な面(A−A’)で切り取ったときの断面の一部を平面視で示す模式図である。また、他の実施の形態を示す図6、図7および図8も、図5と同じく図1の水平な面(A−A’)で切り取ったときの断面の一部を平面視で示す模式図である。図9、図10は、従来例および本発明の窒化物半導体素子の発光面積を示す平面図である。
図1、図2〜図4に示すように、成長基板100上に、窒化ガリウム系半導体層からなるバッファ層101を介して、凹凸部を有するn型の窒化ガリウム系半導体層(第1のn型層)102が形成される。また、n型の窒化ガリウム系半導体層102の凹部側面には、活性層103と第1のp型の窒化ガリウム系半導体層(第1のp型層)104aが順に形成されている。前記p型の窒化ガリウム系半導体層104aは、少なくとも対向する1対の側面に活性層103が形成されている。301〜303は絶縁層、104bは第2のp型の窒化ガリウム系半導体層(第2のp型層)、201はn電極、202はp電極である。また、図4の例では、n型の窒化ガリウム系半導体層102の側面に第2のn型窒化物半導体層(第2のn型層)105が形成されている。
この窒化物半導体素子は、活性層103において、n型層102、または、p型層104aと接する。すなわち、ヘテロ接合をしている二つの主面とは異なる端面を複数有し、その端面が素子上面に向いた構造となり、活性層の端面発光を積極的に利用した窒化ガリウム系半導体素子を構成している。さらにn型層102の凸部側面は、窒化ガリウム系半導体層のM面もしくはA面とし、またp型層104aの側面は、窒化ガリウム系半導体層のM面もしくはA面とする。サファイアなどの異種基板上に窒化ガリウムを成長する際、M面またはA面を主面とする窒化ガリウム系半導体層は成長できないか、もしくは成長できても非常に結晶性が悪い。そこでC面を主面とするサファイア基板を用い、窒化ガリウムを成長させる。このとき、サファイアのC面上に形成された窒化ガリウムはC軸方向に成長していき、主面はC面となる。
このような、C面を主面とする窒化ガリウム系半導体層は非常に結晶性が良好になる。前記C面を主面とする窒化ガリウム系半導体層を形成後、この窒化ガリウム系半導体層を垂直な面(好ましくは窒化ガリウム系半導体層のM面もしくはA面)が露出するようにエッチングして凹凸部を形成し、凹部側面(凸部側面)に活性層を成長させる。この際に形成される窒化ガリウム系半導体層と活性層との接合面は、M面またはA面となる。このようにして、活性層を形成すると、n型の窒化ガリウム系半導体層と活性層との接合面は窒化ガリウム系半導体層のM面もしくはA面となり、ピエゾ電界がほぼ0となる。すなわち、ほぼ無電界の接合界面が形成できる。
凹部側面(凸部側面)に活性層を成長後、さらにp型の窒化ガリウム系半導体層を成長させると、活性層とn型層との接合面がM面の場合は、p型の窒化ガリウム系半導体層と活性層との接合面も窒化ガリウム系半導体層のM面となる。また、活性層とn型層との接合面がA面の場合は、p型の窒化ガリウム系半導体層と活性層との接合面も窒化ガリウム系半導体層のA面となる。すなわち、p型の窒化ガリウム系半導体層と活性層との接合面は、窒化ガリウム系半導体層のM面もしくはA面となる。まとめると、活性層と活性層を挟むn型層および活性層と活性層を挟むp型層のいずれの界面も、M面もしくはA面となる。
また本発明は次のような効果も奏する。従来の窒化ガリウム系半導体素子は、サファイアなどの異種基板上に基板と垂直な方向に活性層も含めた窒化ガリウム系半導体層が形成される。例えば、サファイア基板のC面上には窒化ガリウム系半導体のC軸方向にのみ窒化ガリウム系半導体が形成されている。このときの窒化ガリウム系半導体素子の問題として、異種基板と窒化ガリウム系半導体との熱膨張係数の差により、それぞれの層の接合面において、圧縮歪みや引張り歪みがかかった状態となる。とくに、この歪みが活性層に与える影響は大きく、歪みによって活性層のバンドギャップが複雑となったり、活性層に結晶欠陥が多数発生し、発光効率をさらに悪くしている。
しかし、本発明によると、活性層103は成長基板100に対して垂直に形成されており、活性層には大きな歪みがかからない構造となっている。活性層に大きな歪みがかからない構造となっている理由は、成長基板に対して垂直に形成されているからだけではない。他の理由として次のことが挙げられる。従来の活性層の接合面は、成長基板の主面と平行な窒化ガリウム系半導体のC面と直接接合されているのに対して、本発明の活性層は、窒化ガリウム系半導体のC面と直接接合されていない。窒化ガリウム系半導体のC面とは、絶縁膜を介して活性層が形成されている。これにより、従来よりも熱膨張係数に起因する歪みが低減された窒化物半導体素子を得る事ができる。よって、従来の素子では困難であった、素子の大面積化が可能となる。
本発明において、n型層の凸部側面または凹部側面、つまり活性層とn型層との接合界面は、好ましくはM面もしくはA面である。しかしながら、オフ角として±5°〜8°の範囲であればその接合界面はM面が支配的となり、ピエゾ電界がほぼ0に近くなる。すなわち、接合界面が真性のM面もしくはA面である場合より少し劣るがピエゾ電界が減少して同様の効果を示す。また、n型層の側面または凹部側面の80パーセント以上がM面もしくはA面であれば、その面が接合界面として支配的となり、同じく少し特性は劣るがピエゾ電界の減少について同様の効果を示す。p型層と活性層との接合界面についても同様である。
また、活性層とn型層、およびp型層と活性層との接合面が、M面とA面とでは、次の点で異なると考えられる。前記接合面がM面である場合、窒化ガリウム系半導体層において、M面は非常に安定な面とされている。このため、結晶成長を制御しやすく、平坦性が高い面を得ることができ、結晶性のよい活性層を得ることができる点で好ましい。また前記接合面がA面である場合、窒化ガリウム系半導体層において、M面と比べて成長速度が速いので短時間で活性層を得ることができ、生産性の点において、優れている。
本発明の目的において、最も好ましくは、活性層とn型層、およびp型層と活性層との接合面は、いずれも結晶性のよい活性層が得られるM面である。その場合、活性層は、凹凸部を有するn型層の上面から見て、面と面のなす角が60°、120°、240°または300°の連続した複数のM面からなる。もしくは、活性層は、M面を有し、凹凸部を有するn型層の上面から見て、ストライプ状に形成されているものとする。
次に、本発明の具体的な構成を詳細に述べる。
(i)成長基板100
窒化ガリウムを成長させる基となる成長基板100としては、サファイアが好ましい。特にC面を主面とするサファイアを用いることで、結晶性のよい窒化ガリウム系半導体層が形成できる。さらにサファイア基板のC面上に窒化ガリウムを成長させると、エッチングにより露出させる窒化ガリウムのM面もしくはA面は、サファイアと垂直な面となることから、製造上比較的容易にその面を露出させることができる。
さらに製造上において、窒化ガリウムのM面のみ、もしくは少なくともM面を露出させる場合は、C面を主面とし、オリエンテーションフラット(オリフラ)面をA面とするサファイアを用いることが好ましい。これは、オリフラ面のA面を基準とすれば、オリフラ面に平行でかつ、C面に垂直な面が窒化ガリウムのM面となり、容易に窒化ガリウムのM面を露出することができるからである。同じように、窒化ガリウムのA面のみ、もしくは少なくともA面を露出させる場合は、C面を主面とし、オリフラ面をM面とするサファイアを用いることで、同様に、容易に窒化ガリウムのA面を露出することができる。
また成長基板100にサファイアを用いる場合、オフアングルされたC面を主面として用いるとさらに結晶性が良くなり好ましい。
本発明において、好ましい成長基板100として、サファイアのC面を主面とする基板について説明した。しかしながら、必ずしもこれに限るものではなく、窒化ガリウム系半導体層において、成長基板との接合面がC面となるような成長基板なら他の基板でもよい。サファイア基板を用いる場合よりは特性が劣るが、他の成長基板100として炭化シリコンなどが考えられる。
本発明において、成長基板100が絶縁性である場合、窒化ガリウム系半導体層の一部、または全てを形成後、レーザ照射などで成長基板を剥離、研磨などで成長基板を除去して、基板を窒化ガリウム基板としてもよい。この窒化ガリウム基板は、主面がC面であることを特徴とする。基板として窒化ガリウムを用いる場合は、少なくとも80μm以上の単層のアンドープもしくはSiドープの窒化ガリウムが必要である。成長基板を取り除き窒化ガリウム基板とすることで、一方の電極が窒化ガリウム基板に形成される。このため、n電極とp電極が反対方向に位置する窒化ガリウム系半導体素子を得ることができ、素子中に均一に電流が流れやすくなる。また素子の小型化が可能となる。
(ii)凹凸部を有するn型層102
n型層102としては、AlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層を形成する。このn型層102は、凹部側面(凸部側面)が窒化ガリウム系半導体層のM面もしくはA面であれば良く、さらに好ましくは、凹部の底面および凸部の上面は、窒化ガリウム系半導体のC面とする。
本発明において、n型層は少なくとも活性層にキャリアを供給し、活性層内にキャリアを閉じ込めるクラッド層を有している。このクラッド層は、活性層のバンドギャップよりも大きく、活性層との間に十分なオフセットが得られる材料を適宜選択する。InGaNからなる活性層を形成する場合、n型層はGaNもしくはAlGaNを用いることで、クラッド層として好ましく機能する。
またn型層102は、その他、n電極と良好なオーミック接触するn型コンタクト層を有してもよい。n型コンタクト層は、電極に接する層として、低抵抗であることが好ましく、窒化ガリウム系半導体では、n型不純物としてSiをドープしたGaNが好ましい。
また凹凸部を有するn型層102は、基板上にC軸方向に窒化ガリウム系半導体層を積層し、積層後、窒化ガリウム系半導体層のM面もしくはA面が露出するようにエッチングして、凹凸部を有するn型層としている。また、凹凸部を有するn型層を第1のn型層とし、この凹凸部を形成後、その露出面のM面もしくはA面にさらに第2のn型層として、n型の窒化ガリウム系半導体層を形成してもよい。第2のn型層を設ける場合、この層は発光ダイオ−ド(LED)では、クラッド層として機能させることができ、半導体レーザダイオード(LD)では、光ガイド層として機能させることができる。また、M面もしくはA面に成長する第2のn型層は、活性層を形成する前の結晶回復層としても機能し、RIE(反応性イオンエッチング)等のドライエッチングによって荒れた面にこの層を形成することで、活性層を結晶性よく形成することができる。前記n型の窒化ガリウム系半導体層のドライエッチングの手段として、CAIBE(Chemically Assisted Ion Beam)を用いることもできる。
前記凹凸部の形状は、図5〜図8の例で説明するが、必ずしも直線を用いた形状、または直線状に形成することには限定されない。例えば、窒化ガリウム系半導体層に凸部、または凹部を円柱状に切り抜くようにしてエッチングしても良い。窒化ガリウム系半導体層に対して、円柱状に凸部をエッチングしてその側面に活性層を成長させる場合には、窒化ガリウム系半導体の性質上A面またはM面が優先されて成長される。優先される面は、窒化ガリウムをエピタキシャル成長させる成長装置、成長温度やIII−V比、成長時の圧力などの成長条件を適宜選択することにより決定される。
本発明においては、窒化ガリウム系半導体層の前記凹凸部の側面に、C面に垂直な面を露出させることを特徴としている。この垂直な面のうち、窒化ガリウム系半導体のA面とM面以外の面では、表面エネルギーが大きく安定していないので、前記活性層は実質的には形成されにくい。したがって、凹凸部の側面は、C面に垂直な面であればどのような面でも良いが、C面に垂直な面に成長させる窒化ガリウム系半導体は、A面もしくはM面が成長しやすい。
なお、窒化ガリウム系半導体層のC面と垂直な面にエピタキシャル成長層を成長させることは従来試みられている。しかしながら、本発明は、前記窒化ガリウム系半導体層の凹部内に形成されるp型のGaNからみて、対向して活性層とn型層が形成されており、また、n型層の凹部側面からみて、その間に活性層とp型のGaNが形成されている構成としていることを特徴としている。
窒化物半導体素子を発光ダイオードとして用いる場合、必要があれば、この層をクラッド層として機能させることができる。また、レーザダイオードとして用いる場合、この層を光ガイド層として機能させることもできる。複数の層を形成することで、クラッド層と光ガイド層のそれぞれの機能を持たせることも可能である。光ガイド層としては、活性層内に光を十分に閉じ込められるように材料を適宜選択する。
本発明における凹凸部の形状としては、凹部側面(凸部側面)に形成される活性層との接合面がM面もしくはA面となるように、素子上面から見て、図5〜図8に示すような、形状とする。図5〜図8はいずれもn型層102と活性層103との接合面、すなわち凹凸部の段差部と、活性層103とp型層104との接合面とを示している。図5は平面視の形状が正六角形状、図6は正六角形の変形パターン、図7はストライプ状、図8は連続する側面と側面のなす角を120°と240°として繰り返して形成される波状としている。
図5、図6および図8は、面と面のなす角が120°または240°の連続した複数のM面を有する活性層が形成されており、その活性層が半導体素子において複数存在するものである。また平面視の形状を正三角形とし、活性層が半導体素子において複数存在するものでもよい。さらに図7はストライプ状に活性層が形成されており、この場合も複数のM面を有する活性層が形成されている。いずれの接合面も窒化ガリウム系半導体のM面に該当する。
本発明のように、n型層に凹凸部を形成し、当該凹凸部の凸部側面に活性層を形成する窒化物半導体素子では、従来構成のものよりも発光光量を増加させることができる。図9、図10は、その理由を示す平面図である。図9は、従来のような平面発光の窒化物半導体素子を示している。簡単のため、斜線で示された発光面はAB(=CD)、AC(=BD)の各辺の長さLが等しい矩形ABDCであるものとする。この場合の発光面の面積は、LXL=L、となる。
図10は、本発明の活性層の一例を示すものであり、前記凹凸部の凸部側面に形成される活性層の形状は正六角形であるものとする。この六角形pqrstuは、前記矩形ABDC内に配置されるものとする。pq=qr=(1/2)L、とすると、正六角形pqrstuの全周の長さLxは、Lx=6X(1/2)L=3Lとなる。
ここで、凹部の深さをdとすると、図8の形状の窒化物半導体素子の活性層の発光面積として、dX3L=3dLが得られる。今仮に、L=1μm、d=1μmとすると、図10においては、発光面積が図9の3倍となることがわかる。すなわち、本発明の一例では、平面の表面積を同一とした場合に窒化物半導体素子の発光光量は従来例の3倍となる。
図5〜図8に示した凹凸部の平面視の形状は一例であって、他の形状とすることもできる。以下は図示していないが、全ての凹部側面(凸部側面)がA面となる形状、例えば連続する側面と側面のなす角が120°と240°とが繰り返された波状、連続する側面と側面のなす角が60°の正三角形としても良い。また、全ての凹部側面(凸部側面)がM面もしくはA面からなる形状、例えば連続する側面と側面のなす角が、30°、60°、90°、120°、150°、210°、240°、270°、300°または330°のうち、いずれかの角度で繰り返された波状としてもよい。
すなわち、全ての凹部側面(凸部側面)がM面もしくはA面となる形状であれば、これらに限るものではない。特に図5などでは変形例として、正六角形でなくても、連続する側面と側面のなす角は120°であれば、全ての凹部側面(凸部側面)がM面、または全ての凹部側面(凸部側面)がA面となるので、本発明を適用することができる。
さらに本発明の凹凸部を有するn型層は、活性層との接合面を窒化ガリウム系半導体のM面とするために、凹凸部を形成後、凹部底面および、凸部上面に絶縁膜302を形成する。これによりn型層と活性層は、窒化ガリウム系半導体のM面でのみ接合した素子を得ることができる。本発明において、絶縁膜とは絶縁性を有する膜である。このような絶縁膜の材料成分として、SiOやZrOなどが挙げられるが、SiOが好ましく用いられる。SiOは、窒化ガリウム系の半導体をRIEなどでエッチングする際の好ましい保護膜として用いられる。
(iii)活性層103
活性層としては、AlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層を形成する。さらにGaの一部をB、Nの一部をP、As等で置換した層としてもよい。活性層は、シングルへテロ接合、ダブルヘテロ接合のいずれを形成してもよい。さらに量子井戸構造として、単一量子井戸構造、多重量子井戸構造のいずれを形成してもよい。高効率や高輝度、高出力の特性を有するLEDやLDを得るためには、井戸層と障壁層を繰り返し積層する多重量子井戸構造とすることが好ましい。
(iv)p型層104
p型層104としては、p型不純物としてMgをドープしたAlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層を形成する。このp型層は、n型層と活性層によって形成された凹部を完全に埋め込んで形成する。すなわちp型層の最上面は、少なくともn型層および活性層の最上面と同じに、もしくはそれよりも上に位置するように形成する。好ましくはp型層の最上面はn型層および活性層の最上面と同じ位置にする。
本発明におけるp型層104は、凹凸部を有するn型層の凹部底面と凸部上面に絶縁膜302が形成されているので、n型層とは活性層を介して接続されている。
本発明において、p型層104は、凹部を埋め込んだ層を第1のp型層104aとして、さらに、素子の最上面の全面に、第2のp型層104bを形成してもよい。そして第2のp型層104bとして、少なくともp電極202と良好なオーミック接触するp型コンタクト層が形成されていてもよい。この第2のp型層104bは、p型不純物としてMgをドープしたAlInGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層からなり、窒化ガリウム系半導体素子の上面の全面に形成するため、p電極が形成しやすい。従来の窒化ガリウム系半導体素子と外観が同じとなり、従来の素子からの変更が容易となるなどの効果を奏する。
この第2のp型層は膜厚を小さくすることで、活性層端面から放出される光を窒化ガリウム系半導体素子での吸収を抑え、光取り出し効率の高い素子が得られる点で好ましい。また、これとは逆に膜厚を大きくすることで、窒化ガリウム系半導体素子の表面が平坦になりp電極との密着性が良くなるなどの点で好ましい。この第2のp型層は第1のp型層のC面に成長されることで、結晶性のよい窒化ガリウムを成長することができ、p電極との間で良好なオーミック特性を得ることができる。第2のp型層を形成しない場合は、第1のp型層を形成後、窒化ガリウム系半導体素子の上面の全面にp電極を形成してもよい。
(v)その他の層
その他、n型層およびp型層は複数の層で構成されていてもよく、またn型層、活性層、p型層およびp型コンタクト層のそれぞれの層の間に、別の機能を有する層、例えば結晶性回復層を設けてもよい。図4の例では、後述するように図示番号105で示した第2のn型層は結晶性回復層として機能し、第1のn型層側面と活性層との間に形成することで、第1のn型層102に凹凸部を形成するためにエッチング処理を行なった際に生じた側面の表面荒れや、結晶の加工損傷による劣化を修復する。また、本発明の窒化物半導体を発光ダイオード(LED)に適用する場合には、前記別の機能を有する層として、キャリア閉じ込め層、光閉じ込め層、下地の結晶層を保護するための結晶性保護層などが考えられる。
また本発明において、n型層にはn電極が、p型層にはp電極が形成されており、これらの電極は、接触する窒化ガリウム系半導体層と良好なオーミック接触が得られるように材料、膜厚が選択される。とくにp電極については、接触する窒化ガリウム系半導体層と良好なオーミック接触が得られていれば、どのような形状で形成してもよい。
また本発明の窒化物半導体素子は、用途としては様々なものがあり、窒化ガリウム系半導体素子の表面に、活性層のAlInGa1−x−yN(0≦x、0≦y、x+y<1)からの光の一部もしくは全部を吸収して異なる波長の光を発光する蛍光物質が含有されたコーティング層を形成することで、様々な波長の光を発光することができる。特にYAGを含有させることで、白色光を発光することができ、照明用光源などに用いることができる。照明用光源として用いる場合、大面積で発光させる必要があり、活性層にかかる歪みの小さい本発明の窒化ガリウム系半導体素子は、非常に有効である。
(vi)製造方法
次に本発明の窒化ガリウム系半導体素子について、製造方法の観点から説明する。なお、この製造方法は、主として図3の模式図に対応するものである。
(1)サファイア基板100にn型層102を形成する。n型層を形成する際、まずサファイア基板に800℃以下の低温で窒化ガリウム系半導体からなるバッファ層101を形成する。バッファ層101を形成後、n型層として、AlInGa1−x−yN(0≦x、0≦y、x+y<1)を成長させることで、結晶性のよい窒化ガリウム層を得ることができる。
(2)次にn型層102を形成後、窒化ガリウム系半導体のM面が露出されるようなマスクを用い、非エッチング面に保護膜として例えばSiOよりなる第1の絶縁膜301を形成する。続いて、RIEによりn型層102をエッチングし、凹凸部を形成する。エッチング深さは、凸部側面の面積が、pn接合の接合面積に相当するので、少なくとも第2の絶縁膜の成長膜厚以上、好ましくは良好な発光領域が得られる範囲として、10nm以上とするのがよい。
第1の絶縁膜にかかわらず、本発明において、絶縁膜は、信頼性の高い絶縁性の膜を生産性よく得るために、数nm〜10nm程度必要である。またマスクの形状としては、図5〜図8に示すような、上面から見てストライプ状、正六角形状、正六角形の変形パターンがある。また、側面と側面のなす角が30°、60°、90°、120°、150°、210°、240°、270°、300°または330°のうち、いずれかの角度で形成される波状などがある。
(3)n型層102に凹凸部を形成後、凸部上面の第1の絶縁膜301を被覆したままで、少なくとも凹部底面に第2の絶縁膜302を形成する。もしくは、凸部上面の第1の絶縁膜301を被覆したままで、前記凹部底面と凸部上面にSiOよりなる第2の絶縁膜302を形成する。次に、活性層103としてAlInGa1−x−yN(0≦x、0≦y、x+y<1)を成長させる。活性層103の成長前に、さらに結晶性回復層、もしくはクラッド層や光ガイド層として、AlInGa1−x−yN(0≦x、0≦y、x+y<1)からなるn型層を形成してもよい。
(4)活性層103は、好ましくは障壁層と井戸層を繰り返し積層した多重量子井戸として成長させることが望ましい。
(5)活性層103を成長後、p型層104を形成するが、このp型層が活性層の端面に形成されてはM面またはA面での良好なpn接合が得られない。そこで活性層において、窒化ガリウム系半導体のM面のみが露出されるようなマスクを用い、非エッチング面に第3の絶縁膜303として例えばSiOを形成する。
(6)第3の絶縁膜303としてSiO形成後、p型不純物としてMgをドープしたAlInGa1−x−yN(0≦x、0≦y、x+y<1)を成長する。このp型層は、少なくともn型層102の凹部が全て埋まるように形成する。前記n型層102の凹部底面に形成された第2の絶縁膜302は、図2、図4の例ではp型層104aの底面に位置している。
(7)ここで、図の他の実施形態に示すように、第3の絶縁膜303を形成しないで、p型層104aを形成することもできる。この場合には、p型層104aは活性層103のM面もしくはA面だけでなく、活性層103の端面にも形成される。活性層103の端面に絶縁膜303を形成せずにp型層104aを成長させても、活性層103がp型層104aと接触する面積として、端面の面積の占める割合はかなり小さい。このことから、たとえ端面を通じて電流が流れたとしてもその電流量は全体から見て、さほど大きいものではない。よって、第3の絶縁膜303を設けなくても、本発明の効果を得ることができる。




また、図4の模式図には、更に他の実施形態を示している。図4の構成においては、第1のn型層102を形成した後に、第1のn型層102の凸部側面に、第2のn型層105を形成する。そして、第2のn型層105の端面を被覆するように第3の絶縁膜303を形成する。このような第2のn型層105は、本発明の窒化物半導体素子を発光ダイオード(LED)として用いた場合には、クラッド層として機能させることや、半導体レーザダイオード(LD)として用いた場合には、光ガイド層として機能させることができる。第2のn型層105を形成する場合には、第2のn型層105を形成後に活性層103を形成する。また、図4の例でも図2の例と同様に、p型層104aは活性層103のM面もしくはA面だけでなく、活性層103の端面にも形成される。
(8)さらにn型層102の凹部が全て埋まった窒化ガリウム系半導体素子において、凹部のp型層を第1のp型層104aとし、窒化物半導体素子の上面に第2のp型層104bを形成してもよい。第2のp型層104bとして最上面には、p電極202と良好なオーミック接触の得られるためのp型コンタクト層を形成することが好ましい。p型コンタクト層としては、MgドープのGaNが、低抵抗でかつ結晶性良く成長できるので好ましい。
(9)これらp型層は、層を成長後、600℃以上でアニーリングすることで、良好なp型を得ることができる。本発明で用いるp電極202およびn電極201とは、少なくとも半導体層に接して設けられる電極であり、接する半導体層と良好なオーミック特性を示す材料が適宜選択されるものである。
C面を主面としオリフラ面をA面とするサファイア基板上に、800℃以下の低温でAlGaNからなるバッファ層を形成する。バッファ層を形成後、n型層として、GaNを成長させることで、結晶性のよい窒化ガリウム層を得ることができる。
次に、窒化ガリウム系半導体のM面が露出されるようなマスクを用い、非エッチング面に絶縁膜としてSiOを形成し、RIEによりn型層をエッチングし、凹凸部を形成する。この凹凸部は、n型層に図3のような凹凸の形状が連続して繰り返し形成されるようにする。
n型層に凹凸部を形成後、凸部上部の絶縁膜を被着した状態で、少なくとも凹部底面、もしくは凹部底面と凸部上面にさらに保護膜としてSiOよりなる第2の絶縁膜を形成する。第2の絶縁膜形成後、AlGaNからなるクラッド層を形成し、さらに続けて井戸層と障壁層がInGaNとGaNの組み合わせからなる多重量子井戸の活性層を形成する。この活性層は最外層が障壁であっても井戸であってもよい。
次に活性層を成長後、窒化ガリウム系半導体のM面のみが露出されるようにSiOからなる第3の絶縁膜を形成し、活性層とp型層との接合界面が窒化ガリウム系半導体のM面のみとなるようにする。この第3の絶縁膜は省略することも可能である。
第3の絶縁膜としてSiO形成後、p型不純物としてMgをドープしたAlGaNを成長する。この層は、少なくともn型層の凹部が全て埋まるように形成する。
さらに凹部が全て埋まった窒化ガリウム系半導体素子において、凹部のp型層を形成後、窒化物半導体素子の上面に第2のp型層としてMgドープのGaNを形成する。第2のp型層を形成後、600℃以上の温度でアニーリングし、低抵抗のp型層を得る。次に第2のp型層の上に、透光性を有するp電極を全面に形成し、n型層にn電極を形成する。n電極は、n型層をエッチングし凹凸部を形成する際に、一部凹凸を形成しないで、その部分をp型層まで形成後、エッチングすることでn側オーミック電極を形成することができる。これにより、発光効率の高い窒化ガリウム系半導体の発光素子を得る。
実施例1と同様にして、n電極およびp電極まで形成した窒化ガリウム系半導体の発光素子を得る。この発光素子の表面にYAGを含んだ蛍光体を樹脂と混合させて形成することで、発光効率の高い白色の発光素子を得る。また、適当な蛍光体を選択することで、種々の発光波長を持った発光効率の高い発光素子を得ることができる。いずれも発光素子のチップサイズを大きくすることができ、蛍光灯などの照明に代替することも可能である。本発明は実施例1、実施例2に限られるものではない。
以上説明したように、本発明によれば、発光効率が改善された窒化ガリウム系半導体層からなる窒化物半導体素子およびその製造方法が提供される。
本発明の窒化物半導体素子の一実施の形態を示す模式図である。 本発明の窒化物半導体素子を垂直な面で切り取ったときの断面を示す模式図である。 本発明の窒化物半導体素子を垂直な面で切り取ったときの断面を示す他の例の模式図である。 本発明の窒化物半導体素子を垂直な面で切り取ったときの断面を示す他の例の模式図である。 本発明の窒化物半導体素子を水平な面で切り取ったときの断面を示す模式図である。 本発明の他の実施の形態において、窒化物半導体素子を水平な面で切り取ったときの断面を示す模式図である。 本発明の他の実施の形態において、窒化物半導体素子を水平な面で切り取ったときの断面を示す模式図である。 本発明の他の実施の形態において、窒化物半導体素子を水平な面で切り取ったときの断面を示す模式図である。 従来の窒化物半導体素子の発光面を示す平面図である。 本発明の窒化物半導体素子の発光面を示す平面図である。
符号の説明
100・・・成長基板
101・・・バッファ層
102・・・n型層(第1のn型窒化物半導体層)
103・・・活性層
104・・・p型層
104a・・・第1のp型層
104b・・・第2のp型層
105・・・第2のn型窒化物半導体層
201・・・n電極
202・・・p電極
301・・・第1の絶縁膜
302・・・第2の絶縁膜
303・・・第3の絶縁膜

Claims (30)

  1. C面を主面とするサファイアからなる基板と、凹凸部を有するn型層と、凹部を挟む少なくとも2つの凸部側面と、凹部内に形成された第1のp型層とを有すると共に、前記凸部側面と、その側面に各々対向する前記第1のp型層側面と、の間に、活性層を有し、
    前記凹部底面と凸部上面には絶縁膜が形成され、前記凹部底面の絶縁膜上に前記第1のp型層と前記活性層が形成されてなり、
    前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層することを特徴とする窒化物半導体素子。
  2. C面を主面とするサファイアからなる基板と、前記基板上に積層した凸部を有するn型層と、第1のp型層とを設け、前記第1のp型層は、少なくとも対向する1対の側面に活性層を有し、前記活性層は前記基板のC面と垂直な面に形成され、さらに活性層の外側に前記n型層の凸部側面が接合されており、
    前記凹部底面と凸部上面には絶縁膜が形成され、前記凹部底面の絶縁膜上に前記第1のp型層と前記活性層が形成されてなり、
    前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層することを特徴とする、窒化物半導体素子。
  3. 記n型層からみて、凹部側面間に活性層とp型層が形成されていることを特徴とする、請求項2に記載の窒化物半導体素子。
  4. 前記凸部側面は、窒化ガリウム系半導体層のC面に垂直な面であることを特徴とする、請求項に記載の窒化物半導体素子。
  5. 前記窒化ガリウム系半導体層のC面に垂直な面は、M面もしくはA面であることを特徴とする、請求項に記載の窒化物半導体素子。
  6. 前記p型層側面は、窒化ガリウム系半導体層のM面もしくはA面であることを特徴とする、請求項に記載の窒化物半導体素子。
  7. 連続した複数のM面もしくはA面を有する前記活性層は、複数存在することを特徴とする、請求項に記載の窒化物半導体素子。
  8. 前記窒化物半導体素子において、活性層とn型層および活性層とp型層との接合界面は、ピエゾ電界がほぼ0であることを特徴とする、請求項に記載の窒化物半導体素子。
  9. 前記活性層は、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層で形成されることを特徴とする、請求項に記載の窒化物半導体素子。
  10. 前記n型層は、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層で形成されることを特徴とする、請求項に記載の窒化物半導体素子。
  11. 前記p型層は、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)からなる単一もしくは複数の層で形成されることを特徴とする、請求項10に記載の窒化物半導体素子。
  12. 前記窒化物半導体素子は、最上面の全面にp型コンタクト層が形成されてなることを特徴とする、請求項11に記載の窒化物半導体素子。
  13. 前記M面もしくはA面に、更にn型の窒化ガリウム系半導体層を形成することを特徴とする、請求項12に記載の窒化物半導体素子。
  14. 前記活性層は、凹凸部を有するn型層の上面から見て、面と面のなす角が30°、60°、90°、120°、150°、210°、240°、270°、300°または330°の連続した複数のM面もしくはA面を有することを特徴とする、請求項ないし請求項13のいずれか1つに記載の窒化物半導体素子。
  15. 前記活性層は、M面もしくはA面を有し、凹凸部を有するn型層の上面から見て、ストライプ状に形成されていることを特徴とする、請求項ないし請求項13のいずれか1つに記載の窒化物半導体素子。
  16. 次の(1)〜()の工程
    (1)C面を主面とするサファイアからなる成長基板にn型層を形成する工程、
    (2)前記n型層に凹凸部を形成する工程、
    (3)凹部底面と凸部上面に絶縁膜を形成する工程、
    )前記凸部側面に活性層を形成する工程、
    )前記活性層に挟まれた凹部内に第1のp型層を形成する工程、
    前記凸部上面の絶縁膜と第1のp型層の上面を覆うように第2のp型層を積層する工程、からなることを特徴とする、窒化物半導体素子の製造方法。
  17. 前記(1)の工程は、成長基板としてC面を主面とするサファイア基板を使用し、前記成長基板のC面に垂直に窒化ガリウム系半導体層のM面を露出させることを特徴とする、請求項16に記載の窒化物半導体素子の製造方法。
  18. 前記(2)の凹凸部は、窒化ガリウム系半導体層のC面に垂直な面を露出させて形成することを特徴とする、請求項17に記載の窒化物半導体素子の製造方法。
  19. 前記成長基板のC面に垂直な面は、窒化ガリウム系半導体層のM面またはA面であることを特徴とする、請求項18に記載の窒化物半導体素子の製造方法。
  20. 前記()の活性層は、窒化ガリウム系半導体のM面またはA面を露出させて形成することを特徴とする、請求項19に記載の窒化物半導体素子の製造方法。
  21. 前記()の活性層として、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)を成長させて形成することを特徴とする、請求項20に記載の窒化物半導体素子の製造方法。
  22. 前記()の活性層は、多重量子井戸として成長させたことを特徴とする、請求項21に記載の窒化物半導体素子の製造方法。
  23. 前記(1)のn型層は、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)を成長させて形成することを特徴とする、請求項22に記載の窒化物半導体素子の製造方法。
  24. 前記()の第1のp型層は、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)を成長させて形成することを特徴とする、請求項23に記載の窒化物半導体素子の製造方法。
  25. 前記(2)の凹凸部は、非エッチング面に絶縁膜を形成しておき、n型層をエッチングして形成することを特徴とする、請求項24に記載の窒化物半導体素子の製造方法。
  26. 前記(2)の凹凸部形成の際に、n型層をエッチングして露出後、凸部上部および凹部底部に前記絶縁膜を形成することを特徴とする、請求項25に記載の窒化物半導体素子の製造方法。
  27. 前記(2)のn型層の形成の際に、n電極とオーミック接触するn型コンタクト層を形成することを特徴とする、請求項26に記載の窒化物半導体素子の製造方法。
  28. 前記(1)〜()の工程に加えて、
    )前記凹部に形成されたp型層のp電極とオーミック接触するp型コンタクト層を形成する工程からなることを特徴とする、請求項27に記載の窒化物半導体素子の製造方法。
  29. 前記成長基板に、窒化物半導体からなるバッファ層を形成してから前記(1)のn型層を形成することを特徴とする、請求項28に記載の窒化物半導体素子の製造方法。
  30. 前記()の活性層を形成する前に、AlxInyGa1−x−yN(0≦x、0≦y、x+y<1)を成長させてn型層を形成することを特徴とする、請求項16ないし請求項29のいずれか1つに記載の窒化物半導体素子の製造方法。
JP2003284758A 2002-12-09 2003-08-01 窒化物半導体素子およびその製造方法 Expired - Lifetime JP4572270B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/314,444 US6876009B2 (en) 2002-12-09 2002-12-09 Nitride semiconductor device and a process of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2004193555A JP2004193555A (ja) 2004-07-08
JP4572270B2 true JP4572270B2 (ja) 2010-11-04

Family

ID=32468466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003284758A Expired - Lifetime JP4572270B2 (ja) 2002-12-09 2003-08-01 窒化物半導体素子およびその製造方法

Country Status (2)

Country Link
US (1) US6876009B2 (ja)
JP (1) JP4572270B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
WO2003089696A1 (en) * 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
AU2003259125A1 (en) * 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US7427555B2 (en) * 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
EP1697965A4 (en) * 2003-04-15 2011-02-09 Univ California QUANTUM WELLS (A1, B, IN, GA) N NON-POLAR
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7217947B2 (en) * 2004-08-06 2007-05-15 Northrop Grumman Corporation Semiconductor light source and method of making
KR100609972B1 (ko) 2004-12-10 2006-08-08 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR100643474B1 (ko) 2005-09-06 2006-11-10 엘지전자 주식회사 발광 소자
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Led로부터 광을 유도하기 위한 개별 광학 디바이스
CN101553928B (zh) 2006-10-02 2011-06-01 伊鲁米特克有限公司 Led系统和方法
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
WO2008070088A2 (en) * 2006-12-05 2008-06-12 Nano Terra Inc. Edge-emitting light-emitting diode arrays and methods of making and using the same
WO2008073414A1 (en) * 2006-12-12 2008-06-19 The Regents Of The University Of California Crystal growth of m-plane and semipolar planes of(ai, in, ga, b)n on various substrates
JP5429770B2 (ja) * 2008-02-07 2014-02-26 シャープ株式会社 半導体発光素子の製造方法
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
WO2009143226A1 (en) * 2008-05-21 2009-11-26 Lumenz, Inc. Zinc-oxide based epitaxial layers and devices
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
CN102379046B (zh) * 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9658627B2 (en) 2011-05-05 2017-05-23 The Boeing Company Detection of imminent control instability
JP5918611B2 (ja) * 2012-04-17 2016-05-18 日本電信電話株式会社 光半導体素子
KR102261950B1 (ko) * 2014-07-30 2021-06-08 엘지이노텍 주식회사 발광소자 및 조명시스템
CN107924884B (zh) * 2016-03-30 2022-02-18 松下知识产权经营株式会社 半导体装置
CN113471352B (zh) * 2021-06-30 2023-03-10 上海天马微电子有限公司 一种显示面板及显示装置
CN113488571B (zh) * 2021-06-30 2023-07-04 上海天马微电子有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321910A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP2002505519A (ja) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP2002280674A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体発光装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321910A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP2002505519A (ja) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP2002280674A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
US6876009B2 (en) 2005-04-05
US20040108513A1 (en) 2004-06-10
JP2004193555A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4572270B2 (ja) 窒化物半導体素子およびその製造方法
JP4637534B2 (ja) 発光ダイオード素子およびその製造方法
JP5032171B2 (ja) 半導体発光素子およびその製造方法ならびに発光装置
JP3374737B2 (ja) 窒化物半導体素子
JP2012256918A (ja) 窒化物系半導体発光素子及びその製造方法
JP2010205988A (ja) 窒化物半導体素子及びその製造方法
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
JP2005101533A (ja) 発光素子およびその製造方法
KR20130058406A (ko) 반도체 발광소자
JP2008118049A (ja) GaN系半導体発光素子
JP4802314B2 (ja) 窒化物半導体発光素子とその製造方法
JP2011091251A (ja) 窒化物半導体発光素子
JP3951973B2 (ja) 窒化物半導体素子
JPH11191637A (ja) 窒化物半導体素子
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP5075298B1 (ja) 窒化物系半導体発光素子およびその製造方法
JP2008047850A (ja) 窒化物半導体発光ダイオード素子
JP5543946B2 (ja) 半導体発光素子および発光装置
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5172388B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP2010147242A (ja) 半導体発光素子
JP2013229638A (ja) 半導体発光素子および発光装置
EP4343864A1 (en) Ultraviolet light-emitting diode
KR100661715B1 (ko) 아일랜드(island )형상의 삽입층이 구비된 발광다이오드 및 이의 제조 방법
JP2008047854A (ja) 窒化物半導体発光ダイオード素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

R150 Certificate of patent or registration of utility model

Ref document number: 4572270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term