JP5416826B2 - 窒化物系半導体発光ダイオード - Google Patents

Description

本発明は、窒化物系半導体発光ダイオードに関する。

従来、端面出射型の半導体レーザ素子として、ガリウム砒素系の半導体材料を用いた半導体素子層に、共振器端面（光出射面）とレーザ出射光を外部に反射させるための反射面とが一体的に形成された半導体レーザ素子およびその製造方法が開示されている（たとえば、非特許文献１参照）。

上記非特許文献１に開示された半導体レーザ素子では、基板上に一様に積層されたガリウム砒素系の半導体素子層に対して、イオンビームエッチング技術により、光出射面側の共振器端面と、この共振器端面と所定の距離を隔てた位置に共振器端面に対して約４５°傾斜した方向に延びる反射面（傾斜端面）とが形成されている。これにより、発光層からのレーザ出射光を、反射面によって基板と略垂直な方向に反射させて外部に取り出すことが可能に構成されている。

Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４８（２４）， １６ Ｊｕｎｅ １９８６，ｐ．１６７５−１６７７

しかしながら、上記非特許文献１に開示された半導体レーザ素子では、基板と略垂直な方向にレーザ光を取り出すために共振器端面に対して約４５°傾斜した反射面（傾斜端面）が形成されている一方、この反射面の面方位については開示も示唆もされていない。一般的に、イオンビームエッチングなどのドライエッチングを用いて半導体素子層に端面を形成した場合、この端面にはエッチングによる微細な凹凸形状が形成される。したがって、上記非特許文献１に開示された半導体レーザ素子では、反射面が微細な凹凸形状を有していると考えられる。この場合、共振器端面（光出射面）から出射されたレーザ光の一部が反射面で散乱するために、半導体レーザ素子の発光効率が低下してしまう。このため、上記非特許文献１に開示された半導体レーザ素子が有する素子構造を発光ダイオードに適用した場合、発光部（発光層）が発する光の一部が反射面において散乱するために、発光ダイオードの発光効率が低下してしまうという問題点がある。また、上記非特許文献１では、反射面を形成する工程においてドライエッチングを用いるために、発光部（発光層）近傍に損傷が生じやすいと考えられる。これによっても、発光部からの光の取り出し効率が低下してしまい、上記問題点がより顕著となる。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、発光効率の低下を抑制することが可能な窒化物系半導体発光ダイオードを提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面による窒化物系半導体発光ダイオードは、第１側面と、前記第１側面と対向する領域に第２側面とを含む窒化物系半導体層と、窒化物系半導体層に接合される支持基板とを備え、窒化物系半導体層の主表面の法線方向は、それぞれ、［１１−２０］方向と略［１０−１０］方向とを結ぶ線（［Ｃ＋Ｄ、Ｃ、−２Ｃ−Ｄ、０］方向（Ｃ≧０およびＤ≧０であり、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数））、および、［１１−２０］方向と略［１１−２−５］方向とを結ぶ線（［１、１、−２、−Ｅ］方向（０≦Ｅ≦５））、および、［１０−１０］方向と略［１０−１−４］方向とを結ぶ線（［１、−１、０、−Ｆ］方向（０≦Ｆ≦４））、および、略［１１−２−５］方向と略［１０−１−４］方向とを結ぶ線（［Ｇ＋Ｈ、Ｇ、−２Ｇ−Ｈ、−５Ｇ−４Ｈ］方向（Ｇ≧０およびＨ≧０であり、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））によって囲まれる範囲にあり、少なくとも第１側面または第２側面のいずれか一方は、窒化物系半導体層の主表面に対して傾斜するように形成されている。

上記一の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第１側面または第２側面は、窒化物系半導体層の主表面に対して傾斜するように形成されている。このように構成すれば、窒化物系半導体層の第１側面と第２側面とが対向する領域が、光の取り出し側に向かって広がるように形成される場合には、発光層からのＬＥＤ光を窒化物系半導体層の光の取り出し面のみならず、窒化物系半導体層の主表面に対して傾斜した第１側面または第２側面を通して容易に取り出すことができる。一方、窒化物系半導体層の第１側面と第２側面とが対向する領域が、光の取り出し側に向かって狭まるように形成される場合には、発光層からのＬＥＤ光を窒化物系半導体層の光の取り出し面から直接的に取り出すことに加えて、窒化物系半導体層の主表面に対して傾斜した第１側面または第２側面で反射させて取り出すことができる。これにより、窒化物系半導体発光ダイオードの発光効率をより向上させることができる。

上記一の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第１側面は、（０００−１）面からなる。

上記一の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、窒化物系半導体層と支持基板とは、接合層を介して接合されている。このように構成すれば、接合層により、窒化物系半導体層と支持基板とを確実に接合することができる。

上記一の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第１側面および第２側面は、窒化物系半導体層の結晶成長面からなる。このように構成すれば、上記第１側面および第２側面の２種類の成長面（端面）を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。

上記一の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第２側面は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる。このように構成すれば、たとえば成長用基板上に{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面に該当しない側面（端面）を形成する場合の窒化物系半導体層の成長層の表面（主表面）と比較して、成長用基板上に{Ａ＋Ｂ、Ａ−Ｂ、−２Ａ、２Ａ＋Ｂ}面からなる第２側面を形成する場合の成長層の表面（主表面）が確実に平坦性を有するように形成することができる。また、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面は、窒化物系半導体層の主表面よりも成長速度が遅いので、結晶成長によって、容易に第２側面を形成することができる。

本発明によるＬＥＤチップの概略的な構成を説明するための断面図である。 窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて半導体発光素子を形成する場合の成長用基板の主表面の法線方向の範囲を示した図である。 本発明によるＬＥＤチップの概略的な製造プロセスを説明するための断面図である。 本発明によるＬＥＤチップの概略的な製造プロセスを説明するための断面図である。 本発明によるＬＥＤチップの概略的な製造プロセスを説明するための断面図である。 本発明の第１実施形態によるＬＥＤチップの構造を示した断面図である。 図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。 図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 本発明の第２実施形態によるＬＥＤチップの構造を示した断面図である。 図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。 図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 本発明の第３実施形態によるＬＥＤチップの構造を説明するための断面図である。 図１４に示した第３実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。 図１４に示した第３実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。 図１４に示した第３実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 本発明の第４実施形態によるＬＥＤチップの構造を示した断面図である。 図１８に示した第４実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 図１８に示した第４実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 図１８に示した第４実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 図１８に示した第４実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。 本発明の第５実施形態によるＬＥＤチップの構造を示した断面図である。 図２３に示した第５実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明によるＬＥＤチップの概略的な構成を説明するための断面図である。図１を参照して、本発明の具体的な実施形態を説明する前に、本発明によるＬＥＤチップの概略的な構成について、ＬＥＤチップ１０を例として説明する。

ＬＥＤチップ１０は、図１に示すように、第１半導体１上に、発光層２が形成されている。発光層２上には、第２半導体３が形成されている。また、第１半導体１、発光層２および第２半導体３の各層には、側面１０ａと各層の主表面に対して傾斜した側面１０ｂとが形成されている。ここで、側面１０ａまたは側面１０ｂの一方は（０００−１）面からなる。さらに、側面１０ａまたは側面１０ｂの他方は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなることが好ましい。また、第１半導体１の下面上には、第１電極４が形成されているとともに、第２半導体３上には、第２電極５が形成されている。また、第２電極５には、支持基板６が接合されている。なお、第１半導体１は、本発明の「成長用基板」および「窒化物系半導体層」の一例であり、発光層２および第２半導体３は、それぞれ、本発明の「窒化物系半導体層」の一例である。

また、支持基板６としては、導電性を有する基板を用いてもよいし、絶縁性を有する基板を用いてもよい。導電性を有する基板としては、たとえば、Ｃｕ−Ｗ系、ＡｌおよびＦｅ−Ｎｉ系などの金属板や、単結晶のＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどの半導体基板や、多結晶のＡｌＮ基板を用いてもよい。また、金属などの導電性の微粒子を分散させた導電性樹脂フィルムや、金属および金属酸化物の複合材料などを用いてもよいし、金属を含侵した黒鉛粒子焼結体で構成される炭素および金属の複合材料を用いてもよい。また、導電性を有する基板を用いる場合、半導体層を接合する側と反対側の表面（上面）に電極を形成してもよい。また、支持基板６として半導体基板を用いてもよい。

また、支持基板６と第２電極５との間に接合層があることが好ましい。接合層は、半田や導電性ペーストなどの材料からなる層を用いることができる。半田としては、ＡｕＳｎ、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉおよびＳｎＺｎＢｉなどからなる半田を用いることができる。

ここで、一般的に、第１半導体１および第２半導体３の間に、第１半導体１および第２半導体３のバンドギャップよりも小さいバンドギャップを有する発光層２を形成して二重ヘテロ構造を形成することによって、発光層２にキャリアを閉じ込めやすくすることができるとともに、ＬＥＤチップ１０の発光効率を向上させることが可能である。また、発光層２を単一量子井戸構造や多重量子井戸（ＭＱＷ）構造とすることにより、さらに発光効率を向上させることが可能である。この量子井戸構造の場合、井戸層の厚みが小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層２の主表面２ａの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層２は、アンドープでもよく、ドーピングされていてもよい。

また、ｐｎ接合型のＬＥＤチップ１０では、第１半導体１と第２半導体３とは互いに異なる導電性を有する。第１半導体１がｐ型であり第２半導体３がｎ型であってもよいし、第１半導体１がｎ型であり第２半導体３がｐ型であってもよい。

また、第１半導体１および第２半導体３は、発光層２よりもバンドギャップの大きいクラッド層（図示せず）などを含んでいてもよい。また、第１半導体１および第２半導体３は、それぞれ、発光層２側から近い順に、クラッド層とコンタクト層（図示せず）とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。

また、第１半導体１、発光層２および第２半導体３は、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成される。たとえば、量子井戸の発光層２としては、井戸層としてＧａＩｎＮ、障壁層として井戸層よりもバンドギャップの大きいＡｌＧａＮ、ＧａＮおよびＧａＩｎＮを用いることができる。また、クラッド層およびコンタクト層としては、ＧａＮおよびＡｌＧａＮを用いることができる。

また、第１電極４は、第１半導体１上の一部の領域に形成してもよい。また、第１電極４は、透光性を有するのが好ましい。

図２は、窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて半導体発光素子を形成する場合の成長用基板の主表面の法線方向の範囲を示した図である。次に、図２を参照して、半導体層の面方位と、成長用基板としてウルツ構造の窒化物系半導体または２Ｈ−ＳｉＣを成長用基板として用いるときの成長用基板の面方位とについて説明する。

図２に示すように、半導体層または成長用基板７の主表面７ａの法線方向は、それぞれ、［１１−２０］方向と略［１０−１０］方向とを結ぶ線３００（［Ｃ＋Ｄ、Ｃ、−２Ｃ−Ｄ、０］方向（Ｃ≧０およびＤ≧０であり、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数））、および、［１１−２０］方向と略［１１−２−５］方向とを結ぶ線４００（［１、１、−２、−Ｅ］方向（０≦Ｅ≦５））、および、［１０−１０］方向と略［１０−１−４］方向とを結ぶ線５００（［１、−１、０、−Ｆ］方向（０≦Ｆ≦４））、および、略［１１−２−５］方向と略［１０−１−４］方向とを結ぶ線６００（［Ｇ＋Ｈ、Ｇ、−２Ｇ−Ｈ、−５Ｇ−４Ｈ］方向（Ｇ≧０およびＨ≧０であり、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））によって囲まれる範囲（斜線でハッチングされた領域）にある。

図３〜図５は、本発明によるＬＥＤチップの概略的な製造プロセスを説明するための断面図である。次に、図１および図３〜図５を参照して、本発明のＬＥＤの概略的な製造プロセスについて説明する。

まず、図３に示すように、所定の方向に延びる複数の凹部７ａが形成された成長用基板７の上面上に、剥離層８を形成した後、第１半導体１、発光層２および第２半導体３を順次結晶成長させる。この際、成長用基板７（剥離層８）と第１半導体１との間にバッファ層（図示せず）を形成してもよい。その後、第２半導体３上に、第２電極５を形成する。このようにしてＬＥＤ素子部９が形成される。

剥離層８は、半導体層（第１半導体１、発光層２および第２半導体３）と比較して除去されやすい層や、機械的に分離されやすい層からなる。除去されやすい層としては、たとえば、半導体層と比較して融点や沸点が低い材料、半導体層と比較して分解しやすい材料、半導体層と比較して溶解しやすい材料、および、半導体層と比較して反応しやすい材料などからなる層がある。

また、半導体層をウルツ構造の窒化物系半導体により構成する場合、成長用基板７は、窒化物系半導体基板または異種基板を用いることが可能である。窒化物系半導体ではない異種基板としては、たとえば、六方晶構造および菱面体構造のα−ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、Ｓｉ基板、サファイア基板、スピネル基板およびＬｉＡｌＯ_２基板などを用いることが可能である。また、ａ面（（１１−２０）面）を主表面とする窒化物系半導体を予め成長させたｒ面（（１−１０２）面）サファイア基板や、ａ面またはｍ面（（１−１００）面）を主表面とする窒化物系半導体を予め成長させたａ面ＳｉＣ基板またはｍ面ＳｉＣ基板などを使用することも可能である。また、ｍ面を主表面とする窒化物系半導体を予め成長させたＬｉＡｌＯ_２やＬｉＧａＯ_２基板などの（１００）面基板を使用することも可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。

その後、図４に示すように、ＬＥＤ素子部９を支持基板６に接合する。そして、図５に示すように、ＬＥＤ素子部９を成長用基板７から剥離する。この際、図５では、成長用基板７の下面側から剥離層８（破線で示す）に向かってレーザ照射を行い、剥離層８を蒸発させることによってＬＥＤ素子部９を成長用基板７から剥離する例を示している。最後に、図１に示すように、第１半導体１の下面上に第１電極４を形成する。このようにしてＬＥＤチップ１０が形成される。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図６は、本発明の第１実施形態によるＬＥＤチップの構造を示した断面図である。図７〜図９は、それぞれ、図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための平面図および断面図である。まず、図６および図９を参照して、第１実施形態によるＬＥＤチップ３０の構造について説明する。

この第１実施形態によるＬＥＤチップ３０は、ａ面（（１１−２０）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ３０の形状は、平面的に見て（ＬＥＤチップ３０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。

また、ＬＥＤチップ３０は、図６に示すように、発光素子層１２が形成されている。また、発光素子層１２には、約３μｍの厚みを有するｎ型Ａｌ_０．０３Ｇａ_０．９７Ｎからなるｎ型クラッド層１３と、約２ｎｍの厚みを有するＧａ_０．７Ｉｎ_０．３Ｎからなる井戸層（図示せず）と、Ｇａ_０．９Ｉｎ_０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷ構造からなる発光層１４とが形成されている。また、発光層１４上には、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層１５が形成されている。なお、発光素子層１２、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５は、それぞれ、本発明の「窒化物系半導体層」の一例である。

ここで、第１実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層１２の（０００−１）面からなる結晶成長面１２ａと、（１１−２２）面からなる結晶成長面１２ｂとによって複数の凹部２０（図９参照）が形成されている。なお、結晶成長面１２ａおよび結晶成長面１２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。また、結晶成長面１２ａは、図９に示すように、後述する製造プロセス時にｎ型ＧａＮ基板１１の主表面に予め形成された溝部２１の（０００−１）面からなる内側面２１ａを引き継ぐように、ｎ型ＧａＮ基板１１の主表面に対して略垂直な方向（［１１−２０］方向）に伸びるように形成されている。なお、ｎ型ＧａＮ基板１１は、本発明の「成長用基板」の一例である。また、図９に示すように、結晶成長面１２ｂは、溝部２１の内側面２１ｂを起点とした傾斜面からなり、発光素子層１２の上面（主表面）に対して鈍角をなすように形成されている。なお、溝部２１および内側面２１ａは、それぞれ、本発明の「凹部」および「凹部の一方の内側面」の一例である。

また、図６に示すように、ｎ型クラッド層１３の下面上には、ＩＴＯのｎ側透光性電極１６が形成されている。また、ｎ側透光性電極１６上の一部の領域には、Ａｕからなるパッド電極１７が形成されている。また、凹部２０（図９参照）には、発光波長に対して透明なＳｉＯ_２などの絶縁膜２２が所定の厚みを有するように形成されている。そして、略Ｖ字形状の絶縁膜２２の上面とｐ型クラッド層１５の上面とを覆うように、ｐ型クラッド層１５から近い順に約５ｎｍの厚みを有するＰｔ層と約２００ｎｍの厚みを有するＡｇ層と約１００ｎｍの厚みを有するＷ層とからなるｐ側電極１８が形成されている。このｐ側電極１８は、Ａｇ層を含むことにより発光層１４が発する光をｎ側透光性電極１６側に反射させる機能を有する。また、ｐ側電極１８には、ＡｕＳｎからなる接合層３３を介して、約１００μｍの厚みを有するＣｕＷからなる支持基板３２が接合されている。

次に、図６〜図９を参照して、第１実施形態によるＬＥＤチップ３０の製造プロセスについて説明する。

まず、図７に示すように、エッチング技術を用いて、ｎ型ＧａＮ基板１１のａ面（（１１−２０）面）からなる主表面に、［０００１］方向（Ａ方向）に約５μｍの幅Ｗ１を有するとともに、約２μｍの深さを有し、［１−１００］方向（Ｂ方向）に延びる複数の溝部２１を形成する。なお、図７では、太い斜線部分が溝部２１としてエッチングされた領域である。また、溝部２１は、Ａ方向に、約５０μｍ（＝Ｗ１＋Ｌ１（Ｌ１＝約４５μｍ））周期でストライプ状に形成される。

ここで、第１実施形態の製造プロセスでは、図８に示すように、溝部２１には、ｎ型ＧａＮ基板１１の（１１−２０）面に対して略垂直な（０００−１）面からなる内側面２１ａと、ｎ型ＧａＮ基板１１の（１１−２０）面に対して略垂直な（０００１）面からなる内側面２１ｂとが形成される。なお、内側面２１ｂは、本発明の「凹部の他方の内側面」の一例である。

次に、有機金属気相成長（ＭＯＣＶＤ）法を用いて、溝部２１を有するｎ型ＧａＮ基板１１上に、約２０ｎｍの厚みを有するＩｎ_０．３５Ｇａ_０．６５Ｎからなる剥離層３１、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５などを順次積層することにより、発光素子層１２を形成する。ここで、剥離層３１は、発光層１４のＭＱＷ活性層よりもバンドギャップが小さい材料からなる。具体的には、第１実施形態においては、剥離層３１は、発光層１４のＭＱＷ活性層のＩｎＧａＮよりもＩｎ組成の高いＩｎＧａＮが用いられる。

この際、第１実施形態では、図９に示すように、ｎ型ＧａＮ基板１１上に発光素子層１２を成長させた場合、［１−１００］方向に延びる溝部２１の（０００−１）面からなる内側面２１ａにおいて、発光素子層１２は、溝部２１の（０００−１）面を引き継ぐように［１１−２０］方向（Ｃ２方向）に延びる（０００−１）面からなる結晶成長面１２ａを形成しながら結晶成長する。また、溝部２１の（０００−１）面に対向する（０００１）面（内側面２１ｂ）側では、発光素子層１２は、［１１−２０］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１１−２２）面からなる結晶成長面（ファセット）１２ｂを形成しながら結晶成長する。これにより、結晶成長面１２ｂは発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。

なお、発光素子層１２を上述の方法により形成することによって、溝部２１などが無い平坦な基板上に積層された発光素子層１２に対してエッチング加工により結晶成長面１２ａまたは結晶成長面１２ｂに相当する端面を形成する場合と異なり、結晶成長面１２ａおよび１２ｂの形成にエッチング加工を必要としないので、ＬＥＤチップ３０の製造プロセスが簡素化される。また、結晶成長面１２ａおよび１２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層１４などに損傷が生じにくい。これにより、発光層１４からの光の取り出し効率を向上させることが可能である。

また、発光素子層１２がｎ型ＧａＮ基板１１上に結晶成長する際に、成長層の上面（発光素子層１２の主表面）が成長する成長速度よりも、溝部２１の内側面２１ａを起点とした結晶成長面１２ａおよび溝部２１の内側面２１ｂを起点とした結晶成長面１２ｂがそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記結晶成長面１２ａおよび結晶成長面１２ｂからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層１４を有する発光素子層１２の表面（上面）の平坦性をより向上させることが可能である。

その後、図６に示すように、発光素子層１２の結晶成長面１２ａ（（０００−１）面）および結晶成長面１２ｂ（（１１−２２）面）に挟まれた凹部２０（溝部２１を含む溝部２１の上部の領域）の上面に所定の厚みを有するように絶縁膜２２を形成する。そして、絶縁膜２２および発光素子層１２の上面を覆うようにｐ側電極１８を形成した後に、ｐ側電極１８側と支持基板３２とをＡｕＳｎからなる接合層３３を介して接合する。

そして、図８に示した製造プロセスと同様に、ｎ型ＧａＮ基板１１の下面側から剥離層３１に向かってレーザ照射を行う。その際、Ｎｄ：ＹＡＧレーザ光の第２高調波（波長：約５３２ｎｍ）を、約５００ｍＪ／ｃｍ^２〜約２０００ｍＪ／ｃｍ^２のエネルギ密度に調整した上で、ｎ型ＧａＮ基板１１の下面側からｎ型ＧａＮ基板１１に向けて断続的（パルス状）に照射する。これにより、剥離層３１の結晶結合が分解されて蒸発するとともに、発光素子層１２側がｎ型ＧａＮ基板１１から剥離される。なお、約５３２ｎｍの波長を有するレーザ光は、剥離層３１において吸収される一方、基板（ｎ型ＧａＮ基板１１および支持基板３２）および発光素子層１２では吸収されない。

最後に、図６に示すように、ｎ型クラッド層１３の下面上にＩＴＯのｎ側透光性電極１６を形成するとともに、ｎ側透光性電極１６の下面上の所定の領域にパッド電極１７を形成する。このようにしてＬＥＤチップ３０が形成される。

第１実施形態では、上記のように、（０００−１）面からなる結晶成長面１２ａおよび（１１−２２）面からなる結晶成長面１２ｂが形成された発光素子層１２を備えることによって、上記の面方位を有する結晶成長面１２ａおよび１２ｂは平坦性を有するので、発光素子層１２内部における発光層１４の発するＬＥＤ光は、エッチングなどより微細な凹凸形状が形成された端面を透過する場合と異なり、結晶成長面１２ａ（（０００−１）面）および結晶成長面１２ｂ（（１１−２２）面）で散乱するのが抑制される。すなわち、発光層１４の発する光は、散乱などに伴う光量の減少が抑制された状態でＬＥＤチップ３０の外部に向けて出射される。この結果、ＬＥＤチップ３０の発光効率が低下するのを抑制することができる。

また、第１実施形態では、発光素子層１２と支持基板３２とを接合層３３を介して接合することによって、接合層３３により発光素子層１２と支持基板３２とを確実に接合することができる。

また、第１実施形態では、（０００−１）面からなる結晶成長面１２ａおよび（１１−２２）面からなる結晶成長面１２ｂを、発光素子層１２の結晶成長面からなるように構成することによって、結晶成長面１２ａおよび１２ｂの２種類の成長面（端面）を、それぞれ、発光素子層１２の結晶成長と同時に形成することができる。

また、第１実施形態では、結晶成長面１２ｂを（１１−２２）面からなるように構成することによって、たとえばｎ型ＧａＮ基板１１上に（１１−２２）面のようなファセットに該当しない側面（端面）を形成する場合の発光素子層１２の成長層の表面（主表面）と比較して、ｎ型ＧａＮ基板１１上に（１１−２２）面からなるファセット（結晶成長面１２ｂ）を形成する場合の成長層の表面（上面）が確実に平坦性を有するように形成することができる。また、結晶成長面１２ｂは、発光素子層１２の主表面よりも成長速度が遅いので、結晶成長によって、容易に結晶成長面１２ｂを形成することができる。

また、第１実施形態では、発光素子層１２の結晶成長面１２ｂを、発光素子層１２の主表面（（１１−２０）面））に対して傾斜して鈍角をなすように形成することによって、発光素子層１２の結晶成長面１２ａと結晶成長面１２ｂとが対向する領域（凹部２０）が、発光素子層１２から支持基板３２に向かって広がるように形成されるので、発光層１４からのＬＥＤ光を発光素子層１２の下面側（ｎ型クラッド層１３側）からＣ１方向（図６参照）に直接的に取り出すことに加えて、発光素子層１２の主表面に対して傾斜した結晶成長面１２ｂで反射させて発光素子層１２の下面側からＣ１方向に取り出すことができる。これにより、ＬＥＤチップ３０の発光効率をより向上させることができる。

また、第１実施形態では、発光素子層１２に、結晶成長面１２ａと結晶成長面１２ｂとからなる複数の凹部２０を形成することによって、発光素子層１２は凹部２０によって横方向（図９のＡ方向）に分離されるので、製造プロセスにおいて、発光素子層１２に支持基板３２を接合する際、および、発光素子層１２からｎ型ＧａＮ基板１１を剥離する際の応力に起因して、発光素子層１２にクラックが生じるのを抑制することができる。

また、第１実施形態では、成長用基板を、ＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板１１であるように構成することによって、窒化物系半導体からなるｎ型ＧａＮ基板１１上に発光素子層１２の結晶成長を利用して、（０００−１）面からなる結晶成長面１２ａおよび（１１−２２）面からなる結晶成長面１２ｂを有する発光素子層１２を、容易に形成することができる。

（第２実施形態）
図１０は、本発明の第２実施形態によるＬＥＤチップの構造を示した断面図である。図１１〜図１３は、それぞれ、図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図および平面図である。図１０〜図１３を参照して、この第２実施形態によるＬＥＤチップ４０の製造プロセスでは、上記第１実施形態と異なり、ｎ型ＧａＮ基板４１上にｎ型ＡｌＧａＮからなる下地層５０を形成した後、発光素子層４２を形成する場合について説明する。なお、ｎ型ＧａＮ基板４１は、本発明の「成長用基板」および「下地基板」の一例である。

この第２実施形態によるＬＥＤチップ４０は、（１１−２−２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ４０の形状は、平面的に見て（ＬＥＤチップ４０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。

ここで、第２実施形態におけるＬＥＤチップ４０の製造プロセスでは、図１１に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板４１上に、約２０ｎｍの厚みを有するＩｎ_０．３５Ｇａ_０．６５Ｎからなる剥離層３１と、約３μｍ〜約４μｍの厚みを有するＧｅドープのｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなる下地層５０とをこの順に成長させる。なお、下地層５０が結晶成長する際、ｎ型ＧａＮ基板４１の格子定数ｃ_１よりも下地層５０の格子定数ｃ_２が小さい（ｃ_１＞ｃ_２）ので、所定の厚みに達した下地層５０は、ｎ型ＧａＮ基板４１の格子定数ｃ_１に合わせようとして下地層５０の内部に引張応力Ｒ（図１１参照）が発生する。この結果、下地層５０が局所的にＡ方向に縮むのに伴って、下地層５０には、図１１に示すようなクラック５１が形成される。ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板４１の主表面の（１１−２−２）面とに平行な［１−１００］方向（Ｂ方向）に形成されやすい。なお、図１１では、下地層５０に自発的にクラック５１が形成される様子を模式的に示している。

また、クラック５１が形成されたｎ型ＧａＮ基板４１を平面的に見た場合、図１２に示すように、クラック５１は、ｎ型ＧａＮ基板４１のＡ方向と略直交する［１−１００］方向（Ｂ方向）に沿ってストライプ状に延びるように形成される。なお、クラック５１は、本発明の「凹部」の一例である。

その後、図１３に示すように、上記第１実施形態と同様の製造プロセスにより、下地層５０上に、約０．５μｍの厚みを有するｎ型ＧａＮからなるｎ型クラッド層４３と、約２ｎｍの厚みを有するＧａ_０．７Ｉｎ_０．３Ｎからなる井戸層（図示せず）と、Ｇａ_０．９Ｉｎ_０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷからなる発光層４４と、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層４５とを順次積層することにより、発光素子層４２を形成する。なお、発光素子層４２、ｎ型クラッド層４３、発光層４４およびｐ型クラッド層４５は、それぞれ、本発明の「窒化物系半導体層」の一例である。

この際、第２実施形態では、ｎ型ＧａＮ基板４１上に発光素子層４２を成長させた場合、［１−１００］方向にストライプ状に延びるクラック５１の内側面５１ａにおいて、発光素子層４２は、ｎ型ＧａＮ基板４１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００−１）面からなる結晶成長面（ファセット）４２ａを形成しながら結晶成長する。また、クラック５１の内側面５１ａに対向する内側面５１ｂ側では、発光素子層４２は、ｎ型ＧａＮ基板４１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１１−２２）面からなる結晶成長面（ファセット）４２ｂを形成しながら結晶成長する。なお、内側面５１ａおよび内側面５１ｂは、それぞれ、本発明の「凹部の一方の内側面」および「凹部の他方の内側面」の一例であり、結晶成長面４２ａおよび結晶成長面４２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。これにより、結晶成長面４２ａおよび４２ｂは、発光素子層４２の上面（主表面）に対してそれぞれ鈍角をなすように形成される。

なお、発光素子層４２を上述の方法により形成することによって、クラック５１などが無い平坦な基板上に積層された発光素子層４２に対してエッチング加工により結晶成長面４２ａまたは結晶成長面４２ｂに相当する端面を形成する場合と異なり、結晶成長面４２ａおよび４２ｂの形成にエッチング加工を必要としないので、ＬＥＤチップ４０の製造プロセスが簡素化される。また、結晶成長面４２ａおよび４２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層４４などに損傷が生じにくい。これにより、発光層１４からの光の取り出し効率を向上させることが可能である。

また、発光素子層４２が下地層５０上に結晶成長する際に、成長層の上面（発光素子層４２の主表面）が成長する成長速度よりも、クラック５１の内側面５１ａを起点とした結晶成長面４２ａおよびクラック５１の内側面５１ｂを起点とした結晶成長面４２ｂがそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記結晶成長面４２ａおよび結晶成長面４２ｂからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層４４を有する発光素子層４２の表面（上面）の平坦性をより向上させることが可能である。

その後、第１実施形態と同様の製造プロセスにより、図１０に示した第２実施形態によるＬＥＤチップ４０が形成される。

第２実施形態では、上記のように、（０００−１）面からなる結晶成長面４２ａおよび（１１−２２）面からなる結晶成長面４２ｂが形成された発光素子層４２を備えることによって、上記の面方位を有する結晶成長面４２ａおよび４２ｂは平坦性を有するので、発光素子層４２内部における発光層４４の発するＬＥＤ光は、エッチングなどより微細な凹凸形状が形成された端面を透過する場合と異なり、結晶成長面４２ａおよび４２ｂで散乱するのが抑制される。すなわち、発光層４４の発する光は、散乱などに伴う光量の減少が抑制された状態でＬＥＤチップ４０の外部に向けて出射される。この結果、ＬＥＤチップ４０の発光効率が低下するのを抑制することができる。

また、第２実施形態では、ｎ型ＧａＮ基板４１上にｎ型ＡｌＧａＮからなる下地層５０が形成されるとともに、ｎ型ＧａＮ基板４１の格子定数ｃ_１と、下地層５０の格子定数ｃ_２とが、ｃ_１＞ｃ_２の関係を有するように構成されており、発光素子層４２の結晶成長面４２ａおよび結晶成長面４２ｂを、それぞれ、クラック５１の内側面５１ａおよび５１ｂをそれぞれ起点として形成することによって、ｎ型ＧａＮ基板４１上に下地層５０を形成する際に、下地層５０の格子定数ｃ_２がｎ型ＧａＮ基板４１の格子定数ｃ_１よりも小さい（ｃ_１＞ｃ_２）ので、ｎ型ＧａＮ基板４１側の格子定数ｃ_１に合わせようとして下地層５０の内部に引張応力Ｒが生じる。この結果、下地層５０の厚みが所定の厚み以上の場合にはこの引張応力Ｒに耐え切れずに下地層５０にはクラック５１が形成される。これにより、下地層５０上に発光素子層４２の結晶成長面４２ａ（（０００−１）面）および結晶成長面４２ｂ（（１１−２２）面）をそれぞれ結晶成長させるための基準となる内側面５１ａおよび５１ｂを、容易に下地層５０に形成することができる。

また、第２実施形態では、発光素子層４２の結晶成長面４２ａ（（０００−１）面）および結晶成長面４２ｂ（（１１−２２）面）を、発光素子層４２の結晶成長面からなるように構成することによって、上記結晶成長面４２ａおよび結晶成長面４２ｂの２種類の平坦な結晶成長面（端面）を、それぞれ、発光素子層４２の結晶成長と同時に容易に形成することができる。

また、第２実施形態では、発光素子層４２の結晶成長面４２ａおよび４２ｂを、それぞれ、発光素子層４２の主表面（（１１−２−２）面））に対して傾斜して鈍角をなすように形成することによって、発光素子層４２の結晶成長面４２ａと４２ｂとが対向する領域（凹部２０）が、発光素子層４２から支持基板３２に向かって広がるように形成されるので、発光層４４からのＬＥＤ光を発光素子層４２の下面側（ｎ型クラッド層４３側）からＣ１方向（図１０参照）直接的に取り出すことに加えて、発光素子層４２の主表面に対して傾斜した結晶成長面４２ａおよび４２ｂでそれぞれ反射させて発光素子層４２の下面側からＣ１方向に取り出すことができる。これにより、ＬＥＤチップ４０の発光効率をより向上させることができる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
図１４は、本発明の第３実施形態によるＬＥＤチップの構造を説明するための断面図である。図１５〜図１７は、図１４に示した第３実施形態によるＬＥＤチップの製造プロセスを説明するための平面図および断面図である。図１１および図１４〜図１７を参照して、この第３実施形態によるＬＥＤチップ６０の製造プロセスでは、上記第２実施形態と異なり、ｎ型ＧａＮ基板６１上の下地層５０に破線状のスクライブ傷７０を形成することによってクラックの発生位置が制御されたクラック７１を形成する場合について説明する。なお、ｎ型ＧａＮ基板６１は、本発明の「成長用基板」および「下地基板」の一例であり、クラック７１は、本発明の「凹部」の一例である。

この第３実施形態によるＬＥＤチップ６０は、（１−１０−２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ６０の形状は、平面的に見て（ＬＥＤチップ６０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。

ここで、第３実施形態におけるＬＥＤチップ６０の製造プロセスでは、図１１に示した場合と同様に、ｎ型ＧａＮ基板６１（図１７参照）上に、約２０ｎｍの厚みを有するＩｎ_０．３５Ｇａ_０．６５Ｎからなる剥離層３１、約３μｍの厚みを有するとともにＧｅドープのｎ型ＧａＮからなるｎ型コンタクト層６２、および上記した第２実施形態の厚み（約３μｍ〜約４μｍ）よりも薄い臨界膜厚程度の厚みを有するｎ型ＡｌＧａＮからなる下地層５０をこの順に成長させる。この際、下地層５０には、第２実施形態と同様の作用によって内部に引張応力Ｒ（図１７参照）が発生する。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。

この後、図１５に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層５０にＡ方向と略直交する［１１−２０］方向（Ｂ方向）に、約５０μｍの間隔で破線状のスクライブ傷７０を形成する。また、スクライブ傷７０は、Ａ方向に、間隔Ｌ２（Ｌ２＝約１００μｍ）のピッチで複数形成される。これにより、図１６に示すように、下地層５０には、破線状のスクライブ傷７０を起点として、スクライブ傷７０が形成されていない下地層５０の領域にクラックが進行する。この結果、下地層５０をＢ方向に分断する略直線状のクラック７１（図１６参照）が形成される。

また、その際、スクライブ傷７０も、深さ方向（図１７のＣ１方向）に分割が進む。これにより、クラック７１には、下地層５０とｎ型コンタクト層６２との界面近傍まで達する内側面７１ａ（破線で示す）が形成される。なお、内側面７１ａは、本発明の「凹部の一方の内側面」の一例である。

その後、上記第２実施形態と同様の製造プロセスにより、下地層５０上に、ｎ型クラッド層４３と、約２ｎｍの厚みを有するＧａ_０．７Ｉｎ_０．３Ｎからなる井戸層（図示せず）と、Ｇａ_０．９Ｉｎ_０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷからなる発光層４４と、ｐ型クラッド層４５とを順次積層することにより、発光素子層４２（図１４参照）を形成する。

この際、ｎ型ＧａＮ基板６１上の発光素子層４２には、ｎ型ＧａＮ基板６１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００−１）面からなる結晶成長面４２ｃ（図１４参照）と、ｎ型ＧａＮ基板６１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１−１０１）面からなる結晶成長面４２ｄ（図１４参照）とが形成される。なお、結晶成長面４２ｃおよび結晶成長面４２ｄは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。

なお、第３実施形態によるその他の製造プロセスは、上記第２実施形態と同様である。このようにして、図１４に示した第３実施形態によるＬＥＤチップ６０が形成される。

第３実施形態の製造プロセスでは、上記のように、クラック７１の形成の際に、ｎ型ＧａＮ基板６１上に下地層５０を臨界膜厚程度の厚みに形成した後、下地層５０に対して、［１１−２０］方向（Ｂ方向）に延びる複数の破線状（約５０μｍ間隔）のスクライブ傷７０をＡ方向に間隔Ｌ２（＝約１００μｍ）のピッチで形成する工程を備えることによって、下地層５０には、破線状のスクライブ傷７０を起点としてＢ方向に平行に、かつ、Ａ方向に沿って等間隔のクラック７１が形成される。すなわち、上記第２実施形態のように、自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、発光面積が揃ったＬＥＤチップ６０（図１４参照）を形成することができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。

（第４実施形態）
図１８は、本発明の第４実施形態によるＬＥＤチップの構造を示した断面図である。図１９〜図２２は、図１８に示した第４実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。図１８〜図２２を参照して、この第４実施形態によるＬＥＤチップ８０の製造プロセスでは、上記第１実施形態と異なり、ｍ面（（１−１００）面）からなる主表面を有する発光素子層１２を形成する場合について説明する。

この第４実施形態によるＬＥＤチップ８０は、ｍ面（（１−１００）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ８０の形状は、平面的に見て（ＬＥＤチップ８０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。

また、ＬＥＤチップ８０は、図１８に示すように、ＣｕＷからなる支持基板８２上に、ｎ側電極８３が下面上に形成された発光素子層１２が接合層３３を介して接合されている。また、発光素子層１２の上面上には、ＩＴＯのｐ側透光性電極８４およびパッド電極１７が形成されている。なお、第４実施形態によるＬＥＤチップ８０のその他の構造は、上記第１実施形態と同様である。

また、第４実施形態におけるＬＥＤチップ８０の製造プロセスでは、図１９に示すように、まず、ｍ面（（１−１００）面）からなる主表面を有するとともに約１００μｍの厚みを有するｎ型ＧａＮ基板８１上に、約３μｍ〜約４μｍの厚みを有するアンドープのＡｌ_０．０５Ｇａ_０．９５Ｎからなる下地層５０を成長させる。その際、上記第２実施形態と同様に、ｎ型ＧａＮ基板８１と下地層５０との格子定数差によるクラック５１が下地層５０に形成される。なお、ｎ型ＧａＮ基板８１は、本発明の「成長用基板」および「下地基板」の一例である。ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板８１の主表面の（１−１００）面とに平行な［１１−２０］方向（Ｂ方向）に形成されやすい。

その後、上記第１実施形態と同様の製造プロセスにより、下地層５０上に、約２０ｎｍの厚みを有するＩｎ_０．３５Ｇａ_０．６５Ｎからなる剥離層３１と、約３μｍの厚みを有するｎ型Ａｌ_０．０３Ｇａ_０．９７Ｎからなるｎ型クラッド層１３と、約２ｎｍの厚みを有するＧａ_０．７Ｉｎ_０．３Ｎからなる井戸層（図示せず）と、Ｇａ_０．９Ｉｎ_０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷ構造からなる発光層１４と、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層１５とを順次積層することにより、発光素子層１２（図１９参照）を形成する。

この際、第４実施形態では、ｎ型ＧａＮ基板８１上に発光素子層１２を成長させた場合、［１１−２０］方向（Ｂ方向）に延びるクラック５１の（０００−１）面からなる内側面５１ａにおいて、発光素子層１２は、クラック５１の（０００−１）面を引き継ぐように［１−１００］方向（Ｃ２方向）に延びる（０００−１）面からなる結晶成長面１２ｃを形成しながら結晶成長する。また、クラック５１の（０００−１）面に対向する（０００１）面（内側面５１ｂ）側では、発光素子層１２は、［１−１００］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１−１０１）面からなる結晶成長面（ファセット）１２ｄを形成しながら結晶成長する。これにより、結晶成長面１２ｄは発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。なお、結晶成長面１２ｃおよび結晶成長面１２ｄは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。

また、第４実施形態の製造プロセスでは、図１９に示すように、発光素子層１２の結晶成長面１２ｃ（（０００−１）面）と結晶成長面１２ｄ（（１−１０１）面）とによって略Ｖ字形状に形成された凹部２０（クラック５１を含むクラック５１の上部の領域）を埋めるように発光波長に対して透明なＳｉＯ_２などの絶縁膜２２を形成する。

その後、図２０に示すように、発光素子層１２のｐ型クラッド層１５側に一時的な支持基板８５を接合する。一時的な支持基板８５として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を発光素子層１２に接着する。その後、図２１に示すように、上記第１実施形態と同様の製造プロセスによりｎ型ＧａＮ基板８１を剥がす。その後、図２２に示すように、ｎ型クラッド層１３の下面上に、ｎ型クラッド層１３から近い順に約１０ｎｍの厚みを有するＡｌ、約２０ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＷからなるｎ側電極８３を形成する。さらに、ＡｕＳｎの接合層３３を介して、ＣｕＷからなる支持基板８２を接合する。その後、一時的な支持基板８５を剥がし、ｐ型クラッド層１５上に、ｐ側透光性電極８４（図１８参照）およびパッド電極１７（図１８参照）を順次形成する。ｐ側透光性電極８４としては、たとえば、約５ｎｍの厚みを有するＰｄと約５ｎｍの厚みを有するＡｕとをｐ型クラッド層１５側から順次積層して形成する。このようにして、図１８に示したＬＥＤチップ８０が形成される。

第４実施形態では、上記のように、（０００−１）面からなる結晶成長面１２ｃおよび（１−１０１）面からなる結晶成長面１２ｄが形成された発光素子層１２を備えることによって、上記の面方位を有する結晶成長面１２ｃおよび１２ｄは平坦性を有するので、発光素子層１２内部における発光層１４の発するＬＥＤ光は、結晶成長面１２ｃおよび１２ｄで散乱するのが抑制される。すなわち、発光層１４の発する光は、散乱などに伴う光量の減少が抑制された状態でＬＥＤチップ８０の外部に向けて出射される。この結果、ＬＥＤチップ８０の発光効率が低下するのを抑制することができる。

また、第４実施形態では、発光素子層１２の結晶成長面１２ｄを、発光素子層１２の主表面（（１−１００）面））に対して傾斜して鈍角をなすように形成することによって、発光素子層１２の結晶成長面１２ｃと１２ｄとが対向する領域（凹部２０）が、発光素子層１２から支持基板８２に向かって狭まるように形成されるので、発光層１４からのＬＥＤ光を発光素子層１２の上面側（ｐ型クラッド層１５側）のみならず、発光素子層１２の主表面に対して傾斜した結晶成長面１２ｄを通してＣ２方向（図１８参照）に容易に取り出すことができる。これにより、ＬＥＤチップ８０の発光効率をより向上させることができる。

なお、第４実施形態によるＬＥＤチップ８０のその他の効果は、上記第１および第２実施形態と同様である。

（第５実施形態）
図２３は、本発明の第５実施形態によるＬＥＤチップの構造を示した断面図である。図２４は、図２３に示した第５実施形態によるＬＥＤチップの製造プロセスを示した断面図である。図２３および図２４を参照して、この第５実施形態によるＬＥＤチップ９０の製造プロセスでは、上記第１実施形態と異なり、ｍ面（（１−１００）面）からなる主表面を有するｎ型４Ｈ−ＳｉＣ基板９１（図２４参照）上に、発光素子層９２を形成する場合について説明する。なお、ｎ型４Ｈ−ＳｉＣ基板９１および発光素子層９２は、それぞれ、本発明の「成長用基板」および「窒化物系半導体層」の一例である。

この第５実施形態によるＬＥＤチップ９０は、ｍ面（（１−１００）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ９０の形状は、平面的に見て（ＬＥＤチップ９０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。

また、ＬＥＤチップ９０は、図２３に示すように、発光素子層９２が形成されている。また、発光素子層９２には、約０．５μｍの厚みを有するｎ型Ａｌ_０．０３Ｇａ_０．９７Ｎからなるｎ型クラッド層９３と、約２ｎｍの厚みを有するＧａ_０．７Ｉｎ_０．３Ｎからなる井戸層（図示せず）と、Ｇａ_０．９Ｉｎ_０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷ構造からなる発光層９４とが形成されている。また、発光層９４上には、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層９５が形成されている。なお、ｎ型クラッド層９３、発光層９４およびｐ型クラッド層９５は、それぞれ、本発明の「窒化物系半導体層」の一例である。

ここで、第５実施形態におけるＬＥＤチップ９０の製造プロセスでは、図２４に示すように、ｎ型クラッド層９３からｐ型クラッド層９５にかけて、発光素子層９２の（０００−１）面からなる結晶成長面９２ａと、（１−１０１）面からなる結晶成長面９２ｂとによって凹部２０が形成されている。なお、結晶成長面９２ａおよび結晶成長面９２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。また、結晶成長面９２ａは、ｎ型４Ｈ−ＳｉＣ基板９１の主表面に予め形成された溝部９６の（０００−１）面からなる内側面９６ａを引き継ぐように、ｎ型４Ｈ−ＳｉＣ基板９１の主表面に対して略垂直な方向（［１−１００］方向）に伸びるように形成されている。また、結晶成長面９２ｂは、溝部９６の内側面９６ｂを起点とした傾斜面からなり、発光素子層９２の上面（主表面）に対して鈍角をなすように形成されている。なお、溝部９６、内側面９６ａおよび９６ｂは、それぞれ、本発明の「凹部」、「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。なお、図２４では、図示の関係上、内側面９６ａおよび内側面９６ｂの符号を図中の一部の溝部９６にのみ記載している。

また、図２３に示すように、ｎ型クラッド層９３の下面上には、ＩＴＯのｎ側透光性電極１６が形成されている。また、ｎ側透光性電極１６上の一部の領域には、Ａｕからなるパッド電極１７が形成されている。また、略Ｖ字形状に形成された凹部２０（図２４参照）を埋めるように発光波長に対して透明なＳｉＯ_２などの絶縁膜２２が形成されている。また、絶縁膜２２の上面とｐ型クラッド層９５の上面とを覆うようにｐ側電極１８が形成されている。また、ｐ側電極１８上には、ＡｕＳｎからなる接合層３３を介して、約１００μｍの厚みを有するＣｕＷからなる支持基板３２が接合されている。

なお、第５実施形態によるＬＥＤチップ９０のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第５実施形態の効果についても、上記第１実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１実施形態によるＬＥＤチップ３０では、ｎ型ＧａＮ基板のａ面（（１１−２０）面）からなる主表面に溝部２１を形成した後に発光素子層１２を結晶成長させた例について示したが、本発明はこれに限らず、たとえばｍ面（（１−１００）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な主表面に溝部（凹部）を形成した状態で発光素子層を結晶成長させてもよい。

また、上記第４実施形態によるＬＥＤチップ８０では、ｎ型ＧａＮ基板８１と下地層５０との格子定数差を利用して下地層５０に自発的にクラック５１が形成されるのを利用した例について示したが、本発明はこれに限らず、上記第３実施形態と同様に、ｎ型ＧａＮ基板上の下地層に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラックを形成するようにしてもよい。

また、上記第２〜第４実施形態によるＬＥＤチップでは、下地基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型ＧａＮ基板上にＡｌＧａＮからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてＩｎＧａＮ基板を用いるとともに、ＩｎＧａＮ基板上にＧａＮまたはＡｌＧａＮからなる下地層を形成してもよい。

また、上記第２および第４実施形態によるＬＥＤチップでは、ｎ型ＧａＮ基板と下地層との格子定数差によって下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、下地層５０（図１２参照）のＢ方向（図１２参照）の両端部（ｎ型ＧａＮ基板４１のＢ方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラックを容易に導入することができる。

また、上記第３実施形態によるＬＥＤチップでは、下地層５０にクラック導入用のスクライブ傷７０を破線状（約５０μｍ間隔）に形成した例について示したが、本発明はこれに限らず、下地層５０のＢ方向（図１５参照）の両端部（ｎ型ＧａＮ基板６１の端部に対応する領域）にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラックを容易に導入することができる。

また、上記第３〜第５実施形態によるＬＥＤチップでは、略Ｖ字形状の凹部２０に絶縁膜２２を埋め込んだ例について示したが、本発明はこれに限らず、上記第１および第２実施形態と同様に、発光素子層の第１側面または第２側面上を覆うように略Ｖ字形状に絶縁膜を形成するとともに、絶縁膜上に反射膜を兼ねる電極を形成してもよい。

１ 第１半導体（成長用基板、窒化物系半導体層）
２ 発光層（窒化物系半導体層）
３ 第２半導体（窒化物系半導体層）
７ 成長用基板
１１ ｎ型ＧａＮ基板（成長用基板）
１２、４２、９２ 発光素子層（窒化物系半導体層）
１２ａ、１２ｃ、４２ａ、４２ｃ、９２ａ 結晶成長面（第１側面）
１２ｂ、１２ｄ、４２ｂ、４２ｄ、９２ｂ 結晶成長面（第２側面）
１３、４３、９３ ｎ型クラッド層（窒化物系半導体層）
１４、４４、９４ 発光層（窒化物系半導体層）
１５、４５、９５ ｐ型クラッド層（窒化物系半導体層）
２１、９６ 溝部（凹部）
２１ａ、５１ａ、７１ａ、９６ａ 内側面（凹部の一方の内側面）
２１ｂ、５１ｂ、７１ｂ、９６ｂ 内側面（凹部の他方の内側面）
４１、６１、８１ ｎ型ＧａＮ基板（成長用基板、下地基板）
３３ 接合層
５０ 下地層
５１、７１ クラック（凹部）
９１ ｎ型４Ｈ−ＳｉＣ基板（成長用基板）

Claims (6)

1. 第１側面と、前記第１側面と対向する領域に第２側面とを含む窒化物系半導体層と、前記窒化物系半導体層に接合される支持基板と、を備え、
   前記窒化物系半導体層の主表面の法線方向は、それぞれ、［１１−２０］方向と略［１０−１０］方向とを結ぶ線（［Ｃ＋Ｄ、Ｃ、−２Ｃ−Ｄ、０］方向（Ｃ≧０およびＤ≧０であり、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数））、および、［１１−２０］方向と略［１１−２−５］方向とを結ぶ線（［１、１、−２、−Ｅ］方向（０≦Ｅ≦５））、および、［１０−１０］方向と略［１０−１−４］方向とを結ぶ線（［１、−１、０、−Ｆ］方向（０≦Ｆ≦４））、および、略［１１−２−５］方向と略［１０−１−４］方向とを結ぶ線（［Ｇ＋Ｈ、Ｇ、−２Ｇ−Ｈ、−５Ｇ−４Ｈ］方向（Ｇ≧０およびＨ≧０であり、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））によって囲まれる範囲にあり、
   少なくとも前記第１側面または前記第２側面のいずれか一方は、前記窒化物系半導体層の主表面に対して傾斜するように形成されている、窒化物系半導体発光ダイオード。
2. 前記第１側面および前記第２側面は、前記窒化物系半導体層の主表面に対して傾斜するように形成されている、請求項１に記載の窒化物系半導体発光ダイオード。
3. 前記第１側面は、（０００−１）面からなる、請求項１または２に記載の窒化物系半導体発光ダイオード。
4. 前記窒化物系半導体層と前記支持基板とは、接合層を介して接合されている、請求項１〜３のいずれか１項に記載の窒化物系半導体発光ダイオード。
5. 前記第１側面および前記第２側面は、前記窒化物系半導体層の結晶成長面からなる、請求項１〜４のいずれか１項に記載の窒化物系半導体発光ダイオード。
6. 前記第２側面は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる、請求項１〜５のいずれか１項に記載の窒化物系半導体発光ダイオード。
   

Images