JP2007266574A - 半導体レーザ素子及び半導体レーザ素子の製造方法 - Google Patents

半導体レーザ素子及び半導体レーザ素子の製造方法 Download PDF

Info

Publication number
JP2007266574A
JP2007266574A JP2006356579A JP2006356579A JP2007266574A JP 2007266574 A JP2007266574 A JP 2007266574A JP 2006356579 A JP2006356579 A JP 2006356579A JP 2006356579 A JP2006356579 A JP 2006356579A JP 2007266574 A JP2007266574 A JP 2007266574A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor laser
plane
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006356579A
Other languages
English (en)
Other versions
JP2007266574A5 (ja
Inventor
Masayuki Hata
雅幸 畑
Takashi Kano
隆司 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006356579A priority Critical patent/JP2007266574A/ja
Priority to US11/711,051 priority patent/US20070200177A1/en
Publication of JP2007266574A publication Critical patent/JP2007266574A/ja
Publication of JP2007266574A5 publication Critical patent/JP2007266574A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】リッジ部の側面の角度を容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を提供する。
【解決手段】半導体レーザ素子は、活性層６と、活性層６上に形成され、ウルツ鉱型結晶構造を有するｐ側半導体層とを備える。活性層６の主面は、ｐ側半導体層の（０００１）面と略垂直であり、ｐ側半導体層における電流通路部は、ｐ側半導体層の（０００１）面と略平行な結晶方位に延びる。また、電流通路部の側面となる第１側面と主面とのなす内側の角度と、第１側面と対向する第２側面と主面とのなす内側の角度とは、異なる。
【選択図】図１

Description

本発明は、半導体レーザ素子及び半導体レーザ素子の製造方法に関する。
従来、活性層上に、電流狭窄を行うための凸状のリッジ部を有する半導体層が形成された半導体レーザ素子が知られている。そして、従来では、リッジ部の幅が大きくなると、レーザ発振時に水平横モードが基本モードから１次モード以上の高次モードに移りやすくなる。このように、水平横モードが高次モードになると、電流−光出力特性にキンク（電流−光出力特性の曲がり）が発生するので、高出力動作時に良好なレーザ特性を得ることが困難になるという不都合がある。そこで、従来では、キンクの発生を抑制するために、レーザ発振時に水平横モードが高次モード（１次モード以上）になるのを抑制する技術が提案されている（例えば、特許文献１参照。）。
上記特許文献１には、リッジ部の幅の大きさと、リッジ部の下部とリッジ部の側面側との発振波長に対する実効屈折率の差とを最適値に設定することによって、水平横モードが高次モードになるのを抑制する技術が開示されている。なお、特許文献１では、リッジ部の側面側に位置する半導体層の厚みを調節することによって、リッジ部の下部とリッジ部の側面側との発振波長に対する実効屈折率の差を制御している。また、特許文献１では、リッジ部の一方の側面側の実効屈折率と、他方の側面側の実効屈折率とが同じ値になるように制御している。
しかしながら、上記特許文献１では、水平横モードが高次モードになるのを抑制するためのリッジ部の幅の大きさの最適値が、小さくなり過ぎる場合があるという不都合がある。この場合には、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積が減少するので、半導体層と電極層との間のコンタクト抵抗が高くなるという不都合が生じる。その結果、上記特許文献１では、キンクの発生を抑制できたとしても、コンタクト抵抗が高くなることにより素子の動作電圧が増大するという問題点がある。
この問題を解決するため、リッジ部の第２側面と活性層の表面とがなすリッジ部の内側の角度が、リッジ部の第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有するように構成するとともに、リッジ部の第１側面側の発振波長に対する第１実効屈折率を、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高くするように構成された半導体レーザが提案されている（例えば、特許文献２参照。）。
この半導体レーザ素子では、リッジ部の第１側面側の第１実効屈折率とリッジ部の第２側面側の第２実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンクの発生を抑制しながら、リッジ部の幅を大きくすることができる。この場合、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積を増大させることができるので、半導体層と電極層との間のコンタクト抵抗を低くすることができる。これにより、キンクの発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。
特開２００２−２９９７６５号公報 特開２００６−１９４５６号公報
しかしながら、窒化物系半導体のように加工が容易でない材料を用いた半導体レーザでは、加工が容易ではないために、リッジ部の第２側面と活性層の表面とがなすリッジ部の内側の角度が、リッジ部の第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有するように構成することが容易ではないという問題点がある。
そこで、本発明は、上記の課題に鑑み、リッジ部の側面の角度を容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子及び半導体レーザ素子の製造方法を提供することを目的とする。
本発明の第１の特徴は、活性層と、活性層上に形成され、ウルツ鉱型結晶構造を有する半導体層とを備える半導体レーザ素子であって、（ａ）活性層の主面は、半導体層の（０００１）面と略垂直であり、（ｂ）半導体層における電流通路部は、半導体層の（０００１）面と略平行な結晶方位に延び、（ｃ）電流通路部の側面となる第１側面と主面とのなす内側の角度と、第１側面と対向する第２側面と主面とのなす内側の角度とは、異なる半導体レーザ素子であることを要旨とする。
第１の特徴に係る半導体レーザ素子によると、電流通路部の側面となる第１側面と主面とのなす内側の角度と、第１側面と対向する第２側面と主面とのなす内側の角度とは、異なることにより、活性層の第１側面側の発振波長に対する実効屈折率と、第２側面側の発振波長に対する実効屈折率とを互いに異なるようにすることができる。この結果、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンクの発生を抑制しながら、リッジ部の幅を大きくすることができる。この場合、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積を増大させることができるので、半導体層と電極層との間のコンタクト抵抗を低くすることができる。これにより、キンクの発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。このように、半導体層の（０００１）面と略平行な結晶方位に延びる電流通路部を有し、活性層の主面を、半導体層の（０００１）面と略垂直とするためには、一般的に、電流通路部の延びる結晶方位を［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向とし、活性層の主面を（Ｈ、Ｋ、−Ｈ−Ｋ、０）面とすればよい。また、活性層の主面を（Ｈ、Ｋ、−Ｈ−Ｋ、０）面とするためには、基板の面方位を（Ｈ、Ｋ、−Ｈ−Ｋ、０）面とすればよい。
また、半導体層は、窒化物系半導体からなるとともに、第１側面はＮ極性面からなり、第２側面はＧａ極性面からなってもよい。ここで、「Ｎ極性面」には、（０００−１）Ｎ面及び（０００−１）Ｎ面からオフした面が含まれ、「Ｇａ極性面」には、（０００１）Ｇａ面及び（０００１）Ｇａ面からオフした面が含まれる。
この半導体レーザ素子によると、第１側面と第２側面とが互いにＮ極性面、Ｇａ極性面からなるので、異方性エッチングを用いることにより、容易に角度の異なる第１側面と第２側面とを得ることができる。
また、半導体層の（０００１）面と略平行な結晶方位に延びる電流通路部を有し、活性層の主面は、半導体層の（０００１）面と略垂直であることにより、第１側面と主面とのなす内側の角度と、第２側面と主面とのなす内側の角度とは異なる構造、すなわち、第１側面と第２側面は異なる面方位を有する構造を容易に作製することができる。
また、第１の特徴に係る半導体レーザ素子において、半導体層は、第１側面と第２側面とを有する凸部を備えてもよい。
この半導体レーザ素子によると、凸部の下部の活性層の発振波長に対する実効屈折率と、凸部の側面の下部の発振波長に対する実効屈折率との差を小さくすることができる。この結果、高次水平横モードの発生を抑制する効果がより大きくなる。
また、第１の特徴に係る半導体レーザ素子において、凸部の両側に続く平坦部の厚みは、凸部の両側で異なってもよい。
この半導体レーザ素子によると、凸部の両側に続く平坦部の厚みが、凸部の両側で異なっていることにより、活性層の第１側面側の発振波長に対する実効屈折率と、第２側面側の発振波長に対する実効屈折率との差を大きくすることができる。この結果、高次水平横モードの発生を抑制する効果がより大きくなる。
また、第１の特徴に係る半導体レーザ素子において、活性層の側面は、電流通路部の側面と同一面上に形成されてもよい。
この半導体レーザ素子によると、側面の発振波長に対する実効屈折率は、活性層の側面に配置された活性層以外の層（片側は、空気層であってもよい）の屈折率の影響を大きく受けるので、活性層の第１側面側の発振波長に対する実効屈折率と、第２側面側の発振波長に対する実効屈折率との差を大きくすることができる。この結果、高次水平横モードの発生を抑制する効果がより大きくなる。
また、第１の特徴に係る半導体レーザ素子において、活性層の主面は、半導体層の（１１−２０）面と略平行であり、半導体層の（１−１００）面と平行な劈開面を共振器端面として有してもよい。この半導体レーザ素子によると、劈開により平坦な共振器面を容易に形成できるとともに、活性層へピエゾ電場が印可されることを抑制することができる。この結果、より素子の動作電圧を低減することができる。
また、第１の特徴に係る半導体レーザ素子において、基板は、六方晶構造を有する半導体からなり、活性層は、基板の（１１−２０）面上に形成されてもよい。ここで、「（１１−２０）面」には、オフ基板も含まれる。このような半導体基板を用いることにより、本発明に係る半導体レーザ素子を容易に形成することができる。
本発明の第２の特徴は、活性層と、活性層上に形成され、ウルツ鉱型結晶構造を有する半導体層とを備える半導体レーザ素子の製造方法であって、（ａ）半導体層の（０００１）面と略垂直の主面を有する活性層上に、半導体層を形成する工程と、（ｂ）半導体層に、半導体層の（０００１）面と略平行な結晶方位に延びる電流通路部を形成する工程とを備え、（ｃ）電流通路部を形成する工程は、当該電流通路部の側面となる第１側面と、該第１側面と対向する第２側面とを、異方性エッチングにより互いに異なる面方位に形成する工程を含む半導体レーザ素子の製造方法であることを要旨とする。
第２の特徴に係る半導体レーザ素子の製造方法によると、電流通路部の側面の角度を左右非対称になるよう容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を製造することができる。
このように、電流通路部の側面となる第１側面と、第１側面と対向する第２側面とを互いに異なる面方位に形成するためには、等方性エッチングにより、まず電流通路部の側面となる第１側面と、第１側面と対向する第２側面とを形成した後、アルカリ水溶液などの異方性エッチャントにより、第１側面及び第２側面をエッチングしてもよい。この場合、ウェットエッチングで第１側面及び第２側面をエッチングすることで、両側面の表面の結晶欠陥を低減する効果も期待できる。
本発明によると、リッジ部の側面の角度を容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子及び半導体レーザ素子の製造方法を提供することができる。
次に、図面を用いて、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（第１実施形態）
図１は、本発明の第１実施形態に係るＧａＮ系半導体レーザ素子の構造を示した断面図であり、図２は、図１に示した第１実施形態に係るＧａＮ系半導体レーザ素子の活性層の詳細図である。まず、図１および図２を参照して、第１実施形態に係るＧａＮ系半導体レーザ素子の構造について説明する。第１実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。
第１実施形態では、図１に示すように、約１００μｍの厚さを有するとともに、約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮ（１１−２０）面オフ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型ＧａＮ（１１−２０）面オフ基板１は（１１−２０）面から［０００−１］方向に０．３°オフされている。また、ｎ型ＧａＮ（１１−２０）面オフ基板１には、［１−１００］方向に延びる深さ約０．５μｍ、幅約２０μｍの溝が形成されている。この溝は、半導体レーザ素子の両端部に位置する。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層３が形成されている。
ｎ型クラッド層３上には、約５ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.16Ｇａ0.84Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５が形成されている。
ｎ型光ガイド層５上には、活性層６が形成されている。この活性層６は、図２に示すように、約２０ｎｍの厚みを有するアンドープＩｎ0.02Ｇａ0.98Ｎからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎ0.15Ｇａ0.85Ｎからなる３層の井戸層６ｂとが交互に積層された多重量子井戸（ＭＱＷ）構造を有する。
また、図１に示すように、活性層６上には、約１００ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７が形成されている。ｐ型光ガイド層７上には、約２０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.16Ｇａ0.84Ｎからなるｐ型キャップ層８が形成されている。
ｐ型キャップ層８上には、凸部と、凸部の両側に続く平坦部とを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層９が形成されている。
このｐ型クラッド層９の平坦部の厚みは、凸部の両側で異なり、図１に示す断面において、凸部の左側で約１０ｎｍ、凸部の右側で約８０ｎｍである。また、ｐ型クラッド層９の上面から平坦部の下面までの高さは、約３２０ｎｍであり、凸部の幅は、１．７５μｍである。
ｐ型クラッド層９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ0.02Ｇａ0.98Ｎからなるｐ型コンタクト層１０が形成されている。
このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、一方の側面１１ａと、一方の側面１１ａと対向する他方の側面１１ｂとを有するリッジ部１１が構成されている。また、リッジ部１１は、下部において１．７５μｍの幅を有し、［１−１００］方向に延びる形状で形成されている。なお、ｐ型光ガイド層７、ｐ型キャップ層８、ｐ型クラッド層９およびｐ型コンタクト層１０からなるｐ型半導体層は、本発明の「半導体層」の一例である。また、側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。また、リッジ部１１は、本発明の「電流通路部」の一例である。
また、電流通路部の側面となる側面１１ａと活性層６の主面とのなす内側の角度と、側面１１ｂと活性層６の主面とのなす内側の角度とは、異なる。ここで、第１実施形態では、側面１１ａは、（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有している。一方、側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有している。ここで、側面１１ａの活性層６の主面に対する傾斜角度を、側面１１ｂの活性層６の主面に対する傾斜角度より小さくすることで、側面１１ａ付近の下部の活性層６の実効屈折率を、側面１１ｂ付近の下部の活性層６の実効屈折率より小さくすることができる。
また、リッジ部１１を構成するｐ型コンタクト層１０上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１２が形成されている。ｐ側オーミック電極１２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ2膜（絶縁膜）からなる電流狭窄層１３が形成されている。電流狭窄層１３上の所定領域には、ｐ側オーミック電極１２の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１４が形成されている。
また、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１６が形成されている。このｎ側電極１６は、ｎ型ＧａＮ基板１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。
また、リッジ部の両端部には、｛１−１００｝面の劈開面からなる共振器面が形成されている。レーザ光の出射面側の共振器面上には、反射率５％の誘電体多層膜が形成され、反対側の共振器面上には、反射率９５％の誘電体多層膜が形成されている。
次に、リッジ部の一方の側面側と他方の側面側とで実効屈折率が異なる場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を調べた結果について説明する。なお、比較例として、リッジ部の一方の側面側と他方の側面側とで実効屈折率が同じ場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法も調べた。
図３は、リッジ部の一方の側面側と他方の側面側とで実効屈折率が異なる場合において、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。図４は、リッジ部の一方の側面側と他方の側面側とで実効屈折率が同じ場合（比較例）において、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。なお、図３は、発振波長が４１０ｎｍの光に対して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１２の場合のグラフである。また、図４は、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じ場合のグラフである。また、図３および図４中の領域Ｆ１，Ｆ２，Ｆ３およびＦ４は、それぞれ、カットオフ領域、０次モードのみ存在する領域、１次モードまで存在する領域および２次モードまで存在する領域である。また、図４中の領域Ｆ５およびＦ６は、３次モードまで存在する領域および４次モードまで存在する領域である。ここで、高次モードとは、１次以上のモードである。また、図３および図４の横軸には、リッジ部の幅の寸法がとられており、縦軸には、リッジ部の下部とリッジ部の側面側との実効屈折率の差がとられている。ただし、図３のリッジ部の側面側とは、実効屈折率が高い側である。
まず、図３を参照して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１２の場合において、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００５であれば、リッジ部の幅が１．９５μｍ以下の場合、０次モードのみの水平横モード（Ｆ２領域）が存在することが判明した（図３中の○）。この場合、リッジ部の下部と、実効屈折率の低い側のリッジ部の側面側との実効屈折率の差は、０．０１７である。なお、第１実施形態において、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差は０．０１２より小さく、リッジ部の幅は１．９５μｍより小さく設定する必要がある。
その一方、図４を参照して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じ場合（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００５であり、リッジ部の幅が１．９５μｍであれば、１次モード（Ｆ３領域）までの水平横モードが存在することが判明した（図４中の△）。この場合、０次モード（Ｆ２領域）のみの水平横モードが存在するためには、リッジ部の幅を１．６４μｍ以下にする必要がある。また、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．０１７であり、リッジ部の幅が１．９５μｍであれば、２次モード（Ｆ４領域）までの水平横モードが存在することが判明した（図４中の□）。この場合、０次モード（Ｆ２領域）のみの水平横モードが存在するためには、リッジ部の幅を０．７９μｍ以下にする必要がある。
次に、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１２の場合において、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００５だけ低く、かつ、リッジ部の幅が１．９５μｍであるＧａＮ系半導体レーザ素子のビームの水平広がり角を調べたところ、ビームの水平広がり角は、約８．８°であった。その一方、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであるＧａＮ系半導体レーザ素子（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００５の場合、ビームの水平広がり角は、約７．７°であった。これにより、高次水平横モードの発生を抑制しながら、ビームの水平広がり角を大きくすることができる。
第１実施形態では、側面１１ａの活性層の主面に対する傾斜角度を、側面１１ｂの活性層の主面に対する傾斜角度より小さくすることで、側面１１ａ付近の下部の活性層の実効屈折率を、側面１１ｂ付近の下部の活性層の実効屈折率より小さくしたので、リッジ部１１の側面１１ａ側の実効屈折率とリッジ部１１の側面１１ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部１１の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンクの発生を抑制しながら、リッジ部１１の幅を大きくすることができる。この場合、リッジ部１１を構成するｐ型コンタクト層１０と、リッジ部１１上に形成されるｐ側オーミック電極１２との接触面積を増大させることができるので、ｐ型コンタクト層１０とｐ側オーミック電極１２との間のコンタクト抵抗を低くすることができる。これにより、キンクの発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。
また、本実施形態では、半導体レーザ素子の両側に溝を設けているので、ＧａＮ基板の格子定数よりＡｌＧａＮの格子定数が小さいために、半導体層に発生するクラックを防止することができる。特に、ＡｌＮのａ軸の格子定数は、ＧａＮのａ軸の格子定数の約９８％であり、ＡｌＮのｃ軸の格子定数は、ＧａＮのｃ軸の格子定数の約９６％であるので、ｃ軸方向（［０００１］方向）の歪が大きいので、ｃ軸方向にクラックが発生しやすい。本実施形態では、［１−１００］方向に延びる溝を基板に形成したので、溝の部分でｃ軸方向の歪が緩和されるために、ｃ軸方向に発生するクラックを抑制することができる。
ここで、溝の深さは、ｎ型クラッド層の厚さまたはｐ型クラッド層の厚さより大きい深さで形成している。このように溝の深さを設定することで、クラックを防止する効果が大きくなる。溝の深さは、０．４〜５０μｍが好ましい。また溝の幅は、基板上に形成される層の合計の厚みより大きい幅で形成している。このように、溝の幅を設定することで、結晶成長の際に溝が埋まらないので、クラックを防止する効果が大きくなる。溝の幅は２〜３００μｍが好ましい。
次に、第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法について、図５〜図１０を参照して説明する。
まず、図５に示すように、ｎ型ＧａＮ（１１−２０）面オフ基板１に、［１−１００］方向に延びる深さ約０．５μｍ、幅約４０μｍの溝を約４００μｍ周期で形成する。
次に、有機金属気相エピタキシ（ＭＯＶＰＥ）法を用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、ｎ型キャリアブロック層４を１１００℃で成長させる。この後、ｎ型キャリアブロック層４上に、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７、ｐ型キャップ層８を８００℃で成長させる。続いて、ｐ型キャップ層８上に、約４００ｎｍの厚みを有するｐ型クラッド層９を１１００℃で成長させる。この後、ｐ型クラッド層９上に、ｐ型コンタクト層１０を８００℃で成長させる。
この後、窒素ガス雰囲気中で、約８５０℃の温度条件下でアニール処理する。
次に、電子ビーム蒸着法を用いて、ｐ型コンタクト層１０上に、ｐ側オーミック電極１２を形成する。この後、ｐ側オーミック電極１２上に、約２５０ｎｍの厚みを有するＳｉＯ2膜２１を形成する。さらに、図６に示すように、ｐ側オーミック電極１２およびＳｉＯ2膜２１をパターニングすることによって、ｐ側オーミック電極１２およびＳｉＯ2膜２１を、１．７５μｍの幅を有する［１−１００］方向に延びる細長状に形成する。
次に、図７に示すように、Ｃｌ2系ガスによるドライエッチング技術を用いて、ＳｉＯ2膜２１をマスクとして、ｐ型コンタクト層１０の上面からｐ型クラッド層９の途中の深さ（ｐ型クラッド層９の上面から約３２０ｎｍの深さ）までをエッチングする。この際、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって構成されるとともに、下部において約１．７５μｍの幅を有する細長状のリッジ部１１が形成される。ここで、側面１１ａは（０００−１）Ｎ面、側面１１ｂは（０００１）Ｇａ面となり、活性層の主面とほぼ垂直な面方位を有する。
次に、ｐ型クラッド層９の平坦部上に、ＳｉＯ2膜２１、ｐ側オーミック電極１２およびリッジ部１１を覆うように、レジスト２２を形成する。この後、レジスト２２をマスクとして、ｐ型クラッド層９の平坦部の上面からｎ型キャリアブロック層４までをエッチングする。これにより、図８に示すように、ｐ型クラッド層９、ｐ型キャップ層８、ｐ型光ガイド層７、活性層６、ｎ型光ガイド層５およびｎ型キャリアブロック層４が除去される。この後、レジスト２２を除去する。
次に、図９に示すように、ＫＯＨなどの水溶液を用いて、リッジの側面をエッチングする。この際、側面１１ａは（０００−１）Ｎ面を有しているのでエッチングされやすく、側面１１ｂは化学的に安定な（０００１）Ｇａ面を有しているので、ほとんどエッチングされない。その結果、側面１１ａは（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有し、一方、側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有することになる。なお、このときのエッチングは、供給律速に従う条件であることが好ましい。また、リッジ付近の平坦面もリッジの（０００−１）Ｎ面に接する側がエッチングされやすく、この結果平坦部の厚さが、凸部の左側で約１０ｎｍとなる。ここで、ｐ側半導体層の２つの側面を互いに異なる面方位とすることで、ｐ側半導体層の２つの側面の傾斜角度を互いに異なるようにすることが容易に可能となる。また、ｐ側半導体層の平坦部の厚みをリッジの左右で互いに異なるようにすることが容易になる。
次に、プラズマＣＶＤ法を用いて、リッジ部１１の両方の側面１１ａおよび１１ｂを含む全面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ2膜からなる電流狭窄層１３を形成する。この後、電流狭窄層１３上のリッジ部１１に対応する領域以外の領域に、レジストを形成する。次に、レジストをマスクとして、ｐ側オーミック電極１２の上面上に位置する電流狭窄層１３をエッチングすることによって、図１０に示す状態にする。この後、レジストを除去する。
次に、真空蒸着法を用いて、電流狭窄層１３上の所定領域に、ｐ側オーミック電極１２の上面に接触するように、ｐ側パッド電極１４を形成する。最後に、図１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１６を形成する。
その後、｛１−１００｝面で劈開し、この面を共振器面とし、共振器面に誘電体多層膜を形成する。その後、幅４０μｍの溝の中央部で分離し、第１実施形態に係るＧａＮ系半導体レーザ素子が形成される。
このように、第１の実施の形態では、リッジ部の側面の角度を左右非対称になるよう容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を製造することができる。
（第２実施形態）
第２実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約５３０ｎｍである。
第２実施形態では、図１１に示すように、約１００μｍの厚みを有するとともに、約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮ（１１−２０）面オフ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型ＧａＮ（１１−２０）面オフ基板１は、（１１−２０）面から［０００１］方向に０．２°オフされている。ｎ型層２上には、凸部と、凸部の両側に続く平坦部とを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.01Ｇａ0.99Ｎからなるｎ型クラッド層３が形成されている。このｎ型クラッド層３の平坦部の厚みは、約２００ｎｍである。また、ｎ型クラッド層３の上面から平坦部までの高さは、約２００ｎｍであり、［１−１００］方向に延びる形状で形成されている。
ｎ型クラッド層３上には、約５ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.1Ｇａ0.9Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ｉｎ0.1Ｇａ0.9Ｎからなるｎ型光ガイド層５が形成されている。
ｎ型光ガイド層５上には、活性層６が形成されている。この活性層６は、図２に示す第１実施形態と組成は異なるが、同じ積層構造を有している。具体的には、約２０ｎｍの厚みを有するアンドープＩｎＧａＮからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎＧａＮからなる３層の井戸層６ｂとが交互に積層されたＭＱＷ構造を有する。活性層６の幅は、１．２μｍである。
また、図１１に示すように、活性層６上には、約１００ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ0.1Ｇａ0.9Ｎからなるｐ型光ガイド層７が形成されている。ｐ型光ガイド層７上には、約２０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.1Ｇａ0.9Ｎからなるｐ型キャップ層８が形成されている。
ｐ型キャップ層８上には、約４００ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.01Ｇａ0.99Ｎからなるｐ型クラッド層９が形成されている。ｐ型クラッド層９はコンタクト層を兼ねている。なお、ｐ型光ガイド層７、ｐ型キャップ層８およびｐ型クラッド層９は、本発明の「半導体層」の一例である。また、ｐ型光ガイド層７、ｐ型キャップ層８およびｐ型クラッド層９の側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
また、ｎクラッド層の凸部の一方の側面３ａおよび活性層の一方の側面６ａは、側面１１ａと同一面状に配置され、ｎクラッド層の凸部の他方の側面３ｂおよび活性層の他方の側面６ｂは、側面１１ｂと同一面状に配置されている（図１４参照。）。
ここで、第２実施形態では、側面３ａと側面６ａと側面１１ａは、（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有している。一方、側面３ｂと側面６ｂと側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有している。ここで、側面６ａと側面１１ａの活性層の主面に対する傾斜角度を、側面６ｂと側面１１ｂの活性層６の主面に対する傾斜角度より小さくすることで、活性層６の一方の側面付近の実効屈折率を、活性層６の他方の側面の実効屈折率より小さくすることができる。
また、ｐ型クラッド層９上には、第１実施形態と同じ構造のｐ側オーミック電極１２が形成されている。側面３ａの近傍のｎ型クラッド層３の平坦部と側面３ａと側面６ａと側面１１ａ上には、約２５０ｎｍの厚みを有するＳｉＯ2膜からなる電流狭窄層１３ａが形成されている。側面３ｂの近傍のｎ型クラッド層３の平坦部と側面３ｂと側面６ｂと側面１１ｂ上には、約２５０ｎｍの厚みを有するＮｂ2Ｏ5膜（絶縁膜）からなる電流狭窄層１３ｂが形成されている。電流狭窄層１３ａと１３ｂ上の所定領域には、ｐ側オーミック電極１２の上面に接触するように、第１実施形態と同じ構造のｐ側パッド電極１４が形成されている。
また、ｎ型ＧａＮ基板１の裏面上には、第１実施形態と同じ構造のｎ側電極１６が形成されている。
また、リッジの両端部には、｛１−１００｝面の劈開面からなる共振器面が形成され、その上には誘電体多層膜が形成されている。
第２実施形態では、側面６ａと側面１１ａの活性層の主面に対する傾斜角度を、側面６ｂと側面１１ｂの活性層の主面に対する傾斜角度より小さくすることで、側面６ａ付近の活性層の実効屈折率を、側面６ｂ付近の活性層の実効屈折率より小さくしたので、側面６ａ側の実効屈折率と側面６ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能な活性層の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンクの発生を抑制しながら、活性層の幅を大きくすることができる。この場合、ｐ型クラッド層９と、ｐ側オーミック電極１２との接触面積を増大させることができるので、ｐ型クラッド層９とｐ側オーミック電極１２との間のコンタクト抵抗を低くすることができる。これにより、キンクの発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。
次に、第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法について、図１２〜１６を参照して説明する。
まず、図１２に示すように、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、ｎ型キャリアブロック層４を１１００℃で成長させる。この後、ｎ型キャリアブロック層４上に、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７、ｐ型キャップ層８を８００℃で成長させる。続いて、ｐ型キャップ層８上に、約４００ｎｍの厚みを有するｐ型クラッド層９を９５０℃で成長させる。
この後、窒素ガス雰囲気中で、約８５０℃の温度条件下でアニール処理する。
次に、電子ビーム蒸着法を用いて、ｐ型クラッド層９上に、ｐ側オーミック電極１２を形成する。この後、ｐ側オーミック電極１２上に、約２５０ｎｍの厚みを有するＳｉＯ2膜２１を形成する。次に、ｐ側オーミック電極１２およびＳｉＯ2膜２１をパターニングすることによって、ｐ側オーミック電極１２およびＳｉＯ2膜２１を、１．３μｍの幅を有する［１−１００］方向に延びる細長状に形成する。
次に、図１３に示すように、Ｃｌ2系ガスによるドライエッチング技術を用いて、ＳｉＯ2膜２１をマスクとして、ｐ型クラッド層９の上面からｎ型クラッド層３の途中の深さ（ｎ型クラッド層３の上面から約２００ｎｍの深さ）までをエッチングする。この際、基板温度を約２００℃に保持する。これにより、ｎ型クラッド層３の凸部とその上層によって構成されるとともに、約１．３μｍの幅を有する細長状のリッジ部が形成される。ここで、側面３ａと側面６ａと側面１１ａは（０００−１）Ｎ面、側面３ｂと側面６と側面１１ｂは（０００１）Ｇａ面となり、活性層の主面とほぼ垂直な面方位を有する。
次に、図１４に示すように、ＮａＯＨなどの水溶液を用いて、リッジの側面をエッチングする。この際、側面３ａと側面６ａと側面１１ａは（０００−１）Ｎ面を有しているのでエッチングされやすく、側面３ｂと側面６ｂと側面１１ｂは化学的に安定な（０００１）Ｇａ面を有しているので、ほとんどエッチングされない。その結果、側面１１ａは、（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有し、一方、側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有することになる。この結果、活性層６の幅は、約１．２μｍとなる。ここで、活性層およびｐ型半導体層の２つの側面を互いに異なる面方位とすることで、活性層およびｐ型半導体層の２つの側面の傾斜角度を互いに異なるようにすることが容易に可能となる。
次に、図１５に示すように、プラズマＣＶＤ法を用いて、側面３ａ側方のｎ型クラッド層３の平坦部と側面３ａと側面６ａと側面１１ａを覆うように、約２５０ｎｍの厚みを有するＳｉＯ2膜からなる電流狭窄層１３ａを形成する。次に、ｎ型クラッド層３の平坦部と側面３ａと側面６ａと側面１１ａおよび側面３ｂ側方のクラッド層３の平坦部と側面３ｂと側面６ｂと側面１１ｂを含む全面を覆うように、約２５０ｎｍの厚みを有するＮｂ2Ｏ5膜からなる電流狭窄層１３ｂを形成する。この後、電流狭窄層１３ａと１３ｂ上のリッジ部１１に対応する領域以外の領域に、レジスト２４を形成する。次に、レジスト２４をマスクとして、ｐ側オーミック電極１２の上面上に位置する電流狭窄層１３をエッチングすることによって、図１６に示す状態にする。この後、レジスト２４を除去する。
次に、真空蒸着法を用いて、電流狭窄層１３上の所定領域に、ｐ側オーミック電極１２の上面に接触するように、ｐ側パッド電極１４を形成する。最後に、図１１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１６を形成する。
その後、｛１−１００｝面で劈開し、この面を共振器面とする。このようにして、第２実施形態に係るＧａＮ系半導体レーザ素子が形成される。
このように、第２の実施の形態では、リッジ部の側面の角度を容易に左右非対称になるよう調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を製造することができる。
（第３実施形態）
第３実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。
図１７は、本発明の第３実施形態に係るＧａＮ系半導体レーザ素子の構造を示した断面図である。図１８は、図１７に垂直な断面を示す。
第３実施形態では、図１７に示すように、約１００μｍの厚みを有するとともに、約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮ（１−１００）面オフ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型ＧａＮ（１−１００）面オフ基板１は、（１−１００）面から［０００−１］方向に０．５°オフされている。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層３が形成されている。
ｎ型クラッド層３上には、約５ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.16Ｇａ0.84Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約５×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５が形成されている。
ｎ型光ガイド層５上には、活性層６が形成されている。この活性層６は、図２に示す第１実施形態と同じ積層構造を有している。
また、図１７に示すように、活性層６上には、約１００ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７が形成されている。ｐ型光ガイド層７上には、約２０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.16Ｇａ0.84Ｎからなるｐ型キャップ層８が形成されている。
ｐ型キャップ層８上には、凸部と、凸部の両側に続く平坦部とを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層９が形成されている。このｐ型クラッド層９の平坦部の厚みは、約８０ｎｍである。また、ｐ型クラッド層９の上面から平坦部までの高さは、約３２０ｎｍであり、凸部の幅は、１．７５μｍである。ｐ型クラッド層９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層１０が形成されている。このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、一方の側面１１ａと、一方の側面１１ａと対向する他方の側面１１ｂとを有するリッジ部１１が構成されている。また、リッジ部１１は、下部において１．７５μｍの幅を有し、［１１−２０］方向に延びる形状で形成されている。なお、ｐ型光ガイド層７、ｐ型キャップ層８、ｐ型クラッド層９およびｐ型コンタクト層１０は、本発明の「半導体層」の一例である。また、側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
ここで、第３実施形態では、側面１１ａは、（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有している。一方、側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有している。また、側面１１ａと１１ｂの外側には、リッジ部１１の下端部から活性層６の上面までの半導体層（ｐ型クラッド層９の平坦部、ｐ型キャップ層８およびｐ型光ガイド層７）からなる厚みが約２００ｎｍの第１平坦部が形成される。ここで、側面１１ａの活性層６の主面に対する傾斜角度を、側面１１ｂの活性層６の主面に対する傾斜角度より小さくすることで、側面１１ａ付近の下部の活性層の実効屈折率を、側面１１ｂ付近の下部の活性層の実効屈折率より小さくすることができる。
また、リッジ部１１を構成するｐ型コンタクト層１０上には、第１実施形態と同じ構造のｐ側オーミック電極１２が形成されている。ｐ側オーミック電極１２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ2膜からなる電流狭窄層１３が形成されている。電流狭窄層１３上の所定領域には、ｐ側オーミック電極１２の上面に接触するように、第１実施形態と同じ構造のｐ側パッド電極１４が形成されている。
また、ｎ型ＧａＮ基板１の裏面上には、第１実施形態と同じ構造のｎ側電極１６が形成されている。
また、図１８に示すように、リッジの両端部には、｛１１−２０｝面からなる共振器面が形成され、その上には誘電体多層膜が形成されている。
第３実施形態では、側面１１ａの活性層６の主面に対する傾斜角度を、側面１１ｂの活性層６の主面に対する傾斜角度より小さくすることで、側面１１ａ付近の下部の活性層６の実効屈折率を、側面１１ｂ付近の下部の活性層の実効屈折率より小さくしたので、リッジ部１１の側面１１ａ側の実効屈折率とリッジ部１１の側面１１ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部１１の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンクの発生を抑制しながら、リッジ部１１の幅を大きくすることができる。この場合、リッジ部１１を構成するｐ型コンタクト層１０と、リッジ部１１上に形成されるｐ側オーミック電極１２との接触面積を増大させることができるので、ｐ型コンタクト層１０とｐ側オーミック電極１２との間のコンタクト抵抗を低くすることができる。これにより、キンクの発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。
次に、第３実施形態に係るＧａＮ系半導体レーザ素子の製造について、図１９〜図２０を参照して説明する。
まず、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、ｎ型キャリアブロック層４を１１００℃で成長させる。この後、ｎ型キャリアブロック層４上に、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７、ｐ型キャップ層８を８００℃で成長させる。続いて、ｐ型キャップ層８上に、約４００ｎｍの厚みを有するｐ型クラッド層９およびｐ型コンタクト層１０を１１００℃で成長させる。この後、窒素ガス雰囲気中で、約８５０℃の温度条件下でアニール処理する。
次に、電子ビーム蒸着法を用いて、ｐ型コンタクト層１０上に、ｐ側オーミック電極１２を形成する。この後、ｐ側オーミック電極１２上に、約２５０ｎｍの厚みを有するＳｉＯ2膜２１を形成する。次に、図１９に示すように、ｐ側オーミック電極１２およびＳｉＯ2膜２１をパターニングすることによって、ｐ側オーミック電極１２およびＳｉＯ2膜２１を、１．７５μｍの幅を有する［１１−２０］方向に延びる細長状に形成する。
次に、Ｃｌ2系ガスによるドライエッチング技術を用いて、ＳｉＯ2膜２１をマスクとして、ｐ型コンタクト層１０の上面からｐ型クラッド層９の途中の深さ（ｐ型クラッド層９の上面から約３２０ｎｍの深さ）までをエッチングする。この際、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって構成されるとともに、下部において約１．７５μｍの幅を有する細長状のリッジ部１１が形成される。ここで、側面１１ａは（０００−１）Ｎ面、側面１１ｂは（０００１）Ｇａ面となり、活性層の主面とほぼ垂直な面方位を有する。ｐ型クラッド層９の平坦部上に、ＳｉＯ2膜２１、ｐ側オーミック電極１２およびリッジ部１１を覆うように、レジスト２２を形成する。この後、レジスト２２をマスクとして、ｐ型クラッド層９の平坦部の上面からｎ型キャリアブロック層４までをエッチングする。これにより、図２０に示すように、ｐ型クラッド層９、ｐ型キャップ層８、ｐ型光ガイド層７、活性層６、ｎ型光ガイド層５およびｎ型キャリアブロック層４が除去される。この後、レジスト２２を除去する。
次に、図２０に示すように、ＫＯＨなどの水溶液を用いて、リッジの側面をエッチングする。この際、側面１１ａは（０００−１）Ｎ面を有しているのでエッチングされやすく、側面１１ｂは化学的に安定な（０００１）Ｇａ面を有しているので、ほとんどエッチングされない。その結果、側面１１ａは、（０００−１）Ｎ面から２５〜３０°傾斜した面方位を有し、一方、側面１１ｂは、（０００１）Ｇａ面から５°以内で傾斜した面方位を有することになる。
次に、プラズマＣＶＤ法を用いて、リッジ部１１の両方の側面１１ａおよび１１ｂを含む全面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ2膜からなる電流狭窄層１３を形成する。この後、電流狭窄層１３上のリッジ部１１に対応する領域以外の領域に、レジストを形成する。次に、レジストをマスクとして、ｐ側オーミック電極１２の上面上に位置する電流狭窄層１３をエッチングする。この後、レジストを除去する。次に、真空蒸着法を用いて、電流狭窄層１３上の所定領域に、ｐ側オーミック電極１２の上面に接触するように、ｐ側パッド電極１４を形成する。
その後、図１７に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１６を形成する。このようにして、第３実施形態に係るＧａＮ系半導体レーザ素子が形成される。
最後に、図１８に示したように、反応性イオンビームエッチング法等により、｛１１−２０｝面の共振器面を形成する。
なお、第３実施形態において、ｎ型ＧａＮ（１−１００）面オフ基板１に、［１１−２０］方向に延びる溝を形成してもよく、溝を形成することで［０００１］方向に発生するクラックを抑制することができる。
このように、第３の実施の形態では、リッジ部の側面の角度を左右非対称になるよう容易に調整でき、キンクの発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を製造することができる。
（第４実施形態）
次に、図２１を参照して、本実施形態に係るＧａＮ系半導体レーザ素子の構造について説明する。本実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約２７０ｎｍで、ＴＥ（水平偏光）モードある。
本実施形態では、図２１に示すように、約１００μｍの厚さを有するとともに、約５×１０18ｃｍ-3のキャリア濃度を有する窒素がドープされたｎ型６Ｈ−ＳｉＣ（１１−２０）面オフ基板１は（１１−２０）面から［０００−１］方向に０．３°オフされている。また、ｎ型６Ｈ−ＳｉＣ（１１−２０）面オフ基板１には、［１−１００］方向に延びる深さ約０．５μｍ、幅約２０μｍの溝が形成されている。この溝は、半導体レーザ素子の両端部に位置する。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約１×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.45Ｇａ0.55Ｎからなるｎ型クラッド層３が形成されている。
ｎ型クラッド層３上には、約５ｎｍの厚みを有するとともに、約５×１０18ｃｍ-3のドーピング量および約１×１０18ｃｍ-3のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ0.50Ｇａ0.50Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するＡｌ0.40Ｇａ0.60Ｎからなるｎ側光ガイド層１１５が形成されている。
ｎ側光ガイド層１１５上には、活性層６が形成されている。この活性層６は、図２に示すように、約２０ｎｍの厚みを有するアンドープＡｌ0.40Ｇａ0.60Ｎからなる２層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＡｌ0.33Ｇａ0.67Ｎからなる３層の井戸層６ｂとが交互に積層されたＭＱＷ構造を有する。
また、図２１に示すように、活性層６上には、約１００ｎｍの厚みを有するＡｌ0.40Ｇａ0.60Ｎからなるｐ側光ガイド層１１７が形成されている。ｐ側光ガイド層１１７上には、約２０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量を有するＭｇがドープされたｐ型Ａｌ0.50Ｇａ0.50Ｎからなるｐ型キャリアブロック層８が形成されている。
ｐ型キャリアブロック層８上には、凸部と、凸部の両側に続く平坦部とを有するとともに、約４×１０19ｃｍ-3のドーピング量を有するＭｇがドープされた厚さ２ｎｍのＡｌ0.40Ｇａ0.60Ｎと、Ｍｇがドープされた厚さ２ｎｍのＡｌ0.60Ｇａ0.40Ｎとからなる超格子構造のｐ型クラッド層９が形成されている。
このｐ型クラッド層９の平坦部の厚みは、凸部の両側で異なり、図１に示す断面において、凸部の左側で約１０ｎｍ、凸部の右側で約８０ｎｍである。また、ｐ型クラッド層９の上面から平坦部の下面までの高さは、約３２０ｎｍであり、凸部の幅は、下面において、１．１５μｍである。
ｐ型クラッド層９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０19ｃｍ-3のドーピング量および約５×１０17ｃｍ-3のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層１０が形成されている。
このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、一方の側面１１ａと、一方の側面１１ａと対向する他方の側面１１ｂとを有するリッジ部１１が構成されている。また、リッジ部１１は、［１−１００］方向に延びる形状で形成されている。なお、ｐ側光ガイド層１１７、ｐ型キャップ層８、ｐ型クラッド層９およびｐ型コンタクト層１０からなるｐ型半導体層は、本発明の「半導体層」の一例である。また、側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。また、リッジ部１１は、本発明の「電流通路部」の一例である。
また、電流通路部の側面となる側面１１ａと活性層６の主面とのなす内側の角度と、側面１１ｂと活性層６の主面とのなす内側の角度とは異なり、上述した第１実施形態と同様である。
また、リッジ部１１を構成するｐ型コンタクト層１０上には、第１実施形態と同様のｐ側オーミック電極１２が形成されている。ｐ側オーミック電極１２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ2膜（絶縁膜）からなる電流狭窄層１３が形成されている。電流狭窄層１３上の所定領域には、第１実施形態と同様のｐ側パッド電極１４が形成されている。また、ｎ型６Ｈ−ＳｉＣ（１１−２０）基板１の裏面上には、第１実施形態と同様のｎ側電極１６が形成されている。
また、リッジ部１１の両端部には、｛１−１００｝面の劈開面からなる共振器面が形成されている。レーザ光の出射面側の共振器面上には、反射率５％の誘電体多層膜が形成され、反対側の共振器面上には、反射率９５％の誘電体多層膜が形成されている。
次に、本実施形態に係るＧａＮ系半導体レーザ素子の製造方法について説明する。
まず、ｎ型６Ｈ−ＳｉＣ（１１−２０）面オフ基板１に、［１−１００］方向に延びる深さ約０．５μｍ、幅約４０μｍの溝を約４００μｍ周期で形成する。
次に、ＭＯＶＰＥ法を用いて、ｎ型６Ｈ−ＳｉＣ（１１−２０）基板１上に、第１実施形態と同様の条件により、ｎ型層２、ｎ型クラッド層３、ｎ型キャリアブロック層４、ｎ側光ガイド層１１５、活性層６、ｐ側光ガイド層１１７、ｐ型キャップ層８、ｐ型クラッド層９、ｐ型コンタクト層１０を順次成長させる。
以降、第１実施形態と同様の処理を行って、本実施形態に係るＧａＮ系半導体レーザ素子が形成される。
本実施形態に係る活性層６では、量子井戸構造の井戸層６ｂを構成する材料のΔｃｒ（価電子帯のcrystal field splittingエネルギー）は、負である。従って、本実施形態に係る量子井戸構造では、Γ７の対称性を有するＣバンドが正孔の基底状態となる。このため、正孔の基底状態が寄与する遷移に対する振動子強度は、ｃ軸（［０００１］方向）に直線偏光した光に対して大きくなる。この結果、本実施形態に係るＧａＮ系半導体レーザ素子は、ＴＥモードで発振する。ここで、Δｃｒが負となるためには、井戸層６ｂにおけるＡｌ組成が０．３２以上であることが好ましい。
（第５実施形態）
次に、図２２を用いて、本実施形態に係るＧａＮ系半導体レーザ素子の構成について説明する。図２２は、本実施形態に係るＧａＮ系半導体レーザ素子の活性層６の拡大断面図である。活性層６以外の他の構成については、上述した第１実施形態と同様である。本実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。
ｎ型光ガイド層５上には、量子ドット構造を有する活性層６が形成されている。活性層６は、図２２に示すように、約２０ｎｍの厚みを有するアンドープＩｎ0.02Ｇａ0.98Ｎからなる４層の障壁層６ａの間に、厚さ約３ｎｍのアンドープＩｎ0.10Ｇａ0.90Ｎからなる障壁層６ｂと、一辺が約３ｎｍの略立方体の形状のアンドープＩｎ0.20Ｇａ0.80Ｎからなる箱型の井戸層６ｃとを有する。図２３は、障壁層６ａに挟まれた、障壁層６ｂと箱型の井戸層６ｃとを含む部分の平面図である。
本実施形態に係る活性層６は、量子ドット構造を有するので、ａ軸あるいはｃ軸に直線偏光する光に対して振動子強度を大きくすることができる。即ち、本実施形態に係るＧａＮ系半導体レーザ素子は、ＴＭモードあるいはＴＥモードに対する利得を大きくすることができる。
（第６実施形態）
次に、図２４を用いて、本実施形態に係るＧａＮ半導体レーザ素子の構造について説明する。図２４は、本実施形態に係るＧａＮ系半導体レーザ素子の構造を示した断面図である。本実施形態では、活性層６は、引っ張り歪を有する井戸層からなる量子井戸である。本実施形態に係るＧａＮ系半導体レーザ素子の発振波長は、約５３０ｎｍで、ＴＭ（垂直偏光）モードある。
本実施形態に係るＧａＮ系半導体レーザ素子では、図２４に示すように、約５０〜２００μｍの厚さを有するＩｎ0.85Ｇａ0.15ＮからなるＩｎＧａＮ（１１−２０）面基板１上には、Ｓｉがドープされ約１μｍの厚みを有するＩｎ0.10Ｇａ0.90Ｎからなるｎ型クラッド層３が形成されている。また、ＩｎＧａＮ（１１−２０）面基板１には、［１−１００］方向に延びる深さ約０．５μｍ、幅約２０μｍの溝が形成されている。この溝は、半導体レーザ素子の両端部に位置する。ｎ型クラッド層３上には、Ｓｉがドープされ約５０ｎｍの厚みを有するＩｎ0.15Ｇａ0.85Ｎからなるｎ型光ガイド層５が形成されている。ｎ型光ガイド層５上には、ＭＱＷ構造を有する活性層６が形成されている。この活性層６は、約２．５ｎｍの厚みを有するＩｎ0.30Ｇａ0.70Ｎからなる２つの量子井戸層と、約１５ｎｍの厚みを有するＩｎ0.17Ｇａ0.83Ｎからなる３つの障壁層とが交互に積層されて構成されている。
また、活性層６上には、約５０ｎｍの厚みを有するアンドープのＩｎ0.15Ｇａ0.85Ｎからなるｐ側光ガイド層１２７が形成されている。ｐ側光ガイド層１２７上には、Ｍｇがドープされ約２．５ｎｍの厚みを有するＩｎ0.10Ｇａ0.90Ｎ層と約２．５ｎｍの厚みを有するＧａＮ層との、６０周期の超格子構造のｐ型クラッド層９が形成されている。
ｐ型クラッド層９は、図２４に示すように、凸部と、凸部の両側に続く平坦部とを有している。このｐ型クラッド層９の平坦部の厚みは、凸部の両側で異なり、図２４に示す断面において、凸部の左側で約１０ｎｍ、凸部の右側で約８０ｎｍである。また、ｐ型クラッド層９の上面から平坦部の下面までの高さは、約３２０ｎｍである。
ｐ型クラッド層９の凸部上には、Ｍｇがドープされ約０．１μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層１０が形成されている。
このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、一方の側面１１ａと、一方の側面１１ａと対向する他方の側面１１ｂとを有するリッジ部１１が構成されている。リッジ部１１は、平面的に見て、光の出射方向に延びるストライプ状（細長状）に形成されている。また、リッジ部１１は、下部において２．３μｍの幅を有し、［１−１００］方向に延びる形状で形成されている。なお、ｐ側光ガイド層１２７、ｐ型クラッド層９およびｐ型コンタクト層１０からなるｐ型半導体層は、本発明の「半導体層」の一例である。また、側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。また、リッジ部１１は、本発明の「電流通路部」の一例である。
また、電流通路部の側面となる側面１１ａと活性層６の主面とのなす内側の角度と、側面１１ｂと活性層６の主面とのなす内側の角度とは異なり、上述した第１実施形態と同様である。
他の構造は、第１実施形態と同様である。
次に、図２５を用いて、本実施形態に係るＧａＮ系半導体レーザ素子の製造方法について説明する。
まず、図２５に示すように、ハライド気相成長（ＨＶＰＥ）法を用いて、成長用基板としてのサファイア（１−１０２）Ｒ面オフ基板３２上に、低温バッファ層３３及びＧａＮ層３４を順次成長させる。ここで、ＧａＮ層３４の結晶成長面は（１１−２０）面であり、以下、ＧａＮ層３４上に成長する窒化物系半導体層の結晶成長はすべて（１１−２０）面となる。
具体的には、サファイア基板３２を約５００℃に保持した状態で、約２０ｎｍの厚みを有するＧａＮからなる低温バッファ層３３を成長させる。続いて、温度を約１０５０℃に保持した状態で、約２μｍの厚みを有するＧａＮ層３４を成長させる。
次に、プラズマＣＶＤ法などを用いて、ＧａＮ層３４上に、ＳｉＯ２膜３５を形成する。その後、周知のリソグラフィー技術を用いて、直径２μｍの開口部を、約１０μｍ間隔の周期で正方格子状のパターンを形成する。これにより、サファイア基板３２、低温バッファ層３３、ＧａＮ層３４及びＳｉＯ２膜３５から構成される選択成長下地３６を形成する。
その後、図２５に示すように、選択成長下地３６を約７５０℃の温度に保持した状態で、ＧａＮ層３４及びＳｉＯ２膜３５上に、約２０μｍの厚みを有するＩｎ0.30Ｇａ0.70ＮからなるＩｎＧａＮ層３７を選択横方向成長させる。この際、ＩｎＧａＮ層３７の横方向の成長により、ＳｉＯ２膜３５間に露出されたＧａＮ層３４の表面上に成長した層が互いに合体してＩｎＧａＮ層３７の表面が平坦化される。
次に、約７５０℃の温度に保持した状態で、約２００μｍの厚みを有する、ＳｉがドープされたＩｎ0.85Ｇａ0.15ＮからなるＩｎＧａＮ層（基板１）を成長させる。
次に、研磨によって、サファイア基板３２からなる成長用基板、低温バッファ層３３、ＧａＮ層３４及びＳｉＯ２膜３５及びＩｎＧａＮ層３７を除去し、ＩｎＧａＮ層（基板１）の裏面を露出させ、これをＩｎＧａＮ（１１−２０）面基板１とする。その後、ＩｎＧａＮ基板１の成長面を化学的機械研磨（ＣＭＰ）によって、約０．５μｍの厚み分だけ研磨する。さらに、ＩｎＧａＮ基板１の成長面を、Ｃｌ２ガスを用いたＲＩＥエッチングにより、約０．５μｍの厚み分だけ除去することによって、ＩｎＧａＮ基板１の成長面を鏡面にする。
その後、ＩｎＧａＮ基板１に、［１−１００］方向に延びる深さ０．５μｍ、幅約４０μｍの溝を約４００μｍ周期で形成する。
次に、ＭＯＶＰＥ法を用いて、ＩｎＧａＮ基板１を約７５０℃に保持した状態で、ＮＨ３（２５％）及びＨ２（７５％）の雰囲気において、ＩｎＧａＮ基板１上に、Ｓｉがドープされ約１μｍの厚みを有するＩｎ0.10Ｇａ0.90Ｎからなるｎ型クラッド層３を成長させる。続いて、ｎ型クラッド層３上に、ＳｉがドープされたＩｎ0.15Ｇａ0.85Ｎからなるｎ型光ガイド層５、ＭＱＷ構造を有する活性層６、アンドープのＩｎ0.15Ｇａ0.85Ｎからなるｐ側光ガイド層１２７、Ｍｇがドープされ約２．５ｎｍの厚みを有するＩｎ0.10Ｇａ0.90Ｎ層と約２．５ｎｍの厚みを有するＧａＮ層との６０周期の超格子構造のｐ型クラッド層９、及びＭｇがドープされ約０．１μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層１０を順次成長させる。
以降、第１実施形態と同様の処理を行って、本実施形態に係るＧａＮ系半導体レーザ素子が形成される。
一般的に、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を主面とする量子井戸に対して、面内の引っ張り歪を印加すると、正孔の基底状態が寄与する遷移に対する振動子強度は、［Ｈ、Ｋ、−Ｈ−Ｋ、０］方向に直線偏光した光に対して大きくすることができる。従って、ＴＭモードに対する利得が大きくなる。
本実施形態に係る活性層６は、Ｉｎ0.85Ｇａ0.15ＮからなるＩｎＧａＮ（１１−２０）面基板１上に、Ｉｎ0.30Ｇａ0.70Ｎからなる量子井戸層を有している。ここで、Ｉｎ0.85Ｇａ0.15Ｎからなる基板より、Ｉｎ0.30Ｇａ0.70Ｎからなる井戸層のほうが格子定数が小さいため、量子井戸層は引っ張り歪を有する。量子井戸層は引っ張り歪を有するため、本実施形態に係る量子井戸構造では、正孔の基底状態が寄与する遷移に対する振動子強度は、ａ軸方向に直線偏光した光に対して大きくなる。この結果、本実施形態に係るＧａＮ系半導体レーザ素子は、ＴＭモードで発振する。
（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記第１〜第３実施形態では、ＧａＮ系の半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らずＺｎＯ系などのウルツ構造の半導体からなる半導体レーザ素子にも適用可能である。
また、上記第１〜第３実施形態では、ＫＯＨまたはＮａＯＨの水溶液を用いてリッジの側面をエッチングしたが、エッチャントはこれらに限るものではなく、例えば、アルカリエッチャントとしてＲｂＯＨやＣｓＯＨの水溶液や、ＫＯＨまたはＮａＯＨ等に過酸化水素を加えたアルカリエッチャントを用いてもよい。あるいは、王水や塩酸等の酸エッチャントを用いてもよい。
また、上記第１〜第３実施形態では、誘電体からなる電流狭窄層を形成したが、本発明はこれに限らず、半導体からなる電流狭窄層を形成してもよい。
また、上記第１〜第３実施形態では、活性層の主面として、（１１−２０）または（１−１００）面からオフした面方位を用いたが、（１１−２０）面または（１−１００）面のジャスト面を用いてもよい。また、オフの方向は、上記第１〜第３実施形態に記載される方向に限るものではなく、例えば、（１１−２０）面から［１−１００］方向にオフした面方位でもよく、（１−１００）面から［０００１］方向にオフした面方位でもよく、（１−１００）面から［１１−２０］方向にオフした面方位でもよい。また、オフ角度は上記第１〜第３実施形態に記載される角度に限るものではなく、例えば、０．０５〜２０°の範囲であってもよい。
また、上記第１〜第３実施形態では、活性層の主面として（１１−２０）面または（１−１００）面を用いたが、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を用いてもよく、または、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面から０．０５〜２０°の範囲でオフした面方位であってもよい。
また、上記第１〜第３実施形態では、成長用基板としてＧａＮ基板を用いたが、本発明はこれに限らず、他の六方晶構造の材料からなる（Ｈ、Ｋ、−Ｈ−Ｋ、０）面基板を用いてもよい。例えば、ＡｌＮ（１１−２０）面基板や、α−ＳｉＣ（１１−２０）面基板を用いてもよい。この場合、導電性の基板を用いることが好ましく、特にｎ型基板を用いることが好ましい。また、ｐ側電極を形成後に、ｐ側電極側をＣｕ−Ｗ等からなる支持基板に接合し、その後、成長用基板を除去して、露出したｎ型層にｎ側電極を形成してもよい。
また、本実施形態においては、半導体発光素子の各構成層を、ＭＯＶＰＥ法を用いて形成したが、これに限らず、他の製法、例えばＭＢＥ法、スパッタ法、レーザーアブレーション法等の堆積手法を用いてもよい。
また、第４実施形態では、活性層６を量子井戸構造としたが、Δｃｒが負である材料からなる単層の活性層を用いてもよい。
また、第５実施形態では、活性層６が量子ドット構造を有することとしたが、量子細線構造を有することとしてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
第１実施形態に係るＧａＮ系半導体レーザ素子の構造を示す断面図である。 図１に示したＧａＮ系半導体レーザ素子の活性層の詳細図である。 第１実施形態に係る、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。 比較例に係る、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その１）。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その２）。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その３）。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その４）。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その５）。 第１実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その６）。 第２実施形態に係るＧａＮ系半導体レーザ素子の構造を示す断面図である。 第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その１）。 第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その２）。 第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その３）。 第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その４）。 第２実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その５）。 第３実施形態に係るＧａＮ系半導体レーザ素子の構造を示す断面図である。 図１７に示したＧａＮ系半導体レーザ素子に垂直な断面図である。 第３実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その１）。 第３実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である（その２）。 第４実施形態に係るＧａＮ系半導体レーザ素子の構造を示す断面図である。 第５実施形態に係るＧａＮ系半導体レーザ素子の活性層の詳細図である。 第５実施形態に係る活性層の量子ドット構造を示す平面図である。 第６実施形態に係るＧａＮ系半導体レーザ素子の構造を示す断面図である。 第６実施形態に係るＧａＮ系半導体レーザ素子の製造方法を説明するための断面図である。
符号の説明
１…基板
２…ｎ型層
３…ｎ型クラッド層
３ａ、３ｂ…側面
４…ｎ型キャリアブロック層
５…ｎ型光ガイド層
６…活性層
６ａ…障壁層
６ｂ…障壁層
６ｃ…井戸層
７…ｐ型光ガイド層
８…ｐ型キャップ層
９…ｐ型クラッド層
１０…ｐ型コンタクト層
１１…リッジ部
１１ａ、１１ｂ…側面
１２…ｐ側オーミック電極
１３、１３ａ、１３ｂ…電流狭窄層
１４…ｐ側パッド電極
１６…ｎ側電極
２１…ＳｉＯ2膜２１
２２、２４…レジスト
３２…サファイア基板
３３…低温バッファ層
３４…ＧａＮ層
３５…ＳｉＯ２膜
３６…選択成長下地
３７…ＩｎＧａＮ層
１１５…ｎ側光ガイド層
１１７…ｐ側光ガイド層
１２７…ｐ側光ガイド層

Claims (8)

  1. 活性層と、該活性層上に形成され、ウルツ鉱型結晶構造を有する半導体層とを備える半導体レーザ素子であって、
    前記活性層の主面は、前記半導体層の（０００１）面と略垂直であり、
    前記半導体層における電流通路部は、前記半導体層の（０００１）面と略平行な結晶方位に延び、
    前記電流通路部の側面となる第１側面と前記主面とのなす内側の角度と、前記第１側面と対向する第２側面と前記主面とのなす内側の角度とは、異なることを特徴とする半導体レーザ素子。
  2. 前記半導体層は、窒化物系半導体からなるとともに、
    前記第１側面はＮ極性面からなり、
    前記第２側面はＧａ極性面からなることを特徴とする請求項１に記載の半導体レーザ素子。
  3. 前記半導体層は、前記第１側面と前記第２側面とを有する凸部を備えることを特徴とする請求項１又は２に記載の半導体レーザ素子。
  4. 前記凸部の両側に続く平坦部の厚みは、前記凸部の両側で異なることを特徴とする請求項３に記載の半導体レーザ素子。
  5. 前記活性層の側面は、前記電流通路部の側面と同一面上に形成されることを特徴とする請求項１又は２に記載の半導体レーザ素子。
  6. 前記活性層の主面は、前記半導体層の（１１−２０）面と略平行であり、
    前記半導体層の（１−１００）面と平行な劈開面を共振器端面として有することを特徴とする請求項１〜５のいずれか１項に記載の半導体レーザ素子。
  7. 前記基板は、六方晶構造を有する半導体からなり、
    前記活性層は、前記基板の（１１−２０）面上に形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体レーザ素子。
  8. 活性層と、該活性層上に形成され、ウルツ鉱型結晶構造を有する半導体層とを備える半導体レーザ素子の製造方法であって、
    前記半導体層の（０００１）面と略垂直の主面を有する前記活性層上に、前記半導体層を形成する工程と、
    前記半導体層に、前記半導体層の（０００１）面と略平行な結晶方位に延びる電流通路部を形成する工程とを備え、
    前記電流通路部を形成する工程は、当該電流通路部の側面となる第１側面と、該第１側面と対向する第２側面とを、異方性エッチングにより互いに異なる面方位に形成する工程を含むことを特徴とする半導体レーザ素子の製造方法。
JP2006356579A 2006-02-28 2006-12-28 半導体レーザ素子及び半導体レーザ素子の製造方法 Ceased JP2007266574A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006356579A JP2007266574A (ja) 2006-02-28 2006-12-28 半導体レーザ素子及び半導体レーザ素子の製造方法
US11/711,051 US20070200177A1 (en) 2006-02-28 2007-02-27 Semiconductor laser device and semiconductor laser device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006054079 2006-02-28
JP2006356579A JP2007266574A (ja) 2006-02-28 2006-12-28 半導体レーザ素子及び半導体レーザ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007266574A true JP2007266574A (ja) 2007-10-11
JP2007266574A5 JP2007266574A5 (ja) 2008-01-31

Family

ID=38443157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006356579A Ceased JP2007266574A (ja) 2006-02-28 2006-12-28 半導体レーザ素子及び半導体レーザ素子の製造方法

Country Status (2)

Country Link
US (1) US20070200177A1 (ja)
JP (1) JP2007266574A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252861A (ja) * 2008-04-03 2009-10-29 Rohm Co Ltd 半導体レーザ素子
WO2009141933A1 (ja) * 2008-05-19 2009-11-26 パナソニック株式会社 窒化物半導体レーザ
JP2011049364A (ja) * 2009-08-27 2011-03-10 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
US7915620B2 (en) 2008-02-21 2011-03-29 Sony Corporation Light-emitting device, electronic apparatus, and light-emitting device manufacturing method
WO2011045876A1 (ja) * 2009-10-15 2011-04-21 パナソニック株式会社 窒化物半導体レーザ装置
US8022427B2 (en) 2008-04-25 2011-09-20 SanyoElectric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
JP2015207706A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法
WO2024047917A1 (ja) * 2022-09-02 2024-03-07 旭化成株式会社 レーザダイオード

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330610A (ja) * 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP2000004063A (ja) * 1998-02-17 2000-01-07 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその電極形成方法
JP2002151790A (ja) * 2000-11-16 2002-05-24 Sony Corp 半導体レーザおよびその製造方法
JP2002305358A (ja) * 2001-02-02 2002-10-18 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその形成方法
WO2003043150A1 (fr) * 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
JP2003273469A (ja) * 2002-03-15 2003-09-26 Nec Corp 窒化ガリウム系半導体素子及びその製造方法
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2005223362A (ja) * 2003-08-26 2005-08-18 Sumitomo Electric Ind Ltd 発光装置
JP2006019456A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体レーザ素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
US6954477B2 (en) * 2001-04-03 2005-10-11 Sony Corporation Semiconductor laser device and fabrication method thereof
US7119359B2 (en) * 2002-12-05 2006-10-10 Research Foundation Of The City University Of New York Photodetectors and optically pumped emitters based on III-nitride multiple-quantum-well structures
CN100459189C (zh) * 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
JP3816942B2 (ja) * 2004-10-27 2006-08-30 三菱電機株式会社 半導体素子の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004063A (ja) * 1998-02-17 2000-01-07 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその電極形成方法
JPH11330610A (ja) * 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP2002151790A (ja) * 2000-11-16 2002-05-24 Sony Corp 半導体レーザおよびその製造方法
JP2002305358A (ja) * 2001-02-02 2002-10-18 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその形成方法
WO2003043150A1 (fr) * 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
JP2003273469A (ja) * 2002-03-15 2003-09-26 Nec Corp 窒化ガリウム系半導体素子及びその製造方法
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2005223362A (ja) * 2003-08-26 2005-08-18 Sumitomo Electric Ind Ltd 発光装置
JP2006019456A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体レーザ素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915620B2 (en) 2008-02-21 2011-03-29 Sony Corporation Light-emitting device, electronic apparatus, and light-emitting device manufacturing method
JP2009252861A (ja) * 2008-04-03 2009-10-29 Rohm Co Ltd 半導体レーザ素子
US8022427B2 (en) 2008-04-25 2011-09-20 SanyoElectric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
WO2009141933A1 (ja) * 2008-05-19 2009-11-26 パナソニック株式会社 窒化物半導体レーザ
JP2009283512A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 窒化物半導体レーザ
JP2011049364A (ja) * 2009-08-27 2011-03-10 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
WO2011045876A1 (ja) * 2009-10-15 2011-04-21 パナソニック株式会社 窒化物半導体レーザ装置
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
JP2015207706A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法
WO2024047917A1 (ja) * 2022-09-02 2024-03-07 旭化成株式会社 レーザダイオード

Also Published As

Publication number Publication date
US20070200177A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
JP2007266574A (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP5627871B2 (ja) 半導体素子およびその製造方法
JP2008141187A (ja) 窒化物半導体レーザ装置
JP2010177651A (ja) 半導体レーザ素子
JP2009065048A (ja) 半導体発光素子およびその製造方法
JP2011101039A (ja) 窒化物半導体レーザ素子
JP2009081374A (ja) 半導体発光素子
JP5076656B2 (ja) 窒化物半導体レーザ素子
JP2009158955A (ja) 窒化物半導体レーザダイオード
JP5076746B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP4040192B2 (ja) 半導体発光素子の製造方法
JP2006135221A (ja) 半導体発光素子
JP4780999B2 (ja) 半導体レーザ素子の製造方法
JP4582210B2 (ja) 半導体レーザ、半導体レーザの製造方法、光ディスク装置および光ピックアップ
JP2008226865A (ja) 半導体レーザダイオード
JP2006229210A (ja) 窒化物半導体レーザ素子及びその製造方法
JP2009123772A (ja) 半導体レーザ素子
JP2008028375A (ja) 窒化物半導体レーザ素子
JP5023567B2 (ja) 窒化物半導体レーザ素子
JP3933637B2 (ja) 窒化ガリウム系半導体レーザ素子
JPH11340573A (ja) 窒化ガリウム系半導体レーザ素子
JP5624166B2 (ja) 窒化物半導体ウェハ
JP5079613B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP4760821B2 (ja) 半導体素子の製造方法
JP5532082B2 (ja) 窒化物半導体レーザ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131029