JP2006019456A - 半導体レーザ素子 - Google Patents

Abstract

【課題】キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を提供する。
【解決手段】この半導体レーザ素子は、活性層６上に形成され、側面１１ａと、側面１１ｂとを有するリッジ部１１を含む窒化物系半導体各層（７〜１０）を備えている。そして、側面１１ｂと活性層６の上面とがなすリッジ部１１の内側の角度θ２は、側面１１ａと活性層６の上面とがなすリッジ部１１の内側の角度θ１以上の大きさ（図１ではθ１＝θ２）を有しており、リッジ部１１の側面１１ａ側の発振波長（約４１０ｎｍ）に対する実効屈折率は、リッジ部１１の側面１１ｂ側の発振波長（約４１０ｎｍ）に対する実効屈折率よりも高い。
【選択図】図１

Description

本発明は、半導体レーザ素子に関し、特に、凸状のリッジ部を有する半導体層を備えた半導体レーザ素子に関する。

従来、活性層上に、電流狭窄を行うための凸状のリッジ部を有する半導体層が形成された半導体レーザ素子が知られている。そして、従来では、リッジ部の幅が大きくなると、レーザ発振時に水平横モードが基本モードから１次モード以上の高次モードに移りやすくなる。このように水平横モードが高次モードになると、電流−光出力特性にキンク（電流−光出力特性の曲がり）が発生するので、高出力動作時に良好なレーザ特性を得ることが困難になるという不都合がある。そこで、従来では、キンクの発生を抑制するために、レーザ発振時に水平横モードが高次モード（１次モード以上）になるのを抑制する技術が提案されている（たとえば、特許文献１参照）。

上記特許文献１には、リッジ部の幅の大きさと、リッジ部の下部とリッジ部の側面側との発振波長に対する実効屈折率の差とを最適値に設定することによって、水平横モードが高次モードになるのを抑制する技術が開示されている。なお、特許文献１では、リッジ部の側面側に位置する半導体層の厚みを調節することによって、リッジ部の下部とリッジ部の側面側との発振波長に対する実効屈折率の差を制御している。また、特許文献１では、リッジ部の一方の側面側の実効屈折率と、他方の側面側の実効屈折率とが同じ値になるように制御している。
特開２００２−２９９７６５号公報

しかしながら、上記特許文献１では、水平横モードが高次モードになるのを抑制するためのリッジ部の幅の大きさの最適値が、小さくなり過ぎる場合があるという不都合がある。この場合には、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積が減少するので、半導体層と電極層との間のコンタクト抵抗が高くなるという不都合が生じる。その結果、上記特許文献１では、キンク（電流−光出力特性の曲がり）の発生を抑制できたとしても、コンタクト抵抗が高くなることにより素子の動作電圧が増大するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることが可能な半導体レーザ素子を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の第１の局面による半導体レーザ素子は、活性層と、活性層上に形成され、第１側面と、第１側面とは反対側に位置する第２側面とを有する凸状のリッジ部を含む半導体層とを備えている。そして、第２側面と活性層の表面とがなすリッジ部の内側の角度は、第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有しており、リッジ部の第１側面側の発振波長に対する第１実効屈折率は、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高い。

この第１の局面による半導体レーザ素子では、上記のように、リッジ部の第２側面と活性層の表面とがなすリッジ部の内側の角度が、リッジ部の第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有するように構成するとともに、リッジ部の第１側面側の発振波長に対する第１実効屈折率を、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高くすることによって、リッジ部の第１側面側の第１実効屈折率とリッジ部の第２側面側の第２実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部の幅を大きくすることができる。この場合、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積を増大させることができるので、半導体層と電極層との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

上記第１の局面による半導体レーザ素子において、好ましくは、半導体層は、リッジ部の第１側面側に位置するとともに、第１の厚みを有する第１平坦部と、リッジ部の第２側面側に位置するとともに、第２の厚みを有する第２平坦部とを含み、第２平坦部の第２の厚みは、第１平坦部の第１の厚みよりも小さい。このように構成すれば、容易に、第１の厚みを有するリッジ部の第１側面側の第１平坦部と、第１の厚みよりも小さい第２の厚みを有するリッジ部の第２側面側の第２平坦部とにより、リッジ部の第１側面側の発振波長に対する第１実効屈折率を、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高くすることができる。

上記第１の局面による半導体レーザ素子において、好ましくは、リッジ部の第１側面上に形成された第１屈折率を有する第１電流狭窄層と、リッジ部の第２側面上に形成された第２屈折率を有する第２電流狭窄層とをさらに備え、第２電流狭窄層の第２屈折率は、第１電流狭窄層の第１屈折率よりも低い。このように構成すれば、容易に、第１屈折率を有するリッジ部の第１側面側の第１電流狭窄層と、第１屈折率よりも低い第２屈折率を有するリッジ部の第２側面側の第２電流狭窄層とにより、リッジ部の第１側面側の発振波長に対する第１実効屈折率を、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高くすることができる。

上記第１の局面による半導体レーザ素子において、好ましくは、リッジ部の第１側面上に形成され、第１屈折率および第１吸収係数を有する第１電流狭窄層と、リッジ部の第２側面上に形成され、第２屈折率および第２吸収係数を有する第２電流狭窄層とをさらに備え、第１電流狭窄層の第１屈折率および第１吸収係数と、第２電流狭窄層の第２屈折率および第２吸収係数とを調節することによって、第２実効屈折率が第１実効屈折率よりも低くなるように制御する。このように構成すれば、容易に、リッジ部の第１側面側の第１電流狭窄層の第１屈折率および第１吸収係数と、リッジ部の第２側面側の第２電流狭窄層の第２屈折率および第２吸収係数とを調節することにより、リッジ部の第１側面側の発振波長に対する第１実効屈折率を、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高くすることができる。ここで、第１吸収係数および第２吸収係数が十分小さい場合、第２屈折率を第１屈折率よりも低くすれば、必ず第２実効屈折率が第１実効屈折率よりも低くなる。

上記第１の局面による半導体レーザ素子において、好ましくは、活性層は、窒化物系半導体層を含む。このような窒化物系半導体層からなる活性層を含む半導体レーザ素子では、発振波長が短いために高次モードの発生を抑制するためには、リッジ部の幅が小さくなりやすいので、本発明を用いることにより、より有効に、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部の幅を大きくすることができる。

この発明の第２の局面による半導体レーザ素子は、活性層と、活性層上に形成され、第１側面と、第１側面とは反対側に位置する第２側面とを有する凸状のリッジ部を含む半導体層とを備えている。そして、第２側面と活性層の表面とがなすリッジ部の内側の角度は、第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有しており、リッジ部の第１側面側の発振波長に対する光閉じ込め度合いは、リッジ部の第２側面側の発振波長に対する光閉じ込め度合いよりも弱い。

この第２の局面による半導体レーザ素子では、上記のように、リッジ部の第２側面と活性層の表面とがなすリッジ部の内側の角度が、リッジ部の第１側面と活性層の表面とがなすリッジ部の内側の角度以上の大きさを有するように構成するとともに、リッジ部の第１側面側の発振波長に対する光閉じ込め度合いを、リッジ部の第２側面側の発振波長に対する光閉じ込め度合いよりも弱くすることによって、リッジ部の第１側面側の光閉じ込め度合いとリッジ部の第２側面側の光閉じ込め度合いとが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部の幅を大きくすることができる。この場合、リッジ部を構成する半導体層と、リッジ部上に形成される電極層との接触面積を増大させることができるので、半導体層と電極層との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

上記第２の局面による半導体レーザ素子において、好ましくは、リッジ部の第１側面側の発振波長に対する第１実効屈折率は、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高い。このように構成すれば、容易に、リッジ部の第２側面側の発振波長に対する第２実効屈折率よりも高い発振波長に対する第１実効屈折率を有するリッジ部の第１側面側により、リッジ部の第１側面側の発振波長に対する光閉じ込め度合いを、リッジ部の第２側面側の発振波長に対する光閉じ込め度合いよりも弱くすることができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図であり、図２は、図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の活性層の詳細図である。まず、図１および図２を参照して、第１実施形態によるＧａＮ系半導体レーザ素子の構造について説明する。なお、第１実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。

第１実施形態では、図１に示すように、約１００μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０７Ｇａ_０．９３Ｎからなるｎ型クラッド層３が形成されている。このｎ型クラッド層３の一方の側端面から所定の間隔を隔てた領域は、ｎ型クラッド層３の上面から約１００ｎｍの深さまでが除去されている。また、ｎ型ＧａＮ基板１、ｎ型層２およびｎ型クラッド層３の両方の側端面の近傍には、転位の集中している領域１７が形成されている。

ｎ型クラッド層３上の転位の集中している領域１７以外の領域には、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１６Ｇａ_０．８４Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５が形成されている。

ｎ型光ガイド層５上には、活性層６が形成されている。この活性層６は、図２に示すように、約２０ｎｍの厚みを有するアンドープＩｎ_０．０２Ｇａ_０．９８Ｎからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層６ｂとが交互に積層された多重量子井戸（ＭＱＷ）構造を有する。なお、活性層６は、本発明の「窒化物系半導体層」の一例である。

また、図１に示すように、活性層６上には、約１００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７が形成されている。ｐ型光ガイド層７上には、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．１６Ｇａ_０．８４Ｎからなるｐ型キャップ層８が形成されている。なお、ｐ型光ガイド層７およびｐ型キャップ層８は、本発明の「半導体層」の一例である。

ｐ型キャップ層８上には、凸部と、凸部以外の平坦部とを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０７Ｇａ_０．９３Ｎからなるｐ型クラッド層９が形成されている。このｐ型クラッド層９の平坦部の厚みは、約８０ｎｍである。また、ｐ型クラッド層９の上面から凸部以外の平坦部までの高さは、約３２０ｎｍであり、凸部の幅は、１．９５μｍである。ｐ型クラッド層９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層１０が形成されている。このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、一方の側面１１ａと、一方の側面１１ａとは反対側に位置する他方の側面１１ｂとを有するリッジ部１１が構成されている。また、リッジ部１１は、１．９５μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型クラッド層９およびｐ型コンタクト層１０は、本発明の「半導体層」の一例である。また、側面１１ａおよび１１ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。

ここで、第１実施形態では、リッジ部１１の側面１１ｂ近傍の幅約０．２μｍにおいて、ｐ型クラッド層９の平坦部の上面から約１００ｎｍの深さまでが除去されることにより、ｐ型光ガイド層７の上面が露出されている。すなわち、リッジ部１１の側面１１ｂの近傍では、ｐ型クラッド層９の平坦部およびｐ型キャップ層８が除去されている。これにより、側面１１ａ側には、リッジ部１１の下端部から活性層６の上面までの半導体層（ｐ型クラッド層９の平坦部、ｐ型キャップ層８およびｐ型光ガイド層７）からなる厚みが約２００ｎｍの第１平坦部が形成され、側面１１ｂ側には、リッジ部１１の下端部から活性層６の上面までの半導体層（ｐ型光ガイド層７）からなる厚みが約１００ｎｍの第２平坦部が形成される。また、リッジ部１１の側面１１ａと活性層６の上面とがなす角度θ１と、リッジ部１１の側面１１ｂと活性層６の上面とがなす角度θ２とは、互いにほぼ同じ大きさ（約９０°）を有する。ここで、リッジ部１１の側面１１ａの下端部から活性層６の上面までの厚みを約２００ｎｍとすることにより、活性層６で生成される発振波長が約４１０ｎｍの光に対して、リッジ部１１の側面１１ａ側の実効屈折率（第１実効屈折率）は、リッジ部１１の下部よりも約０．００５だけ低くなる。また、リッジ部１１の側面１１ｂの下端部から活性層６の上面までの厚みを約１００ｎｍとすることにより、リッジ部１１の側面１１ｂ側の実効屈折率（第２実効屈折率）は、リッジ部１１の下部よりも約０．０１７だけ低くなる。すなわち、リッジ部１１の側面１１ａ側の実効屈折率は、リッジ部１１の側面１１ｂ側の実効屈折率よりも約０．０１２だけ高くなる。

また、リッジ部１１の側面１１ｂ近傍において、ｐ型光ガイド層７の上面が露出された部分の右側には、ｐ型クラッド層９の平坦部と、ｐ型キャップ層８と、ｐ型光ガイド層７とからなる厚みが約２００ｎｍの第３平坦部が形成されている。ここで、第３平坦部の厚みは、約２００ｎｍであり、第３平坦部の下部において発振波長が約４１０ｎｍに対する実効屈折率（第３実効屈折率）は、リッジ部１１の下部よりも約０．００５だけ低くなる。すなわち、第２平坦部の厚み（約１００ｎｍ）よりも大きい厚み（約２００ｎｍ）を有する第３平坦部を、第２平坦部のリッジ部１１と反対側の領域に設けることにより、第２実効屈折率よりも高い第３実効屈折率を有する領域が、第２実効屈折率を有する領域のリッジ部１１と反対側の領域に設けられている。

また、リッジ部１１を構成するｐ型コンタクト層１０上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１２が形成されている。ｐ側オーミック電極１２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ_２膜（絶縁膜）からなる電流狭窄層１３が形成されている。第１実施形態では、このように、リッジ部１１の側面１１ａ側と側面１１ｂ側とで同じ屈折率を有するＳｉＯ_２膜からなる電流狭窄層１３が形成されている。電流狭窄層１３上の所定領域には、ｐ側オーミック電極１２の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１４が形成されている。

また、ｎ型ＧａＮ基板１の裏面の転位の集中している領域１７上には、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１５が形成されている。また、ｎ型ＧａＮ基板１の裏面上には、絶縁膜１５を覆うように、ｎ側電極１６が形成されている。このｎ側電極１６は、ｎ型ＧａＮ基板１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。

図３は、図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の水平方向の近視野像（ニアフィールドパターン）である。なお、図３の横軸には、素子の水平方向の位置がとられており、縦軸には、光強度がとられている。また、図３の横軸において、−０．９７５μｍ〜０．９７５μｍの間がリッジ部１１の幅であり、Ｘ＝０μｍ（図３中の破線）の位置がリッジ部１１の中心である。また、Ｘ＜−０．９７５μｍの範囲がリッジ部１１の側面１１ａ側（実効屈折率が高い側）であり、Ｘ＞０．９７５μｍの範囲がリッジ部１１の側面１１ｂ側（実効屈折率が低い側）である。図３を参照して、第１実施形態によるＧａＮ系半導体レーザ素子の光強度のピークは、リッジ部１１の側面１１ａ側（実効屈折率が高い側）に位置している。また、Ｘ＞０．９７５μｍの光強度は、Ｘ＜−０．９７５μｍの光強度と比較して弱くなっており、実効屈折率が低い側での光閉じ込めの度合いが強いことが分かる。すなわち、活性層６で生成される発振波長が約４１０ｎｍの光に対して、実効屈折率の高いリッジ部１１の側面１１ａ側の光閉じ込め度合いは、実効屈折率の低いリッジ部１１ｂの光閉じ込め度合いよりも弱くなる。

次に、リッジ部の一方の側面側と他方の側面側とで実効屈折率が異なる場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を調べた結果について説明する。なお、比較例として、リッジ部の一方の側面側と他方の側面側とで実効屈折率が同じ場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法も調べた。

図４は、リッジ部の一方の側面側と他方の側面側とで実効屈折率が異なる場合（第１実施形態）において、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。図５は、リッジ部の一方の側面側と他方の側面側とで実効屈折率が同じ場合（比較例）において、高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。なお、図４は、発振波長が４１０ｎｍの光に対して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１２の場合のグラフであり、第１実施形態のＧａＮ系半導体レーザ素子の構成に対応する。また、図５は、第１実施形態のＧａＮ系半導体レーザ素子の構成において、リッジ部の一方の側面の下端部から活性層までの半導体層の厚みと、リッジ部の他方の側面の下端部から活性層までの半導体層の厚みとが同じ場合のグラフである。すなわち、図５は、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じ場合のグラフである。また、図４および図５中の領域Ｆ１、Ｆ２、Ｆ３およびＦ４は、それぞれ、カットオフ領域、０次モードのみ存在する領域、１次モードまで存在する領域および２次モードまで存在する領域である。また、図５中の領域Ｆ５およびＦ６は、３次モードまで存在する領域および４次モードまで存在する領域である。ここで、高次モードとは、１次以上のモードである。また、図４および図５の横軸には、リッジ部の幅の寸法がとられており、縦軸には、リッジ部の下部とリッジ部の側面側との実効屈折率の差がとられている。ただし、図４のリッジ部の側面側とは、実効屈折率が高い側である。

まず、図４を参照して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１２の場合において、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００５であれば、リッジ部の幅が１．９５μｍ以下の場合、０次モードのみの水平横モード（Ｆ２領域）が存在することが判明した（図４中の○）。この場合、リッジ部の下部と、実効屈折率の低い側のリッジ部の側面側との実効屈折率の差は、０．０１７である。上記した第１実施形態では、リッジ部１１の側面１１ａ側（実効屈折率の高い側）の実効屈折率がリッジ部１１の下部の実効屈折率よりも０．００５だけ低く、かつ、リッジ部１１の幅が１．９５μｍであるので、０次モードのみの水平横モードが存在する。

その一方、図５を参照して、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じ場合（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００５であり、リッジ部の幅が１．９５μｍであれば、１次モード（Ｆ３領域）までの水平横モードが存在することが判明した（図５中の△）。この場合、０次モード（Ｆ２領域）のみの水平横モードが存在するためには、リッジ部の幅を１．６４μｍ以下にする必要がある。また、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．０１７であり、リッジ部の幅が１．９５μｍであれば、２次モード（Ｆ４領域）までの水平横モードが存在することが判明した（図５中の□）。この場合、０次モード（Ｆ２領域）のみの水平横モードが存在するためには、リッジ部の幅を０．７９μｍ以下にする必要がある。

次に、リッジ部１１の側面１１ａ側（実効屈折率の高い側）の実効屈折率がリッジ部１１の下部の実効屈折率よりも０．００５だけ低く、かつ、リッジ部１１の幅が１．９５μｍである第１実施形態のＧａＮ系半導体レーザ素子のビームの水平広がり角を調べたところ、ビームの水平広がり角は、約８．８°であった。その一方、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであるＧａＮ系半導体レーザ素子（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００５の場合、ビームの水平広がり角は、約７．７°であった。これにより、第１実施形態では、高次水平横モードの発生を抑制しながら、ビームの水平広がり角を大きくすることができる。

第１実施形態では、上記のように、リッジ部１１の側面１１ａと活性層６の上面とがなす角度θ１と、リッジ部１１の側面１１ｂと活性層６の上面とがなす角度θ２とを同じ大きさにした状態で、リッジ部１１の側面１１ａの下端部から活性層６の上面までの厚み（約２００ｎｍ）をリッジ部１１の側面１１ｂの下端部から活性層６の上面までの厚み（約１００ｎｍ）よりも大きくすることにより、リッジ部１１の側面１１ａ側の発振波長（約４１０ｎｍ）に対する実効屈折率を、リッジ部１１の側面１１ｂ側の発振波長（約４１０ｎｍ）に対する実効屈折率よりも約０．０１２だけ高くすることによって、リッジ部１１の側面１１ａ側の実効屈折率とリッジ部１１の側面１１ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部１１の幅の上限寸法を大きくすることができる。これにより、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部１１の幅を大きくすることができる。この場合、リッジ部１１を構成するｐ型コンタクト層１０と、リッジ部１１上に形成されるｐ側オーミック電極１２との接触面積を増大させることができるので、ｐ型コンタクト層１０とｐ側オーミック電極１２との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

図６〜図１８は、図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１、図２および図６〜図１８を参照して、第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。

まず、図６に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、両方の側端面近傍に転位の集中している領域１７を有するｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２を成長させる。この後、ｎ型層２上に、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０７Ｇａ_０．９３Ｎからなるｎ型クラッド層３を成長させる。

続いて、ｎ型クラッド層３上に、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１６Ｇａ_０．８４Ｎからなるｎ型キャリアブロック層４を成長させる。この後、ｎ型キャリアブロック層４上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５を成長させる。次に、ｎ型光ガイド層５上に、活性層６を成長させる。具体的には、図２に示したように、ｎ型光ガイド層５（図６参照）上に、約２０ｎｍの厚みを有するアンドープＩｎ_０．０２Ｇａ_０．９８Ｎからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層６ｂとを交互に成長させる。これにより、ＭＱＷ構造を有する活性層６が形成される。

次に、図６に示すように、活性層６上に、約１００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７を成長させる。この後、ｐ型光ガイド層７上に、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．１６Ｇａ_０．８４Ｎからなるｐ型キャップ層８を成長させる。続いて、ｐ型キャップ層８上に、約４００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０７Ｇａ_０．９３Ｎからなるｐ型クラッド層９を成長させる。この後、ｐ型クラッド層９上に、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層１０を成長させる。

上記のようにｎ型ＧａＮ基板１上に窒化物系半導体各層（２〜１０）を成長させる際、ｎ型ＧａＮ基板１の転位が伝播する。これにより、転位の集中している領域１７が、ｐ型コンタクト層１０の上面にまで延びるように形成される。

この後、窒素ガス雰囲気中で、約８００℃の温度条件下でアニール処理する。

次に、図７に示すように、電子ビーム蒸着法を用いて、ｐ型コンタクト層１０上に、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１２を形成する。この後、ｐ側オーミック電極１２上に、約２５０ｎｍの厚みを有するＳｉＯ_２膜２１を形成する。

次に、図８に示すように、ｐ側オーミック電極１２およびＳｉＯ_２膜２１をパターニングすることによって、ｐ側オーミック電極１２およびＳｉＯ_２膜２１を、１．９５μｍの幅を有するストライプ状（細長状）に形成する。

次に、図９に示すように、Ｃｌ_２系ガスによるドライエッチング技術を用いて、ＳｉＯ_２膜２１をマスクとして、ｐ型コンタクト層１０の上面からｐ型クラッド層９の途中の深さ（ｐ型クラッド層９の上面から約３２０ｎｍの深さ）までをエッチングする。この際、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって構成されるとともに、１．９５μｍの幅を有するストライプ状（細長状）のリッジ部１１が形成される。

次に、図１０に示すように、ｐ型クラッド層９の平坦部上の転位の集中している領域１７以外の所定領域に、ＳｉＯ_２膜２１、ｐ側オーミック電極１２およびリッジ部１１を覆うように、レジスト２２を形成する。この後、レジスト２２をマスクとして、ｐ型クラッド層９の平坦部の上面からｎ型キャリアブロック層４までをエッチングする。これにより、図１１に示すように、ｐ型クラッド層９、ｐ型キャップ層８、ｐ型光ガイド層７、活性層６、ｎ型光ガイド層５およびｎ型キャリアブロック層４に形成された転位の集中している領域１７が除去される。この後、レジスト２２を除去する。

次に、図１２に示すように、真空蒸着法を用いて、斜め上方向（ｎ型ＧａＮ基板１の上面に対して約６０°傾いた方向）からリッジ部１１の側面１１ａ側に向かってＳｉＯ_２を蒸着する。この場合、リッジ部１１の側面１１ｂ側の領域には、リッジ部１１、ｐ側オーミック電極１２およびＳｉＯ_２膜２１により陰となる領域が存在する。そして、そのリッジ部１１の側面１１ｂ側の陰となる領域には、ＳｉＯ_２が堆積されない。このようにして、リッジ部１１の側面１１ｂ側の陰となる領域以外の領域上にのみ、約２５０ｎｍの厚みを有するＳｉＯ_２膜２３を形成する。

次に、図１３に示すように、Ｃｌ_２系ガスによるドライエッチング技術を用いて、ＳｉＯ_２膜２３をマスクとして、ｐ型クラッド層９の平坦部の上面から約１００ｎｍの深さまでをエッチングすることによって、ｐ型光ガイド層７の上面を露出させる。これにより、リッジ部１１の側面１１ａの下端部から活性層６の上面までの半導体層（ｐ型クラッド層９の平坦部、ｐ型キャップ層８およびｐ型光ガイド層７）の厚み（約２００ｎｍ）に対して、リッジ部１１の側面１１ｂの下端部から活性層６の上面までの半導体層（ｐ型光ガイド層７）の厚み（約１００ｎｍ）を小さくする。この際、ｎ型クラッド層３の上面から約１００ｎｍの深さまでが同時にエッチングされる。この後、ＳｉＯ_２膜２１および２３を除去することによって、図１４に示す状態にする。

次に、図１５に示すように、プラズマＣＶＤ法を用いて、リッジ部１１の両方の側面１１ａおよび１１ｂを含む全面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ_２膜（絶縁膜）からなる電流狭窄層１３を形成する。この後、電流狭窄層１３上のリッジ部１１に対応する領域以外の領域に、レジスト２４を形成する。次に、レジスト２４をマスクとして、ｐ側オーミック電極１２の上面上に位置する電流狭窄層１３をエッチングすることによって、図１６に示す状態にする。この後、レジスト２４を除去する。

次に、図１７に示すように、真空蒸着法を用いて、電流狭窄層１３上の所定領域に、ｐ側オーミック電極１２の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１４を形成する。

次に、図１８に示すように、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板１の裏面の転位の集中している領域１７上に、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１５を形成する。

最後に、図１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、絶縁膜１５を覆うように、ｎ側電極１６を形成する。この際、ｎ型ＧａＮ基板１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層と形成する。このようにして、第１実施形態によるＧａＮ系半導体レーザ素子が形成される。

第１実施形態の製造プロセスでは、上記のように、斜め上方向（ｎ型ＧａＮ基板１の上面に対して約６０°傾いた方向）からリッジ部１１の側面１１ａ側に向かってＳｉＯ_２を蒸着することによって、リッジ部１１の側面１１ｂ側の陰となる領域以外の領域上にのみ、ＳｉＯ_２膜２３が形成される。ここで、リッジ部１１の側面１１ｂ側において、リッジ部１１近傍に位置するｐ型クラッド層９の平坦部が陰となるので、その陰となるリッジ部１１近傍に位置するｐ型クラッド層９の平坦部上にはＳｉＯ_２膜２３が形成されない。これにより、ＳｉＯ_２膜２３をエッチングマスクとして用いれば、容易に、リッジ部１１近傍に位置するｐ型クラッド層９の平坦部をエッチングすることができる。その結果、リッジ部１１近傍に位置するｐ型クラッド層９の平坦部をエッチングするために、マスク合わせをする必要がないので、製造プロセスを簡略化することができる。

（第２実施形態）
図１９は、本発明の第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の構造を示した断面図である。図１９を参照して、この第２実施形態では、上記第１実施形態と異なり、半導体層により形成される電流狭窄層を用いるとともに、リッジ部の一方の側面側に形成する電流狭窄層（半導体層）の屈折率を、リッジ部の他方の側面側に形成する電流狭窄層（半導体層）の屈折率よりも高くすることによって、リッジ部の一方の側面側の実効屈折率を、リッジ部の他方の側面側の実効屈折率よりも高くする場合について説明する。なお、第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の発振波長は、約８００ｎｍである。

この第２実施形態では、図１９に示すように、約１００μｍの厚みを有するとともに、約１×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＡｓ基板３１の（００１）面上に、約１００ｎｍの厚みを有するとともに、約３×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＡｓからなるｎ型層３２が形成されている。ｎ型層３２上には、約１．５μｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．４５Ｇａ_０．５５Ａｓからなるｎ型クラッド層３３が形成されている。ｎ型クラッド層３３上には、約３０ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる光ガイド層３４が形成されている。光ガイド層３４上には、活性層３５が形成されている。この活性層３５は、約５ｎｍの厚みを有するアンドープＡｌ_０．１Ｇａ_０．９Ａｓからなる３層の井戸層３５ａと、約５ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる２層の障壁層３５ｂとが交互に積層されたＭＱＷ構造を有する。活性層３５上には、約３０ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる光ガイド層３６が形成されている。なお、光ガイド層３６は、本発明の「半導体層」の一例である。

光ガイド層３６上には、凸部と、凸部以外の平坦部とを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型Ａｌ_０．４５Ｇａ_０．５５Ａｓからなるｐ型クラッド層３７が形成されている。このｐ型クラッド層３７の平坦部の厚みは、約１５０ｎｍである。また、ｐ型クラッド層３７の上面から凸部以外の平坦部までの高さは、約１．３５μｍであり、凸部の下端部の幅は、３．４μｍである。ｐ型クラッド層３７の凸部上には、約２００ｎｍの厚みを有するとともに、約２×１０^１８ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型ＧａＡｓからなるｐ型コンタクト層３８が形成されている。このｐ型コンタクト層３８とｐ型クラッド層３７の凸部とによって、一方の側面３９ａと、一方の側面３９ａとは反対側に位置する他方の側面３９ｂとを有するリッジ部３９が構成されている。また、リッジ部３９は、下端部が３．４μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型クラッド層３７およびｐ型コンタクト層３８は、本発明の「半導体層」の一例である。また、側面３９ａおよび３９ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。

ここで、第２実施形態では、リッジ部３９の側面３９ａ側に位置するｐ型クラッド層３７の平坦部上に、リッジ部３９の側面３９ａを覆うように、ｐ型クラッド層３７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．５Ｇａ_０．５Ａｓからなる電流狭窄層４０ａが形成されている。この電流狭窄層４０ａの構成材料であるｎ型Ａｌ_０．５Ｇａ_０．５Ａｓは、約３．２７の屈折率を有する。また、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部上には、リッジ部３９の側面３９ｂを覆うように、ｐ型クラッド層３７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．７Ｇａ_０．３Ａｓからなる電流狭窄層４０ｂが形成されている。この電流狭窄層４０ｂの構成材料であるｎ型Ａｌ_０．７Ｇａ_０．３Ａｓは、電流狭窄層４０ａの構成材料であるｎ型Ａｌ_０．５Ｇａ_０．５Ａｓの屈折率（約３．２７）よりも小さい約３．１７の屈折率を有する。また、電流狭窄層４０ａおよび４０ｂの構成材料であるｎ型Ａｌ_０．５Ｇａ_０．５Ａｓおよびｎ型Ａｌ_０．７Ｇａ_０．３Ａｓは、活性層３５で生成される光のエネルギよりも大きいバンドギャップを有しており、活性層３５で生成される光を吸収しない。なお、電流狭窄層４０ａおよび４０ｂは、それぞれ、本発明の「第１電流狭窄層」および「第２電流狭窄層」の一例である。また、リッジ部３９の側面３９ａと活性層３５の上面とがなす角度θ３と、リッジ部３９の側面３９ｂと活性層３５の上面とがなす角度θ４とは、互いに同じ大きさを有する。このように、リッジ部３９の側面３９ａと活性層３５の上面とがなす角度θ３と、リッジ部３９の側面３９ｂと活性層３５の上面とがなす角度θ４とを同じ大きさにした状態で、リッジ部３９の側面３９ａ側の電流狭窄層４０ａの屈折率（約３．２７）をリッジ部３９の側面３９ｂ側の電流狭窄層４０ｂの屈折率（約３．１７）よりも大きくすることにより、活性層３５で生成される発振波長が約８００ｎｍの光に対して、リッジ部３９の側面３９ａ側の実効屈折率は、リッジ部３９の下部の実効屈折率よりも約０．００４だけ低くなる。また、リッジ部３９の側面３９ｂ側の実効屈折率は、リッジ部３９の下部の実効屈折率よりも約０．００９だけ低くなる。すなわち、リッジ部３９の側面３９ａ側の実効屈折率は、リッジ部３９の側面３９ｂ側の実効屈折率よりも約０．００５だけ高くなる。また、活性層３５で生成される発振波長が約８００ｎｍの光に対して、実効屈折率の高いリッジ部３９の側面３９ａ側の光閉じ込め度合いは、実効屈折率の低いリッジ部３９の側面３９ｂ側の光閉じ込め度合いよりも弱くなる。

また、電流狭窄層４０ａおよび４０ｂ上には、約１００ｎｍの厚みを有するアンドープＧａＡｓからなるキャップ層４１が形成されている。キャップ層４１上のリッジ部３９に対応する領域には、ｐ型コンタクト層３８の上面に接触するように、下層から上層に向かって、Ｃｒ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｐ側電極４２が形成されている。

また、ｎ型ＧａＡｓ基板３１の裏面上には、ｎ型ＧａＡｓ基板３１の裏面側から順に、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｎ側電極４３が形成されている。

次に、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．００５であり、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００４である場合において、発振波長が８００ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、リッジ部の幅が３．４μｍ以下であれば、０次モードのみの水平横モードが存在することが判明した。ここで、第２実施形態では、リッジ部３９の側面３９ａ側（実効屈折率の高い側）の実効屈折率がリッジ部３９の下部の実効屈折率よりも０．００４だけ低く、かつ、リッジ部３９の下端部の幅が３．４μｍであるので、０次モードのみの水平横モードが存在する。

また、比較例として、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであり、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００４である場合において、発振波長が８００ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、比較例において、０次モードのみの水平横モードが存在するためには、リッジ部の幅を３．０μｍ以下にする必要があった。

次に、リッジ部３９の側面３９ａ側（実効屈折率の高い側）の実効屈折率がリッジ部３９の下部の実効屈折率よりも０．００４だけ低く、かつ、リッジ部３９の幅が３．４μｍである第２実施形態のＡｌＧａＡｓ系半導体レーザ素子のビームの水平広がり角を調べたところ、ビームの水平広がり角は、約９．２°であった。その一方、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであるＡｌＧａＡｓ系半導体レーザ素子（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００４であるとともに、リッジ部の幅が３．０μｍである場合、ビームの水平広がり角は、約９．０°であった。これにより、第２実施形態では、高次水平横モードの発生を抑制しながら、ビームの水平広がり角を大きくすることができる。

第２実施形態では、上記のように、リッジ部３９の側面３９ａと活性層３５の上面とがなす角度θ３と、リッジ部３９の側面３９ｂと活性層３５の上面とがなす角度θ４とを同じ大きさにした状態で、リッジ部３９の側面３９ａ側の電流狭窄層４０ａの屈折率（約３．２７（ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ））をリッジ部３９の側面３９ｂ側の電流狭窄層４０ｂの屈折率（約３．１７（ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ））よりも大きくすることにより、リッジ部３９の側面３９ａ側の発振波長（約８００ｎｍ）に対する実効屈折率を、リッジ部３９の側面３９ｂ側の発振波長（約８００ｎｍ）に対する実効屈折率よりも約０．００５だけ高くすることによって、リッジ部３９の側面３９ａ側の実効屈折率とリッジ部３９の側面３９ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部３９の幅の上限寸法を大きくすることができる。これにより、上記第１実施形態と同様、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部３９の幅を大きくすることができる。この場合、リッジ部３９を構成するｐ型コンタクト層３９と、リッジ部３９上に形成されるｐ側オーミック電極４２との接触面積を増大させることができるので、ｐ型コンタクト層３８とｐ側オーミック電極４２との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

図２０〜図２６は、図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１９〜図２６を参照して、第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスについて説明する。

まず、図２０に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板３１の（００１）面上に、約３×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＡｓからなるｎ型層３２を成長させる。この後、ｎ型層３２上に、約１．５μｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．４５Ｇａ_０．５５Ａｓからなるｎ型クラッド層３３を成長させる。続いて、ｎ型クラッド層３３上に、約３０ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる光ガイド層３４を成長させる。次に、光ガイド層３４上に、活性層３５を成長させる。具体的には、光ガイド層３４上に、約５ｎｍの厚みを有するアンドープＡｌ_０．１Ｇａ_０．９Ａｓからなる３層の井戸層３５ａと、約５ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる２層の障壁層３５ｂとを交互に成長させる。これにより、ＭＱＷ構造を有する活性層３５が形成される。

次に、活性層３５上に、約３０ｎｍの厚みを有するアンドープＡｌ_０．３５Ｇａ_０．６５Ａｓからなる光ガイド層３６を成長させる。この後、光ガイド層３６上に、約１．５μｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型Ａｌ_０．４５Ｇａ_０．５５Ａｓからなるｐ型クラッド層３７を成長させる。続いて、ｐ型クラッド層３７上に、約２００ｎｍの厚みを有するとともに、約２×１０^１８ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型ＧａＡｓからなるｐ型コンタクト層３８を成長させる。この後、プラズマＣＶＤ法を用いて、ｐ型コンタクト層３８上のリッジ部３９（図１９参照）に対応する領域に、約２５０ｎｍの厚みを有するＳｉＮ膜５１を形成する。

次に、図２１に示すように、ＳｉＮ膜５１をマスクとして、ｐ型コンタクト層３８の上面からｐ型クラッド層３７の途中の深さ（ｐ型クラッド層３７の上面から約１．３５μｍの深さ）までをエッチングする。これにより、ｐ型コンタクト層３８とｐ型クラッド層３７の凸部とによって構成されるとともに、下端部が３．４μｍの幅を有するストライプ状（細長状）のリッジ部３９が形成される。

次に、図２２に示すように、プラズマＣＶＤ法を用いて、リッジ部３９の側面３９ｂと、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部と、ＳｉＮ膜５１の上面の一部および側面とを覆うように、約５００ｎｍの厚みを有するＳｉＯ_２膜５２を形成する。

次に、図２３に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ_２膜５２およびＳｉＮ膜５１を選択成長マスクとして、リッジ部３９の側面３９ａ側に位置するｐ型クラッド層３７の平坦部上に、リッジ部３９の側面３９ａを覆うように、ｐ型クラッド層３７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされた約３．２７の屈折率を有するｎ型Ａｌ_０．５Ｇａ_０．５Ａｓからなる電流狭窄層４０ａを成長させる。続いて、電流狭窄層４０ａ上に、約１００ｎｍの厚みを有するアンドープＧａＡｓからなるキャップ層４１を成長させる。この後、ＳｉＯ_２膜５２を除去する。

次に、図２４に示すように、プラズマＣＶＤ法を用いて、キャップ層４１と、ＳｉＮ膜５１の上面の一部および側面とを覆うように、約５００ｎｍの厚みを有するＳｉＯ_２膜５３を形成する。

次に、図２５に示すように、ＳｉＯ_２膜５３およびＳｉＮ膜５１を選択成長マスクとして、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部上に、リッジ部３９の側面３９ｂを覆うように、ｐ型クラッド層３７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされた約３．１７の屈折率を有するｎ型Ａｌ_０．７Ｇａ_０．３Ａｓからなる電流狭窄層４０ｂを成長させる。続いて、電流狭窄層４０ｂ上に、約１００ｎｍの厚みを有するアンドープＧａＡｓからなるキャップ層４１を成長させる。この後、ＳｉＯ_２膜５３を除去する。

次に、図２６に示すように、真空蒸着法を用いて、キャップ層４１上のリッジ部３９に対応する領域に、ｐ型コンタクト層３８の上面に接触するように、下層から上層に向かって、Ｃｒ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｐ側電極４２を形成する。

最後に、図１９に示したように、真空蒸着法を用いて、ｎ型ＧａＡｓ基板３１の裏面上に、ｎ型ＧａＡｓ基板３１の裏面側から順に、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｎ側電極４３を形成する。このようにして、第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子が形成される。

（第３実施形態）
図２７は、本発明の第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の構造を示した断面図である。図２７を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、リッジ部の一方の側面側および他方の側面側に、それぞれ、互いに異なる屈折率および吸収係数を有する電流狭窄層を設けるとともに、その電流狭窄層の屈折率および吸収係数を調節することによって、リッジ部の一方の側面側の実効屈折率を、リッジ部の他方の側面側の実効屈折率よりも高くする場合について説明する。なお、第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の発振波長は、約６６０ｎｍである。

この第３実施形態では、図２７に示すように、約１００μｍの厚みを有するとともに、（００１）面に対して約７°傾斜したｎ型ＧａＡｓ基板６１の上面上に、約３×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＡｓからなるｎ型層６２が形成されている。なお、ｎ型ＧａＡｓ基板６１は、Ｓｉがドープされているとともに、約１×１０^１８ｃｍ^−３のキャリア濃度を有する。ｎ型層６２上には、約４００ｎｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｎ型クラッド層６３が形成されている。ｎ型クラッド層６３上には、約３０ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる光ガイド層６４が形成されている。光ガイド層６４上には、活性層６５が形成されている。この活性層６５は、約５ｎｍの厚みを有するアンドープＧａ_０．５Ｉｎ_０．５Ｐからなる３層の井戸層６５ａと、約５ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる２層の障壁層６５ｂとが交互に積層されたＭＱＷ構造を有する。活性層６５上には、約３０ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる光ガイド層６６が形成されている。なお、光ガイド層６６は、本発明の「半導体層」の一例である。

光ガイド層６６上には、凸部と、凸部以外の平坦部とを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｐ型クラッド層６７が形成されている。このｐ型クラッド層６７の平坦部の厚みは、約１５０ｎｍである。また、ｐ型クラッド層６７の上面から凸部以外の平坦部までの高さは、１．３５μｍであり、凸部の下端部の幅は、３．５μｍである。ｐ型クラッド層６７の凸部上には、約２００ｎｍの厚みを有するとともに、約２×１０^１８ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型Ｇａ_０．５Ｉｎ_０．５Ｐからなるｐ型コンタクト層６８が形成されている。このｐ型コンタクト層６８とｐ型クラッド層６７の凸部とによって、一方の側面６９ａと、一方の側面６９ａとは反対側に位置する他方の側面６９ｂとを有するリッジ部６９が構成されている。また、リッジ部６９は、下端部が３．５μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型クラッド層６７およびｐ型コンタクト層６８は、本発明の「半導体層」の一例である。また、側面６９ａおよび６９ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。

ここで、第３実施形態では、リッジ部６９の側面６９ａ側に位置するｐ型クラッド層６７の平坦部上に、リッジ部６９の側面６９ａを覆うように、ｐ型クラッド層６７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型（Ａｌ_０．８Ｇａ_０．２）_０．５Ｉｎ_０．５Ｐからなる電流狭窄層７０ａが形成されている。この電流狭窄層７０ａの構成材料であるｎ型（Ａｌ_０．８Ｇａ_０．２）_０．５Ｉｎ_０．５Ｐは、約３．７５の屈折率を有するとともに、活性層６５で生成される発振波長が約６６０ｎｍの光に対して約４×１０^４ｃｍ^−１の吸収係数を有する。また、リッジ部６９の側面６９ｂ側に位置するｐ型クラッド層６７の平坦部上には、リッジ部６９の側面６９ｂを覆うように、ｐ型クラッド層６７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＡｓからなる電流狭窄層７０ｂが形成されている。この電流狭窄層７０ｂの構成材料であるｎ型ＧａＡｓは、約３．２２の屈折率を有するとともに、活性層６５で生成される発振波長が約６６０ｎｍの光を吸収しない（光の吸収係数は０）。なお、電流狭窄層７０ａおよび７０ｂは、それぞれ、本発明の「第１電流狭窄層」および「第２電流狭窄層」の一例である。また、リッジ部６９の側面６９ａと活性層６５の上面とがなすリッジ部６９の内側の角度θ５（約４６°）は、リッジ部６９の側面６９ｂと活性層６５の上面とがなすリッジ部６９の内側の角度θ６（約６４°）よりも小さい。このように、リッジ部６９の側面６９ａと活性層６５の上面とがなす角度θ５（約４６°）を、リッジ部６９の側面６９ｂと活性層６５の上面とがなす角度θ６（約６４°）よりも小さくした状態で、リッジ部６９の側面６９ａ側の電流狭窄層７０ａの屈折率（約３．７５）をリッジ部６９の側面６９ｂ側の電流狭窄層７０ｂの屈折率（約３．２２）よりも大きくするとともに、リッジ部６９の側面６９ａ側の電流狭窄層７０ａの吸収係数（約４×１０^４ｃｍ^−１）をリッジ部６９の側面６９ｂ側の電流狭窄層７０ｂの吸収係数（０）よりも大きくすることにより、活性層６５で生成される発振波長が約６６０ｎｍの光に対して、リッジ部６９の側面６９ａ側の実効屈折率は、リッジ部６９の下部の実効屈折率よりも約０．００３だけ低くなる。また、リッジ部６９の側面６９ｂ側の実効屈折率は、リッジ部６９の下部の実効屈折率よりも約０．０１４だけ低くなる。すなわち、リッジ部６９の側面６９ａ側の実効屈折率は、リッジ部６９の側面６９ｂ側の実効屈折率よりも約０．０１１だけ高くなる。また、活性層６５で生成される発振波長が約６６０ｎｍの光に対して、実効屈折率の高いリッジ部６９の側面６９ａ側の光閉じ込め度合いは、実効屈折率の低いリッジ部６９の側面６９ｂ側の光閉じ込め度合いよりも弱くなる。

また、電流狭窄層７０ａおよび７０ｂ上には、ｐ型コンタクト層６８の上面に接触するように、約３μｍの厚みを有するとともに、約３×１０^１９ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型ＧａＡｓからなるｐ型コンタクト層７１が形成されている。ｐ型コンタクト層７１上には、下層から上層に向かって、Ｃｒ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｐ側電極７２が形成されている。

また、ｎ型ＧａＡｓ基板６１の裏面上には、ｎ型ＧａＡｓ基板６１の裏面側から順に、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｎ側電極７３が形成されている。

次に、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．０１１であり、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００３である場合において、発振波長が６６０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、リッジ部の幅が３．５μｍ以下であれば、０次モードのみの水平横モードが存在することが判明した。ここで、第３実施形態では、リッジ部６９の側面６９ａ側（実効屈折率の高い側）の実効屈折率がリッジ部６９の下部の実効屈折率よりも０．００３だけ低く、かつ、リッジ部６９の下端部の幅が３．５μｍであるので、０次モードのみの水平横モードが存在する。

また、比較例として、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであり、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．０１４である場合において、発振波長が６６０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、比較例において、０次モードのみの水平横モードが存在するためには、リッジ部の幅を３．０μｍ以下にする必要があった。

次に、リッジ部６９の側面６９ａ側（実効屈折率の高い側）の実効屈折率がリッジ部６９の下部の実効屈折率よりも０．００３だけ低く、かつ、リッジ部６９の幅が３．５μｍである第３実施形態のＡｌＧａＡｓ系半導体レーザ素子のビームの水平広がり角を調べたところ、ビームの水平広がり角は、約８．２°であった。その一方、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであるＡｌＧａＡｓ系半導体レーザ素子（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．０１４であるとともに、リッジ部の幅が３．０μｍである場合、ビームの水平広がり角は、約７．５°であった。これにより、第３実施形態では、高次水平横モードの発生を抑制しながら、ビームの水平広がり角を大きくすることができる。

第３実施形態では、上記のように、リッジ部６９の側面６９ａと活性層６５の上面とがなす角度θ５（約４６°）を、リッジ部６９の側面６９ｂと活性層６５の上面とがなす角度θ６（約６４°）よりも小さくした状態で、リッジ部６９の側面６９ａ側の電流狭窄層７０ａの屈折率（約３．７５（ｎ型（Ａｌ_０．８Ｇａ_０．２）_０．５Ｉｎ_０．５Ｐ））をリッジ部６９の側面６９ｂ側の電流狭窄層７０ｂの屈折率（約３．２２（ｎ型ＧａＡｓ））よりも大きくするとともに、リッジ部６９の側面６９ａ側の電流狭窄層７０ａの吸収係数（約４×１０^４ｃｍ^−１）をリッジ部６９の側面６９ｂ側の電流狭窄層７０ｂの吸収係数（０）よりも大きくすることにより、リッジ部６９の側面６９ａ側の発振波長（約６６０ｎｍ）に対する実効屈折率を、リッジ部６９の側面６９ｂ側の発振波長（約６６０ｎｍ）に対する実効屈折率よりも約０．０１１だけ高くすることによって、リッジ部６９の側面６９ａ側の実効屈折率とリッジ部６９の側面６９ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部６９の幅の上限寸法を大きくすることができる。これにより、上記第１実施形態と同様、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部６９の幅を大きくすることができる。この場合、リッジ部６９を構成するｐ型コンタクト層６８と、リッジ部６９上に形成されるｐ型コンタクト層７１との接触面積を増大させることができるので、ｐ型コンタクト層６８とｐ型コンタクト層７１との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

図２８〜図３４は、図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２７〜図３４を参照して、第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスについて説明する。

まず、図２８に示すように、ＭＯＣＶＤ法を用いて、（００１）面に対して約７°傾斜したｎ型ＧａＡｓ基板６１の上面上に、約３×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＡｓからなるｎ型層６２を成長させる。この後、ｎ型層６２上に、約４００ｎｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｎ型クラッド層６３を成長させる。続いて、ｎ型クラッド層６３上に、約３０ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる光ガイド層６４を成長させる。次に、光ガイド層６４上に、活性層６５を成長させる。具体的には、光ガイド層６４上に、約５ｎｍの厚みを有するアンドープＧａ_０．５Ｉｎ_０．５Ｐからなる３層の井戸層６５ａと、約５ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる２層の障壁層６５ｂとを交互に成長させる。これにより、ＭＱＷ構造を有する活性層６５が形成される。

次に、活性層６５上に、約３０ｎｍの厚みを有するアンドープ（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなる光ガイド層６６を成長させる。この後、光ガイド層６６上に、約１．５μｍの厚みを有するとともに、約３×１０^１７ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｐ型クラッド層６７を成長させる。続いて、ｐ型クラッド層６７上に、約２００ｎｍの厚みを有するとともに、約２×１０^１８ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型Ｇａ_０．５Ｉｎ_０．５Ｐからなるｐ型コンタクト層６８を成長させる。この後、プラズマＣＶＤ法を用いて、ｐ型コンタクト層６８上のリッジ部６９（図２７参照）に対応する領域に、約２５０ｎｍの厚みを有するＳｉＮ膜８１を形成する。

次に、図２９に示すように、ＳｉＮ膜８１をマスクとして、ｐ型コンタクト層６８の上面からｐ型クラッド層６７の途中の深さ（ｐ型クラッド層６７の上面から約１．３５μｍの深さ）までをエッチングする。この際、ｐ型クラッド層６７およびｐ型コンタクト層６８が、（００１）面に対して約７°傾斜したｎ型ＧａＡｓ基板６１の上面上に形成されているので、エッチングにより形成されたｐ型クラッド層６７およびｐ型コンタクト層６８の側面が所定の角度傾斜する。これにより、ｐ型コンタクト層６８とｐ型クラッド層６７の凸部とによって構成されるとともに、下端部が３．５μｍの幅を有するストライプ状（細長状）のリッジ部６９が形成される。また、リッジ部６９の側面６９ａと活性層６５の上面とがなすリッジ部６９の内側の角度θ５は、約４６°になるとともに、リッジ部６９の側面６９ｂと活性層６５の上面とがなすリッジ部６９の内側の角度θ６は、約６４°になる。

次に、図３０に示すように、プラズマＣＶＤ法を用いて、リッジ部６９の側面６９ｂと、リッジ部６９の側面６９ｂ側に位置するｐ型クラッド層６７の平坦部と、ＳｉＮ膜８１の上面の一部および側面とを覆うように、約５００ｎｍの厚みを有するＳｉＯ_２膜８２を形成する。

次に、図３１に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ_２膜８２およびＳｉＮ膜８１を選択成長マスクとして、リッジ部６９の側面６９ａ側に位置するｐ型クラッド層６７の平坦部上に、リッジ部６９の側面６９ａを覆うように、ｐ型クラッド層６７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされた約３．７５の屈折率を有するｎ型（Ａｌ_０．８Ｇａ_０．２）_０．５Ｉｎ_０．５Ｐからなる電流狭窄層７０ａを成長させる。この後、ＳｉＯ_２膜８２を除去する。

次に、図３２に示すように、プラズマＣＶＤ法を用いて、電流狭窄層７０ａと、ＳｉＮ膜８１の上面の一部および側面とを覆うように、約５００ｎｍの厚みを有するＳｉＯ_２膜８３を形成する。

次に、図３３に示すように、ＳｉＯ_２膜８３およびＳｉＮ膜８１を選択成長マスクとして、リッジ部６９の側面６９ｂ側に位置するｐ型クラッド層６７の平坦部上に、リッジ部６９の側面６９ｂを覆うように、ｐ型クラッド層６７の平坦部上の部分が約７００ｎｍの厚みを有するとともに、約８×１０^１７ｃｍ^−３のキャリア濃度を有するＳｉがドープされた約３．２２の屈折率を有するｎ型ＧａＡｓからなる電流狭窄層７０ｂを成長させる。この後、ＳｉＯ_２膜８３およびＳｉＮ膜８１を除去する。

次に、図３４に示すように、ＭＯＣＶＤ法を用いて、電流狭窄層７０ａおよび７０ｂ上に、ｐ型コンタクト層６８の上面に接触するように、約３μｍの厚みを有するとともに、約３×１０^１９ｃｍ^−３のキャリア濃度を有するＺｎがドープされたｐ型ＧａＡｓからなるｐ型コンタクト層７１を成長させる。この後、真空蒸着法を用いて、ｐ型コンタクト層７１上に、下層から上層に向かって、Ｃｒ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｐ側電極７２を形成する。

最後に、図２７に示したように、真空蒸着法を用いて、ｎ型ＧａＡｓ基板６１の裏面上に、ｎ型ＧａＡｓ基板６１の裏面側から順に、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とからなるとともに、約３００ｎｍの厚みを有するｎ側電極７３を形成する。このようにして、第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子が形成される。

（第４実施形態）
図３５は、本発明の第４実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図３５を参照して、この第４実施形態では、上記第１実施形態の構成において、リッジ部の側面を所定の角度傾斜させる場合について説明する。

この第４実施形態では、図３５に示すように、ｎ型ＧａＮ基板９１上に、ｎ型層９２およびｎ型クラッド層９３が順次形成されている。また、ｎ型クラッド層９３の一方の側端面から所定の間隔を隔てた領域は、ｎ型クラッド層９３の上面から約１００ｎｍの深さまでが除去されている。このｎ型クラッド層９３の除去された領域の一方の側面９３ａおよび他方の側面９３ｂは、それぞれ、後述するリッジ部１０１の一方の側面１０１ａおよび他方の側面１０１ｂの傾斜角度と同じ角度だけ傾斜している。また、ｎ型ＧａＮ基板９１、ｎ型層９２およびｎ型クラッド層９３の両方の側端面の近傍には、転位の集中している領域１０７が形成されている。なお、ｎ型ＧａＮ基板９１、ｎ型層９２およびｎ型クラッド層９３は、それぞれ、上記第１実施形態のｎ型ＧａＮ基板１、ｎ型層２およびｎ型クラッド層３と同様の組成および厚みを有する。

ｎ型クラッド層９３上の転位の集中している領域１０７以外の領域には、ｎ型キャリアブロック層９４、ｎ型光ガイド層９５、活性層９６、ｐ型光ガイド層９７およびｐ型キャップ層９８が順次形成されている。また、後述するリッジ部１０１の他方の側面１０１ｂ側に位置する上記各層（９４〜９８）の側面は、側面１０１ｂの傾斜角度と同じ角度だけ傾斜している。なお、ｎ型キャリアブロック層９４、ｎ型光ガイド層９５、活性層９６、ｐ型光ガイド層９７およびｐ型キャップ層９８は、それぞれ、上記第１実施形態のｎ型キャリアブロック層４、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７およびｐ型キャップ層８と同様の厚みおよび組成を有する。なお、活性層９６は、本発明の「窒化物系半導体層」の一例であり、ｐ型光ガイド層９７およびｐ型キャップ層９８は、本発明の「半導体層」の一例である。

ｐ型キャップ層９８上には、凸部と、凸部以外の平坦部とを有するｐ型クラッド層９９が形成されている。また、後述するリッジ部１０１の他方の側面１０１ｂ側に位置するｐ型クラッド層９９の側面は、側面１０１ｂの傾斜角度と同じ角度だけ傾斜している。ｐ型クラッド層９９の凸部上には、ｐ型コンタクト層１００が形成されている。このｐ型コンタクト層１００とｐ型クラッド層９９の凸部とによって、一方の側面１０１ａと、一方の側面１０１ａとは反対側に位置する他方の側面１０１ｂとを有するリッジ部１０１が構成されている。なお、ｐ型クラッド層９９およびｐ型コンタクト層１００は、上記第１実施形態のｐ型クラッド層９およびｐ型コンタクト層１０と同様の組成および厚みを有する。また、リッジ部１０１は、約１．９μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型クラッド層９９およびｐ型コンタクト層１００は、本発明の「半導体層」の一例である。また、側面１０１ａおよび１０１ｂは、本発明の「第１側面」および「第２側面」の一例である。

ここで、第４実施形態では、リッジ部１０１の側面１０１ｂ近傍の幅約０．３μｍにおいて、ｐ型クラッド層９９の平坦部の上面から約１００ｎｍの深さまでが除去されることにより、ｐ型光ガイド層９７の上面が露出されている。すなわち、リッジ部１０１の側面１０１ｂの近傍では、ｐ型クラッド層９９の平坦部およびｐ型キャップ層９８が除去されている。これにより、側面１０１ａ側には、リッジ部１０１の下端部から活性層９６の上面までの半導体層（ｐ型クラッド層９９の平坦部、ｐ型キャップ層９８およびｐ型光ガイド層９７）からなる厚みが約２００ｎｍの第１平坦部が形成され、側面１０１ｂ側には、リッジ部１０１の下端部から活性層９６の上面までの半導体層（ｐ型光ガイド層９７）からなる厚みが約１００ｎｍの第２平坦部が形成される。また、第４実施形態では、リッジ部１０１の側面１０１ａと活性層９６の上面とがなすリッジ部１０１の内側の角度θ７（約７５°）は、リッジ部１０１の側面１０１ｂと活性層９６の上面とがなすリッジ部１０１の内側の角度θ８（約１０５°）よりも小さい。ここで、リッジ部１０１の側面１０１ａの下端部から活性層９６の上面までの厚みを約２００ｎｍとすることにより、活性層９６で生成される発振波長が約４１０ｎｍの光に対して、リッジ部１０１の側面１０１ａ側の実効屈折率（第１実効屈折率）は、リッジ部１０１の下部よりも約０．００５だけ低くなる。また、リッジ部１０１の側面１０１ｂの下端部から活性層９６の上面までの厚みを約１００ｎｍとすることにより、リッジ部１０１の側面１０１ｂ側の実効屈折率（第２実効屈折率）は、リッジ部１０１の下部よりも約０．０１７だけ低くなる。すなわち、リッジ部１０１の側面１０１ａ側の実効屈折率は、リッジ部１０１の側面１０１ｂ側の実効屈折率よりも約０．０１２だけ高くなる。また、活性層９６で生成される発振波長が約４１０ｎｍの光に対して、実効屈折率の高いリッジ部１０１の側面１０１ａ側の光閉じ込め度合いは、実効屈折率の低いリッジ部１０１の側面１０１ｂ側の光閉じ込め度合いよりも弱くなる。

また、リッジ部１０１の側面１０１ｂ近傍において、ｐ型光ガイド層９７の上面が露出された部分の右側には、ｐ型クラッド層９９の平坦部と、ｐ型キャップ層９８と、ｐ型光ガイド層９７とからなる厚みが約２００ｎｍの第３平坦部が形成されている。ここで、第３平坦部の厚みは、約２００ｎｍであり、第３平坦部の下部において発振波長が約４１０ｎｍに対する実効屈折率（第３実効屈折率）は、リッジ部１０１の下部よりも約０．００５だけ低くなる。すなわち、第２平坦部の厚み（約１００ｎｍ）よりも大きい厚み（約２００ｎｍ）を有する第３平坦部を、第２平坦部のリッジ部１０１と反対側の領域に設けることにより、第２実効屈折率よりも高い第３実効屈折率を有する領域が、第２実効屈折率を有する領域のリッジ部１０１と反対側の領域に設けられている。

また、リッジ部１０１を構成するｐ型コンタクト層１００上には、ｐ側オーミック電極１０２が形成されている。ｐ側オーミック電極１０２の上面以外の領域上には、ＳｉＯ_２膜からなる電流狭窄層１０３が形成されている。電流狭窄層１０３上の所定領域には、ｐ側オーミック電極１０２の上面に接触するように、ｐ側パッド電極１０４が形成されている。なお、ｐ側オーミック電極１０２およびｐ側パッド電極１０４は、上記第１実施形態のｐ側オーミック電極１２およびｐ側パッド電極１４と同様の組成および厚みを有する。

また、ｎ型ＧａＮ基板９１の裏面の転位の集中している領域１０７上には、絶縁膜１０５が形成されている。また、ｎ型ＧａＮ基板９１の裏面上には、絶縁膜１０５を覆うように、ｎ側電極１０６が形成されている。なお、絶縁膜１０５およびｎ側電極１０６は、上記第１実施形態の絶縁膜１５およびｎ側電極１６と同様の厚みおよび組成を有する。

第４実施形態では、上記のように、リッジ部１０１の側面１０１ａと活性層９６の上面とがなす角度θ７（約７５°）を、リッジ部１０１の側面１０１ｂと活性層９６の上面とがなす角度θ８（約１０５°）よりも小さくした状態で、リッジ部１０１の側面１０１ａの下端部から活性層９６の上面までの厚み（約２００ｎｍ）をリッジ部１０１の側面１０１ｂの下端部から活性層９６の上面までの厚み（約１００ｎｍ）よりも大きくすることにより、リッジ部１０１の側面１０１ａ側の発振波長（約４１０ｎｍ）に対する実効屈折率を、リッジ部１０１の側面１０１ｂ側の発振波長（約４１０ｎｍ）に対する実効屈折率よりも約０．０１２だけ高くすることによって、上記第１実施形態と同様、高次水平横モードの発生を抑制することが可能なリッジ部１０１の幅の上限寸法を大きくすることができるので、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部１０１の幅を大きくすることができる。これにより、上記第１実施形態と同様、リッジ部１０１を構成するｐ型コンタクト層１００とｐ側オーミック電極１０２との間のコンタクト抵抗を低くすることができるので、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、上記第１実施形態と同様、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

図３６〜図４０は、図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図３５〜図４０を参照して、第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。

まず、図３６に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板９１上に、ｎ型層９２、ｎ型クラッド層９３、ｎ型キャリアブロック層９４、ｎ型光ガイド層９５、活性層９６、ｐ型光ガイド層９７およびｐ型キャップ層９８を順次成長させる。なお、ｎ型ＧａＮ基板９１、ｎ型層９２、ｎ型クラッド層９３、ｎ型キャリアブロック層９４、ｎ型光ガイド層９５、活性層９６、ｐ型光ガイド層９７およびｐ型キャップ層９８は、それぞれ、上記第１実施形態のｎ型ＧａＮ基板１、ｎ型層２、ｎ型クラッド層３、ｎ型キャリアブロック層４、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７およびｐ型キャップ層８と同様の組成および厚みを有する。この後、ｐ型キャップ層９８上に、上記第１実施形態のｐ型クラッド層９と同様の組成を有するとともに、約４００ｎｍの厚みを有するｐ型クラッド層９９を成長させる。続いて、ｐ型クラッド層９９上に、上記第１実施形態のｐ型コンタクト層１０と同様の組成および厚みを有するｐ型コンタクト層１００を成長させる。この際、ｎ型ＧａＮ基板９１の転位が伝播することにより、転位の集中している領域１０７が、ｐ型コンタクト層１００の上面にまで延びるように形成される。この後、窒素ガス雰囲気中で、約８００℃の温度条件下でアニール処理する。

次に、電子ビーム蒸着法を用いて、ｐ型コンタクト層１００上に、上記第１実施形態のｐ側オーミック電極１２と同様の組成および厚みを有するｐ側オーミック電極１０２と、約２５０ｎｍの厚みを有するＳｉＯ_２膜１１１とを順次形成する。この後、ｐ側オーミック電極１０２およびＳｉＯ_２膜１１１をパターニングすることによって、ｐ側オーミック電極１０２およびＳｉＯ_２膜１１１を、約１．９μｍの幅を有するストライプ状（細長状）に形成する。

次に、エッチング装置の基板ホルダ（図示せず）に、図３６に示した構造を約１５°傾けて設置する。この後、図３７に示すように、Ｃｌ_２系ガスによるドライエッチング技術を用いて、ＳｉＯ_２膜１１１をマスクとして、ｐ型コンタクト層１００の上面からｐ型クラッド層９９の途中の深さ（ｐ型クラッド層９９の上面から約３２０ｎｍの深さ）までをエッチングする。この際、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層１００とｐ型クラッド層９９の凸部とによって構成されるとともに、約１．９μｍの幅を有するストライプ状（細長状）のリッジ部１０１が形成される。また、リッジ部１０１の側面１０１ａと活性層９６の上面とがなすリッジ部１０１の内側の角度θ７は、約７５°になるとともに、リッジ部１０１の側面１０１ｂと活性層９６の上面とがなすリッジ部１０１の内側の角度θ８は、約１０５°になる。

次に、図３８に示すように、図１０および図１１に示した第１実施形態と同様のプロセスを用いて、窒化物系半導体各層（９４〜９９）に形成された転位の集中している領域１０７を除去した後、真空蒸着法を用いて、斜め上方向（ｎ型ＧａＮ基板９１の上面に対して約６０°傾いた方向）からリッジ部１０１の側面１０１ａ側に向かってＳｉＯ_２を蒸着する。この場合、リッジ部１０１の側面１０１ｂ側の領域には、リッジ部１０１、ｐ側オーミック電極１０２およびＳｉＯ_２膜１１１により陰となる領域が存在する。そして、そのリッジ部１０１の側面１０１ｂ側の陰となる領域には、蒸着源としてのＳｉＯ_２が堆積されない。このようにして、リッジ部１０１の側面１０１ｂ側の陰となる領域以外の領域上にのみ、約２５０ｎｍの厚みを有するＳｉＯ_２膜１１２を形成する。

次に、エッチング装置の基板ホルダ（図示せず）に、図３８に示した構造を約１５°傾けて設置する。この後、図３９に示すように、Ｃｌ_２系ガスによるドライエッチング技術を用いて、ＳｉＯ_２膜１１２をマスクとして、ｐ型クラッド層９９の平坦部の上面から約１００ｎｍの深さまでをエッチングすることによって、ｐ型光ガイド層９７の上面を露出させる。これにより、リッジ部１０１の側面１０１ａの下端部から活性層９６の上面までの半導体層（ｐ型クラッド層９９の平坦部、ｐ型キャップ層９８およびｐ型光ガイド層９７）の厚み（約２００ｎｍ）に対して、リッジ部１０１の側面１０１ｂの下端部から活性層９６の上面までの半導体層（ｐ型光ガイド層９７）の厚み（約１００ｎｍ）を小さくする。また、リッジ部１０１の側面１０１ａと活性層９６の上面とがなすリッジ部１０１の内側の角度θ７を約７５°にするとともに、リッジ部１０１の側面１０１ｂと活性層９６の上面とがなすリッジ部１０１の内側の角度θ８を約１０５°にする。この際、ｎ型クラッド層９３の上面から約１００ｎｍの深さまでが同時にエッチングされる。このｎ型クラッド層９３のエッチングされた領域の一方の側面９３ａおよび他方の側面９３ｂは、それぞれ、リッジ部１０１の側面１０１ａおよび１０１ｂの傾斜角度と同じ角度だけ傾斜する。この後、ＳｉＯ_２膜１１１および１１２を除去する。

次に、図４０に示すように、図１５〜図１８に示した第１実施形態と同様のプロセスを用いて、ｐ側オーミック電極１０２の上面以外の領域上に、ＳｉＯ_２膜からなる電流狭窄層１０３を形成した後、電流狭窄層１０３上の所定領域に、ｐ側オーミック電極１０２の上面に接触するように、ｐ側パッド電極１０４を形成する。また、ｎ型ＧａＮ基板９１の裏面の転位の集中している領域１０７上に、絶縁膜１０５を形成する。なお、ｐ側パッド電極１０４および絶縁膜１０５は、それぞれ、上記第１実施形態のｐ側パッド電極１４および絶縁膜１５と同様の組成および厚みを有する。

最後に、図３５に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板９１の裏面上に、絶縁膜１０５を覆うように、上記第１実施形態のｎ側電極１６と同様の組成および厚みを有するｎ側電極１０６を形成する。このようにして、第４実施形態によるＧａＮ系半導体レーザ素子が形成される。

（第５実施形態）
図４１は、本発明の第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の構造を示した断面図である。図４１を参照して、この第５実施形態では、上記第２実施形態の構成において、リッジ部３９の側面３９ｂを覆うように、上記第２実施形態の電流狭窄層４０ｂと同様の組成（ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ）を有するとともに、約５００ｎｍの厚みを有する電流狭窄層１２０ｂ（第２屈折率：約３．１７）が形成されている。また、リッジ部３９の側面３９ａおよび電流狭窄層１２０ｂを覆うように、上記第２実施形態の電流狭窄層４０ａと同様の組成（ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ）を有するとともに、約１μｍの厚みを有する電流狭窄層１２０ａ（第１屈折率：約３．２７）が形成されている。すなわち、この第５実施形態では、リッジ部３９の側面３９ｂ側において、電流狭窄層が２層（電流狭窄層１２０ａおよび１２０ｂ）設けられている。なお、電流狭窄層１２０ａおよび１２０ｂは、それぞれ、本発明の「第１電流狭窄層」および「第２電流狭窄層」の一例である。また、電流狭窄層１２０ａおよび１２０ｂ上には、上記第２実施形態のキャップ層４１と同様の組成および厚みを有するキャップ層１２１が形成されている。なお、第５実施形態のその他の構成は、上記第２実施形態と同様である。

なお、この第５実施形態では、上記第２実施形態と同様、活性層３５で生成される発振波長が約８００ｎｍの光に対して、リッジ部３９の側面３９ａ側の実効屈折率（第１実効屈折率）は、リッジ部３９の下部の実効屈折率よりも約０．００４だけ低くなる。また、リッジ部３９の側面３９ｂ側の電流狭窄層１２０ｂの下部における実効屈折率（第２実効屈折率）は、リッジ部３９の下部の実効屈折率よりも約０．００９だけ低くなる。すなわち、リッジ部３９の側面３９ａ側の実効屈折率は、リッジ部３９の側面３９ｂ側の実効屈折率よりも約０．００５だけ高くなる。

また、リッジ部３９の側面３９ｂの電流狭窄層１２０ｂが形成された部分の右側には、電流狭窄層１２０ａ（第３電流狭窄層）が形成されている。ここで、第３電流狭窄層の屈折率（第３屈折率）は、約３．２７であり、第３電流狭窄層の下部において発振波長が約８００ｎｍに対する実効屈折率（第３実効屈折率）は、リッジ部３９の下部よりも約０．００４だけ低くなる。すなわち、第２電流狭窄層の第２屈折率（約３．１７）よりも高い第３屈折率（約３．２７）を有する第３電流狭窄層を、第２電流狭窄層のリッジ部３９と反対側の領域に設けることにより、第２実効屈折率よりも高い第３実効屈折率を有する領域が、第２実効屈折率を有する領域のリッジ部３９と反対側の領域に設けられている。

図４２〜図４４は、図４１に示した第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４１〜図４４を参照して、第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスについて説明する。

まず、図２０および図２１に示した第２実施形態と同様のプロセスを用いて、リッジ部３９までを形成する。

次に、図４２に示すように、プラズマＣＶＤ法を用いて、リッジ部３９の側面３９ａと、リッジ部３９の側面３９ａ側に位置するｐ型クラッド層３７の平坦部と、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部のリッジ部３９近傍以外の領域と、ＳｉＮ膜５１の上面の一部および側面とを覆うように、約５００ｎｍの厚みを有するＳｉＯ_２膜１３２を形成する。ここで、側面３９ｂと側面３９ｂの右側ｂに位置するＳｉＯ_２膜１３２との間隔は、約２μｍである。

次に、図４３に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ_２膜１３２およびＳｉＮ膜５１を選択成長マスクとして、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部上に、リッジ部３９の側面３９ｂを覆うように、上記第２実施形態の電流狭窄層４０ｂと同様の組成（ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ）を有するとともに、約５００ｎｍの厚みを有する約３．１７の屈折率の電流狭窄層１２０ｂを成長させる。この後、ＳｉＯ_２膜１３２を除去する。

次に、図４４に示すように、ＭＯＣＶＤ法を用いて、ＳｉＮ膜５１を選択成長マスクとして、ｐ型クラッド層３７の平坦部上に、リッジ部３９の側面３９ａおよび電流狭窄層１２０ｂを覆うように、上記第２実施形態の電流狭窄層４０ａと同様の組成（ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ）を有するとともに、約１μｍの厚みを有する約３．２７の屈折率の電流狭窄層１２０ａを形成する。続いて、ＳｉＮ膜５１を選択成長マスクとして、電流狭窄層１２０ａおよび１２０ｂ上に、上記第２実施形態のキャップ層４１と同様の組成および厚みを有するキャップ層１２１を形成する。この後、ＳｉＮ膜５１を除去する。

なお、この後の製造プロセスは、上記第２実施形態と同様である。

第５実施形態の製造プロセスでは、上記のように、リッジ部３９の側面３９ｂ側に位置するｐ型クラッド層３７の平坦部上に選択成長マスクを形成せずに、リッジ部３９の側面３９ａ側に位置するｐ型クラッド層３７の平坦部上に電流狭窄層１２０ａを形成することによって、上記第２実施形態に比べて、選択成長マスクの形成工程を１回分だけ削減することができる。これにより、第５実施形態の製造プロセスでは、第２実施形態よりも製造プロセスを簡略化することができる。

（第６実施形態）
図４５は、本発明の第６実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図４５を参照して、この第６実施形態では、上記第１〜第５実施形態と異なり、絶縁膜により構成される電流狭窄層を用い、かつ、リッジ部の一方の側面側に形成する電流狭窄層（絶縁膜）の屈折率を、リッジ部の他方の側面側に形成する電流狭窄層（絶縁膜）の屈折率よりも高くすることによって、リッジ部の一方の側面側の実効屈折率を、リッジ部の他方の側面側の実効屈折率よりも高くする場合について説明する。なお、第６実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。

この第６実施形態では、図４５に示すように、ｎ型ＧａＮ基板１４１上に、ｎ型層１４２およびｎ型クラッド層１４３が順次形成されている。また、ｎ型ＧａＮ基板１４１、ｎ型層１４２およびｎ型クラッド層１４３の両方の側端面の近傍には、転位の集中している領域１５７が形成されている。なお、ｎ型ＧａＮ基板１４１、ｎ型層１４２およびｎ型クラッド層１４３は、それぞれ、上記第１実施形態のｎ型ＧａＮ基板１、ｎ型層２およびｎ型クラッド層３と同様の組成および厚みを有する。

ｎ型クラッド層１４３上の転位の集中している領域１５７以外の領域には、ｎ型キャリアブロック層１４４、ｎ型光ガイド層１４５、活性層１４６、ｐ型光ガイド層１４７およびｐ型キャップ層１４８が順次形成されている。なお、ｎ型キャリアブロック層１４４、ｎ型光ガイド層１４５、活性層１４６、ｐ型光ガイド層１４７およびｐ型キャップ層１４８は、それぞれ、上記第１実施形態のｎ型キャリアブロック層４、ｎ型光ガイド層５、活性層６、ｐ型光ガイド層７およびｐ型キャップ層８と同様の組成および厚みを有する。なお、活性層１４６は、本発明の「窒化物系半導体層」の一例であり、ｐ型光ガイド層１４７およびｐ型キャップ層１４８は、本発明の「半導体層」の一例である。

ｐ型キャップ層１４８上には、凸部と、凸部以外の平坦部とを有するｐ型クラッド層１４９が形成されている。ｐ型クラッド層１４９の凸部上には、ｐ型コンタクト層１５０が形成されている。このｐ型コンタクト層１５０とｐ型クラッド層１４９の凸部とによって、一方の側面１５１ａと、一方の側面１５１ａとは反対側に位置する他方の側面１５１ｂとを有するリッジ部１５１が構成されている。このリッジ部１５１は、１．２５μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型クラッド層１４９およびｐ型コンタクト層１５０は、上記第１実施形態のｐ型クラッド層９およびｐ型コンタクト層１０と同様の組成および厚みを有する。なお、ｐ型クラッド層１４９およびｐ型コンタクト層１５０は、本発明の「半導体層」の一例である。また、側面１５１ａおよび１５１ｂは、本発明の「第１側面」および「第２側面」の一例である。

また、リッジ部１５１を構成するｐ型コンタクト層１５０上には、上記第１実施形態のｐ側オーミック電極１２と同様の組成および厚みを有するｐ側オーミック電極１５２が形成されている。

ここで、第６実施形態では、リッジ部１５１の側面１５１ａ側において、ｎ型クラッド層１４３およびｐ型クラッド層１４９の平坦部の上面と、窒化物系半導体各層（１４４〜１４９）およびｐ側オーミック電極１５２の側面と、リッジ部１５１の側面１５１ａとを覆うように、約２５０ｎｍの厚みを有するＮｂ_２Ｏ_５膜（絶縁膜）からなる電流狭窄層１５３ａが形成されている。また、電流狭窄層１５３ａは、リッジ部１５１の側面１５１ｂ側において、ｐ型クラッド層１４９の平坦部上のリッジ部１５１近傍の幅約０．２μｍ以外の領域およびｎ型クラッド層１４３上の側端部近傍の領域にも形成されている。この電流狭窄層１５３ａの構成材料であるＮｂ_２Ｏ_５は、約２．２５の屈折率を有する。また、ｐ側オーミック電極１５２の上面以外の領域上には、電流狭窄層１５３ａを覆うように、約２５０ｎｍの厚みを有するＳｉＯ_２膜（絶縁膜）からなる電流狭窄層１５３ｂが形成されている。すなわち、リッジ部１５１の側面１５１ｂ側において、ｐ型クラッド層１４９の平坦部上のリッジ部１５１近傍の領域と、リッジ部１５１の側面１５１ｂとは、電流狭窄層１５３ｂにより覆われている。この電流狭窄層１５３ｂの構成材料であるＳｉＯ_２は、電流狭窄層１５３ａの構成材料であるＮｂ_２Ｏ_５の屈折率（約２．２５）よりも小さい約１．４５の屈折率を有する。また、リッジ部１５１の側面１５１ａと活性層１４６の上面とがなす角度θ９と、リッジ部１５１の側面１５１ｂと活性層１４６の上面とがなす角度θ１０とは、互いに同じ大きさ（約９０°）を有する。ここで、リッジ部１５１の側面１５１ａ側の電流狭窄層１５３ａ（第１電流狭窄層）の第１屈折率が約２．２５であるので、活性層１４６で生成される発振波長が約４１０ｎｍの光に対して、リッジ部１５１の側面１５１ａ側の実効屈折率（第１実効屈折率）は、リッジ部１５１の下部よりも約０．００８だけ低くなる。また、リッジ部１５１の側面１５１ｂ側の電流狭窄層１５３ｂ（第２電流狭窄層）の第２屈折率が約１．４５であるので、リッジ部１５１の側面１５１ｂ側の実効屈折率（第２実効屈折率）は、リッジ部１５１の下部よりも約０．０１２だけ低くなる。すなわち、リッジ部１５１の側面１５１ａ側の実効屈折率は、リッジ部１５１の側面１５１ｂ側の実効屈折率よりも約０．００４だけ高くなる。また、活性層１４６で生成される発振波長が約４１０ｎｍの光に対して、実効屈折率の高いリッジ部１５１の側面１５１ａ側の光閉じ込め度合いは、実効屈折率の低いリッジ部１５１の側面１５１ｂ側の光閉じ込め度合いよりも弱くなる。

また、リッジ部１５１の側面１５１ｂの電流狭窄層１５３ｂが形成された部分の右側には、電流狭窄層１５３ａ（第３電流狭窄層）が形成されている。ここで、第３電流狭窄層の屈折率（第３屈折率）は、約２．２５であり、第３電流狭窄層の下部において発振波長が約４１０ｎｍに対する実効屈折率（第３実効屈折率）は、リッジ部１５１の下部よりも約０．００８だけ低くなる。すなわち、第２電流狭窄層の第２屈折率（約１．４５）よりも高い第３屈折率（約２．２５）を有する第３電流狭窄層を、第２電流狭窄層のリッジ部１５１と反対側の領域に設けることにより、第２実効屈折率よりも高い第３実効屈折率を有する領域が、第２実効屈折率を有する領域のリッジ部１５１と反対側の領域に設けられている。

また、電流狭窄層１５３ｂ上の所定領域には、ｐ側オーミック電極１５２の上面に接触するように、上記第１実施形態のｐ側パッド電極１４と同様の組成および厚みを有するｐ側パッド電極１５４が形成されている。

また、ｎ型ＧａＮ基板１４１の裏面の転位の集中している領域１５７上には、絶縁膜１５５が形成されている。また、ｎ型ＧａＮ基板１４１の裏面上には、絶縁膜１５５を覆うように、ｎ側電極１５６が形成されている。なお、絶縁膜１５５およびｎ側電極１５６は、上記第１実施形態の絶縁膜１５およびｎ側電極１６と同様の厚みおよび組成を有する。

次に、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率との差が０．００４であり、リッジ部の下部と、実効屈折率の高い側のリッジ部の側面側との実効屈折率の差が０．００８である場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、リッジ部の幅が１．２５μｍ以下であれば、０次モードのみの水平横モードが存在することが判明した。ここで、第６実施形態では、リッジ部１５１の側面１５１ａ側（実効屈折率の高い側）の実効屈折率がリッジ部１５１の下部の実効屈折率よりも０．００８だけ低く、かつ、リッジ部１５１の幅が１．２５μｍであるので、０次モードのみの水平横モードが存在する。

また、比較例として、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであり、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００８である場合において、発振波長が４１０ｎｍの光に対して、高次水平横モードの発生を抑制することが可能なリッジ部の幅の上限寸法を調べた。その結果、比較例において、０次モードのみの水平横モードが存在するためには、リッジ部の幅を１．１３μｍ以下にする必要があった。

次に、リッジ部１５１の側面１５１ａ側（実効屈折率の高い側）の実効屈折率がリッジ部１５１の下部の実効屈折率よりも０．００８だけ低く、かつ、リッジ部１５１の幅が１．２５μｍである第６実施形態のＧａＮ系半導体レーザ素子のビームの水平広がり角を調べたところ、ビームの水平広がり角は、約１１．３°であった。その一方、リッジ部の一方の側面側の実効屈折率と他方の側面側の実効屈折率とが同じであるＧａＮ系半導体レーザ素子（比較例）において、リッジ部の下部とリッジ部の側面側との実効屈折率の差が０．００８であるとともに、リッジ部の幅が１．１３μｍである場合、ビームの水平広がり角は、約１０．８°であった。これにより、第６実施形態では、高次水平横モードの発生を抑制しながら、ビームの水平広がり角を大きくすることができる。

第６実施形態では、上記のように、リッジ部１５１の側面１５１ａと活性層１４６の上面とがなす角度θ９と、リッジ部１５１の側面１５１ｂと活性層１４６の上面とがなす角度θ１０とを同じ大きさにした状態で、リッジ部１５１の側面１５１ａ側のＮｂ_２Ｏ_５膜（絶縁膜）からなる電流狭窄層１５３ａの屈折率（約２．２５）をリッジ部１５１の側面１５１ｂ側のＳｉＯ_２膜（絶縁膜）からなる電流狭窄層１５３ｂの屈折率（約１．４５）よりも大きくすることにより、リッジ部１５１の側面１５１ａ側の発振波長（約４１０ｎｍ）に対する実効屈折率を、リッジ部１５１の側面１５１ｂ側の発振波長（約４１０ｎｍ）に対する実効屈折率よりも約０．００４だけ高くすることによって、リッジ部１５１の側面１５１ａ側の実効屈折率とリッジ部１５１の側面１５１ｂ側の実効屈折率とが同じ場合に比べて、高次水平横モードの発生を抑制することが可能なリッジ部１５１の幅の上限寸法を大きくすることができる。これにより、上記第１実施形態と同様、高次水平横モードの発生に起因するキンク（電流−光出力特性の曲がり）の発生を抑制しながら、リッジ部１５１の幅を大きくすることができる。この場合、リッジ部１５１を構成するｐ型コンタクト層１５０と、リッジ部１５１上に形成されるｐ側オーミック電極１５２との接触面積を増大させることができるので、ｐ型コンタクト層１５０とｐ側オーミック電極１５２との間のコンタクト抵抗を低くすることができる。これにより、キンク（電流−光出力特性の曲がり）の発生を抑制しながら、素子の動作電圧を低減させることができる。その結果、高出力動作時に良好なレーザ特性を得ながら、素子の動作電圧を低減させることができる。

図４６〜図５０は、図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４５〜図５０を参照して、第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。

まず、図４６に示すように、図６〜図１１に示した第１実施形態と同様のプロセスを用いて、リッジ部１５１を形成するとともに、窒化物系半導体各層（１４４〜１４９）に形成された転位の集中している領域１５７を除去する工程までを行う。

次に、図４７に示すように、真空蒸着法を用いて、斜め上方向（ｎ型ＧａＮ基板１４１の上面に対して約６０°傾いた方向）からリッジ部１５１の側面１５１ａ側に向かってＮｂ_２Ｏ_５を蒸着する。この場合、リッジ部１５１の側面１５１ｂ側の領域には、リッジ部１５１、ｐ側オーミック電極１５２およびＳｉＯ_２膜２１により陰となる領域が存在する。そして、そのリッジ部１５１の側面１５１ｂ側の陰となる領域には、Ｎｂ_２Ｏ_５が堆積されない。このようにして、リッジ部１５１の側面１５１ｂ側の陰となる領域以外の領域上にのみ、約２５０ｎｍの厚みを有するＮｂ_２Ｏ_５膜（絶縁膜）からなる電流狭窄層１５３ａを形成する。

次に、図４８に示すように、リッジ部１５１の側面１５１ｂを含む全面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ_２膜（絶縁膜）からなる電流狭窄層１５３ｂを形成する。この後、ｐ側オーミック電極１５２の上面よりも上方に位置するＳｉＯ_２膜２１と、電流狭窄層１５３ａおよび１５３ｂとを除去する。これにより、図４９に示す状態にする。

次に、図５０に示すように、図１７および図１８に示した第１実施形態と同様のプロセスを用いて、電流狭窄層１５３ｂ上の所定領域に、ｐ側オーミック電極１５２の上面に接触するように、上記第１実施形態のｐ側パッド電極１４と同様の組成および厚みを有するｐ側パッド電極１５４を形成する。また、ｎ型ＧａＮ基板１４１の裏面の転位の集中している領域１５７上に、上記第１実施形態の絶縁膜１５と同様の組成および厚みを有する絶縁膜１５５を形成する。

最後に、図４５に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１４１の裏面上に、絶縁膜１５５を覆うように、上記第１実施形態のｎ側電極１６と同様の組成および厚みを有するｎ側電極１５６を形成する。このようにして、第６実施形態によるＧａＮ系半導体レーザ素子が形成される。

第６実施形態の製造プロセスでは、上記のように、斜め上方向（ｎ型ＧａＮ基板１４１の上面に対して約６０°傾いた方向）からリッジ部１５１の側面１５１ａ側に向かってＮｂ_２Ｏ_５を蒸着することによって、リッジ部１５１の側面１５１ｂの陰となる領域以外の領域上にのみ、Ｎｂ_２Ｏ_５膜からなる電流狭窄層１５３ａ形成される。その結果、Ｎｂ_２Ｏ_５膜からなる電流狭窄層１５３ａを部分的に形成するためのマスク合わせをする必要がないので、製造プロセスを簡略化することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第６実施形態では、ＧａＮ系、ＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系の半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、ＧａＩｎＡｓＮ系、ＺｎＳｅ系、ＺｎＯ系およびＧａＩｎＡｓ系などのＧａＮ系、ＡｌＧａＡｓ系およびＡｌＧａＩｎＰ系以外の半導体レーザ素子にも適用可能である。

また、上記第２および第５実施形態では、リッジ部の一方の側面側および他方の側面側の両方に、半導体からなる電流狭窄層を形成したが、本発明はこれに限らず、リッジ部の一方の側面側に、半導体からなる電流狭窄層を形成するとともに、リッジ部の他方の側面側に、ＳｉＯ_２、ＳｉＮ_Ｘ、ＴｉＯ_２およびＺｒＯ_２などの誘電体からなる電流狭窄層を形成してもよい。また、リッジ部の一方の側面側に電流狭窄層を形成せず、リッジ部の他方の側面側にのみ電流狭窄層を形成してもよい。この場合、リッジ部の一方の側面側には、空気の屈折率（１）を有する電流狭窄層が形成されているとみなすことができる。

また、上記第３実施形態では、光を吸収する電流狭窄層を、半導体により構成したが、本発明はこれに限らず、光を吸収する電流狭窄層を、半導体以外のＲｕＯ_２、Ｒｈ_２Ｏ_３およびＩｒＯ_２などの誘電体やポリイミドにより構成してもよい。また、光を吸収する電流狭窄層を、数十ｎｍ〜数百ｎｍの厚みを有する下層の絶縁膜と、上層の金属層とにより構成される２層構造にしてもよい。この場合、金属層により光が吸収される。

本発明の第１実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の活性層の詳細図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の近視野像（ニアフィールドパターン）である。 高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。 高次水平横モードの発生を抑制することが可能なリッジ部の幅の寸法を示したグラフである。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の構造を示した断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第２実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の構造を示した断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２７に示した第３実施形態によるＡｌＧａＩｎＰ系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。 図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３５に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の構造を示した断面図である。 図４１に示した第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４１に示した第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４１に示した第５実施形態によるＡｌＧａＡｓ系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第６実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。 図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４５に示した第６実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。

符号の説明

６、９６、１４６ 活性層（窒化物系半導体層）
７、９７、１４７ ｐ型光ガイド層（半導体層）
８、９８、１４８ ｐ型キャップ層（半導体層）
９、３７、６７、９９、１４９ ｐ型クラッド層（半導体層）
１０、３８、６８、１００、１５０ ｐ型コンタクト層（半導体層）
１１、３９、６９、１０１、１５１ リッジ部
１１ａ、３９ａ、６９ａ、１０１ａ、１５１ａ 側面（第１側面）
１１ｂ、３９ｂ、６９ｂ、１０１ｂ、１５１ｂ 側面（第２側面）
３５、６５ 活性層
３６、６６ 光ガイド層（半導体層）
７０ａ、１２０ａ、１５１ａ 電流狭窄層（第１電流狭窄層）
７０ｂ、１２０ｂ、１５１ｂ 電流狭窄層（第２電流狭窄層）

Claims (7)

1. 活性層と、
   前記活性層上に形成され、第１側面と、前記第１側面とは反対側に位置する第２側面とを有する凸状のリッジ部を含む半導体層とを備え、
   前記第２側面と前記活性層の表面とがなす前記リッジ部の内側の角度は、前記第１側面と前記活性層の表面とがなす前記リッジ部の内側の角度以上の大きさを有しており、
   前記リッジ部の前記第１側面側の発振波長に対する第１実効屈折率は、前記リッジ部の前記第２側面側の前記発振波長に対する第２実効屈折率よりも高い、半導体レーザ素子。
2. 前記半導体層は、前記リッジ部の前記第１側面側に位置するとともに、第１の厚みを有する第１平坦部と、前記リッジ部の前記第２側面側に位置するとともに、第２の厚みを有する第２平坦部とを含み、
   前記第２平坦部の前記第２の厚みは、前記第１平坦部の前記第１の厚みよりも小さい、請求項１に記載の半導体レーザ素子。
3. 前記リッジ部の前記第１側面上に形成された第１屈折率を有する第１電流狭窄層と、
   前記リッジ部の前記第２側面上に形成された第２屈折率を有する第２電流狭窄層とをさらに備え、
   前記第２電流狭窄層の前記第２屈折率は、前記第１電流狭窄層の前記第１屈折率よりも低い、請求項１に記載の半導体レーザ素子。
4. 前記リッジ部の前記第１側面上に形成され、第１屈折率および第１吸収係数を有する第１電流狭窄層と、
   前記リッジ部の前記第２側面上に形成され、第２屈折率および第２吸収係数を有する第２電流狭窄層とをさらに備え、
   前記第１電流狭窄層の前記第１屈折率および前記第１吸収係数と、前記第２電流狭窄層の前記第２屈折率および前記第２吸収係数とを調節することによって、前記第２実効屈折率が前記第１実効屈折率よりも低くなるように制御されている、請求項１に記載の半導体レーザ素子。
5. 前記活性層は、窒化物系半導体層を含む、請求項１〜４のいずれか１項に記載の半導体レーザ素子。
6. 活性層と、
   前記活性層上に形成され、第１側面と、前記第１側面とは反対側に位置する第２側面とを有する凸状のリッジ部を含む半導体層とを備え、
   前記第２側面と前記活性層の表面とがなす前記リッジ部の内側の角度は、前記第１側面と前記活性層の表面とがなす前記リッジ部の内側の角度以上の大きさを有しており、
   前記リッジ部の前記第１側面側の発振波長に対する光閉じ込め度合いは、前記リッジ部の前記第２側面側の前記発振波長に対する前記光閉じ込め度合いよりも弱い、半導体レーザ素子。
7. 前記リッジ部の前記第１側面側の発振波長に対する第１実効屈折率は、前記リッジ部の前記第２側面側の前記発振波長に対する第２実効屈折率よりも高い、請求項６に記載の半導体レーザ素子。

Images