JP2001251010A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JP2001251010A JP2001251010A JP2000060503A JP2000060503A JP2001251010A JP 2001251010 A JP2001251010 A JP 2001251010A JP 2000060503 A JP2000060503 A JP 2000060503A JP 2000060503 A JP2000060503 A JP 2000060503A JP 2001251010 A JP2001251010 A JP 2001251010A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- cap layer
- semiconductor laser
- type cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】金属電極とオーミック接触を形成するｐ型キャ
ップ層の面積が小さい半導体レーザにおいて、オーミッ
ク抵抗を低減しつつ、ｐ型キャップ層からｐ型キャップ
層下のｐ型ヘテロバッファ層への、過剰なＺｎ拡散を抑
制し、電流−電圧特性の悪化を防止する。 【解決手段】ｐ型キャップ層を異なる不純物濃度を有す
る複数の層で構成し、金属電極に接触するｐ型キャップ
層のｐ型不純物濃度を、オーミック抵抗を低減するのに
十分な高濃度にし、ｐ型ヘテロバッファ層に接触するｐ
型キャップ層のｐ型不純物濃度を、ｐ型ヘテロバッファ
層への過剰なＺｎ拡散を抑制するのに十分な低濃度にす
ることで、オーミック抵抗を小さく維持しつつ、電流−
電圧特性の悪化を防止する。
ップ層の面積が小さい半導体レーザにおいて、オーミッ
ク抵抗を低減しつつ、ｐ型キャップ層からｐ型キャップ
層下のｐ型ヘテロバッファ層への、過剰なＺｎ拡散を抑
制し、電流−電圧特性の悪化を防止する。 【解決手段】ｐ型キャップ層を異なる不純物濃度を有す
る複数の層で構成し、金属電極に接触するｐ型キャップ
層のｐ型不純物濃度を、オーミック抵抗を低減するのに
十分な高濃度にし、ｐ型ヘテロバッファ層に接触するｐ
型キャップ層のｐ型不純物濃度を、ｐ型ヘテロバッファ
層への過剰なＺｎ拡散を抑制するのに十分な低濃度にす
ることで、オーミック抵抗を小さく維持しつつ、電流−
電圧特性の悪化を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＶＤ（テ゛シ゛
タル・ハ゛ーサタイル・テ゛ィスク）−ＲＯＭ、ＤＶＤ
プレーヤ、ＤＶＤ−ＲＡＭ、光磁気（ＭＯ）ディスク等
の光ディスク用光源等として用いられるＡｌＧａＩｎＰ
系可視光半導体レーザに関する。
タル・ハ゛ーサタイル・テ゛ィスク）−ＲＯＭ、ＤＶＤ
プレーヤ、ＤＶＤ−ＲＡＭ、光磁気（ＭＯ）ディスク等
の光ディスク用光源等として用いられるＡｌＧａＩｎＰ
系可視光半導体レーザに関する。
【０００２】
【従来の技術】従来のＡｌＧａＩｎＰ系半導体レーザの
一例として、２回の結晶成長で作製する半導体レーザの
斜視図を図４に示す。この半導体レーザは、図５に示す
製造工程により作製する。なお、図５は各製造工程にお
ける正面図を示す。先ず、１回目の結晶成長で、ｎ型Ｇ
ａＡｓバッファ層１９０、ｎ型ＡｌＧａＩｎＰクラッド
層１３０、多重量子井戸（ＭＱＷ）活性層１１０、ｐ型
ＡｌＧａＩｎＰ第１クラッド層１２０、ｐ型ＧａＩｎＰ
エッチングストッパ層１４０、ｐ型ＡｌＧａＩｎＰ第２
クラッド層１５０、ｐ型ＧａＩｎＰヘテロバッファ層１
６０、ｐ型ＧａＡｓキャップ層１８０をｎ型ＧａＡｓ基
板２１０の上に順次成長・積層し、活性層を含むダブル
ヘテロ構造を作製する（図５（ａ））。次に、光導波路
を形成するため、ダブルへテロ構造の上にストライプ状
の誘電体膜３００を形成し（図５（ｂ））、このストラ
イプ状誘電体膜３００をエッチングマスクとして、ダブ
ルへテロ構造をｐ型ＧａＩｎＰエッチングストッパ層１
４０までメサエッチングを行い、メサストライプ３１０
を形成する（図５（ｃ））。その後、上記の誘電体膜３
００を選択成長マスクとして、２回目の結晶成長を行
い、メサストライプ３１０の両脇に選択的にｎ型ＧａＡ
ｓ電流ブロック層２００を形成する（図５（ｄ））。最
後に、誘電体膜３００を除去した後、ｐ型ＧａＡｓキャ
ップ層１８０上にｐ電極２２０、ｎ型ＧａＡｓ基板裏面
にｎ電極２３０を形成し、劈開により個々のチップに分
離して図４、図５（ｅ）に示す半導体レーザが完成す
る。図４の半導体レーザでは、ｐ側のオーミック電極を
形成する面積、すなわち、ｐ型ＧａＡｓキャップ層１８
０とｐ電極２２０との接触面積が、メサストライプ上の
狭い面積（（メサストライプ上面の幅Ｗ）×（共振器長
Ｌ）で決まる面積）で制限されるため、通常の、チップ
全面（（チップ幅Ｗ0）×（共振器長Ｌ）で決まる面
積）でオーミック電極を形成する場合に比べ、ｐ型Ｇａ
Ａｓキャップ層１８０のｐ型不純物濃度を高め、オーミ
ック抵抗を低減する必要がある。例えば、ｐ型ＧａＡｓ
キャップ層１８０のｐ型不純物濃度を１×１０19ｃｍ-3
程度に設定している。
一例として、２回の結晶成長で作製する半導体レーザの
斜視図を図４に示す。この半導体レーザは、図５に示す
製造工程により作製する。なお、図５は各製造工程にお
ける正面図を示す。先ず、１回目の結晶成長で、ｎ型Ｇ
ａＡｓバッファ層１９０、ｎ型ＡｌＧａＩｎＰクラッド
層１３０、多重量子井戸（ＭＱＷ）活性層１１０、ｐ型
ＡｌＧａＩｎＰ第１クラッド層１２０、ｐ型ＧａＩｎＰ
エッチングストッパ層１４０、ｐ型ＡｌＧａＩｎＰ第２
クラッド層１５０、ｐ型ＧａＩｎＰヘテロバッファ層１
６０、ｐ型ＧａＡｓキャップ層１８０をｎ型ＧａＡｓ基
板２１０の上に順次成長・積層し、活性層を含むダブル
ヘテロ構造を作製する（図５（ａ））。次に、光導波路
を形成するため、ダブルへテロ構造の上にストライプ状
の誘電体膜３００を形成し（図５（ｂ））、このストラ
イプ状誘電体膜３００をエッチングマスクとして、ダブ
ルへテロ構造をｐ型ＧａＩｎＰエッチングストッパ層１
４０までメサエッチングを行い、メサストライプ３１０
を形成する（図５（ｃ））。その後、上記の誘電体膜３
００を選択成長マスクとして、２回目の結晶成長を行
い、メサストライプ３１０の両脇に選択的にｎ型ＧａＡ
ｓ電流ブロック層２００を形成する（図５（ｄ））。最
後に、誘電体膜３００を除去した後、ｐ型ＧａＡｓキャ
ップ層１８０上にｐ電極２２０、ｎ型ＧａＡｓ基板裏面
にｎ電極２３０を形成し、劈開により個々のチップに分
離して図４、図５（ｅ）に示す半導体レーザが完成す
る。図４の半導体レーザでは、ｐ側のオーミック電極を
形成する面積、すなわち、ｐ型ＧａＡｓキャップ層１８
０とｐ電極２２０との接触面積が、メサストライプ上の
狭い面積（（メサストライプ上面の幅Ｗ）×（共振器長
Ｌ）で決まる面積）で制限されるため、通常の、チップ
全面（（チップ幅Ｗ0）×（共振器長Ｌ）で決まる面
積）でオーミック電極を形成する場合に比べ、ｐ型Ｇａ
Ａｓキャップ層１８０のｐ型不純物濃度を高め、オーミ
ック抵抗を低減する必要がある。例えば、ｐ型ＧａＡｓ
キャップ層１８０のｐ型不純物濃度を１×１０19ｃｍ-3
程度に設定している。
【０００３】
【発明が解決しようとする課題】しかしながら、図４の
従来例では、以下の問題がある。すなわち、ｐ型ＧａＡ
ｓキャップ層全体のｐ型不純物濃度を１×１０19ｃｍ-3
と高めに設定した場合、１回目の結晶成長（ｐ型ＧａＡ
ｓキャップ層自身の成長中）及び２回目の結晶成長（ｎ
型ＧａＡｓ電流ブロック層の選択成長中）における熱履
歴によって、ｐ型ＧａＡｓキャップ層１８０から、その
下のｐ型ＧａＩｎＰヘテロバッファ層１６０へと過剰な
Ｚｎの拡散が生じ、ｐ型ＧａＩｎＰヘテロバッファ層中
のＺｎ濃度が固溶限界を越え、ｐ型ＧａＩｎＰヘテロバ
ッファ層の結晶性を著しく損なう。その結果、半導体レ
ーザの電流−電圧特性を悪化させ、動作電圧値の増大、
動作電圧値分布の拡大などの問題が発生する。
従来例では、以下の問題がある。すなわち、ｐ型ＧａＡ
ｓキャップ層全体のｐ型不純物濃度を１×１０19ｃｍ-3
と高めに設定した場合、１回目の結晶成長（ｐ型ＧａＡ
ｓキャップ層自身の成長中）及び２回目の結晶成長（ｎ
型ＧａＡｓ電流ブロック層の選択成長中）における熱履
歴によって、ｐ型ＧａＡｓキャップ層１８０から、その
下のｐ型ＧａＩｎＰヘテロバッファ層１６０へと過剰な
Ｚｎの拡散が生じ、ｐ型ＧａＩｎＰヘテロバッファ層中
のＺｎ濃度が固溶限界を越え、ｐ型ＧａＩｎＰヘテロバ
ッファ層の結晶性を著しく損なう。その結果、半導体レ
ーザの電流−電圧特性を悪化させ、動作電圧値の増大、
動作電圧値分布の拡大などの問題が発生する。
【０００４】本発明の目的は、金属電極とオーミック接
触を形成するｐ型キャップ層の面積が小さい半導体レー
ザにおいて、オーミック抵抗を低減しつつ、ｐ型キャッ
プ層からｐ型キャップ層下部の半導体層（ｐ型ヘテロバ
ッファ層）への、過剰なＺｎ拡散を抑制し、良好な電流
−電圧特性を有する半導体レーザを提供することにあ
る。
触を形成するｐ型キャップ層の面積が小さい半導体レー
ザにおいて、オーミック抵抗を低減しつつ、ｐ型キャッ
プ層からｐ型キャップ層下部の半導体層（ｐ型ヘテロバ
ッファ層）への、過剰なＺｎ拡散を抑制し、良好な電流
−電圧特性を有する半導体レーザを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の構成は、半導体
基板上に、少なくとも、ｎ型クラッド層、クラッド層よ
りもバンドギャップエネルギーが小さい活性層、活性層
よりもバンドギャップエネルギーが大きいｐ型クラッド
層、ｐ型ヘテロバッファ層、ｐ型キャップ層を含むダブ
ルヘテロ構造を有し、少なくとも前記ｐ型クラッド層の
一部および前記ｐ型キャップ層がメサストライプ状に形
成された半導体レーザにおいて、前記ｐ型キャップ層を
異なるｐ型不純物濃度を有する複数の層で構成し、金属
電極とのオーミック抵抗を小さくできるよう、前記複数
の層の最上層にあって金属電極に接するｐ型キャップ層
が高濃度にドーピングされ、前記ｐ型ヘテロバッファ層
の固溶限を越えてｐ型不純物が前記ｐ型ヘテロバッファ
層に拡散しないよう、前記複数の層の最下層にあって前
記ｐ型ヘテロバッファ層に接するｐ型キャップ層が低濃
度にドーピングされていることを特徴としている。
基板上に、少なくとも、ｎ型クラッド層、クラッド層よ
りもバンドギャップエネルギーが小さい活性層、活性層
よりもバンドギャップエネルギーが大きいｐ型クラッド
層、ｐ型ヘテロバッファ層、ｐ型キャップ層を含むダブ
ルヘテロ構造を有し、少なくとも前記ｐ型クラッド層の
一部および前記ｐ型キャップ層がメサストライプ状に形
成された半導体レーザにおいて、前記ｐ型キャップ層を
異なるｐ型不純物濃度を有する複数の層で構成し、金属
電極とのオーミック抵抗を小さくできるよう、前記複数
の層の最上層にあって金属電極に接するｐ型キャップ層
が高濃度にドーピングされ、前記ｐ型ヘテロバッファ層
の固溶限を越えてｐ型不純物が前記ｐ型ヘテロバッファ
層に拡散しないよう、前記複数の層の最下層にあって前
記ｐ型ヘテロバッファ層に接するｐ型キャップ層が低濃
度にドーピングされていることを特徴としている。
【０００６】本発明の第２の構成は、半導体基板上に、
少なくとも、ｎ型クラッド層、クラッド層よりもバンド
ギャップエネルギーが小さい活性層、活性層よりもバン
ドギャップエネルギーが大きいｐ型クラッド層、ｐ型ヘ
テロバッファ層、ｐ型キャップ層を含むダブルヘテロ構
造を有し、少なくとも前記ｐ型クラッド層の一部および
前記ｐ型キャップ層がメサストライプ状に形成され、前
記メサストライプの側面及び外側の平坦部が、電流ブロ
ック層、または誘電体膜、または金属で覆われた半導体
レーザにおいて、前記ｐ型キャップ層が異なるｐ型不純
物濃度を有する複数の層で構成され、金属電極とのオー
ミック抵抗を小さくできるよう、前記複数の層の最上層
にあって金属電極に接するｐ型キャップ層が高濃度にド
ーピングされ、前記ｐ型ヘテロバッファ層の固溶限を越
えてｐ型不純物が前記ｐ型ヘテロバッファ層に拡散しな
いよう、前記複数の層の最下層にあって前記ｐ型ヘテロ
バッファ層に接するｐ型キャップ層が低濃度にドーピン
グされていることを特徴としている。
少なくとも、ｎ型クラッド層、クラッド層よりもバンド
ギャップエネルギーが小さい活性層、活性層よりもバン
ドギャップエネルギーが大きいｐ型クラッド層、ｐ型ヘ
テロバッファ層、ｐ型キャップ層を含むダブルヘテロ構
造を有し、少なくとも前記ｐ型クラッド層の一部および
前記ｐ型キャップ層がメサストライプ状に形成され、前
記メサストライプの側面及び外側の平坦部が、電流ブロ
ック層、または誘電体膜、または金属で覆われた半導体
レーザにおいて、前記ｐ型キャップ層が異なるｐ型不純
物濃度を有する複数の層で構成され、金属電極とのオー
ミック抵抗を小さくできるよう、前記複数の層の最上層
にあって金属電極に接するｐ型キャップ層が高濃度にド
ーピングされ、前記ｐ型ヘテロバッファ層の固溶限を越
えてｐ型不純物が前記ｐ型ヘテロバッファ層に拡散しな
いよう、前記複数の層の最下層にあって前記ｐ型ヘテロ
バッファ層に接するｐ型キャップ層が低濃度にドーピン
グされていることを特徴としている。
【０００７】本発明の製造方法は、半導体基板上に、少
なくとも、ｎ型クラッド層、クラッド層よりもバンドギ
ャップエネルギーが小さい活性層、活性層よりもバンド
ギャップエネルギーが大きいｐ型クラッド層、ｐ型ヘテ
ロバッファ層、ｐ型キャップ層を順次成長・積層してダ
ブルヘテロ構造を形成する工程と、エッチングにより前
記ｐ型キャップ層から少なくとも前記ｐ型クラッド層の
一部領域までストライプ状に加工してメサストライプを
形成する工程と、前記ｐ型キャップ層上面に接する金属
電極を形成する工程とを含む半導体レーザの製造方法に
おいて、前記ｐ型ヘテロバッファ層の固溶限を越えてｐ
型不純物が前記ｐ型ヘテロバッファ層に拡散しない低濃
度にドーピングしたｐ型キャップ層を前記ｐ型ヘテロバ
ッファ層に接して形成し、ｐ型不純物を高濃度にドーピ
ングしたｐ型キャップ層を前記低濃度ｐ型キャップ層上
方に形成して、異なるｐ型不純物濃度を有する複数の層
でｐ型キャップ層を構成する工程を前記ダブルヘテロ構
造形成工程中に含むことを特徴としている。
なくとも、ｎ型クラッド層、クラッド層よりもバンドギ
ャップエネルギーが小さい活性層、活性層よりもバンド
ギャップエネルギーが大きいｐ型クラッド層、ｐ型ヘテ
ロバッファ層、ｐ型キャップ層を順次成長・積層してダ
ブルヘテロ構造を形成する工程と、エッチングにより前
記ｐ型キャップ層から少なくとも前記ｐ型クラッド層の
一部領域までストライプ状に加工してメサストライプを
形成する工程と、前記ｐ型キャップ層上面に接する金属
電極を形成する工程とを含む半導体レーザの製造方法に
おいて、前記ｐ型ヘテロバッファ層の固溶限を越えてｐ
型不純物が前記ｐ型ヘテロバッファ層に拡散しない低濃
度にドーピングしたｐ型キャップ層を前記ｐ型ヘテロバ
ッファ層に接して形成し、ｐ型不純物を高濃度にドーピ
ングしたｐ型キャップ層を前記低濃度ｐ型キャップ層上
方に形成して、異なるｐ型不純物濃度を有する複数の層
でｐ型キャップ層を構成する工程を前記ダブルヘテロ構
造形成工程中に含むことを特徴としている。
【０００８】本発明の第２の製造方法は、半導体基板上
に、少なくとも、ｎ型クラッド層、前記クラッド層より
もバンドギャップエネルギーが小さい活性層、前記活性
層よりもバンドギャップエネルギーが大きいｐ型クラッ
ド層、ｐ型ヘテロバッファ層、ｐ型キャップ層を順次成
長・積層してダブルヘテロ構造を形成する工程と、エッ
チングにより前記ｐ型キャップ層から少なくとも前記ｐ
型クラッド層の一部領域までストライプ状に加工してメ
サストライプを形成する工程と、前記メサストライプの
両側に電流ブロック層を選択成長する工程と、前記ｐ型
キャップ層上面に接する金属電極を形成する工程とを含
む半導体レーザの製造方法において、前記ｐ型ヘテロバ
ッファ層の固溶限を越えてｐ型不純物が前記ｐ型ヘテロ
バッファ層に拡散しない低濃度にドーピングしたｐ型キ
ャップ層を前記ｐ型ヘテロバッファ層に接して形成し、
金属電極とオーミック接触が形成できる高い濃度にｐ型
不純物をドーピングしたｐ型キャップ層を前記低濃度ｐ
型キャップ層上方に形成して、異なるｐ型不純物濃度を
有する複数の層でｐ型キャップ層を構成する工程を前記
ダブルヘテロ構造形成工程中に含むことを特徴としてい
る。
に、少なくとも、ｎ型クラッド層、前記クラッド層より
もバンドギャップエネルギーが小さい活性層、前記活性
層よりもバンドギャップエネルギーが大きいｐ型クラッ
ド層、ｐ型ヘテロバッファ層、ｐ型キャップ層を順次成
長・積層してダブルヘテロ構造を形成する工程と、エッ
チングにより前記ｐ型キャップ層から少なくとも前記ｐ
型クラッド層の一部領域までストライプ状に加工してメ
サストライプを形成する工程と、前記メサストライプの
両側に電流ブロック層を選択成長する工程と、前記ｐ型
キャップ層上面に接する金属電極を形成する工程とを含
む半導体レーザの製造方法において、前記ｐ型ヘテロバ
ッファ層の固溶限を越えてｐ型不純物が前記ｐ型ヘテロ
バッファ層に拡散しない低濃度にドーピングしたｐ型キ
ャップ層を前記ｐ型ヘテロバッファ層に接して形成し、
金属電極とオーミック接触が形成できる高い濃度にｐ型
不純物をドーピングしたｐ型キャップ層を前記低濃度ｐ
型キャップ層上方に形成して、異なるｐ型不純物濃度を
有する複数の層でｐ型キャップ層を構成する工程を前記
ダブルヘテロ構造形成工程中に含むことを特徴としてい
る。
【０００９】上記何れの構成においても、高濃度ｐ型キ
ャップ層のｐ型不純物濃度は、６×１０18ｃｍ-3以上の
高濃度に、望ましくは８×１０18ｃｍ-3以上、５×１０
19ｃｍ-3以下とし、低濃度ｐ型キャップ層のｐ型不純物
濃度を３×１０18ｃｍ-3以下の低濃度に、望ましくは５
×１０17ｃｍ-3以上、２×１０18ｃｍ-3以下とするのが
望ましい。さらに、ｐ型キャップ層を３層で構成し、２
層目のキャップ層のｐ型不純物濃度を、ｐ型ヘテロバッ
ファ層への過剰なＺｎ拡散を促進しない程度の低濃度、
例えば、５×１０17ｃｍ-3程度としてもよい。クラッド
層はＡｌＧａＩｎＰまたはＡｌＩｎＰを含む半導体で形
成され、ｐ型ヘテロバッファ層はＧａＩｎＰ、ＡｌＧａ
ＩｎＰまたはＧａＩｎＡｓＰを含む半導体で形成され、
ｐ型キャップ層はＧａＡｓまたはＡｌＧａＡｓを含む半
導体で形成されることが望ましい。また、電流ブロック
層は、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＧａＩ
ｎＰ、ＧａＩｎＰ、またはＡｌＩｎＰ等の半導体層や高
抵抗半導体層であるアンドープＡｌＩｎＰ、アンドープ
ＡｌＧａＩｎＰ、或いは、これら各半導体層の組み合わ
せから成る半導体層、ｐ型半導体層とｎ型半導体層を組
み合わせてｐｎ接合を形成した半導体層で形成されるの
が望ましい。
ャップ層のｐ型不純物濃度は、６×１０18ｃｍ-3以上の
高濃度に、望ましくは８×１０18ｃｍ-3以上、５×１０
19ｃｍ-3以下とし、低濃度ｐ型キャップ層のｐ型不純物
濃度を３×１０18ｃｍ-3以下の低濃度に、望ましくは５
×１０17ｃｍ-3以上、２×１０18ｃｍ-3以下とするのが
望ましい。さらに、ｐ型キャップ層を３層で構成し、２
層目のキャップ層のｐ型不純物濃度を、ｐ型ヘテロバッ
ファ層への過剰なＺｎ拡散を促進しない程度の低濃度、
例えば、５×１０17ｃｍ-3程度としてもよい。クラッド
層はＡｌＧａＩｎＰまたはＡｌＩｎＰを含む半導体で形
成され、ｐ型ヘテロバッファ層はＧａＩｎＰ、ＡｌＧａ
ＩｎＰまたはＧａＩｎＡｓＰを含む半導体で形成され、
ｐ型キャップ層はＧａＡｓまたはＡｌＧａＡｓを含む半
導体で形成されることが望ましい。また、電流ブロック
層は、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＧａＩ
ｎＰ、ＧａＩｎＰ、またはＡｌＩｎＰ等の半導体層や高
抵抗半導体層であるアンドープＡｌＩｎＰ、アンドープ
ＡｌＧａＩｎＰ、或いは、これら各半導体層の組み合わ
せから成る半導体層、ｐ型半導体層とｎ型半導体層を組
み合わせてｐｎ接合を形成した半導体層で形成されるの
が望ましい。
【００１０】尚、ヘテロバッファ層は、キャップ層とク
ラッド層との間に出来るポテンシャル障壁を低減して素
子抵抗を低減するための層で、クラッド層とキャップ層
との中間のバンドギャップエネルギーを有している。
ラッド層との間に出来るポテンシャル障壁を低減して素
子抵抗を低減するための層で、クラッド層とキャップ層
との中間のバンドギャップエネルギーを有している。
【００１１】（作用）本発明の半導体レーザは、ｐ型ヘ
テロバッファ層上にあって、金属電極と接触するストラ
イプ状のｐ型キャップ層を異なるｐ型不純物濃度を有す
る複数の層で構成し、金属電極に接する最上層のｐ型キ
ャップ層を、６×１０18ｃｍ-3以上、望ましくは８×１
０18ｃｍ-3以上、５×１０19ｃｍ-3以下の高濃度にドー
ピングし、ｐ型ヘテロバッファ層に接する最下層のｐ型
キャップ層を低濃度にドーピングしている。このため、
ｐ型キャップ層と金属電極とでオーミック接触が形成で
き、且つ、ｐ型キャップ層の面積が小さくてもオーミッ
ク抵抗を低減できる。また、ｐ型不純物濃度の上限を５
×１０19ｃｍ-3としたので、高濃度ドーピングによるＧ
ａＡｓｐ型キャップ層の結晶性低下を防止できる。さら
に、ｐ型ヘテロバッファ層に接するｐ型キャップ層が低
濃度であるので、ｐ型ヘテロバッファ層へ固溶限界を超
えて過剰なＺｎが拡散するのを防止でき、ｐ型ヘテロバ
ッファ層の結晶性の劣化が防止できる。この結果、特性
劣化が防止できる。ここで、低濃度ｐ型キャップ層のｐ
型不純物濃度の下限を５×１０17ｃｍ-3としたので、低
濃度ｐ型キャップ層とｐ型ＧａＩｎＰヘテロバッファ層
の間に生成される、ホールに対するポテンシャルエネル
ギーのヘテロスパイクを低減でき、低濃度化に伴う電流
−電圧特性の悪化を防止できる。
テロバッファ層上にあって、金属電極と接触するストラ
イプ状のｐ型キャップ層を異なるｐ型不純物濃度を有す
る複数の層で構成し、金属電極に接する最上層のｐ型キ
ャップ層を、６×１０18ｃｍ-3以上、望ましくは８×１
０18ｃｍ-3以上、５×１０19ｃｍ-3以下の高濃度にドー
ピングし、ｐ型ヘテロバッファ層に接する最下層のｐ型
キャップ層を低濃度にドーピングしている。このため、
ｐ型キャップ層と金属電極とでオーミック接触が形成で
き、且つ、ｐ型キャップ層の面積が小さくてもオーミッ
ク抵抗を低減できる。また、ｐ型不純物濃度の上限を５
×１０19ｃｍ-3としたので、高濃度ドーピングによるＧ
ａＡｓｐ型キャップ層の結晶性低下を防止できる。さら
に、ｐ型ヘテロバッファ層に接するｐ型キャップ層が低
濃度であるので、ｐ型ヘテロバッファ層へ固溶限界を超
えて過剰なＺｎが拡散するのを防止でき、ｐ型ヘテロバ
ッファ層の結晶性の劣化が防止できる。この結果、特性
劣化が防止できる。ここで、低濃度ｐ型キャップ層のｐ
型不純物濃度の下限を５×１０17ｃｍ-3としたので、低
濃度ｐ型キャップ層とｐ型ＧａＩｎＰヘテロバッファ層
の間に生成される、ホールに対するポテンシャルエネル
ギーのヘテロスパイクを低減でき、低濃度化に伴う電流
−電圧特性の悪化を防止できる。
【００１２】ｐ型キャップ層を３層以上の多層で構成し
た場合、中間のｐ型キャップ層のｐ型不純物濃度は、ｐ
型ヘテロバッファ層への過剰なＺｎ拡散を促進しない程
度の低濃度であれば任意に選べるが、比較的低濃度、例
えば、５×１０17ｃｍ-3程度に抑えておくのが安全であ
る。
た場合、中間のｐ型キャップ層のｐ型不純物濃度は、ｐ
型ヘテロバッファ層への過剰なＺｎ拡散を促進しない程
度の低濃度であれば任意に選べるが、比較的低濃度、例
えば、５×１０17ｃｍ-3程度に抑えておくのが安全であ
る。
【００１３】以上のように、ｐ型キャップ層を、異なる
ｐ型不純物濃度を有する、複数の層で構成することで、
金属電極とオーミック接触を形成するｐ型キャップ層の
面積が小さい半導体レーザにおいて、オーミック抵抗を
低減しつつ、なおかつ、良好な電流−電圧特性を実現す
ることが可能となる。
ｐ型不純物濃度を有する、複数の層で構成することで、
金属電極とオーミック接触を形成するｐ型キャップ層の
面積が小さい半導体レーザにおいて、オーミック抵抗を
低減しつつ、なおかつ、良好な電流−電圧特性を実現す
ることが可能となる。
【００１４】
【発明の実施の形態】（第１の実施の形態）本発明の実
施の形態を、図１、図２に従って具体的に説明する。図
１は本実施の形態のＡｌＧａＩｎＰ系半導体レーザの斜
視図であり、図２はその製造工程図である。なお、図２
は各製造工程における正面図を示している。
施の形態を、図１、図２に従って具体的に説明する。図
１は本実施の形態のＡｌＧａＩｎＰ系半導体レーザの斜
視図であり、図２はその製造工程図である。なお、図２
は各製造工程における正面図を示している。
【００１５】図１の半導体レーザは有機金属気相成長法
（ＭＯＶＰＥ）により２回の結晶成長で作製される。先
ず、１回目のＭＯＶＰＥ法による結晶成長工程で、（１
１５）Ａ方位（（００１）から［１１０］方向へ１５．
８度オフ）のｎ型ＧａＡｓ基板２１０上に、０．５μｍ
厚のｎ型ＧａＡｓバッファ層１９０、１．０μｍ厚のｎ
型ＡｌＧａＩｎＰクラッド層１３０、ＭＱＷ活性層１１
０、０．３μｍ厚のｐ型ＡｌＧａＩｎＰ第１クラッド層
１２０、５ｎｍ厚のｐ型ＧａＩｎＰエッチングストッパ
層１４０、０．７μｍ厚のｐ型ＡｌＧａＩｎＰ第２クラ
ッド層１５０、５０ｎｍ厚のｐ型ＧａＩｎＰヘテロバッ
ファ層１６０、０．２μｍ厚のｐ型ＧａＡｓ第１キャッ
プ層１７０、０．２μｍ厚のｐ型ＧａＡｓ第２キャップ
層１７２、０．２μｍ厚のｐ型ＧａＡｓ第３キャップ層
１７４、を順次成長・積層する（図２（ａ））。ここ
で、ｐ型ＧａＡｓ第３キャップ層１７４のｐ型不純物濃
度（Ｚｎ濃度）は、６×１０18ｃｍ-3以上、望ましくは
８×１０18ｃｍ-3以上、５×１０19ｃｍ-3以下の範囲内
とし、オーミック抵抗を小さくするのに十分な高濃度と
する。この実施の形態では、例えば、２×１０19ｃｍ-3
とした。また、ｐ型ヘテロバッファ層１６０に隣接した
ｐ型ＧａＡｓ第１キャップ層１７０の濃度は、３×１０
18ｃｍ-3以下の濃度、望ましくは５×１０17ｃｍ-3以
上、２×１０18ｃｍ-3以下の範囲内とし、ｐ型ヘテロバ
ッファ層１６０への過剰なＺｎ拡散を防止するのに十分
な低濃度とする。本実施の形態では、例えば、１×１０
18ｃｍ-3とした。また、中間のｐ型ＧａＡｓ第２キャッ
プ層１７２のｐ型不純物濃度は、ｐ型ヘテロバッファ層
１６０への過剰なＺｎ拡散を促進しない程度の低濃度で
あれば良い。本実施の形態では、例えば、５×１０17ｃ
ｍ-3とした。なお、ｐ型キャップ層を３層で構成した
が、４層以上の多層、或いは、２層で構成してもよい。
（ＭＯＶＰＥ）により２回の結晶成長で作製される。先
ず、１回目のＭＯＶＰＥ法による結晶成長工程で、（１
１５）Ａ方位（（００１）から［１１０］方向へ１５．
８度オフ）のｎ型ＧａＡｓ基板２１０上に、０．５μｍ
厚のｎ型ＧａＡｓバッファ層１９０、１．０μｍ厚のｎ
型ＡｌＧａＩｎＰクラッド層１３０、ＭＱＷ活性層１１
０、０．３μｍ厚のｐ型ＡｌＧａＩｎＰ第１クラッド層
１２０、５ｎｍ厚のｐ型ＧａＩｎＰエッチングストッパ
層１４０、０．７μｍ厚のｐ型ＡｌＧａＩｎＰ第２クラ
ッド層１５０、５０ｎｍ厚のｐ型ＧａＩｎＰヘテロバッ
ファ層１６０、０．２μｍ厚のｐ型ＧａＡｓ第１キャッ
プ層１７０、０．２μｍ厚のｐ型ＧａＡｓ第２キャップ
層１７２、０．２μｍ厚のｐ型ＧａＡｓ第３キャップ層
１７４、を順次成長・積層する（図２（ａ））。ここ
で、ｐ型ＧａＡｓ第３キャップ層１７４のｐ型不純物濃
度（Ｚｎ濃度）は、６×１０18ｃｍ-3以上、望ましくは
８×１０18ｃｍ-3以上、５×１０19ｃｍ-3以下の範囲内
とし、オーミック抵抗を小さくするのに十分な高濃度と
する。この実施の形態では、例えば、２×１０19ｃｍ-3
とした。また、ｐ型ヘテロバッファ層１６０に隣接した
ｐ型ＧａＡｓ第１キャップ層１７０の濃度は、３×１０
18ｃｍ-3以下の濃度、望ましくは５×１０17ｃｍ-3以
上、２×１０18ｃｍ-3以下の範囲内とし、ｐ型ヘテロバ
ッファ層１６０への過剰なＺｎ拡散を防止するのに十分
な低濃度とする。本実施の形態では、例えば、１×１０
18ｃｍ-3とした。また、中間のｐ型ＧａＡｓ第２キャッ
プ層１７２のｐ型不純物濃度は、ｐ型ヘテロバッファ層
１６０への過剰なＺｎ拡散を促進しない程度の低濃度で
あれば良い。本実施の形態では、例えば、５×１０17ｃ
ｍ-3とした。なお、ｐ型キャップ層を３層で構成した
が、４層以上の多層、或いは、２層で構成してもよい。
【００１６】次に、ＣＶＤおよびフォトリソグラフィに
よりストライプ状の誘電体膜、例えば、ＳｉＯ2膜３０
０をｐ型ＧａＡｓ第３キャップ層１７４の上に形成する
（図２（ｂ）。続いて、ストライプ状のＳｉＯ2膜３０
０をエッチングマスクとして、ｐ型ＧａＡｓ第１、第
２、第３キャップ層１７０、１７２、１７４、ｐ型Ｇａ
ＩｎＰヘテロバッファ層１６０、ｐ型ＡｌＧａＩｎＰ第
２クラッド層１５０を順次エッチングし、ｐ型ＧａＩｎ
Ｐエッチングストッパ層１４０を底面とするメサストラ
イプ３１０を形成し、リッジ構造を形成する（図２
（ｃ））。その後、引き続きＳｉＯ2膜３００を選択成
長マスクとして、２回目の結晶成長により、メサストラ
イプ３１０の両脇に０．７μｍ厚のｎ型ＧａＡｓ電流ブ
ロック層１８０を形成する（図２（ｄ））。最後に、Ｓ
ｉＯ2膜３００を除去し、ｎ型ＧａＡｓ基板裏面にｎ電
極２３０、メサストライプ３１０とｎ型ＧａＡｓ電流ブ
ロック層１８０を覆いｐ電極２２０を形成した後、劈開
して個々のチップに分離して図１に示す半導体レーザが
完成する。
よりストライプ状の誘電体膜、例えば、ＳｉＯ2膜３０
０をｐ型ＧａＡｓ第３キャップ層１７４の上に形成する
（図２（ｂ）。続いて、ストライプ状のＳｉＯ2膜３０
０をエッチングマスクとして、ｐ型ＧａＡｓ第１、第
２、第３キャップ層１７０、１７２、１７４、ｐ型Ｇａ
ＩｎＰヘテロバッファ層１６０、ｐ型ＡｌＧａＩｎＰ第
２クラッド層１５０を順次エッチングし、ｐ型ＧａＩｎ
Ｐエッチングストッパ層１４０を底面とするメサストラ
イプ３１０を形成し、リッジ構造を形成する（図２
（ｃ））。その後、引き続きＳｉＯ2膜３００を選択成
長マスクとして、２回目の結晶成長により、メサストラ
イプ３１０の両脇に０．７μｍ厚のｎ型ＧａＡｓ電流ブ
ロック層１８０を形成する（図２（ｄ））。最後に、Ｓ
ｉＯ2膜３００を除去し、ｎ型ＧａＡｓ基板裏面にｎ電
極２３０、メサストライプ３１０とｎ型ＧａＡｓ電流ブ
ロック層１８０を覆いｐ電極２２０を形成した後、劈開
して個々のチップに分離して図１に示す半導体レーザが
完成する。
【００１７】本実施の形態における半導体レーザは、ｐ
型キャップ層が複数の層で構成され、金属電極とオーミ
ック接触を形成するｐ型ＧａＡｓ第３キャップ層の不純
物濃度が高く、ｐ型ＧａＡｓキャップ層下のｐ型ＧａＩ
ｎＰヘテロバッファ層に接触するｐ型ＧａＡｓ第１キャ
ップ層の不純物濃度が低いため、オーミック抵抗が小さ
く、ｐ型ＧａＩｎＰヘテロバッファ層の結晶性が良好
で、良好な電流−電圧特性が得られる。
型キャップ層が複数の層で構成され、金属電極とオーミ
ック接触を形成するｐ型ＧａＡｓ第３キャップ層の不純
物濃度が高く、ｐ型ＧａＡｓキャップ層下のｐ型ＧａＩ
ｎＰヘテロバッファ層に接触するｐ型ＧａＡｓ第１キャ
ップ層の不純物濃度が低いため、オーミック抵抗が小さ
く、ｐ型ＧａＩｎＰヘテロバッファ層の結晶性が良好
で、良好な電流−電圧特性が得られる。
【００１８】（第２の実施の形態）本実施の形態は１回
の結晶成長で半導体レーザを作製した例である。製造方
法は第１の実施の形態とほぼ同じで、図２（ａ）の製造
工程から図２（ｃ）の製造工程までは第１の実施の形態
と同じで、この後の製造工程が第１の実施の形態と異な
る。図２（ｃ）の製造工程以後の製造工程は図３に示
す。以下、図２、図３に従って本実施の形態を説明す
る。なお、図３は各製造工程における正面図を示してい
る。
の結晶成長で半導体レーザを作製した例である。製造方
法は第１の実施の形態とほぼ同じで、図２（ａ）の製造
工程から図２（ｃ）の製造工程までは第１の実施の形態
と同じで、この後の製造工程が第１の実施の形態と異な
る。図２（ｃ）の製造工程以後の製造工程は図３に示
す。以下、図２、図３に従って本実施の形態を説明す
る。なお、図３は各製造工程における正面図を示してい
る。
【００１９】先ず、第１の実施の形態と同様にして、図
２（ａ）〜図２（ｃ）の製造工程を経て（１１５）Ａ方
位のｎ型ＧａＡｓ基板２１０上に図２（ｃ）に示す半導
体積層構造を形成する。次いで、メサストライプ上のＳ
ｉＯ2膜３００を除去し、ＣＶＤにより、メサストライ
プ３１０およびｐ型ＧａＩｎＰエッチングストッパ層１
４０を覆いＳｉＯ2膜３２０を形成した後、フォトリソ
グラフィによりメサストライプ頂部のＳｉＯ2膜３２０
にストライプ状の開口３３０を形成する（図３
（ａ））。最後に、ＳｉＯ2膜３２０を覆いｐ電極２２
０を形成し、ｎ型ＧａＡｓ基板２１０の裏面にｎ電極２
３０を形成した後、劈開して個々のチップに分離して図
３（ｂ）に示す半導体レーザが完成する。
２（ａ）〜図２（ｃ）の製造工程を経て（１１５）Ａ方
位のｎ型ＧａＡｓ基板２１０上に図２（ｃ）に示す半導
体積層構造を形成する。次いで、メサストライプ上のＳ
ｉＯ2膜３００を除去し、ＣＶＤにより、メサストライ
プ３１０およびｐ型ＧａＩｎＰエッチングストッパ層１
４０を覆いＳｉＯ2膜３２０を形成した後、フォトリソ
グラフィによりメサストライプ頂部のＳｉＯ2膜３２０
にストライプ状の開口３３０を形成する（図３
（ａ））。最後に、ＳｉＯ2膜３２０を覆いｐ電極２２
０を形成し、ｎ型ＧａＡｓ基板２１０の裏面にｎ電極２
３０を形成した後、劈開して個々のチップに分離して図
３（ｂ）に示す半導体レーザが完成する。
【００２０】本実施の形態の半導体レーザも、第１の実
施の形態の半導体レーザと同様のｐ型キャップ層構造で
あるから、第１の実施の形態の半導体レーザと同様の効
果が得られる。
施の形態の半導体レーザと同様のｐ型キャップ層構造で
あるから、第１の実施の形態の半導体レーザと同様の効
果が得られる。
【００２１】本実施の形態は、メサストライプをＳｉＯ
2膜３２０で覆い、その上にｐ電極２２０を形成した
が、ＳｉＯ2膜３２０を形成しないで、低濃度ＧａＡｓ
及びＧａＩｎＰエッチングストッパ層とショットキ接合
が形成できる金属をｐ電極として直接メサストライプ及
びＧａＩｎＰエッチングストッパ層を覆って形成した構
成としてもよい。この場合、極薄い酸化膜をメサストラ
イプ及びエッチングストッパ層を覆って形成し、この上
にＡｕをｐ電極として形成すると、高濃度ＧａＡｓキャ
ップ層との接触部分はオーミック接触となり、その他の
部分はショットキ接合が形成され、オーミック接触が形
成された高濃度ＧａＡｓキャップ層以外はショットキ接
合により電流が流れない電流狹窄構造を形成することが
できる。
2膜３２０で覆い、その上にｐ電極２２０を形成した
が、ＳｉＯ2膜３２０を形成しないで、低濃度ＧａＡｓ
及びＧａＩｎＰエッチングストッパ層とショットキ接合
が形成できる金属をｐ電極として直接メサストライプ及
びＧａＩｎＰエッチングストッパ層を覆って形成した構
成としてもよい。この場合、極薄い酸化膜をメサストラ
イプ及びエッチングストッパ層を覆って形成し、この上
にＡｕをｐ電極として形成すると、高濃度ＧａＡｓキャ
ップ層との接触部分はオーミック接触となり、その他の
部分はショットキ接合が形成され、オーミック接触が形
成された高濃度ＧａＡｓキャップ層以外はショットキ接
合により電流が流れない電流狹窄構造を形成することが
できる。
【００２２】上記第１、第２の実施の形態は何れもファ
ブリ・ペロー共振器構造の半導体レーザであったが、回
折格子を設けた分布帰還型半導体レーザとしてもよい。
この場合は、干渉露光法や電子ビーム露光法等により半
導体基板に回折格子を形成した後、第１、第２の実施の
形態と同じ製造工程で作製すればよい。また、ｐ型キャ
ップ層をｐ型不純物濃度の異なる複数のｐ型キャップ層
で構成したが、ｐ型キャップ層を１層で構成し、ｐ型へ
テロバッファ層側を低濃度、金属電極側を高濃度として
キャップ層に濃度勾配を設けても複数の層で構成した場
合と同様の効果が得られる。
ブリ・ペロー共振器構造の半導体レーザであったが、回
折格子を設けた分布帰還型半導体レーザとしてもよい。
この場合は、干渉露光法や電子ビーム露光法等により半
導体基板に回折格子を形成した後、第１、第２の実施の
形態と同じ製造工程で作製すればよい。また、ｐ型キャ
ップ層をｐ型不純物濃度の異なる複数のｐ型キャップ層
で構成したが、ｐ型キャップ層を１層で構成し、ｐ型へ
テロバッファ層側を低濃度、金属電極側を高濃度として
キャップ層に濃度勾配を設けても複数の層で構成した場
合と同様の効果が得られる。
【００２３】さらに、上記何れの実施の形態も、メサス
トライプはエッチングにより形成したが、エッチングに
依らず、選択成長によりメサストライプを形成してもよ
い。この場合、先ず、ｎ型ＧａＡｓ基板上にストライプ
状の開口を有するＳｉＯ2膜をＣＶＤにより形成した
後、有機金属気相成長（ＭＯＶＰＥ）により、第１、第
２の実施の形態と同様に、０．５μｍ厚のｎ型ＧａＡｓ
バッファ層１９０、１．０μｍ厚のｎ型ＡｌＧａＩｎＰ
クラッド層１３０、ＭＱＷ活性層１１０、１μｍ厚のｐ
型ＡｌＧａＩｎＰクラッド層１２０、５０ｎｍ厚のｐ型
ＧａＩｎＰヘテロバッファ層１６０、０．２μｍ厚のｐ
型ＧａＡｓ第１キャップ層１７０、０．２μｍ厚のｐ型
ＧａＡｓ第２キャップ層１７２、０．２μｍ厚のｐ型Ｇ
ａＡｓ第３キャップ層１７４を順次成長・積層してメサ
ストライプをＳｉＯ2膜の開口部に形成する。この後、
ＳｉＯ2膜を除去し、メサストライプ頂部にＳｉＯ2膜を
形成し、このＳｉＯ2膜を選択成長マスクとして、メサ
ストライプの両脇にｐ型ＧａＡｓ電流ブロック層、ｎ型
ＧａＡｓ電流ブロック層を順次積層して形成する。最後
に、メサストライプ頂部のＳｉＯ2膜を除去した後、メ
サストライプ、電流ブロック層を覆いｐ電極を形成し、
基板裏面にｎ電極を形成し、劈開して個々のチップに分
離することで半導体レーザが出来上がる。なお、メサス
トライプ形成後、電流ブロック層を形成せずに、第２の
実施の形態と同様に、メサストライプ上部に開口を有す
るＳｉＯ2膜でメサストライプを覆い、その上にｐ電極
を形成した構造としてもよい。
トライプはエッチングにより形成したが、エッチングに
依らず、選択成長によりメサストライプを形成してもよ
い。この場合、先ず、ｎ型ＧａＡｓ基板上にストライプ
状の開口を有するＳｉＯ2膜をＣＶＤにより形成した
後、有機金属気相成長（ＭＯＶＰＥ）により、第１、第
２の実施の形態と同様に、０．５μｍ厚のｎ型ＧａＡｓ
バッファ層１９０、１．０μｍ厚のｎ型ＡｌＧａＩｎＰ
クラッド層１３０、ＭＱＷ活性層１１０、１μｍ厚のｐ
型ＡｌＧａＩｎＰクラッド層１２０、５０ｎｍ厚のｐ型
ＧａＩｎＰヘテロバッファ層１６０、０．２μｍ厚のｐ
型ＧａＡｓ第１キャップ層１７０、０．２μｍ厚のｐ型
ＧａＡｓ第２キャップ層１７２、０．２μｍ厚のｐ型Ｇ
ａＡｓ第３キャップ層１７４を順次成長・積層してメサ
ストライプをＳｉＯ2膜の開口部に形成する。この後、
ＳｉＯ2膜を除去し、メサストライプ頂部にＳｉＯ2膜を
形成し、このＳｉＯ2膜を選択成長マスクとして、メサ
ストライプの両脇にｐ型ＧａＡｓ電流ブロック層、ｎ型
ＧａＡｓ電流ブロック層を順次積層して形成する。最後
に、メサストライプ頂部のＳｉＯ2膜を除去した後、メ
サストライプ、電流ブロック層を覆いｐ電極を形成し、
基板裏面にｎ電極を形成し、劈開して個々のチップに分
離することで半導体レーザが出来上がる。なお、メサス
トライプ形成後、電流ブロック層を形成せずに、第２の
実施の形態と同様に、メサストライプ上部に開口を有す
るＳｉＯ2膜でメサストライプを覆い、その上にｐ電極
を形成した構造としてもよい。
【００２４】第１、第２の実施の形態においては、各半
導体層の組成を明記しなかったが、各半導体層の組成
は、所望の発振波長が得られ、且つ、ＧａＡｓ基板に格
子整合するように選べばよい。従って、例えば、ＡｌＧ
ａＩｎＰは（ＡｌxＧａ1-x）0. 5Ｉｎ0.5Ｐとなり、Ａｌ
の組成ｘは、０≦ｘ≦１の範囲内で目的に適合した値を
選べばよい。また、ＧａＩｎＰはＧａ0.5Ｉｎ0.5Ｐとな
る。実施の形態では一例としてクラッド層は（Ａｌ0.7
Ｇａ0.3）0.5Ｉｎ0.5Ｐを用いた。他の材料も同様にし
て組成を選択すればよい。
導体層の組成を明記しなかったが、各半導体層の組成
は、所望の発振波長が得られ、且つ、ＧａＡｓ基板に格
子整合するように選べばよい。従って、例えば、ＡｌＧ
ａＩｎＰは（ＡｌxＧａ1-x）0. 5Ｉｎ0.5Ｐとなり、Ａｌ
の組成ｘは、０≦ｘ≦１の範囲内で目的に適合した値を
選べばよい。また、ＧａＩｎＰはＧａ0.5Ｉｎ0.5Ｐとな
る。実施の形態では一例としてクラッド層は（Ａｌ0.7
Ｇａ0.3）0.5Ｉｎ0.5Ｐを用いた。他の材料も同様にし
て組成を選択すればよい。
【００２５】活性層はＭＱＷ活性層（例えば、（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層とＧａ0.5Ｉｎ0.5Ｐ
ウエル層を交互に積層した構造等が利用できる）を用い
たが、バルクのように一定組成のもの、さらには、一定
組成でも結晶成長時にＩｎとＧａの周期的な組成揺らぎ
のある、所謂、自然超格子を生じるように形成された活
性層、例えば、アンドープＧａ0.5Ｉｎ0.5Ｐ自然超格子
活性層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ自然超格子活性
層（０＜ｚ≦０．２）、でもよい。また、ＭＱＷ構造は
歪のあるものでも歪のないものでもどちらの構造でもよ
い。活性層材料としては、ＧａＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＩｎＡｓ、ＡｌＧａＩｎＡｓ等が利用できる。
さらに、他の活性層材料でもよい。
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層とＧａ0.5Ｉｎ0.5Ｐ
ウエル層を交互に積層した構造等が利用できる）を用い
たが、バルクのように一定組成のもの、さらには、一定
組成でも結晶成長時にＩｎとＧａの周期的な組成揺らぎ
のある、所謂、自然超格子を生じるように形成された活
性層、例えば、アンドープＧａ0.5Ｉｎ0.5Ｐ自然超格子
活性層、（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ自然超格子活性
層（０＜ｚ≦０．２）、でもよい。また、ＭＱＷ構造は
歪のあるものでも歪のないものでもどちらの構造でもよ
い。活性層材料としては、ＧａＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＩｎＡｓ、ＡｌＧａＩｎＡｓ等が利用できる。
さらに、他の活性層材料でもよい。
【００２６】クラッド層はＡｌＧａＩｎＰに限らず、Ａ
ｌＩｎＰを用いてもよい。また、ヘテロバッファ層はＧ
ａＩｎＰの他、ＡｌＧａＩｎＰやＧａＩｎＡｓＰ等、キ
ャップ層とクラッド層の中間のバンドギャップエネルギ
ーとなる半導体であれば何を用いてもよい。さらに、キ
ャップ層はＧａＡｓ以外にＡｌＧａＡｓを用いてもよ
い。
ｌＩｎＰを用いてもよい。また、ヘテロバッファ層はＧ
ａＩｎＰの他、ＡｌＧａＩｎＰやＧａＩｎＡｓＰ等、キ
ャップ層とクラッド層の中間のバンドギャップエネルギ
ーとなる半導体であれば何を用いてもよい。さらに、キ
ャップ層はＧａＡｓ以外にＡｌＧａＡｓを用いてもよ
い。
【００２７】電流ブロック層は、ＧａＡｓを用いたが、
ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＩｎＰ等の半導体層や高抵抗半導体層であるア
ンドープＡｌＩｎＰ、アンドープＡｌＧａＩｎＰ、或い
は、これら各半導体層の組み合わせから成る半導体層、
ｐ型半導体層とｎ型半導体層を組み合わせてｐｎ接合を
形成した半導体層を用いてもよい。
ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＩｎＰ等の半導体層や高抵抗半導体層であるア
ンドープＡｌＩｎＰ、アンドープＡｌＧａＩｎＰ、或い
は、これら各半導体層の組み合わせから成る半導体層、
ｐ型半導体層とｎ型半導体層を組み合わせてｐｎ接合を
形成した半導体層を用いてもよい。
【００２８】ｐ型ＡｌＧａＩｎＰ第１クラッド層１２０
とｐ型ＡｌＧａＩｎＰ第２クラッド層１５０の間にｐ型
ＧａＩｎＰエッチングストッパ層１４０を設けたが、エ
ッチングが制御よく行えるならばエッチングストッパ層
１４０は無くてもよい。この場合、ｐ型ＡｌＧａＩｎＰ
第１クラッド層１２０とｐ型ＡｌＧａＩｎＰ第２クラッ
ド層１５０のＡｌ組成を変えて、ｐ型ＡｌＧａＩｎＰ第
２クラッド層１５０のエッチング速度をｐ型ＡｌＧａＩ
ｎＰ第１クラッド層１２０のエッチング速度よりも大き
くすると、エッチングの制御が容易になる。
とｐ型ＡｌＧａＩｎＰ第２クラッド層１５０の間にｐ型
ＧａＩｎＰエッチングストッパ層１４０を設けたが、エ
ッチングが制御よく行えるならばエッチングストッパ層
１４０は無くてもよい。この場合、ｐ型ＡｌＧａＩｎＰ
第１クラッド層１２０とｐ型ＡｌＧａＩｎＰ第２クラッ
ド層１５０のＡｌ組成を変えて、ｐ型ＡｌＧａＩｎＰ第
２クラッド層１５０のエッチング速度をｐ型ＡｌＧａＩ
ｎＰ第１クラッド層１２０のエッチング速度よりも大き
くすると、エッチングの制御が容易になる。
【００２９】
【発明の効果】以上述べたように、本発明の半導体レー
ザでは、ｐ型キャップ層を、異なる濃度を有する複数の
層で構成するため、オーミック抵抗を小さく維持しつ
つ、なおかつ、電流−電圧特性悪化の無い半導体レーザ
を、再現性良く作製することができる。
ザでは、ｐ型キャップ層を、異なる濃度を有する複数の
層で構成するため、オーミック抵抗を小さく維持しつ
つ、なおかつ、電流−電圧特性悪化の無い半導体レーザ
を、再現性良く作製することができる。
【図１】 第１の実施の形態における半導体レーザの
斜視図。
斜視図。
【図２】 第１の実施の形態の製造工程を示す図。
【図３】 第２の実施の形態の製造工程を示す図。
【図４】 従来の半導体レーザの斜視図。
【図５】 従来の半導体レーザの製造工程を示す図。
【符号の説明】 １１０ ＭＱＷ活性層 １２０ ｐ型ＡｌＧａＩｎＰ第１クラッド層 １３０ ｎ型ＡｌＧａＩｎＰクラッド層 １４０ ｐ型ＧａＩｎＰエッチングストッパ層 １５０ ｐ型ＡｌＧａＩｎＰ第２クラッド層 １６０ ｐ型ＧａＩｎＰヘテロバッファ層 １７０ ｐ型ＧａＡｓ第１キャップ層 １７２ ｐ型ＧａＡｓ第２キャップ層 １７４ ｐ型ＧａＡｓ第３キャップ層 １８０ ｐ型ＧａＡｓキャップ層 １９０ ｎ型ＧａＡｓバッファ層 ２００ ｎ型ＧａＡｓ電流ブロック層 ２１０ ｎ型ＧａＡｓ基板 ２２０ ｐ電極 ２３０ ｎ電極 ３００ ＳｉＯ2膜 ３１０ メサストライプ ３２０ ＳｉＯ2膜 ３３０ 開口
Claims (12)
- 【請求項１】 半導体基板上に、少なくとも、ｎ型クラ
ッド層、前記クラッド層よりもバンドギャップエネルギ
ーが小さい活性層、前記活性層よりもバンドギャップエ
ネルギーが大きいｐ型クラッド層、ｐ型ヘテロバッファ
層、ｐ型キャップ層を含むダブルヘテロ構造を有し、少
なくとも前記ｐ型クラッド層の一部および前記ｐ型キャ
ップ層がメサストライプ状に形成された半導体レーザに
おいて、前記ｐ型キャップ層が異なるドーピング濃度を
有する複数の層で構成され、前記複数の層の最上層にあ
って金属電極に接するｐ型キャップ層のｐ型不純物濃度
を、金属電極と低抵抗のオーミック接触が形成でき、且
つ、ｐ型キャップ層の結晶性を損なわない高い濃度に
し、前記複数の層の最下層にあって前記ｐ型ヘテロバッ
ファ層に接したｐ型キャップ層のｐ型不純物濃度を、前
記ｐ型ヘテロバッファ層の固溶限を越えてｐ型不純物が
前記ｐ型ヘテロバッファ層に拡散しない低濃度にしたこ
とを特徴とする半導体レーザ。 - 【請求項２】 半導体基板上に、少なくとも、ｎ型クラ
ッド層、前記クラッド層よりもバンドギャップエネルギ
ーが小さい活性層、前記活性層よりもバンドギャップエ
ネルギーが大きいｐ型クラッド層、ｐ型ヘテロバッファ
層、ｐ型キャップ層を含むダブルヘテロ構造を有し、少
なくとも前記ｐ型クラッド層の一部および前記ｐ型キャ
ップ層がメサストライプ状に形成され、前記メサストラ
イプの側面及び外側の平坦部が、電流ブロック層、また
は誘電体膜、または金属で覆われた半導体レーザにおい
て、前記ｐ型キャップ層が異なるドーピング濃度を有す
る複数の層で構成され、前記複数の層の最上層にあって
金属電極に接するｐ型キャップ層のｐ型不純物濃度を、
金属電極と低抵抗のオーミック接触が形成でき、且つ、
ｐ型キャップ層の結晶性を損なわない高い濃度にし、前
記複数の層の最下層にあって前記ｐ型ヘテロバッファ層
に接したｐ型キャップ層のｐ型不純物濃度を、前記ｐ型
ヘテロバッファ層の固溶限界を越えてｐ型不純物が前記
ｐ型ヘテロバッファ層に拡散しない低濃度にしたことを
特徴とする半導体レーザ。 - 【請求項３】 複数のｐ型キャップ層の最上層にあって
金属電極に接するｐ型キャップ層のｐ型不純物濃度が６
×１０18ｃｍ-3以上、５×１０19ｃｍ-3以下の範囲内に
設定され、複数のｐ型キャップ層の最下層にあってｐ型
ヘテロバッファ層に接するｐ型キャップ層のｐ型不純物
濃度が５×１０17ｃｍ-3以上、３×１０18ｃｍ-3以下の
範囲内に設定された請求項１または２記載の半導体レー
ザ。 - 【請求項４】 ｐ型キャップ層を３層で構成した請求項
１〜３の何れかに記載の半導体レーザ。 - 【請求項５】 ｎ型、ｐ型クラッド層がＡｌＧａＩｎＰ
またはＡｌＩｎＰを含む半導体で形成され、ｐ型ヘテロ
バッファ層がＧａＩｎＰ、ＡｌＧａＩｎＰまたはＧａＩ
ｎＡｓＰを含む半導体で形成され、ｐ型キャップ層がＧ
ａＡｓまたはＡｌＧａＡｓを含む半導体で形成されたこ
とを特徴とする請求項１〜４の何れかに記載の半導体レ
ーザ。 - 【請求項６】 電流ブロック層が、ＧａＡｓ、ＡｌＧａ
Ａｓ、ＡｌＡｓ、ＡｌＧａＩｎＰ、またはＡｌＩｎＰを
含む半導体層であることを特徴とする請求項２〜５の何
れかに記載の半導体レーザ。 - 【請求項７】 半導体基板上に、少なくとも、ｎ型クラ
ッド層、前記クラッド層よりもバンドギャップエネルギ
ーが小さい活性層、前記活性層よりもバンドギャップエ
ネルギーが大きいｐ型クラッド層、ｐ型ヘテロバッファ
層、ｐ型キャップ層を順次成長・積層してダブルヘテロ
構造を形成する工程と、エッチングにより前記ｐ型キャ
ップ層から少なくとも前記ｐ型クラッド層の一部領域ま
でストライプ状に加工してメサストライプを形成する工
程と、前記ｐ型キャップ層上面に接する金属電極を形成
する工程とを含む半導体レーザの製造方法において、前
記ｐ型ヘテロバッファ層の固溶限界を越えてｐ型不純物
が前記ｐ型ヘテロバッファ層に拡散しない低濃度にドー
ピングしたｐ型キャップ層を前記ｐ型ヘテロバッファ層
に接して形成し、ｐ型不純物を高濃度にドーピングした
ｐ型キャップ層を前記低濃度ｐ型キャップ層上方に形成
して、異なるｐ型不純物濃度を有する複数の層でｐ型キ
ャップ層を構成する工程を前記ダブルヘテロ構造形成工
程中に含むことを特徴とする半導体レーザの製造方法。 - 【請求項８】 半導体基板上に、少なくとも、ｎ型クラ
ッド層、前記クラッド層よりもバンドギャップエネルギ
ーが小さい活性層、前記活性層よりもバンドギャップエ
ネルギーが大きいｐ型クラッド層、ｐ型ヘテロバッファ
層、ｐ型キャップ層を順次成長・積層してダブルヘテロ
構造を形成する工程と、エッチングにより前記ｐ型キャ
ップ層から少なくとも前記ｐ型クラッド層の一部領域ま
でストライプ状に加工してメサストライプを形成する工
程と、前記メサストライプの両側に電流ブロック層を選
択成長する工程と、前記ｐ型キャップ層上面に接する金
属電極を形成する工程とを含む半導体レーザの製造方法
において、前記ｐ型ヘテロバッファ層の固溶限を越えて
ｐ型不純物が前記ｐ型ヘテロバッファ層に拡散しない低
濃度にドーピングしたｐ型キャップ層を前記ｐ型ヘテロ
バッファ層に接して形成し、金属電極とオーミック接触
が形成できる高い濃度にｐ型不純物をドーピングしたｐ
型キャップ層を前記低濃度ｐ型キャップ層上方に形成し
て、異なるｐ型不純物濃度を有する複数の層でｐ型キャ
ップ層を構成する工程を前記ダブルヘテロ構造形成工程
中に含むことを特徴とする半導体レーザの製造方法。 - 【請求項９】 高濃度ｐ型キャップ層のｐ型不純物濃度
を６×１０18ｃｍ-3以上、５×１０19ｃｍ-3以下とし、
低濃度ｐ型キャップ層のｐ型不純物濃度を５×１０17ｃ
ｍ-3以上、３×１０18ｃｍ-3以下とした請求項７または
８記載の半導体レーザの製造方法。 - 【請求項１０】 ｐ型キャップ層を３層で構成した請求
項７〜９の何れかに記載の半導体レーザの製造方法。 - 【請求項１１】 ｎ型、ｐ型クラッド層をＡｌＧａＩｎ
ＰまたはＡｌＩｎＰを含む半導体で構成し、ｐ型ヘテロ
バッファ層をＧａＩｎＰ、ＡｌＧａＩｎＰまたはＧａＩ
ｎＡｓＰを含む半導体で構成し、ｐ型キャップ層をＧａ
ＡｓまたはＡｌＧａＡｓを含む半導体で構成したことを
特徴とする請求項７〜１０の何れかに記載の半導体レー
ザの製造方法。 - 【請求項１２】 電流ブロック層を、ＧａＡｓ、ＡｌＧ
ａＡｓ、ＡｌＡｓ、ＡｌＧａＩｎＰ、またはＡｌＩｎＰ
を含む半導体層で構成することを特徴とする請求項８〜
１１の何れかに記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060503A JP2001251010A (ja) | 2000-03-06 | 2000-03-06 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060503A JP2001251010A (ja) | 2000-03-06 | 2000-03-06 | 半導体レーザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251010A true JP2001251010A (ja) | 2001-09-14 |
Family
ID=18580806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060503A Pending JP2001251010A (ja) | 2000-03-06 | 2000-03-06 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001251010A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005073A (ja) * | 2004-06-16 | 2006-01-05 | Hitachi Cable Ltd | レーザダイオード用エピタキシャルウェハ及びレーザダイオード |
| JP2006156639A (ja) * | 2004-11-29 | 2006-06-15 | Sharp Corp | 半導体レーザ素子、光ディスク装置および光伝送システム |
| JP2008258277A (ja) * | 2007-04-02 | 2008-10-23 | Sharp Corp | 半導体レーザ素子、発光モジュール、光伝送モジュールおよび電子機器 |
| WO2012137426A1 (ja) * | 2011-04-05 | 2012-10-11 | 古河電気工業株式会社 | 半導体光デバイス及びその製造方法 |
| JP2012222045A (ja) * | 2011-04-05 | 2012-11-12 | Furukawa Electric Co Ltd:The | 半導体光デバイスの製造方法及び半導体光デバイス |
| JP2012222028A (ja) * | 2011-04-05 | 2012-11-12 | Furukawa Electric Co Ltd:The | 半導体レーザ素子及びその製造方法 |
| JP2014003229A (ja) * | 2012-06-20 | 2014-01-09 | Hamamatsu Photonics Kk | 半導体発光素子及び半導体発光素子の製造方法 |
-
2000
- 2000-03-06 JP JP2000060503A patent/JP2001251010A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005073A (ja) * | 2004-06-16 | 2006-01-05 | Hitachi Cable Ltd | レーザダイオード用エピタキシャルウェハ及びレーザダイオード |
| JP4534615B2 (ja) * | 2004-06-16 | 2010-09-01 | 日立電線株式会社 | レーザダイオード用エピタキシャルウェハ及びレーザダイオード |
| JP2006156639A (ja) * | 2004-11-29 | 2006-06-15 | Sharp Corp | 半導体レーザ素子、光ディスク装置および光伝送システム |
| JP2008258277A (ja) * | 2007-04-02 | 2008-10-23 | Sharp Corp | 半導体レーザ素子、発光モジュール、光伝送モジュールおよび電子機器 |
| WO2012137426A1 (ja) * | 2011-04-05 | 2012-10-11 | 古河電気工業株式会社 | 半導体光デバイス及びその製造方法 |
| JP2012222045A (ja) * | 2011-04-05 | 2012-11-12 | Furukawa Electric Co Ltd:The | 半導体光デバイスの製造方法及び半導体光デバイス |
| JP2012222028A (ja) * | 2011-04-05 | 2012-11-12 | Furukawa Electric Co Ltd:The | 半導体レーザ素子及びその製造方法 |
| CN103518297A (zh) * | 2011-04-05 | 2014-01-15 | 古河电气工业株式会社 | 半导体光器件及其制造方法 |
| US9312443B2 (en) | 2011-04-05 | 2016-04-12 | Furukawa Electric Co., Ltd. | Semiconductor light device and manufacturing method for the same |
| US9627849B2 (en) | 2011-04-05 | 2017-04-18 | Furukawa Electric Co., Ltd. | Semiconductor light device and manufacturing method for the same |
| JP2014003229A (ja) * | 2012-06-20 | 2014-01-09 | Hamamatsu Photonics Kk | 半導体発光素子及び半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005101542A (ja) | 半導体発光素子、半導体発光素子の製造方法 | |
| US7402447B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH11274635A (ja) | 半導体発光装置 | |
| US5604764A (en) | Semiconductor laser | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JP3585817B2 (ja) | レーザダイオードおよびその製造方法 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JP2001251010A (ja) | 半導体レーザおよびその製造方法 | |
| US20050058169A1 (en) | Semiconductor laser device and method for fabricating the same | |
| JP4028158B2 (ja) | 半導体光デバイス装置 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| KR100417096B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JP2001135895A (ja) | 半導体発光装置 | |
| JPH09219567A (ja) | 半導体レーザ | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH06196812A (ja) | 半導体レーザ素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH09148669A (ja) | 埋め込み構造半導体レーザ | |
| JP2001168470A (ja) | 半導体光素子の作製方法及び半導体光素子 | |
| JPH11340585A (ja) | 半導体発光装置 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030603 |