JPH09148669A - 埋め込み構造半導体レーザ - Google Patents
埋め込み構造半導体レーザInfo
- Publication number
- JPH09148669A JPH09148669A JP30868895A JP30868895A JPH09148669A JP H09148669 A JPH09148669 A JP H09148669A JP 30868895 A JP30868895 A JP 30868895A JP 30868895 A JP30868895 A JP 30868895A JP H09148669 A JPH09148669 A JP H09148669A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- buried
- mesa structure
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 有機金属気相成長（ＭＯＶＰＥ）法を用いた
埋め込み構造半導体レーザを提供する。 【解決手段】 少なくともｎ型の導電型を有する第１の
クラッド層と；活性層と、ｐ型の導電型を有し第２のク
ラッド層の一部を構成するｐ型クラッド層よりなる積層
構造を有する、ｎ型半導体基板上に形成されたストライ
プ状のメサ構造１０１と；該メサ構造１０１の両側を埋
め込むｐ型の半導体層７とｎ型の半導体層８よりなる積
層構造と、該メサ構造１０１及び該積層構造の上に形成
され、該ｐ型クラッド層と共に第２のクラッド層を構成
するｐ型オーバークラッド層９と；該ｐ型オーバークラ
ッド層９の上に形成されたｐ型コンタクト層とを具備し
た埋め込み構造半導体レーザにおいて、前記積層構造を
構成する該ｐ型の半導体層７の一部分であって、前記メ
サ構造１０１の側面の全域を覆い、且つ該ｐ型半導体層
７の残りの部分に比してキャリヤ濃度が低くなっている
低キャリヤ濃度ｐ型緩衝領域１０２が形成されてなる。
埋め込み構造半導体レーザを提供する。 【解決手段】 少なくともｎ型の導電型を有する第１の
クラッド層と；活性層と、ｐ型の導電型を有し第２のク
ラッド層の一部を構成するｐ型クラッド層よりなる積層
構造を有する、ｎ型半導体基板上に形成されたストライ
プ状のメサ構造１０１と；該メサ構造１０１の両側を埋
め込むｐ型の半導体層７とｎ型の半導体層８よりなる積
層構造と、該メサ構造１０１及び該積層構造の上に形成
され、該ｐ型クラッド層と共に第２のクラッド層を構成
するｐ型オーバークラッド層９と；該ｐ型オーバークラ
ッド層９の上に形成されたｐ型コンタクト層とを具備し
た埋め込み構造半導体レーザにおいて、前記積層構造を
構成する該ｐ型の半導体層７の一部分であって、前記メ
サ構造１０１の側面の全域を覆い、且つ該ｐ型半導体層
７の残りの部分に比してキャリヤ濃度が低くなっている
低キャリヤ濃度ｐ型緩衝領域１０２が形成されてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、有機金属気相成長
（ＭＯＶＰＥ）法を用いた埋め込み構造半導体レーザに
関するものである。
（ＭＯＶＰＥ）法を用いた埋め込み構造半導体レーザに
関するものである。
【０００２】
【従来の技術】低しきい値電流、高効率の半導体レーザ
を製作するためには埋め込み構造を形成することが必要
である。
を製作するためには埋め込み構造を形成することが必要
である。
【０００３】ＭＯＶＰＥ法により埋め込み構造を製作す
るには、上部に選択成長マスクを有する活性層を含んだ
メサストライプの形成及び選択成長によるメサストライ
プの埋め込み工程が必要である。
るには、上部に選択成長マスクを有する活性層を含んだ
メサストライプの形成及び選択成長によるメサストライ
プの埋め込み工程が必要である。
【０００４】この埋め込み層は、活性層に電流を効率よ
く注入するために電流ブロック構造にする。電流ブロッ
ク構造は通常、ｐｎｐ積層構造又は高抵抗半導体層を用
いる。図５にｐｎｐ積層構造を用いた場合の製造工程の
一例を示す。
く注入するために電流ブロック構造にする。電流ブロッ
ク構造は通常、ｐｎｐ積層構造又は高抵抗半導体層を用
いる。図５にｐｎｐ積層構造を用いた場合の製造工程の
一例を示す。
【０００５】まず図５（ａ）に示すように、（１００）
面ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２（膜厚
ｄ＝１．０μｍ、ドーピング濃度：１．０×１０18ｃｍ
-3、アンドープＩｎＧａＡｓＰ系ＭＱＷ活性層（以下
「活性層」という。）３（ｄ＝０．３μｍ）及びｐ型Ｉ
ｎＰクラッド層４（ｄ＝０．３μｍ、ドーピング濃度：
５．０×１０17ｃｍ-3）をＭＯＶＰＥ法によって成長す
る。
面ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２（膜厚
ｄ＝１．０μｍ、ドーピング濃度：１．０×１０18ｃｍ
-3、アンドープＩｎＧａＡｓＰ系ＭＱＷ活性層（以下
「活性層」という。）３（ｄ＝０．３μｍ）及びｐ型Ｉ
ｎＰクラッド層４（ｄ＝０．３μｍ、ドーピング濃度：
５．０×１０17ｃｍ-3）をＭＯＶＰＥ法によって成長す
る。
【０００６】次に図５（ｂ）に示すように、フォトリソ
グラフィ技術とＣＨ4 ガスを用いたＲＩＥドライエッチ
ングによって、＜０１１＞方向でストライプ幅１．５μ
ｍ，高さ１．５μｍ、上部にＳｉＯ2 マスク５を持つメ
サ構造１０１を形成する。
グラフィ技術とＣＨ4 ガスを用いたＲＩＥドライエッチ
ングによって、＜０１１＞方向でストライプ幅１．５μ
ｍ，高さ１．５μｍ、上部にＳｉＯ2 マスク５を持つメ
サ構造１０１を形成する。
【０００７】次に図５（ｃ）に示すように、ＳｉＯ2 膜
５を選択成長マスクとしてＭＯＶＰＥ法で、Ｚｎドープ
ｐ型ＩｎＰ電流ブロック層７（ｄ＝０．８μｍ、ドーピ
ング濃度：５．０×１０17ｃｍ-3〜１．０×１０18ｃｍ
-3）、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝０．６μｍ、
ドーピング濃度：５．０×１０18ｃｍ-3）を順次成長す
る。
５を選択成長マスクとしてＭＯＶＰＥ法で、Ｚｎドープ
ｐ型ＩｎＰ電流ブロック層７（ｄ＝０．８μｍ、ドーピ
ング濃度：５．０×１０17ｃｍ-3〜１．０×１０18ｃｍ
-3）、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝０．６μｍ、
ドーピング濃度：５．０×１０18ｃｍ-3）を順次成長す
る。
【０００８】次に図５（ｄ）に示すように、ＳｉＯ2 マ
スク５を除去した後、ｐ型ＩｎＰオーバークラッド層９
（ｄ＝１．２μｍ、ドーピング濃度：１．０×１０18ｃ
ｍ-3）、ｐ型ＩｎＧａＡｓＰキャップ層１０（ｄ＝０．
４μｍ、ドーピング濃度：１．０×１０19ｃｍ-3）を順
次成長し、埋め込み構造レーザを製作する。
スク５を除去した後、ｐ型ＩｎＰオーバークラッド層９
（ｄ＝１．２μｍ、ドーピング濃度：１．０×１０18ｃ
ｍ-3）、ｐ型ＩｎＧａＡｓＰキャップ層１０（ｄ＝０．
４μｍ、ドーピング濃度：１．０×１０19ｃｍ-3）を順
次成長し、埋め込み構造レーザを製作する。
【０００９】
【発明が解決しようとする課題】ところで、上述したよ
うに製造された半導体レーザには以下のような問題点が
ある。すなわち、成長温度が６２０℃前後と高温のた
め、ｐ型不純物が容易にメサ構造１０１内部に拡散し
て、ｐ型不純物拡散領域が発生してしまい（図５（ｃ）
でＡと符号を付した拡散部分）、レーザの特性を劣化さ
せる、という問題がある。特に、活性層３に拡散したｐ
型不純物は、該活性層を導波するレーザ光に対して、価
電子帯間光吸収等による光損失を生じさせ、発振しきい
値の上昇や量子効率の低下を招く要因となる。
うに製造された半導体レーザには以下のような問題点が
ある。すなわち、成長温度が６２０℃前後と高温のた
め、ｐ型不純物が容易にメサ構造１０１内部に拡散し
て、ｐ型不純物拡散領域が発生してしまい（図５（ｃ）
でＡと符号を付した拡散部分）、レーザの特性を劣化さ
せる、という問題がある。特に、活性層３に拡散したｐ
型不純物は、該活性層を導波するレーザ光に対して、価
電子帯間光吸収等による光損失を生じさせ、発振しきい
値の上昇や量子効率の低下を招く要因となる。
【００１０】本発明は、上述した従来のｐｎｐ埋め込み
構造半導体レーザの問題に鑑み、良好な発振特性を有す
る新規な埋め込み構造に係る半導体レーザを提供するこ
とを課題とする。
構造半導体レーザの問題に鑑み、良好な発振特性を有す
る新規な埋め込み構造に係る半導体レーザを提供するこ
とを課題とする。
【００１１】
【課題を解決するための手段】以上の課題を解決する手
段としては、図５において、メサ構造１０１とｐ型Ｉｎ
Ｐ電流ブロック層７の間にｐ型不純物のドーピングされ
ていない薄い緩衝層を設け、メサ構造へのｐ型不純物の
拡散Ａを抑制する方法が考えられる。
段としては、図５において、メサ構造１０１とｐ型Ｉｎ
Ｐ電流ブロック層７の間にｐ型不純物のドーピングされ
ていない薄い緩衝層を設け、メサ構造へのｐ型不純物の
拡散Ａを抑制する方法が考えられる。
【００１２】しかし、本発明者等が試作検討したとこ
ろ、このような構造では莫大な漏れ電流が発生し、レー
ザの発振に至ることはなかった。これは、緩衝層として
好適と思料されたノンドープ層が、気相成長法では低濃
度ではあるがｎ型になるためであることが判明した。メ
サ構造側面に形成された低濃度ｎ型緩衝層は、ｎ型基板
１からｎ型閉じ込め層８にいたる電気経路を形成する一
方、ｐ型オーバークラッド層９とｎ型閉じ込め層８は、
電流中入時に順バイアスされるように閉じ込め構造が構
成されている。しかも、ｐ型オーバークラッド層９とｎ
型閉じ込め層８が形成するｐｎ接合は、図５から容易に
わかるように、メサ構造の幅に比して著しく接合の幅が
広く（通常２００倍）、従って活性層に電流を注入しよ
うとして、レーザを順バイアスすると、莫大な漏れ電流
が発生する。
ろ、このような構造では莫大な漏れ電流が発生し、レー
ザの発振に至ることはなかった。これは、緩衝層として
好適と思料されたノンドープ層が、気相成長法では低濃
度ではあるがｎ型になるためであることが判明した。メ
サ構造側面に形成された低濃度ｎ型緩衝層は、ｎ型基板
１からｎ型閉じ込め層８にいたる電気経路を形成する一
方、ｐ型オーバークラッド層９とｎ型閉じ込め層８は、
電流中入時に順バイアスされるように閉じ込め構造が構
成されている。しかも、ｐ型オーバークラッド層９とｎ
型閉じ込め層８が形成するｐｎ接合は、図５から容易に
わかるように、メサ構造の幅に比して著しく接合の幅が
広く（通常２００倍）、従って活性層に電流を注入しよ
うとして、レーザを順バイアスすると、莫大な漏れ電流
が発生する。
【００１３】本発明者は、以上のような知見を得た後、
ｐｎｐ閉じ込め構造を有する半導体レーザの特性を向上
させるため、以下のような手段を基に本発明を完成し
た。
ｐｎｐ閉じ込め構造を有する半導体レーザの特性を向上
させるため、以下のような手段を基に本発明を完成し
た。
【００１４】手段１：本発明の第１の解決手段は、ｐｎ
ｐ閉じ込め構造を構成するｐ型の半導体層の一部であっ
て、メサ構造に接し、該ｐ型半導体層の残りの領域であ
るｐ型ＩｎＰ層に比してキャリヤ濃度が低くなっている
低キャリヤ濃度ｐ型緩衝領域を構成することである。
ｐ閉じ込め構造を構成するｐ型の半導体層の一部であっ
て、メサ構造に接し、該ｐ型半導体層の残りの領域であ
るｐ型ＩｎＰ層に比してキャリヤ濃度が低くなっている
低キャリヤ濃度ｐ型緩衝領域を構成することである。
【００１５】手段２：本発明の第２の解決手段は、前記
手段１において、前記低キャリヤ濃度ｐ型緩衝領域とな
る領域に予め、Ｆｅをドーピングしておき、低キャリヤ
濃度ｐ型緩衝領域の構成を容易にすることである。
手段１において、前記低キャリヤ濃度ｐ型緩衝領域とな
る領域に予め、Ｆｅをドーピングしておき、低キャリヤ
濃度ｐ型緩衝領域の構成を容易にすることである。
【００１６】すなわち、本発明の第１の構成にかかる埋
め込み構造半導体レーザは、少なくともｎ型の導電型を
有する第１のクラッド層と；活性層と、ｐ型の導電型を
有し第２のクラッド層の一部を構成するｐ型クラッド層
よりなる積層構造を有する、ｎ型半導体基板上に形成さ
れたストライプ状のメサ構造と；該メサ構造の両側を埋
め込むｐ型の半導体層とｎ型の半導体層よりなる積層構
造と、該メサ構造及び該積層構造の上に形成され、該ｐ
型クラッド層と共に第２のクラッド層を構成するｐ型オ
ーバークラッド層と；該ｐ型オーバークラッド層の上に
形成されたｐ型コンタクト層とを具備した埋め込み構造
半導体レーザにおいて、前記積層構造を構成する該ｐ型
の半導体層の一部分であって、前記メサ構造の側面の全
域を覆い、且つ該ｐ型半導体層の残りの部分に比してキ
ャリヤ濃度が低くなっている低キャリヤ濃度ｐ型緩衝領
域が形成されてなることを特徴とする。
め込み構造半導体レーザは、少なくともｎ型の導電型を
有する第１のクラッド層と；活性層と、ｐ型の導電型を
有し第２のクラッド層の一部を構成するｐ型クラッド層
よりなる積層構造を有する、ｎ型半導体基板上に形成さ
れたストライプ状のメサ構造と；該メサ構造の両側を埋
め込むｐ型の半導体層とｎ型の半導体層よりなる積層構
造と、該メサ構造及び該積層構造の上に形成され、該ｐ
型クラッド層と共に第２のクラッド層を構成するｐ型オ
ーバークラッド層と；該ｐ型オーバークラッド層の上に
形成されたｐ型コンタクト層とを具備した埋め込み構造
半導体レーザにおいて、前記積層構造を構成する該ｐ型
の半導体層の一部分であって、前記メサ構造の側面の全
域を覆い、且つ該ｐ型半導体層の残りの部分に比してキ
ャリヤ濃度が低くなっている低キャリヤ濃度ｐ型緩衝領
域が形成されてなることを特徴とする。
【００１７】また上記レーザにおいて、前記低キャリヤ
濃度ｐ型緩衝領域及び、前記ｐ型半導体層の一部分であ
って、前記低キャリヤ濃度ｐ型緩衝領域に接する領域
に、Ｆｅがドーピングされていることを特徴とするもの
である。
濃度ｐ型緩衝領域及び、前記ｐ型半導体層の一部分であ
って、前記低キャリヤ濃度ｐ型緩衝領域に接する領域
に、Ｆｅがドーピングされていることを特徴とするもの
である。
【００１８】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参考にして詳細に説明する。
を参考にして詳細に説明する。
【００１９】本発明にかかる埋め込み構造半導体レーザ
は、従来の図５に示した製造法と同様にして行われる
が、従来ではエッチングによりメサ構造１０１を形成し
た後に、Ｚｎドープｐ型ＩｎＰ電流ブロック層７及びｎ
型ＩｎＰ電流閉じ込め層８からなる埋め込み層を形成し
ていたが、本発明では、前記Ｚｎドープｐ型ＩｎＰ電流
ブロック層７を積層する前に、緩衝層である低キャリヤ
濃度ｐ型緩衝領域１０２を形成するようにしている。
は、従来の図５に示した製造法と同様にして行われる
が、従来ではエッチングによりメサ構造１０１を形成し
た後に、Ｚｎドープｐ型ＩｎＰ電流ブロック層７及びｎ
型ＩｎＰ電流閉じ込め層８からなる埋め込み層を形成し
ていたが、本発明では、前記Ｚｎドープｐ型ＩｎＰ電流
ブロック層７を積層する前に、緩衝層である低キャリヤ
濃度ｐ型緩衝領域１０２を形成するようにしている。
【００２０】前記構成にかかる本発明によれば、図１に
示すように、メサ構造１０１の活性層３へのｐ型不純物
の混入は、該メサ構造１０１の側面を覆い、該ｐ型半導
体層の残りの領域であるＺｎドープｐ型ＩｎＰ層７に比
してキャリヤ濃度が低くなっている低キャリヤ濃度ｐ型
緩衝領域１０２を構成するので、低キャリヤ濃度ｐ型緩
衝領域１０２からの拡散に支配され、その拡散量は該緩
衝領域１０２のドーピング量に比例することとなる。
示すように、メサ構造１０１の活性層３へのｐ型不純物
の混入は、該メサ構造１０１の側面を覆い、該ｐ型半導
体層の残りの領域であるＺｎドープｐ型ＩｎＰ層７に比
してキャリヤ濃度が低くなっている低キャリヤ濃度ｐ型
緩衝領域１０２を構成するので、低キャリヤ濃度ｐ型緩
衝領域１０２からの拡散に支配され、その拡散量は該緩
衝領域１０２のドーピング量に比例することとなる。
【００２１】本発明の第１の手段では、この領域のｐ型
キャリヤ濃度が低く抑えられているので、活性層へのｐ
型不純物の混入は抑制されることとなる。一方、メサ構
造１０１の両側は、ｐ型半導体のｐ型緩衝領域１０２に
覆われているので、基板１からｎ型閉じ込め層８に至る
電気的短絡経路は形成されず、漏れ電流は発生しないこ
ととなる。従って、漏れ電流の発生を伴わずに、活性層
３へのｐ型不純物の拡散を抑制することが可能になり、
低しきい値、高量子効率の半導体レーザを実現できる。
キャリヤ濃度が低く抑えられているので、活性層へのｐ
型不純物の混入は抑制されることとなる。一方、メサ構
造１０１の両側は、ｐ型半導体のｐ型緩衝領域１０２に
覆われているので、基板１からｎ型閉じ込め層８に至る
電気的短絡経路は形成されず、漏れ電流は発生しないこ
ととなる。従って、漏れ電流の発生を伴わずに、活性層
３へのｐ型不純物の拡散を抑制することが可能になり、
低しきい値、高量子効率の半導体レーザを実現できる。
【００２２】図２は本発明の第２の手段にかかる素子構
成の概略を示す。ＩｎＰ等の半導体にＦｅをドーピング
すると、禁制帯中に深い不純準位が形成され、電子の捕
獲が起こり、ｎ型半導体は高抵抗化する。このＦｅがド
ーピングされた半導体が、ｐ型半導体領域に隣接する
と、自領域内へのｐ型ドーパントの拡散を増速する。こ
の増速拡散によって導入されるｐ型ドーパントの濃度
は、Ｆｅによる深い不純物の濃度で律せられる。また、
Ｆｅの濃度は生長条件によって決定される値で飽和する
傾向にあり、さらに、その飽和濃度は１×１０17ｃｍ-3
程度に制御できる。従って、この増速拡散で形成される
ｐ型不純物領域の濃度は、１×１０17ｃｍ-3程度に容易
に制御できる。即ち、増速拡散で形成されるｐ型不純物
領域の濃度は、ｐ型ＩｎＰ電流ブロック層のキャリヤ濃
度１×１０18ｃｍ -3に比べて、格段に低い値にしかなら
ない。
成の概略を示す。ＩｎＰ等の半導体にＦｅをドーピング
すると、禁制帯中に深い不純準位が形成され、電子の捕
獲が起こり、ｎ型半導体は高抵抗化する。このＦｅがド
ーピングされた半導体が、ｐ型半導体領域に隣接する
と、自領域内へのｐ型ドーパントの拡散を増速する。こ
の増速拡散によって導入されるｐ型ドーパントの濃度
は、Ｆｅによる深い不純物の濃度で律せられる。また、
Ｆｅの濃度は生長条件によって決定される値で飽和する
傾向にあり、さらに、その飽和濃度は１×１０17ｃｍ-3
程度に制御できる。従って、この増速拡散で形成される
ｐ型不純物領域の濃度は、１×１０17ｃｍ-3程度に容易
に制御できる。即ち、増速拡散で形成されるｐ型不純物
領域の濃度は、ｐ型ＩｎＰ電流ブロック層のキャリヤ濃
度１×１０18ｃｍ -3に比べて、格段に低い値にしかなら
ない。
【００２３】図２中、（ａ）は成長した層構造（拡散
前）のＦｅドープＩｎＰ層によるｐ型ドーパント拡散制
御の概略を示す。（ｂ）は成長後の層構造（拡散後）の
ＦｅドープＩｎＰ層によるｐ型ドーパント拡散制御の概
略を示す。先ず、図２（ａ）に示すように、まずメサ構
造１０１に接してＦｅをドーピングした領域（図中「Ｆ
ｅ」と付した。）を形成し、その後ｐ型領域（図中
「ｐ」と付した。）を形成する製造工程が可能である。
このような工程では、図２（ｂ）に示すように、ｐ型ド
ーパントがメサ構造１０１との界面まで増速拡散によっ
て直ちに拡散し、低濃度ｐ型半導体領域（図中「Ｂ」と
付した。）を形成する。本発明では、ｐ型閉じ込め層７
からの通常の拡散は遅くメサ領域には到達しない（図中
Ｃと付した領域）。
前）のＦｅドープＩｎＰ層によるｐ型ドーパント拡散制
御の概略を示す。（ｂ）は成長後の層構造（拡散後）の
ＦｅドープＩｎＰ層によるｐ型ドーパント拡散制御の概
略を示す。先ず、図２（ａ）に示すように、まずメサ構
造１０１に接してＦｅをドーピングした領域（図中「Ｆ
ｅ」と付した。）を形成し、その後ｐ型領域（図中
「ｐ」と付した。）を形成する製造工程が可能である。
このような工程では、図２（ｂ）に示すように、ｐ型ド
ーパントがメサ構造１０１との界面まで増速拡散によっ
て直ちに拡散し、低濃度ｐ型半導体領域（図中「Ｂ」と
付した。）を形成する。本発明では、ｐ型閉じ込め層７
からの通常の拡散は遅くメサ領域には到達しない（図中
Ｃと付した領域）。
【００２４】すなわち、通常Ｆｅドープ層は高抵抗層で
あるが、ｐ型層と隣接した場合、Ｆｅとｐ型ドーパント
との間で相互拡散が起こり、図２（ａ）の状態から図２
（ｂ）のＢの領域の状態に急速にｐ型化する。さらに、
そのｐ型化した層のキャリア濃度は元々ドーピングされ
ていたＦｅ濃度とほぼ同じになることが分かっており、
また、半導体中のＦｅ濃度は特定の濃度で飽和する傾向
があり、その飽和濃度は成長条件によって定めることが
できるので、ｐ型不純物濃度を制御することが可能であ
る。そのため、メサ構造１０１の側面とｐ型半導体電流
ブロック層との間にＦｅドープ半導体層を形成すること
により、容易にメサ構造１０１の側面を低濃度（例え
ば、１×１０17ｃｍ-3程度）のｐ型半導体層にすること
ができる。また、ｐ型半導体電流ブロック層からのｐ型
ドーパントの拡散（ｐ型半導体閉じ込め層の濃度での拡
散）は、相互拡散のように急速には進行せず、通常の拡
散と同様に元々Ｆｅドープ層であったところを徐々に拡
散することになり、図２（ｂ）のＣの領域の状態とな
り、活性層３までは到達しないので、この結果、メサ構
造１０１側面はｐ型で、さらにｐ型閉じ込め層からメサ
構造中の活性層へのｐ型ドーパントの拡散を抑制した埋
め込み成長が可能となり、低しき値、高量子効率の半導
体レーザが実現される。
あるが、ｐ型層と隣接した場合、Ｆｅとｐ型ドーパント
との間で相互拡散が起こり、図２（ａ）の状態から図２
（ｂ）のＢの領域の状態に急速にｐ型化する。さらに、
そのｐ型化した層のキャリア濃度は元々ドーピングされ
ていたＦｅ濃度とほぼ同じになることが分かっており、
また、半導体中のＦｅ濃度は特定の濃度で飽和する傾向
があり、その飽和濃度は成長条件によって定めることが
できるので、ｐ型不純物濃度を制御することが可能であ
る。そのため、メサ構造１０１の側面とｐ型半導体電流
ブロック層との間にＦｅドープ半導体層を形成すること
により、容易にメサ構造１０１の側面を低濃度（例え
ば、１×１０17ｃｍ-3程度）のｐ型半導体層にすること
ができる。また、ｐ型半導体電流ブロック層からのｐ型
ドーパントの拡散（ｐ型半導体閉じ込め層の濃度での拡
散）は、相互拡散のように急速には進行せず、通常の拡
散と同様に元々Ｆｅドープ層であったところを徐々に拡
散することになり、図２（ｂ）のＣの領域の状態とな
り、活性層３までは到達しないので、この結果、メサ構
造１０１側面はｐ型で、さらにｐ型閉じ込め層からメサ
構造中の活性層へのｐ型ドーパントの拡散を抑制した埋
め込み成長が可能となり、低しき値、高量子効率の半導
体レーザが実現される。
【００２５】
【実施例】以下に本発明の好適な実施例を図面を参考に
して詳細に説明するが、本発明はこれに限定されるもの
ではない。
して詳細に説明するが、本発明はこれに限定されるもの
ではない。
【００２６】［実施例１］図１は、本発明の半導体レー
ザの製造方法の一実施例を示す工程図である。図１中、
符号１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、
３は活性層、４はｐ型ＩｎＰクラッド層、５はＳｉＯ2
選択成長マスク、７はｐ型ＩｎＰ電流ブロック層、８は
ｎ型ＩｎＰ電流閉じ込め層、９はｐ型ＩｎＰオーバーク
ラッド層、１０はｐ型ＩｎＧａＡｓＰキャップ層、１０
１はメサ構造、１０２は低キャリア濃度ｐ型領域（低Ｚ
ｎドープｐ型ＩｎＰ層）を各々図示する。
ザの製造方法の一実施例を示す工程図である。図１中、
符号１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、
３は活性層、４はｐ型ＩｎＰクラッド層、５はＳｉＯ2
選択成長マスク、７はｐ型ＩｎＰ電流ブロック層、８は
ｎ型ＩｎＰ電流閉じ込め層、９はｐ型ＩｎＰオーバーク
ラッド層、１０はｐ型ＩｎＧａＡｓＰキャップ層、１０
１はメサ構造、１０２は低キャリア濃度ｐ型領域（低Ｚ
ｎドープｐ型ＩｎＰ層）を各々図示する。
【００２７】まず図１（ａ）に示すように（１００）面
ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２（膜厚ｄ
＝１．０μｍ）、アンドープＩｎＧａＡｓＰ系歪ＭＱＷ
活性層３（ｄ＝０．３μｍ）及びｐ型ＩｎＰクラッド層
４（ｄ＝０．３μｍ）を有機金属気相成長（ＭＯＶＰ
Ｅ）法によって成長する。
ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２（膜厚ｄ
＝１．０μｍ）、アンドープＩｎＧａＡｓＰ系歪ＭＱＷ
活性層３（ｄ＝０．３μｍ）及びｐ型ＩｎＰクラッド層
４（ｄ＝０．３μｍ）を有機金属気相成長（ＭＯＶＰ
Ｅ）法によって成長する。
【００２８】次に図１（ｂ）に示すように、フォトリソ
グラフィ技術とドライエッチングによって＜０１１＞方
向でストライプ幅１．５μｍ、高さ１．５μｍ、上部に
ＳｉＯ2 マスク５を持つ半導体メサ構造１０１を形成す
る。
グラフィ技術とドライエッチングによって＜０１１＞方
向でストライプ幅１．５μｍ、高さ１．５μｍ、上部に
ＳｉＯ2 マスク５を持つ半導体メサ構造１０１を形成す
る。
【００２９】次に図１（ｃ）に示すように、ＳｉＯ2 膜
５を選択成長マスクとしてＭＯＶＰＥ法で低キャリア濃
度ｐ型緩衝領域１０２である低濃度Ｚｎドープｐ型Ｉｎ
Ｐ層（ｄ＝０．３μｍ、Ｚｎ濃度＝３×１０17ｃｍ-3）
を形成し、その後、Ｚｎドープｐ型ＩｎＰ電流ブロック
層７（ｄ＝０．５μｍ、Ｚｎ濃度＝１×１０18ｃｍ-3）
と、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝０．６μｍ）と
からなる埋め込み層を成長する。
５を選択成長マスクとしてＭＯＶＰＥ法で低キャリア濃
度ｐ型緩衝領域１０２である低濃度Ｚｎドープｐ型Ｉｎ
Ｐ層（ｄ＝０．３μｍ、Ｚｎ濃度＝３×１０17ｃｍ-3）
を形成し、その後、Ｚｎドープｐ型ＩｎＰ電流ブロック
層７（ｄ＝０．５μｍ、Ｚｎ濃度＝１×１０18ｃｍ-3）
と、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝０．６μｍ）と
からなる埋め込み層を成長する。
【００３０】次に図１（ｄ）に示すように、ＳｉＯ2 マ
スク５を除去した後、前記埋め込み層の上部に、ｐ型Ｉ
ｎＰオーバークラッド層９（ｄ＝１．２μｍ）、ｐ型Ｉ
ｎＧａＡｓＰキャップ層１０（ｄ＝０．４μｍ）を順次
成長する。
スク５を除去した後、前記埋め込み層の上部に、ｐ型Ｉ
ｎＰオーバークラッド層９（ｄ＝１．２μｍ）、ｐ型Ｉ
ｎＧａＡｓＰキャップ層１０（ｄ＝０．４μｍ）を順次
成長する。
【００３１】最後に、作製したウエハに電極（図示せ
ず）を形成し、共振器長３００μｍで劈開し、レーザ素
子を製作した。
ず）を形成し、共振器長３００μｍで劈開し、レーザ素
子を製作した。
【００３２】以上のようにして製作した素子の発振閾値
電流は、室温，パルス電流で１０ｍＡ以下であった。ま
た、比較のために同様の素子構造で低キャリア濃度ｐ型
緩衝領域１０２のＺｎ濃度を１×１０18ｃｍ-3にした
（低ＺｎドープＩｎＰ層をなくし、ｐ型ＩｎＰ電流ブロ
ック層７を０．８μｍにした）場合は、閾値電流は平均
で２０ｍＡ以上で、好ましくなかった。
電流は、室温，パルス電流で１０ｍＡ以下であった。ま
た、比較のために同様の素子構造で低キャリア濃度ｐ型
緩衝領域１０２のＺｎ濃度を１×１０18ｃｍ-3にした
（低ＺｎドープＩｎＰ層をなくし、ｐ型ＩｎＰ電流ブロ
ック層７を０．８μｍにした）場合は、閾値電流は平均
で２０ｍＡ以上で、好ましくなかった。
【００３３】このように、本発明の埋め込みレーザ構造
にすることにより活性層へのＺｎ拡散を抑制し、良好な
発振特性を持つ埋め込み構造レーザ素子を製作すること
ができる。
にすることにより活性層へのＺｎ拡散を抑制し、良好な
発振特性を持つ埋め込み構造レーザ素子を製作すること
ができる。
【００３４】なお、実施例１ではｐ型ドーパントとして
Ｚｎを用いたが、本発明では何等限定されるものではな
く、例えばＢｅ等の他のドーパントであってもよい。
Ｚｎを用いたが、本発明では何等限定されるものではな
く、例えばＢｅ等の他のドーパントであってもよい。
【００３５】また、上記の実施例１ではメサ構造形成に
ドライエッチングを用いたウェットエッチング等の他の
方法を用いてもよい。
ドライエッチングを用いたウェットエッチング等の他の
方法を用いてもよい。
【００３６】また、上記の実施例１ではＩｎＰ系の半導
体レーザに関して示したが、ＧａＡｓ系等の他のIII −
Ｖ族化合物半導体レーザであってもよい。
体レーザに関して示したが、ＧａＡｓ系等の他のIII −
Ｖ族化合物半導体レーザであってもよい。
【００３７】［実施例２］次に、本発明の第２の実施例
について、図１を参照して説明する。
について、図１を参照して説明する。
【００３８】まず図１（ａ）に示すように、（１００）
面ｎ型ＩｎＰ基板１上にｎ型ＩｎＰクラッド層２（膜厚
ｄ＝１．０μｍ、ドーピング濃度：１．０×１０18ｃｍ
-3）、アンドープＩｎＧａＡｓＰ系ＭＱＷ活性層３（ｄ
＝０．３μｍ）及びｐ型ＩｎＰクラッド層４（ｄ＝０．
３μｍ、ドーピング濃度：５．０×１０17ｃｍ-3）をＭ
ＯＶＰＥ法によって成長する。
面ｎ型ＩｎＰ基板１上にｎ型ＩｎＰクラッド層２（膜厚
ｄ＝１．０μｍ、ドーピング濃度：１．０×１０18ｃｍ
-3）、アンドープＩｎＧａＡｓＰ系ＭＱＷ活性層３（ｄ
＝０．３μｍ）及びｐ型ＩｎＰクラッド層４（ｄ＝０．
３μｍ、ドーピング濃度：５．０×１０17ｃｍ-3）をＭ
ＯＶＰＥ法によって成長する。
【００３９】次に図１（ｂ）に示すように、フォトリソ
グラフィ技術とＣＨ4 ガスを用いたＲＩＥドライエッチ
ングによって＜０１１＞方向でストライプ幅１．５μ
ｍ、高さ１．５μｍ、上部にＳｉＯ2 マスク５を持つメ
サ構造を形成する。
グラフィ技術とＣＨ4 ガスを用いたＲＩＥドライエッチ
ングによって＜０１１＞方向でストライプ幅１．５μ
ｍ、高さ１．５μｍ、上部にＳｉＯ2 マスク５を持つメ
サ構造を形成する。
【００４０】次に図１（ｃ）に示すように、ＳｉＯ2 膜
５を選択成長マスクとしてＭＯＶＰＥ法で低キャリア濃
度ｐ型緩衝領域１０２であるＦｅをドープしたＦｅドー
プＩｎＰ層（ｄ＝０．３μｍ、Ｆｅドーピング濃度：
１．０×１０17ｃｍ-3）を形成し、ｐ型ＩｎＰ電流ブロ
ック層７（ｄ＝０．５μｍ、ドーピング濃度：１．０×
１０18ｃｍ-3）、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝
０．６μｍ、ドーピング濃度：５．０×１０18ｃｍ-3）
からなる埋め込み層を順次成長する。
５を選択成長マスクとしてＭＯＶＰＥ法で低キャリア濃
度ｐ型緩衝領域１０２であるＦｅをドープしたＦｅドー
プＩｎＰ層（ｄ＝０．３μｍ、Ｆｅドーピング濃度：
１．０×１０17ｃｍ-3）を形成し、ｐ型ＩｎＰ電流ブロ
ック層７（ｄ＝０．５μｍ、ドーピング濃度：１．０×
１０18ｃｍ-3）、ｎ型ＩｎＰ電流閉じ込め層８（ｄ＝
０．６μｍ、ドーピング濃度：５．０×１０18ｃｍ-3）
からなる埋め込み層を順次成長する。
【００４１】次に図１（ｄ）に示すように、ＳｉＯ2 マ
スク５を除去した後、ｐ型ＩｎＰオーバークラッド層９
（ｄ＝１．２μｍ、ドーピング濃度：１．０×１０18ｃ
ｍ-3、前述のｐ型ＩｎＰクラッド層４と共に、活性層３
に対するｐ型クラッド層を形成する。）、ｐ型ＩｎＧａ
ＡｓＰキャップ層１０（ｄ＝０．４μｍ、ドーピング濃
度：１．０×１０19ｃｍ-3）を順次成長する。
スク５を除去した後、ｐ型ＩｎＰオーバークラッド層９
（ｄ＝１．２μｍ、ドーピング濃度：１．０×１０18ｃ
ｍ-3、前述のｐ型ＩｎＰクラッド層４と共に、活性層３
に対するｐ型クラッド層を形成する。）、ｐ型ＩｎＧａ
ＡｓＰキャップ層１０（ｄ＝０．４μｍ、ドーピング濃
度：１．０×１０19ｃｍ-3）を順次成長する。
【００４２】このようにして製作した素子は、上記で説
明したように活性層へのＺｎ拡散が防止される。
明したように活性層へのＺｎ拡散が防止される。
【００４３】図３は本発明のＳＥＭ写真を基に作製した
埋め込み構造レーザ製作後の素子の断面図を示す。ま
た、図４は、製作した共振器長６００μｍ、両端面劈開
の素子を２５℃、連続動作条件で測定した場合の電流−
光出力特性を示す。尚、比較のために図５で製造工程を
示した従来方法で製作した素子についても同時に示す。
埋め込み構造レーザ製作後の素子の断面図を示す。ま
た、図４は、製作した共振器長６００μｍ、両端面劈開
の素子を２５℃、連続動作条件で測定した場合の電流−
光出力特性を示す。尚、比較のために図５で製造工程を
示した従来方法で製作した素子についても同時に示す。
【００４４】本願発明の実施例１の方法で製作した素子
は図３（Ａ）の断面ＳＥＭ写真で分かるように、メサ構
造中へのＺｎ拡散はほとんど観測されない。この結果、
図４に示すように、本発明では、閾値電流６ｍＡ、１０
０ｍＡでの光出力が３０ｍＷ以上というという良好な発
振特性になる。これは、本発明の実施例１の方法で製作
した素子は図３（Ａ）の断面ＳＥＭ写真で分かるよう
に、メサ構造中へのＺｎ拡散はほとんど観察されない。
は図３（Ａ）の断面ＳＥＭ写真で分かるように、メサ構
造中へのＺｎ拡散はほとんど観測されない。この結果、
図４に示すように、本発明では、閾値電流６ｍＡ、１０
０ｍＡでの光出力が３０ｍＷ以上というという良好な発
振特性になる。これは、本発明の実施例１の方法で製作
した素子は図３（Ａ）の断面ＳＥＭ写真で分かるよう
に、メサ構造中へのＺｎ拡散はほとんど観察されない。
【００４５】これに対して、図３（Ｂ）の断面ＳＥＭ写
真の概略図から明らかなように、従来方法で製作した素
子はメサ構造中にＺｎが拡散し、活性層両端がｐ型Ｉｎ
Ｐ中に飛び出したように観測される。この飛び出したよ
うに見える片側０．２〜０．３μｍの活性層部分はＺｎ
が拡散していて吸収損失の原因となる。この結果、図４
に示すように、従来例では、閾値電流３９．２ｍＡ、１
００ｍＡでの光出力が１０ｍＷ以下という発振特性にな
る。
真の概略図から明らかなように、従来方法で製作した素
子はメサ構造中にＺｎが拡散し、活性層両端がｐ型Ｉｎ
Ｐ中に飛び出したように観測される。この飛び出したよ
うに見える片側０．２〜０．３μｍの活性層部分はＺｎ
が拡散していて吸収損失の原因となる。この結果、図４
に示すように、従来例では、閾値電流３９．２ｍＡ、１
００ｍＡでの光出力が１０ｍＷ以下という発振特性にな
る。
【００４６】このように、本発明の埋め込み構造レーザ
は活性層中へのＺｎ拡散を抑制し、良好な発振特性を持
つ。
は活性層中へのＺｎ拡散を抑制し、良好な発振特性を持
つ。
【００４７】上記の実施例２ではメサ構造形成にドライ
エッチングを用いたがウェットエッチング等の他の方法
を用いてもよい。
エッチングを用いたがウェットエッチング等の他の方法
を用いてもよい。
【００４８】また、上記の実施例２ではｐ型ドーパント
としてＺｎを用いたが、Ｂｅ等の他のドーパントであっ
てもよい。
としてＺｎを用いたが、Ｂｅ等の他のドーパントであっ
てもよい。
【００４９】また、上記の実施例２ではＩｎＰ系の半導
体レーザに関して示したが、ＧａＡｓ系等の他のIII −
Ｖ族化合物半導体レーザであってもよい。
体レーザに関して示したが、ＧａＡｓ系等の他のIII −
Ｖ族化合物半導体レーザであってもよい。
【００５０】
【発明の効果】以上説明したように、この発明によれ
ば、メサ構造の側面全体を覆うように低キャリア濃度ｐ
型領域を設けたので、積層構造のｐ型埋め込み層からの
Ｚｎの拡散を抑制し、良好な発振特性を有するレーザを
提供することができる。
ば、メサ構造の側面全体を覆うように低キャリア濃度ｐ
型領域を設けたので、積層構造のｐ型埋め込み層からの
Ｚｎの拡散を抑制し、良好な発振特性を有するレーザを
提供することができる。
【図１】本発明の実施例１及び２を説明するための工程
断面図である。
断面図である。
【図２】Ｆｅドープ層によるｐ型ドーパント拡散制御を
説明するための図である。
説明するための図である。
【図３】埋め込み成長後の断面ＳＥＭ写真の概略図であ
る。
る。
【図４】埋め込み構造レーザの電流−光出力特性図であ
る。
る。
【図５】従来技術を説明するための工程断面図である。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ 活性層 ４ ｐ型ＩｎＰクラッド層 ５ ＳｉＯ2 選択成長マスク ７ ｐ型ＩｎＰ電流ブロック層 ８ ｎ型ＩｎＰ電流閉じ込め層 ９ ｐ型ＩｎＰオーバークラッド層 １０ ｐ型ＩｎＧａＡｓＰキャップ層 １０１ メサ構造 １０２ 低キャリア濃度ｐ型領域
Claims (2)
- 【請求項１】 少なくともｎ型の導電型を有する第１の
クラッド層と；活性層と、ｐ型の導電型を有し第２のク
ラッド層の一部を構成するｐ型クラッド層よりなる積層
構造を有する、ｎ型半導体基板上に形成されたストライ
プ状のメサ構造と；該メサ構造の両側を埋め込むｐ型の
半導体層とｎ型の半導体層よりなる積層構造と、該メサ
構造及び該積層構造の上に形成され、該ｐ型クラッド層
と共に第２のクラッド層を構成するｐ型オーバークラッ
ド層と；該ｐ型オーバークラッド層の上に形成されたｐ
型コンタクト層とを具備した埋め込み構造半導体レーザ
において、 前記積層構造を構成する該ｐ型の半導体層の一部分であ
って、前記メサ構造の側面の全域を覆い、且つ該ｐ型半
導体層の残りの部分に比してキャリヤ濃度が低くなって
いる低キャリヤ濃度ｐ型緩衝領域が形成されてなること
を特徴とする埋め込み構造半導体レーザ。 - 【請求項２】 請求項一記載の埋め込み構造半導体レー
ザにおいて、 前記低キャリヤ濃度ｐ型緩衝領域及び、前記ｐ型半導体
層の一部分であって、前記低キャリヤ濃度ｐ型緩衝領域
に接する領域に、Ｆｅがドーピングされていることを特
徴とする埋め込み構造半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30868895A JPH09148669A (ja) | 1995-11-28 | 1995-11-28 | 埋め込み構造半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30868895A JPH09148669A (ja) | 1995-11-28 | 1995-11-28 | 埋め込み構造半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148669A true JPH09148669A (ja) | 1997-06-06 |
Family
ID=17984094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30868895A Withdrawn JPH09148669A (ja) | 1995-11-28 | 1995-11-28 | 埋め込み構造半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148669A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003732A (ja) * | 2009-06-18 | 2011-01-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2011249767A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
| JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
| WO2019220514A1 (ja) * | 2018-05-14 | 2019-11-21 | 三菱電機株式会社 | 光半導体装置及びその製造方法 |
-
1995
- 1995-11-28 JP JP30868895A patent/JPH09148669A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003732A (ja) * | 2009-06-18 | 2011-01-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2011249767A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
| JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
| WO2019220514A1 (ja) * | 2018-05-14 | 2019-11-21 | 三菱電機株式会社 | 光半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| JPH07101768B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3585817B2 (ja) | レーザダイオードおよびその製造方法 | |
| JP3682336B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JPH09199803A (ja) | 半導体レーザおよびその製造方法 | |
| JP2003332694A (ja) | 半導体レーザ | |
| JP2006253212A (ja) | 半導体レーザ | |
| JP2005286192A (ja) | 光集積素子 | |
| JPH09116222A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JP2005051124A (ja) | 面発光型半導体素子 | |
| JPH09148669A (ja) | 埋め込み構造半導体レーザ | |
| JP2001057459A (ja) | 半導体レーザ | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JPH09214045A (ja) | 半導体レーザ及びその製造方法 | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JP3645320B2 (ja) | 半導体レーザ素子 | |
| JP2001251010A (ja) | 半導体レーザおよびその製造方法 | |
| JPH07193321A (ja) | 半導体レーザの製造方法 | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH11354886A (ja) | 半導体レーザおよびその製造方法 | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| EP0713275B1 (en) | Method for fabricating a semiconductor laser diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |