JP5032171B2 - 半導体発光素子およびその製造方法ならびに発光装置 - Google Patents

半導体発光素子およびその製造方法ならびに発光装置 Download PDF

Info

Publication number
JP5032171B2
JP5032171B2 JP2007078719A JP2007078719A JP5032171B2 JP 5032171 B2 JP5032171 B2 JP 5032171B2 JP 2007078719 A JP2007078719 A JP 2007078719A JP 2007078719 A JP2007078719 A JP 2007078719A JP 5032171 B2 JP5032171 B2 JP 5032171B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
type gan
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007078719A
Other languages
English (en)
Other versions
JP2008243904A (ja
Inventor
古 肇 名
浩 一 橘
満 康太郎 財
藤 真 司 斎
上 真 也 布
俊 行 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007078719A priority Critical patent/JP5032171B2/ja
Priority to US12/037,358 priority patent/US7863637B2/en
Publication of JP2008243904A publication Critical patent/JP2008243904A/ja
Priority to US12/955,620 priority patent/US8004004B2/en
Application granted granted Critical
Publication of JP5032171B2 publication Critical patent/JP5032171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子およびその製造方法ならびに発光装置に関する。
近年、半導体発光素子は広く表示装置、照明装置、記録装置等に用いられている。特に誘導放出を用いない半導体発光ダイオード（ＬＥＤ）は輝度が高いために表示装置として用いられている。また、最近新たな応用としてＬＥＤを照明として用いる試みがなされている。例えば、蛍光灯の代替照明として、ＧａＮを始めとする窒化物系半導体を用いた緑色から紫外域にかけての短波長の半導体発光素子と、蛍光体を組み合せた固体照明の技術開発と実用化が盛んに進められている。ここで、窒化物系半導体を用いた発光ダイオード（ＬＥＤ）等の発光素子と蛍光体の組み合わせ方を最適化し、太陽光に近い自然な白色光を得ることは、従来の固体照明の代替化という意味で非常に重要な要素となる。
一般的な白色光を得る組み合わせとして青色ＬＥＤと黄色蛍光体を組み合わせたものがあるが、近紫外ＬＥＤチップとＲＧＢ蛍光体とを組み合わせたものは太陽光に最も近く、前者より高演色性を得ることが可能である。
しかし、このような従来の方法は、ＬＥＤチップに蛍光体を塗布する必要があり、また、塗布方法などにより演色性が変化するなど、複雑な作製工程と微調整が必要となり、均一に再現性よく、また簡便に白色光源を得るのが難しいという問題があった。
更に、蛍光体に合わせたＬＥＤチップの波長制御のためのＩｎ（インジウム）の組成増加は、濃度不均一による非発光部や欠陥の増加、結晶品質の低下などを招くため高品質で高Ｉｎ組成の結晶を得るのは難しいという問題もあった。
また、半導体発光素子を照明として用いる場合に投入電力に対する発光効率が蛍光灯に比べて低いという問題がある。
一方、Ｉｎの組成比が低くても高出力の紫外線発光を可能にするＧａＮ系半導体発光素子が開発されている（例えば、特許文献１参照）。この特許文献１に記載の発光素子は、表面に凹凸が形成された基板上にＧａＮ系結晶層からなる積層構造を形成し、この積層構造にＩｎＧａＮ系発光層が含まれた構成となっている。そして、発光層中のＩｎ組成は基板の凹凸に応じて面内で変調されている。しかし、この発光素子の発光波長は広くないため、白色光に近い演色性を得ることができない。
特開２００３−２５８３０２号公報
以上説明したように、従来の白色光を得るための発光素子と蛍光体の組み合わせは複雑な工程を有し、波長制御のための高いＩｎ組成を有する発光素子を得るためには、高度に制御された製造技術を必要とした。
また、演色性の高い半導体発光素子は今までのところ知られていない。
本発明は、上記事情を考慮してなされたものであって、演色性の高い半導体発光素子およびその製造方法ならびに発光装置を提供することを目的とする。
本発明の第１の態様による半導体発光素子は、上面が傾斜面である凸部と、前記凸部の両側に形成され前記凸部よりも幅が狭く底面が前記凸部の前記上面よりも深い位置にある凹部とを表面に有する半導体基板と、前記半導体基板の上方に少なくとも前記凸部を覆うように形成された窒化物系半導体からなる発光層と、を備えたことを特徴とする。
また、本発明の第２の態様による発光素子は、半導体基板と、前記半導体基板上に設けられたｎ型ＧａＮ層と、前記ｎ型ＧａＮ層上に設けられ、障壁層と井戸層とが交互に積層された多重量子井戸構造の発光層と、前記発光層上に設けられたｐ型ＧａＮからなるコンタクト層と、を備え、前記障壁層および前記井戸層の平均屈折率が前記発光層の上下の層の平均屈折率よりも低いことを特徴とする。
また、本発明の第３の態様による発光装置は、支持体と、前記支持体に支持された上記記載の半導体発光素子と、前記半導体発光素子の少なくとも一部を覆うように形成された樹脂と、前記樹脂に分散され、前記半導体発光素子が発光する光の少なくとも一部を吸収し、波長変換して発光する蛍光体と、を備えたことを特徴とする。
また、本発明の第４の態様による半導体発光素子の製造方法は、上面が傾斜面である凸部と、前記凸部の両側に形成され前記凸部よりも幅が狭く底面が前記凸部の前記上面よりも深い位置にある凹部とを表面に有する半導体基板上に窒化物系半導体からなる発光層を形成する工程、を備えたことを特徴とする。
以下、図面を参照して本発明の実施形態を詳細に説明する。
（第１実施形態）
本発明の第１実施形態による窒化物系半導体発光素子の概略の断面を図１に示す。本実施形態の半導体発光素子は、表面に幅の異なる凸部２ａおよび凹部２ｂを有する基板２上に形成されたｎ型のＧａＮからなるガイド層３と、このＧａＮ層３上に形成されたＩｎＧａＮからなる多重量子井戸構造の発光層４と、この発光層４上に形成されたｐ型のＧａＮからなるガイド層５とを備えている。なお、本実施形態においては、コンタクト層および電極は省略している。また、各層は＜０００１＞方向（紙面上では上方向）に成長される。
基板２の凸部２ａおよび凹部２ｂは、＜１−１００＞方向（図１では紙面に垂直な方向）にストライプ状で存在し、凸部２ａの幅ｗｐは凹部２ｂの幅ｗｒより広く凸部２ａの幅ｗｐが４００μｍ、凹部２ｂの幅ｗｒが３０μｍである。なお、凸部２ａの幅ｗｐは２００μｍ以上１ｍｍ以下が良い。凸部２ａの幅ｗｐが２００μｍより狭いと発光領域が狭くなって、１チップから得る発光効率が下がってしまう。また、凸部２ａの幅ｗｐが１ｍｍより大きいと積層する発光層４内のＩｎ組成の面内不均一が顕著になる影響が出てしまい、高演色性の効果が失われる。更に、この凸部２ａの幅ｗｐは、３００μｍ以上５００μｍ以下であることが好ましい。
凹部２ｂの幅ｗｒに関しては２０μｍ以上１００μｍ以下が良い。凹部２ｂの幅ｗｒが２０ｎｍより狭いと凹部２ｂに隣接する両サイドの凸部２ａの成長面が交わる恐れがあり、積層する原子・分子のマイグレーションが凸部２ａ間で自由に行なわれ、このため演色性のよいＩｎ組成の分布が保たれずに形成されてしまう。また、凹部２ｂの幅ｗｒが１００μｍより大きくなると一枚のウェハーから作製される窒化物系半導体発光素子の数が少なくなってしまうため好ましくない。更に、この凹部２ｂの幅ｗｒは、２０μｍ以上５０μｍ以下であることが好ましい。
なお、凹部２ｂの深さ、すなわち凸部２ａの傾斜面の一番低い端部からの距離は、５μｍ以上５０μｍ以下であることが好ましい。結晶成長後のチップ切り出しの際のスクライブラインの起点として、深さが５μｍ以上の凹部を設けることにより、切り出し・およびチップの分割が容易となる。しかし、深さが５０μｍより大きいと、凹部におけるウェハーの厚さが薄くなり、強度が弱くなる。このため、所望のチップ形状に分割するためのスクライブラインを形成する時点で、意図しない場所で凹部に沿って割れてしまい、所望のサイズのチップが得られなくなり、生産性が損なわれる。
また、本実施形態において、凸部２ａは表面が＜１１−２０＞方向（紙面の右から左の方向）に対して傾斜した傾斜面２ａ１となっており、この傾斜面２ａ１の膜面に対する傾斜角θは約０．３度である。なお、傾斜方向は左から右方向でも構わない。また、一つの基板２上に異なる傾斜方向の凸部２ａが存在していても良い。異なる幅、深さ、および異なる周期を有する凹凸が存在しても構わない。傾斜角度θは０．１度以上４５度以下が良いが、デバイス構造を形成するため、好ましくは０．１度以上５度以下が良く、更に演色性のよいＩｎ組成の分布を得て、平坦性を維持できるためには、傾斜角度θは０．２度以上０．４度以下が好ましい。
発光素子は、凸部２ａおよび凹部２ｂが形成された基板２上に窒化物系半導体薄膜をエピタキシャル成長させることで作製する。薄膜は周知の技術である有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などを用いて成長することで作製が可能である。
本実施形態の比較例として、図２に示すように、凹凸のない基板１００上にｎ型のＧａＮからなるガイド層３、多重量子井戸構造のＩｎＧａＮからなる発光層４、ｐ型のＧａＮからなるガイド層５を積層した発光素子を作成した。なお、各層の成長方向は、本実施形態と同様に＜０００１＞方向である。
本実施形態の発光素子と比較例の発光素子を顕微フォトルミネッセンス（ＰＬ）による波長ピーク測定を実施したところ、比較例の発光素子の場合、４００μｍ角内における波長分布はほぼ一定であったのに対し、本実施形態の発光素子は±２０ｎｍ〜±３０ｎｍの範囲で分布していることがわかった。またそれは、凸部２ａの傾斜面の高い部分から低い部分へ向かうにつれ（図１では右から左に向かうにつれ）波長が短波化の方向であることがわかった。これを以下に説明する。
ＩｎＧａＮ結晶成長において、Ｉｎ原子（もしくは分子）は、成長面であるＣ面｛０００１｝でマイグレーションなどによる移動により行き来するが、その際、それら原子が取り込まれる場所、例えば原子層のステップ端や、原子層のステップの直線から１個から数個の原子分ずれたキンクなどにＧａが存在しないと取り込まれずに蒸発・拡散してしまう。このためＧａが原子層ステップ端やキンク、またマイグレーションする表層により多く存在している状態をつくる必要がある。すなわち成長速度が速い状態にあるほどＩｎの取り込み量は多くなる傾向となる。ここで、＜１１−２０＞方向に対して傾斜を持つ場合、傾斜角度に応じて表層のＧａ面とＮ面の存在比が違う。このため表層の吸着面では成長速度差が生じ、それに応じてＩｎ原子の取込み量が変化することで、積層薄膜の同一面内においてＩｎ組成の分布差が形成されることになる。
本実施形態の場合は、凸部２ａの傾斜面２ａ１の高い部分から低い部分へ向かってＧａ面の存在比が小さくなる傾向であり、それにより傾斜面２ａ１の高い部分にＩｎ取込み量の多い領域が形成され、傾斜面内での波長分布差が生じたものと考えられる。また、ステップフロー成長の場合、傾斜角を持った方向へ成長が進むため、本実施形態においては、傾斜面方向への成長が支配的である。
本実施形態では、積極的に＜１１−２０＞方向に対して傾斜した方向へ成長を促し、また、成長速度差を生じさせることでの相乗効果によって面内にＩｎ組成の分布差を形成し、単一波長ではなくブロードな発光波長領域を有する発光素子を得ることが可能となる。これにより、高度に制御された製造技術を必要とせず、演色性の高い半導体発光素子を得ることができる。
また、強引に成長速度を上げてＩｎ組成の増大させるのと違い、表面荒れや点欠陥の形成、発光に寄与しない不純物の増加などをおこさずにＩｎ組成が高い活性層を得ることが可能となったため、結晶品質の高い長波発光素子を得ることができ、素子寿命など信頼性が重要なＬＤへの適応も可能となった。
なお、本実施形態においては、窒化物系半導体層の主成長面方向としてはＣ面｛０００１｝であったがその限りではなく、他の面、例えばＡ面｛１１−２０｝、Ｒ面｛１−１０２｝、Ｍ面｛１−１００｝、または｛１−１０１｝面、｛１１−２２｝面でもよい。
ここで、｛０００１｝面は（０００１）面や（０００−１）面等の等価な面を含むミラー指数の包括表現である。一方、＜１−１００＞方向は六方晶系の対称性に起因した結晶学的に等価な[１−１００]、[１０−１０]、[−１１００]、[−１０１０]、[０１−１０]、[０−１１０]方向を含む方向群の全体を集合的に表現するミラー指数である。また、＜１１−２０＞方向は[１１−２０]、[１−２１０]、[−２１１０]、[−１−１２０]、[−１２−１０]、[２−１−１０]方向を含む方向群の全体を集合的に表現するミラー指数である。そして、[１−１００]方向は、これに回転対称となる[１０−１０]方向とは区別される固有の方向であり、[１１−２０]は、これに回転対称となる[−１２−１０]方向や、[２−１−１０]方向とは区別される固有の方向を意味するミラー指数である。なお、面方位や方向において、記号−（バー）はその直後の数字に付随して用いられる。
また、本実施形態では、基板としてＧａＮを用いたが、その代わりにサファイアやＳｉＣ、ＺｎＯを用いることも可能である。
（第２実施形態）
次に、本発明の第２実施形態による窒化物系半導体発光ダイオード（ＬＥＤ）を図３に示す。
本実施形態のＬＥＤは、第１実施形態と同様の凸部１１ａおよび凹部１１ｂを有するｎ型ＧａＮからなる基板１１上に、ｎ型ＧａＮからなるコンタクト層１２、ｎ型ＧａＮからなるガイド層１３、多重量子井戸構造のＩｎＧａＮからなる発光層１４、ｐ型ＡｌＧａＮからなるオーバーフロー防止層１５、ｐ型ＧａＮからなるガイド層１６、およびｐ型ＧａＮからなるコンタクト層１７が、順次積層された積層構造を有している。なお、第１実施形態と同様に凸部１１ａの表面が＜１１−２０＞方向（紙面の右から左の方向）へ傾斜した傾斜面１１ａ１となっている。また、凸部１１ａおよび凹部１１ｂの幅は第１実施形態で説明した範囲の値となっている。本実施形態においては、凸部幅は４００μｍ、凹部幅は３０μｍである。
また、上記積層構造の一部分がｐ型ＧａＮからなるコンタクト層１７からｎ型ＧａＮからなるコンタクト層１２に達するまで除去され、露出したコンタクト層１２上にＴｉ／Ｐｔ／Ａｕからなるｎ側電極１８が形成されている。また、ｐ型ＧａＮからなるコンタクト層１７の表面にはＡｇからなるｐ側反射電極１９が形成されている。ｐ側反射電極１９は、発光層１４からの光を反射し、光の取り出し効率を上げる効果がある。
次に、本実施形態のＬＥＤの製造方法について説明する。本実施形態のＬＥＤは周知の有機金属気相成長（ＭＯＣＶＤ）法により作成した。トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、ガス原料として、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）を用いた。さらに、キャリアガスとして水素及び窒素を用いた。なお、本実施形態のＬＥＤの製造方法において、製造装置やそれら原料に限定されるものではない。
まず、表面に凸部１１ａおよび凹部１１ｂが形成されたｎ型ＧａＮからなる基板１１を有機洗浄、酸洗浄によって処理し、その後ＭＯＣＶＤ装置の反応室内に導入し、高周波によって加熱されるサセプタ上に設置した。次いで常圧で窒素を４１Ｌ（リットル）／ｍｉｎ、アンモニアを４Ｌ／ｍｉｎの流量で流しながら、温度１１００℃まで約１２分間かけて昇温する過程において気相エッチングを施し、基板１１の表面にできた自然酸化膜を除去した。
次いで、キャリアガスとして水素を６Ｌ／ｍｉｎ、窒素を１８Ｌ／ｍｉｎの流量で流し、アンモニアを６Ｌ／ｍｉｎ、ＴＭＧを５０ｃｃ／ｍｉｎおよびＳｉＨ４を１０ｃｃ／ｍｉｎの流量で６０分間供給することでｎ型ＧａＮからなるコンタクト層１２を形成した。
続いて、そのまま温度を１０６０℃まで降温し、ＳｉＨ４を３ｃｃ／ｍｉｎの流量まで下げて約３分間でｎ型ＧａＮからなるガイド層１３を成長した。
次いで、ＴＭＧ及びＳｉＨ４の供給を停止して基板１１の温度を８００℃まで降温した。キャリアガスを流量が２７Ｌ／ｍｉｎの窒素のみに切り替え、アンモニアを１２Ｌ／ｍｉｎ、ＴＭＧを３ｃｃ／ｍｉｎの流量で流し、この中にＴＭＩの流量を、５ｃｃ／ｍｉｎと１２０ｃｃ／ｍｉｎとの組み合わせで前者が約１６分、後者が約０．５分ずつ５回繰り返すように切り替えて供給し、最後にＴＭＩを５ｃｃ／ｍｉｎの流量で約１１０分供給することにより、多重量子井戸構造のＩｎＧａＮからなる発光層１４を形成した。
次いで、ＴＭＧ、ＴＭＩの供給を停止して、窒素とアンモニアはそのままで１０３０℃まで昇温した。
次いで、温度を１０３０℃で保持し、水素を２１Ｌ／ｍｉｎ、窒素を２０Ｌ／ｍｉｎ、アンモニアを４Ｌ／ｍｉｎの流量にそれぞれ切り替え、その中にＴＭＧを２５ｃｃ／分、ＴＭＡを約３０ｃｃ／ｍｉｎ、Ｃｐ２Ｍｇを６ｃｃ／ｍｉｎの流量で約１分供給することによりｐ型ＡｌＧａＮからなるオーバーフロー防止層１５を形成した。
次いで、このままの状態からＴＭＡのみ供給を停止し、Ｃｐ２Ｍｇの流量を８ｃｃ／ｍｉｎに切り替えて約６分供給することによりｐ型ＧａＮからなるガイド層１６を形成した。
次いで、このままの状態からＣｐ２Ｍｇを５０ｃｃ／ｍｉｎの流量で約３分供給してｐ型ＧａＮからなるコンタクト層１７を形成した。そして、有機金属原料の供給を停止し、キャリアガスのみ引き続き供給して基板１１の温度を自然降温した。但し、アンモニアの供給は基板１１の温度が５００℃に達した際に停止した。
次いで、上記積層構造の一部をｎ型ＧａＮからなるコンタクト層１２に達するまでドライエッチング法を用いて除去し、露出したコンタクト層１２上にＴｉ／Ｐｔ／Ａｕからなるｎ側電極１８を形成した。また、ｐ型ＧａＮからなるコンタクト層１７上には、Ａｇからなるｐ側電極１９を形成した。その後、上記積層構造を反転させ実装することでフリップチップ構造とした。
次に、このようにして形成された本実施形態のＬＥＤのＩ−Ｖ特性を測定したところ、良好なオーミック接触が得られた。このＬＥＤの動作電圧は２０ｍＡ時で３．５Ｖ〜４Ｖ、光出力は３０ｍＷとなった。また、波長測定を行なったところ波長中心が４６０ｎｍで±３０ｎｍのブロードな波長領域でピークを得た。これは領域の違いによって複数の波長ピークが存在し、それらが合わさることで得られたものと思われる。
以上説明したように本実施形態によれば、高度に制御された製造技術を必要とせず、中心波長に対し波長領域幅が６０ｎｍ〜８０ｎｍのブロードな発光素子を得ることが可能となり、同じ面内に単一波長ではなく複数の波長領域が存在する演色性の高いＬＥＤを得ることができる。
なお、本実施形態では、基板としてＧａＮを用いたが、その代わりにサファイアやＳｉＣ、ＺｎＯを用いることも可能である。また、本実施形態では、同一面側に正負の電極を有していたが、上下に電極を有する構造であってもよい。
（第３実施形態）
次に、本発明の第３実施形態による発光装置を図４に示す。本実施形態の発光装置は、より演色性の高い白色光を得るために第２実施形態の発光素子１０をセラミック・パッケージ（外囲器）２３内に配置されたサブマウント２６上にフリップチップ実装し、赤色蛍光体材料を分散させた樹脂２２で封止した構成となっている。本実施形態の発光装置においては、凹部を有するセラミック・パッケージ２３の上記凹部の底部を貫通するように設けられたリード電極２７上にサブマウント２６が形成されている。このサブマウント２６上に一対のバンプ２５が設けられ、この一対のバンプ２５に、第２実施形態の発光素子１０の一対の電極１８、１９が接続されるように、発光素子１０がフリップチップ実装されている。バンプ２５の材料としては、金属バンプやはんだを使用するが、金バンプを用いると好ましい。バンプ２５とリード電極２７は金線等の導電性ワイヤなどでサブマウント２６内部を貫通して接合し電気的導通を取る。リード電極２７は電気伝導性が良いことが求められる。リード電極２７の材料としては、鉄、銅、銅の合金等や、これらに銀、アルミニウム、金等の金属メッキが施されたものが使用できる。
また、セラミック・パッケージ２３と発光素子１０を気密封止するためシリコーン樹脂などの封止樹脂２２などで接着されている。封止樹脂はシリコーン樹脂に限定されるものではない。例えば、透明タイプのビスフェノールＡグリシジルエーテルやビスフェノールＦグリシジルエーテルなどのエポキシ樹脂などでもよい。シリコーン樹脂２２中には、上記発光素子１０が発光する光の少なくとも一部を吸収し波長変換して発光する赤色の蛍光体（例えばユーロピウム（Ｅｕ）を導入したＣａＡｌＳｉＮ４）が分散されている。なお、蛍光体は赤色に限定されるものではない。セリウムで付活されたイットリウム・アルミニウム・ガーネット系蛍光体や、ユーロピウムを導入した珪酸ストロンチウム・バリウム系蛍光体、α―サイアロン蛍光体Ｃａｐ（Ｓｉ，Ａｌ）１２（Ｏ，Ｎ）１６などを使用することができる。なお、記号（Ｓｉ，Ａｌ）は、ＳｉおよびＡｌの少なくとも一方を意味し、記号（Ｏ，Ｎ）はＯおよびＮの少なくとも一方を意味する。また、赤色の蛍光体としてはＬａ２Ｏ２Ｓ：Ｅｕ，Ｓｍ（：の後の元素は付活元素を示す。以下同じ。）等が用いられる。緑色の蛍光体としてはＩｎＧａＮやＢａＭｇＡｌ２７Ｏ１７：Ｅｕ，Ｍｎ等が用いられる。なお、赤色の蛍光体と緑色の蛍光体とを樹脂中に分散させても良い。なお、緑色の蛍光体の代わりに或いはこれと併せて黄色の蛍光体を用いることも可能であり、例えば（Ｓｒ，Ｃａ，Ｂａ）２ＳｉＯ４：Ｅｕ等が用いられる。黄色の蛍光体を用いる場合は、必要に応じて赤色の蛍光体を省略することもできる。
この構成により、半導体発光素子１０から放出された光の一部は、蛍光体が分散された封止樹脂２２を通過する際に蛍光体により波長変換される。この波長変換された光と、波長変換されずに封止樹脂２２を通過した光との混色によりより演色性の高い白色光が得られる。
以上説明したように、本実施形態によれば、高度に制御された製造技術を必要とせず、演色性の高い発光装置を得ることができる。
なお、本実施形態の発光装置においては、発光素子の一対の電極１８、１９は同じ側に形成されていたが、例えば図１６に示すように、反対側に形成された電極１８Ａ、１９Ａを備えた発光素子１０Ａを用いてもよい。この場合、電極１８Ａはワイヤ２８を介してパッド２５に電気的に接続される。なお、ｎ側電極１８Ａは、ｎ型ＧａＮからなる基板にコンタクトされる。また、ｎ側電極１８Ａとｐ側電極１９Ａとを上下逆の配置としてもよい。
（第４実施形態）
次に、本発明の第４実施形態による半導体発光素子を図５に示す。本実施形態の半導体発光素子３０は、窒化物系半導体レーザ素子であって、第１実施形態と同様の凸部３１ａおよび凹部３１ｂを有するｎ型ＧａＮからなる基板３１上に、ｎ型ＧａＮ層３２、ｎ型ＡｌＧａＮからなるクラッド層３３、ｎ型ＧａＮからなる光ガイド層３４、多重量子井戸構造のＩｎＧａＮからなる活性層３５、ｐ型ＡｌＧａＮからなるオーバーフロー防止層３６、ｐ型ＧａＮからなる光ガイド層３７、ｐ型ＡｌＧａＮからなるクラッド層３８、ｐ型ＧａＮ層３９、およびｐ型ＧａＮからなるコンタクト層４０が、順次積層された積層構造を有している。なお、第１実施形態と同様に凸部３１ａの表面が＜１１−２０＞方向（紙面の右から左の方向）へ傾斜した傾斜面３１ａ１となっている。また、凸部３１ａおよび凹部３１ｂの幅は第１実施形態で説明した範囲に範囲の値となっている。本実施形態においては、凸部幅は４００μｍ、凹部幅は３０μｍである。
上記積層構造において、基板３１の下部にはｎ型電極４１が設けられている。また、基板３１の凸部３１ａ上の傾斜面３１ａ１の高い右側すなわちＩｎ組成の高い領域に対して、＜１−１００＞方向へ幅２μｍのリッジ形状のｐ側電極４２が紙面に垂直方向に延在するように設けられている。なお、リッジ形状は、ｐ型ＡｌＧａＮからなるクラッド層３８、ｐ型ＧａＮ層３９、ｐ型ＧａＮからなるコンタクト層４０、およびｐ側電極４２によって構成され、このリッジ形状により電流狭窄を行なっている。
次に、本実施形態の半導体レーザ素子３０の製造方法について説明する。この半導体レーザ素子３０は周知の有機金属気相成長（ＭＯＣＶＤ）法により作成した。トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、ガス原料として、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）を用いた。さらに、キャリアガスとして水素及び窒素を用いた。なお、本実施形態の半導体レーザ素子の製造方法において、製造装置やそれら原料に限定されるものではない。
まず、表面に凸部３１ａおよび凹部３１ｂが形成されたｎ型ＧａＮからなる基板３１を有機洗浄、酸洗浄によって処理し、その後ＭＯＣＶＤ装置の反応室内に導入し、高周波によって加熱されるサセプタ上に設置した。次いで常圧で窒素を４１Ｌ／ｍｉｎ、アンモニアを４Ｌ／ｍｉｎの流速で流しながら、温度１１００℃まで約１２分間かけて昇温する過程において気相エッチングを施し、表面にできた自然酸化膜を除去した。
次いで、キャリアガスとして水素を６Ｌ／ｍｉｎ、窒素を１８Ｌ／ｍｉｎの流量で供給し、アンモニアを６Ｌ／ｍｉｎ、ＴＭＧを５０ｃｃ／ｍｉｎおよびＳｉＨ４を５ｃｃ／ｍｉｎの流量で６０分間供給することでｎ型ＧａＮ層３２を形成した。
続いて、そのまま温度を１０６０℃まで降温し、キャリアガスの水素を２１Ｌ／ｍｉｎ、窒素を２０Ｌ／ｍｉｎ、アンモニアを４Ｌ／ｍｉｎの流量に切り替え、ＴＭＧを２５ｃｃ／ｍｉｎ、ＴＭＡを５ｃｃ／ｍｉｎ、ＳｉＨ４を５ｃｃ／ｍｉｎの流量で１２０分間供給することでｎ型ＡｌＧａＮからなるクラッド層３３を形成した。このままの条件でＴＭＡの供給を停止し、ＳｉＨ４のみ３ｃｃ／ｍｉｎの流量まで下げて約１０分間でｎ型ＧａＮからなる光ガイド層３４を形成した。
次いで、ＴＭＧ及びＳｉＨ４の供給を停止して基板温度を８００℃まで降温した。キャリアガスを窒素が２７Ｌ／ｍｉｎの流量に切り替え、アンモニアを１２Ｌ／ｍｉｎ、ＴＭＧを３ｃｃ／ｍｉｎの流量で流し、この中にＴＭＩの流量を５ｃｃ／ｍｉｎと１９５ｃｃ／ｍｉｎとの組み合わせで前者が約１６分、後者は約２分ずつ３回繰り返すように切り替えて供給し、最後にＴＭＩを５ｃｃ／ｍｉｎの流量で約１２０分供給することにより、多重量子井戸構造のＩｎＧａＮからなる活性層３５を形成した。
次いで、ＴＭＧ、ＴＭＩの供給を停止して、窒素とアンモニアはそのままで供給し１０３０℃まで昇温した。
次いで、温度を１０３０℃で保持し、水素を２１Ｌ／ｍｉｎ、窒素を２０Ｌ／ｍｉｎ、アンモニアを４Ｌ／ｍｉｎの流量に切り替え、その中にＴＭＧを２５ｃｃ／ｍｉｎ、ＴＭＡを約３０ｃｃ／ｍｉｎ、Ｃｐ２Ｍｇを６ｃｃ／ｍｉｎの流量で約１分供給することにより、ｐ型ＡｌＧａＮからなるオーバーフロー防止層３６を形成した。
次いで、このままの状態からＴＭＡのみ供給を停止し、他の物（水素、窒素、アンモニア、ＴＭＧ、Ｃｐ２Ｍｇ）を、流量を変えずに約２分供給することにより、ｐ型ＧａＮからなる光ガイド層３７を形成した。
次いで、このままの状態からＴＭＡを１５ｃｃ／ｍｉｎの流量で再度供給し、Ｃｐ２Ｍｇを８ｃｃ／ｍｉｎの流量に切り替えて約４０分供給することによりｐ型ＡｌＧａＮからなるクラッド層３８を形成した。
次いで、このままの状態からＴＭＡのみ供給を停止し、他の物（水素、窒素、アンモニア、ＴＭＧ、Ｃｐ２Ｍｇ）を、流量を変えずに約２分供給することにより、ｐ型ＧａＮ層３９を形成、さらに、Ｃｐ２Ｍｇのみ５０ｃｃ／ｍｉｎの流量に切り替えて約１分供給することによりｐ型ＧａＮからなるコンタクト層４０を形成した。
そして、有機金属原料の供給を停止し、キャリアガスのみ引き続き供給して基板温度を自然降温した。但し、アンモニアの供給は基板温度が５００℃に達した際に停止した。
このようにして作製した半導体レーザ構造を、ＭＯＣＶＤ装置から取出し、基板３１の凸部３１ａ上の傾斜の高い右側すなわちＩｎ組成の高い領域に対して、周知のドライエッチング法にて[１−１００]方向へ幅２μｍとなるようストライプ状にｐ型ＡｌＧａＮからなるクラッド層３８まで除去することでリッジを形成、露出したリッジ上のｐ型ＧａＮからなるコンタクト層４０上にＮｉ／Ａｕからなるｐ側電極４２を形成した。
また、ｎ型ＧａＮからなる基板３１の裏面には周知の真空蒸着法やスパッタ法などを用いてＴｉ／Ｐｔ／Ａｕからなるｎ側電極４１を形成した。なお、これら電極に用いた材料は上記材料に限定されるものではない。
次に、このレーザ構造を基板側からスクライバなどを用いて［１１−２０］方向と平行な方向に沿って劈開することで、共振器ミラーを形成した。この共振器ミラーに、ＳｉＯ２およびＴｉＯ２からなる誘導体膜を電子ビーム蒸着法など用いて蒸着し、誘導体多層反射膜を形成する。なお、この誘導体多層反射膜を形成する誘電体材料はＳｉＯ２やＴｉＯ２に限定されるものではない。
このようにして作製した半導体レーザ素子は波長４４０ｎｍで連続発振した。また、この半導体レーザ素子のしきい値電流が２９０ｍＡ、動作電圧が７Ｖ、光出力が３０ｍＷであった。
以上説明したように本実施形態によれば、基板に形成した凹凸部により不均一なＩｎ組成に伴う点欠陥の形成や、発光に寄与しない不純物の増加などを抑制しつつ、高いＩｎ組成の領域を同一面内に形成することができるため、良質な結晶品質である活性層を装備した長波長の窒化物系半導体レーザ素子の作製が可能となった。
（第５実施形態）
次に、本発明の第５実施形態による半導体発光素子を説明する。
本実施形態の半導体発光素子は、発光効率を上げるために発光層内の吸収を低減し、発光素子内部での反射光が発光層を通過することによって生じる発光効率の低下を防ぐことにより発光効率を上げる構成となっている。具体的には半導体発光素子は素子の内部と外部との屈折率差によってある割合で内部反射を生じ、発光層に戻ってきた光が発光層で吸収される。通常の直方体形状の発光素子ではこの現象により発光層で発光した光の５０%以上が素子外部に取り出せない状況となっている。解決策として吸収を減らすために内部反射を低減し、外部への取り出しを増加させる方法が取られている。しかし、十分ではなく更なる効率向上には発光層の吸収を抑えることが必要である。本実施形態においては、発光層で発光した光が再び発光層に吸収されることを防ぐ構成にして発光効率を向上させている。
本実施形態による半導体発光素子を図６に示す。本実施形態の半導体発光素子５０は、ｎ型ＧａＮからなる基板５１上に、ｎ型Ａｌ０．０２Ｇａ０．９８Ｎからなるホール閉じこめ層（クラッド層）５２、多重量子井戸構造のＩｎ０．２Ｇａ０．８Ｎ／Ｉｎ０．０３Ｇａ０．８７Ａｌ０．１Ｎからなる活性層５３、ｐ型Ａｌ０．０２Ｇａ０．９８Ｎからなる電子閉じこめ層（クラッド層）５４、ｐ型ＧａＮからなるコンタクト層５５を順次積層した積層構造を有している。また、コンタクト層５５上にはｐ側透明電極５６が設けられ、基板５１の裏面（クラッド層５２が設けられた側と反対側の面）にｎ側電極５７が設けられている。なお、活性層５３はＩｎ０．０３Ｇａ０．８７Ａｌ０．１Ｎからなる膜厚２ｎｍの障壁層、Ｉｎ０．２Ｇａ０．８Ｎからなる膜厚１．５ｎｍの井戸層（ウェル）、Ｉｎ０．０３Ｇａ０．８７Ａｌ０．１Ｎからなる膜厚２ｎｍの障壁層（バリア）の順で交互に積層し、井戸層（ウェル）が合計２０層積層された構成となっている。
なお、本実施形態においては、基板５１上に、クラッド層５２、活性層５３、クラッド層５４、コンタクト層５５を順次積層した積層構造を、ＭＯＣＶＤ法を用いた結晶積層装置において形成した。
上記積層構造を結晶積層装置より取り出し、２５０μｍ×２５０μｍの開口を有するメタルマスクを用いて、ｐ側電極材料となるＰｔを蒸着し、ｐ側透明電極５６のＰｔ層を形成した。続いて、このＰｔ層上にＳｉＯ２膜を製膜し、このＳｉＯ２膜上に、Ｐｔ層の膜面より小さい２００μｍ×２００μｍのサイズの矩形開口を有するフォトレジストからなるレジストパターンを形成した。そして、このレジストパターンをマスクとしてフッ化アンモニウムにより上記開口部に対応するＳｉＯ２膜の部分を除去し、上記開口部の底部にＰｔ層を露出させた。さらに上記レジストパターンを用いて上記開口部にリフトオフ法によりＴｉ／Ｐｔ／Ａｕの積層膜を形成することによりｐ側電極５６を形成した。続いて、基板５１の裏面側を研磨した後、この裏面に蒸着によりＴｉ／Ｐｔ／Ａｕの積層膜を形成し、ｎ側電極５７を形成した。
次にｎ型ＧａＮからなる基板５１の表面に素子に沿って第１スクライブラインを形成した。第１スクライブラインの形成は、ｐ側電極５６を避けてスクライブができるようにｐ型ＧａＮからなるコンタクト層５５の表面を観察しながら行った。さらに形成された第１スクライブラインに垂直となる第２スクライブラインを形成した。この第２スクライブラインの形成の際にも、ｐ側電極５６を避けて素子分離ができるようにｐ型ＧａＮからなるコンタクト層５５の表面を観察しながら行った。上記第１および第２スクライブラインに沿って切断することによりチップに分離した。
次に、上述の製造方法によって、更に井戸層（ウェル）の総数が１０の発光素子と５の発光素子をそれぞれ製造し、本実施形態の発光素子（ウェルの総数２０）と、ウェルの総数が１０、５の発光素子の発光効率をそれぞれ測定した。なお、井戸層の総数が１０、５の発光素子は、井戸層の総数が異なる以外は、本実施形態の発光素子と同じ構成となっている。この測定結果を図７に示す。図７からわかるように、井戸層の総数が５または１０の発光素子では注入電流を増やすと発光効率が低下している。したがって、井戸層の総数は２０以上であることが好ましいことになる。
次に、井戸層の総数を変えずに井戸層の膜厚（ウェル厚）を２ｎｍ、３ｎｍにそれぞれ変化させた発光素子を制作し、それぞれの発光素子の発光効率を測定した。なお、これらの発光素子は、井戸層の膜厚が異なる以外は、本実施形態の発光素子と同じ構成となっている。上記測定結果を図８に示す。図８からわかるように、井戸層の膜厚を本実施形態よりも厚くすると、発光効率が低下する。したがって、井戸層の膜厚は１．５ｎｍ以下であることが好ましい。
また、井戸層の総数を変えずに障壁層の膜厚（バリア厚）を３ｎｍの発光素子を制作し、発光効率を測定した。なお、この発光素子は、障壁層の膜厚が異なる以外は、本実施形態の発光素子と同じ構成となっている。上記測定結果を図９に示す。図９からわかるように、障壁層の膜厚を本実施形態よりも厚くすると、発光効率が低下する。したがって、障壁層の膜厚は２ｎｍ以下であることが好ましい。
本実施形態の発光素子においては、障壁層のＡｌの組成比は０．１であったが、障壁層のバンドギャップを変化させるために障壁層のＡｌの組成が０．０３の発光素子と、Ａｌの組成比が０の発光素子を作成し、それぞれの発光素子の電流に対する発光効率を測定した結果を図１０に示す。図１０からわかるように、障壁層のＡｌの組成比を低下させると発光強度が弱くなった。これは、障壁層のＡｌの組成比を低下させると、井戸層と障壁層とのバンドギャップ差がなくなって多重量子井戸層でミニバンドが形成されることと、Ａｌの組成比の低下により屈折率の値が高くなり、活性層から外に出る光の割合が減ってしまうことが原因と考えられる。したがって、光を活性層外に取り出しやすくするためには素子を構成するいずれの層よりも障壁層の屈折率が低いことが重要である。
以上のことから窒化物半導体の多重量子井戸の障壁層は素子を構成するいずれの層よりもバンドギャップが大きいことで上に述べたいずれの効果ともに効果的に光を取り出すことが可能となる。
なお、今回対象にしている窒化物半導体はバンドギャップの大小と屈折率の大小が逆の傾向を示すために屈折率とバンドギャップ双方について規定しなくてもバンドギャップについて規定することで同じ効果が得られる。
従来のＬＥＤにおいては効率の低下が、温度上昇によるもの、電流パスが変化して電極の下に集中することにより取り出し効率が低下するものが知られていたが、ＧａＮ系の素子においては放熱を良好にして温度が上昇しないようにしたり、電流のパスが電極の直下に位置しないようにした場合でも低下した。この効率の低下を防止するために多重量子井戸の数を増やし、かつ井戸層および障壁層の膜厚を狭くして多重量子井戸全体の厚さが増えることによる電圧上昇を防止している。また、多重量子井戸の平均屈折率が周りの層よりも低いので外に向かう光が活性層とその外の層との間で反射することを防止することができる。平均の屈折率を小さくする場合に井戸層の屈折率を小さくすることは波長が変化することとなり好ましくはない。しかし、本実施形態のように障壁層のＡｌ組成を大きくすることが重要である。
以上説明したように、本実施形態によれば、発光素子の動作時には発光層の吸収が少なくい状態で動作させることができ、高効率の発光素子を得ることができる。
なお、本実施形態の発光素子の基板５１に第１実施形態および第２実施形態のように凹凸を設けることにより、第１および第２実施形態と同様に、高度に制御された製造技術を必要とせず、演色性の高い半導体発光素子を得ることができる。
（第６実施形態）
次に、本発明の第６実施形態による発光装置を図１１乃至図１５を参照して説明する。
図１１に本実施形態の発光装置の平面図を示す。本実施形態の発光装置６０は、マトリクス状に配置された複数（図１１では２５個）の発光ダイオード７０を備えている。各発光ダイオード７０は、図１２に示すように、ｎ型ＧａＮからなる基板７１上に、ｎ型ＧａＮからなるコンタクト層７２、ＩｎＧａＮからなる下地層７３、多重量子井戸構造の発光層７４、ｐ型ＡｌＧａＮからなるキャップ層７５、およびｐ型ＧａＮからなるコンタクト層７６が積層された構造を有している。コンタクト層７６には隣接する発光ダイオード７０のコンタクト層７２と接続するための配線８０が接続されている。したがって、図１１に示すマトリクス状に配置された複数の発光ダイオード７０は、配線８０によって直列に接続された構成となっている。なお、図１２に示すように、配線８０と、キャップ層７５、発光層７４、下地層７３、およびコンタクト層７２との間には電気的絶縁をするための例えばＳｉＯ２からなる絶縁層７７が設けられている。また、図１１に示すマトリクス状に配置された発光ダイオード７０のうち、左上の発光ダイオード７０のｎ型ＧａＮからなるコンタクト層７２に電気的に接続するボンディングパッド９０が設けられ、このボンディングパッド９０は、図１２に示すように、ＺｎＯ膜９１と、Ｔｉ／Ｐｔ／Ａｕの積層膜９２とからなっている。また、図１１に示すマトリクス状に配置された発光ダイオード７０のうち、右下の発光ダイオード７０のｐ型ＧａＮからなるコンタクト層７６に電気的に接続するボンディングパッド９５が設けられ、このボンディングパッド９５は、ボンディングパッド９０と同様に、ＺｎＯ膜と、Ｔｉ／Ｐｔ／Ａｕの積層膜とからなっている。なお、本実施形態においては、配線８０はＺｎＯにＧａが添加された材料からなっている。また、ボンディングパッド９０、９５は、ＺｎＯ膜にＧａが含まれていてもよい。
次に、本実施形態の発光装置の製造方法を説明する。
まず、結晶成長炉内で、ｎ型ＧａＮからなる基板７１上に、ｎ型ＧａＮからなるコンタクト層７２、ＩｎＧａＮからなる下地層７３、多重量子井戸構造の発光層７４、ｐ型ＡｌＧａＮからなるキャップ層７５、およびｐ型ＧａＮからなるコンタクト層７６を順次積層する。この積層構造を結晶成長炉から取り出し、コンタクト層７６上に、フォトレジストからなる第１レジストパターンを形成し、この第１レジストパターンをマスクとして、上記積層構造の一部分をｎ型ＧａＮが露出するまでエッチングを行なう。その後、第１レジストパターンを剥離する。
続いて、表面をクリーニングし、全面にＳｉＯ２膜７７をＣＶＤにより形成する。そして、このＳｉＯ２膜７７上に、ｎ側電極、ｐ側電極を形成する部分に開口を有する第２レジストパターンを形成する。この第２レジストパターンをマスクとして、フッ化アンモニウムを用いてＳｉＯ２膜７７をエッチングする。その後、第２レジストパターンを剥離する。
次に、再びレジストを塗布し、このレジストをパターニングしてＺｎＯが蒸着される部分以外の領域にレジストを残置する。その後、レーザＭＢＥ装置に導入し、ＺｎＯを蒸着する。この際、不純物となるＧａも同時に蒸着し、Ｇａの量が始めに多く徐々に少なくなるようにスパッタ量を調節する。
蒸着が終わったらレーザＭＢＥ装置から取り出し、レジストを除去し、リフトオフすることによりＧａが添加されたＺｎＯからなる配線が形成される。更に第３のレジストパターンを形成し、この第３のレジストパターンを覆うように金属を堆積し、第３のレジストパターンを除去することにより、両端のボンディングパッド９０、９５を形成する。ボンディングパッド９０、９５にはＴｉ／Ｐｔ／Ａｕが適しており、Ａｕは厚い方がよい。
このように形成された本実施形態の発光装置を、図１１に示す切断線Ａ−Ａで切断したときの断面図を図１３に示す。本実施形態の発光装置は図１３に示す矢印に示すように電流が流れる。なお、本実施形態の発光装置を構成する発光ダイオードは、直流１００Ｖ、１００ｍＡで動作した。また、本実施形態の発光装置を構成する発光ダイオードを２個用いてそれぞれ極性が反対になるように並列に配線し、交流１００Ｖに接続したところ１００ｍＡで動作した。なお、コンデンサーやコイルを用いて平滑化を行なうことで発光をさらに均一化できる。
なお、本実施形態において、配線８０のＺｎＯ膜の厚さは５００ｎｍであって、ｐ型ＧａＮからなるコンタクト層７６、ｎ型ＧａＮからなるコンタクト層７２にそれぞれに接している界面からＺｎＯに向かって不純物であるＧａは濃度が低くなるようなプロファイルを有している。これをＳＩＭＳ(Secondary Ion Mass Spectroscopy)法により確認した結果を図１４に示す。ＳＩＭＳ法は、表面側よりスパッタしながら測定を行なった。この図１４から、表面側より徐々にＧａの濃度が上昇し、ＧａＮからなるコンタクト層との界面に到達するとＧａの濃度は大きく上昇していることがわかる。Ｇａ濃度は界面付近においては１×１０２１ｃｍ−３を超えており、上記界面付近は半導体ではなく、いわゆるモット転移を起こし、金属的な電気特性を示す。また、高濃度なＧａを含むＺｎＯに接したｐ型ＧａＮからなるコンタクト層７６も２×１０２１ｃｍ−３程度の高濃度のＭｇを界面のみにドーピングすれば、この界面は電流の流れに対してｐｎ接合が逆になるが高濃度であるためにトンネリングが起こりやすく低抵抗で接合させることができる。このために、発光装置内にＬＥＤの個数が増えたとしても発光ダイオードと発光ダイオードとを接続することによる接触抵抗は上昇しない。なお、コンタクト層７６内における、２×１０２１ｃｍ−３程度の高濃度のＭｇを含む領域の厚さは、１０ｎｍ以下であることが好ましい。１０ｎｍよりも厚い場合は、結晶に欠陥が入り抵抗が高くなる。
本実施形態では基板をＧａＮとしたがサファイア基板やＳｉ基板であってもよい。サファイア基板、Ｓｉ基板の場合には基板から素子を剥離し、光取り出し効率を向上することができる。サファイア上の場合にはレーザを照射し、剥離することができ、Ｓｉ上では素子の表面を樹脂で保護した後、フッ硝酸でＳｉ基板を除去する。いずれの場合も剥離後は支持基板に貼り付けて保持する必要がある。最終的な支持基板への接着ではその界面を発光波長に対して高反射率のもので形成しておくことにより光取り出しの効率を向上することができる。
また、本実施形態ではＺｎＯ膜の形成にレーザＭＢＥを用いたが、水溶液成長でも可能である。この場合は、レジストでのパターニングは同様に行ない、硝酸亜鉛水溶液に硝酸ガリウムを溶解させ、水温１００℃にて堆積を行なう。濃度を最適化することにより緻密で均一なＺｎＯ膜が作成できる。なお、この場合にはＺｎＯ膜中のＧａ濃度を厚さ方向にコントロールできないので界面付近に向かって濃度勾配をつけることができないがＧａ濃度を全体に高濃度にすることにより低抵抗とすることができる。
この他、ＺｎＯ膜の形成はメタルマスクをレジストの代わりに用いてＭＢＥ法やスパッタ法により形成することも可能である。ＭＢＥ法を用いて作成した場合にはもっともコントロール性がよく低抵抗なものが形成できる。
本実施形態において、電流の流れに沿った層構造は、ｐ型ＧａＮなるコンタクト層／ｎ型ＺｎＯ膜／ｎ型ＧａＮからなるコンタクト層という構造となっている。この層構造のバンドラインナップの模式図を図１５に示す。この図１５からわかるように、ｐ型ＧａＮからなるコンタクト層と、ｎ型ＺｎＯ膜との接合はトンネル接合となっており、この部分での抵抗はほとんど生じない。このように、本実施形態の利点を生かすには酸化物のドーピング濃度はモット転移が生じる以上であることが望ましい。具体的にはＺｎＯの内部においては、ドーピング濃度は１×１０２０ｃｍ−３である。モット転移が生じる濃度ｎはボーア半径をａとすると、ｎ１／３×ａ＝０．２６という関係があることが知られているが、実際にはこれより１桁程度高い濃度で金属的な振る舞いが見られるようになる。
本実施形態においては、配線となる酸化物と接する部分はＧａＮとなっているが、これに限らずIII族元素（Ｇａ、Ｉｎ、Ａｌ、Ｂ）の少なくとも１つを含む窒化物半導体でもかまわない。また本実施形態では、酸化物のドーピング材料はＧａを用いたがＩｎ、Ａｌ、Ｂでもかまわない。また、配線となる酸化物としてＺｎＯを用いたがＭｇの酸化物（ＭｇＯ）であってもよい。これは、ＺｎＯおよびＭｇＯは高濃度にＧａをドーピング可能であり、ＧａはＧａＮの構成元素であるため、ＧａＮとの界面においては、Ｇａが拡散し、高濃度となることも期待できるからである。
また、本実施形態の発光ダイオード７０の基板７１の表面に第１乃至第２実施形態で説明した凹凸を設けてもよい。この場合は、第１乃至第２実施形態と同様に、演色性の高い半導体発光装置を得ることができる。また、本実施形態の発光ダイオードを第３実施形態の発光素子として用いることができる。
（第７実施形態）
次に、本発明の第７実施形態による半導体発光素子を説明する。
一般に、半導体発光素子の構造ではキャリヤを閉じこめるために発光層はその周りの層であるコンタクト層やクラッド層よりもエネルギーバンドギャップが小さい材料を用いていた。通常の材料では屈折率の大きさとエネルギーバンドギャップの大きさは逆の傾向を示すので、屈折率分布は発光層の付近が高屈折率でその周りが低屈折率な構造となっていた。このような構造では発光層で発生した光のうち、水平方向に近い光は、発光層とクラッド層との界面で全反射し発光層内を導光されていく。
これに対して、本実施形態の半導体発光素子においては、発光層の屈折率が発光層の周りの層の屈折率よりも小さく、屈折率の高低関係が、今までの構造とは逆になっており、発光層内を導光される光は極端に少ない。本実施形態の半導体発光素子は発光ダイオードであって、その断面を図１７に示す。本実施形態の発光ダイオードは、膜厚が１５０μｍのｎ型ＧａＮ基板２００と、このＧａＮ基板２００上に形成された膜厚が３００ｎｍのｎ型ＧａＮ層２０２と、ＧａＮ層２０２の第１の領域上に形成され、正孔のオーバーフローを防止する膜厚が１０ｎｍのｎ型Ａｌ０．１Ｇａ０．９Ｎからなるオーバーフロー防止層２０４と、オーバーフロー防止層２０４上に形成され、障壁層と井戸層とが交互に積層された多重量子井戸構造の発光層２０６と、発光層２０６上に形成されたｐ型ＧａＮからなる膜厚が８０ｎｍのコンタクト層２０８と、このコンタクト層２０８上に設けられたｐ側電極２１０と、ＧａＮ層２０２の第１の領域と異なる領域上に形成されたｎ側電極２１２と、を備えている。
発光層２０６を構成する障壁層は膜厚が１０ｎｍのＩｎ０．００５Ａｌ０．０５Ｇａ０．９４５Ｎからなっており、井戸層は膜厚が２．５ｎｍのＩｎ０．１５Ａｌ０．００５Ｇａ０．８４５Ｎからなっている。本実施形態の半導体発光素子のエネルギーバンドを図１８（ａ）に示し、屈折率を図１８（ｂ）に示す。図１８（ａ）、１８（ｂ）からわかるように、本実施形態においては、障壁層と井戸層の平均屈折率がその上下にある層（例えば、オーバーフロー防止層２０４、ｎ型ＧａＮ層２０２、ｐ型ＧａＮからなるコンタクト層２０８）の平均屈折率よりも低くなっている。さらにこの場合、ｎ型ＧａＮ基板２００の平均屈折率よりも低くなっている。本明細書では、ｍ（≧１）個の層からなる構造の平均屈折率Ｎａｖｅとは、
層厚で重み付けした平均屈折率を意味し、すなわち、ｉ（１≦ｉ≦ｍ）番目の層の屈折率をｎｉ、その層厚をｄｉとすると、
Ｎａｖｅ＝（ｎ１・ｄ１＋・・・＋ｎｍ・ｄｍ）／（ｄ１＋・・・＋ｄｍ）
で表される値である。
従来の構造では、正孔の有効質量が電子の有効質量に比べて重いため、発光層を乗り越えて無効電流となる原因は電子のオーバーフローにあった。しかし、本実施形態のように、膜厚が１０ｎｍのＩｎ０．００５Ａｌ０．０５Ｇａ０．９４５Ｎからなる障壁層と、膜厚が２．５ｎｍのＩｎ０．１５Ａｌ０．００５Ｇａ０．８４５Ｎからなる井戸層とによって発光層を形成すると、量子井戸構造の障壁層のバンドギャップが大きいため、図１９の矢印で示した電子および正孔の流れのうち発光層を乗り越え、無効電流を生じさせる原因は正孔であることが本発明者達によって知見された。そこで、本実施形態では、従来の場合と逆にｎ側に正孔のオーバーフローを防止するオーバーフロー防止層２０４を設けることにより、発光効率を向上させる構造としている。なお、図１９は、本実施形態の半導体発光素子のエネルギーバンド図であり、破線は量子井戸中の量子準位を示し、電子と正孔が再結合することにより発光していることを示す。また、本実施形態においては、オーバーフロー防止層は、バンドギャップが障壁層よりも大きくなるように構成されている。
本実施形態においては、図２０（ａ）に示すように、発光層の屈折率が発光層の周りの層の屈折率よりも小さく、屈折率の高低関係が、今までの構造とは逆になっている。このため、図２０（ｂ）に示すように、発光層内を導光される光は極端に少なく、さらに半導体発光素子の最外周で反射してきた光は、ある角度より浅い光の場合に発光層に戻ることなく、発光層とその外側の層との間で反射し、外に取り出される。すなわち、本実施形態においては、発光層に戻る光の割合が極端に少なくなり、半導体発光素子の外部に取り出される光が飛躍的に向上する。これに対して、従来は、発光層で発光した光が全方位に放射され、膜面方向に近い方位に放射される光は発光層に戻り、発光層で吸収されることとなる。このため、注入した電流に対して発光し、素子外部に取り出される光が減少する。
なお、本実施形態において、電子のオーバーフローを防止する、エネルギーバンドギャップの大きい層がｐ側にあってもよい。
また、本実施形態の発光ダイオードの基板２００の表面に第１乃至第２実施形態で説明した凹凸を設けてもよい。この場合は、第１乃至第２実施形態と同様に、演色性の高い半導体発光装置を得ることができる。
また、本実施形態の半導体発光素子を第３実施形態の発光素子として用いてもよい。
また、本実施形態の半導体発光素子を第６実施形態の発光ダイオードの代わりに用いてもよい。
第１実施形態による半導体発光素子の概略の構成を示す断面図。 比較例による半導体発光素子を示す断面図。 第２実施形態による半導体発光ダイオードを示す断面図。 第３実施形態による発光装置の断面図。 第４実施形態による半導体レーザ素子を示す断面図。 第５実施形態による半導体発光素子を示す断面図。 井戸層の数を変えた場合の発光効率−注入電流特性を示す図。 井戸層の膜厚を変えた場合の発光効率−注入電流特性を示す図。 障壁層の膜厚を変えた場合の発光効率−注入電流特性を示す図。 障壁層のＡｌの組成比を変えた場合の発光効率−注入電流特性を示す図。 第６実施形態の発光装置の平面図。 第６実施形態の発光装置の発光ダイオードの断面図。 図１１に示す切断線Ａ−Ａで切断した断面図。 配線となるＺｎＯ膜の膜厚方向のＧａ濃度を示す図。 第６実施形態の電流の流れに沿った層構造のバンドラインナップを示す模式図。 第３実施形態の一変形例による発光装置の断面図。 第７実施形態の半導体発光素子の断面図。 第７実施形態の半導体発光素子のエネルギーバンドおよび屈折率を示す図。 オーバーフロー防止層をｎ側に設ける理由を説明する図。 第７実施形態の効果を説明する図。
符号の説明
２ 基板
３ ｎ型ＧａＮからなるガイド層
４ 多重量子井戸構造のＩｎＧａＮからなる発光層
５ ｐ型ＧａＮからなるガイド層
１０ 発光ダイオード
１１ 基板
１２ ｎ型ＧａＮからなるコンタクト層
１３ ｎ型ＧａＮからなるガイド層
１４ 多重量子井戸構造のＩｎＧａＮからなる発光層
１５ ｐ型ＡｌＧａＮからなるオーバーフロー防止層
１６ ｐ型ＧａＮからなる層
１７ ｐ型ＧａＮからなるコンタクト層
１８ ｎ側電極
１９ ｐ側電極
２２ 蛍光体を分散した封止樹脂
２３ セラミック・パッケージ
２５ バンプ
２６ サブマウント
２７ リード電極
３０ 半導体レーザ素子
３１ 基板
３２ ｎ型ＧａＮからなるコンタクト層
３３ ｎ型ＡｌＧａＮからなるクラッド層
３４ ｎ型ＧａＮからなる光ガイド層
３５ 多重量子井戸構造のＩｎＧａＮからなる活性層
３６ ｐ型ＡｌＧａＮからなるオーバーフロー防止層
３７ ｐ型ＧａＮからなるガイド層
３８ ｐ型ＡｌＧａＮからなるクラッド層
３９ ｐ型ＧａＮからなる層
４０ ｐ型ＧａＮからなるコンタクト層
４１ ｎ側電極
４２ ｐ側電極

Claims (5)

  1. 上面が傾斜面である凸部と、前記凸部の両側に形成され前記凸部よりも幅が狭く底面が前記凸部の前記上面よりも深い位置にある凹部とを表面に有する半導体基板と、
    前記半導体基板の上方に少なくとも前記凸部を覆うように形成された窒化物系半導体からなる発光層と、
    を備え、
    前記発光層は、ＩｎＧａＮからなる多重量子井戸構造を有し、前記発光層の、前記傾斜面の高い領域に形成された第１部分は、低い領域に形成された第２部分に比べてＩｎの組成が多く、
    前記凹部は、幅が２０μｍ以上１００μｍ以下で、深さが５μｍ以上５０μｍ以下であり、
    前記凸部は、幅が２００μｍ以上１ｍｍ以下であり、前記傾斜面の傾斜角度が０．１度以上４５度以下であり、
    前記傾斜角度は０．２度以上０．４度以下であることを特徴とする半導体発光素子。
  2. 前記半導体基板はＧａＮ基板であり、前記傾斜面は＜１１−２０＞方向に対して傾斜しており、前記発光層は前記半導体基板の＜１−１００＞方向に形成されていることを特徴とする請求項１記載の半導体発光素子。
  3. 前記半導体基板と前記発光層との間に設けられたｎ型ＧａＮ層と、前記ｎ型ＧａＮ層と前記発光層との間に設けられたｎ型ＧａＮからなる第１のガイド層と、前記発光層上に設けられたｐ型ＡｌＧａＮからなるオーバーフロー防止層と、前記オーバーフロー防止層上に設けられたｐ型ＧａＮからなる第２のガイド層と、前記第２のガイド層上に設けられたｐ型ＧａＮからなるコンタクト層と、を備えていることを特徴とする請求項１または２記載の半導体発光素子。
  4. 前記半導体基板と前記発光層との間に設けられたｎ型ＧａＮ層と、前記ｎ型ＧａＮ層と前記発光層との間に設けられたｎ型ＡｌＧａＮからなる第１のクラッド層と、前記第１のクラッド層と前記発光層との間に設けられたｎ型ＧａＮからなる第１のガイド層と、前記発光層上に設けられたｐ型ＡｌＧａＮからなるオーバーフロー防止層と、前記オーバーフロー防止層上に設けられた前記ｐ型ＧａＮからなる第２のガイド層と、前記第２のガイド層上に設けられたｐ型ＡｌＧａＮからなる第２のクラッド層と、前記第２のクラッド層上に設けられたｐ型ＧａＮからなるコンタクト層と、を備えていることを特徴とする請求項１または２記載の半導体発光素子。
  5. 上面が傾斜面である凸部と、前記凸部の両側に形成され前記凸部よりも幅が狭く底面が前記凸部の前記上面よりも深い位置にある凹部とを表面に有する半導体基板上に窒化物系半導体からなる発光層を形成する工程、
    を備え、
    前記発光層は、ＩｎＧａＮからなる多重量子井戸構造を有し、前記発光層の、前記傾斜面の高い領域に形成された第１部分は、低い領域に形成された第２部分に比べてＩｎの組成が多く、前記凹部は、幅が２０μｍ以上１００μｍ以下で、深さが５μｍ以上５０μｍ以下であり、前記凸部は、幅が２００μｍ以上１ｍｍ以下であり、前記傾斜面の傾斜角度が０．１度以上４５度以下であり、前記傾斜角度は０．２度以上０．４度以下であることを特徴とする半導体発光素子の製造方法。
JP2007078719A 2007-03-26 2007-03-26 半導体発光素子およびその製造方法ならびに発光装置 Expired - Fee Related JP5032171B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007078719A JP5032171B2 (ja) 2007-03-26 2007-03-26 半導体発光素子およびその製造方法ならびに発光装置
US12/037,358 US7863637B2 (en) 2007-03-26 2008-02-26 Semiconductor light emitting element, method for manufacturing the same, and light emitting device
US12/955,620 US8004004B2 (en) 2007-03-26 2010-11-29 Semiconductor light emitting element, method for manufacturing the same, and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078719A JP5032171B2 (ja) 2007-03-26 2007-03-26 半導体発光素子およびその製造方法ならびに発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011185180A Division JP5543946B2 (ja) 2011-08-26 2011-08-26 半導体発光素子および発光装置

Publications (2)

Publication Number Publication Date
JP2008243904A JP2008243904A (ja) 2008-10-09
JP5032171B2 true JP5032171B2 (ja) 2012-09-26

Family

ID=39792643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078719A Expired - Fee Related JP5032171B2 (ja) 2007-03-26 2007-03-26 半導体発光素子およびその製造方法ならびに発光装置

Country Status (2)

Country Link
US (2) US7863637B2 (ja)
JP (1) JP5032171B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
JP5603546B2 (ja) * 2008-10-22 2014-10-08 パナソニック株式会社 半導体発光素子および発光装置
JP5265404B2 (ja) * 2009-02-04 2013-08-14 パナソニック株式会社 窒化物半導体発光素子およびその製造方法
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
DE112010003700T5 (de) 2009-09-18 2013-02-28 Soraa, Inc. Power-leuchtdiode und verfahren mit stromdichtebetrieb
KR20110056866A (ko) * 2009-11-23 2011-05-31 삼성전자주식회사 질화물 발광소자 및 그 제조방법
JP4991834B2 (ja) 2009-12-17 2012-08-01 シャープ株式会社 車両用前照灯
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
JP5232815B2 (ja) 2010-02-10 2013-07-10 シャープ株式会社 車両用前照灯
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
US8733996B2 (en) 2010-05-17 2014-05-27 Sharp Kabushiki Kaisha Light emitting device, illuminating device, and vehicle headlamp
JP2011243369A (ja) * 2010-05-17 2011-12-01 Sharp Corp 発光装置、照明装置および車両用前照灯
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US9816677B2 (en) 2010-10-29 2017-11-14 Sharp Kabushiki Kaisha Light emitting device, vehicle headlamp, illumination device, and laser element
JP5648475B2 (ja) * 2010-12-28 2015-01-07 信越半導体株式会社 発光素子
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
JP6115092B2 (ja) * 2011-11-17 2017-04-19 サンケン電気株式会社 半導体発光装置及び半導体発光装置の製造方法
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
CN104247052B (zh) * 2012-03-06 2017-05-03 天空公司 具有减少导光效果的低折射率材料层的发光二极管
US8867582B2 (en) * 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US9008138B2 (en) * 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012103160A1 (de) * 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101957816B1 (ko) * 2012-08-24 2019-03-13 엘지이노텍 주식회사 발광 소자
CN111223973B (zh) * 2012-09-07 2023-08-22 首尔伟傲世有限公司 发光二极管阵列
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
JP2014187325A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体発光装置及びその製造方法
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
JP2013229638A (ja) * 2013-08-12 2013-11-07 Toshiba Corp 半導体発光素子および発光装置
JP6301097B2 (ja) * 2013-10-01 2018-03-28 シチズン電子株式会社 半導体発光装置
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
TWI587548B (zh) * 2015-09-07 2017-06-11 隆達電子股份有限公司 發光二極體封裝件
JP6846913B2 (ja) * 2016-11-11 2021-03-24 日本碍子株式会社 広波長域発光素子および広波長域発光素子の作製方法
CN111628056B (zh) * 2020-06-05 2023-03-21 湘能华磊光电股份有限公司 一种提升晶体质量的led多量子阱层生长方法
JP7448626B1 (ja) 2022-12-23 2024-03-12 日機装株式会社 窒化物半導体発光素子の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056236A (ja) * 1996-08-08 1998-02-24 Toyoda Gosei Co Ltd ３族窒化物半導体レーザ素子
JP2000183460A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体素子およびその製造方法
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
US7053420B2 (en) * 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP4854133B2 (ja) * 2001-05-11 2012-01-18 シャープ株式会社 窒化物半導体レーザ素子とこれを含む光学装置
JP4106906B2 (ja) * 2001-12-26 2008-06-25 ソニー株式会社 半導体レーザー素子及び半導体レーザー素子の製造方法
JP3756831B2 (ja) 2002-03-05 2006-03-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
JP2005322698A (ja) * 2004-05-06 2005-11-17 Denso Corp 半導体レーザ素子およびその製造方法
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
US20080135868A1 (en) * 2004-10-01 2008-06-12 Mitsubishi Cable Industries, Ltd. Nitride Semiconductor Light Emitting Element and Method for Manufacturing the Same
JP4772314B2 (ja) * 2004-11-02 2011-09-14 シャープ株式会社 窒化物半導体素子
JP2006332269A (ja) * 2005-05-25 2006-12-07 Toyoda Gosei Co Ltd 発光装置

Also Published As

Publication number Publication date
US7863637B2 (en) 2011-01-04
US20110068360A1 (en) 2011-03-24
JP2008243904A (ja) 2008-10-09
US20080237569A1 (en) 2008-10-02
US8004004B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
JP5032171B2 (ja) 半導体発光素子およびその製造方法ならびに発光装置
KR101451036B1 (ko) 반도체 발광 소자
US6876009B2 (en) Nitride semiconductor device and a process of manufacturing the same
US9048385B2 (en) Nitride semiconductor light emitting diode
JP5083817B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5788046B2 (ja) 半導体発光素子
US20050082544A1 (en) Nitride semiconductor device, and its fabrication process
JP2012195321A (ja) 半導体発光素子
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20130058406A (ko) 반도체 발광소자
JP5740350B2 (ja) 半導体発光素子
JP4325160B2 (ja) 窒化物半導体発光素子
JP2003051610A (ja) Ｌｅｄ素子
JP5075298B1 (ja) 窒化物系半導体発光素子およびその製造方法
JP2012244165A (ja) 半導体発光素子
WO2017127958A1 (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
JP5543946B2 (ja) 半導体発光素子および発光装置
JP2009123836A (ja) 窒化物半導体発光素子
WO2011101929A1 (ja) 半導体発光装置及びその製造方法
JP2013229638A (ja) 半導体発光素子および発光装置
JP2014170977A (ja) 発光装置
JP2013033921A (ja) 窒化物系発光ダイオード素子およびその製造方法
JP4982625B1 (ja) 半導体発光素子
JP6010169B2 (ja) 半導体発光素子
TW202412339A (zh) 用於將發光二極體晶片調光的金屬層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R151 Written notification of patent or utility model registration

Ref document number: 5032171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees