JP2006066449A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2006066449A
JP2006066449A JP2004243981A JP2004243981A JP2006066449A JP 2006066449 A JP2006066449 A JP 2006066449A JP 2004243981 A JP2004243981 A JP 2004243981A JP 2004243981 A JP2004243981 A JP 2004243981A JP 2006066449 A JP2006066449 A JP 2006066449A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
electrode
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004243981A
Other languages
English (en)
Inventor
Atsushi Miyagaki
篤 宮垣
Kazuyoshi Furukawa
和由 古川
Yasuharu Sugawara
保晴 菅原
Mayumi Kamura
まゆみ 加村
Hidefumi Yasuda
秀文 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004243981A priority Critical patent/JP2006066449A/ja
Priority to TW094128041A priority patent/TWI270221B/zh
Priority to US11/208,654 priority patent/US20060043399A1/en
Publication of JP2006066449A publication Critical patent/JP2006066449A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 活性層から放出される光の取り出し効率を改善した半導体発光素子を提供することを目的とする。
【解決手段】 発光層と金属電極との間にコンタクト層を選択的に設けることにより、オーミック接触と光反射とを両立させる。また、基板と電極との界面に反応抑制膜を選択的に設けることより、オーミック接触と光反射とを両立させる。また、基板の裏面に段差を設け、その側面において電極を接触させることにより、オーミック接触と光反射とを両立させる。
【選択図】 図１

Description

本発明は、半導体発光素子に関し、特に、活性層から放出される光の取り出し効率を改善した半導体発光素子に関する。
ＬＥＤ（light emitting diode）やＬＤ（laser diode）などの半導体発光素子は、各種の発光波長が得られ、小型で発光効率が高く、寿命も長いことから、表示装置、照明装置、通信装置、センサなどに広く利用されている。
図４３は、ＬＥＤの断面構造の一例を表す模式図である。
ｎ型ＧａＡｓからなる半導体基板６０１の上に、ＩｎＧａＡｌＰ系化合物半導体からなり、活性層６０４をその活性層６０４よりバンドギャップの大きいｎ型クラッド層６０３およびｐ型クラッド層６０５により挟持する発光層形成部６１１が設けられている。また、発光層形成部６１１上にはウインドウ（窓）層６０６が設けられ、さらにウインドウ層６０６の上には保護層６１０が設けられている。ｐ型ＧａＡｓからなるコンタクト層６０７の上には、ｐ側電極６０８が設けられ、半導体基板６０１の裏面側にはｎ側電極６０９が設られている。
このＬＥＤにおいては、活性層６０４の上下にバンドギャップの大きいクラッド層６０３及び６０５を設けたいわゆる「ダブルヘテロ構造」とすることにより、活性層６０４に効率よくキャリアを閉じこめて、高い効率で発光を生じさせることができる。
特開２００２−３５３５０２号公報
しかし、図４３に例示したような半導体発光素子の場合、活性層６０４から放出された光の取り出し効率が必ずしも十分に高くはなかった。
すなわち、ＧａＡｓ基板６０１はＩｎＧａＡｌＰ活性層６０４よりもバンドギャップが小さいために、ＩｎＧａＡｌＰ活性層６０４から矢印Ａの方向に放出された光は、ＧａＡｓ基板６０１において吸収されてしまうために外部に取り出すことができない。また、ｐ型ＧａＡｓからなるコンタクト層６０７もＩｎＧａＡｌＰ活性層６０４よりもバンドギャップが小さく、また、高い濃度にドーピングされたり、電極６０８の一部と合金化しているために吸収率が大きい。このため、活性層６０４から矢印Ｂの方向に放出された光も、コンタクト層６０７において吸収され外部に取り出すことができない。
上述の如く、従来のＬＥＤにおいては、活性層６０４から放出された光の取り出し効率には改善の余地があった。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、活性層から放出される光の取り出し効率を改善した半導体発光素子を提供することにある。
上記課題を解決するために、本発明の一態様によれば、基板と、前記基板の上に設けられた発光層と、前記発光層の上に設けられた電極と、前記発光層と前記電極との間に選択的に設けられたコンタクト層と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明の一態様によれば、第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、前記基板の前記第２の主面上に選択的に埋設され前記第２の主面と略同一平面を形成する表面を有するオーミック電極と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明の一態様によれば、第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、前記基板の前記第２の主面上に設けられた電極と、前記基板の前記第２の主面と前記電極との間に選択的に設けられ、前記基板と前記電極との反応を抑制する反応抑制膜と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明の一態様によれば、第１の主面と、段差を有する第２の主面とを有し、第１の波長帯の光に対する透光性を有する基板と、前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、前記基板の前記第２の主面における前記段差の底面、側面、上面のうち、前記段差の側面に選択的に接して設けられた電極と、前記基板の前記第２の主面の前記段差の底面と上面に接して設けられた反応抑制膜と、を備えたことを特徴とする半導体発光素子が提供される。
本発明によれば、発光層から放出される光の取り出し効率を改善した半導体発光素子を提供することができ、産業上のメリットは多大である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、この半導体発光素子は、同図（ａ）に表したように、基板１２の上に、光反射層１６、発光層１４がこの順に積層された構造を有する。基板１２は、発光層１４から放出される光に対して不透明な材料により形成されている。また、後に詳述するように、発光層１４は、発光が生ずる活性層２０の他に、例えば、クラッド層や電流拡散層などを適宜含む層である。
発光層１４の上には、コンタクト層２６と電極１４０が設けられている。また、基板１２の裏面側には、電極１４２が設けられている。電極１４０及び１４２のいずれか一方がｐ側電極であり、他方がｎ側電極である。
本実施形態においては、まず、基板１２の上に光反射層１６を設けることにより、基板１２における光の吸収による損失を抑制できる。すなわち、図１（ａ）に例示した如く発光層１４から下方に放出された光Ｌ１は、光反射層１６により反射され、素子の側面あいるは上面を介して外部に取り出すことが可能である。その結果として、基板１２の吸収による損失を抑制して、光の取り出し効率を上げることができる。発光層１４から放出される光のうちの約半分が光Ｌ１の如く下方すなわち基板１２の方向に進むことを考慮すると、光反射層１６による光取り出し効率の改善効果は大である。
光反射層１６は、例えば、互いに屈折率が異なる２種類の半導体層を交互に積層させたＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）を用いることができる。
さらに、本実施形態においては、コンタクト層２６が、発光層１４と電極１４０との間において連続的には設けられていない。すなわち、発光層１４とｐ側電極１４０との間には、コンタクト層２６が介在する部分と、コンタクト層２６が介在しない部分と、がある。
コンタクト層２６は、電極１４０の接触抵抗を下げるために、バンドキャップの小さい半導体により形成する必要がある。また、コンタクト層２６におけるドーパントの濃度を高くする必要があり、さらに、熱処理（シンター）によって電極１４０と合金化させる場合も多い。このため、コンタクト層２６は、発光層１４から放出される光に対する吸収率が高く、素子の内部で光吸収による損失が生じやすいという問題がある。
これに対して、本実施形態においては、コンタクト層２６を不連続に設けることにより、光の吸収による損失を抑制するとともに、電極１４０により反射させて外部に取り出すことができる。
図１（ｂ）は、図１（ａ）の破線Ａの部分を拡大した断面図である。コンタクト層２６が設けられている部分においては、電極１４０の接触抵抗が効果的に下げられ、電流を効率的に流すことができる。一方、コンタクト層２６が設けていない部分では、電極１４０と発光層１４とが接触している。発光層１４の最上層の材料を適宜選択することにより、コンタクト層２６と比較して、電極１４０との反応を抑制できる。その結果として、電極１４０との界面において鏡面状態が形成されやすい。発光層１４から上方に放出された光Ｌ２は、コンタクト層２６が設けていない部分においては、同図に矢印で表したように反射され、素子の外部に取り出すことが可能となる。
図２乃至図６は、本実施形態におけるコンタクト層２６の平面形態を例示する模式図である。すなわち、コンタクト層２６は、図２に例示した如く、略四角形のアイランド状に形成してもよく、図３に例示した如く、略円形のアイランド状に形成してもよい。また、図４に例示した如く、一方向に延在する略ストライプ状に形成してもよく、図５に例示したように、格子状に形成してもよく、図６に例示した如く、略同心円状の円環状に形成してもよい。
これらいずれの場合も、コンタクト層２６のパターン形状の加工は、ＲＩＥ（Reactive Ion Etching）などのドライエッチングや、エッチング液によるウェットエッチングなどを用いて実施できる。そして、コンタクト層２６をこれらのパターン形状に加工することにより、電極１４０のオーミック接触を維持しつつ、コンタクト層２６による光の吸収を抑制して光の取り出し効率を改善できる。
図７は、本実施形態のもうひとつの半導体発光素子の構造を表す模式図である。図７以降の図については、それまでに前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
この半導体発光素子においては、発光層１４から放出される光に対して透明な基板３２が設けられている。すなわち、典型的には、発光層１４に含まれている活性層２０から放出される光の波長と比較して、より大きな光学バンドギャップを有する材料によって基板３２が形成されている。
活性層２０から下方に放射された光Ｌ１は基板３２を透過し、素子の側面などから外部に取り出すことができる。その結果として、光の取り出し効率を改善できる。さらに、本具体例においても、発光層１４と電極１４０との間にＧａＡｓコンタクト層２６が不連続に設けられている。図７（ｂ）に表したように、発光層１４から上方に放射された光Ｌ２の一部は、コンタクト層２６が介在しない部分において電極１４０により反射され、素子の外部に取り出すことが可能となる。その結果として、光Ｌ２の吸収による損失を低減し、取り出し効率を改善できる。本実施形態は、反射した光を基板３２を透過させて取り出せるため、図１の第１の実施形態に比べて、より効果が大きい。
以下、本実施形態の半導体発光素子について、具体例を参照しつつ、より詳細に説明する。
図８は、本実施形態の第１の具体例の半導体発光素子の断面構造を例示する模式図である。
すなわち、この半導体発光素子は、ｎ型ＧａＡｓ基板１２の上に、光反射層１６、ｎ型ＩｎＡｌＰクラッド層１８、ＩｎＧａＡｌＰ活性層２０、ｐ型ＩｎＡｌＰクラッド層２２、ｐ型ＩｎＧａＡｌＰ電流拡散層２４をこの順に積層した構造を有する。
ＩｎＧａＡｌＰ電流拡散層２４の上には、ｐ型ＧａＡｓコンタクト層２６とｐ側電極１４０が設けられている。また、基板１２の裏面側には、ｎ側電極１４２が設けられている。ｐ側電極１４０としては、例えば、コンタクト層２６の側から順に、Ａｕ（５０ｎｍ）／ＡｕＺｎ（２００ｎｍ）／Ｍｏ（１５０ｎｍ）／Ａｕ（１５０ｎｍ）／Ｍｏ（５０ｎｍ）／Ａｕ（６００ｎｍ）なる積層構造とすることができる。また、ｎ側電極１４２としては、例えば、基板１２から順に、ＡｕＧｅ（２５０ｎｍ）／Ｍｏ（１５０ｎｍ）／ＡｕＧｅ（２５０ｎｍ）／Ａｕ（３００ｎｍ）なる積層構造とすることができる。なお、このような電極１４２の表面に、さらにＡｕ（１００ｎｍ）を介してＡｕＳｎ（１０００ｎｍ）共晶ハンダ層を設けてもよい。
ＧａＡｓ基板１２は、ＩｎＧａＡｌＰ活性層２０から放出される光に対して不透明である。これに対して、本具体例においては、まず、ＧａＡｓ基板１２の上に光反射層１６を設けることにより、基板１２における光の吸収による損失を抑制できる。すなわち、図８（ａ）に例示した如く活性層２０から下方に放出された光Ｌ１は、光反射層１６により反射され、素子の側面あいるは上面を介して外部に取り出すことが可能である。その結果として、ＧａＡｓ基板１２の吸収による損失を抑制して、光の取り出し効率を上げることができる。
光反射層１６は、例えば、ＩｎＡｌＰとＩｎＧａＡｌＰ（Ａｌ混晶比０．３）とを交互に積層させたＤＢＲとすることができる。
さらに、本具体例においては、ｐ型ＧａＡｓコンタクト層２６を不連続に設けることにより、光の吸収による損失を抑制するとともに、ｐ側電極１４０により反射させて外部に取り出すことができる。
図８（ｂ）は、図８（ａ）の破線Ａの部分を拡大した断面図である。コンタクト層２６が設けられている部分においては、ｐ側電極１４０の接触抵抗が効果的に下げられ、電流を効率的に流すことができる。一方、コンタクト層２６が設けていない部分では、ｐ側電極１４０と電流拡散層２４とが接触している。電流拡散層２４は、ＩｎＧａＡｌＰなどにより形成されるため、コンタクト層２６と比較すると、電極１４０とは反応しにくい。その結果として、ｐ側電極１４０との界面において鏡面状態が形成されやすい。活性層２０から上方に放出された光Ｌ２は、コンタクト層２６が設けていない部分においては、同図に矢印で表したように反射され、素子の外部に取り出すことが可能となる。なお、電流拡散層２４をＡｌＧａＡｓなどにより形成すると、ｐ側電極１４０との反応をさらに抑制でき、より反射率の高い鏡面状態を形成できる。
図９は、本実施形態の第２の具体例の半導体発光素子の断面構造を表す模式図である。 また、図１０は、この半導体発光素子を上方から眺めた平面図である。
本具体例においては、ｐ側電極１４０の周囲に、これと電気的に接続された細線電極１４１が設けられている。細線電極１４１と電流拡散層２４との間にはｐ側コンタクト層２６が設けられている。このような細線電極１４１を設けることにより、半導体層へのオーミック接触をさらに確実に確保できる。
素子の中央に設けられた電極１４０は、ワイアを接続するボンディング・パッドとして用いることができる。そして本具体例によれば、その周囲に細線電極１４１を設けることによりオーミック接触をさらに改善しつつ、ボンディング・パッドとなる電極１４０の下においては、オーミック接触と光の反射とをバランスさせることができる。大面積を占めるボンディング・パッド電極１４０の下においても活性層２０に電流を注入して発光させることにより、発光効率を上げることが可能となる。さらに、この電極１４０の下において発光を反射させることにより、光の取り出し効率を上げることができる。その結果として、従来よりも輝度を大幅に向上させた半導体発光素子を提供できる。
図１１（ａ）は、本実施形態の第３の具体例の半導体発光素子の断面構造を表す模式図であり、同図（ｂ）は、同図（ａ）のＡの部分の拡大図である。
本具体例においては、ＧａＡｓ基板の代わりに、ｐ型ＧａＰ基板３２が設けられている。ＧａＰは、ＩｎＧａＡｌＰ活性層２０から放出される光に対して透明なので、吸収による損失を解消できる。後に実施例を参照して詳述するように、ＧａＰ基板３２の上にＩｎＧａＡｌＰ系化合物半導体層を直接エピタキシャル成長させることは困難であるので、一旦、ＧａＡｓ基板の上にｎ型ＧａＡｓコンタクト層２６、ｎ型ＩｎＧａＡｌＰ電流拡散層２５、ｎ型ＩｎＡｌＰクラッド層１８、ＩｎＧａＡｌＰ活性層２０、ｐ型ＩｎＡｌＰクラッド層２２までの積層構造をエピタキシャル成長させ、さらに、ＩｎＧａＰ接着層３４を形成する。しかる後に、ＩｎＧａＰ接着層３４の上にウェーハ接着によってｐ型ＧａＰウェーハを貼り合わせ、ＧａＡｓ基板をエッチングなどによって除去することによって、本具体例の積層構造を形成できる。
本具体例によれば、活性層２０から下方に放射された光Ｌ１はＧａＰ基板３２を透過し、素子の側面などから外部に取り出すことができる。その結果として、光の取り出し効率を改善できる。さらに、本具体例においても、ｎ型電流拡散層２５とｎ側電極１４０との間にｎ型ＧａＡｓコンタクト層２６が不連続に設けられている。図９（ｂ）に表したように、活性層２０から上方に放射された光Ｌ２の一部は、コンタクト層２６が介在しない部分において反射され、素子の外部に取り出すことが可能となる。その結果として、光Ｌ２の吸収による損失を低減し、取り出し効率を改善できる。
図１２（ａ）は、本実施形態の第４の具体例の半導体発光素子の断面構造を例示する模式図であり、同図（ｂ）は、同図（ａ）のＡの部分の拡大図である。
本具体例の半導体発光素子は、ＧａＮ（窒化ガリウム）系のフリップチップ型発光素子である。すなわち、ｎ型ＧａＮ基板４２の上に、光反射層４６、ｎ型ＧａＡｌＮクラッド層４８、ＧａＡｌＮ活性層５０、ｐ型ＧａＡｌＮクラッド層５２、ｐ型ＧａＡｌＮ電流拡散層５４をこの順に積層した構造を有する。
ＧａＡｌＮ電流拡散層５４の上には、ｐ型ＩｎＧａＮコンタクト層５６とｐ側電極１４０が設けられている。また、ｎ型ＧａＮ基板４２の一部が露出され、その表面にｎ側電極１４２が設けられている。
本具体例においても、光反射層４６を設けることにより、活性層５０から下方に放出された光Ｌ１を反射させて素子の側面や上面から取り出すことができる。またさらに、電流拡散層５４とｐ側電極１４０との間にｐ型ＩｎＧａＮコンタクト層５６を不連続に設けることにより、図１２（ｂ）に表したように、活性層５０から上方に放射された光Ｌ２の一部は、コンタクト層５６が介在しない部分において反射され、素子の外部に取り出すことが可能となる。その結果として、光Ｌ２の吸収による損失を低減し、取り出し効率を改善できる。
なお、本具体例における基板４２、光反射層４６、クラッド層４８及び５２、活性層５０、電流拡散層５４及びコンタクト層５６は、いわゆる窒化ガリウム系の化合物の中から適宜選択した材料により形成できる。すなわち、ＩｎＧａＡｌＮを主成分とした化合物半導体の組成を適宜調節することにより半導体発光素子を形成できる。またさらに、このような半導体発光素子から放出される１次光を波長変換する蛍光体（図示せず）を素子の表面などに設けてもよい。例えば、活性層５０から青色あるいは紫外線が放出される場合、その１次光を受けて、赤色、緑色及び青色の２次光をそれぞれ放出する蛍光体を設ければ、白色光を放出する半導体発光素子が得られる。
（第２の実施の形態）
次に、本発明の第２の実施の形態として、透明基板の裏面側に電極を選択的に埋め込んだ半導体発光素子について説明する。
図１３は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、この半導体発光素子は、基板３２と、その上に設けられた発光層１４と、を有する。基板３２は、発光層１４から放出される光に対して透明な材料からなる。発光層１４の上には、電極１４０が設けられ、一方、基板３２の裏面側には、電極１４２が選択的に埋め込まれている。本実施形態においても、電極１４０及び１４２のいずれか一方はｐ側電極であり、他方はｎ側電極である。
本実施形態においては、まず、基板３２を発光層１４から放出される光に対して透明な材料により形成することにより、基板３２の側面からも光を取り出すことができる。すなわち、発光層１４から下方に放出された光Ｌ３は、基板３２を介してその側面から外部に出射するので、光の取り出し効率を上げることができる。
また、本実施形態においては、電極１４２を基板３２の裏面に選択的に設けることにより、基板３２の裏面における光の吸収を低減できる。すなわち、多くの場合に、電極１４２には、基板３２に対するオーミック接触を得るために、ドーパントを含有させる。このドーパントは基板３２に拡散して高濃度領域を形成する。またさらに、熱処理（シンター）などによって、電極１４２と基板３２とを合金化させる場合も多い。このような高濃度領域や合金化領域は、発光層１４から放出された光を吸収するため、損失が生ずる。
これに対して、本実施形態によれば、電極１４２を選択的に設けることにより、それ以外の部分において高濃度領域や合金化領域の形成を防ぐことができる。その結果として、基板３２の裏面側で光の反射率が向上する。つまり、発光層１４から下方に放出された光Ｌ１を基板３２の裏面において反射させ、素子の側面や上面から取り出すことができる。
またさらに、本実施形態によれば、電極１４２を埋め込むことによって、素子の裏面側を平坦にし、実装部材に対する熱接触を改善できる。
図１４は、本発明者が本発明に至る過程で検討した比較例の半導体発光素子の断面構造を表す模式図である。すなわち、この発光素子においては、電極１４２が基板３２に埋め込まれておらず、裏面側に突出するように設けられている。
図１５は、本実施形態及び比較例の半導体発光素子を実装部材にマウントした状態を例示する模式断面図である。これら半導体発光素子は、ハンダや導電性接着剤などによって、リードフレームやステム、基板などの実装部材５００にマウントされる。
比較例の場合、図１５（ｂ）に表したように、電極１４２の厚みに対応して素子の裏面に段差が形成されるため、基板３２と実装部材５００との熱接触が十分ではない領域が形成されやすい。すなわち、半導体発光素子から実装部材５００に対する熱の放出は、同図に矢印Ｈで表したように、電極１４２の付近のみに限定される場合がある。熱接触が低下すると、半導体発光素子の温度が上昇して発光効率が低下したり、発光波長がずれたり、寿命など信頼性が低下する場合がある。これらの問題は、特に高出力型のＬＥＤなどの発光素子において顕著となる。
これに対して、本実施形態によれば、電極１４２を基板３２に埋め込んでいるので、図１５（ａ）に例示した如く基板３２の裏面はほぼ全面に亘って実装部材５００と接触し、熱接触を改善できる。すなわち、同図に矢印Ｈで表したように、基板３２の全面に亘って放熱を生じさせることができる。その結果として、素子の温度上昇を抑制し、初期特性も信頼性も向上できる。
図１６は、本実施形態のもうひとつの半導体発光素子の断面構造を表す模式図である。
すなわち、この半導体発光素子の場合、電極１４２が基板３２の裏面側に選択的に埋め込まれ、さらに、基板３２の裏面に導電性反射膜１５０が設けられている。導電性反射膜１５０は、例えば金（Ａｕ）などの金属により形成できる。
導電性反射膜１５０を設けることにより、熱接触を改善するのみならず、発光層１４から放出された光Ｌ１に対する反射率を改善し、光の取り出し効率をさらに高くできる。光Ｌ１に対する反射率を高くするためには、導電性反射膜１５０は、基板３２との反応性が過度に高くない材料により形成することが望ましい。
以上、図１３乃至図１６を参照しつつ説明した本実施形態の半導体発光素子は、各種の材料系からなる発光素子に適用できる。例えば、図１１に関して前述したＩｎＧａＡｌＰ系発光素子や、図１２に関して前述したＧａＮ系発光素子などの各種の材料からなるものに適用できる。
以下、本実施形態をＩｎＧａＡｌＰ系発光素子に適用した場合を例に挙げて、その製造方法について説明する。
図１７乃至図１９は、本実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。
まず、図１７（ａ）に表したように、ｎ型ＧａＡｓ基板９２の上に、ＩｎＡｌＰエッチング停止層９４、ＧａＡｓコンタクト層２６、ＩｎＧａＡｌＰ電流拡散層２５、ｎ型ＩｎＡｌＰクラッド層１８、ＩｎＧａＡｌＰ活性層２０、ｐ型ＩｎＡｌＰクラッド層２２、ＩｎＧａＰ接着層３４、ＩｎＡｌＰカバー層９６を成長させる。ｎ型ＧａＡｓ基板９２としては、例えば、直径３インチ、厚さ３５０μｍ、シリコン（Ｓｉ）ドープでキャリア濃度は約１×１０１８／ｃｍ３ の鏡面仕上げのものを用いることができる。
エッチング停止層９４の厚みは、０．２μｍとすることができる。ＧａＡｓコンタクト層２６は、厚さ０．０２μｍで、キャリア濃度は１×１０１８／ｃｍ３である。ＩｎＧａＡｌＰ電流拡散層２５は、Ａｌ組成が０．３のＩｎＧａＡｌＰからなり、厚さ１．５μｍとすることができる。ｎ型クラッド層１８は、Ａｌ組成が０．６のＩｎＧａＡｌＰからなり、厚さ０．６μｍとすることができる。活性層２０は、Ａｌ組成０．４のＩｎＧａＡｌＰからなり、厚さ０．４μｍとすることができる。ｐ型クラッド層２２は、Ａｌ組成０．６のＩｎＧａＡｌＰからなり、厚さ０．６μｍとすることができる。ＩｎＧａＰ接着層３４の厚さは０．１μｍで、ＩｎＡｌＰカバー層９６の厚さは０．１５μｍとすることができる。
次に、このエピタキシャルウェーハを界面活性剤で洗浄し、容積比でアンモニア１、過酸化水素水１５の混合液に浸漬し、ＧａＡｓ基板９２の裏面側をエッチングして、エピタキシャルウェーハの裏面に付着したエピタキシャル成長の際の反応生成物などを除去する。
次に、エピタキシャルウェーハを再度界面活性剤で洗浄した後、リン酸で最表面のＩｎＡｌＰカバー層９６を除去し、ＩｎＧａＰ接着層３４を露出させる。。
しかる後に、図１７（ｂ）に表したように、ＧａＰ基板３２を貼り合わせる。以下、直接接着の工程を詳しく説明する。
ＧａＰ基板３２としては、例えば、直径３インチ、厚さ３００μｍ、ｐ型の鏡面仕上げのものを使用した。接着界面の電気抵抗を下げるために、ＧａＰ基板３２の表面に高濃度層を形成してもよい。直接接着の前処理として、ＧａＰ基板３２を界面活性剤で洗浄し、希弗酸に浸漬して表面の自然酸化膜を除去し、水洗をした後スピナで乾燥させる。また、エピタキシャルウェーハは、表面のカバー層９６を除去した後、ＧａＰ基板３２と同じく酸化膜除去のため希弗酸処理を行い、水洗とスピナ乾燥を行なう。これらの前処理は、すべてクリンルーム内の清浄な雰囲気下で行うことが望ましい。
次に、前処理を終えたエピタキシャルウェーハを、ＩｎＧａＰ接着層３４を上向きに置き、その上にＧａＰ基板３２を、鏡面が下向きになるように乗せ、室温で密着させる。
次に、直接接着の最終工程として、室温で密着しているウェーハを石英ボートに立てて並べ、拡散炉内に入れ熱処理を行う。熱処理温度は８００℃、時間は１時間、雰囲気は水素を１０％含むアルゴンとすることができる。この熱処理により、ＧａＰ基板３２とＩｎＧａＰ接着層３４とが一体化し、接着が完了する。
次に、図１７（ｃ）に表したように、エピタキシャルウェーハのＧａＡｓ基板９２を除去する。すなわち、接着したウェーハをアンモニアと過酸化水素水の混合液に浸漬し、ＧａＡｓ基板９２を選択的にエッチングした。このエッチングは、ＩｎＡｌＰエッチング停止層９４で停止する。次いで、７０℃のリン酸でエッチングを行い、ＩｎＡｌＰエッチング停止層９４を選択的に除去する。
以上の工程により、図１８（ａ）に表したように、ＧａＰ透明基板３２の上にＩｎＧａＡｌＰ発光層１４が設けられたＬＥＤ用接着基板が得られる。
次に、図１８（ｂ）に表したように、ＧａＰ基板３２の裏面側にマスク４００を設ける。マスク４００は、電極を設けるべき部分に開口を有する。この開口は、例えば、直径５０μｍの円形であり、縦横１００μｍピッチで設けることができる。マスク４００の材料としては、例えばＣＶＤ（chemical vapor deposition）により形成したＳｉＯ２を用いることができる。
次に、図１８（ｃ）に表したように、ＲＩＥ（reactive ion etching）でＧａＰ基板３２の裏面に溝Ｇを形成する。溝の深さは、例えば１．５μｍとすることができる。
次に、図１９（ａ）に表したように、ＧａＰ基板３２の裏面側に、電極材料をスパッタや蒸着により形成する。電極材料としては、例えば、金（Ａｕ）に５％の亜鉛（Ｚｎ）を含む金属を用いることができる。また、電極材料の厚みは、溝Ｇの深さと同じとする。
次に、図１９（ｂ）に表したように、フッ化アンモニウムを用いてマスク４００を除去する。その結果、マスク４００の上に堆積した電極材料はマスクと一緒に除去され、図１９（ｂ）に表したように、電極１４２がＧａＰ基板３２の裏面側に埋め込まれた構造のウェーハが得られる。
次に、図１９（ｃ）に表したように、ＧａＰ基板３２の裏面側に、金（Ａｕ）などを堆積して導電性反射膜１５０を形成し、また、発光層１４の上には電極１４０を形成し、ダイシングなどの方法によりチップを分離すると本実施形態の半導体発光素子が得られる。
（第３の実施の形態）
次に、本発明の第３の実施の形態として、透明基板の裏面側に反応抑制膜を設けた半導体発光素子について説明する。
図２０は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、この半導体発光素子も、基板３２と、その上に設けられた発光層１４と、を有する。基板３２は、発光層１４から放出される光に対して透明な材料からなる。発光層１４の上には、電極１４０が設けられ、一方、基板３２の裏面側には、反応抑制膜１６０が選択的に設けられ、さらに電極１４２が積層されている。つまり、基板３２と電極１４２との間には、反応抑制膜１６０が介在する部分と、介在しない部分と、が設けられている。本実施形態においても、電極１４０及び１４２のいずれか一方はｐ側電極であり、他方はｎ側電極である。
反応抑制膜１６０は、例えば、酸化シリコンや酸窒化シリコンなどからなり、基板３２と電極１４２との反応を抑止する役割を有する。すなわち、基板３２に対して電極１４２が直接接触すると、電極１４２に含有されるドーパント成分が基板３２に拡散して高濃度領域が形成されたり、電極１４２と基板３２とが合金化して合金化領域が形成される場合が多い。これら高濃度領域や合金化領域は、発光層１４から放出される光を吸収するために、損失が生ずる。
これに対して、本実施形態によれば、反応抑制膜１６０を部分的に介在させることにより、電流の注入経路を維持しつつ、基板３２の裏面において光の吸収を抑止し、光の取り出し効率を上げることができる。すなわち、図２０に表したように、反応抑制膜１６０が設けられていない部分においては、電極１４２を介して電流が注入される。一方、反応抑制膜１６０が設けられた部分においては、基板３２と電極１４２との反応は抑止されるので、光の吸収は生じない。そして、基板３２の裏面を鏡面状態に維持できるため、発光層１４から下方に放射された光Ｌ１を効率的に反射できる。光Ｌ１は、基板３２の裏面、反応抑制膜１６０の表面、あるいは電極１４２の表面の少なくともいずれかにおいて反射される。
反応抑制膜１６０を高い反射率を有する膜とした場合には、図２１に表したように、反応抑制膜１６０における反射が優勢となる。例えば、反応抑制膜１６０を、誘電体などのＤＢＲ（distributed brag reflector）や、モリブデン（Ｍｏ）、チタン（Ｔｉ）などにより形成することができる。
一方、反応抑制膜１６０を透明な材料により形成した場合には、図２２に表したように、電極１４２の表面における反射が優勢となる。例えば、反応抑制膜１６０を酸化シリコンや酸窒化シリコンなどにより形成した場合には、基板３２から反応抑制膜１６０を透過した光Ｌ１は、鏡面状態の電極１４２の表面で反射され、再び反応抑制膜１６０、基板３２を介して外部に取り出される。
また、反応抑制膜１６０を積層構造としてもよい。
図２３は、反応抑制膜１６０を積層構造とした具体例を表す要部拡大断面図である。
すなわち、本具体例の場合、反応抑制膜１６０は、高反射膜１６０Ａと拡散防止膜１６０Ｂとを積層させた構造を有する。高反射膜１６０Ａは、発光層１４からの発光を高い反射率で反射する役割を有する。一方、拡散防止膜１６０Ｂは、電極１４２に含有される亜鉛（Ｚｎ）などの成分が基板３２に拡散することを防ぐ役割を有する。このような積層構造を採用することにより、拡散や合金化を確実に阻止するとともに、高い反射率を得ることが容易となる。
一方、反応抑制膜１６０の平面的な形状やサイズ、配置関係については、図２〜図６に関して前述したようなパターン形状をはじめとして、適宜設定することができる。
例えば、図２４に例示した如く、遮光体となる電極１４０の形状やサイズに応じて、その下に反応抑制膜１６０を設けることができる。このようにすれば、発光層１４のうちで、電極１４０の下の部分で生ずる発光Ｌ１を反射させて外部に取り出すことができる。また、反応抑制膜１６０を高抵抗または絶縁性の材料により形成した場合には、電極１４０、１４２を介して素子内に注入される電流の分布を制御できる。すなわち、図２４のように反応抑制膜１６０を設けた場合には、電流を素子の周辺部に分散させ、電極１４０の直下における発光を抑制できる。その結果として、電極１４０の遮光による取り出し効率の損失を低減できる。
本実施形態における反応抑制膜１６０の材料としては、 基板３２や電極１４２との反応性が低いものであることが望ましい。そのような材料としては、例えば、各種の酸化物、窒化物、フッ化物などを挙げることができる。また、反応抑制膜１６０は、絶縁性でも導電性でも半導電性でもよい。例えば、窒化チタンや窒化タングステンなどのように、導電性の材料により形成することも可能である。
また、タングステンやモリブデンなどの基板材料と反応性が低い高融点金属を、反応抑制膜１６０の材料として用いることもできる。
次に、本実施形態の半導体発光素子の製造方法について説明する。
図２５及び図２６は、本実施形態の半導体発光素子の製造方法を表す工程断面図である。
まず、図２５（ａ）に表したように、基板３２の上に発光層１４が設けられた積層体を形成する。この具体的な工程は、例えば、図１７（ａ）乃至図１８（ａ）に関して前述した如くである。
しかる後に、図２５（ｂ）に表したように、基板３２の裏面に反応抑制膜１６０を形成する。例えば、反応抑制膜１６０として酸化シリコン膜を形成する場合には、ＣＶＤ法などにより形成できる。
次に、図２５（ｃ）に表したように、反応抑制膜１６０の上にマスク４２０を形成する。マスク４２０は、後に電極を基板３２に対して接触すべき部分に開口を有する。マスクとしては、例えば、フォトレジストなどを用いることができる。
次に、図２６（ａ）に表したように、マスク４２０の開口に露出する反応抑制膜１６０を除去する。この際には、例えば、ドライエッチングやウェットエッチングなどを適宜用いることができる。
次に、図２６（ｂ）に表したように、マスク４２０を除去する。
そして、図２６（ｃ）に表したように、反応抑制膜１６０の上から金属材料を堆積することにより、電極１４２を形成する。また、発光層１４の表面に電極１４０を形成する。熱処理（シンター）を適宜実施することにより、電極１４０、１４２が半導体層と接している部分に、高濃度領域や合金化領域を形成して、接触抵抗を下げることができる。この場合でも、反応抑制膜１６０が設けられた部分においては、基板３２と電極１４２との反応は抑制され、吸収率が高い高濃度領域や合金化領域が形成されることはない。以上説明した方法により、本実施形態の半導体発光素子が完成する。
（第４の実施の形態）
次に、本発明の第４の実施の形態として、透明基板の裏面側に設けた段差の側面において電極コンタクトを形成するようにした半導体発光素子について説明する。
図２７は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。 すなわち、この半導体発光素子も、基板３２と、その上に設けられた発光層１４と、を有する。基板３２は、発光層１４から放出される光に対して透明な材料からなる。発光層１４の上には、電極１４０が設けられている。一方、基板３２の裏面側には、段差が設けられ、この段差を埋めるように電極１４２が設けられている。本実施形態においても、電極１４０及び１４２のいずれか一方はｐ側電極であり、他方はｎ側電極である。
そして、段差の側面３２Ｃにおいて、基板３２と電極１４２とのコンタクトが形成されている。一方、段差の底面３２Ａ及び上面３２Ｂには、反応抑制膜１６０が選択的に設けられている。
つまり、本実施形態においても、基板３２と電極１４２との間には、反応抑制膜１６０が介在する部分と、介在しない部分と、が設けられている。そして、反応抑制膜１６０は、段差の底面３２Ａと上面３２Ｂに設けられている。反応抑制膜１６０は、第３実施形態に関して前述したものと同様に、電極１４２と基板３２との間での合金化や拡散を抑制する役割を有する。すなわち、反応抑制膜１６０を設けることにより、高濃度領域や合金化領域の形成を防いで、発光層１４からの発光を高い効率で反射させることができる。
一方、基板３２と電極１４２とは、段差の側面３２Ｃにおいて接触し、その接触部において合金化領域や高濃度領域が形成される。これら合金化領域や高濃度領域は、発光層１４からの発光に対する吸収率が高いが、段差の側面３２Ｃに形成されるため、発光層１４からの光を受けることがあまりない。つまり、これら合金化領域や高濃度領域は、段差の側面３２Ｃに形成されているので、発光層１４から見たときには殆ど見えない。発光層１４から下方に放出された光Ｌ１、Ｌ２の多くは、段差の底面３２Ａや上面３２Ｂにおいて高い効率で反射され、基板３２の側面や素子の上面を介して外部に取り出すことができる。その結果として、基板３２の裏面における電極コンタクトを十分に確保しつつ、発光層１４からの光を高い効率で上方に反射させて、光の取り出し効率を上げることができる。すなわち、本実施形態においては、基板３２の裏面における光の反射面積を減らすことなく、段差の側面３２Ｃの面積に応じてコンタクト面積を増やすことができるので、基板３２と電極１４２とのコンタクトを十分に確保することができる。
本実施形態における段差の平面的なパターン形状やサイズについては、図２〜図６に関して前述した具体例をはじめとして、各種のものを適宜用いることができる。段差の形成に際しては、基板３２の裏面側に、各種形状のトレンチや穴（ホール）などを適宜形成してもよく、あるいは、基板３２の裏面をエッチングすることにより、ひとつあるいは複数の凸状体を形成してもよい。
また、図２８に例示したように、本実施形態における電極１４２は、基板３２の裏面に設けられた段差あるいはトレンチなどを完全に埋め込む必要はない。すなわち、段差の底面、側面及び上面に沿って薄膜状の電極１４２を設けてもよい。
一方、本実施形態における反応抑制膜１６０も、第３実施形態に関して前述したものと同様に、基板３２や電極１４２との反応性が低い材料により形成することが望ましい。そのような材料としては、例えば、各種の酸化物、窒化物、フッ化物などを挙げることができる。また、反応抑制膜１６０は、絶縁性でも導電性でも半導電性でもよい。例えば、窒化チタンや窒化タングステンなどのように、導電性の材料により形成することも可能である。さらに、反応抑制膜１６０は、これら材料からなる膜の単層構造としてもよく、図２３に関して前述したように、複数の膜を積層させた多層構造としてもよい。
反応抑制膜１６０を高い反射率を有する膜とした場合には、図２１に関して前述したように、反応抑制膜１６０における反射が優勢となる。一方、反応抑制膜１６０を透明な材料により形成した場合には、図２２に関して前述したように、電極１４２の表面における反射が優勢となる。これらについては、第３実施形態に関して前述した通りである。
次に、本実施形態の半導体発光素子の製造方法について説明する。
図２９及び図３０は、本実施形態の半導体発光素子の製造方法を表す工程断面図である。
まず、図２９（ａ）に表したように、基板３２の上に発光層１４が設けられた積層体を形成する。この具体的な工程も、例えば、図１７（ａ）乃至図１８（ａ）に関して前述した如くである。
しかる後に、図２９（ｂ）に表したように、基板３２の裏面にマスク４３０を形成する。マスク４３０は、後に段差を形成すべき部分に開口を有する。マスクとしては、例えば、フォトレジストなどを用いることができる。
次に、図２９（ｃ）に表したように、基板３２の裏面をエッチングする。エッチング方法としては、ＲＩＥ（Reactive Ion Etching）などドライエッチングや、ウェットエッチングなどを適宜用いることができる。
しかる後に、図３０（ａ）に表したように、マスク４３０を除去する。
そして、図３０（ｂ）に表したように、反応抑制膜１６０を形成する。例えば、反応抑制膜１６０として酸化シリコン膜を形成する場合には、ＣＶＤ法などにより形成できる。
次に、図３０（ｃ）に表したように、反応抑制膜１６０の上から金属材料を堆積することにより、電極１４２を形成する。また、発光層１４の表面に電極１４０を形成する。熱処理（シンター）を適宜実施することにより、電極１４０、１４２が半導体層と接している部分に、高濃度領域や合金化領域を形成して、接触抵抗を下げることができる。つまり、段差の側面３２Ｃにおいて、基板３２と電極１４２とが反応し、高濃度領域や合金化領域が形成される。この場合でも、第３実施形態に関して前述したものと同様に、反応抑制膜１６０が設けられた部分においては、基板３２と電極１４２との反応は抑制され、吸収率が高い高濃度領域や合金化領域が形成されることはない。以上説明した方法により、本実施形態の半導体発光素子が完成する。
図３１は、本実施形態の半導体発光素子の第２の具体例を表す模式断面図である。
本具体例においては、段差がいわゆる「逆メサ状」に形成されている。すなわち、段差の側面３２Ｃは、基板３２の主面に対して傾斜しており、上面３２Ｂがせり出した「オーバーハング」を有するように形成されている。この段差を発光層１４の側から眺めると、段差の側面３２Ｃは見えにくくなり、段差の底面３２Ａと上面３２Ｂのみが見えるようになる。
このように段差を形成すると、段差の側面３２Ｃにおいて形成される高濃度領域や合金化領域における光の吸収をさらに効果的に抑制できる。
図３２は、本具体例における作用を説明するための要部拡大断面図である。
すなわち、段差の側面３２Ｃには、基板３２と電極１４２とが反応することにより、高濃度化されまたは合金化されて、発光層１４からの光に対する吸収率の高い吸収領域３２Ｍが形成される。
これに対して、本具体例においては、発光層１４の側から眺めたときに、吸収領域３２Ｍは、段差の底面３２Ａの陰に隠れた状態となる。つまり、発光層１４から下方に放出される光Ｌ１は、吸収領域３２Ｍに入射せず、段差の底面３２Ａまたは上面３２Ｂに入射して高い効率で反射される。つまり、吸収領域３２Ｍを段差のかげに隠すことにより、吸収による損失を低減し、光の取り出し効率をさらに上げることが可能となる。
このような「逆メサ状」の段差は、例えば、図２９（ｃ）に関して前述した基板３２のエッチング工程において、ウェットエッチングのためのエッチング溶液を適宜選択することにより形成可能である。または、ＲＩＥやイオンミリングなどの異方性エッチングを用いた場合に、エッチングビームに対するウェーハの角度を適宜調節することにより、可能となる。
図３３は、本実施形態の半導体発光素子の第３の具体例を表す模式断面図である。
本具体例においては、段差の底面３２Ａが平坦ではなく、斜面状に形成されている。すなわち、段差の底面３２Ａは、発光層１４のほうに向かって凸となるように斜面により覆われている。このようにすると、発光層１４から下方に放射された光Ｌ１、Ｌ２を基板３２の側面３２Ｓの方向に反射させることができる。
一般に、発光層１４には活性層２０などの吸収率の高い層が設けられている。これに対して、本具体例によれば、発光層１４から放出された光を透明な基板３２を介してその側面３２Ｓから外部に取り出すことができる。その結果として、光の吸収による損失を低減し、光の取り出し効率をさらに上げることが可能となる。
本具体例における段差の底面３２Ａの斜面の形態は、段差の形態に応じて適宜決定できる。例えば、段差を形成するために、基板３２の裏面に円形の穴を設けた場合には、その底面の形状は略円錐側面状とすればよい。また、基板３２の裏面にストライプ状のトレンチを形成した場合には、段差の底面３２Ａに、トレンチの長手方向に延在する一対の斜面を設ければよい。
また、段差の底面３２Ａは必ずしも平坦な斜面の組合せとする必要はなく、発光層１４に向かって凸状に形成された曲面としてもよい。
段差の底面３２Ａにこれら斜面または曲面を形成する方法としては、例えば、ウェットエッチングにおけるエッチング速度の面方位依存性を利用して特定の結晶面を露出させる方法がある。
他にも、先端がＶ字型をしたブレードで溝を入れることによって、このような斜面や曲面を形成することもできる。また、レーザービームによるスキャニング加工によって、このような斜面や曲面を形成することもできる。
なお、本具体例においても、図３１及び図３２に関して前述したように、段差を「逆メサ状」に形成した構造を採用できる。このようにすれば、側面３２Ｃにおける光の吸収をさらに抑制して光の取り出し効率をさらに上げることが可能である。
（第５の実施の形態）
次に、本発明の第５の実施の形態として、透明基板の中に反射膜を選択的に埋め込んだ半導体発光素子について説明する。
図３４は、本実施形態の半導体発光素子の断面構造を表す模式図である。
すなわち、この半導体発光素子も、基板３２と、その上に設けられた発光層１４と、を有する。基板３２は、発光層１４から放出される光に対して透明な材料からなる。発光層１４の上には、電極１４０が設けられている。一方、基板３２の裏面側には、反応抑制膜１６０が選択的に設けられ、これら反応抑制膜１６０を覆うように電極１４２が設けられている。反応抑制膜１６０は、第３及び第４実施形態において前述したものと同様に、基板３２と電極１４２との反応による高濃度領域や合金化領域の形成を抑制する役割を有する。また、本実施形態においても、電極１４０及び１４２のいずれか一方はｐ側電極であり、他方はｎ側電極である。
そして、本実施形態においては、透明基板３２の中に反射膜１７０が選択的に埋め込まれている。反射膜１７０は、基板３２と電極１４２とが直接接触している部分に対応して選択的に設けられている。つまり、発光層１４から眺めた時に、基板３２と電極１４２との接触部を隠すようにその手前側に反射膜１７０が設けられている。このようにすれば、基板３２と電極１４２との接触領域における光の吸収を防ぐことができる。
図３５は、本実施形態の半導体発光素子の一部を拡大した断面図である。
基板３２と電極１４２とが直接接触している部分は、拡散や合金化によって吸収率の高い吸収領域３２Ｍが形成されている。これに対して、本実施形態においては、その上方に光反射膜１７０を埋め込むことにより、光発光層１４からの光Ｌ１を吸収させずに反射させることができる。その結果として、吸収による損失を抑制して光の取り出し効率を上げることができる。
光反射膜１７０は、例えば、誘電体や半導体などを用いたＤＢＲにより形成できる。すなわち、屈折率が異なる２種類の層を交互に積層させたブラッグ反射鏡を用いることができる。
図３６及び図３７は、本実施形態の半導体発光素子の製造方法を例示する工程断面図である。
まず、図３６（ａ）に表したように、基板３２Ｘの上に発光層１４が設けられた積層体を形成する。この具体的な工程も、例えば、図１７（ａ）乃至図１８（ａ）に関して前述した如くである。
しかる後に、図３６（ｂ）に表したように、基板３２の裏面にトレンチＴを形成する。その具体的な工程は、例えば、図２９（ｂ）乃至図３０（ａ）に関して前述した如くである。
次に、図３６（ｃ）に表したように、トレンチＴに光反射膜１７０を埋め込む。その具体的な工程は、図１８（ｃ）乃至図１９（ｂ）に関して前述したものと同様である。光反射膜１７０として、例えば、誘電体多層膜を用いる場合には、ＣＶＤやスパッタリングなどの方法により、２種類の誘電体膜を交互に堆積させてトレンチＴを埋め込む。
次に、図３７（ａ）に表したように、基板３２Ｘの裏面に基板３２Ｙを貼り合わせる。その具体的な工程は、図１７（ｂ）に関して前述した如くであり、熱圧着により、例えばＧａＰからなる基板３２Ｘの裏面に、同じくＧａＰからなる基板３２Ｙを接合できる。
しかる後に、図３７（ｂ）に表したように、基板３２の裏面を研磨し、その厚みを調整する。そしてさらに、反応抑制膜１６０を選択的に形成する。その具体的な工程は、図２５（ｂ）乃至図２６（ｂ）に関して前述した如くである。
そして、図３７（ｃ）に表したように、反応抑制膜１６０の上から金属材料を堆積することにより、電極１４２を形成する。また、発光層１４の表面に電極１４０を形成する。熱処理（シンター）を適宜実施することにより、電極１４０、１４２が半導体層と接している部分に、高濃度領域や合金化領域を形成して、接触抵抗を下げることができる。つまり、基板３２Ｙと電極１４２とが反応し、高濃度領域や合金化領域が形成される。この場合でも、第３及び第４実施形態に関して前述したものと同様に、反応抑制膜１６０が設けられた部分においては、基板３２と電極１４２との反応は抑制され、吸収率が高い高濃度領域や合金化領域が形成されることはない。以上説明した方法により、光反射膜１７０が透明基板３２の中に埋め込まれた半導体発光素子が完成する。
（第６の実施の形態）
次に、本発明の第６の実施の形態として、本発明の半導体発光素子を搭載した半導体発光装置について説明する。すなわち、第１乃至第５実施形態に関して前述した半導体発光素子を、リードフレームや基板などに実装することにより、高輝度の半導体発光装置が得られる。
図３８は、本実施形態の半導体発光装置を表す模式断面図である。すなわち、本具体例の半導体発光装置は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード２の上部には、カップ部２Ｃが設けられ、半導体発光素子１は、このカップ部２Ｃの底面に接着剤などによりマウントされている。そして、もうひとつのリード３にワイア４により配線が施されている。カップ部２Ｃの内壁面は、光反射面２Ｒを構成し、半導体発光素子１から放出された光を反射して上方に取り出すことができる。本具体例においては、特に、半導体発光素子１の透明基板の側面などから放出される光を光反射面２Ｒにより反射させて上方に取り出すことができる。
そして、カップ部２Ｃの周囲は、光透過性の樹脂７により封止されている。樹脂７の光取り出し面７Ｅは、集光曲面を形成し、半導体発光素子１から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図３９は、半導体発生装置の他の具体例を表す模式断面図である。すなわち、本具体例においては、半導体発光素子１を封止する樹脂７は、その光軸７Ｃを中心軸とした回転対称であり、中心において半導体発光素子１の方向に後退し集束する形状を有する。このような形状の樹脂７を採用することにより、広角に光を分散させる配光特性が得られる。
図４０は、半導体発生装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例は、「表面実装型」などと称されるものであり、半導体発光素子１は、リード２の上にマウントされ、もうひとつのリード３にワイア４により接続されている。これらリード２、３は、第１の樹脂９にモールドされており、半導体発光素子１は、透光性を有する第２の樹脂７により封止されている。第１の樹脂９は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面９Ｒが光反射面として作用し、半導体発光素子１から放出された光を外部に導く。すなわち、透明基板３２の側面などから放出される光を上方に取り出すことができる。
図４１は、半導体発生装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例も、「表面実装型」などと称されるものであり、半導体発光素子１は、リード２の上にマウントされ、もうひとつのリード３にワイア４により接続されている。これらリード２、３の先端は、半導体発光素子１とともに、透光性を有する樹脂７にモールドされている。
図４２は、半導体発生装置のさらに他の具体例を表す模式断面図である。本具体例においては、図３８に関して前述したものと類似した構造が採用されているが、さらに半導体発光素子１を覆うように、蛍光体８が設けられている。蛍光体８は、半導体発光素子１から放出された光を吸収し、波長変換する役割を有する。例えば、半導体発光素子１から紫外線あるいは青色光の一次光が放出され、蛍光体８は、この一次光を吸収して赤色や緑色などの異なる波長の２次光を放出する。例えば、３種類の蛍光体を混合させ、半導体発光素子１から放出される紫外線を蛍光体８に吸収させて、青色光と緑色光と赤色光からなる白色光を放出させることもできる。
なお、蛍光体８は、半導体発光素子１の表面に塗布してもよく、あるいは樹脂７に含有させてもよい。
そして、図３８乃至図４２に表したいずれの半導体発光装置においても、第１乃至第５実施形態に関して前述した半導体発光素子を設けることにより、半導体発光素子１の上面や側面から高い効率で光を取り出して、輝度の高い半導体発光装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子や半導体発光装置の構造などに関する各種の変型例も本発明の範囲に包含される。
例えば、半導体発光素子を構成する層構造の詳細などに関して当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。例えば、活性層として、ＩｎＧａＡｌＰ系の他にも、ＧａｘＩｎ１−ｘＡｓｙＮ１−ｙ（０≦ｘ≦１、０≦ｙ＜１）系や、ＡｌＧａＡｓ系、ＩｎＧａＡｓＰ系など、様々な材料を用いることもできる。同様に、クラッド層や光ガイド層などについても、様々な材料を用いることもできる。
また、光を透過させる基板を持つＬＥＤ製造方法の代表例として説明したウェーハ接着は、従来より知られているＡｌＧａＡｓ系など厚いエピ成長で透明基板を得るＬＥＤにも適用できる。
また、半導体発光素子の形状やサイズについても、当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
さらにまた、本発明の実施の形態のうちのいくつかを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。具体的には、例えば、本発明の第１の実施の形態と、本発明の第２〜第５の実施の形態のいずれか、とを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体発光素子及び半導体発光装置も同様に本発明の範囲に属する。
本発明の第１の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。 第１実施形態におけるコンタクト層２６の平面形態を例示する模式図である。 第１実施形態におけるコンタクト層２６の平面形態を例示する模式図である。 第１実施形態におけるコンタクト層２６の平面形態を例示する模式図である。 第１実施形態におけるコンタクト層２６の平面形態を例示する模式図である。 第１実施形態におけるコンタクト層２６の平面形態を例示する模式図である。 第１実施形態のもうひとつの半導体発光素子の構造を表す模式図である。 第１実施形態の第１の具体例の半導体発光素子の断面構造を例示する模式図である。 第１実施形態の第２の具体例の半導体発光素子の断面構造を表す模式図である。 図９の半導体発光素子を上方から眺めた平面図である。 第１実施形態の第３の具体例の半導体発光素子の断面構造を表す模式図である。 第１実施形態の第４の具体例の半導体発光素子の断面構造を例示する模式図である。 本発明の第２の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。 本発明者が本発明に至る過程で検討した比較例の半導体発光素子の断面構造を表す模式図である。 第２実施形態及び比較例の半導体発光素子を実装部材にマウントした状態を例示する模式断面図である。 第２実施形態のもうひとつの半導体発光素子の断面構造を表す模式図である。 第２実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。 第２実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。 第２実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。 本発明の第３の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。 反応抑制膜１６０を高い反射率を有する膜とした場合を表す模式図である。 反応抑制膜１６０を透明な材料により形成した場合を表す模式図である。 反応抑制膜１６０を積層構造とした具体例を表す要部拡大断面図である。 遮光体となる電極１４０の形状やサイズに応じて、その下に反応抑制膜１６０を設けた具体例を表す模式図である。 第３実施形態の半導体発光素子の製造方法を表す工程断面図である。 第３実施形態の半導体発光素子の製造方法を表す工程断面図である。 本発明の第４の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。 第４実施形態にかかる半導体発光素子の変型例の断面構造を例示する模式図である。 第４実施形態の半導体発光素子の製造方法を表す工程断面図である。 第４実施形態の半導体発光素子の製造方法を表す工程断面図である。 第４実施形態の半導体発光素子の第２の具体例を表す模式断面図である。 第４実施形態の第２の具体例における作用を説明するための要部拡大断面図である。 第４実施形態の半導体発光素子の第３の具体例を表す模式断面図である。 本発明の第５の実施の形態の半導体発光素子の断面構造を表す模式図である。 第５実施形態の半導体発光素子の一部を拡大した断面図である。 第５実施形態の半導体発光素子の製造方法を例示する工程断面図である。 第５実施形態の半導体発光素子の製造方法を例示する工程断面図である。 本発明の実施の形態の半導体発光装置を表す模式断面図である。 半導体発生装置の他の具体例を表す模式断面図である。 半導体発生装置のさらに他の具体例を表す模式断面図である。 半導体発生装置のさらに他の具体例を表す模式断面図である。 半導体発生装置のさらに他の具体例を表す模式断面図である。 ＬＥＤの断面構造の一例を表す模式図である。
符号の説明
１ 半導体発光素子
２、３ リード
４ ワイア
７ 樹脂
９ 樹脂
１２ 基板
１４ 発光層
１６ 光反射層
１８ クラッド層
２０ 活性層
２２ クラッド層
２４、２５ 電流拡散層
２６ コンタクト層
３２ 基板
３２Ａ 底面
３２Ｂ 上面
３２Ｃ 側面
３２Ｍ 吸収領域
３２Ｓ 側面
３２Ｘ、３２Ｙ 基板
３４ 接着層
４２ 基板
４６ 光反射層
４８ クラッド層
５０ 活性層
５２ クラッド層
５４ 電流拡散層
５６ コンタクト層
９２ 基板
１４０，１４２ 電極
１４１ 細線電極
１５０ 導電性反射膜
１６０ 反応抑制膜
１６０Ａ 高反射膜
１６０Ｂ 拡散防止膜
１７０ 光反射膜
５００ 実装部材

Claims (5)

  1. 基板と、
    前記基板の上に設けられた発光層と、
    前記発光層の上に設けられた電極と、
    前記発光層と前記電極との間に選択的に設けられたコンタクト層と、
    を備えたことを特徴とする半導体発光素子。
  2. 第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、
    前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、
    前記基板の前記第２の主面上に選択的に埋設され前記第２の主面と略同一平面を形成する表面を有するオーミック電極と、
    を備えたことを特徴とする半導体発光素子。
  3. 前記基板の前記第２の主面及び前記オーミック電極の前記表面を覆うように設けられた金属膜をさらに備えたことを特徴とする請求項２記載の半導体発光素子。
  4. 第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、
    前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、
    前記基板の前記第２の主面上に設けられた電極と、
    前記基板の前記第２の主面と前記電極との間に選択的に設けられ、前記基板と前記電極との反応を抑制する反応抑制膜と、
    を備えたことを特徴とする半導体発光素子。
  5. 第１の主面と、段差を有する第２の主面とを有し、第１の波長帯の光に対する透光性を有する基板と、
    前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する発光層と、
    前記基板の前記第２の主面における前記段差の底面、側面、上面のうち、前記段差の側面に選択的に接して設けられた電極と、
    を備えたことを特徴とする半導体発光素子。
JP2004243981A 2004-08-24 2004-08-24 半導体発光素子 Pending JP2006066449A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004243981A JP2006066449A (ja) 2004-08-24 2004-08-24 半導体発光素子
TW094128041A TWI270221B (en) 2004-08-24 2005-08-17 Semiconductor light emitting device
US11/208,654 US20060043399A1 (en) 2004-08-24 2005-08-23 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004243981A JP2006066449A (ja) 2004-08-24 2004-08-24 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2006066449A true JP2006066449A (ja) 2006-03-09

Family

ID=35941794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243981A Pending JP2006066449A (ja) 2004-08-24 2004-08-24 半導体発光素子

Country Status (3)

Country Link
US (1) US20060043399A1 (ja)
JP (1) JP2006066449A (ja)
TW (1) TWI270221B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258415A (ja) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2007266338A (ja) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光装置
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2009088299A (ja) * 2007-09-29 2009-04-23 Nichia Corp 発光素子及びこれを備える発光装置
JP2011507261A (ja) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体発光デバイス用コンタクト
US7968903B2 (en) 2008-09-12 2011-06-28 Hitachi Cable, Ltd. Light emitting device
JP2018503982A (ja) * 2015-01-30 2018-02-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品
JP2021129121A (ja) * 2016-06-30 2021-09-02 ウシオ電機株式会社 光照射装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US20080149949A1 (en) * 2006-12-11 2008-06-26 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diodes
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
KR20090089431A (ko) * 2006-11-17 2009-08-21 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Ｌｅｄ 광원용 광학 접합 조성물
WO2008064068A2 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company Planarized led with optical extractor
EP2087534A2 (en) * 2006-11-17 2009-08-12 3M Innovative Properties Company High efficiency light emitting articles and methods of forming the same
JP4561732B2 (ja) * 2006-11-20 2010-10-13 トヨタ自動車株式会社 移動体位置測位装置
EP2087532A1 (en) * 2006-11-20 2009-08-12 3M Innovative Properties Company Optical bonding composition for led light source
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
US8481357B2 (en) * 2008-03-08 2013-07-09 Crystal Solar Incorporated Thin film solar cell with ceramic handling layer
US8278679B2 (en) * 2008-04-29 2012-10-02 Tsmc Solid State Lighting Ltd. LED device with embedded top electrode
KR100974784B1 (ko) * 2009-03-10 2010-08-06 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI455377B (zh) * 2010-04-23 2014-10-01 Everlight Electronics Co Ltd 發光二極體結構及其製作方法
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917202A (en) * 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258415A (ja) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2007266338A (ja) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光装置
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2009088299A (ja) * 2007-09-29 2009-04-23 Nichia Corp 発光素子及びこれを備える発光装置
JP2011507261A (ja) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体発光デバイス用コンタクト
US7968903B2 (en) 2008-09-12 2011-06-28 Hitachi Cable, Ltd. Light emitting device
JP2018503982A (ja) * 2015-01-30 2018-02-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品
US10475773B2 (en) 2015-01-30 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and a semiconductor component
JP2021129121A (ja) * 2016-06-30 2021-09-02 ウシオ電機株式会社 光照射装置
JP7228120B2 (ja) 2016-06-30 2023-02-24 ウシオ電機株式会社 光照射装置

Also Published As

Publication number Publication date
TW200620705A (en) 2006-06-16
US20060043399A1 (en) 2006-03-02
TWI270221B (en) 2007-01-01

Similar Documents

Publication Publication Date Title
JP2006066449A (ja) 半導体発光素子
US6838704B2 (en) Light emitting diode and method of making the same
US7667224B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus
JP6106120B2 (ja) 半導体発光装置
CN107210341B (zh) Led以及制造方法
JP6045999B2 (ja) 半導体発光装置及びその製造方法
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP6182050B2 (ja) 半導体発光装置
JP3737494B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
JP2014199957A (ja) 発光装置
JP2006210824A (ja) 窒化物半導体発光素子
JP2005026395A (ja) 半導体発光素子及び半導体発光装置
US11545595B2 (en) Contact structures for light emitting diode chips
US8648375B2 (en) Semiconductor light emitting device and light emitting module
KR101445451B1 (ko) 발광 다이오드 및 그의 제조 방법
JP2015191910A (ja) 半導体発光装置
JP5075786B2 (ja) 発光装置及びその製造方法
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2004356213A (ja) 半導体発光装置
JP2008166661A (ja) 半導体発光装置
JP2013033978A (ja) 半導体発光素子
JP2011066453A (ja) 半導体発光素子及び半導体発光装置
KR102133904B1 (ko) 발광 다이오드 유전체 거울
KR101318492B1 (ko) 발광 다이오드 및 발광 다이오드 램프

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081127