JP2010509177A - 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 - Google Patents
有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 Download PDFInfo
- Publication number
- JP2010509177A JP2010509177A JP2009537139A JP2009537139A JP2010509177A JP 2010509177 A JP2010509177 A JP 2010509177A JP 2009537139 A JP2009537139 A JP 2009537139A JP 2009537139 A JP2009537139 A JP 2009537139A JP 2010509177 A JP2010509177 A JP 2010509177A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- nitride
- growth
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
MOCVDによって成長させられるN面GaN膜の平滑な高品質膜のヘテロエピタキシャル成長のための方法を開示する。誤配向基板の使用、およびおそらく基板を窒素化させるステップは、本明細書で開示されるような、平滑なN面GaNおよび他のIII族窒化物膜の成長を可能にする。本発明はまた、N面GaNをデバイス応用に対して容認不可能にする、典型的な大型(μmサイズの)六方晶特徴を回避する。本発明は、N面デバイスの開発を可能にする、平滑な高品質膜の成長を可能にする。
Description
(関連出願に対する相互参照)
本出願は、以下の同時係属中の同一人に譲渡された米国特許出願の利益を、米国特許法第119条(e)の下に主張する。上記特許出願とは、
Stacia Keller,Umesh K.MishraおよびNicholas A.Fichtenbaumによって2006年11月15日に出願された、米国仮特許出願第60/866,035号(名称“METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH−QUALITY N−FACE GaN,InN,AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION”、代理人整理番号第30794.207−US−P1(2007−121−1))であり、この米国特許出願は本明細書において参照により援用される。
本出願は、以下の同時係属中の同一人に譲渡された米国特許出願の利益を、米国特許法第119条(e)の下に主張する。上記特許出願とは、
Stacia Keller,Umesh K.MishraおよびNicholas A.Fichtenbaumによって2006年11月15日に出願された、米国仮特許出願第60/866,035号(名称“METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH−QUALITY N−FACE GaN,InN,AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION”、代理人整理番号第30794.207−US−P1(2007−121−1))であり、この米国特許出願は本明細書において参照により援用される。
本出願は、以下の同時係属中の同一人に譲渡された出願に関連する。上記出願とは、
Siddharth Rajan,Chang Soo Suh,James S.SpeckおよびUmesh K.Mishraによって、2006年9月18日に出願された、米国特許出願第11/523,286号(名称“N−POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT−MODE FIELD EFFECT TRANSISTOR”、代理人整理番号第30794.148−US−U1 (2006−107−2))であって、Siddharth Rajan,Chang Soo Suh,James S.SpeckおよびUmesh K.Mishraによって、2005年9月16日に出願された、米国特許出願第60/717,996号(名称“N−POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT−MODE FIELD EFFECT TRANSISTOR”、代理人整理番号第30794.148−US−P1(2006−107−1))に対する優先権を主張する、出願と、
Nicholas A.Fichtenbaum,Umesh K.MishraおよびStacia Kellerによって、2006年11月15日に出願された米国仮特許出願第60/866,019号(名称“LIGHT EMITTING DIODE AND LASER DIODE USING N−FACE GaN, InN, and AlN AND THEIR ALLOYS”、代理人整理番号第30794.208−US−P1(2007−204−1))と
であり、これらの出願は本明細書において参照により援用される。
Siddharth Rajan,Chang Soo Suh,James S.SpeckおよびUmesh K.Mishraによって、2006年9月18日に出願された、米国特許出願第11/523,286号(名称“N−POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT−MODE FIELD EFFECT TRANSISTOR”、代理人整理番号第30794.148−US−U1 (2006−107−2))であって、Siddharth Rajan,Chang Soo Suh,James S.SpeckおよびUmesh K.Mishraによって、2005年9月16日に出願された、米国特許出願第60/717,996号(名称“N−POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT−MODE FIELD EFFECT TRANSISTOR”、代理人整理番号第30794.148−US−P1(2006−107−1))に対する優先権を主張する、出願と、
Nicholas A.Fichtenbaum,Umesh K.MishraおよびStacia Kellerによって、2006年11月15日に出願された米国仮特許出願第60/866,019号(名称“LIGHT EMITTING DIODE AND LASER DIODE USING N−FACE GaN, InN, and AlN AND THEIR ALLOYS”、代理人整理番号第30794.208−US−P1(2007−204−1))と
であり、これらの出願は本明細書において参照により援用される。
(発明の背景)
(1.発明の分野)
本発明は、III族窒化物材料の成長に関し、具体的には、有機金属化学気相成長法(MOCVD)による、高品質の窒素(N)面窒化物ガリウム(GaN)、インジウム窒化(InN)、窒化アルミニウム(AlN)、およびそれらの合金のヘテロエピタキシャル成長の方法に関する。
(1.発明の分野)
本発明は、III族窒化物材料の成長に関し、具体的には、有機金属化学気相成長法(MOCVD)による、高品質の窒素(N)面窒化物ガリウム(GaN)、インジウム窒化(InN)、窒化アルミニウム(AlN)、およびそれらの合金のヘテロエピタキシャル成長の方法に関する。
(2.関連技術の説明)
(注記:本出願は、括弧内の1つ以上の参照番号、例えば、[x]によって明細書の全体を通して示されるような、多数の異なる出版物を参照する。これらの参照番号に従って順序付けられた、これらの異なる出版物のリストは、下記の「参考文献」と題された項で見ることができる。これらの出版物のそれぞれは、参照することにより本願に組み込まれる)。
(注記:本出願は、括弧内の1つ以上の参照番号、例えば、[x]によって明細書の全体を通して示されるような、多数の異なる出版物を参照する。これらの参照番号に従って順序付けられた、これらの異なる出版物のリストは、下記の「参考文献」と題された項で見ることができる。これらの出版物のそれぞれは、参照することにより本願に組み込まれる)。
消費者アプリケーションおよびデバイスでのIII族窒化物材料の使用が広まりつつある。しかしながら、大部分のアプリケーションは、Ga極III族窒化物膜およびヘテロ構造を採用する。異極性の膜およびヘテロ構造(N極III族窒化物膜およびヘテロ構造)は、それらの成長の困難により、あまり研究されていない。N極III族窒化物膜およびヘテロ構造は、種々の窒化物を用いたデバイス、ならびに電子および光電子デバイスの製造にとって有利である。Ga極ヘテロ構造と比較して、N極ヘテロ構造における圧電場の反対方向は、Ga極ヘテロ構造を使用して製造することができない、トランジスタデバイスの製造を可能にする。
III族窒化物を用いた発光体に対する主な課題の1つは、高In組成を伴う高品質InGaNの成長である。デバイスに対するガリウム(Ga)面の使用は、InGaNを成長させることができる温度を限定し、それは作製することができるデバイスの種類を限定する。別の課題は、高MgドーピングレベルでのGa面からN面への極性変換による、低抵抗p型(Al,Ga,In)N:Mg膜の成長である。N面(Al,Ga,In)N層構造を使用することによって、両方の問題を緩和することができる。
Ga極ヘテロ構造と比較して、N極ヘテロ構造における圧電場の反対方向は、発光ダイオード(LED)およびレーザダイオード(LD)のより低い動作電圧と、一般に空乏領域のより狭い幅により、p―n型接合デバイスの向上したキャリア注入とにつながる。その上、圧電場の反対方向は、トランジスタ、太陽電池、およびトンネル接合を利用するデバイス等のデバイスに対する利点を有する。当該分野では、N面窒化物材料およびこれらの材料を成長させる方法の必要性があることが分かる。
(発明の概要)
本発明は、III族窒化物材料の成長を記載し、具体的には、高品質のN面GaN、InN、AlN、およびそれらの合金、ならびにMOCVDによって成長させられ同材料を備えるヘテロ構造のヘテロエピタキシャル成長の方法に関する。
本発明は、III族窒化物材料の成長を記載し、具体的には、高品質のN面GaN、InN、AlN、およびそれらの合金、ならびにMOCVDによって成長させられ同材料を備えるヘテロ構造のヘテロエピタキシャル成長の方法に関する。
本発明によるN面III族窒化物膜を成長させるための方法は、h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角(misorientation angle)を伴う成長表面を有する、基板を提供するステップと、成長表面上でN面III族窒化物膜を成長させるステップとを含み、N面を有するIII族窒化物膜は、誤配向角がない基板上で成長させられるN面III族窒化物膜よりも平滑である。
サファイアが基板として使用される場合、そのような方法は、さらに任意で、<11―20>の方向による[0001]サファイアの誤配向を備え、誤配向のミラー指数は、h=1、i=1、k=−2、およびl=0、または同等である。基板が[000―1]C面炭化ケイ素である場合、そのような方法は、任意で、<1―100>の誤配向方向による誤配向を備え、誤配向方向のミラー指数は、h=1、i=−1、k=0、およびl=0、または同等である。
そのような方法は、さらに任意で、有機金属化学気相成長法(MOCVD)による成長させるステップと、窒素化された誤配向基板上で成長させられているN面を有するIII族窒化物層と、誤配向基板上にAlN層を形成し、AlN層上でN面を有するIII族窒化物膜を成長させるステップと、ステップフロー成長モードを使用して堆積されているAlN層と、後に堆積したIII族窒化物層に対するN極性を設定するAlN層と、サファイア基板である誤配向基板と、窒素化によりサファイア基板上に形成されるAlN層上にIII族窒化物核形成層を堆積させるステップと、III族窒化物核形成層上で主要III族窒化物膜を成長させるステップと、ステップフロー成長モードまたは層ごとの成長モードを使用して堆積されているIII族窒化物核形成層と、少なくとも部分的にドーピングされているIII族窒化物核形成層と、N面を有するIII族窒化物膜を成長させるステップが、核形成層上で、低アンモニア分圧を使用して、N面を有する第1のIII族窒化物層をドーピングし、成長させるステップと、N面を有する第2のIII族窒化物層の少なくとも一部がドーピングされるように、高アンモニア分圧において、N面を有する第1のIII族層上でN面を有する第2のIII族窒化物層を成長させるステップとを含むことと、研磨された炭素極炭化ケイ素(Carbon Polar Silicon Carbide)基板である誤配向基板と、組成傾斜または段階状III族窒化物層を堆積させるステップであって、例えば、層は、AlN層上に、層を構成するために使用される要素のうちの1つの変化する組成を有し、組成傾斜または段階状III族窒化物層のAl組成は、AlNからGaNへ組成傾斜されるか、または段階状になる、ステップと、を含むことができる。
本発明による付加的なオプションの項目は、組成傾斜III族窒化物層が少なくとも部分的にドーピングされることと、N面を有するIII族窒化物層の成長が、組成傾斜III族窒化物層上で、低アンモニア分圧を使用して、N面を有する第1のIII族窒化物層をドーピングし、成長させるステップと、N面を有する第2のIII族窒化物層の少なくとも一部がドーピングされるように、高アンモニア分圧において、N面を有する第2のIII族窒化物層を成長させるステップとを含むことと、該方法を使用して製造されるデバイスと、を含む。
本発明による、急激なp型ドーピングプロファイルを伴うIII族窒化物膜を作製するための別の方法は、h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角を伴う成長表面を有する、基板を提供するステップと、成長表面上で急激なp型ドーピングプロファイルを伴うN面III族窒化物膜を成長させるステップとを含み、N面を有するIII族窒化物膜は、誤配向角がない基板上で成長させられるN面III族窒化物膜よりも平滑である。
本発明による、窒化物デバイスの電荷輸送特性を強化するための別の方法は、h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角を伴う成長表面を有する基板上で成長させられる、N面窒化物層を使用して、窒化物デバイスを製造するステップと、誤配向(Al,Ga,In)Nエピタキシャル層の誤配向方向と略垂直に窒化物デバイスのチャネルを整列させるステップとを含み、電荷輸送特性は、誤配向方向に強化される。
ここで、類似参照番号が全体を通して対応する部分を表す、図面を参照する。
図1は、サファイア上の成長に対する、本発明による工程図を図示する。
図2Aは、炭化ケイ素上の成長に対する、本発明による工程図を図示する。
図2Bは、シリコン上の成長に対する、本発明による工程図を図示する。
図3は、サファイア上の半絶縁性GaNの成長に対する、本発明による工程図を図示する。
図4Aは、炭化ケイ素基板上の半絶縁性GaNの成長に対する、本発明による工程図を図示する。
図4Bは、シリコン(111)基板上の半絶縁性GaNの成長に対する、本発明による工程図を図示する。
図5(a)は、窒化サファイア基板上でMOCVDによって成長させられたN面GaN膜の光学顕微鏡像を示す。
図5(b)は、窒化サファイア基板上でMOCVDによって成長させられたN面GaNの原子間力顕微鏡(AFM)像を示す。
図6は、異なる造影条件下での、本発明を使用して成長させられたN面GaN膜の透過電子顕微鏡写真を示す。
図7(a)は、本発明を使用して成長させられたInGaN/GaN多重量子井戸(MQW)のAFM像を示す。
図7(b)は、5×(厚さ3nmのIn0.1Ga0.9N/厚さ8nmのGaN)を備えるMQWからのフォトルミネセンス(PL)を示す。
図8は、5×(厚さ4nmのIn0.12Ga0.88N/厚さ10nmのGaN)を備えるN面窒化物MQWのX線回折(XRD)を示す。
図9は、温度の関数としての酸素不純物のSIMS結果を示すグラフである。
図10は、温度の関数としての炭素不純物のSIMS結果を示すグラフである。
図11(a)および(b)は、N面(図11(a))およびGa面(図11(b))のGaN SIMSスタックにおける、Mg混入のSIMS結果のグラフである。
図12a〜12fは、本発明による、サファイア基板上に成長させられた厚さ0.8ミクロンのGaN膜の光学顕微鏡写真を図示する。
(発明の詳細な説明)
好適な実施形態の次の説明において、その一部を形成し、本発明を実践することができる、具体的実施形態が例証として示される、添付図面を参照する。他の実施形態を利用してもよく、本発明の範囲を逸脱しない限り、構造的変更を行ってもよいことを理解されたい。
好適な実施形態の次の説明において、その一部を形成し、本発明を実践することができる、具体的実施形態が例証として示される、添付図面を参照する。他の実施形態を利用してもよく、本発明の範囲を逸脱しない限り、構造的変更を行ってもよいことを理解されたい。
(概観)
本発明は、従来のGa極GaN上で製造することができないトランジスタの作製を可能にするであろう。本発明はまた、新規の分極を用いたバンド構造設計を可能にして、より効率的なLEDおよびLDを作製するであろう。Ga極ヘテロ構造と比較して、N極ヘテロ構造における逆分極場は、より低い動作電圧をもたらし、p―n型接合の空乏領域の幅を縮小し、キャリア注入を向上させて、デバイス性能の進展につながる。N極表面上の堆積は、Ga極表面と比較してインジウムのより高い組成を伴うInGaNの成長を可能にし、色のスペクトルの黄色および赤色部分へのLED波長の付勢を容易にする。加えて、本発明は、GaNを用いたデバイスでより高いp型ドーピングレベルの使用を可能にし、向上したデバイス性能につながる。さらに、本発明を使用して、N面トランジスタ(HEMT)、N面LED、およびN面LD等の、新規の電子および光電子窒化物デバイスが可能となるであろう。
本発明は、従来のGa極GaN上で製造することができないトランジスタの作製を可能にするであろう。本発明はまた、新規の分極を用いたバンド構造設計を可能にして、より効率的なLEDおよびLDを作製するであろう。Ga極ヘテロ構造と比較して、N極ヘテロ構造における逆分極場は、より低い動作電圧をもたらし、p―n型接合の空乏領域の幅を縮小し、キャリア注入を向上させて、デバイス性能の進展につながる。N極表面上の堆積は、Ga極表面と比較してインジウムのより高い組成を伴うInGaNの成長を可能にし、色のスペクトルの黄色および赤色部分へのLED波長の付勢を容易にする。加えて、本発明は、GaNを用いたデバイスでより高いp型ドーピングレベルの使用を可能にし、向上したデバイス性能につながる。さらに、本発明を使用して、N面トランジスタ(HEMT)、N面LED、およびN面LD等の、新規の電子および光電子窒化物デバイスが可能となるであろう。
本発明は、MOCVDによる、高品質で平滑なN面(000−1)InN、GaN、AlN膜、およびそれらの合金のヘテロエピタキシャル成長を可能にする。独立GaN基板がすぐに入手可能で低価格ではないため、GaNは通常、炭化ケイ素(SiC)、サファイア、Si、および種々の他の基板上でヘテロエピタキシャル成長させられる。
III族窒化物は、デバイスの成長および設計において極めて重要なパラメータである、成長の方向および面を作り出す、[0001]方向を中心とした広い内蔵分極場を有する。従来、全てのIII族窒化物成長は、(0001)III族面上で行われる。本発明がN面成長を可能にするため、N面によって提供される異なる物理的特性を通して、新しいトランジスタ(HEMT)、LED、およびLDの設計が可能となるであろう。HEMTに対して、(000−1)N面は、例えば、高出力で高周波数のデバイス動作のための、極めて低いゲート漏れを伴う構造の設計を可能にする。発光体(LEDおよびLD)に対して、N面は、色のスペクトルの緑色、黄色、および赤色部分における高出力デバイスを作製するために現在必要とされている、より良好な品質の高インジウム組成InGaN合金の成長を可能にする。加えて、従来のGa面GaNには、反転という問題がある一方で、N面GaNは、p型GaNを作製するために必要とされるMgで高度にドーピングされると、そのような問題がない。より高いp型キャリア濃度は、デバイス性能を劇的に増加させるはずである。さらに、Ga面ヘテロ構造と比較して、N面における逆分極場は、LEDおよびLDの動作電圧を低下させる。このことはまた、p―n型接合の空乏領域のより狭い幅、および向上したキャリア注入をもたらし、デバイス性能の進展につながる。
成長技術として分子線エピタキシー法(MBE)を使用して、C面SiC基板上で平滑なN面GaN膜を容易に得ることができるが、MOCVDによって成長される膜は、GaN層が小さいGaN単結晶上で成長させられたか、または外来基板上で成長させられたかにかかわらず、典型的には、六方晶ヒロックの形成によって引き起こされる粗雑な表面を呈し、N面デバイスの開発を妨害する[1、2、3]。しかしながら、GaN単結晶についての研究は、MOCVD成長が誤切断GaN結晶上で行われる場合に、ヒロック形成を大幅に抑制できることを示した[2、3]。つい最近では、平滑なN面GaN膜は、Matsuokaらによって、サファイア基板上でも得られることが可能であった[4]。
本発明は、MOCVDによって成長させられる平滑なN面膜を得るために、誤配向基板、例えば、<1−100>または<11−20>方向に誤配向されている、例えば、(0001)サファイアまたは(000−1)SiCを利用する。それにより、任意の外来基板、例えば、サファイア、SiC、Siに、該技術を適用することができる。
それにより、サファイア上の成長に対して、好適な基板誤配向方向は、<11−20>であり、GaN結晶の<11−20>方向に平行なIII族窒化物表面段差および/または起伏につながる。炭素極炭化ケイ素上の成長に対して、好適な基板誤配向方向は、<1−100>であり、同様にGaN結晶の<11−20>方向に平行なIII族窒化物表面段差および/または起伏につながる。
好適な誤配向角は、h、i、k、lがミラー指数である、基板のミラー指数表面[h,i,k,l]に対して1〜5度の間に及ぶ。全ての誤配向角および方向は、(0001)(=c平面)サファイア表面(=平面)または(000−1)SiC基板表面のいずれかに関して与えられる。両方とも(000−1)GaNの成長に適している。本発明はまた、他の基板平面上の他のN終端GaN平面の成長に役立つこともできる。
(技術的説明)
(サファイア上の成長)
サファイア上の成長に対して、本発明は、下記によって実現される。
a.MOCVDリアクタに誤配向サファイア基板を入れ、H2環境下にて約1090℃の表面温度でアニーリングする。
b.次いで、約980℃の表面温度で数秒間、NH3およびH2中で基板を窒素化させ、成長のN面極性を設定するサファイア上の薄いAlN層の形成につながる。
c.次いで、NH3およびトリメチルガリウム(TMG)をリアクタに流し込み、AlN上でGaNの成長を開始する。それにより、まず厚さ約20nmのGaN層を中成長温度(約950℃の表面温度)で堆積させることができ、ステップフローまたは層ごとの成長モードでの成長につながる。
d.次いで、NH3およびトリメチルガリウム(TMG)をリアクタに流し込み、ステップ(c)で形成された層上で主要GaNの成長を開始する。
(サファイア上の成長)
サファイア上の成長に対して、本発明は、下記によって実現される。
a.MOCVDリアクタに誤配向サファイア基板を入れ、H2環境下にて約1090℃の表面温度でアニーリングする。
b.次いで、約980℃の表面温度で数秒間、NH3およびH2中で基板を窒素化させ、成長のN面極性を設定するサファイア上の薄いAlN層の形成につながる。
c.次いで、NH3およびトリメチルガリウム(TMG)をリアクタに流し込み、AlN上でGaNの成長を開始する。それにより、まず厚さ約20nmのGaN層を中成長温度(約950℃の表面温度)で堆積させることができ、ステップフローまたは層ごとの成長モードでの成長につながる。
d.次いで、NH3およびトリメチルガリウム(TMG)をリアクタに流し込み、ステップ(c)で形成された層上で主要GaNの成長を開始する。
現在、使用されている成長方法は、MOCVDである。しかしながら、本発明は、MBE、ハイドライド気相成長法(HVPE)、および化学ビーム成長法(CBE)等の他の成長方法に対して、非常に有用となり得る。
部分(c)に記載の工程は、非常に概して、GaN成長に該当する。しかしながら、適切な前駆物質を組み合わせることによって、他のV族原子(Al,Ga,In)(N,P,As)も伴って、InN(TMIの使用を伴う)、AlN(TMAの使用を伴う)、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。
トリエチルガリウム、III族源に対するトリエチルアルミニウム、およびN源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。SiC、Si、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、基板に応じて、変えるか、または完全に排除することができる。他の成長開始手順を適用することができる。例えば、成長は、AlN層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分(b)が薄いAlN層の堆積を指定する一方で、AlN層の任意の厚さを使用してもよく、AlN以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングは、排除することができる。基板は、<11−20>および<1−100>方向に向かうだけでなく、任意の方向にも誤配向することができる。単組成層の代わりに、全ての個別成長ステップに対して層/結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図1は、本発明による工程図を図示する。
ブロック100は、MOCVDチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック102は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック104は、薄いAlN表面層を形成して次のIII族窒化物層に対するN極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す[7、8]。参考文献7は、AlN層の形成を記載し、参考文献8は、AlN層が約0.5nmに対応する1つの二重層の厚さであるべきという結果を伴う、理論計算である。
ブロック106は、ステップフローまたは層ごとの成長モードで、AlN表面層上にIII族窒化物核形成層を堆積させるステップを表す。
ブロック108は、核形成層上で主要III族窒化物層を成長させるステップを表す。
ブロック100は、MOCVDチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック102は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック104は、薄いAlN表面層を形成して次のIII族窒化物層に対するN極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す[7、8]。参考文献7は、AlN層の形成を記載し、参考文献8は、AlN層が約0.5nmに対応する1つの二重層の厚さであるべきという結果を伴う、理論計算である。
ブロック106は、ステップフローまたは層ごとの成長モードで、AlN表面層上にIII族窒化物核形成層を堆積させるステップを表す。
ブロック108は、核形成層上で主要III族窒化物層を成長させるステップを表す。
(炭素極SiC上の成長)
炭素(C)極SiC上の成長に対して、本発明は、下記によって実現される。
a.MOCVDリアクタに誤配向の研磨された(例えば、化学機械的に研磨された)C極SiC基板を入れ、H2環境下にて約1090℃の表面温度でアニーリングする。
b.次いで、NH3およびトリメチルアルミニウム(TMA)をリアクタに流し込み、ステップフロー成長モードまたは層ごとの成長モードで、薄いAlN層の成長を開始する。Al種の表面移動度を増加させるために、界面活性剤、例えば、トリメチルインジウム(TMI)の形のインジウムを、加えてリアクタに流し込むことができる[5]。
c.次いで、任意でトリメチルガリウム(TMG)をリアクタに流し込んで、組成傾斜または段階状AlxGa1−xN層の成長を開始し、その組成は、AlNからGaNへ組成傾斜されるか、または段階状になる。TMIの注入を続けて、層のステップフロー成長モードまたは層ごとの成長モードを確実にすることができる。
d.次いで、NH3およびトリメチルガリウムをリアクタに流し込み、主要GaNの成長を開始する。
炭素(C)極SiC上の成長に対して、本発明は、下記によって実現される。
a.MOCVDリアクタに誤配向の研磨された(例えば、化学機械的に研磨された)C極SiC基板を入れ、H2環境下にて約1090℃の表面温度でアニーリングする。
b.次いで、NH3およびトリメチルアルミニウム(TMA)をリアクタに流し込み、ステップフロー成長モードまたは層ごとの成長モードで、薄いAlN層の成長を開始する。Al種の表面移動度を増加させるために、界面活性剤、例えば、トリメチルインジウム(TMI)の形のインジウムを、加えてリアクタに流し込むことができる[5]。
c.次いで、任意でトリメチルガリウム(TMG)をリアクタに流し込んで、組成傾斜または段階状AlxGa1−xN層の成長を開始し、その組成は、AlNからGaNへ組成傾斜されるか、または段階状になる。TMIの注入を続けて、層のステップフロー成長モードまたは層ごとの成長モードを確実にすることができる。
d.次いで、NH3およびトリメチルガリウムをリアクタに流し込み、主要GaNの成長を開始する。
現在、使用されている成長方法は、MOCVDである。しかしながら、本発明は、MBE、HVPE、CBE等の他の成長方法に対して、非常に有用となり得る。
部分(c)に記載の工程は、非常に概して、GaN成長に該当するが、しかしながら、適切な前駆物質を組み合わせることによって、他のV族原子(Al,Ga,In)(N,P,As)も伴って、InN(TMIの使用を伴う)、AlN(TMAの使用を伴う)、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。トリエチルガリウム、III族源に対するトリエチルアルミニウム、およびN源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。SiC、Si、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、基板に応じて、変えるか、または完全に排除することができる。他の成長開始手順を適用することができる。例えば、成長は、AlGaN層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分(b)が薄いAlN層の堆積を指定する一方で、AlN層の任意の厚さを使用してもよく、AlN以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングステップは、排除することができる。組成傾斜または段階状AlGaN層は、ステップフロー成長モードまたは層ごとの成長モードで成長される場合、排除して、任意の組成の任意の(Al,Ga,In)N層に代替することができる。基板は、<1−100>または<11−20>方向に向かうだけでなく、任意の方向にも誤配向することができる。単組成層の代わりに、全ての個別成長ステップに対して層/結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図2Aは、本発明による工程図を図示する。
ブロック200は、MOCVDチャンバに誤配向の化学機械的に研磨されたC極SiC基板を入れるステップを表す。
ブロック202は、誤配向SiC基板をアニーリングするステップを表す。
ブロック204は、ステップフローまたは層ごとの成長モードで、アニーリングした誤配向基板上に薄いAlN層を堆積させるステップを表す。
ブロック206は、Al組成が、ステップフローまたは層ごとの成長モードでAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック208は、組成傾斜層上で主要III族窒化物層を成長させるステップを表す。
ブロック200は、MOCVDチャンバに誤配向の化学機械的に研磨されたC極SiC基板を入れるステップを表す。
ブロック202は、誤配向SiC基板をアニーリングするステップを表す。
ブロック204は、ステップフローまたは層ごとの成長モードで、アニーリングした誤配向基板上に薄いAlN層を堆積させるステップを表す。
ブロック206は、Al組成が、ステップフローまたは層ごとの成長モードでAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック208は、組成傾斜層上で主要III族窒化物層を成長させるステップを表す。
(Si上の成長)
Si(111)上の成長に対して、本発明は、下記によって実現される。
Si(111)上の成長に対して、本発明は、下記によって実現される。
MOCVDリアクタに誤配向の研磨された(例えば、化学機械的に研磨された)Si(111)基板を入れ、H2環境下にて約1090℃の表面温度でアニーリングする。
次いで、約980℃の表面温度で数秒間、NH3およびH2中で基板を窒素化させ、成長のN面極性を設定するサファイア上の薄い窒化ケイ素表面層の形成につながる。
次いで、NH3およびトリメチルアルミニウム(TMA)をリアクタに流し込み、ステップフロー成長モードまたは層ごとの成長モードで、薄いAlN層の成長を開始する。Al種の表面移動度を増加させるために、界面活性剤、例えば、トリメチルインジウム(TMI)の形のインジウムを、加えてリアクタに流し込むことができる[5]。
次いで、任意でトリメチルガリウム(TMG)をリアクタに流し込んで、組成傾斜または段階状AlxGa1−xN層の成長を開始し、その組成は、AlNからGaNへ組成傾斜されるか、または段階状になる。TMIの注入は、続けることができる(オプションのステップ)。
次いで、NH3およびトリメチルガリウムをリアクタに流し込み、主要GaNの成長を開始する。
次いで、NH3およびトリメチルガリウムをリアクタに流し込み、主要GaNの成長を開始する。
現在、使用されている成長方法は、MOCVDである。しかしながら、本発明は、MBE、HVPE、CBE等の他の成長方法に対して、かなり有用となり得る。
記載の工程は、非常に概して、GaN成長に該当するが、しかしながら、適切な前駆物質を組み合わせることによって、他のV族原子(Al,Ga,In)(N,P,As)も伴って、InN(TMGの代わりにTMIの使用を伴う)、AlN(TMGの代わりにTMAの使用を伴う)、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。トリエチルガリウム、III族源に対するトリエチルアルミニウム、およびN源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。SiC、Si、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、変えることができる。他の成長開始手順を適用することができる。例えば、成長は、AlGaN層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分(b)が薄いAlN層の堆積を指定する一方で、AlN層の任意の厚さを使用してもよく、AlN以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングステップは、排除することができる。組成傾斜または段階状AlGaN層は、ステップフロー成長モードまたは層ごとの成長モードで成長される場合、排除して、任意の組成の任意の(Al,Ga,In)N層に代替することができる。基板は、Si<−110>またはSi<11−2>方向に向かうだけでなく、任意の方向にも誤配向することができる。Si(111)の代わりに、誤配向Si(001)を基板として使用することができる。単組成層の代わりに、全ての個別成長ステップに対して層/結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図2Bは、本発明による工程図を図示する。
ブロック210は、MOCVDチャンバに誤配向の化学機械的に研磨された(111)Si基板を入れるステップを表す。
ブロック212は、誤配向のSi基板をアニーリングするステップを表す。
ブロック214は、誤配向Si基板を窒素化するステップを表す。
ブロック216は、ステップフローまたは層ごとの成長モードで、窒素化された誤配向基板上に薄いAlN層を堆積させるステップを表す。
ブロック218は、Al組成が、ステップフローまたは層ごとの成長モードでAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック220は、組成傾斜層上で主要III族窒化物層を成長させるステップを表す。
ブロック210は、MOCVDチャンバに誤配向の化学機械的に研磨された(111)Si基板を入れるステップを表す。
ブロック212は、誤配向のSi基板をアニーリングするステップを表す。
ブロック214は、誤配向Si基板を窒素化するステップを表す。
ブロック216は、ステップフローまたは層ごとの成長モードで、窒素化された誤配向基板上に薄いAlN層を堆積させるステップを表す。
ブロック218は、Al組成が、ステップフローまたは層ごとの成長モードでAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック220は、組成傾斜層上で主要III族窒化物層を成長させるステップを表す。
(半絶縁性III族窒化物層の成長)
半絶縁性III族窒化物を用いた層の成長に対して、図3および4の工程図にみられるように、層の成長または層成長の一部中に、おそらく前駆物質ビス−シクロペンタジエニル鉄(Cp)2Feを使用する、受容体性質を伴うドーパント、例えば、鉄が追加される。
半絶縁性III族窒化物を用いた層の成長に対して、図3および4の工程図にみられるように、層の成長または層成長の一部中に、おそらく前駆物質ビス−シクロペンタジエニル鉄(Cp)2Feを使用する、受容体性質を伴うドーパント、例えば、鉄が追加される。
本発明を使用して成長させられるIII族窒化物ヘテロ構造から製造されるトランジスタ等の、側方伝導を利用するデバイスは、側方キャリア伝導がIII族窒化物結晶の表面段差/起伏と平行して発生するような方法で整合されるものである。例えば、<11−20>の誤配向方向を伴うサファイア上、または<1−100>の誤配向方向を伴うC極SiC基板上に堆積される層構造に対して、両方がGaN結晶の<11−20>方向と平行なIII族窒化物表面段差/起伏につながり、トランジスタのソースおよびドレイン接触は、トランジスタチャネルがGaN結晶の<11−20>方向と平行して整合されるような方法で整合される必要がある。
図3は、サファイア上の半絶縁性GaNの成長に対する、本発明による工程図を図示する。
ブロック300は、MOCVDチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック302は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック304は、薄い(AlN表面層)を形成して次のIII族窒化物層に対するN極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す。
ブロック306は、層全体または核形成層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、AlN表面層上にIII族窒化物核形成層を堆積させるステップを表す。
ブロック308は、層全体または層の一部のいずれかが鉄でドーピングされる、AlN表面層上で主要III族窒化物層(N面を有する第2のIII族窒化物層)を成長させるステップを表す。
ブロック300は、MOCVDチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック302は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック304は、薄い(AlN表面層)を形成して次のIII族窒化物層に対するN極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す。
ブロック306は、層全体または核形成層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、AlN表面層上にIII族窒化物核形成層を堆積させるステップを表す。
ブロック308は、層全体または層の一部のいずれかが鉄でドーピングされる、AlN表面層上で主要III族窒化物層(N面を有する第2のIII族窒化物層)を成長させるステップを表す。
図4Aは、SiC基板上の半絶縁性GaNの成長に対する、本発明による工程図を図示する。
ブロック400は、MOCVDチャンバに誤配向の化学機械的に研磨されたC極SiC基板を入れるステップを表す。
ブロック402は、誤配向SiC基板をアニーリングするステップを表す。
ブロック404は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いAlN層を堆積させるステップを表す。
ブロック406は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Al組成がAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック408は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要III族窒化物層(N面を有するIII族窒化物層)を成長させるステップを表す。
ブロック400は、MOCVDチャンバに誤配向の化学機械的に研磨されたC極SiC基板を入れるステップを表す。
ブロック402は、誤配向SiC基板をアニーリングするステップを表す。
ブロック404は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いAlN層を堆積させるステップを表す。
ブロック406は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Al組成がAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック408は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要III族窒化物層(N面を有するIII族窒化物層)を成長させるステップを表す。
図4Bは、Si(111)基板上の成長に対する、本発明による工程図を図示する。
ブロック410は、MOCVDチャンバに誤配向の化学機械的に研磨されたSi基板を入れるステップを表す。
ブロック412は、誤配向Si基板をアニーリングするステップを表す。
ブロック414は、誤配向Si基板を窒素化するステップを表す。
ブロック416は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いAlN層を堆積させるステップを表す。
ブロック418は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Al組成がAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック420は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要III族窒化物層(N面を有する第1のF III族窒化物層)を成長させるステップを表す。
ブロック410は、MOCVDチャンバに誤配向の化学機械的に研磨されたSi基板を入れるステップを表す。
ブロック412は、誤配向Si基板をアニーリングするステップを表す。
ブロック414は、誤配向Si基板を窒素化するステップを表す。
ブロック416は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いAlN層を堆積させるステップを表す。
ブロック418は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Al組成がAlNからGaNへ組成傾斜されるか、または段階状になる層を、AlN上に堆積させるように、MOCVDチャンバに付加的なGa前駆物質を導入するオプションのステップを表す。
ブロック420は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要III族窒化物層(N面を有する第1のF III族窒化物層)を成長させるステップを表す。
本発明が、例えば、図3から4で、主要III族窒化物層の成長を記載する一方で、N面を有する任意の窒化物層、例えば、本明細書の全体を通して論じられるような、N面を有するIII族V層またはIII族窒化物層が成長させられてもよい。
Feドーパントは、受容体性質を伴う他のドーパント、例えば、Mg、Zn、またはCに代替することができる。
本発明による、ヘテロエピタキシャル成長されるN極III族窒化物膜は、特定のデバイス応用に従って、次のIII族窒化物層順序に対する基層としての機能を果たす。
図5(a)は、窒素化されたサファイア基板上でMOCVDによって成長させられたN面GaN膜の光学顕微鏡像を示す。図5(b)は、窒素化されたサファイア基板上でMOCVDによって成長させられたN面GaNの原子間力顕微鏡(AFM)像を示し、二乗平均平方根(RMS)粗度は、0.9nmである。
図6は、異なる造影条件下での、本発明を使用して成長させられたN面GaN膜の透過電子顕微鏡写真を示す。推定貫通転位密度は、最大で約109cm−2である。
図7(a)は、RMS粗度が0.85nmであり、InGaN成長温度で平滑な表面を示す、本発明を使用して成長させられたInGaN/GaN多重量子井戸(MQW)のAFM像を示す。図7(b)は、本発明による、MOCVDによって成長させられた、5×(厚さ3nmのIn0.1Ga0.9N/厚さ8nmのGaN)を備えるMQWからの300ケルビンフォトルミネセンス(PL)を示す。
図8は、Ga面XRD結果に匹敵する、5×(厚さ4nmのIn0.12Ga0.88N/厚さ10nmのGaN)を備えるN面窒化物MQWのX線回折(XRD)を示す。
(p型N極III族窒化物の成長)
Ga極III族窒化物と同様に、前駆物質としてビス−シクロペンタジエニルマグネシウムまたはその誘導体のうちの1つを使用して、p型ドーピングを実行することができる。しかしながら、N極窒化物膜では、結晶品質および表面形態の劣化なしで、より高いMgドーピングレベルを実現することができる。また、より急なMgドーピングプロファイルを実現し、p−n型接合デバイスの優れた利点を実現することができる。
Ga極III族窒化物と同様に、前駆物質としてビス−シクロペンタジエニルマグネシウムまたはその誘導体のうちの1つを使用して、p型ドーピングを実行することができる。しかしながら、N極窒化物膜では、結晶品質および表面形態の劣化なしで、より高いMgドーピングレベルを実現することができる。また、より急なMgドーピングプロファイルを実現し、p−n型接合デバイスの優れた利点を実現することができる。
(表面の安定化)
任意のN極III族窒化物膜の表面を安定させるために、おそらく原位置で、薄い絶縁層、例えば、窒化ケイ素または酸化ケイ素を窒化物膜の上部に堆積させることができる。表面はまた、例えば前駆物質ビス−シクロペンタジエニルマグネシウムを使用する、Mgによるドーピングを通して製造することができる、薄いp型N極窒化物膜の堆積を通して、安定化することもできる。
任意のN極III族窒化物膜の表面を安定させるために、おそらく原位置で、薄い絶縁層、例えば、窒化ケイ素または酸化ケイ素を窒化物膜の上部に堆積させることができる。表面はまた、例えば前駆物質ビス−シクロペンタジエニルマグネシウムを使用する、Mgによるドーピングを通して製造することができる、薄いp型N極窒化物膜の堆積を通して、安定化することもできる。
(高分画のN原子から成る平面を伴うIII族窒化物の成長)
誤配向基板の使用は、(000−1)表面以外の、高分画のN原子から成る表面を伴うIII族窒化物膜、例えば、半極性N面膜の成長にとっても有益である。
誤配向基板の使用は、(000−1)表面以外の、高分画のN原子から成る表面を伴うIII族窒化物膜、例えば、半極性N面膜の成長にとっても有益である。
(MOCVDによって成長させられるヘテロエピタキシャルN面およびGa面GaN中の不純物混入)
III族窒化物において、結晶成長配向は、材料の化学および物理的特性に大きな影響を及ぼす。これらの特性の中で、Ga面(0001)GaNについて研究されているが、N面(000−1)GaNに対しては幅広く調査されていない、不純物混入がある。おそらく、2つの極性間の理解の相違は、MOCVDによって成長させられた時のN面GaNの歴史的に粗雑な六方晶表面形態に起因する。しかしながら、本発明は、微斜面のサファイア基板の使用を通して、MOCVDによって平滑なN面GaNをヘテロエピタキシャル成長させることができると示している。そのようなものとして、本発明で示されるような、誤配向基板上の表面粗度および貫通転位は、Ga面GaN膜に匹敵する。
III族窒化物において、結晶成長配向は、材料の化学および物理的特性に大きな影響を及ぼす。これらの特性の中で、Ga面(0001)GaNについて研究されているが、N面(000−1)GaNに対しては幅広く調査されていない、不純物混入がある。おそらく、2つの極性間の理解の相違は、MOCVDによって成長させられた時のN面GaNの歴史的に粗雑な六方晶表面形態に起因する。しかしながら、本発明は、微斜面のサファイア基板の使用を通して、MOCVDによって平滑なN面GaNをヘテロエピタキシャル成長させることができると示している。そのようなものとして、本発明で示されるような、誤配向基板上の表面粗度および貫通転位は、Ga面GaN膜に匹敵する。
本発明はまた、異なるサファイアオフカット上のMOCVDで成長したN面GaNと、二次イオン質量分析(SIMS)を使用したGa面GaNとの間の不純物混入の相違も研究している。温度、圧力、V/III比、およびGaフローの変化の関数として、意図的ではない不純物である酸素、炭素、および水素、ならびに意図的な不純物であるシリコンおよびマグネシウムを研究した。
まず、厚さ約1μmのGa面およびN面GaNテンプレートを、異なる成長開始条件の必要性により、別々に成長させた。N面については、サファイア[10−10]方向に向かって2°、4°、5°、ならびにサファイア[11−20]方向に向かって4°および5°のオフカット上でテンプレートを成長させた。次いで、Ga面テンプレートの一部分およびN面テンプレートのそれぞれをMOCVDリアクタに同時搭載し、そこで、オフカットおよび極性のそれぞれの間の直接比較を可能にした、「SIMSスタック」を再成長させた。第1のSIMSスタックがGaフローおよび圧力の変動を調査した一方で、第2のスタックは、温度およびV/III比の変動を含有した。
図9に示される、温度の関数としての酸素混入のSIMS結果は、N面オフカットの全ての上の酸素混入が、Ga面よりも大幅に高かったことを示した。しかしながら、図10に示される、温度の関数としての炭素混入は、N面オフカットの全てと比較すると、Ga面上で大幅に高かった。N/Ga面表面上の原子結合の差異に基づくモデルを他の場所で提示する。加えて、酸素および炭素混入に対する成長条件の変化の影響を他の場所で論じる。水素混入は、両方の極性の間で同程度であった。本発明は、MgおよびSi混入も全てのサンプルで同程度であったことを見出した。
しかしながら、本発明は、図11に示されるように、N面サンプルとGa面サンプルとの間のMg混入プロファイルの有意な差異を見出した。これらの結果は、GaおよびN面GaN膜の不純物混入の直接比較を提示し、平滑なN面上の不純物混入は、デバイス応用で使用するための成長条件を通して制御できることを示す。P型(例えば、Mg)ドーピングN面窒化物膜は、Ga面窒化物膜をp型ドーピングする時に生じる、あまりはっきりしていないp型ドーピングプロファイル1102と比べて、図11(a)のプロファイル1100によって証明されるような、急激なp型ドーピングプロファイルの生成につながる。したがって、本発明は、N面を伴うIII族窒化物膜を成長させ、ドーピングするステップヲ含む、急激なp型ドーピングプロファイルを伴うIII族窒化物膜を作製するための方法を提供する。
(利点および改良点)
現在、GaNを用いたデバイスの大規模製造のための最も一般的に使用されている成長方法である、MOCVDによって成長させられる、ほとんどのN極GaN膜は、材料をデバイス応用に対して容認不可能にする、大型(μmサイズの)六方晶特徴によって特徴付けられる。本発明は、N面デバイスの開発を可能にする、平滑な高品質膜の成長を可能にする。
現在、GaNを用いたデバイスの大規模製造のための最も一般的に使用されている成長方法である、MOCVDによって成長させられる、ほとんどのN極GaN膜は、材料をデバイス応用に対して容認不可能にする、大型(μmサイズの)六方晶特徴によって特徴付けられる。本発明は、N面デバイスの開発を可能にする、平滑な高品質膜の成長を可能にする。
HEMTに対して、従来のGa面で実現可能ではなかったデバイス構造が、平滑なN面成長により利用可能となるであろう。
III族窒化物を用いた発光体に対する主な課題の1つは、高品質InGaNの成長である。N面は、より良好な品質の材料、ならびに実現可能なより高いインジウム含有量の膜の作製を提供する、従来のGa面よりも高温でのInGaNの成長を可能にする[6]。
発光体の成長に対する別の課題は、p型ドーピングである。従来のGa面材料において、過剰に高いp型ドーピング(Mg)は、表面をN面に局所的に反転させ、質の悪い膜を生じる。今では成長がN面上で行われるため、はるかに良好なデバイス性能につながる、p型ドーピングのより高いレベルで膜品質を維持することができる。また、より急なMgドーピングプロファイルを実現することができ、デバイス性能をさらに向上させる。
III族窒化物を用いた発光体には、強い分極誘導性電場という問題がある。N面材料は、従来のGa面とは反対方向の電場を提供し、それは例えば、発光デバイスの増加した効率をもたらす、より低い動作電圧および向上したキャリア注入を可能にするはずである。
N面のエッチング特性は、Ga面とは明らかに異なり、それは、表面粗度化およびメガコーン等のLEDにおけるより良好な光抽出スキーム、ならびにLDに対するエッチングされた小面を作製する際に有用となる。
Ga上に存在するMg記憶効果は、N面上で有意ではなく、それは、デバイス構造で使用するためのGa面上で得られない、急激なp型ドーピングプロファイルの生成を可能にする。
誤配向基板上で成長させられるN極デバイスは、誤配向方向に対するデバイスチャネルの適切な整合を通した、誤配向方向に関する特定の方向で、強化した電荷(例えば、電子および/またはホール)輸送特性を利用する。そのため、例えば、限定としてではなく、所与のデバイスに対する所望の電荷輸送を生成するために、チャネルの配向および強化した電荷輸送特性の両方が使用されるように、トランジスタのチャネルまたは任意のデバイスの電荷輸送を生成することができる。一部のデバイスは、より速い電荷輸送を所望してもよく、そのようなものとして、チャネルは、そのようなデバイスの電荷輸送を増加させるように、N面(Al,Ga,In)N層の誤配向方向と垂直に整合される。他のデバイスは、電荷輸送の抵抗または他の減速を必要としてもよく、チャネルは、平行に整合することができるか、または誤配向基板上に成長させられる誤配向N面膜の強化した電荷輸送と平行する以外の何らかの他の整合となり得る。こうして、デバイスを設計する時に、以前はデバイス設計者に利用可能ではなかった、そのような設計特性を考慮することができる。
図12a−12fは、本発明による、サファイア基板上に成長させられた厚さ0.8ミクロンのGaN膜の光学顕微鏡写真を図示する。
図12aは、a平面に向かって0.5度の誤配向での成長を示し、図12bは、m平面に向かって0.5度の誤配向での成長を示す。
図12cは、a平面に向かって1度の誤配向での成長を示し、図12dは、m平面に向かって1度の誤配向での成長を示す。
図12eは、a平面に向かって2度の誤配向での成長を示し、図12fは、m平面に向かって2度の誤配向での成長を示す。
図12aおよび12bの挿入部分は、主要図の部分から3倍に拡大されている。
図12aは、a平面に向かって0.5度の誤配向での成長を示し、図12bは、m平面に向かって0.5度の誤配向での成長を示す。
図12cは、a平面に向かって1度の誤配向での成長を示し、図12dは、m平面に向かって1度の誤配向での成長を示す。
図12eは、a平面に向かって2度の誤配向での成長を示し、図12fは、m平面に向かって2度の誤配向での成長を示す。
図12aおよび12bの挿入部分は、主要図の部分から3倍に拡大されている。
(参考文献)
以下の参考文献は、本明細書において参照により援用される。
以下の参考文献は、本明細書において参照により援用される。
[1]Homo−epitaxial GaN growth on exact and misoriented single crystals:suppression of hillock formation:A.R.A.Zauner,J.L.Weyher,M.Plomp,V.Kirilyuk,I.Grzegory,W.J.P.van Enckevort,J.J.Schermer,P.R.HagemanおよびP.K.Larsen、J.Cryst.Growth 210(2000)435−443.
[2]Homo−epitaxial GaN growth on the N−face of GaN single crystals:the influence of the misorientation on the surface morphology:A.R.A.Zauner,A.Aret,W.J.P.van Enckevort,J.L.Weyher,S.Porowski,J.J.Schermer,J.Cryst.Growth 240(2002)14−21.
[3]A.P.Grzegorczykほか、Influence of sapphire annealing in trimethylgallium atmosphere on GaN epitaxy by MOCVD:J.Cryst.Growth 283(2005)72−80.
[4]N−polarity GaN on sapphire substrates grown by MOCVD:T.Matsuoka,Y.Kobayashi,H.Takahata,T.Mitate,S Mizuno,A.Sasaki,M.Yoshimoto,T.OhnishiおよびM.Sumiya,Phys.Stat.Sol.(b) 243(2006)1446−1450.
[5]Indium−surfactant−assisted growth of high−mobility AlN/GaN multilayer structures by MOCVD,S.Keller,S.Heikman,I.Ben−Yaakov,L.Shen,S.P.DenBaarsおよびU.K.Mishra,Appl.Phys.Lett.79(2001)3449.
[6]The effect of substrate polarity on the growth of InN by RF−MBE:Naoiほか,J.Cryst.Growth 269(2004)155−161.
[7]Nitridation of sapphire. Effect on the optical properties of GaN epitaxial overlayers:N.Grandjean,J.MassiesおよびM.Leroux, Appl.Phys.Lett.69(1996)2071.
[8] Energetics of AlN thin films on the Al2O3(0001) surface:R.Di FeliceおよびJ.Northrup, Appl.Phys.Lett. 73(1998)936.
(結論)
これは、本発明の好適な実施形態の説明を結論付ける。本発明の1つ以上の実施形態の前述の説明は、例証および説明の目的で提示されている。これは、包括的となること、または本発明を開示される正確な形態に限定することを目的としない。上記の教示を踏まえて、多くの修正および変化が可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ本明細書に添付の請求項および本明細書に添付の請求項の同等物の全範囲によって限定されることが意図される。
[2]Homo−epitaxial GaN growth on the N−face of GaN single crystals:the influence of the misorientation on the surface morphology:A.R.A.Zauner,A.Aret,W.J.P.van Enckevort,J.L.Weyher,S.Porowski,J.J.Schermer,J.Cryst.Growth 240(2002)14−21.
[3]A.P.Grzegorczykほか、Influence of sapphire annealing in trimethylgallium atmosphere on GaN epitaxy by MOCVD:J.Cryst.Growth 283(2005)72−80.
[4]N−polarity GaN on sapphire substrates grown by MOCVD:T.Matsuoka,Y.Kobayashi,H.Takahata,T.Mitate,S Mizuno,A.Sasaki,M.Yoshimoto,T.OhnishiおよびM.Sumiya,Phys.Stat.Sol.(b) 243(2006)1446−1450.
[5]Indium−surfactant−assisted growth of high−mobility AlN/GaN multilayer structures by MOCVD,S.Keller,S.Heikman,I.Ben−Yaakov,L.Shen,S.P.DenBaarsおよびU.K.Mishra,Appl.Phys.Lett.79(2001)3449.
[6]The effect of substrate polarity on the growth of InN by RF−MBE:Naoiほか,J.Cryst.Growth 269(2004)155−161.
[7]Nitridation of sapphire. Effect on the optical properties of GaN epitaxial overlayers:N.Grandjean,J.MassiesおよびM.Leroux, Appl.Phys.Lett.69(1996)2071.
[8] Energetics of AlN thin films on the Al2O3(0001) surface:R.Di FeliceおよびJ.Northrup, Appl.Phys.Lett. 73(1998)936.
(結論)
これは、本発明の好適な実施形態の説明を結論付ける。本発明の1つ以上の実施形態の前述の説明は、例証および説明の目的で提示されている。これは、包括的となること、または本発明を開示される正確な形態に限定することを目的としない。上記の教示を踏まえて、多くの修正および変化が可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ本明細書に添付の請求項および本明細書に添付の請求項の同等物の全範囲によって限定されることが意図される。
Claims (22)
- N面III族窒化物膜を成長させるための方法であって、
(a)h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角を伴う成長表面を有する基板を提供することと、
(b)該成長表面上で該N面III族窒化物膜を成長させることであって、該面III族窒化物膜は、誤配向角がない基板上で成長させられるN面III族窒化物膜よりも平滑である、ことと
を包含する、方法。 - 前記ミラー指数は、h=1、i=0、k=0およびl=−1であり、前記基板は、炭化ケイ素である、請求項1に記載の方法。
- 前記ミラー指数は、h=0、i=0、k=0およびl=1であり、前記基板は、サファイアである、請求項1に記載の方法。
- 前記ミラー指数は、h=1、k=1、l=1であり、前記基板は、シリコンである、請求項1に記載の方法。
- 前記基板は、(001)Siである、請求項1に記載の方法。
- 前記成長させることは、有機金属化学気相成長法(MOCVD)による、請求項1に記載の方法。
- 前記N面III族窒化物膜は、窒素化された誤配向基板上で成長させられる、請求項1に記載の方法。
- 前記誤配向基板上にAlN層を形成し、該AlN層上で前記N面III族窒化物膜を成長させることをさらに含む、請求項1に記載の方法。
- (Al,Ga,In)N核形成層は、ステップフロー成長モードを使用して前記AlN層上に堆積される、請求項8に記載の方法。
- 前記AlN層は、後で堆積されるIII族窒化物層に対してN極性を設定する、請求項8に記載の方法。
- 前記誤配向基板は、サファイア基板である、請求項7に記載の方法。
- 窒素化により前記サファイア基板上に形成されるAlN層上にIII族窒化物核形成層を堆積させることと、前記III族窒化物核形成層上で前記N面III族窒化物膜を成長させることとをさらに含む、請求項11に記載の方法。
- 前記III族窒化物核形成層は、ステップフロー成長モードを使用して堆積される、請求項12に記載の方法。
- 前記III族窒化物核形成層は、少なくとも部分的にドーピングされる、請求項12に記載の方法。
- 前記N面III族窒化物膜を成長させることは、
(a)前記核形成層上で、第1のN面III族窒化物層をドーピングし、成長させることと、
(b)第2のN面III族窒化物層の少なくとも一部がドーピングされるように、該第1のN面III族層上で第2のN面III族窒化物層を成長させることと
を含む、請求項14に記載の方法。 - 前記誤配向基板は、研磨された炭素極炭化ケイ素基板である、請求項8に記載の方法。
- 前記AlN層上に、変化する組成を有するIII族窒化物層を堆積させることをさらに含み、該変化する組成を有する該III族窒化物層のAl組成は、AlNからGaNへ組成傾斜される、請求項16に記載の方法。
- 前記組成傾斜III族窒化物層は、少なくとも部分的にドーピングされる、請求項17に記載の方法。
- N面を有する前記III族窒化物層の成長は、
(a)前記組成傾斜III族窒化物層上で、N面を有する第1のIII族窒化物層をドーピングし、成長させることと、
(b)N面を有する第2のIII族窒化物層の少なくとも一部がドーピングされるように、N面を有する第2のIII族窒化物層を成長させることと
を含む、請求項18に記載の方法。 - 請求項1に記載の方法を使用して製造されるデバイス。
- 急激なp型ドーピングプロファイルを有するIII族窒化物膜を作製するための方法であって、
(a)h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角を伴う成長表面を有する基板を提供することと、
(b)該成長表面上で急激なp型ドーピングプロファイルを有するN面III族窒化物膜を成長させることと
を含み、N面を有する該III族窒化物膜は、誤配向角がない基板上で成長させられるN面III族窒化物膜よりも平滑である、方法。 - 窒化物デバイスの電荷輸送特性を強化するための方法であって、
h、i、k、lがミラー指数である、基板のミラー指数結晶面[h,i,k,l]に対して0.5〜10度の間の誤配向角を伴う成長表面を有する基板上で成長させられるN面窒化物層を使用して、該窒化物デバイスを製造することと、
誤配向基板上で成長させられる該誤配向N面(Al,Ga,In)N層の誤配向方向と実質的に垂直に、該窒化物デバイスのチャネルを整列させることと
を含み、該電荷輸送特性は該誤配向方向において強化される、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86603506P | 2006-11-15 | 2006-11-15 | |
PCT/US2007/020037 WO2008060349A2 (en) | 2006-11-15 | 2007-09-14 | Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition |
US11/855,591 US7566580B2 (en) | 2006-11-15 | 2007-09-14 | Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013004398A Division JP5792209B2 (ja) | 2006-11-15 | 2013-01-15 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010509177A true JP2010509177A (ja) | 2010-03-25 |
Family
ID=39369697
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009537139A Withdrawn JP2010509177A (ja) | 2006-11-15 | 2007-09-14 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
JP2013004398A Active JP5792209B2 (ja) | 2006-11-15 | 2013-01-15 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
JP2014215011A Withdrawn JP2015063458A (ja) | 2006-11-15 | 2014-10-22 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013004398A Active JP5792209B2 (ja) | 2006-11-15 | 2013-01-15 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
JP2014215011A Withdrawn JP2015063458A (ja) | 2006-11-15 | 2014-10-22 | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7566580B2 (ja) |
EP (1) | EP2087507A4 (ja) |
JP (3) | JP2010509177A (ja) |
CA (1) | CA2669228C (ja) |
TW (1) | TWI489668B (ja) |
WO (1) | WO2008060349A2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503881A (ja) * | 2008-09-23 | 2012-02-09 | トライクイント・セミコンダクター・インコーポレイテッド | オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス |
WO2013148065A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Method for forming group iii/v conformal layers on silicon substrates |
JP2013211363A (ja) * | 2012-03-30 | 2013-10-10 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハ及びその製造方法 |
JP2014090169A (ja) * | 2012-10-16 | 2014-05-15 | Soraa Inc | 窒化インジウムガリウム発光デバイス |
JP2014513035A (ja) * | 2011-07-25 | 2014-05-29 | 東芝テクノセンター株式会社 | 半導体装置およびその製造方法 |
US9048169B2 (en) | 2008-05-23 | 2015-06-02 | Soitec | Formation of substantially pit free indium gallium nitride |
US9425299B1 (en) | 2015-06-08 | 2016-08-23 | Sandisk Technologies Llc | Three-dimensional memory device having a heterostructure quantum well channel |
WO2016132815A1 (ja) * | 2015-02-18 | 2016-08-25 | 国立大学法人東北大学 | 窒化物半導体自立基板作製方法 |
US9721963B1 (en) | 2016-04-08 | 2017-08-01 | Sandisk Technologies Llc | Three-dimensional memory device having a transition metal dichalcogenide channel |
US9818801B1 (en) | 2016-10-14 | 2017-11-14 | Sandisk Technologies Llc | Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof |
US9941295B2 (en) | 2015-06-08 | 2018-04-10 | Sandisk Technologies Llc | Method of making a three-dimensional memory device having a heterostructure quantum well channel |
JP2019216180A (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
JP2021063007A (ja) * | 2021-01-13 | 2021-04-22 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
JPWO2020017207A1 (ja) * | 2018-07-20 | 2021-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体発光素子 |
JPWO2020031829A1 (ja) * | 2018-08-09 | 2021-08-26 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
US11600704B2 (en) | 2017-06-15 | 2023-03-07 | Sumitomo Chemical Company, Limited | Nitride semiconductor laminate, semiconductor device, method of manufacturing nitride semiconductor laminate, method of manufacturing nitride semiconductor free-standing substrate and method of manufacturing semiconductor device |
US12009637B2 (en) | 2018-07-20 | 2024-06-11 | Sony Semiconductor Solutions Corporation | Semiconductor light emitting device |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
US7504274B2 (en) | 2004-05-10 | 2009-03-17 | The Regents Of The University Of California | Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition |
US8157914B1 (en) | 2007-02-07 | 2012-04-17 | Chien-Min Sung | Substrate surface modifications for compositional gradation of crystalline materials and associated products |
US7799600B2 (en) * | 2007-05-31 | 2010-09-21 | Chien-Min Sung | Doped diamond LED devices and associated methods |
JP2008311579A (ja) * | 2007-06-18 | 2008-12-25 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
EP2171748A1 (en) * | 2007-07-26 | 2010-04-07 | S.O.I.Tec Silicon on Insulator Technologies | Epitaxial methods and templates grown by the methods |
FR2931293B1 (fr) | 2008-05-15 | 2010-09-03 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante |
EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
EP2151852B1 (en) * | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
EP2151861A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Passivation of etched semiconductor structures |
TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
EP2159836B1 (en) * | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
JP2010232297A (ja) * | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP5401145B2 (ja) * | 2009-03-26 | 2014-01-29 | 株式会社トクヤマ | Iii族窒化物積層体の製造方法 |
US8344420B1 (en) | 2009-07-24 | 2013-01-01 | Triquint Semiconductor, Inc. | Enhancement-mode gallium nitride high electron mobility transistor |
US9525117B2 (en) | 2009-12-08 | 2016-12-20 | Lehigh University | Thermoelectric materials based on single crystal AlInN—GaN grown by metalorganic vapor phase epitaxy |
US8541252B2 (en) * | 2009-12-17 | 2013-09-24 | Lehigh University | Abbreviated epitaxial growth mode (AGM) method for reducing cost and improving quality of LEDs and lasers |
US9705028B2 (en) | 2010-02-26 | 2017-07-11 | Micron Technology, Inc. | Light emitting diodes with N-polarity and associated methods of manufacturing |
CN101831613B (zh) * | 2010-04-21 | 2011-10-19 | 中国科学院半导体研究所 | 利用非极性ZnO缓冲层生长非极性InN薄膜的方法 |
CN101831628B (zh) * | 2010-04-21 | 2011-10-05 | 中国科学院半导体研究所 | 一种生长高质量富In组分InGaN薄膜材料的方法 |
JP5668339B2 (ja) * | 2010-06-30 | 2015-02-12 | 住友電気工業株式会社 | 半導体装置の製造方法 |
US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
US8975165B2 (en) | 2011-02-17 | 2015-03-10 | Soitec | III-V semiconductor structures with diminished pit defects and methods for forming the same |
US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
JP5987288B2 (ja) * | 2011-09-28 | 2016-09-07 | 富士通株式会社 | 半導体装置 |
US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
WO2013155396A1 (en) * | 2012-04-12 | 2013-10-17 | The Regents Of The University Of California | Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors |
US9312129B2 (en) | 2012-09-05 | 2016-04-12 | Saint-Gobain Cristaux Et Detecteurs | Group III-V substrate material with particular crystallographic features and methods of making |
JP2014072428A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置 |
US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
TWI657169B (zh) * | 2013-04-22 | 2019-04-21 | 傲思丹度科技公司 | 半極性iii氮化物膜及製造該膜之材料及方法 |
US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
US9368582B2 (en) * | 2013-11-04 | 2016-06-14 | Avogy, Inc. | High power gallium nitride electronics using miscut substrates |
KR102427203B1 (ko) | 2014-05-27 | 2022-07-29 | 실라나 유브이 테크놀로지스 피티이 리미티드 | n-형 및 p-형 초격자를 포함하는 전자 디바이스 |
CN106663718B (zh) | 2014-05-27 | 2019-10-01 | 斯兰纳Uv科技有限公司 | 光电装置 |
JP6636459B2 (ja) | 2014-05-27 | 2020-01-29 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd | 半導体構造と超格子とを用いた高度電子デバイス |
US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
WO2016051935A1 (ja) * | 2014-10-03 | 2016-04-07 | 日本碍子株式会社 | 半導体素子用のエピタキシャル基板およびその製造方法 |
CN105719968B (zh) * | 2014-12-04 | 2018-12-11 | 北京北方华创微电子装备有限公司 | 硅衬底上外延氮化镓薄膜及制备hemt器件的方法 |
US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
CN107112205B (zh) * | 2015-01-16 | 2020-12-22 | 住友电气工业株式会社 | 半导体衬底及其制造方法,组合半导体衬底及其制造方法 |
US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
CN109599329B (zh) * | 2018-12-05 | 2023-08-08 | 江西兆驰半导体有限公司 | 一种硅衬底上生长氮极性iii族氮化物半导体层的方法 |
CN115863501B (zh) * | 2023-02-27 | 2023-05-09 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
Family Cites Families (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US606078A (en) * | 1898-06-21 | Christian pattberg | ||
JPS62119196A (ja) * | 1985-11-18 | 1987-05-30 | Univ Nagoya | 化合物半導体の成長方法 |
US6440823B1 (en) * | 1994-01-27 | 2002-08-27 | Advanced Technology Materials, Inc. | Low defect density (Ga, Al, In)N and HVPE process for making same |
US5679152A (en) * | 1994-01-27 | 1997-10-21 | Advanced Technology Materials, Inc. | Method of making a single crystals Ga*N article |
US6072197A (en) * | 1996-02-23 | 2000-06-06 | Fujitsu Limited | Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy |
US5923950A (en) * | 1996-06-14 | 1999-07-13 | Matsushita Electric Industrial Co., Inc. | Method of manufacturing a semiconductor light-emitting device |
US6849866B2 (en) * | 1996-10-16 | 2005-02-01 | The University Of Connecticut | High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration |
US6177292B1 (en) * | 1996-12-05 | 2001-01-23 | Lg Electronics Inc. | Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate |
US5741724A (en) * | 1996-12-27 | 1998-04-21 | Motorola | Method of growing gallium nitride on a spinel substrate |
EP2234142A1 (en) | 1997-04-11 | 2010-09-29 | Nichia Corporation | Nitride semiconductor substrate |
US6069021A (en) * | 1997-05-14 | 2000-05-30 | Showa Denko K.K. | Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer |
JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Tdk株式会社 | 電子デバイス用基板 |
US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
US6849472B2 (en) * | 1997-09-30 | 2005-02-01 | Lumileds Lighting U.S., Llc | Nitride semiconductor device with reduced polarization fields |
JP3955367B2 (ja) * | 1997-09-30 | 2007-08-08 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 光半導体素子およびその製造方法 |
US6201262B1 (en) * | 1997-10-07 | 2001-03-13 | Cree, Inc. | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure |
US6051849A (en) * | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
US6294440B1 (en) * | 1998-04-10 | 2001-09-25 | Sharp Kabushiki Kaisha | Semiconductor substrate, light-emitting device, and method for producing the same |
US6180270B1 (en) * | 1998-04-24 | 2001-01-30 | The United States Of America As Represented By The Secretary Of The Army | Low defect density gallium nitride epilayer and method of preparing the same |
US6064078A (en) | 1998-05-22 | 2000-05-16 | Xerox Corporation | Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities |
TW417315B (en) * | 1998-06-18 | 2001-01-01 | Sumitomo Electric Industries | GaN single crystal substrate and its manufacture method of the same |
US6218280B1 (en) * | 1998-06-18 | 2001-04-17 | University Of Florida | Method and apparatus for producing group-III nitrides |
JP3976294B2 (ja) * | 1998-06-26 | 2007-09-12 | シャープ株式会社 | 窒化物系化合物半導体発光素子の製造方法 |
JP3201475B2 (ja) * | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3592553B2 (ja) * | 1998-10-15 | 2004-11-24 | 株式会社東芝 | 窒化ガリウム系半導体装置 |
US20010047751A1 (en) * | 1998-11-24 | 2001-12-06 | Andrew Y. Kim | Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates |
US6177057B1 (en) * | 1999-02-09 | 2001-01-23 | The United States Of America As Represented By The Secretary Of The Navy | Process for preparing bulk cubic gallium nitride |
US20010042503A1 (en) * | 1999-02-10 | 2001-11-22 | Lo Yu-Hwa | Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates |
JP3587081B2 (ja) * | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子 |
US6133593A (en) * | 1999-07-23 | 2000-10-17 | The United States Of America As Represented By The Secretary Of The Navy | Channel design to reduce impact ionization in heterostructure field-effect transistors |
US6268621B1 (en) * | 1999-08-03 | 2001-07-31 | International Business Machines Corporation | Vertical channel field effect transistor |
US6812053B1 (en) * | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
CA2287760C (en) * | 1999-10-29 | 2004-08-10 | Leader Industries Inc. | Sport eyeglasses having removable lenses |
JP3393602B2 (ja) * | 2000-01-13 | 2003-04-07 | 松下電器産業株式会社 | 半導体装置 |
JP3929008B2 (ja) * | 2000-01-14 | 2007-06-13 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
US20010015437A1 (en) * | 2000-01-25 | 2001-08-23 | Hirotatsu Ishii | GaN field-effect transistor, inverter device, and production processes therefor |
US6566231B2 (en) * | 2000-02-24 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region |
JP3557441B2 (ja) | 2000-03-13 | 2004-08-25 | 日本電信電話株式会社 | 窒化物半導体基板およびその製造方法 |
JP3946427B2 (ja) | 2000-03-29 | 2007-07-18 | 株式会社東芝 | エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 |
TW472400B (en) * | 2000-06-23 | 2002-01-11 | United Epitaxy Co Ltd | Method for roughing semiconductor device surface to increase the external quantum efficiency |
JP3968968B2 (ja) * | 2000-07-10 | 2007-08-29 | 住友電気工業株式会社 | 単結晶GaN基板の製造方法 |
JP4556300B2 (ja) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | 結晶成長方法 |
US6624452B2 (en) * | 2000-07-28 | 2003-09-23 | The Regents Of The University Of California | Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET |
EP1307903A1 (en) * | 2000-08-04 | 2003-05-07 | The Regents Of The University Of California | Method of controlling stress in gallium nitride films deposited on substrates |
JP2002076521A (ja) | 2000-08-30 | 2002-03-15 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体発光素子 |
JP4154558B2 (ja) * | 2000-09-01 | 2008-09-24 | 日本電気株式会社 | 半導体装置 |
US6690042B2 (en) * | 2000-09-27 | 2004-02-10 | Sensor Electronic Technology, Inc. | Metal oxide semiconductor heterostructure field effect transistor |
US6391748B1 (en) * | 2000-10-03 | 2002-05-21 | Texas Tech University | Method of epitaxial growth of high quality nitride layers on silicon substrates |
US6649287B2 (en) * | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
US6635901B2 (en) * | 2000-12-15 | 2003-10-21 | Nobuhiko Sawaki | Semiconductor device including an InGaAIN layer |
US6599362B2 (en) * | 2001-01-03 | 2003-07-29 | Sandia Corporation | Cantilever epitaxial process |
US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
US7501023B2 (en) * | 2001-07-06 | 2009-03-10 | Technologies And Devices, International, Inc. | Method and apparatus for fabricating crack-free Group III nitride semiconductor materials |
US7105865B2 (en) * | 2001-09-19 | 2006-09-12 | Sumitomo Electric Industries, Ltd. | AlxInyGa1−x−yN mixture crystal substrate |
PL214287B1 (pl) * | 2001-10-26 | 2013-07-31 | Ammono Spolka Z Ograniczona Odpowiedzialnoscia | Struktura urzadzenia emitujacego swiatlo z monokrystaliczna objetosciowa warstwa azotku |
HUP0401882A3 (en) * | 2001-10-26 | 2005-11-28 | Nichia Corp Anan Shi | Substrate for epitaxy |
US6617261B2 (en) * | 2001-12-18 | 2003-09-09 | Xerox Corporation | Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates |
US6878975B2 (en) * | 2002-02-08 | 2005-04-12 | Agilent Technologies, Inc. | Polarization field enhanced tunnel structures |
US6791120B2 (en) * | 2002-03-26 | 2004-09-14 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and method of fabricating the same |
US7208393B2 (en) * | 2002-04-15 | 2007-04-24 | The Regents Of The University Of California | Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy |
US8809867B2 (en) * | 2002-04-15 | 2014-08-19 | The Regents Of The University Of California | Dislocation reduction in non-polar III-nitride thin films |
KR100992960B1 (ko) | 2002-04-15 | 2010-11-09 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막 |
US20070128844A1 (en) | 2003-04-15 | 2007-06-07 | Craven Michael D | Non-polar (a1,b,in,ga)n quantum wells |
US20060138431A1 (en) * | 2002-05-17 | 2006-06-29 | Robert Dwilinski | Light emitting device structure having nitride bulk single crystal layer |
JP4201541B2 (ja) | 2002-07-19 | 2008-12-24 | 豊田合成株式会社 | 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子の製造方法 |
US6876009B2 (en) * | 2002-12-09 | 2005-04-05 | Nichia Corporation | Nitride semiconductor device and a process of manufacturing the same |
AU2003259125A1 (en) | 2002-12-16 | 2004-07-29 | The Regents Of The University Of California | Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy |
US7427555B2 (en) * | 2002-12-16 | 2008-09-23 | The Regents Of The University Of California | Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy |
US7186302B2 (en) * | 2002-12-16 | 2007-03-06 | The Regents Of The University Of California | Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition |
US6847057B1 (en) * | 2003-08-01 | 2005-01-25 | Lumileds Lighting U.S., Llc | Semiconductor light emitting devices |
US6958494B2 (en) * | 2003-08-14 | 2005-10-25 | Dicon Fiberoptics, Inc. | Light emitting diodes with current spreading layer |
US7009215B2 (en) * | 2003-10-24 | 2006-03-07 | General Electric Company | Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates |
US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
US7808011B2 (en) * | 2004-03-19 | 2010-10-05 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting devices including in-plane light emitting layers |
US20050253222A1 (en) * | 2004-05-17 | 2005-11-17 | Caneau Catherine G | Semiconductor devices on misoriented substrates |
US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
US7220324B2 (en) * | 2005-03-10 | 2007-05-22 | The Regents Of The University Of California | Technique for the growth of planar semi-polar gallium nitride |
TWI308397B (en) * | 2004-06-28 | 2009-04-01 | Epistar Corp | Flip-chip light emitting diode and fabricating method thereof |
US7547928B2 (en) * | 2004-06-30 | 2009-06-16 | Interuniversitair Microelektronica Centrum (Imec) | AlGaN/GaN high electron mobility transistor devices |
US20060073621A1 (en) * | 2004-10-01 | 2006-04-06 | Palo Alto Research Center Incorporated | Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer |
US7804100B2 (en) * | 2005-03-14 | 2010-09-28 | Philips Lumileds Lighting Company, Llc | Polarization-reversed III-nitride light emitting device |
US7341878B2 (en) * | 2005-03-14 | 2008-03-11 | Philips Lumileds Lighting Company, Llc | Wavelength-converted semiconductor light emitting device |
JP2006269534A (ja) * | 2005-03-22 | 2006-10-05 | Eudyna Devices Inc | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 |
TW200703463A (en) * | 2005-05-31 | 2007-01-16 | Univ California | Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO) |
WO2006130696A2 (en) * | 2005-06-01 | 2006-12-07 | The Regents Of The University Of California | Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices |
WO2006138626A2 (en) * | 2005-06-17 | 2006-12-28 | The Regents Of The University Of California | (AI,Ga,In)N AND ZnO DIRECT WAFER BONDED STRUCTURE FOR OPTOELECTRONIC APPLICATION AND ITS FABRICATION METHOD |
TWI390633B (zh) * | 2005-07-13 | 2013-03-21 | Japan Science & Tech Agency | 半極性氮化物膜缺陷減少之側向成長方法 |
JP4696886B2 (ja) * | 2005-12-08 | 2011-06-08 | 日立電線株式会社 | 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法 |
TWI490918B (zh) * | 2006-01-20 | 2015-07-01 | Univ California | 半極性氮化(鋁,銦,鎵,硼)之改良成長方法 |
WO2007095137A2 (en) * | 2006-02-10 | 2007-08-23 | The Regents Of The University Of California | Method for conductivity control of (al,in,ga,b)n |
EP2041794A4 (en) * | 2006-06-21 | 2010-07-21 | Univ California | OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH |
-
2007
- 2007-09-14 JP JP2009537139A patent/JP2010509177A/ja not_active Withdrawn
- 2007-09-14 EP EP07838270A patent/EP2087507A4/en not_active Withdrawn
- 2007-09-14 CA CA2669228A patent/CA2669228C/en active Active
- 2007-09-14 WO PCT/US2007/020037 patent/WO2008060349A2/en active Application Filing
- 2007-09-14 US US11/855,591 patent/US7566580B2/en active Active
- 2007-09-17 TW TW096134767A patent/TWI489668B/zh active
-
2013
- 2013-01-15 JP JP2013004398A patent/JP5792209B2/ja active Active
-
2014
- 2014-10-22 JP JP2014215011A patent/JP2015063458A/ja not_active Withdrawn
Non-Patent Citations (2)
Title |
---|
JPN6012053606; KIRILYUK,V. et al: 'Photoluminescence study of homoepitaxial N-polar GaN grown on differently misoriented single crystal' Journal of Crystal Growth Vol.230, 2001, p.477-480 * |
JPN7012004200; MONROY,E. et al: 'Growth kinetics of N-face polarity GaN by plasma-assisted molecular-beamepitaxy' Applied Physics Letters Vol.84, 2004, p.3684-3686 * |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048169B2 (en) | 2008-05-23 | 2015-06-02 | Soitec | Formation of substantially pit free indium gallium nitride |
JP2012503881A (ja) * | 2008-09-23 | 2012-02-09 | トライクイント・セミコンダクター・インコーポレイテッド | オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス |
JP2014513035A (ja) * | 2011-07-25 | 2014-05-29 | 東芝テクノセンター株式会社 | 半導体装置およびその製造方法 |
JP2016020299A (ja) * | 2011-07-25 | 2016-02-04 | マヌティウス アイピー インコーポレーテッド | 半導体装置 |
US10174439B2 (en) | 2011-07-25 | 2019-01-08 | Samsung Electronics Co., Ltd. | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
US9617656B2 (en) | 2011-07-25 | 2017-04-11 | Toshiba Corporation | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
US9799737B2 (en) | 2012-03-30 | 2017-10-24 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
WO2013148065A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Method for forming group iii/v conformal layers on silicon substrates |
JP2013211363A (ja) * | 2012-03-30 | 2013-10-10 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハ及びその製造方法 |
US8603898B2 (en) | 2012-03-30 | 2013-12-10 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
JP2014090169A (ja) * | 2012-10-16 | 2014-05-15 | Soraa Inc | 窒化インジウムガリウム発光デバイス |
JPWO2016132815A1 (ja) * | 2015-02-18 | 2017-11-24 | 国立大学法人東北大学 | 窒化物半導体自立基板作製方法 |
WO2016132815A1 (ja) * | 2015-02-18 | 2016-08-25 | 国立大学法人東北大学 | 窒化物半導体自立基板作製方法 |
US9941295B2 (en) | 2015-06-08 | 2018-04-10 | Sandisk Technologies Llc | Method of making a three-dimensional memory device having a heterostructure quantum well channel |
US9425299B1 (en) | 2015-06-08 | 2016-08-23 | Sandisk Technologies Llc | Three-dimensional memory device having a heterostructure quantum well channel |
US9721963B1 (en) | 2016-04-08 | 2017-08-01 | Sandisk Technologies Llc | Three-dimensional memory device having a transition metal dichalcogenide channel |
US9818801B1 (en) | 2016-10-14 | 2017-11-14 | Sandisk Technologies Llc | Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof |
US11600704B2 (en) | 2017-06-15 | 2023-03-07 | Sumitomo Chemical Company, Limited | Nitride semiconductor laminate, semiconductor device, method of manufacturing nitride semiconductor laminate, method of manufacturing nitride semiconductor free-standing substrate and method of manufacturing semiconductor device |
GB2589994B (en) * | 2018-06-13 | 2022-03-02 | Shinetsu Chemical Co | Method for producing GaN layered substrate |
KR20210019066A (ko) * | 2018-06-13 | 2021-02-19 | 신에쓰 가가꾸 고교 가부시끼가이샤 | GaN 적층 기판의 제조 방법 |
GB2589994A (en) * | 2018-06-13 | 2021-06-16 | Shinetsu Chemical Co | Method for producing GaN layered substrate |
WO2019240113A1 (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
JP2019216180A (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
KR102570935B1 (ko) | 2018-06-13 | 2023-08-28 | 신에쓰 가가꾸 고교 가부시끼가이샤 | GaN 적층 기판의 제조 방법 |
US11967530B2 (en) | 2018-06-13 | 2024-04-23 | Shin-Etsu Chemical Co., Ltd. | Method for producing GaN layered substrate |
JPWO2020017207A1 (ja) * | 2018-07-20 | 2021-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体発光素子 |
US12009637B2 (en) | 2018-07-20 | 2024-06-11 | Sony Semiconductor Solutions Corporation | Semiconductor light emitting device |
JPWO2020031829A1 (ja) * | 2018-08-09 | 2021-08-26 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
JP7044161B2 (ja) | 2018-08-09 | 2022-03-30 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
JP2021063007A (ja) * | 2021-01-13 | 2021-04-22 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
JP7181321B2 (ja) | 2021-01-13 | 2022-11-30 | 株式会社サイオクス | 窒化物半導体積層物 |
Also Published As
Publication number | Publication date |
---|---|
TW200822409A (en) | 2008-05-16 |
US20080113496A1 (en) | 2008-05-15 |
CA2669228A1 (en) | 2008-05-22 |
JP2015063458A (ja) | 2015-04-09 |
EP2087507A4 (en) | 2010-07-07 |
WO2008060349A2 (en) | 2008-05-22 |
JP5792209B2 (ja) | 2015-10-07 |
CA2669228C (en) | 2014-12-16 |
EP2087507A2 (en) | 2009-08-12 |
US7566580B2 (en) | 2009-07-28 |
TWI489668B (zh) | 2015-06-21 |
JP2013100227A (ja) | 2013-05-23 |
WO2008060349A3 (en) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
US8455885B2 (en) | Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition | |
JP5838523B2 (ja) | 半極性(Al,In,Ga,B)NまたはIII族窒化物の結晶 | |
KR101416838B1 (ko) | (Al,In,Ga,B)N의 전도도 제어 방법 | |
JP5099763B2 (ja) | 基板製造方法およびiii族窒化物半導体結晶 | |
US20080111144A1 (en) | LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS | |
US7687293B2 (en) | Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition | |
US10192737B2 (en) | Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors | |
JP2012209586A (ja) | 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造 | |
US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
WO2008060531A2 (en) | Light emitting diode and laser diode using n-face gan, inn, and ain and their alloys | |
US20140353685A1 (en) | Semi-Polar III-Nitride Films and Materials and Method for Making the Same | |
KR20130035995A (ko) | 구조체, 및 반도체 기판의 제조 방법 | |
KR100839224B1 (ko) | GaN 후막의 제조방법 | |
KR100590444B1 (ko) | 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 | |
Zhang | MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121012 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130212 |