JP2013100227A - 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 - Google Patents

有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 Download PDF

Info

Publication number
JP2013100227A
JP2013100227A JP2013004398A JP2013004398A JP2013100227A JP 2013100227 A JP2013100227 A JP 2013100227A JP 2013004398 A JP2013004398 A JP 2013004398A JP 2013004398 A JP2013004398 A JP 2013004398A JP 2013100227 A JP2013100227 A JP 2013100227A
Authority
JP
Japan
Prior art keywords
layer
nitride
growth
iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013004398A
Other languages
English (en)
Other versions
JP5792209B2 (ja
Inventor
Stacia Keller
ケラー ステーシア
Umesh K Mishra
ケー． ミシュラ ウメシュ
Nicholas A Fichtenbaum
エー． フィシュテンバーム ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2013100227A publication Critical patent/JP2013100227A/ja
Application granted granted Critical
Publication of JP5792209B2 publication Critical patent/JP5792209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】好適な有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法を提供する。
【解決手段】Ｎ面ＩＩＩ族窒化物膜を成長させるための方法であって、（ａ）ミラー指数結晶面に対して誤配向角を伴う成長表面を有する基板を提供すること、（ｂ）前記成長表面上または前記成長表面の上方で層を形成することであって、前記層は、前記層上で形成される１つ以上の後続の層に対するＮ極性配向を設定すること、および、（ｃ）前記層上でＮ面ＩＩＩ族窒化物膜を成長させることであって、前記Ｎ面ＩＩＩ族窒化物膜は、前記層によって設定されるＮ極性配向を有することを含む。
【選択図】なし

Description

（関連出願に対する相互参照）
本出願は、以下の同時係属中の同一人に譲渡された米国特許出願の利益を、米国特許法第１１９条（ｅ）の下に主張する。上記特許出願とは、
Ｓｔａｃｉａ Ｋｅｌｌｅｒ，Ｕｍｅｓｈ Ｋ．ＭｉｓｈｒａおよびＮｉｃｈｏｌａｓ Ａ．Ｆｉｃｈｔｅｎｂａｕｍによって２００６年１１月１５日に出願された、米国仮特許出願第６０／８６６，０３５号（名称“ＭＥＴＨＯＤ ＦＯＲ ＨＥＴＥＲＯＥＰＩＴＡＸＩＡＬ ＧＲＯＷＴＨ ＯＦ ＨＩＧＨ−ＱＵＡＬＩＴＹ Ｎ−ＦＡＣＥ ＧａＮ，ＩｎＮ，ＡＮＤ ＡｌＮ ＡＮＤ ＴＨＥＩＲ ＡＬＬＯＹＳ ＢＹ ＭＥＴＡＬ ＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ”、代理人整理番号第３０７９４．２０７−ＵＳ−Ｐ１（２００７−１２１−１））であり、この米国特許出願は本明細書において参照により援用される。
本出願は、以下の同時係属中の同一人に譲渡された出願に関連する。上記出願とは、
Ｓｉｄｄｈａｒｔｈ Ｒａｊａｎ，Ｃｈａｎｇ Ｓｏｏ Ｓｕｈ，Ｊａｍｅｓ Ｓ．ＳｐｅｃｋおよびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａによって、２００６年９月１８日に出願された、米国特許出願第１１／５２３，２８６号（名称“Ｎ−ＰＯＬＡＲ ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ”、代理人整理番号第３０７９４．１４８−ＵＳ−Ｕ１ （２００６−１０７−２））であって、Ｓｉｄｄｈａｒｔｈ Ｒａｊａｎ，Ｃｈａｎｇ Ｓｏｏ Ｓｕｈ，Ｊａｍｅｓ Ｓ．ＳｐｅｃｋおよびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａによって、２００５年９月１６日に出願された、米国特許出願第６０／７１７，９９６号（名称“Ｎ−ＰＯＬＡＲ ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ”、代理人整理番号第３０７９４．１４８−ＵＳ−Ｐ１（２００６−１０７−１））に対する優先権を主張する、出願と、
Ｎｉｃｈｏｌａｓ Ａ．Ｆｉｃｈｔｅｎｂａｕｍ，Ｕｍｅｓｈ Ｋ．ＭｉｓｈｒａおよびＳｔａｃｉａ Ｋｅｌｌｅｒによって、２００６年１１月１５日に出願された米国仮特許出願第６０／８６６，０１９号（名称“ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＡＮＤ ＬＡＳＥＲ ＤＩＯＤＥ ＵＳＩＮＧ Ｎ−ＦＡＣＥ ＧａＮ， ＩｎＮ， ａｎｄ ＡｌＮ ＡＮＤ ＴＨＥＩＲ ＡＬＬＯＹＳ”、代理人整理番号第３０７９４．２０８−ＵＳ−Ｐ１（２００７−２０４−１））と
であり、これらの出願は本明細書において参照により援用される。
（発明の背景）
（１．発明の分野）
本発明は、ＩＩＩ族窒化物材料の成長に関し、具体的には、有機金属化学気相成長法（ＭＯＣＶＤ）による、高品質の窒素（Ｎ）面窒化物ガリウム（ＧａＮ）、インジウム窒化（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）、およびそれらの合金のヘテロエピタキシャル成長の方法に関する。
（２．関連技術の説明）
（注記：本出願は、括弧内の１つ以上の参照番号、例えば、［ｘ］によって明細書の全体を通して示されるような、多数の異なる出版物を参照する。これらの参照番号に従って順序付けられた、これらの異なる出版物のリストは、下記の「参考文献」と題された項で見ることができる。これらの出版物のそれぞれは、参照することにより本願に組み込まれる）。
消費者アプリケーションおよびデバイスでのＩＩＩ族窒化物材料の使用が広まりつつある。しかしながら、大部分のアプリケーションは、Ｇａ極ＩＩＩ族窒化物膜およびヘテロ構造を採用する。異極性の膜およびヘテロ構造（Ｎ極ＩＩＩ族窒化物膜およびヘテロ構造）は、それらの成長の困難により、あまり研究されていない。Ｎ極ＩＩＩ族窒化物膜およびヘテロ構造は、種々の窒化物を用いたデバイス、ならびに電子および光電子デバイスの製造にとって有利である。Ｇａ極ヘテロ構造と比較して、Ｎ極ヘテロ構造における圧電場の反対方向は、Ｇａ極ヘテロ構造を使用して製造することができない、トランジスタデバイスの製造を可能にする。
ＩＩＩ族窒化物を用いた発光体に対する主な課題の１つは、高Ｉｎ組成を伴う高品質ＩｎＧａＮの成長である。デバイスに対するガリウム（Ｇａ）面の使用は、ＩｎＧａＮを成長させることができる温度を限定し、それは作製することができるデバイスの種類を限定する。別の課題は、高ＭｇドーピングレベルでのＧａ面からＮ面への極性変換による、低抵抗ｐ型（Ａｌ，Ｇａ，Ｉｎ）Ｎ：Ｍｇ膜の成長である。Ｎ面（Ａｌ，Ｇａ，Ｉｎ）Ｎ層構造を使用することによって、両方の問題を緩和することができる。
Ｇａ極ヘテロ構造と比較して、Ｎ極ヘテロ構造における圧電場の反対方向は、発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）のより低い動作電圧と、一般に空乏領域のより狭い幅により、ｐ―ｎ型接合デバイスの向上したキャリア注入とにつながる。その上、圧電場の反対方向は、トランジスタ、太陽電池、およびトンネル接合を利用するデバイス等のデバイスに対する利点を有する。当該分野では、Ｎ面窒化物材料およびこれらの材料を成長させる方法の必要性があることが分かる。
（発明の概要）
本発明は、ＩＩＩ族窒化物材料の成長を記載し、具体的には、高品質のＮ面ＧａＮ、ＩｎＮ、ＡｌＮ、およびそれらの合金、ならびにＭＯＣＶＤによって成長させられ同材料を備えるヘテロ構造のヘテロエピタキシャル成長の方法に関する。
本発明によるＮ面ＩＩＩ族窒化物膜を成長させるための方法は、ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角（ｍｉｓｏｒｉｅｎｔａｔｉｏｎ ａｎｇｌｅ）を伴う成長表面を有する、基板を提供するステップと、成長表面上でＮ面ＩＩＩ族窒化物膜を成長させるステップとを含み、Ｎ面を有するＩＩＩ族窒化物膜は、誤配向角がない基板上で成長させられるＮ面ＩＩＩ族窒化物膜よりも平滑である。
サファイアが基板として使用される場合、そのような方法は、さらに任意で、＜１１―２０＞の方向による［０００１］サファイアの誤配向を備え、誤配向のミラー指数は、ｈ＝１、ｉ＝１、ｋ＝−２、およびｌ＝０、または同等である。基板が［０００―１］Ｃ面炭化ケイ素である場合、そのような方法は、任意で、＜１―１００＞の誤配向方向による誤配向を備え、誤配向方向のミラー指数は、ｈ＝１、ｉ＝−１、ｋ＝０、およびｌ＝０、または同等である。
そのような方法は、さらに任意で、有機金属化学気相成長法（ＭＯＣＶＤ）による成長させるステップと、窒素化された誤配向基板上で成長させられているＮ面を有するＩＩＩ族窒化物層と、誤配向基板上にＡｌＮ層を形成し、ＡｌＮ層上でＮ面を有するＩＩＩ族窒化物膜を成長させるステップと、ステップフロー成長モードを使用して堆積されているＡｌＮ層と、後に堆積したＩＩＩ族窒化物層に対するＮ極性を設定するＡｌＮ層と、サファイア基板である誤配向基板と、窒素化によりサファイア基板上に形成されるＡｌＮ層上にＩＩＩ族窒化物核形成層を堆積させるステップと、ＩＩＩ族窒化物核形成層上で主要ＩＩＩ族窒化物膜を成長させるステップと、ステップフロー成長モードまたは層ごとの成長モードを使用して堆積されているＩＩＩ族窒化物核形成層と、少なくとも部分的にドーピングされているＩＩＩ族窒化物核形成層と、Ｎ面を有するＩＩＩ族窒化物膜を成長させるステップが、核形成層上で、低アンモニア分圧を使用して、Ｎ面を有する第１のＩＩＩ族窒化物層をドーピングし、成長させるステップと、Ｎ面を有する第２のＩＩＩ族窒化物層の少なくとも一部がドーピングされるように、高アンモニア分圧において、Ｎ面を有する第１のＩＩＩ族層上でＮ面を有する第２のＩＩＩ族窒化物層を成長させるステップとを含むことと、研磨された炭素極炭化ケイ素（Ｃａｒｂｏｎ Ｐｏｌａｒ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板である誤配向基板と、組成傾斜または段階状ＩＩＩ族窒化物層を堆積させるステップであって、例えば、層は、ＡｌＮ層上に、層を構成するために使用される要素のうちの１つの変化する組成を有し、組成傾斜または段階状ＩＩＩ族窒化物層のＡｌ組成は、ＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる、ステップと、を含むことができる。
本発明による付加的なオプションの項目は、組成傾斜ＩＩＩ族窒化物層が少なくとも部分的にドーピングされることと、Ｎ面を有するＩＩＩ族窒化物層の成長が、組成傾斜ＩＩＩ族窒化物層上で、低アンモニア分圧を使用して、Ｎ面を有する第１のＩＩＩ族窒化物層をドーピングし、成長させるステップと、Ｎ面を有する第２のＩＩＩ族窒化物層の少なくとも一部がドーピングされるように、高アンモニア分圧において、Ｎ面を有する第２のＩＩＩ族窒化物層を成長させるステップとを含むことと、該方法を使用して製造されるデバイスと、を含む。
本発明による、急激なｐ型ドーピングプロファイルを伴うＩＩＩ族窒化物膜を作製するための別の方法は、ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角を伴う成長表面を有する、基板を提供するステップと、成長表面上で急激なｐ型ドーピングプロファイルを伴うＮ面ＩＩＩ族窒化物膜を成長させるステップとを含み、Ｎ面を有するＩＩＩ族窒化物膜は、誤配向角がない基板上で成長させられるＮ面ＩＩＩ族窒化物膜よりも平滑である。
本発明による、窒化物デバイスの電荷輸送特性を強化するための別の方法は、ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角を伴う成長表面を有する基板上で成長させられる、Ｎ面窒化物層を使用して、窒化物デバイスを製造するステップと、誤配向（Ａｌ，Ｇａ，Ｉｎ）Ｎエピタキシャル層の誤配向方向と略垂直に窒化物デバイスのチャネルを整列させるステップとを含み、電荷輸送特性は、誤配向方向に強化される。
本発明は、例えば、以下の項目も提供する。
（項目１）
Ｎ面ＩＩＩ族窒化物膜を成長させるための方法であって、
（ａ）ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角を伴う成長表面を有する基板を提供することと、
（ｂ）該成長表面上で該Ｎ面ＩＩＩ族窒化物膜を成長させることであって、該面ＩＩＩ族窒化物膜は、誤配向角がない基板上で成長させられるＮ面ＩＩＩ族窒化物膜よりも平滑である、ことと
を包含する、方法。
（項目２）
前記ミラー指数は、ｈ＝１、ｉ＝０、ｋ＝０およびｌ＝−１であり、前記基板は、炭化ケイ素である、項目１に記載の方法。
（項目３）
前記ミラー指数は、ｈ＝０、ｉ＝０、ｋ＝０およびｌ＝１であり、前記基板は、サファイアである、項目１に記載の方法。
（項目４）
前記ミラー指数は、ｈ＝１、ｋ＝１、ｌ＝１であり、前記基板は、シリコンである、項目１に記載の方法。
（項目５）
前記基板は、（００１）Ｓｉである、項目１に記載の方法。
（項目６）
前記成長させることは、有機金属化学気相成長法（ＭＯＣＶＤ）による、項目１に記載の方法。
（項目７）
前記Ｎ面ＩＩＩ族窒化物膜は、窒素化された誤配向基板上で成長させられる、項目１に記載の方法。
（項目８）
前記誤配向基板上にＡｌＮ層を形成し、該ＡｌＮ層上で前記Ｎ面ＩＩＩ族窒化物膜を成長させることをさらに含む、項目１に記載の方法。
（項目９）
（Ａｌ，Ｇａ，Ｉｎ）Ｎ核形成層は、ステップフロー成長モードを使用して前記ＡｌＮ層上に堆積される、項目８に記載の方法。
（項目１０）
前記ＡｌＮ層は、後で堆積されるＩＩＩ族窒化物層に対してＮ極性を設定する、項目８に記載の方法。
（項目１１）
前記誤配向基板は、サファイア基板である、項目７に記載の方法。
（項目１２）
窒素化により前記サファイア基板上に形成されるＡｌＮ層上にＩＩＩ族窒化物核形成層を堆積させることと、前記ＩＩＩ族窒化物核形成層上で前記Ｎ面ＩＩＩ族窒化物膜を成長させることとをさらに含む、項目１１に記載の方法。
（項目１３）
前記ＩＩＩ族窒化物核形成層は、ステップフロー成長モードを使用して堆積される、項目１２に記載の方法。
（項目１４）
前記ＩＩＩ族窒化物核形成層は、少なくとも部分的にドーピングされる、項目１２に記載の方法。
（項目１５）
前記Ｎ面ＩＩＩ族窒化物膜を成長させることは、
（ａ）前記核形成層上で、第１のＮ面ＩＩＩ族窒化物層をドーピングし、成長させることと、
（ｂ）第２のＮ面ＩＩＩ族窒化物層の少なくとも一部がドーピングされるように、該第１のＮ面ＩＩＩ族層上で第２のＮ面ＩＩＩ族窒化物層を成長させることと
を含む、項目１４に記載の方法。
（項目１６）
前記誤配向基板は、研磨された炭素極炭化ケイ素基板である、項目８に記載の方法。
（項目１７）
前記ＡｌＮ層上に、変化する組成を有するＩＩＩ族窒化物層を堆積させることをさらに含み、該変化する組成を有する該ＩＩＩ族窒化物層のＡｌ組成は、ＡｌＮからＧａＮへ組成傾斜される、項目１６に記載の方法。
（項目１８）
前記組成傾斜ＩＩＩ族窒化物層は、少なくとも部分的にドーピングされる、項目１７に記載の方法。
（項目１９）
Ｎ面を有する前記ＩＩＩ族窒化物層の成長は、
（ａ）前記組成傾斜ＩＩＩ族窒化物層上で、Ｎ面を有する第１のＩＩＩ族窒化物層をドーピングし、成長させることと、
（ｂ）Ｎ面を有する第２のＩＩＩ族窒化物層の少なくとも一部がドーピングされるように、Ｎ面を有する第２のＩＩＩ族窒化物層を成長させることと
を含む、項目１８に記載の方法。
（項目２０）
項目１に記載の方法を使用して製造されるデバイス。
（項目２１）
急激なｐ型ドーピングプロファイルを有するＩＩＩ族窒化物膜を作製するための方法であって、
（ａ）ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角を伴う成長表面を有する基板を提供することと、
（ｂ）該成長表面上で急激なｐ型ドーピングプロファイルを有するＮ面ＩＩＩ族窒化物膜を成長させることと
を含み、Ｎ面を有する該ＩＩＩ族窒化物膜は、誤配向角がない基板上で成長させられるＮ面ＩＩＩ族窒化物膜よりも平滑である、方法。
（項目２２）
窒化物デバイスの電荷輸送特性を強化するための方法であって、
ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数結晶面［ｈ，ｉ，ｋ，ｌ］に対して０．５〜１０度の間の誤配向角を伴う成長表面を有する基板上で成長させられるＮ面窒化物層を使用して、該窒化物デバイスを製造することと、
誤配向基板上で成長させられる該誤配向Ｎ面（Ａｌ，Ｇａ，Ｉｎ）Ｎ層の誤配向方向と実質的に垂直に、該窒化物デバイスのチャネルを整列させることと
を含み、該電荷輸送特性は該誤配向方向において強化される、方法。
ここで、類似参照番号が全体を通して対応する部分を表す、図面を参照する。
図１は、サファイア上の成長に対する、本発明による工程図を図示する。 図２Ａは、炭化ケイ素上の成長に対する、本発明による工程図を図示する。 図２Ｂは、シリコン上の成長に対する、本発明による工程図を図示する。 図３は、サファイア上の半絶縁性ＧａＮの成長に対する、本発明による工程図を図示する。 図４Ａは、炭化ケイ素基板上の半絶縁性ＧａＮの成長に対する、本発明による工程図を図示する。 図４Ｂは、シリコン（１１１）基板上の半絶縁性ＧａＮの成長に対する、本発明による工程図を図示する。 図５（ａ）は、窒化サファイア基板上でＭＯＣＶＤによって成長させられたＮ面ＧａＮ膜の光学顕微鏡像を示す。図５（ｂ）は、窒化サファイア基板上でＭＯＣＶＤによって成長させられたＮ面ＧａＮの原子間力顕微鏡（ＡＦＭ）像を示す。 図６は、異なる造影条件下での、本発明を使用して成長させられたＮ面ＧａＮ膜の透過電子顕微鏡写真を示す。 図７（ａ）は、本発明を使用して成長させられたＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）のＡＦＭ像を示す。 図７（ｂ）は、５×（厚さ３ｎｍのＩｎ０．１Ｇａ０．９Ｎ／厚さ８ｎｍのＧａＮ）を備えるＭＱＷからのフォトルミネセンス（ＰＬ）を示す。 図８は、５×（厚さ４ｎｍのＩｎ０．１２Ｇａ０．８８Ｎ／厚さ１０ｎｍのＧａＮ）を備えるＮ面窒化物ＭＱＷのＸ線回折（ＸＲＤ）を示す。 図９は、温度の関数としての酸素不純物のＳＩＭＳ結果を示すグラフである。 図１０は、温度の関数としての炭素不純物のＳＩＭＳ結果を示すグラフである。 図１１（ａ）および（ｂ）は、Ｎ面（図１１（ａ））およびＧａ面（図１１（ｂ））のＧａＮ ＳＩＭＳスタックにおける、Ｍｇ混入のＳＩＭＳ結果のグラフである。 図１２ａ〜１２ｆは、本発明による、サファイア基板上に成長させられた厚さ０．８ミクロンのＧａＮ膜の光学顕微鏡写真を図示する。
（発明の詳細な説明）
好適な実施形態の次の説明において、その一部を形成し、本発明を実践することができる、具体的実施形態が例証として示される、添付図面を参照する。他の実施形態を利用してもよく、本発明の範囲を逸脱しない限り、構造的変更を行ってもよいことを理解されたい。
（概観）
本発明は、従来のＧａ極ＧａＮ上で製造することができないトランジスタの作製を可能にするであろう。本発明はまた、新規の分極を用いたバンド構造設計を可能にして、より効率的なＬＥＤおよびＬＤを作製するであろう。Ｇａ極ヘテロ構造と比較して、Ｎ極ヘテロ構造における逆分極場は、より低い動作電圧をもたらし、ｐ―ｎ型接合の空乏領域の幅を縮小し、キャリア注入を向上させて、デバイス性能の進展につながる。Ｎ極表面上の堆積は、Ｇａ極表面と比較してインジウムのより高い組成を伴うＩｎＧａＮの成長を可能にし、色のスペクトルの黄色および赤色部分へのＬＥＤ波長の付勢を容易にする。加えて、本発明は、ＧａＮを用いたデバイスでより高いｐ型ドーピングレベルの使用を可能にし、向上したデバイス性能につながる。さらに、本発明を使用して、Ｎ面トランジスタ（ＨＥＭＴ）、Ｎ面ＬＥＤ、およびＮ面ＬＤ等の、新規の電子および光電子窒化物デバイスが可能となるであろう。
本発明は、ＭＯＣＶＤによる、高品質で平滑なＮ面（０００−１）ＩｎＮ、ＧａＮ、ＡｌＮ膜、およびそれらの合金のヘテロエピタキシャル成長を可能にする。独立ＧａＮ基板がすぐに入手可能で低価格ではないため、ＧａＮは通常、炭化ケイ素（ＳｉＣ）、サファイア、Ｓｉ、および種々の他の基板上でヘテロエピタキシャル成長させられる。
ＩＩＩ族窒化物は、デバイスの成長および設計において極めて重要なパラメータである、成長の方向および面を作り出す、［０００１］方向を中心とした広い内蔵分極場を有する。従来、全てのＩＩＩ族窒化物成長は、（０００１）ＩＩＩ族面上で行われる。本発明がＮ面成長を可能にするため、Ｎ面によって提供される異なる物理的特性を通して、新しいトランジスタ（ＨＥＭＴ）、ＬＥＤ、およびＬＤの設計が可能となるであろう。ＨＥＭＴに対して、（０００−１）Ｎ面は、例えば、高出力で高周波数のデバイス動作のための、極めて低いゲート漏れを伴う構造の設計を可能にする。発光体（ＬＥＤおよびＬＤ）に対して、Ｎ面は、色のスペクトルの緑色、黄色、および赤色部分における高出力デバイスを作製するために現在必要とされている、より良好な品質の高インジウム組成ＩｎＧａＮ合金の成長を可能にする。加えて、従来のＧａ面ＧａＮには、反転という問題がある一方で、Ｎ面ＧａＮは、ｐ型ＧａＮを作製するために必要とされるＭｇで高度にドーピングされると、そのような問題がない。より高いｐ型キャリア濃度は、デバイス性能を劇的に増加させるはずである。さらに、Ｇａ面ヘテロ構造と比較して、Ｎ面における逆分極場は、ＬＥＤおよびＬＤの動作電圧を低下させる。このことはまた、ｐ―ｎ型接合の空乏領域のより狭い幅、および向上したキャリア注入をもたらし、デバイス性能の進展につながる。
成長技術として分子線エピタキシー法（ＭＢＥ）を使用して、Ｃ面ＳｉＣ基板上で平滑なＮ面ＧａＮ膜を容易に得ることができるが、ＭＯＣＶＤによって成長される膜は、ＧａＮ層が小さいＧａＮ単結晶上で成長させられたか、または外来基板上で成長させられたかにかかわらず、典型的には、六方晶ヒロックの形成によって引き起こされる粗雑な表面を呈し、Ｎ面デバイスの開発を妨害する［１、２、３］。しかしながら、ＧａＮ単結晶についての研究は、ＭＯＣＶＤ成長が誤切断ＧａＮ結晶上で行われる場合に、ヒロック形成を大幅に抑制できることを示した［２、３］。つい最近では、平滑なＮ面ＧａＮ膜は、Ｍａｔｓｕｏｋａらによって、サファイア基板上でも得られることが可能であった［４］。
本発明は、ＭＯＣＶＤによって成長させられる平滑なＮ面膜を得るために、誤配向基板、例えば、＜１−１００＞または＜１１−２０＞方向に誤配向されている、例えば、（０００１）サファイアまたは（０００−１）ＳｉＣを利用する。それにより、任意の外来基板、例えば、サファイア、ＳｉＣ、Ｓｉに、該技術を適用することができる。
それにより、サファイア上の成長に対して、好適な基板誤配向方向は、＜１１−２０＞であり、ＧａＮ結晶の＜１１−２０＞方向に平行なＩＩＩ族窒化物表面段差および／または起伏につながる。炭素極炭化ケイ素上の成長に対して、好適な基板誤配向方向は、＜１−１００＞であり、同様にＧａＮ結晶の＜１１−２０＞方向に平行なＩＩＩ族窒化物表面段差および／または起伏につながる。
好適な誤配向角は、ｈ、ｉ、ｋ、ｌがミラー指数である、基板のミラー指数表面［ｈ，ｉ，ｋ，ｌ］に対して１〜５度の間に及ぶ。全ての誤配向角および方向は、（０００１）（＝ｃ平面）サファイア表面（＝平面）または（０００−１）ＳｉＣ基板表面のいずれかに関して与えられる。両方とも（０００−１）ＧａＮの成長に適している。本発明はまた、他の基板平面上の他のＮ終端ＧａＮ平面の成長に役立つこともできる。
（技術的説明）
（サファイア上の成長）
サファイア上の成長に対して、本発明は、下記によって実現される。
ａ．ＭＯＣＶＤリアクタに誤配向サファイア基板を入れ、Ｈ２環境下にて約１０９０℃の表面温度でアニーリングする。
ｂ．次いで、約９８０℃の表面温度で数秒間、ＮＨ３およびＨ２中で基板を窒素化させ、成長のＮ面極性を設定するサファイア上の薄いＡｌＮ層の形成につながる。
ｃ．次いで、ＮＨ３およびトリメチルガリウム（ＴＭＧ）をリアクタに流し込み、ＡｌＮ上でＧａＮの成長を開始する。それにより、まず厚さ約２０ｎｍのＧａＮ層を中成長温度（約９５０℃の表面温度）で堆積させることができ、ステップフローまたは層ごとの成長モードでの成長につながる。
ｄ．次いで、ＮＨ３およびトリメチルガリウム（ＴＭＧ）をリアクタに流し込み、ステップ（ｃ）で形成された層上で主要ＧａＮの成長を開始する。
現在、使用されている成長方法は、ＭＯＣＶＤである。しかしながら、本発明は、ＭＢＥ、ハイドライド気相成長法（ＨＶＰＥ）、および化学ビーム成長法（ＣＢＥ）等の他の成長方法に対して、非常に有用となり得る。
部分（ｃ）に記載の工程は、非常に概して、ＧａＮ成長に該当する。しかしながら、適切な前駆物質を組み合わせることによって、他のＶ族原子（Ａｌ，Ｇａ，Ｉｎ）（Ｎ，Ｐ，Ａｓ）も伴って、ＩｎＮ（ＴＭＩの使用を伴う）、ＡｌＮ（ＴＭＡの使用を伴う）、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。
トリエチルガリウム、ＩＩＩ族源に対するトリエチルアルミニウム、およびＮ源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。ＳｉＣ、Ｓｉ、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、基板に応じて、変えるか、または完全に排除することができる。他の成長開始手順を適用することができる。例えば、成長は、ＡｌＮ層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分（ｂ）が薄いＡｌＮ層の堆積を指定する一方で、ＡｌＮ層の任意の厚さを使用してもよく、ＡｌＮ以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングは、排除することができる。基板は、＜１１−２０＞および＜１−１００＞方向に向かうだけでなく、任意の方向にも誤配向することができる。単組成層の代わりに、全ての個別成長ステップに対して層／結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図１は、本発明による工程図を図示する。
ブロック１００は、ＭＯＣＶＤチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック１０２は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック１０４は、薄いＡｌＮ表面層を形成して次のＩＩＩ族窒化物層に対するＮ極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す［７、８］。参考文献７は、ＡｌＮ層の形成を記載し、参考文献８は、ＡｌＮ層が約０．５ｎｍに対応する１つの二重層の厚さであるべきという結果を伴う、理論計算である。
ブロック１０６は、ステップフローまたは層ごとの成長モードで、ＡｌＮ表面層上にＩＩＩ族窒化物核形成層を堆積させるステップを表す。
ブロック１０８は、核形成層上で主要ＩＩＩ族窒化物層を成長させるステップを表す。
（炭素極ＳｉＣ上の成長）
炭素（Ｃ）極ＳｉＣ上の成長に対して、本発明は、下記によって実現される。
ａ．ＭＯＣＶＤリアクタに誤配向の研磨された（例えば、化学機械的に研磨された）Ｃ極ＳｉＣ基板を入れ、Ｈ２環境下にて約１０９０℃の表面温度でアニーリングする。
ｂ．次いで、ＮＨ３およびトリメチルアルミニウム（ＴＭＡ）をリアクタに流し込み、ステップフロー成長モードまたは層ごとの成長モードで、薄いＡｌＮ層の成長を開始する。Ａｌ種の表面移動度を増加させるために、界面活性剤、例えば、トリメチルインジウム（ＴＭＩ）の形のインジウムを、加えてリアクタに流し込むことができる［５］。ｃ．次いで、任意でトリメチルガリウム（ＴＭＧ）をリアクタに流し込んで、組成傾斜または段階状ＡｌｘＧａ１−ｘＮ層の成長を開始し、その組成は、ＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる。ＴＭＩの注入を続けて、層のステップフロー成長モードまたは層ごとの成長モードを確実にすることができる。
ｄ．次いで、ＮＨ３およびトリメチルガリウムをリアクタに流し込み、主要ＧａＮの成長を開始する。
現在、使用されている成長方法は、ＭＯＣＶＤである。しかしながら、本発明は、ＭＢＥ、ＨＶＰＥ、ＣＢＥ等の他の成長方法に対して、非常に有用となり得る。
部分（ｃ）に記載の工程は、非常に概して、ＧａＮ成長に該当するが、しかしながら、適切な前駆物質を組み合わせることによって、他のＶ族原子（Ａｌ，Ｇａ，Ｉｎ）（Ｎ，Ｐ，Ａｓ）も伴って、ＩｎＮ（ＴＭＩの使用を伴う）、ＡｌＮ（ＴＭＡの使用を伴う）、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。トリエチルガリウム、ＩＩＩ族源に対するトリエチルアルミニウム、およびＮ源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。ＳｉＣ、Ｓｉ、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、基板に応じて、変えるか、または完全に排除することができる。他の成長開始手順を適用することができる。例えば、成長は、ＡｌＧａＮ層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分（ｂ）が薄いＡｌＮ層の堆積を指定する一方で、ＡｌＮ層の任意の厚さを使用してもよく、ＡｌＮ以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングステップは、排除することができる。組成傾斜または段階状ＡｌＧａＮ層は、ステップフロー成長モードまたは層ごとの成長モードで成長される場合、排除して、任意の組成の任意の（Ａｌ，Ｇａ，Ｉｎ）Ｎ層に代替することができる。基板は、＜１−１００＞または＜１１−２０＞方向に向かうだけでなく、任意の方向にも誤配向することができる。単組成層の代わりに、全ての個別成長ステップに対して層／結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図２Ａは、本発明による工程図を図示する。
ブロック２００は、ＭＯＣＶＤチャンバに誤配向の化学機械的に研磨されたＣ極ＳｉＣ基板を入れるステップを表す。
ブロック２０２は、誤配向ＳｉＣ基板をアニーリングするステップを表す。
ブロック２０４は、ステップフローまたは層ごとの成長モードで、アニーリングした誤配向基板上に薄いＡｌＮ層を堆積させるステップを表す。
ブロック２０６は、Ａｌ組成が、ステップフローまたは層ごとの成長モードでＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる層を、ＡｌＮ上に堆積させるように、ＭＯＣＶＤチャンバに付加的なＧａ前駆物質を導入するオプションのステップを表す。
ブロック２０８は、組成傾斜層上で主要ＩＩＩ族窒化物層を成長させるステップを表す。
（Ｓｉ上の成長）
Ｓｉ（１１１）上の成長に対して、本発明は、下記によって実現される。
ＭＯＣＶＤリアクタに誤配向の研磨された（例えば、化学機械的に研磨された）Ｓｉ（１１１）基板を入れ、Ｈ２環境下にて約１０９０℃の表面温度でアニーリングする。
次いで、約９８０℃の表面温度で数秒間、ＮＨ３およびＨ２中で基板を窒素化させ、成長のＮ面極性を設定するサファイア上の薄い窒化ケイ素表面層の形成につながる。
次いで、ＮＨ３およびトリメチルアルミニウム（ＴＭＡ）をリアクタに流し込み、ステップフロー成長モードまたは層ごとの成長モードで、薄いＡｌＮ層の成長を開始する。Ａｌ種の表面移動度を増加させるために、界面活性剤、例えば、トリメチルインジウム（ＴＭＩ）の形のインジウムを、加えてリアクタに流し込むことができる［５］。
次いで、任意でトリメチルガリウム（ＴＭＧ）をリアクタに流し込んで、組成傾斜または段階状ＡｌｘＧａ１−ｘＮ層の成長を開始し、その組成は、ＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる。ＴＭＩの注入は、続けることができる（オプションのステップ）。
次いで、ＮＨ３およびトリメチルガリウムをリアクタに流し込み、主要ＧａＮの成長を開始する。
現在、使用されている成長方法は、ＭＯＣＶＤである。しかしながら、本発明は、ＭＢＥ、ＨＶＰＥ、ＣＢＥ等の他の成長方法に対して、かなり有用となり得る。
記載の工程は、非常に概して、ＧａＮ成長に該当するが、しかしながら、適切な前駆物質を組み合わせることによって、他のＶ族原子（Ａｌ，Ｇａ，Ｉｎ）（Ｎ，Ｐ，Ａｓ）も伴って、ＩｎＮ（ＴＭＧの代わりにＴＭＩの使用を伴う）、ＡｌＮ（ＴＭＧの代わりにＴＭＡの使用を伴う）、またはそれらの合金のうちのいずれかを作製するために、本発明を容易に利用することができる。トリエチルガリウム、ＩＩＩ族源に対するトリエチルアルミニウム、およびＮ源に対するジメチルヒドラジン等の他の前駆物質を使用することができる。ＳｉＣ、Ｓｉ、スピネル等の任意の適切な基板を使用することができる。窒化物形成温度および時間は、変えることができる。他の成長開始手順を適用することができる。例えば、成長は、ＡｌＧａＮ層等の堆積とともに開始することができるか、またはいずれの成長開始ステップも全く必要とされない場合がある。部分（ｂ）が薄いＡｌＮ層の堆積を指定する一方で、ＡｌＮ層の任意の厚さを使用してもよく、ＡｌＮ以外の窒化物材料を使用してもよいことに留意されたい。基板のアニーリングステップは、排除することができる。組成傾斜または段階状ＡｌＧａＮ層は、ステップフロー成長モードまたは層ごとの成長モードで成長される場合、排除して、任意の組成の任意の（Ａｌ，Ｇａ，Ｉｎ）Ｎ層に代替することができる。基板は、Ｓｉ＜−１１０＞またはＳｉ＜１１−２＞方向に向かうだけでなく、任意の方向にも誤配向することができる。Ｓｉ（１１１）の代わりに、誤配向Ｓｉ（００１）を基板として使用することができる。単組成層の代わりに、全ての個別成長ステップに対して層／結晶の組成を修正することができる。各個別層の成長はまた、おそらくひずみまたは転位管理のために、他の材料、例えば、窒化ケイ素または酸化ケイ素から成る層の堆積に対して中断されてもよい。
図２Ｂは、本発明による工程図を図示する。
ブロック２１０は、ＭＯＣＶＤチャンバに誤配向の化学機械的に研磨された（１１１）Ｓｉ基板を入れるステップを表す。
ブロック２１２は、誤配向のＳｉ基板をアニーリングするステップを表す。
ブロック２１４は、誤配向Ｓｉ基板を窒素化するステップを表す。
ブロック２１６は、ステップフローまたは層ごとの成長モードで、窒素化された誤配向基板上に薄いＡｌＮ層を堆積させるステップを表す。
ブロック２１８は、Ａｌ組成が、ステップフローまたは層ごとの成長モードでＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる層を、ＡｌＮ上に堆積させるように、ＭＯＣＶＤチャンバに付加的なＧａ前駆物質を導入するオプションのステップを表す。
ブロック２２０は、組成傾斜層上で主要ＩＩＩ族窒化物層を成長させるステップを表す。
（半絶縁性ＩＩＩ族窒化物層の成長）
半絶縁性ＩＩＩ族窒化物を用いた層の成長に対して、図３および４の工程図にみられるように、層の成長または層成長の一部中に、おそらく前駆物質ビス−シクロペンタジエニル鉄（Ｃｐ）２Ｆｅを使用する、受容体性質を伴うドーパント、例えば、鉄が追加される。
本発明を使用して成長させられるＩＩＩ族窒化物ヘテロ構造から製造されるトランジスタ等の、側方伝導を利用するデバイスは、側方キャリア伝導がＩＩＩ族窒化物結晶の表面段差／起伏と平行して発生するような方法で整合されるものである。例えば、＜１１−２０＞の誤配向方向を伴うサファイア上、または＜１−１００＞の誤配向方向を伴うＣ極ＳｉＣ基板上に堆積される層構造に対して、両方がＧａＮ結晶の＜１１−２０＞方向と平行なＩＩＩ族窒化物表面段差／起伏につながり、トランジスタのソースおよびドレイン接触は、トランジスタチャネルがＧａＮ結晶の＜１１−２０＞方向と平行して整合されるような方法で整合される必要がある。
図３は、サファイア上の半絶縁性ＧａＮの成長に対する、本発明による工程図を図示する。
ブロック３００は、ＭＯＣＶＤチャンバに誤配向サファイア基板を入れるステップを表す。
ブロック３０２は、誤配向サファイア基板をアニーリングするステップを表す。
ブロック３０４は、薄い（ＡｌＮ表面層）を形成して次のＩＩＩ族窒化物層に対するＮ極性を設定するように、アニーリングした誤配向サファイア基板を窒素化するステップを表す。
ブロック３０６は、層全体または核形成層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、ＡｌＮ表面層上にＩＩＩ族窒化物核形成層を堆積させるステップを表す。
ブロック３０８は、層全体または層の一部のいずれかが鉄でドーピングされる、ＡｌＮ表面層上で主要ＩＩＩ族窒化物層（Ｎ面を有する第２のＩＩＩ族窒化物層）を成長させるステップを表す。
図４Ａは、ＳｉＣ基板上の半絶縁性ＧａＮの成長に対する、本発明による工程図を図示する。
ブロック４００は、ＭＯＣＶＤチャンバに誤配向の化学機械的に研磨されたＣ極ＳｉＣ基板を入れるステップを表す。
ブロック４０２は、誤配向ＳｉＣ基板をアニーリングするステップを表す。
ブロック４０４は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いＡｌＮ層を堆積させるステップを表す。
ブロック４０６は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Ａｌ組成がＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる層を、ＡｌＮ上に堆積させるように、ＭＯＣＶＤチャンバに付加的なＧａ前駆物質を導入するオプションのステップを表す。
ブロック４０８は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要ＩＩＩ族窒化物層（Ｎ面を有するＩＩＩ族窒化物層）を成長させるステップを表す。
図４Ｂは、Ｓｉ（１１１）基板上の成長に対する、本発明による工程図を図示する。
ブロック４１０は、ＭＯＣＶＤチャンバに誤配向の化学機械的に研磨されたＳｉ基板を入れるステップを表す。
ブロック４１２は、誤配向Ｓｉ基板をアニーリングするステップを表す。
ブロック４１４は、誤配向Ｓｉ基板を窒素化するステップを表す。
ブロック４１６は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、アニーリングした基板上に薄いＡｌＮ層を堆積させるステップを表す。
ブロック４１８は、層全体または層の一部のいずれかが鉄でドーピングされる、ステップフローまたは層ごとの成長モードで、Ａｌ組成がＡｌＮからＧａＮへ組成傾斜されるか、または段階状になる層を、ＡｌＮ上に堆積させるように、ＭＯＣＶＤチャンバに付加的なＧａ前駆物質を導入するオプションのステップを表す。
ブロック４２０は、層全体または層の一部のいずれかが鉄でドーピングされる、組成傾斜層上で主要ＩＩＩ族窒化物層（Ｎ面を有する第１のＦ ＩＩＩ族窒化物層）を成長させるステップを表す。
本発明が、例えば、図３から４で、主要ＩＩＩ族窒化物層の成長を記載する一方で、Ｎ面を有する任意の窒化物層、例えば、本明細書の全体を通して論じられるような、Ｎ面を有するＩＩＩ族Ｖ層またはＩＩＩ族窒化物層が成長させられてもよい。
Ｆｅドーパントは、受容体性質を伴う他のドーパント、例えば、Ｍｇ、Ｚｎ、またはＣに代替することができる。
本発明による、ヘテロエピタキシャル成長されるＮ極ＩＩＩ族窒化物膜は、特定のデバイス応用に従って、次のＩＩＩ族窒化物層順序に対する基層としての機能を果たす。
図５（ａ）は、窒素化されたサファイア基板上でＭＯＣＶＤによって成長させられたＮ面ＧａＮ膜の光学顕微鏡像を示す。図５（ｂ）は、窒素化されたサファイア基板上でＭＯＣＶＤによって成長させられたＮ面ＧａＮの原子間力顕微鏡（ＡＦＭ）像を示し、二乗平均平方根（ＲＭＳ）粗度は、０．９ｎｍである。
図６は、異なる造影条件下での、本発明を使用して成長させられたＮ面ＧａＮ膜の透過電子顕微鏡写真を示す。推定貫通転位密度は、最大で約１０９ｃｍ−２である。
図７（ａ）は、ＲＭＳ粗度が０．８５ｎｍであり、ＩｎＧａＮ成長温度で平滑な表面を示す、本発明を使用して成長させられたＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）のＡＦＭ像を示す。図７（ｂ）は、本発明による、ＭＯＣＶＤによって成長させられた、５×（厚さ３ｎｍのＩｎ０．１Ｇａ０．９Ｎ／厚さ８ｎｍのＧａＮ）を備えるＭＱＷからの３００ケルビンフォトルミネセンス（ＰＬ）を示す。
図８は、Ｇａ面ＸＲＤ結果に匹敵する、５×（厚さ４ｎｍのＩｎ０．１２Ｇａ０．８８Ｎ／厚さ１０ｎｍのＧａＮ）を備えるＮ面窒化物ＭＱＷのＸ線回折（ＸＲＤ）を示す。
（ｐ型Ｎ極ＩＩＩ族窒化物の成長）
Ｇａ極ＩＩＩ族窒化物と同様に、前駆物質としてビス−シクロペンタジエニルマグネシウムまたはその誘導体のうちの１つを使用して、ｐ型ドーピングを実行することができる。しかしながら、Ｎ極窒化物膜では、結晶品質および表面形態の劣化なしで、より高いＭｇドーピングレベルを実現することができる。また、より急なＭｇドーピングプロファイルを実現し、ｐ−ｎ型接合デバイスの優れた利点を実現することができる。
（表面の安定化）
任意のＮ極ＩＩＩ族窒化物膜の表面を安定させるために、おそらく原位置で、薄い絶縁層、例えば、窒化ケイ素または酸化ケイ素を窒化物膜の上部に堆積させることができる。表面はまた、例えば前駆物質ビス−シクロペンタジエニルマグネシウムを使用する、Ｍｇによるドーピングを通して製造することができる、薄いｐ型Ｎ極窒化物膜の堆積を通して、安定化することもできる。
（高分画のＮ原子から成る平面を伴うＩＩＩ族窒化物の成長）
誤配向基板の使用は、（０００−１）表面以外の、高分画のＮ原子から成る表面を伴うＩＩＩ族窒化物膜、例えば、半極性Ｎ面膜の成長にとっても有益である。
（ＭＯＣＶＤによって成長させられるヘテロエピタキシャルＮ面およびＧａ面ＧａＮ中の不純物混入）
ＩＩＩ族窒化物において、結晶成長配向は、材料の化学および物理的特性に大きな影響を及ぼす。これらの特性の中で、Ｇａ面（０００１）ＧａＮについて研究されているが、Ｎ面（０００−１）ＧａＮに対しては幅広く調査されていない、不純物混入がある。おそらく、２つの極性間の理解の相違は、ＭＯＣＶＤによって成長させられた時のＮ面ＧａＮの歴史的に粗雑な六方晶表面形態に起因する。しかしながら、本発明は、微斜面のサファイア基板の使用を通して、ＭＯＣＶＤによって平滑なＮ面ＧａＮをヘテロエピタキシャル成長させることができると示している。そのようなものとして、本発明で示されるような、誤配向基板上の表面粗度および貫通転位は、Ｇａ面ＧａＮ膜に匹敵する。
本発明はまた、異なるサファイアオフカット上のＭＯＣＶＤで成長したＮ面ＧａＮと、二次イオン質量分析（ＳＩＭＳ）を使用したＧａ面ＧａＮとの間の不純物混入の相違も研究している。温度、圧力、Ｖ／ＩＩＩ比、およびＧａフローの変化の関数として、意図的ではない不純物である酸素、炭素、および水素、ならびに意図的な不純物であるシリコンおよびマグネシウムを研究した。
まず、厚さ約１μｍのＧａ面およびＮ面ＧａＮテンプレートを、異なる成長開始条件の必要性により、別々に成長させた。Ｎ面については、サファイア［１０−１０］方向に向かって２°、４°、５°、ならびにサファイア［１１−２０］方向に向かって４°および５°のオフカット上でテンプレートを成長させた。次いで、Ｇａ面テンプレートの一部分およびＮ面テンプレートのそれぞれをＭＯＣＶＤリアクタに同時搭載し、そこで、オフカットおよび極性のそれぞれの間の直接比較を可能にした、「ＳＩＭＳスタック」を再成長させた。第１のＳＩＭＳスタックがＧａフローおよび圧力の変動を調査した一方で、第２のスタックは、温度およびＶ／ＩＩＩ比の変動を含有した。
図９に示される、温度の関数としての酸素混入のＳＩＭＳ結果は、Ｎ面オフカットの全ての上の酸素混入が、Ｇａ面よりも大幅に高かったことを示した。しかしながら、図１０に示される、温度の関数としての炭素混入は、Ｎ面オフカットの全てと比較すると、Ｇａ面上で大幅に高かった。Ｎ／Ｇａ面表面上の原子結合の差異に基づくモデルを他の場所で提示する。加えて、酸素および炭素混入に対する成長条件の変化の影響を他の場所で論じる。水素混入は、両方の極性の間で同程度であった。本発明は、ＭｇおよびＳｉ混入も全てのサンプルで同程度であったことを見出した。
しかしながら、本発明は、図１１に示されるように、Ｎ面サンプルとＧａ面サンプルとの間のＭｇ混入プロファイルの有意な差異を見出した。これらの結果は、ＧａおよびＮ面ＧａＮ膜の不純物混入の直接比較を提示し、平滑なＮ面上の不純物混入は、デバイス応用で使用するための成長条件を通して制御できることを示す。Ｐ型（例えば、Ｍｇ）ドーピングＮ面窒化物膜は、Ｇａ面窒化物膜をｐ型ドーピングする時に生じる、あまりはっきりしていないｐ型ドーピングプロファイル１１０２と比べて、図１１（ａ）のプロファイル１１００によって証明されるような、急激なｐ型ドーピングプロファイルの生成につながる。したがって、本発明は、Ｎ面を伴うＩＩＩ族窒化物膜を成長させ、ドーピングするステップヲ含む、急激なｐ型ドーピングプロファイルを伴うＩＩＩ族窒化物膜を作製するための方法を提供する。
（利点および改良点）
現在、ＧａＮを用いたデバイスの大規模製造のための最も一般的に使用されている成長方法である、ＭＯＣＶＤによって成長させられる、ほとんどのＮ極ＧａＮ膜は、材料をデバイス応用に対して容認不可能にする、大型（μｍサイズの）六方晶特徴によって特徴付けられる。本発明は、Ｎ面デバイスの開発を可能にする、平滑な高品質膜の成長を可能にする。
ＨＥＭＴに対して、従来のＧａ面で実現可能ではなかったデバイス構造が、平滑なＮ面成長により利用可能となるであろう。
ＩＩＩ族窒化物を用いた発光体に対する主な課題の１つは、高品質ＩｎＧａＮの成長である。Ｎ面は、より良好な品質の材料、ならびに実現可能なより高いインジウム含有量の膜の作製を提供する、従来のＧａ面よりも高温でのＩｎＧａＮの成長を可能にする［６］。
発光体の成長に対する別の課題は、ｐ型ドーピングである。従来のＧａ面材料において、過剰に高いｐ型ドーピング（Ｍｇ）は、表面をＮ面に局所的に反転させ、質の悪い膜を生じる。今では成長がＮ面上で行われるため、はるかに良好なデバイス性能につながる、ｐ型ドーピングのより高いレベルで膜品質を維持することができる。また、より急なＭｇドーピングプロファイルを実現することができ、デバイス性能をさらに向上させる。
ＩＩＩ族窒化物を用いた発光体には、強い分極誘導性電場という問題がある。Ｎ面材料は、従来のＧａ面とは反対方向の電場を提供し、それは例えば、発光デバイスの増加した効率をもたらす、より低い動作電圧および向上したキャリア注入を可能にするはずである。
Ｎ面のエッチング特性は、Ｇａ面とは明らかに異なり、それは、表面粗度化およびメガコーン等のＬＥＤにおけるより良好な光抽出スキーム、ならびにＬＤに対するエッチングされた小面を作製する際に有用となる。
Ｇａ上に存在するＭｇ記憶効果は、Ｎ面上で有意ではなく、それは、デバイス構造で使用するためのＧａ面上で得られない、急激なｐ型ドーピングプロファイルの生成を可能にする。
誤配向基板上で成長させられるＮ極デバイスは、誤配向方向に対するデバイスチャネルの適切な整合を通した、誤配向方向に関する特定の方向で、強化した電荷（例えば、電子および／またはホール）輸送特性を利用する。そのため、例えば、限定としてではなく、所与のデバイスに対する所望の電荷輸送を生成するために、チャネルの配向および強化した電荷輸送特性の両方が使用されるように、トランジスタのチャネルまたは任意のデバイスの電荷輸送を生成することができる。一部のデバイスは、より速い電荷輸送を所望してもよく、そのようなものとして、チャネルは、そのようなデバイスの電荷輸送を増加させるように、Ｎ面（Ａｌ，Ｇａ，Ｉｎ）Ｎ層の誤配向方向と垂直に整合される。他のデバイスは、電荷輸送の抵抗または他の減速を必要としてもよく、チャネルは、平行に整合することができるか、または誤配向基板上に成長させられる誤配向Ｎ面膜の強化した電荷輸送と平行する以外の何らかの他の整合となり得る。こうして、デバイスを設計する時に、以前はデバイス設計者に利用可能ではなかった、そのような設計特性を考慮することができる。
図１２ａ−１２ｆは、本発明による、サファイア基板上に成長させられた厚さ０．８ミクロンのＧａＮ膜の光学顕微鏡写真を図示する。
図１２ａは、ａ平面に向かって０．５度の誤配向での成長を示し、図１２ｂは、ｍ平面に向かって０．５度の誤配向での成長を示す。
図１２ｃは、ａ平面に向かって１度の誤配向での成長を示し、図１２ｄは、ｍ平面に向かって１度の誤配向での成長を示す。
図１２ｅは、ａ平面に向かって２度の誤配向での成長を示し、図１２ｆは、ｍ平面に向かって２度の誤配向での成長を示す。
図１２ａおよび１２ｂの挿入部分は、主要図の部分から３倍に拡大されている。
（参考文献）
以下の参考文献は、本明細書において参照により援用される。
［１］Ｈｏｍｏ−ｅｐｉｔａｘｉａｌ ＧａＮ ｇｒｏｗｔｈ ｏｎ ｅｘａｃｔ ａｎｄ ｍｉｓｏｒｉｅｎｔｅｄ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ：ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｈｉｌｌｏｃｋ ｆｏｒｍａｔｉｏｎ：Ａ．Ｒ．Ａ．Ｚａｕｎｅｒ，Ｊ．Ｌ．Ｗｅｙｈｅｒ，Ｍ．Ｐｌｏｍｐ，Ｖ．Ｋｉｒｉｌｙｕｋ，Ｉ．Ｇｒｚｅｇｏｒｙ，Ｗ．Ｊ．Ｐ．ｖａｎ Ｅｎｃｋｅｖｏｒｔ，Ｊ．Ｊ．Ｓｃｈｅｒｍｅｒ，Ｐ．Ｒ．ＨａｇｅｍａｎおよびＰ．Ｋ．Ｌａｒｓｅｎ、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２１０（２０００）４３５−４４３．
［２］Ｈｏｍｏ−ｅｐｉｔａｘｉａｌ ＧａＮ ｇｒｏｗｔｈ ｏｎ ｔｈｅ Ｎ−ｆａｃｅ ｏｆ ＧａＮ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ：ｔｈｅ ｉｎｆｌｕｅｎｃｅ
ｏｆ ｔｈｅ ｍｉｓｏｒｉｅｎｔａｔｉｏｎ ｏｎ ｔｈｅ ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ：Ａ．Ｒ．Ａ．Ｚａｕｎｅｒ，Ａ．Ａｒｅｔ，Ｗ．Ｊ．Ｐ．ｖａｎ Ｅｎｃｋｅｖｏｒｔ，Ｊ．Ｌ．Ｗｅｙｈｅｒ，Ｓ．Ｐｏｒｏｗｓｋｉ，Ｊ．Ｊ．Ｓｃｈｅｒｍｅｒ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２４０（２００２）１４−２１．
［３］Ａ．Ｐ．Ｇｒｚｅｇｏｒｃｚｙｋほか、Ｉｎｆｌｕｅｎｃｅ ｏｆ ｓａｐｐｈｉｒｅ ａｎｎｅａｌｉｎｇ ｉｎ ｔｒｉｍｅｔｈｙｌｇａｌｌｉｕｍ ａｔｍｏｓｐｈｅｒｅ ｏｎ ＧａＮ ｅｐｉｔａｘｙ ｂｙ ＭＯＣＶＤ：Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２８３（２００５）７２−８０．
［４］Ｎ−ｐｏｌａｒｉｔｙ ＧａＮ ｏｎ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ ｇｒｏｗｎ ｂｙ ＭＯＣＶＤ：Ｔ．Ｍａｔｓｕｏｋａ，Ｙ．Ｋｏｂａｙａｓｈｉ，Ｈ．Ｔａｋａｈａｔａ，Ｔ．Ｍｉｔａｔｅ，Ｓ Ｍｉｚｕｎｏ，Ａ．Ｓａｓａｋｉ，Ｍ．Ｙｏｓｈｉｍｏｔｏ，Ｔ．ＯｈｎｉｓｈｉおよびＭ．Ｓｕｍｉｙａ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ｂ） ２４３（２００６）１４４６−１４５０．
［５］Ｉｎｄｉｕｍ−ｓｕｒｆａｃｔａｎｔ−ａｓｓｉｓｔｅｄ ｇｒｏｗｔｈ ｏｆ
ｈｉｇｈ−ｍｏｂｉｌｉｔｙ ＡｌＮ／ＧａＮ ｍｕｌｔｉｌａｙｅｒ ｓｔｒｕｃｔｕｒｅｓ ｂｙ ＭＯＣＶＤ，Ｓ．Ｋｅｌｌｅｒ，Ｓ．Ｈｅｉｋｍａｎ，Ｉ．Ｂｅｎ−Ｙａａｋｏｖ，Ｌ．Ｓｈｅｎ，Ｓ．Ｐ．ＤｅｎＢａａｒｓおよびＵ．Ｋ．Ｍｉｓｈｒａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７９（２００１）３４４９．
［６］Ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｓｕｂｓｔｒａｔｅ ｐｏｌａｒｉｔｙ ｏｎ ｔｈｅ ｇｒｏｗｔｈ ｏｆ ＩｎＮ ｂｙ ＲＦ−ＭＢＥ：Ｎａｏｉほか，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ２６９（２００４）１５５−１６１．
［７］Ｎｉｔｒｉｄａｔｉｏｎ ｏｆ ｓａｐｐｈｉｒｅ． Ｅｆｆｅｃｔ ｏｎ ｔｈｅ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＧａＮ ｅｐｉｔａｘｉａｌ ｏｖｅｒｌａｙｅｒｓ：Ｎ．Ｇｒａｎｄｊｅａｎ，Ｊ．ＭａｓｓｉｅｓおよびＭ．Ｌｅｒｏｕｘ， Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６９（１９９６）２０７１．
［８］ Ｅｎｅｒｇｅｔｉｃｓ ｏｆ ＡｌＮ ｔｈｉｎ ｆｉｌｍｓ ｏｎ ｔｈｅ
Ａｌ２Ｏ３（０００１） ｓｕｒｆａｃｅ：Ｒ．Ｄｉ ＦｅｌｉｃｅおよびＪ．Ｎｏｒｔｈｒｕｐ， Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７３（１９９８）９３６．
（結論）
これは、本発明の好適な実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的で提示されている。これは、包括的となること、または本発明を開示される正確な形態に限定することを目的としない。上記の教示を踏まえて、多くの修正および変化が可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ本明細書に添付の請求項および本明細書に添付の請求項の同等物の全範囲によって限定されることが意図される。

Claims (20)

  1. Ｎ面ＩＩＩ族窒化物膜を成長させるための方法であって、
    前記方法は、
    （ａ）ミラー指数結晶面に対して誤配向角を伴う成長表面を有する基板を提供することと、
    （ｂ）前記成長表面上または前記成長表面の上方で層を形成することであって、前記層は、前記層上で形成される１つ以上の後続の層に対するＮ極性配向を設定する、ことと、
    （ｃ）前記層上でＮ面ＩＩＩ族窒化物膜を成長させることであって、前記Ｎ面ＩＩＩ族窒化物膜は、前記層によって設定されるＮ極性配向を有する、ことと
    を含む、方法。
  2. 前記成長させることは、有機金属化学気相成長法による、請求項１に記載の方法。
  3. 前記基板は、サファイア、シリコンおよび炭化ケイ素からなる群より選択される、請求項１に記載の方法。
  4. 前記Ｎ面ＩＩＩ族窒化物膜は、少なくとも１０マイクロメートル×１０マイクロメートルの面積にわたり０．９ナノメートル以下の表面粗度を有する、請求項１に記載の方法。
  5. 前記基板は、窒素化された誤配向基板である、請求項１に記載の方法。
  6. 前記層は、ＡｌＮ層である、請求項１に記載の方法。
  7. 前記ＡｌＮ層上でＩＩＩ族窒化物核形成層を堆積することをさらに含む、請求項６に記載の方法。
  8. 前記ＩＩＩ族窒化物核形成層は、ステップフロー成長モードを使用して堆積される、請求項７に記載の方法。
  9. 前記ＩＩＩ族窒化物核形成層は、少なくとも部分的にドーピングされる、請求項７に記載の方法。
  10. 前記Ｎ面ＩＩＩ族窒化物膜を成長させることは、
    （ａ）第１のＮ面ＩＩＩ族窒化物層をドーピングし、成長させることと、
    （ｂ）前記第１のＮ面ＩＩＩ族層上で第２のＮ面ＩＩＩ族窒化物層を成長させることと
    を含む、請求項１に記載の方法。
  11. 前記第２のＮ面ＩＩＩ族窒化物層の少なくとも一部分は、ドーピングされる、請求項１０に記載の方法。
  12. デバイスであって、
    前記デバイスは、
    （ａ）ミラー指数結晶面に対して誤配向角を伴う成長表面を有する基板と、
    （ｂ）前記成長表面上または前記成長表面の上方の層であって、前記層は、前記層上で形成される１つ以上の後続の層に対するＮ極性配向を設定する、層と、
    （ｃ）前記層上のＮ面ＩＩＩ族窒化物膜であって、前記ＩＩＩ族窒化物膜は、前記層によって設定されるＮ極性配向を有する、Ｎ面ＩＩＩ族窒化物膜と
    を備える、デバイス。
  13. 前記基板は、サファイア、シリコンおよび炭化ケイ素からなる群より選択される、請求項１２に記載のデバイス。
  14. 前記Ｎ面ＩＩＩ族窒化物膜は、少なくとも１０マイクロメートル×１０マイクロメートルの面積にわたり０．９ナノメートル以下の表面粗度を有する、請求項１２に記載のデバイス。
  15. 前記層は、ＡｌＮ層である、請求項１２に記載のデバイス。
  16. 前記ＡｌＮ層上のＩＩＩ族窒化物核形成層をさらに備える、請求項１５に記載のデバイス。
  17. 前記ＩＩＩ族窒化物核形成層は、少なくとも部分的にドーピングされている、請求項１６に記載のデバイス。
  18. 前記基板は、窒素化された誤配向基板である、請求項１２に記載のデバイス。
  19. 前記Ｎ面ＩＩＩ族窒化物膜は、
    （ａ）第１のＮ面ＩＩＩ族窒化物層であって、前記第１のＮ面ＩＩＩ族窒化物層はドーピングされている、第１のＮ面ＩＩＩ族窒化物層と、
    （ｂ）前記第１のＮ面ＩＩＩ族層上の第２のＮ面ＩＩＩ族窒化物層と
    を備える、請求項１２に記載のデバイス。
  20. 前記第２のＮ面ＩＩＩ族窒化物層の少なくとも一部分は、ドーピングされている、請求項１９に記載のデバイス。
JP2013004398A 2006-11-15 2013-01-15 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 Active JP5792209B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US86603506P 2006-11-15 2006-11-15
US60/866,035 2006-11-15
US11/855,591 2007-09-14
US11/855,591 US7566580B2 (en) 2006-11-15 2007-09-14 Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009537139A Division JP2010509177A (ja) 2006-11-15 2007-09-14 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014215011A Division JP2015063458A (ja) 2006-11-15 2014-10-22 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法

Publications (2)

Publication Number Publication Date
JP2013100227A true JP2013100227A (ja) 2013-05-23
JP5792209B2 JP5792209B2 (ja) 2015-10-07

Family

ID=39369697

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009537139A Withdrawn JP2010509177A (ja) 2006-11-15 2007-09-14 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2013004398A Active JP5792209B2 (ja) 2006-11-15 2013-01-15 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2014215011A Withdrawn JP2015063458A (ja) 2006-11-15 2014-10-22 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009537139A Withdrawn JP2010509177A (ja) 2006-11-15 2007-09-14 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014215011A Withdrawn JP2015063458A (ja) 2006-11-15 2014-10-22 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法

Country Status (6)

Country Link
US (1) US7566580B2 (ja)
EP (1) EP2087507A4 (ja)
JP (3) JP2010509177A (ja)
CA (1) CA2669228C (ja)
TW (1) TWI489668B (ja)
WO (1) WO2008060349A2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
JP2008311579A (ja) * 2007-06-18 2008-12-25 Sharp Corp 窒化物半導体発光素子の製造方法
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
WO2009141724A1 (en) 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
JP5401145B2 (ja) * 2009-03-26 2014-01-29 株式会社トクヤマ Ｉｉｉ族窒化物積層体の製造方法
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US9525117B2 (en) 2009-12-08 2016-12-20 Lehigh University Thermoelectric materials based on single crystal AlInN—GaN grown by metalorganic vapor phase epitaxy
US8541252B2 (en) * 2009-12-17 2013-09-24 Lehigh University Abbreviated epitaxial growth mode (AGM) method for reducing cost and improving quality of LEDs and lasers
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
CN101831613B (zh) * 2010-04-21 2011-10-19 中国科学院半导体研究所 利用非极性ZnO缓冲层生长非极性InN薄膜的方法
CN101831628B (zh) * 2010-04-21 2011-10-05 中国科学院半导体研究所 一种生长高质量富In组分InGaN薄膜材料的方法
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8603898B2 (en) 2012-03-30 2013-12-10 Applied Materials, Inc. Method for forming group III/V conformal layers on silicon substrates
JP5744784B2 (ja) * 2012-03-30 2015-07-08 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US8878249B2 (en) 2012-04-12 2014-11-04 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
US9312129B2 (en) 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
US9978904B2 (en) * 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
WO2014176283A1 (en) * 2013-04-22 2014-10-30 Ostendo Technologies, Inc. Semi-polar iii-nitride films and materials and method for making the same
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
CN105719968B (zh) * 2014-12-04 2018-12-11 北京北方华创微电子装备有限公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
JP6872724B2 (ja) * 2015-02-18 2021-05-19 国立大学法人東北大学 窒化物半導体自立基板作製方法
US9941295B2 (en) 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US9425299B1 (en) 2015-06-08 2016-08-23 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9721963B1 (en) 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US9818801B1 (en) 2016-10-14 2017-11-14 Sandisk Technologies Llc Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof
JP6824829B2 (ja) 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
JPWO2020017207A1 (ja) * 2018-07-20 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子
DE112019003987T5 (de) * 2018-08-09 2021-04-22 Shin-Etsu Chemical Co., Ltd. VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
CN109599329B (zh) * 2018-12-05 2023-08-08 江西兆驰半导体有限公司 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
DE102019111598A1 (de) 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
JP7181321B2 (ja) * 2021-01-13 2022-11-30 株式会社サイオクス 窒化物半導体積層物
CN115863501B (zh) * 2023-02-27 2023-05-09 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082676A (ja) * 1998-06-26 2000-03-21 Sharp Corp 窒化物系化合物半導体の結晶成長方法、発光素子およびその製造方法
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US606078A (en) * 1898-06-21 Christian pattberg
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US6072197A (en) 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
US5923950A (en) 1996-06-14 1999-07-13 Matsushita Electric Industrial Co., Inc. Method of manufacturing a semiconductor light-emitting device
US6849866B2 (en) 1996-10-16 2005-02-01 The University Of Connecticut High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration
JPH111399A (ja) 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
CN1159750C (zh) 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
US6069021A (en) 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US5926726A (en) 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
US6849472B2 (en) 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6294440B1 (en) 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
US6180270B1 (en) 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
WO1999066565A1 (en) 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US20010047751A1 (en) 1998-11-24 2001-12-06 Andrew Y. Kim Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates
US6177057B1 (en) 1999-02-09 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Process for preparing bulk cubic gallium nitride
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
US6133593A (en) 1999-07-23 2000-10-17 The United States Of America As Represented By The Secretary Of The Navy Channel design to reduce impact ionization in heterostructure field-effect transistors
US6268621B1 (en) 1999-08-03 2001-07-31 International Business Machines Corporation Vertical channel field effect transistor
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
CA2287760C (en) 1999-10-29 2004-08-10 Leader Industries Inc. Sport eyeglasses having removable lenses
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US20010015437A1 (en) 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6566231B2 (en) 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP3946427B2 (ja) 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
JP3968968B2 (ja) 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP4556300B2 (ja) 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
WO2002013245A1 (en) * 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076521A (ja) 2000-08-30 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子
JP4154558B2 (ja) 2000-09-01 2008-09-24 日本電気株式会社 半導体装置
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6635901B2 (en) 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
UA82180C2 (uk) 2001-10-26 2008-03-25 АММОНО Сп. с о. о Об'ємний монокристал нітриду галію (варіанти) і основа для епітаксії
WO2003043150A1 (fr) 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6878975B2 (en) 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
US6791120B2 (en) 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
KR101363377B1 (ko) 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US20060138431A1 (en) 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
JP4201541B2 (ja) 2002-07-19 2008-12-24 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6876009B2 (en) 2002-12-09 2005-04-05 Nichia Corporation Nitride semiconductor device and a process of manufacturing the same
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US7186302B2 (en) 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
AU2003256522A1 (en) 2002-12-16 2004-07-29 The Regents Of University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
AU2003293497A1 (en) 2003-04-15 2005-07-21 Japan Science And Technology Agency Non-polar (a1,b,in,ga)n quantum wells
US6847057B1 (en) 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US6958494B2 (en) 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7808011B2 (en) 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
US20050253222A1 (en) * 2004-05-17 2005-11-17 Caneau Catherine G Semiconductor devices on misoriented substrates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
TWI308397B (en) 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
US7547928B2 (en) 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US20060073621A1 (en) 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
KR101145755B1 (ko) 2005-03-10 2012-05-16 재팬 사이언스 앤드 테크놀로지 에이젼시 평면의 반극성 갈륨 질화물의 성장을 위한 기술
US7804100B2 (en) 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
US7341878B2 (en) 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
JP2006269534A (ja) 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI455181B (zh) 2005-06-01 2014-10-01 Univ California 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、異質結構及裝置之生長及製造技術
JP5043835B2 (ja) 2005-06-17 2012-10-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 光電子応用のための（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯの直接ウェーハ・ボンディング構造とその作製方法
KR20080040709A (ko) 2005-07-13 2008-05-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 질화물 박막들의 결함 감소를 위한 측방향 성장방법
JP4696886B2 (ja) * 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
WO2007084782A2 (en) * 2006-01-20 2007-07-26 The Regents Of The University Of California Method for improved growth of semipolar (al,in,ga,b)n
KR101416838B1 (ko) * 2006-02-10 2014-07-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
EP2041794A4 (en) * 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082676A (ja) * 1998-06-26 2000-03-21 Sharp Corp 窒化物系化合物半導体の結晶成長方法、発光素子およびその製造方法
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET

Also Published As

Publication number Publication date
CA2669228C (en) 2014-12-16
EP2087507A4 (en) 2010-07-07
WO2008060349A2 (en) 2008-05-22
US7566580B2 (en) 2009-07-28
TWI489668B (zh) 2015-06-21
WO2008060349A3 (en) 2008-12-04
EP2087507A2 (en) 2009-08-12
JP2010509177A (ja) 2010-03-25
US20080113496A1 (en) 2008-05-15
JP5792209B2 (ja) 2015-10-07
CA2669228A1 (en) 2008-05-22
TW200822409A (en) 2008-05-16
JP2015063458A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US20080111144A1 (en) LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
JP2012209586A (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
WO2008060531A9 (en) Light emitting diode and laser diode using n-face gan, inn, and ain and their alloys
US20140353685A1 (en) Semi-Polar III-Nitride Films and Materials and Method for Making the Same
KR20130035995A (ko) 구조체, 및 반도체 기판의 제조 방법
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
JPH08264836A (ja) 化合物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140703

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150805

R150 Certificate of patent or registration of utility model

Ref document number: 5792209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250