JP6915591B2 - ＧａＮ積層基板の製造方法 - Google Patents

ＧａＮ積層基板の製造方法 Download PDF

Info

Publication number
JP6915591B2
JP6915591B2 JP2018112525A JP2018112525A JP6915591B2 JP 6915591 B2 JP6915591 B2 JP 6915591B2 JP 2018112525 A JP2018112525 A JP 2018112525A JP 2018112525 A JP2018112525 A JP 2018112525A JP 6915591 B2 JP6915591 B2 JP 6915591B2
Authority
JP
Japan
Prior art keywords
gan
film
substrate
laminated substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018112525A
Other languages
English (en)
Other versions
JP2019216180A (ja
Inventor
有郎 関山
有郎 関山
芳宏 久保田
芳宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018112525A priority Critical patent/JP6915591B2/ja
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to CN201980038692.XA priority patent/CN112262456A/zh
Priority to DE112019002977.0T priority patent/DE112019002977T5/de
Priority to GB2100192.0A priority patent/GB2589994B/en
Priority to PCT/JP2019/023032 priority patent/WO2019240113A1/ja
Priority to US17/251,483 priority patent/US11967530B2/en
Priority to KR1020217000467A priority patent/KR102570935B1/ko
Priority to TW108120234A priority patent/TWI829709B/zh
Publication of JP2019216180A publication Critical patent/JP2019216180A/ja
Application granted granted Critical
Publication of JP6915591B2 publication Critical patent/JP6915591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B32B37/025—Transfer laminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0875—Treatment by energy or chemical effects by wave energy or particle radiation using particle radiation
    • B32B2310/0881—Treatment by energy or chemical effects by wave energy or particle radiation using particle radiation using ion-radiation, e.g. alpha-rays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y10T156/1184—Piercing layer during delaminating [e.g., cutting, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1961—Severing delaminating means [e.g., chisel, etc.]
    • Y10T156/1967—Cutting delaminating means

Description

本発明は、表面がＧａ極性面（Ｇａ面）からなるＧａＮ積層基板の製造方法に関する。
結晶性ＧａＮはＳｉやＧａＡｓに比べ広いバンドギャップを有し、高速高パワーデバイス用途として有望である。しかしながら、中でも良好な結晶性を有するバルク（Ｂｕｌｋ）ＧａＮ基板は、口径が小さくかつ非常に高価であることからその普及を阻害する要因となっている。
これに対し、ハイドライド気相成長法（ＨＶＰＥ法）や有機金属気相成長法（ＭＯＣＶＤ法）などによりＡｌＮ基板やＡｌ2Ｏ3（サファイア）基板上にＧａＮをヘテロエピタキシャル成長させることによって、比較的大口径のＧａＮ薄膜が得られているが、特性の余り高いものは得られていない。
また、半導体材料として広く一般的に普及しているＳｉ基板上に、ＧａＮ薄膜を形成した積層基板は、ＧａＮの優れた基本特性が得られると共にＳｉ半導体デバイスの進歩的なプロセス技術を適用することができることから高性能デバイス用基板として非常に期待される。
ここで、Ｓｉ基板上にＧａＮ薄膜を形成する手法としては、Ｓｉ<１１１>面上に直接ヘテロエピタキシャル成長法でＧａＮを成膜する手法が開発されており、既に直径２００ｍｍの大口径基板も実用化されている。
しかしながら、この手法では、良好な結晶性のＧａＮを得るには、Ｓｉ基板とＧａＮ薄膜の間に厚いバッファー層が不可欠である。何故ならば、ＧａＮ膜とＳｉ基板の熱膨張係数の大きな差異によって、積層基板として反りが発生し、ＧａＮ膜厚が厚くなるほどその反りは増大し、種々の欠陥が発生するという問題があった。即ち、積層基板の反りが増大すると、最終的には積層基板が破断するという問題があるが、破断に至らなくとも、半導体デバイスプロセスでは色々と問題が発生する。特に微細加工露光プロセスでは重大な問題となる。そこでこの反りを緩和すべくＳｉ基板とＧａＮ薄膜間に、これら２つの材料の中間の線膨張率を持った厚いバッファー層を挿入する必要があった。また、この手法では積層基板上で特性のよいＧａＮ層を厚くすることは困難であった。
このような問題を解決する手法として、次のような手順による転写によるＧａＮ積層基板の製造方法が考えられる。
即ち、まず第１の基板を準備し、表面に一定膜厚以上のＧａＮ膜をエピタキシャル成長させる。次に、この基板にイオン注入を行い、表面から一定深さのところに脆化層（イオン注入領域）を形成する。この基板を第２の基板に接合させた後、脆化層から剥離を行い、ＧａＮ薄膜を第２の基板に転写させてＧａＮ積層基板を得る。
ここで、一般的なＧａＮのエピタキシャル成長（即ち、上記第１の基板上に形成したＧａＮエピタキシャル成長膜）では成長面（表面）側がＧａ極性面（以下、Ｇａ面）となる。よって、イオン注入面側がＧａ面となり、剥離して第２の基板上に転写した後の表面はＮ極性面（Ｎ面）となる。ここで、電子部品用途としてはデバイス製造面がＧａ面である必要があるため、第２の基板に転写されたＧａＮ薄膜を再度第３の基板へ接合し転写して表面がＧａ面とする必要があった。そこで、剥離して第２の基板上に転写した後の表面がＧａ面となる（つまり、第１の基板上のエピタキシャル成長面をＮ面とする）様な試みもこれまで多く検討されたが、通常Ｎ面でのエピタキシャル成長ではＧａＮ膜の結晶性が悪く、デバイス用途としての使用は困難であった。
上記のＧａＮエピタキシャル成長の特性から、最終的なＧａＮ積層基板の成長面（表面）をＧａ面とする必要があるため、みすみすＧａＮ薄膜の転写を２回実施せざるを得ない状況にあった。このため、プロセスが繁雑となり、低歩留り、高コストの要因となっていた。
なお、本発明に関連する先行技術として特表２０１６−５１１９３４号公報（特許文献１）が挙げられる。
特表２０１６−５１１９３４号公報
本発明は、上記事情に鑑みなされたもので、一度の転写プロセスでＧａ面を表面とする結晶性のよいＧａＮ積層基板を得るＧａＮ積層基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため、下記のＧａＮ積層基板の製造方法を提供する。
１．
オフ角度０．５〜５度のＣ面サファイア基板の８００〜１０００℃での高温窒化処理及び／又は該Ｃ面サファイア基板上への結晶性ＡｌＮの堆積処理を行って上記Ｃ面サファイア基板を表面処理する工程と、
上記表面処理されたＣ面サファイア基板の表面上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、
上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、
上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、
上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程と
を有するＧａＮ積層基板の製造方法。
２．
上記ＧａＮエピタキシャル成長が上記高温窒化処理よりも高温で行われる１記載のＧａＮ積層基板の製造方法。
３．
ＭＯＣＶＤ法により上記ＧａＮのエピタキシャル成長を行う１又は２記載のＧａＮ積層基板の製造方法。
４．
上記Ｃ面サファイア基板を表面処理した後、７００℃以下でＧａＮバッファー層を形成し、次いで該ＧａＮバッファー層上に上記ＧａＮエピタキシャル成長を行う１〜３のいずれかに記載のＧａＮ積層基板の製造方法。
５．
上記ＧａＮバッファー層の厚みが１５〜３０ｎｍである４記載のＧａＮ積層基板の製造方法。
６．
上記エピタキシャル成長によりＧａＮ膜を形成した後、更に該ＧａＮ膜上に酸化シリコン膜を形成して上記ＧａＮ膜担持体とする１〜５のいずれかに記載のＧａＮ積層基板の製造方法。
７．
更に、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さＲａ０．３ｎｍ以下に平滑化する１〜６のいずれかに記載のＧａＮ積層基板の製造方法。
８．
上記イオン注入が水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いた、注入エネルギー１００〜１６０ｋｅＶ、ドーズ量１．０×１０17〜３．０×１０17ａｔｏｍ／ｃｍ2の処理である１〜７のいずれかに記載のＧａＮ積層基板の製造方法。
９．
上記支持基板が、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなる１〜８のいずれかに記載のＧａＮ積層基板の製造方法。
１０．
上記支持基板は、ＧａＮ膜担持体との接合面に酸化シリコン膜を形成したものである（ただし、支持基板がＳｉＯ2からなる場合を除く）９記載のＧａＮ積層基板の製造方法。
本発明によれば、所定のオフ角度を有するＣ面サファイア基板について所定の表面処理を行い、その基板上にＧａＮエピタキシャル成長させることにより表面がＮ極性面からなる結晶性のよいＧａＮ膜を形成することができるため、１回の転写で表面がＧａ極性面からなるＧａＮ積層基板を得ることが可能となる。従来よりも転写回数を減らせることにより、プロセスコスト低減が可能となる。更に、転写で消失するＧａＮ膜を減らすことが可能となり、材料コストを低減させることが可能となる。また、膜厚の面内ばらつきや表面粗さが転写回数に応じて増大するところ、従来よりも転写回数を減らせるため、それを抑制することが可能となる。
また本発明によれば、ＧａＮ薄膜転写のドナー基板として大口径化し易いエピタキシャル成膜した基板を使用するため、高価で小口径なバルクＧａＮ基板をドナー基板として使用する場合に比べて低コストかつ大口径のＧａＮ積層基板が得られる。本発明で得られた表面がＧａ極性面からなるＧａＮ積層基板はＧａＮテンプレート基板として、更にＧａＮのエピタキシャル成膜をすることにより高耐圧、高特性のＧａＮ基板を得ることができる。
本発明に係るＧａＮ積層基板の製造方法の一実施形態における製造工程を示す図であり、（ａ）はＣ面サファイア基板及び支持基板の準備、（ｂ）はＣ面サファイア基板の表面処理、（ｃ）はＧａＮエピタキシャル成長、（ｄ）はイオン注入処理、（ｅ）は貼り合わせ接合、（ｆ）はＧａＮ薄膜の剥離転写である。
以下に、本発明に係るＧａＮ積層基板の製造方法について説明する。なお、ここでは数値範囲「Ａ〜Ｂ」はその両端の数値を含むものであり、Ａ以上Ｂ以下を意味する。
本発明に係るＧａＮ積層基板の製造方法は、オフ角度０．５〜５度のＣ面サファイア基板の８００〜１０００℃での高温窒化処理及び／又は該Ｃ面サファイア基板上への結晶性ＡｌＮの堆積処理を行って上記Ｃ面サファイア基板を表面処理する工程と、上記表面処理されたＣ面サファイア基板の表面上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程と、を有することを特徴とするものである。
以下、本発明に係るＧａＮ積層基板の製造方法を図１に基づき詳細に説明する。
本発明に係るＧａＮ積層基板の製造方法は、図１に示すように、（ａ）Ｃ面サファイア基板及び支持基板の準備工程（工程１）、（ｂ）Ｃ面サファイア基板の表面処理工程（工程２）、（ｃ）ＧａＮエピタキシャル成長工程（工程３）、（ｄ）イオン注入処理工程（工程４）、（ｅ）貼り合わせ接合工程（工程５）、（ｆ）ＧａＮ薄膜の剥離、転写工程（工程６）の順に処理を行うものである。
（工程１：Ｃ面サファイア基板及び支持基板の準備）
まずＣ面サファイア基板１１と支持基板１２を準備する（図１（ａ））。
ここで、Ｃ面サファイア基板１１は、Ｃ面（（０００１）面）を基板面とするサファイア（α−Ａｌ2Ｏ3）からなる基板である。また、Ｃ面サファイア基板１１のｃ軸オフ角度（以下、オフ角度）は、０．５〜５度であり、２〜３度であることが好ましい。オフ角度をこの範囲内とすることにより、この後にＣ面サファイア基板１１上に形成されるＧａＮ膜１３においてその表面がＮ極性面（以下、Ｎ面）となると共に平滑性が良好で結晶性がよいエピタキシャル成長膜となり、更にイオン注入剥離法によりこれの一部を剥離して支持基板１２に転写した場合にその転写薄膜であるＧａＮ薄膜１３ａが平滑性に優れたものとなる。なお、オフ角度とは基板表面（結晶成長させようとする面）を最密面から特定方向に微傾斜させた場合のその角度であり、ｃ軸オフ角度とは、Ｃ面サファイア基板１１のｃ軸（Ｃ面の法線軸）のａ軸方向への傾きの大きさをいう。
また、Ｃ面サファイア基板１１表面の算術平均粗さＲａ（ＪＩＳ Ｂ０６０１：２０１３、以下同じ）が０．５ｎｍ以下であることが好ましい。これにより、エピタキシャル成膜されるＧａＮ膜１３の表面が更に平滑になり、支持基板１２との貼り合わせ接合時により強固な接合が可能となる。
支持基板１２は、最終的にＧａＮ薄膜１３ａを支持する基板であり、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなることが好ましい。その構成材料は、得られたＧａＮ積層基板を用いて作製する半導体デバイスの用途に応じて適宜選定するとよい。
支持基板１２表面の算術平均粗さＲａが０．５ｎｍ以下であることが好ましい。これによりＣ面サファイア基板１１とＧａＮ層１３を有するＧａＮ層担持体との接合時により強固な接合が可能となる。
また、支持基板１２の最表層に酸化シリコン（ＳｉＯｘ薄膜、但し、０＜ｘ≦２）からなるボンド膜を設けてもよい（ただし、支持基板１２がＳｉＯ2からなる場合を除く）。更に、支持基板１２自体の表面粗さが十分に小さくない場合（例えば、支持基板１２表面の算術平均粗さＲａが０．５ｎｍ超の場合）、このボンド膜を化学機械研磨（ＣＭＰ）等により処理してその表面を平滑化してもよい。これにより、Ｃ面サファイア基板１１とＧａＮ層１３を有するＧａＮ層担持体との接合強度をより一層大きくすることができる。
なお、このボンド膜の膜厚は、概ね３００〜１０００ｎｍが好ましい。
（工程２：Ｃ面サファイア基板の表面処理）
次に、Ｃ面サファイア基板１１の表面処理を行う（図１（ｂ））。
即ち、Ｃ面サファイア基板１１の８００〜１０００℃での高温窒化処理及び／又はＣ面サファイア基板１１上への結晶性ＡｌＮの堆積処理を行う。
このうち、Ｃ面サファイア基板１１の高温窒化処理は、Ｃ面サファイア基板１１を窒素含有雰囲気中でこの後行われるＧａＮエピタキシャル成長の成膜温度よりもやや低い温度、具体的には８００〜１０００℃に加熱してＣ面サファイア基板１１の表面に表面処理層１１ａとしてＡｌＮ膜を形成するものである。この処理は、好ましくはＧａＮ膜をエピタキシャル成長させるＭＯＣＶＤ装置の同一の処理室でインサイチュー（ｉｎ ｓｉｔｕ）の状態で実施され、ＧａＮエピタキシャル成長の成膜温度（１０５０〜１１００℃）よりやや低い温度（８００〜１０００℃）で実行される。このとき、処理温度が８００℃未満となるとＧａＮ膜のＮ極成長が発生せず、更には１０００℃超ではこの後に行われるエピタキシャル成長のＧａＮ生成で平滑性が劣化する。また、プロセスガスとしては純窒素を使用するが、アンモニアガスを使用することもできる。アンモニアガスを使用することにより、より活性なＮ原子が発生し、ＧａＮ膜の表面形態（結晶構造）を改善できる。また、高温窒化処理時間は３０秒〜３０分程度とするとよい。処理時間を長くすることで、ＧａＮ膜の表面形態（結晶構造）を改善可能である。
Ｃ面サファイア基板１１上への結晶性ＡｌＮの堆積処理は、化学的気相成長法（ＣＶＤ法）又は物理的気相成長法（ＰＶＤ法）によりＣ面サファイア基板１１上に表面処理層１１ａとして結晶性ＡｌＮ膜を形成するものである。この堆積処理はＣ面サファイア基板１１表面を結晶性ＡｌＮ膜（表面処理層１１ａ）で被覆できる形成条件で行えばよい。
なお、上記のようにＣ面サファイア基板１１上に表面処理層１１ａとして結晶性ＡｌＮ膜を堆積した後、ＧａＮエピタキシャル成長前に熱処理して結晶性ＡｌＮ膜を安定化させることが好ましい。
（工程３：ＧａＮエピタキシャル成長工程）
次に、上記表面処理されたＣ面サファイア基板１１の表面上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜１３を形成し、ＧａＮ膜担持体を作製する。
ＧａＮ膜のエピタキシャル成長法としては、分子線エピタキシャル（ＭＢＥ）法や、ハイドライド気相成長（ＨＶＰＥ）法、有機金属気相成長（ＭＯＣＶＤ）法が知られているが、サファイア基板１１上に直接低欠陥のＧａＮ薄膜を成長させるにはＭＯＣＶＤ法が最適であり好ましい。
このとき、ＭＯＣＶＤ法によるＧａＮ膜１３のエピタキシャル成長が上記工程２における高温窒化処理よりも高温（即ち、１０００℃超）で行われることが好ましく、ＧａＮ膜１３の膜質と成膜速度のバランスがとれる１０００℃超１１００℃以下が好適である。また、プロセスガスはトリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ3）を使用し、キャリアガスとして水素を使用するとよい。
また、ＧａＮ膜１３の厚みは、最終的に得ようとするＧａＮ薄膜１３ａの厚さに応じるものであり、例えば０．５〜１０μｍである。
なお、工程２におけるＣ面サファイア基板１１を表面処理した後、低温、例えば７００℃以下でＧａＮバッファー層を形成し、次いでこのＧａＮバッファー層上に上記ＭＯＣＶＤ法によるＧａＮエピタキシャル成長を行い、ＧａＮ膜１３を形成することが好ましい。
このとき、ＧａＮバッファー層の成膜に際して、成膜温度が７００℃超ではバッファー層上のＧａＮ膜１３がうまくＮ極成長せず、４００℃未満では成膜自体が進行しないため、好ましくは４００〜７００℃、より好ましくは４００〜６００℃で成膜することが好ましい。また、ＧａＮバッファー層の厚みは、薄過ぎるとバッファー効果が得られない場合があり、厚過ぎると膜質低下を招くおそれがあるため、好ましくは１５〜３０ｎｍ、より好ましくは２０〜２５ｎｍとする。
以上の一連のＧａＮ膜１３の形成工程により、Ｃ面サファイア基板１１上に表面がＮ面からなり、極めて結晶性のよいＧａＮ膜１３が成膜される（ここまで、図１（ｃ））。
ここで、ＧａＮなどの化合物半導体結晶表面は極性を有しており、例えば構成元素ＧａとＮからなる単結晶のＧａＮ膜は、必然的に、Ｇａ原子からなり（終端され）該Ｇａ原子の未結合手が露出した極性面（Ｇａ極性面（Ｇａ面ともいう））と、Ｎ原子からなり（終端され）該Ｎ原子の未結合手が露出した極性面（Ｎ極性面（Ｎ面ともいう））を有する。
また、ＧａＮの結晶構造は六方晶系であり、その極性面は結晶格子の最密面に現れる。なお、六方晶系化合物半導体結晶の最密面は｛０００１｝面であるが、（０００１）面と（０００−１）面は等価ではなく、前者はカチオン原子が露出する面、後者はアニオン原子が露出する面であり、窒化ガリウム（ＧａＮ）においては（０００１）面がＧａ面、（０００−１）面がＮ面となる。
なお、上記エピタキシャル成長によりＧａＮ膜１３を形成した後、更に該ＧａＮ膜１３上に酸化シリコン（ＳｉＯｘ、但し、０＜ｘ≦２）膜を支持基板１２と貼り合わせるためのボンド層として形成して上記ＧａＮ膜担持体としてもよい。この場合の酸化シリコン膜の厚みは２００〜１０００ｎｍが好ましい。
（工程４：ＧａＮ膜１３へのイオン注入工程）
次に、上記ＧａＮ膜担持体のＧａＮ膜１３の表面からイオン注入を行ってＧａＮ膜１３中に層状のイオン注入領域１３ionを形成する（図１（ｄ））。
このとき、注入イオンとして水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いることが好ましい。
また、注入エネルギーはイオン注入深さ（つまり剥離膜（ＧａＮ薄膜１３ａ）の膜厚）を規定するものであり、１１０〜１６０ｋｅＶが好ましい。注入エネルギー１００ｋｅＶ以上とすると、ＧａＮ薄膜１３ａの膜厚を５００ｎｍ以上とすることができる。一方、１６０ｋｅＶ超とすると、注入ダメージが大きくなり剥離された薄膜の結晶性の劣化を招くおそれがある。
また、ドーズ量は１．０×１０17〜３．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。これにより、ＧａＮ膜１３中に剥離層（脆化層）となるイオン注入領域１３ionを形成することができ、且つＧａＮ膜担持体の温度上昇を抑制することができる。なお、イオン注入温度は室温であり、高温となるとＧａＮ膜担持体が破断するおそれがあるため、ＧａＮ膜担持体を冷却してもよい。
ここで、上記イオン注入処理は、工程３でＧａＮ膜１３を形成したままのＧａＮ膜担持体に対して実施してもよいが、形成したままのＧａＮ膜１３の表面が粗いとその表面凹凸に対応してイオン注入深さが不均一となり、剥離後のＧａＮ薄膜１３ａの剥離面（表面）の凹凸が大きくなってしまう。
そこで、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さが好ましくは０．３ｎｍ以下、より好ましくは０．２ｎｍ以下となるように平滑化するとよい。
例えば、工程３で形成したＧａＮ膜１３表面をＣＭＰ等による研磨及び／又はエッチングして算術平均粗さＲａが好ましくは０．３ｎｍ以下、より好ましくは０．２ｎｍ以下となるように平滑化するとよい。
あるいは、上記ＧａＮ膜１３（即ち、成膜まま、あるいは研磨及び／又はエッチングして平滑化したＧａＮ膜１３）の上にボンド層として酸化シリコン膜を形成した場合には、この酸化シリコン膜表面をＣＭＰ等による研磨及び／又はエッチングして算術平均粗さＲａが好ましくは０．３ｎｍ以下、より好ましくは０．２ｎｍ以下となるように平滑化するとよい。ＧａＮ膜１３の厚みが薄く、研磨等での平坦化が困難な場合に特に有効である。
以上のようにＧａＮ膜担持体のイオン注入を予定する面（つまり、ＧａＮ膜１３又は上記ボンド層としての酸化シリコン膜表面）を平滑化することにより、次に行うイオン注入処理におけるイオン注入深さを一定にすることができ、引いては支持基板１２と貼り合わせた後に剥離させた場合に表面が平滑な（表面粗さの小さな）剥離転写層（ＧａＮ薄膜１３ａ）を得ることができる。
（工程５：ＧａＮ膜担持体と支持基板１２の貼り合わせ接合工程）
次に、上記イオン注入したＧａＮ膜担持体のＧａＮ膜１３側表面と支持基板１２とを貼り合わせて接合する（図１（ｅ））。
ここで、ボンド層（酸化シリコン膜）を形成していないＧａＮ膜担持体と支持基板１２の貼り合わせの場合、ＧａＮ膜担持体のＧａＮ膜１３表面（Ｎ面）と支持基板１２表面とが接合するようになる。即ち、Ｃ面サファイア基板１１／表面処理層１１ａ／（ＧａＮバッファー層）／ＧａＮ膜１３（Ｎ面）／支持基板１２の積層構造となる。
また、ボンド層（酸化シリコン膜）を少なくともいずれかの表面に形成しているＧａＮ膜担持体と支持基板１２の貼り合わせの場合、ＧａＮ膜担持体のＧａＮ膜１３表面（Ｎ面）と支持基板１２表面とがそれらの間にボンド層（酸化シリコン膜）が介在して接合するようになる。即ち、Ｃ面サファイア基板１１／表面処理層１１ａ／（ＧａＮバッファー層）／ＧａＮ膜１３（Ｎ面）／ボンド層（酸化シリコン膜）／支持基板１２の積層構造となる。
なお、この貼り合わせの前に、ＧａＮ膜担持体のイオン注入面、支持基板１２の接合面の双方もしくは片方に表面活性化処理としてプラズマ処理を施すことが好ましい。
例えば、一般的な平行平板型プラズマチャンバーに、表面活性化処理するＧａＮ膜担持体及び／又は支持基板１２をセットし、１３．５６ＭＨｚ、１００Ｗ程度の高周波を印加し、プロセスガスとしてＡｒ、Ｎ2、Ｏ2等を導入して処理すればよい。処理時間は５〜３０秒とする。これにより、対象の基板表面が活性化され、貼り合わせ後の接合強度が増大する。
また、貼り合せ後は２００〜３００℃程度のアニールを実施することで、より強固な接合が形成される。
（工程６：ＧａＮ薄膜の剥離、転写工程）
次に、上記ＧａＮ膜１３におけるイオン注入領域１３ionで剥離させてＧａＮ薄膜１３ａを支持基板１２上に転写する（図１（ｆ））。
剥離処理は、イオン注入剥離法で一般的に行われる処理であればよく、例えばブレードを挿入するなどの機械剥離の他、レーザー光照射等の光剥離、その他ジェット水流や超音波等の物理的衝撃剥離が適用可能である。
これにより、表面がＧａ極性面からなり結晶性の良好で表面が平滑なＧａＮ薄膜１３ａを支持基板１２上に有するＧａＮ積層基板１０が得られる。
なお、剥離後の転写したＧａＮ薄膜１３ａの表面は十分に平滑であるが、このＧａＮ積層基板１０を使用するデバイスの要求特性の如何によっては研磨等でより平滑化してもよい。また、このＧａＮ積層基板１０に更にＧａＮ膜をエピタキシャル成長させることで、低欠陥で厚膜のＧａＮ基板を製造することも可能である。
なお、ＧａＮ積層基板１０のＧａＮ薄膜１３ａ表面の極性面を確認する方法は、例えばＫＯＨ水溶液によるエッチングレートの違いをみて判断すればよい。即ち、Ｎ面の方がＧａ面よりもエッチングレートが大きい。例えば、４０℃、２ｍｏｌ／ＬのＫＯＨ水溶液に４５分浸した場合、Ｇａ面はエッチングされないが、Ｎ面はエッチングされることから確認できる。
以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
以下の条件でＧａＮ積層基板を作製した。
（実施例１−１）
直径１００ｍｍ、厚み５２５μｍ、算術平均粗さＲａ０．３ｎｍ、Ｃ軸オフ角３度のＣ面サファイア基板を準備した。この基板をＲＣＡ洗浄にて洗浄した後、ＭＯＣＶＤ装置にて、基板温度９００℃の高温窒化処理（プロセスガス：純窒素）を３０分実施し、続いて基板温度４００℃でＧａＮバッファー層を厚み２０ｎｍ成膜した後に、更に基板温度１０５０℃にて、プロセスガス：ＴＭＧ及びＮＨ3を用いてエピタキシャル成長させてＧａＮ膜を２μｍ成膜した。そのＧａＮ膜の算術平均粗さＲａは８ｎｍであった。
次いで、このＧａＮ膜上にプラズマＣＶＤ法により厚み１μｍの酸化シリコン膜を成膜した後、ＣＭＰ装置でこの酸化シリコン膜を２００ｎｍまで研磨した。得られたＧａＮ膜担持体の算術平均粗さＲａは０．３ｎｍであった。
次に、このＧａＮ膜担持体の酸化シリコン膜表面から水素分子イオンＨ2 +を、注入エネルギー１６０ｋｅＶ、ドーズ量３．０×１０+17ａｔｏｍ／ｃｍ2でイオン注入した。
次に、直径１００ｍｍ、厚み５２５μｍのＳｉ基板を準備し、Ｓｉ基板上に厚み３００ｎｍの熱酸化膜を形成した。熱酸化膜形成後のＳｉ基板の算術平均粗さはＲａ＝０．５ｎｍであった。
このＳｉ基板、上記ＧａＮ膜担持体それぞれの熱酸化膜、酸化シリコン膜（イオン注入面）表面についてＡｒプラズマ処理を実施した。次いで、Ａｒプラズマ処理面同士を貼り合せた後、窒素雰囲気下で２００℃にて１２時間アニールした。アニール後、ＧａＮ膜のイオン注入領域に金属ブレードを差し込んで剥離を行い、Ｓｉ基板上にＧａＮ薄膜を転写してＧａＮ積層基板を得た。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは８ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜についてＸ線ロッキングカーブ法により結晶性を評価した。詳しくは、Ｘ線回折により上記ＧａＮ薄膜のＧａＮ（０００２）面反射のロッキングカーブ（ωスキャン）におけるチルト分布（半価幅）を求めたところ、３００ａｒｃｓｅｃと良好な結晶性を示した。
また、ＧａＮ薄膜の表面の極性面の確認として、サンプルを４０℃、２ｍｏｌ／ＬのＫＯＨ水溶液に４５分浸した後、表面を観察したところ、ＧａＮ薄膜表面はエッチングされておらず、ＧａＮ薄膜表面がＧａ面となっていることが分かった。
（実施例１−２）
実施例１−１において、厚み２μｍのＧａＮ膜をエピタキシャル成長させた後、このＧａＮ膜表面をＣＭＰ研磨してその表面の算術平均粗さＲａを０．２ｎｍとし、そのまま転写した。それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは０．３ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ２５０ａｒｃｓｅｃとなり、実施例１と同等の結晶性を示した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
（比較例１−１）
実施例１−１において、Ｃ面サファイア基板のｃ軸オフ角度を０．０５度（算術平均粗さＲａ０．３ｎｍ）としたものを用い、それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。なお、ＧａＮ膜成膜後の該ＧａＮ膜算術平均粗さＲａは６０ｎｍであり、酸化シリコン膜ＣＭＰ研磨後のＧａＮ膜担持体の算術平均粗さＲａは０．２ｎｍであった。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは６０ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ６００ａｒｃｓｅｃとなり、結晶性が悪化した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
（比較例１−２）
実施例１−１において、Ｃ面サファイア基板のｃ軸オフ角度を６度（算術平均粗さＲａ０．３ｎｍ）としたものを用い、それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。なお、ＧａＮ膜成膜後の該ＧａＮ膜算術平均粗さＲａは８０ｎｍであり、酸化シリコン膜ＣＭＰ研磨後のＧａＮ膜担持体の算術平均粗さＲａは０．３ｎｍであった。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは８０ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ８００ａｒｃｓｅｃとなり、結晶性が悪化した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
以上の結果を表１に示す。本発明によれば、優れた平滑性と結晶性を持つＧａＮ積層基板が得られることが明らかとなった。なお、表中の表面粗さＲａは算術平均粗さＲａのことである。
Figure 0006915591
なお、これまで本発明を上記実施形態をもって説明してきたが、本発明はこの実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１０ ＧａＮ複合基板
１１ Ｃ面サファイア基板
１１ａ 表面処理層
１２ 支持基板
１３ ＧａＮ膜
１３ａ ＧａＮ薄膜
１３ion イオン注入領域

Claims (10)

  1. オフ角度０．５〜５度のＣ面サファイア基板の８００〜１０００℃での高温窒化処理及び／又は該Ｃ面サファイア基板上への結晶性ＡｌＮの堆積処理を行って上記Ｃ面サファイア基板を表面処理する工程と、
    上記表面処理されたＣ面サファイア基板の表面上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、
    上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、
    上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、
    上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程と
    を有するＧａＮ積層基板の製造方法。
  2. 上記ＧａＮエピタキシャル成長が上記高温窒化処理よりも高温で行われる請求項１記載のＧａＮ積層基板の製造方法。
  3. ＭＯＣＶＤ法により上記ＧａＮのエピタキシャル成長を行う請求項１又は２記載のＧａＮ積層基板の製造方法。
  4. 上記Ｃ面サファイア基板を表面処理した後、７００℃以下でＧａＮバッファー層を形成し、次いで該ＧａＮバッファー層上に上記ＧａＮエピタキシャル成長を行う請求項１〜３のいずれか１項記載のＧａＮ積層基板の製造方法。
  5. 上記ＧａＮバッファー層の厚みが１５〜３０ｎｍである請求項４記載のＧａＮ積層基板の製造方法。
  6. 上記エピタキシャル成長によりＧａＮ膜を形成した後、更に該ＧａＮ膜上に酸化シリコン膜を形成して上記ＧａＮ膜担持体とする請求項１〜５のいずれか１項記載のＧａＮ積層基板の製造方法。
  7. 更に、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さＲａ０．３ｎｍ以下に平滑化する請求項１〜６のいずれか１項記載のＧａＮ積層基板の製造方法。
  8. 上記イオン注入が水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いた、注入エネルギー１００〜１６０ｋｅＶ、ドーズ量１．０×１０17〜３．０×１０17ａｔｏｍ／ｃｍ2の処理である請求項１〜７のいずれか１項記載のＧａＮ積層基板の製造方法。
  9. 上記支持基板が、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなる請求項１〜８のいずれか１項記載のＧａＮ積層基板の製造方法。
  10. 上記支持基板は、ＧａＮ膜担持体との接合面に酸化シリコン膜を形成したものである（ただし、支持基板がＳｉＯ2からなる場合を除く）請求項９記載のＧａＮ積層基板の製造方法。
JP2018112525A 2018-06-13 2018-06-13 ＧａＮ積層基板の製造方法 Active JP6915591B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2018112525A JP6915591B2 (ja) 2018-06-13 2018-06-13 ＧａＮ積層基板の製造方法
DE112019002977.0T DE112019002977T5 (de) 2018-06-13 2019-06-11 Verfahren zur herstellung eines gan-schichtsubstrats
GB2100192.0A GB2589994B (en) 2018-06-13 2019-06-11 Method for producing GaN layered substrate
PCT/JP2019/023032 WO2019240113A1 (ja) 2018-06-13 2019-06-11 ＧａＮ積層基板の製造方法
CN201980038692.XA CN112262456A (zh) 2018-06-13 2019-06-11 GaN层叠基板的制造方法
US17/251,483 US11967530B2 (en) 2018-06-13 2019-06-11 Method for producing GaN layered substrate
KR1020217000467A KR102570935B1 (ko) 2018-06-13 2019-06-11 GaN 적층 기판의 제조 방법
TW108120234A TWI829709B (zh) 2018-06-13 2019-06-12 氮化鎵層積基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018112525A JP6915591B2 (ja) 2018-06-13 2018-06-13 ＧａＮ積層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019216180A JP2019216180A (ja) 2019-12-19
JP6915591B2 true JP6915591B2 (ja) 2021-08-04

Family

ID=68842896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018112525A Active JP6915591B2 (ja) 2018-06-13 2018-06-13 ＧａＮ積層基板の製造方法

Country Status (8)

Country Link
US (1) US11967530B2 (ja)
JP (1) JP6915591B2 (ja)
KR (1) KR102570935B1 (ja)
CN (1) CN112262456A (ja)
DE (1) DE112019002977T5 (ja)
GB (1) GB2589994B (ja)
TW (1) TWI829709B (ja)
WO (1) WO2019240113A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11479876B2 (en) * 2018-08-09 2022-10-25 Shin-Etsu Chemical Co., Ltd. Method for producing GaN laminate substrate having front surface which is Ga polarity surface
CN110085518B (zh) * 2019-05-06 2022-07-26 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN111146146B (zh) * 2019-12-30 2022-09-06 长春理工大学 一种基底可多次利用的高效散热半导体衬底的制备方法
JP7398966B2 (ja) * 2020-01-10 2023-12-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
CN113410312B (zh) * 2021-06-11 2023-03-21 西安电子科技大学 一种氮极性面氮化镓共振隧穿二极管及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP5077985B2 (ja) 2006-08-28 2012-11-21 シャープ株式会社 窒化物半導体層の形成方法
US20080111144A1 (en) 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
US9404197B2 (en) * 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
EP2500451B1 (en) * 2009-11-10 2019-01-30 Stanley Electric Co., Ltd. Method for producing laminate
JP2011193010A (ja) * 2011-04-28 2011-09-29 Hitachi Cable Ltd 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
CN103305909B (zh) 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
WO2014113503A1 (en) 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
CN107750400A (zh) * 2015-06-19 2018-03-02 Qmat股份有限公司 接合和释放层转移工艺
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
TW201836168A (zh) * 2016-11-11 2018-10-01 美商裘姆亞特公司 以層轉移製造微發光二極體
JP6810406B2 (ja) * 2016-12-06 2021-01-06 株式会社サイオクス 窒化物半導体テンプレートの製造方法
JP2020001997A (ja) * 2017-08-21 2020-01-09 株式会社Flosfia 結晶膜の製造方法

Also Published As

Publication number Publication date
GB2589994B (en) 2022-03-02
TW202006196A (zh) 2020-02-01
KR20210019066A (ko) 2021-02-19
GB2589994A (en) 2021-06-16
US20210111076A1 (en) 2021-04-15
WO2019240113A1 (ja) 2019-12-19
US11967530B2 (en) 2024-04-23
TWI829709B (zh) 2024-01-21
CN112262456A (zh) 2021-01-22
KR102570935B1 (ko) 2023-08-28
JP2019216180A (ja) 2019-12-19
GB202100192D0 (en) 2021-02-24
DE112019002977T5 (de) 2021-03-04

Similar Documents

Publication Publication Date Title
JP6915591B2 (ja) ＧａＮ積層基板の製造方法
US11208719B2 (en) SiC composite substrate and method for manufacturing same
US10829868B2 (en) Manufacturing method of SiC composite substrate
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
TWI482203B (zh) And a method for producing a substrate having a single crystal thin film
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP2006128626A (ja) 窒化物系半導体装置及びその製造方法
US10431460B2 (en) Method for producing SiC composite substrate
US11705330B2 (en) Substrate for electronic device and method for producing the same
JP7044161B2 (ja) ＧａＮ積層基板の製造方法
JP2013098572A (ja) 薄膜接合基板の製造方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
US11965268B2 (en) Group 13 element nitride wafer with reduced variation in off-cut angle
JP2023092416A (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JPS62281415A (ja) 基板上に異種材料結晶膜を成長させる方法
JP2014237565A (ja) 複合基板、および半導体ウエハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210628

R150 Certificate of patent or registration of utility model

Ref document number: 6915591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150