JP2013098572A - 薄膜接合基板の製造方法 - Google Patents
薄膜接合基板の製造方法 Download PDFInfo
- Publication number
- JP2013098572A JP2013098572A JP2012241776A JP2012241776A JP2013098572A JP 2013098572 A JP2013098572 A JP 2013098572A JP 2012241776 A JP2012241776 A JP 2012241776A JP 2012241776 A JP2012241776 A JP 2012241776A JP 2013098572 A JP2013098572 A JP 2013098572A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gan
- gan substrate
- thin film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000000926 separation method Methods 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 239000000203 mixture Substances 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 48
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 6
- 230000004927 fusion Effects 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
【課題】高品質のGaN薄膜を転移させることができる薄膜接合基板の製造方法を提供する。
【解決手段】第1のGaN基板のGa面から所定の深さにイオンを注入し、第1のイオン注入層を形成する。第1のGaN基板のGa面に第1のGaN基板と化学組成が異なる基板である第1の異種基板を接合させる。第1のイオン注入層を境界面として第1のGaN基板を分離させて、第1の異種基板に第1のGaN基板から分離された第2のGaN基板を形成する。第2のGaN基板のN面から所定の深さにイオンを注入して、第2のイオン注入層を形成する。第2のGaN基板のN面に第2のGaN基板と化学組成が異なる基板である第2の異種基板を接合させ、第2のイオン注入層を境界面として第2のGaN基板及び第1の異種基板を分離させて、第2の異種基板に第2のGaN基板から分離されたGaN薄膜を形成する。
【選択図】図1
【解決手段】第1のGaN基板のGa面から所定の深さにイオンを注入し、第1のイオン注入層を形成する。第1のGaN基板のGa面に第1のGaN基板と化学組成が異なる基板である第1の異種基板を接合させる。第1のイオン注入層を境界面として第1のGaN基板を分離させて、第1の異種基板に第1のGaN基板から分離された第2のGaN基板を形成する。第2のGaN基板のN面から所定の深さにイオンを注入して、第2のイオン注入層を形成する。第2のGaN基板のN面に第2のGaN基板と化学組成が異なる基板である第2の異種基板を接合させ、第2のイオン注入層を境界面として第2のGaN基板及び第1の異種基板を分離させて、第2の異種基板に第2のGaN基板から分離されたGaN薄膜を形成する。
【選択図】図1
Description
本発明は、薄膜接合基板の製造方法に関し、より詳細には、高品質のGaN薄膜を転移させることができる薄膜接合基板の製造方法に関する。
レーザーダイオードや発光ダイオード等といった半導体素子の性能及び寿命は、素子を構成するいくつかの要素によって決定されるが、特に、素子が積層されるベース基板によって多くの影響を受ける。これにより、良質の半導体基板製造のためのいくつかの方法が提示されている。そして、III‐V族化合物半導体基板に対する関心が高まっている。
ここで、代表的なIII‐V族化合物半導体基板としてGaN基板を挙げることができる。GaN基板は、GaAs基板、InP基板等とともに、半導体素子に適用されているが、GaAs基板及びInP基板に比べて製造費用が非常に高い。これにより、GaN基板が利用されている半導体素子の製造費用が非常に高くなるのであるが、これは、GaN基板と、GaAs基板及びInP基板との製造方法の差に由来する。
すなわち、GaAs基板及びInP基板に対しては、ブリッジマン法、チョクラルスキー法等の液相法により結晶成長を行うため結晶成長速度が速く、たとえば、100時間程度の結晶成長時間で厚さ200mm以上の大きなGaAs結晶質バルク及びInP結晶質バルクを容易に得ることができるため、こうした厚さの大きな結晶質バルクからそれぞれ厚さ200μm〜400μm程度のGaAs及びInP基板を大量に、たとえば、100個以上切り出すことができる。
これに対し、GaN基板に対しては、HVPE(hydride vapor phase epitaxy)法、MOCVD(metal organic chemical vapor deposition)法等の気相法により結晶成長を行うため結晶成長速度が遅く、たとえば、100時間程度の結晶成長時間の間に厚さ10mm程度のGaN結晶質バルクしか得ることができない。こうした厚さの結晶からは、厚さ200μm〜400μm程度のGaN基板を少量、たとえば、10個程度しか切り出すことができない。
しかし、GaN基板の切出し個数を増加させるために、GaN結晶質バルクから切り出すGaN膜の厚さを薄くすると、機械的強度が低下して、自立基板となることができない。したがって、GaN結晶質バルクから切り出されるGaN薄膜の強度を補強する方法が要求されている。
従来のGaN薄膜の補強方法には、GaNとは化学組成が異なる異種基板上にGaN薄膜を接合した基板(以下、接合基板という)を製造する方法がある。しかし、従来の接合基板の製造方法により製造した接合基板は、GaN薄膜上に半導体層を積層させる工程中に、GaN薄膜が異種基板から剥離されやすいという問題があった。
これを解決するために、イオン注入を通じた薄膜分離方法が提案されている。この方法は、異種基板と接合されるGaN結晶質バルクの一面に、水素、ヘリウム又は窒素イオンを、照射を介し注入させてイオン注入層、すなわち、損傷層を形成し、損傷層が形成されたGaN結晶質バルクを異種基板に直接接合及び熱処理した後、損傷層上のGaN結晶質バルクを分離させてGaN薄膜接合基板を製造する。
しかしながら、GaN等といった窒化物半導体基板の場合、蒸着技術による成長法を使用するため、下部層(N面)が上部層(Ga面)よりも転位(dislocation)、密度(density)等の欠陥(defect)が多く分布している。それにもかかわらず多くの欠陥を含む下部層を使用して段階的に転移せざるを得ない理由は、Ga面が上部に現れるように転移をしなければならないためである。これにより、従来の方法によっては、優れた品質を示すGaN薄膜を転移させるのに限界があった。
本発明は、上述したような従来技術の問題点を解決するために案出されたものであり、本発明の目的は、高品質のGaN薄膜を転移させることができる薄膜接合基板の製造方法を提供することである。
このために、本発明は、第1のGaN基板のGa面から所定の深さにイオンを注入して、第1のイオン注入層を形成する第1イオン注入ステップ;前記第1のGaN基板のGa面に前記第1のGaN基板と化学組成が異なる基板である第1の異種基板を接合させる第1接合ステップ;前記第1のイオン注入層を境界面として前記第1のGaN基板を分離させて、前記第1の異種基板に前記第1のGaN基板から分離された第2のGaN基板を形成する第1分離ステップ;前記第2のGaN基板のN面から所定の深さにイオンを注入して、第2のイオン注入層を形成する第2イオン注入ステップ;前記第2のGaN基板のN面に前記第2のGaN基板と化学組成が異なる基板である第2の異種基板を接合させる第2接合ステップ;及び、前記第2のイオン注入層を境界面として前記第2のGaN基板及び前記第1の異種基板を分離させて、前記第2の異種基板に前記第2のGaN基板から分離されたGaN薄膜を形成する第2分離ステップを含むことを特徴とする薄膜接合基板の製造方法を提供する。
ここで、前記第1イオン注入ステップにおいては、第1のGaN基板のGa面から0.1〜2μmの深さに前記第1のイオン注入層を形成してよい。
このとき、前記イオンは、水素、ヘリウム及び窒素からなる群より選択されたいずれか一つであってよい。
また、前記第1の異種基板及び前記第2の異種基板は、Si、AlN、GaAs、AlGaN及びInPからなる群より選択されたいずれか一つであってよい。
なお、前記第1接合ステップにおいては、前記第1のGaN基板と前記第1の異種基板を、表面活性化法又はフュージョンボンディング法から選択されたいずれか一つの方法を通じて接合させてよい。
そして、前記第2接合ステップにおいては、前記第2のGaN基板と前記第2の異種基板を、表面活性化法又はフュージョンボンディング法から選択されたいずれか一つの方法によって接合させてよい。
さらに、前記第1分離ステップにおいては、前記第1のイオン注入層を熱処理又は切断して前記第1のGaN基板を分離させてよい。
加えて、前記第2分離ステップにおいては、前記第2のイオン注入層を熱処理又は切断して前記第2のGaN基板を分離させてよい。
ここで、前記第1イオン注入ステップにおいては、第1のGaN基板のGa面から0.1〜2μmの深さに前記第1のイオン注入層を形成してよい。
このとき、前記イオンは、水素、ヘリウム及び窒素からなる群より選択されたいずれか一つであってよい。
また、前記第1の異種基板及び前記第2の異種基板は、Si、AlN、GaAs、AlGaN及びInPからなる群より選択されたいずれか一つであってよい。
なお、前記第1接合ステップにおいては、前記第1のGaN基板と前記第1の異種基板を、表面活性化法又はフュージョンボンディング法から選択されたいずれか一つの方法を通じて接合させてよい。
そして、前記第2接合ステップにおいては、前記第2のGaN基板と前記第2の異種基板を、表面活性化法又はフュージョンボンディング法から選択されたいずれか一つの方法によって接合させてよい。
さらに、前記第1分離ステップにおいては、前記第1のイオン注入層を熱処理又は切断して前記第1のGaN基板を分離させてよい。
加えて、前記第2分離ステップにおいては、前記第2のイオン注入層を熱処理又は切断して前記第2のGaN基板を分離させてよい。
本発明によれば、自立型GaN基板の高品質層を薄膜転移に使用することができる。
また、本発明によれば、機械的加工又は化学的加工について表面加工が、自立型GaN基板の下部層(N面)と比較して相対的に容易な上部層(Ga面)を加工するため、転移後の平坦度及び均一度の確保が効果的である。
また、本発明によれば、厚い自立型GaN基板から直接GaN薄膜を形成せずにGaN基板分離工程を追加して、最終的に、フィルム厚の薄いGaN基板をGaN薄膜形成工程に使用することにより、従来GaNの層転移の不安全要因として挙げられていた自立型GaNの厚さ均一度(total thickness variation; TTV)や反り(Bow)の問題点への影響を受けにくくすることができる。
また、本発明によれば、機械的加工又は化学的加工について表面加工が、自立型GaN基板の下部層(N面)と比較して相対的に容易な上部層(Ga面)を加工するため、転移後の平坦度及び均一度の確保が効果的である。
また、本発明によれば、厚い自立型GaN基板から直接GaN薄膜を形成せずにGaN基板分離工程を追加して、最終的に、フィルム厚の薄いGaN基板をGaN薄膜形成工程に使用することにより、従来GaNの層転移の不安全要因として挙げられていた自立型GaNの厚さ均一度(total thickness variation; TTV)や反り(Bow)の問題点への影響を受けにくくすることができる。
以下では、添付された図面を参照しつつ、本発明の実施例による薄膜接合基板の製造方法について詳細に説明する。
なお、本発明を説明するにあたり、関連する公知の機能或いは構成についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
なお、本発明を説明するにあたり、関連する公知の機能或いは構成についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
図1に示すように、本発明の実施例による薄膜接合基板の製造方法は、GaN薄膜111の強度補強のために、これと化学組成が異なる異種基板102を接合して薄膜接合基板10を製造するための方法であって、第1イオン注入ステップ(S1)、第1接合ステップ(S2)、第1分離ステップ(S3)、第2イオン注入ステップ(S4)、第2接合ステップ(S5)及び第2分離ステップ(S6)を含む。
まず、図2及び図3に示すように、第1イオン注入ステップ(S1)は、第1のGaN基板100のGa面から所定の深さにイオンを注入して、第1のイオン注入層130を形成するステップである。ここで、第1のGaN基板100は、HVPE法等の成長法を通じて成長させてよい。そして、かかる第1のGaN基板100のGa面にイオンを注入する前に、第1のGaN基板100の表面を研磨してよい。すなわち、接合面となる第1のGaN基板100のGa面を研磨して鏡面に形成してよい。このとき、第1のGaN基板100の反対側には、N面が現れる。
一方、第1イオン注入ステップ(S1)においては、第1のGaN基板100のGa面前方から第1のGaN基板100の内部にイオンを注入する。このとき、注入されるイオンとしては、水素、ヘリウム又は窒素のうちいずれか一つを選択して使用してよい。そして、この場合、第1のGaN基板100のGa面から内側に“h”の深さ、たとえば、0.1〜2μmの深さにイオンを注入させて、その位置に第1のイオン注入層130を形成させてよい。かかる第1のイオン注入層130は、後続工程の際、“h”の厚さを有する第2のGaN基板200形成のための分離工程の境界面として作用することになる。
このような第1のイオン注入ステップ(S1)は、別途、イオン注入装置(図示せず)を使用して行ってよい。
次に、図4に示すように、第1接合ステップ(S2)は、第1のGaN基板100のGa面に第1の異種基板101を接合させるステップである。ここで、第1のGaN基板100と第1の異種基板101を接合する方法としては、低温均一接合を前提とする場合には、表面活性化法又はフュージョンボンディング法を使用してよい。このとき、表面活性化法は、接合面をプラズマに露出させてその表面を活性化させた後に接合する方法であり、フュージョンボンディング法は、洗浄した各々の表面を加圧加熱して接合する方法である。しかしながら、その他の方法を通じて第1のGaN基板100と第1の異種基板101を接合してもよく、本発明の実施態様において、第1のGaN基板100と第1の異種基板101との間の接合を特にいずれか一つの方法に限定されない。
一方、第1の異種基板101は、Si、AlN、GaAs、AlGaN及びInPからなる候補群のうちいずれか一つを選択して使用してよい。
次に、図5に示すように、第1分離ステップ(S3)は、第1のGaN基板100の内部に形成されている第1のイオン注入層130を境界面として第1のGaN基板100を分離させるステップであり、これによって、第1の異種基板101に第1のGaN基板100から分離された第2のGaN基板200を形成するステップである。第1分離ステップ(S3)においては、第1のGaN基板100を分離するために、熱処理方法や切断方法を使用してよい。ここで、熱処理方法は、第1のイオン注入層130が第1のGaN基板100内部のうち相対的に浅い位置に形成された場合に有用であり得る。かかる熱処理方法は、精度に優れ、実施が容易であり、確実に第1のGaN基板100を分離することができる方法であり、互いに接合された第1のGaN基板100と第1の異種基板101を熱処理すると、第1のイオン注入層130が脆化(embrittlement)され、その部分において第1のGaN基板100が“h”の厚さ或いは高さを有する第2のGaN基板200を残したまま分割される。このとき、熱処理温度は、注入されるイオンの特性に応じて300〜600℃に調節されてよい。また、切断方法は、第1のイオン注入層130が相対的に深い位置に形成された場合に有用であり得る。かかる切断方法も、精度に優れ、実施が容易であり、確実に第1のGaN基板100を分離することができる方法である。
次に、図6に示すように、第2イオン注入ステップ(S4)は、第1の異種基板101に形成された“h”の高さ或いは厚さを有する第2のGaN基板200のN面から所定の深さにイオンを注入して、第2のイオン注入層230を形成するステップである。ここで、第2のGaN基板200のN面も、イオン注入前に、第2の異種基板102との接合強度を高めるために研磨してよい。このとき、かかる第2のGaN基板200のN面、すなわち、第2接合ステップにおける接合面に対する研磨を通じて最大表面粗さ(Rmax)を制御するとともに、接合面に対する研磨後にエッチング工程を進行して接合面の平均表面粗さ(Ra)を制御してよい。このとき、接合面に対する最大表面粗さ(Rmax)は10μm以下に、平均表面粗さ(Ra)は、1nm以下に制御することが好ましい。
第2イオン注入ステップ(S4)においては、第2のGaN基板100のN面前方から第2のGaN基板100の内部にイオンを注入する。このとき、注入されるイオンは、第1イオン注入ステップ(S1)と同一であってよい。すなわち、第2イオン注入ステップ(S4)において注入されるイオンとしては、水素、ヘリウム又は窒素のうちいずれか一つを選択して使用してよい。そして、注入されるイオンの深さは、第2のGaN基板200の厚さ“h”よりも浅くなければならないことはもちろんである。すなわち、“h”よりも浅い位置にイオンを注入させて、その位置に第2のイオン注入層230を形成させる。かかる第2のイオン注入層230は、後続工程の際、GaN薄膜111形成のための分離工程の境界面として作用することになる。
このような第2イオン注入ステップ(S4)は、第1イオン注入ステップ(S1)と同様に、別途、イオン注入装置(図示せず)を使用して行ってよい。
次に、図7に示すように、第2接合ステップ(S5)は、第2のGaN基板200のN面に、これとは化学組成が異なる基板である第2の異種基板102を接合させるステップである。ここで、第2接合ステップ(S5)を進行する前に、互いに接合される第2のGaN基板200と第2の異種基板102との間の接合強度向上のために、たとえば、第2のGaN基板200のN面を塩素ガスでエッチングし、第2の異種基板102の表面をアルゴンガスでエッチングしてよい。
このように、各々の接合面に対するエッチングを通じて接合面を清浄面とした後、第2接合ステップ(S5)に従い、第2のGaN基板200のN面に第2の異種基板102を接合させる。このとき、第2のGaN基板200と第2の異種基板102を接合する方法としては、第1接合ステップ(S2)における第1のGaN基板100と第1の異種基板101との間の接合と同様に、低温均一接合を前提とする場合には、表面活性化法又はフュージョンボンディング法を使用してよいが、これらに限定されるものではない。
一方、第2の異種基板102もまた、第1の異種基板101と同様に、Si、AlN、GaAs、AlGaN及びInPからなる候補群のうちいずれか一つを選択して使用してよい。
最後に、図8に示すように、第2分離ステップ(S6)は、第2のGaN基板200の内部に形成されている第2のイオン注入層230を境界面として第2のGaN基板200及び第1の異種基板101を分離させるステップであり、これを通じて、第2の異種基板102に第2のGaN基板200から分離されたGaN薄膜111を形成するステップである。第2分離ステップ(S6)は、第1分離ステップ(S3)と同一の方法で実施してよい。すなわち、第2分離ステップ(S6)においては、第2のGaN基板200を分離するために、熱処理方法や切断方法を使用してよい。
このように、熱処理又は切断のうちいずれか一つの方法を通じて第2のGaN基板200を分離させると、図9に示すように、第2の異種基板102及び第2のGaN基板200から分離され、Ga面を露出させるGaN薄膜111からなる薄膜接合基板10の製造が完了する。
以上のように、本発明は、特定の実施態様と図面により説明されたが、本発明は前記実施態様に限定されるものではなく、本発明が属する分野における通常の知識を有する者であれば、かかる記載から、多様な修正及び変形が可能である。
それゆえ、本発明の範囲は、説明された実施例に局限されて定められてはならず、後述する特許請求の範囲だけでなく、特許請求の範囲と均等なものにより定められなければならない。
それゆえ、本発明の範囲は、説明された実施例に局限されて定められてはならず、後述する特許請求の範囲だけでなく、特許請求の範囲と均等なものにより定められなければならない。
100:第1のGaN基板
101:第1の異種基板
102:第2の異種基板
111:GaN薄膜
130:第1のイオン注入層
200:第2のGaN基板
230:第2のイオン注入層
10:薄膜接合基板
101:第1の異種基板
102:第2の異種基板
111:GaN薄膜
130:第1のイオン注入層
200:第2のGaN基板
230:第2のイオン注入層
10:薄膜接合基板
Claims (7)
- 第1のGaN基板のGa面から所定の深さにイオンを注入して、第1のイオン注入層を形成する第1イオン注入ステップ;
前記第1のGaN基板のGa面に前記第1のGaN基板と化学組成が異なる基板である第1の異種基板を接合させる第1接合ステップ;
前記第1のイオン注入層を境界面として前記第1のGaN基板を分離させて、前記第1の異種基板に前記第1のGaN基板から分離された第2のGaN基板を形成する第1分離ステップ;
前記第2のGaN基板のN面から所定の深さにイオンを注入して、第2のイオン注入層を形成する第2イオン注入ステップ;
前記第2のGaN基板のN面に前記第2のGaN基板と化学組成が異なる基板である第2の異種基板を接合させる第2接合ステップ;及び
前記第2のイオン注入層を境界面として前記第2のGaN基板及び前記第1の異種基板を分離させて、前記第2の異種基板に前記第2のGaN基板から分離されたGaN薄膜を形成する第2分離ステップ;
を含むことを特徴とする薄膜接合基板の製造方法。 - 前記第1の異種基板及び前記第2の異種基板は、Si、AlN、GaAs、AlGaN及びInPからなる群より選択されたいずれか一つであることを特徴とする、請求項1に記載の薄膜接合基板の製造方法。
- 前記第1イオン注入ステップにおいては、第1のGaN基板のGa面から0.1〜2μmの深さに前記第1のイオン注入層を形成することを特徴とする、請求項1又は2に記載の薄膜接合基板の製造方法。
- 前記イオンは、水素、ヘリウム及び窒素からなる群より選択されたいずれか一つであることを特徴とする、請求項1〜3のいずれか1項に記載の薄膜接合基板の製造方法。
- 前記第1接合ステップ及び第2接合ステップのいずれか一方においては、前記第1のGaN基板と前記第1の異種基板を、表面活性化法又はフュージョンボンディング法から選択されたいずれか一つの方法によって接合させることを特徴とする、請求項1〜4のいずれか1項に記載の薄膜接合基板の製造方法。
- 前記第1分離ステップにおいては、前記第1のイオン注入層を熱処理又は切断して前記第1のGaN基板を分離させることを特徴とする、請求項1〜5のいずれか1項に記載の薄膜接合基板の製造方法。
- 前記第2分離ステップにおいては、前記第2のイオン注入層を熱処理又は切断して前記第2のGaN基板を分離させることを特徴とする、請求項1〜6のいずれか1項に記載の薄膜接合基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0114536 | 2011-11-04 | ||
KR1020110114536A KR20130049484A (ko) | 2011-11-04 | 2011-11-04 | 박막 접합 기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013098572A true JP2013098572A (ja) | 2013-05-20 |
Family
ID=48223955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241776A Pending JP2013098572A (ja) | 2011-11-04 | 2012-11-01 | 薄膜接合基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130115753A1 (ja) |
JP (1) | JP2013098572A (ja) |
KR (1) | KR20130049484A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019017398A1 (ja) * | 2017-07-19 | 2019-01-24 | 株式会社テンシックス | 化合物半導体基板及びその製造方法 |
JP2019216180A (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014113503A1 (en) * | 2013-01-16 | 2014-07-24 | QMAT, Inc. | Techniques for forming optoelectronic devices |
CN114730703A (zh) * | 2019-12-05 | 2022-07-08 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
ATE420461T1 (de) * | 2004-11-09 | 2009-01-15 | Soitec Silicon On Insulator | Verfahren zum herstellen von zusammengesetzten wafern |
-
2011
- 2011-11-04 KR KR1020110114536A patent/KR20130049484A/ko not_active Application Discontinuation
-
2012
- 2012-11-01 JP JP2012241776A patent/JP2013098572A/ja active Pending
- 2012-11-05 US US13/668,831 patent/US20130115753A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019017398A1 (ja) * | 2017-07-19 | 2019-01-24 | 株式会社テンシックス | 化合物半導体基板及びその製造方法 |
CN110663096A (zh) * | 2017-07-19 | 2020-01-07 | X-Vi株式会社 | 化合物半导体基板和其制造方法 |
CN110663096B (zh) * | 2017-07-19 | 2023-06-06 | X-Vi株式会社 | 化合物半导体基板和其制造方法 |
JP2019216180A (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
WO2019240113A1 (ja) * | 2018-06-13 | 2019-12-19 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
GB2589994A (en) * | 2018-06-13 | 2021-06-16 | Shinetsu Chemical Co | Method for producing GaN layered substrate |
GB2589994B (en) * | 2018-06-13 | 2022-03-02 | Shinetsu Chemical Co | Method for producing GaN layered substrate |
US11967530B2 (en) | 2018-06-13 | 2024-04-23 | Shin-Etsu Chemical Co., Ltd. | Method for producing GaN layered substrate |
Also Published As
Publication number | Publication date |
---|---|
US20130115753A1 (en) | 2013-05-09 |
KR20130049484A (ko) | 2013-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7025773B2 (ja) | 半導体基板本体及びその上の機能層を分離する方法 | |
JP2008303137A (ja) | エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造 | |
JP6915591B2 (ja) | GaN積層基板の製造方法 | |
US20180005815A1 (en) | Manufacture of group iiia-nitride layers on semiconductor on insulator structures | |
JP2007524222A (ja) | エピタキシャル基板の製造方法 | |
US10510532B1 (en) | Method for manufacturing gallium nitride substrate using the multi ion implantation | |
JP2013098572A (ja) | 薄膜接合基板の製造方法 | |
JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
JP7044161B2 (ja) | GaN積層基板の製造方法 | |
JP2019052057A (ja) | 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法 | |
KR20130051232A (ko) | 박막 접합 기판 및 그 제조방법 | |
KR101230394B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
JP2012250907A (ja) | 自立基板の製造方法 | |
JP2013089957A (ja) | 接合基板及びその製造方法 | |
KR101914361B1 (ko) | 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법 | |
TWI834703B (zh) | GaN層合基板的製造方法 | |
WO2023119916A1 (ja) | 窒化物半導体基板および窒化物半導体基板の製造方法 | |
KR100969159B1 (ko) | 질화물 반도체 기판의 제조 방법 | |
KR20140060688A (ko) | 박막 접합 기판 제조방법 | |
KR20120021946A (ko) | 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법 | |
JP2023092416A (ja) | 窒化物半導体基板および窒化物半導体基板の製造方法 | |
KR20130049591A (ko) | 박막 접합 기판 제조방법 | |
KR101263205B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
JP2019052056A (ja) | 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法 | |
KR20130078983A (ko) | 박막 접합 기판 및 그 제조방법 |