KR20130049591A - 박막 접합 기판 제조방법 - Google Patents

박막 접합 기판 제조방법 Download PDF

Info

Publication number
KR20130049591A
KR20130049591A KR1020110114691A KR20110114691A KR20130049591A KR 20130049591 A KR20130049591 A KR 20130049591A KR 1020110114691 A KR1020110114691 A KR 1020110114691A KR 20110114691 A KR20110114691 A KR 20110114691A KR 20130049591 A KR20130049591 A KR 20130049591A
Authority
KR
South Korea
Prior art keywords
thin film
crystalline
substrate
crystalline bulk
bulk
Prior art date
Application number
KR1020110114691A
Other languages
English (en)
Inventor
김아라
김동현
김민주
서중원
전종필
정경섭
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110114691A priority Critical patent/KR20130049591A/ko
Publication of KR20130049591A publication Critical patent/KR20130049591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막 접합 기판 제조방법에 관한 것으로서 더욱 상세하게는 접합되는 결정질 박막과 이종 기판 간에 물리적, 화학적 결합력을 부여함으로써, 이종 기판에 전이되는 결정질 박막의 면적을 증대시킬 수 있는 박막 접합 기판 제조방법에 관한 것이다.
이를 위해, 본 발명은 결정질 벌크 또는 상기 결정질 벌크와 화학 조성이 다른 이종 기판 중 적어도 어나 하나의 일면에 액상 물질을 린싱(rinsing)하는 린싱단계; 상기 결정질 벌크의 일면에 상기 이종 기판을 접합하되, 열 또는 고진공을 가해 상기 액상 물질을 증발시키는 접합단계; 및 상기 결정질 벌크의 일부를 분리시켜 상기 이종 기판 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법을 제공한다.

Description

박막 접합 기판 제조방법{METHOD OF FABRICATING SUBSTRATE HAVING THIN FILM OF JOINED}
본 발명은 박막 접합 기판 제조방법에 관한 것으로서 더욱 상세하게는 접합되는 결정질 박막과 이종 기판 간에 물리적, 화학적 결합력을 부여함으로써, 이종 기판에 전이되는 결정질 박막의 면적을 증대시킬 수 있는 박막 접합 기판 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 그리고 Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용이 매우 비싸지는데, 이는, GaN 기판과, GaAs 기판 및 InP 기판의 제조 방법의 차이에 유래한다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 그러나 종래의 접합 기판의 제조 방법으로 제조한 접합 기판은 GaN 박막 상에 반도체층을 적층시키는 공정 중 GaN 박막이 이종 기판으로부터 쉽게 박리되는 문제가 있었다.
이를 해결하기 위해, 이온 주입을 통한 박막 분리 방법이 제안되었다. 이 방법은 이종 기판과 접합될 GaN 결정질 벌크의 일면에 수소, 헬륨 또는 질소 이온을 조사를 통해 주입시켜 이온 주입층 즉, 손상층을 형성하고, 손상층이 형성된 GaN 결정질 벌크를 이종 기판에 직접 접합 및 열처리 후 손상층 상의 GaN 결정질 벌크를 분리시켜 GaN 박막 접합 기판을 제조하였다.
여기서, 이종 기판 상에 전이된 GaN 박막은 이후 LED 소자 제작을 위한 베이스 기판으로 활용된다. 그러나 종래 기술에 따른 기판 접합 시 GaN 박막과 이종 기판 간의 물리적, 화학적 결합력이 부족하였는데, 이러한 GaN 박막과 이종 기판 간의 부족한 결합력으로 인하여 이종 기판 상에 전이되는 GaN 박막의 면적은 작을 수밖에 없었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 접합되는 결정질 박막과 이종 기판 간에 물리적, 화학적 결합력을 부여함으로써, 이종 기판에 전이되는 결정질 박막의 면적을 증대시킬 수 있는 박막 접합 기판 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 결정질 벌크 또는 상기 결정질 벌크와 화학 조성이 다른 이종 기판 중 적어도 어나 하나의 일면에 액상 물질을 린싱(rinsing)하는 린싱단계; 상기 결정질 벌크의 일면에 상기 이종 기판을 접합하되, 열 또는 고진공을 가해 상기 액상 물질을 증발시키는 접합단계; 및 상기 결정질 벌크의 일부를 분리시켜 상기 이종 기판 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법을 제공한다.
여기서, 상기 린싱단계 진행 전 상기 결정질 벌크의 일면을 플라즈마 처리하여 상기 결정질 벌크의 일면에 댕글링 암(dangling arm)을 생성시키는 플라즈마 처리단계를 더 포함할 수 있다.
또한, 상기 액상 물질로는 탈이온수(DIW), 에탄올 및 IPA 중 어느 하나를 사용할 수 있다.
그리고 상기 결정질 벌크는 질화물 반도체 물질이고, 상기 이종 기판은 실리콘 기판일 수 있다.
게다가, 상기 플라즈마 처리단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함할 수 있다.
이때, 상기 이온 주입단계에서는 수소, 헬륨 및 질소로 이루어진 후보군 중 선택된 어느 하나를 주입되는 이온으로 사용할 수 있다.
아울러, 상기 박막 분리단계에서는 상기 이온 주입층을 열처리하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시킬 수 있다.
또한, 상기 박막 분리단계에서는 상기 이온 주입층을 절단하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시킬 수 있다.
본 발명에 따르면, 결정질 박막과 이종 기판 사이에 증발 에너지로 인한 나노 필러 스티킹(nano pillar sticking) 현상을 발생시켜 물리적 접합력을 부여함으로써, 결정질 박막의 접합 면적을 증대시킬 수 있다.
또한, 본 발명에 따르면, 결정질 박막과 이종 기판 사이에 OH기 소스 제공을 통한 화학적 결합력을 부여함으로써, 접합 면적을 증대시킬 수 있다.
도 1 및 도 2는 본 발명의 실시 예에 따른 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 순서도.
도 3 내지 도 9는 본 발명의 실시 예에 따른 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 박막 접합 기판 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법은, 서로 접합되는 결정질 박막(111)과 이종 기판(140) 사이에 물리적, 화학적 결합력을 부여하여 이종 기판(140)에 전이되는 결정질 박막(111)의 면적을 증가시키기 위한 방법으로, 린싱단계(S1), 접합단계(S2) 및 박막 분리단계(S3)을 포함한다.
먼저, 도 3에 도시한 바와 같이, 린싱단계(S1)는 결정질 벌크(110) 또는 이종 기판(140) 중 적어도 어느 하나의 일면에 액상 물질을 린싱(rinsing)하는 단계이다. 린싱단계(S1)에서는 결정질 박막(111)과 이종 기판(140) 간의 물리적, 화학적 결합력을 부여하는 역할을 하는 액상 물질 중 접합단계(S2)의 공정 온도 200~450℃ 이하에서 증발할 수 있는 탈이온수(DIW), 에탄올, IPA와 같은 액체 중 어느 하나를 사용한다. 이 액상물질은 결정질 박막(111)과 이종 기판(140)을 접합하는 접합단계(S2)에서 증발되는 과정에서 결합력을 부여하게 되는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다.
린싱단계(S1)에서 액상물질을 린싱하는 결정질 벌크(110)로는 질화물 반도체 물질을 사용할 수 있는데, 예컨대, Ⅲ-Ⅴ족 화합물인 GaN계 질화물 반도체 물질을 사용할 수 있다. 그리고 이 외에도 결정질 벌크(110)로 AlN, GaAs, InP 등의 물질 또한 사용할 수 있다. 이와 같이, 준비된 결정질 벌크(110)는 후속 공정으로 진행되는 이종 기판(140)과의 접합을 위해, 그 표면을 연마하는 것이 바람직하다. 예를 들어, 결정질 벌크(110)가 GaN인 경우, 결정질 벌크(110)의 N 표면(질소 원자 표면)을 연마하여 경면으로 형성할 수 있다. 이때, 이 N 표면이 접합면이 되고, 이와 반대측 표면에는 Ga 표면(갈륨 원자 표면)이 나타나게 된다. 이와 더불어, 접합 강도를 높이기 위해, 접합면에 대한 연마를 통해 최대 표면 거칠기(Rmax)를 제어함과 더불어 접합면에 대한 연마 후 에칭 공정을 진행하여 접합면의 평균 표면 거칠기(Ra)를 제어할 수 있다. 이때, 접합면에 대한 최대 표면 거칠기(Rmax)는 10㎛ 이하로, 평균 표면 거칠기(Ra)는 1㎚ 이하로 제어하는 것이 바람직하다.
한편, 도 2 및 도 4에 도시한 바와 같이, 결정질 벌크(110)에 대한 린싱단계(S1)를 진행하기 전에 결정질 벌크(110)에 대한 플라즈마 처리단계(S1-1)를 진행할 수 있다. 플라즈마 처리단계(S1-1)는 린싱단계(S1)에서 린싱되는 액상 물질의 OH기가 결합할 수 있도록, 결정질 벌크(110)의 일면을 플라즈마 처리하여 결정질 벌크(110)의 일면에 댕글링 암(dangling arm)을 생성시키는 단계이다. 이는, 결정질 벌크(110)와 이종 기판(140) 간의 접합 시 결정질 벌크(110)와 이종 기판(140) 사이에 OH기 소스 제공을 통해 화학적 결합력을 부여하기 위함이다.
이에 더해, 도 2 및 도 5에 도시한 바와 같이, 플라즈마 처리단계(S1-1)를 진행하기 전에 이종 기판(140)에 대한 결정질 벌크(110)의 층 전이(layer transfer) 공정을 진행하기 위해, 결정질 벌크(110)로부터 결정질 박막(111)을 분리 가능하도록 하는 이온 주입단계(S1-2)를 진행할 수 있다. 이온 주입단계(S1-2)에서는 결정질 벌크(110)의 일면, 즉, 액상 물질이 린싱되는 면으로부터 소정 깊이에 이온을 주입하여 이온 주입층(120)을 형성한다. 이때, 예를 들어, 결정질 벌크(110)의 일면으로부터 내측으로 0.1~100㎛ 깊이에 이온을 주입시켜, 그 위치에 이온 주입층(120)을 형성시킬 수 있다. 여기서, 이러한 이온 주입층(120)은 후속 공정으로 진행되는 박막 분리단계(S3) 진행 시 0.1~100㎛ 두께를 갖는 결정질 박막(111) 형성을 위한 분리 공정의 경계면으로 작용하게 된다.
이러한 이온 주입층(120) 형성을 위해 주입되는 이온으로는 수소, 헬륨 또는 질소 중 어느 하나를 선택하여 사용할 수 있다. 그리고 이와 같은 이온 주입은 이온 주입장치(미도시)를 사용하여 진행할 수 있다.
다음으로, 도 6에 도시한 바와 같이, 접합단계(S2)는 결정질 벌크(110)의 일면에 결정질 벌크(110)와 화학 조성이 다른 이종 기판(140)을 접합하는 단계이다. 여기서, 이종 기판(140)은 결정질 벌크(110)로부터 분리되는 결정질 박막(111)의 강도 보강을 위해 이를 지지하는 기판으로, 수직형 LED 소자용 기판으로 우수한 전기 전도성을 나타내는 실리콘(Si) 기판으로 이루어질 수 있다.
접합단계(S2)에서는 열과 압력 및 고진공을 가해 결정질 벌크(110)와 이종 기판(140)을 직접 접합한다. 이때, 결정질 벌크(110)과 이종 기판(140) 사이 즉, 접합면에는 린싱단계(S1)에서 린싱된 액상 물질이 액상층(130)을 이루고 있다. 이 상태에서, 결정질 벌크(110)와 이종 기판(140)에 열과 압력을 가하게 되면, 액상층(130)을 이루고 있는 액상물질이 증발되는 과정에서 결정질 벌크(110)와 이종 기판(140) 사이에 물리적, 화학적 결합력을 부여하게 된다. 이를 보다 상세하게 설명하면, 먼저, 액상 물질이 증발하게 되면, 증발 에너지(evaporation energy)로 인해, 결정질 벌크(110)와 이종 기판(140) 사이에 나노 필러 스티킹(nanopillar sticking) 현상이 발생되어 양측 기판에 물리적 접합력 혹은 결합력을 부여하게 된다. 또한, 도 7에 도시한 바와 같이, 액상 물질이 증발하게 되면, 결정질 벌크(110)와 이종 기판(140) 사이에 OH기 소스 제공에 의한 하기의 화학식과 같은 화학 반응이 일어나 결정질 벌크(110)와 이종 기판(140) 간에 화학적 접합력 혹은 결합력을 부여하게 된다.
H2O2+Si → H2O+Si-O
즉, 본 발명의 실시 예에서는 이와 같은 린싱단계(S1)를 통해 액상 물질을 결정질 벌크(110)와 이종 기판(140) 사이에 개재한 후 기판 접합 공정 시 가해지는 열에 의한 액상 물질의 증발 에너지 및 화학 반응을 통해 결정질 벌크(110)와 이종 기판(140) 간의 접합면에 물리적, 화학적 결합력을 부여하여 결국, 결정질 박막(111)의 접합 면적을 증대시키게 되는 것이다.
마지막으로, 박막 분리단계(S3)는 결정질 벌크(110)의 내부에 형성되어 있는 이온 주입층(120)을 경계면으로 하여 결정질 벌크(110)를 분리시키는 단계이고, 이를 통해, 이종 기판(140)에 결정질 벌크(110)로부터 분리된 결정질 박막(111)을 형성하는 단계이다. 이때, 박막 분리단계(S3)에서는 결정질 벌크(110)를 분리시키기 위해 열처리 방법이나 절단 방법을 사용할 수 있다. 여기서, 열처리 방법은 이온 주입층(120)이 결정질 벌크(110) 내부 중 상대적으로 얕은 위치에 형성된 경우 유용할 수 있다. 이러한 열처리 방법은 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(110)를 분리시킬 수 있는 방법으로, 이종 기판(140)에 접합된 결정질 벌크(110)를 열처리하면, 이온 주입층(120)이 취화(embrittlement)되고, 그 부분에서 결정질 박막(111)을 남기 채 결정질 벌크(110)가 분리 혹은 분할된다. 이때, 열처리 온도는 주입되는 이온의 특성에 따라 300~600℃로 조절될 수 있다.
한편, 절단 방법은 이온 주입층(120)이 결정질 벌크(110) 내부에서 상대적으로 깊은 위치에 형성된 경우 유용할 수 있다. 절단 방법도 열처리 방법과 마찬가지로, 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(110)를 분리시킬 수 있는 방법이다.
이와 같이, 열처리 또는 절단 중 어느 한 방법을 통해 결정질 벌크(110)를 분리시키면, 접합면에 액상 물질의 증발에 의한 물리적, 화학적 결합력 혹은 접합력이 부여된 결정질 박막(111)과 이종 기판(140)으로 이루어진 접합 기판(100)의 제조가 완료된다.
이때, 일부가 이온 주입층(120)을 경계로 결정질 박막(111)으로 분리되고 남은 결정질 벌크(110)는 다른 접합 기판의 결정질 박막 형성에 사용된다. 즉, 하나의 결정질 벌크(110)로 수십 내지 수백 개의 접합 기판에 적용되는 결정질 박막을 분리시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 접합 기판 110: 결정질 벌크
111: 결정질 박막 120: 이온 주입층
130: 액상층 140: 이종 기판

Claims (8)

  1. 결정질 벌크 또는 상기 결정질 벌크와 화학 조성이 다른 이종 기판 중 적어도 어나 하나의 일면에 액상 물질을 린싱(rinsing)하는 린싱단계;
    상기 결정질 벌크의 일면에 상기 이종 기판을 접합하되, 열 또는 고진공을 가해 상기 액상 물질을 증발시키는 접합단계; 및
    상기 결정질 벌크의 일부를 분리시켜 상기 이종 기판 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계;
    를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  2. 제1항에 있어서,
    상기 린싱단계 진행 전 상기 결정질 벌크의 일면을 플라즈마 처리하여 상기 결정질 벌크의 일면에 댕글링 암(dangling arm)을 생성시키는 플라즈마 처리단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  3. 제1항에 있어서,
    상기 액상 물질로는 탈이온수(DIW), 에탄올 및 IPA 중 어느 하나를 사용하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  4. 제1항에 있어서,
    상기 결정질 벌크는 질화물 반도체 물질이고, 상기 이종 기판은 실리콘 기판인 것을 특징으로 하는 박막 접합 기판 제조방법.
  5. 제2항에 있어서,
    상기 플라즈마 처리단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  6. 제5항에 있어서,
    상기 이온 주입단계에서는 수소, 헬륨 및 질소로 이루어진 후보군 중 선택된 어느 하나를 주입되는 이온으로 사용하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  7. 제6항에 있어서,
    상기 박막 분리단계에서는 상기 이온 주입층을 열처리하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
  8. 제6항에 있어서,
    상기 박막 분리단계에서는 상기 이온 주입층을 절단하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
KR1020110114691A 2011-11-04 2011-11-04 박막 접합 기판 제조방법 KR20130049591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110114691A KR20130049591A (ko) 2011-11-04 2011-11-04 박막 접합 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114691A KR20130049591A (ko) 2011-11-04 2011-11-04 박막 접합 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20130049591A true KR20130049591A (ko) 2013-05-14

Family

ID=48660290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114691A KR20130049591A (ko) 2011-11-04 2011-11-04 박막 접합 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20130049591A (ko)

Similar Documents

Publication Publication Date Title
TWI793755B (zh) 用於功率及rf應用的工程基板結構
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
EP2615628B1 (en) Method of growing nitride semiconductor layer
US8664085B2 (en) Method of manufacturing composite substrate
WO2003105219A1 (en) A method of fabricating a substrate comprising a useful layer of a monocrystalline semiconductor material
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN101101868A (zh) 其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法
JP2008303137A (ja) エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
US20110095400A1 (en) Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material
KR20210019066A (ko) GaN 적층 기판의 제조 방법
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
JP5713921B2 (ja) ひずみ材料層の緩和および転写
TW201413783A (zh) 碳化矽紋層
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
US20130115753A1 (en) Method of manufacturing thin film-bonded substrate
KR20130049591A (ko) 박막 접합 기판 제조방법
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20140060688A (ko) 박막 접합 기판 제조방법
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application