KR20130051232A - 박막 접합 기판 및 그 제조방법 - Google Patents

박막 접합 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130051232A
KR20130051232A KR1020110116458A KR20110116458A KR20130051232A KR 20130051232 A KR20130051232 A KR 20130051232A KR 1020110116458 A KR1020110116458 A KR 1020110116458A KR 20110116458 A KR20110116458 A KR 20110116458A KR 20130051232 A KR20130051232 A KR 20130051232A
Authority
KR
South Korea
Prior art keywords
metal material
thin film
material layer
substrate
crystalline
Prior art date
Application number
KR1020110116458A
Other languages
English (en)
Inventor
김아라
김동현
김민주
서중원
전종필
정경섭
장봉희
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110116458A priority Critical patent/KR20130051232A/ko
Publication of KR20130051232A publication Critical patent/KR20130051232A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Abstract

본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 박막 접합 기판에서 발생하는 열 거동차이를 제어하여 크랙과 같은 휨 발생문제를 극복함으로써, LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간의 열적 변형 차이를 제어하는 금속 물질층을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.

Description

박막 접합 기판 및 그 제조방법{SUBSTRATE HAVING THIN FILM OF JOINED AND METHOD OF FABRICATING THEREOF}
본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 박막 접합 기판에서 발생하는 열 거동차이를 제어하여 크랙과 같은 휨 발생문제를 극복함으로써, LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 그리고 Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용이 매우 비싸지는데, 이는, GaN 기판과, GaAs 기판 및 InP 기판의 제조 방법의 차이에 유래한다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 이 경우 GaN 결정질 벌크로부터 층 전이(layer transfer) 공정을 통해 접합 기판을 제조하게 된다. 이러한 층 전이 공정에는 이온을 주입하여 전이하는 이온-컷(ion-cut) 방법, 다공성 층을 이용하여 전이하는 ELTRAN 방법 그리고 특별한 에피텍시(epitaxy) 과정 없이 식각 공정과 열처리 공정을 이용하여 층을 전이하는 FON(film on nothing) 방법 등이 있다.
하지만, 이러한 층 전이 공정을 적용하여 제조한 박막 접합 기판에서는 두 기판의 서로 다른 열 변형에 기인한 스트레스로 인해 기판이 파손될 수 있다. 특히, GaN 박막 접합 기판을 모 기판으로 진행하는 LED 공정은 고온에서 진행되므로, 두 기판 간의 열 변형 차이는 향후 LED 공정에서도 심각한 문제를 야기할 수 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 박막 접합 기판에서 발생하는 열 거동차이를 제어하여 크랙과 같은 휨 발생문제를 극복함으로써, LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간의 열적 변형 차이를 제어하는 금속 물질층을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.
여기서, 상기 금속 물질층은 상온에서 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 가질 수 있다.
이때, 상기 금속 물질층은 Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나로 이루어질 수 있다.
또한, 상기 금속 물질층은 1 내지 2000㎛ 두께로 형성될 수 있다.
그리고 상기 금속 물질층은 적어도 하나의 층을 이룰 수 있다.
게다가, 상기 결정질 박막은 GaN으로 이루어지고, 상기 이종 기판은 Si으로 이루어질 수 있다.
한편, 본 발명은, 결정질 벌크, 상기 결정질 벌크와 화학 조성이 다른 이종 기판 및 상기 결정질 벌크와 상기 이종 기판 간이 열적 변형 차이를 제어하는 금속 물질층을 구비하고, 상기 금속 물질층이 상기 결정질 벌크와 상기 이종 기판 사이에 위치되도록 상기 금속 물질층을 경계면으로 하여 상기 결정질 벌크와 상기 이종 기판을 접합하는 접합단계; 및 상기 결정질 벌크의 일부를 분리시켜 상기 이종 기판 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법을 제공한다.
여기서, 상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 상기 물질층을 형성하는 금속 물질층 형성단계를 더 포함할 수 있다.
또한, 상기 금속 물질층은 상온에서 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 가질 수 있다.
이때, 상기 금속 물질층은 Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나로 이루어질 수 있다.
또한, 상기 금속 물질층 형성단계에서는 시트(sheet) 형태의 상기 금속 물질층을 상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 접합할 수 있다.
이때, 상기 금속 물질층 형성단계에서는 시트 두께가 1 내지 2000㎛인 상기 금속 물질층을 형성할 수 있다.
그리고 상기 금속 물질층 형성단계 진행 전, 상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면의 표면조도를 제어하는 과정, 상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면을 세정하는 과정 및 상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면을 플라즈마 처리하는 과정으로 이루어지는 전 처리단계를 더 포함할 수 있다.
이때, 상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면의 표면조도가 0.1 내지 10㎚로 되도록 연마할 수 있다.
아울러, 상기 금속 물질층 형성단계에서는 상기 금속 물질층을 이루는 금속 물질을 상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 증착할 수 있다.
이때, 상기 금속 물질층 형성단계에서는 상기 금속 물질을 1~10000Å 두께로 증착할 수 있다.
더불어, 상기 금속 물질층 형성단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함할 수 있다.
본 발명에 따르면, 결정질 박막과 이종 기판 간의 열변형 특성을 상호 보완할 수 있는 기능을 지닌 물질을 삽입하는 구조로 결정질 박막과 이종 기판 간의 직접 접합을 함으로써, 결정질 박막과 이종 기판의 상이한 열변형 거동을 완충시켜 열변형 미스매치(mismatch)에 기인한 크랙(crack)이나 휨의 문제를 방지할 수 있고, 이를 통해, 접합 면적을 증대시킬 수 있다.
또한, 본 발명에 따르면, 기존의 직접접합 기술을 그대로 응용하여 부가적인 공정이 발생하지 않음으로써, 직접접합의 장점을 그대로 유지하면서 LED 공정의 모 기판으로 사용되는 박막 접합 기판을 효과적으로 구현할 수 있다.
또한, 본 발명에 따르면, 결정질 박막과 이종 기판 간의 열변형 특성을 상호 보완할 수 있는 기능을 지닌 물질로 열전도도 및 반사도가 높은 금속 물질을 사용함으로써, 수직형 LED 공정의 단순화를 꾀할 수 있고, 궁극적으로, 본 발명에 따라 제조된 박막 접합 기판을 모 기판으로 적용한 LED 공정이 진행되는 동안 파손이나 변형 없이 LED를 제작할 수 있어, 박막 접합 기판이 추구하고 있는 저가의 고품질 공정 실현이 가능할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 2는 본 발명의 다른 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 3은 본 발명의 실시 예에 따른 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 순서도.
도 4는 본 발명이 실시 예에 따른 박막 접합 기판 제조방법 중 이온 주입단계를 나타낸 공정도.
도 5는 본 발명의 일 실시 예에 따른 박막 접합 기판 제조방법을 나타낸 공정도.
도 6은 본 발명의 다른 실시 예에 따른 박막 접합 기판 제조방법을 나타낸 공정도.
도 7은 본 발명이 실시 예에 따른 박막 접합 기판 제조방법 중 박막 분리단계를 나타낸 공정도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 박막 접합 기판 및 그 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 접합 기판(100)은, 결정질 박막(111)의 강도 보강을 위해, 결정질 박막(111)과 화학 조성이 다른 이종 기판(140)을 접합시킨 기판으로, 결정질 박막(111), 이종 기판(140) 및 금속 물질층(130)을 포함하여 형성된다.
결정질 박막(111)은 이종 기판(140) 상에 접합된다. 여기서, 결정질 박막(111)은 금속 물질층(130)을 매개로 이종 기판(140)과 접합되는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다. 본 발명의 실시 예에서, 결정질 박막(111)은 질화물, 예컨대, Ⅲ-Ⅴ족 화합물인 GaN로 이루어질 수 있다. 하지만, 본 발명의 실시 예에서, 결정질 박막(111)을 GaN로 특별히 한정하는 것은 아니다. 즉, 결정질 박막(111)으로는 GaN 및 GaN계 질화물 외에도 AlN과 같은 질화물이 사용될 수 있다. 또한, 결정질 박막(111)으로는 질화물 외에도 GaAs, InP 등으로 이루어진 물질 중 어느 하나가 사용될 수 있다. 이러한 결정질 박막(111)은 0.1~100㎛ 두께로 형성되는 것이 바람직하다. 그리고 결정질 박막(111)은 이와 격자 정합성이 높은 물질로 이루어진 하지 기판에 HVPE법, MOCVD법, HDC법 등의 성장법을 통해 성장 및 형성된다. 또한, 결정질 박막(111)은 HVPE법, MOCVD법, HDC법 등의 성장법을 통해 성장시킨 결정질 벌크(110)로부터 이온 컷(Ion-cut) 등의 층 전이(layer transfer)를 통해 이종 기판(140) 상에 형성될 수 있는데, 이에 대해서는 하기의 박막 접합 기판 제조방법에서 보다 상세히 설명하기로 한다.
이종 기판(140)은 금속 물질층(130)을 매개로 결정질 박막(111)과 접합된다. 이러한 이종 기판(140)은 결정질 박막(111)과는 화학 조성이 다른 물질로 이루어진다. 예를 들어, 이종 기판(140)은 수직형 LED 소자용 기판으로 우수한 전기 전도성을 나타내는 실리콘(Si) 기판으로 이루어질 수 있다. 하지만, 이종 기판(140)은 실리콘 기판 외에도 반도체, 금속, 세라믹 등 다양한 기판으로 이루어질 수도 있다. 이러한 이종 기판(140)은 결정질 박막(111)의 강도 보강을 위해 이를 지지하는 기판으로서의 역할을 하게 된다.
금속 물질층(130)은 결정질 박막(111)과 이종 기판(140) 사이에 개재 혹은 배치된다. 이때, 금속 물질층(130)은 시트(sheet) 형태로 구성되어 결정질 박막(111)의 일면에 접합된 후 이종 기판(140)과 접합되어 형성될 수 있고, 그 반대의 형태도 가능하다. 또한, 도 2에 도시한 바와 같이, 금속 물질층(130)은 복수개의 층을 이루도록 형성될 수 있다. 즉, 금속 물질층(130)은 결정질 박막(111)과 이종 기판(140)에 각각 접합된 후 금속 물질층(130) 간의 접합을 통해 결정질 박막(111)과 이종 기판(140)을 서로 접합시킬 수 있다. 더불어, 금속 물질층(130)은 금속 물질층(130)을 이루는 금속 물질을 결정질 박막(111) 또는 이종 기판(140)의 접합면에 증착시켜 형성될 수 있다. 또한, 접합의 용이성을 위해 결정질 박막(111)과 이종 기판(140)의 접합면 모두에 금속 물질을 증착시킨 후 결정질 박막(111)과 이종 기판(140)을 접합시킬 수도 있다.
이러한 금속 물질층(130)은 결정질 박막(111)과 이종 기판(140) 접합 시 이들의 열팽창 계수(coefficient of thermal expansion; CTE) 차이로 인한 열 거동 혹은 열 변형을 제어하여 결정질 박막(111)과 이종 기판(140) 간에 발생되는 스트레스를 감소시키는 역할을 하게 된다. 이를 위해, 금속 물질층(130)은 결정질 박막(111)과 열 거동 특성이 유사 또는 동일한 물질로 이루어진다. 즉, 금속 물질층(130)은 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 갖는 물질로 이루어지는데, 예를 들어, 금속 물질층(130)은 Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나로 이루어질 수 있다. 그리고 이러한 금속 물질층(130)은 1 내지 2000㎛ 두께로 형성되는 것이 바람직하다.
이와 같이, 결정질 박막(111)과 이종 기판(140) 사이에 금속 물질층(130)이 형성되면, 결정질 박막(111)과 이종 기판(140) 간의 열 변형 특성을 상호 보완 즉, 결정질 박막(111)과 이종 기판(140) 간의 상이한 열 변형 거동을 완충시켜, 열 변형 미스매치(mismatch)에 기인한 크랙(crack)이나 휨의 문제를 방지할 수 있고, 이를 통해, 접합 면적을 증대시킬 수 있으며, LED 공정에도 안정적으로 적용시킬 수 있다.
이하, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법에 대하여 도 3 내지 도 7을 참조하여 설명하기로 한다.
도 3에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법은 금속 물질층 형성단계(S1), 접합단계(S2) 및 박막 분리단계(S3)를 포함한다.
먼저, 금속 물질층 형성단계(S1)는 결정질 벌크(110) 또는 결정질 벌크(110)와 화학 조성이 다른 이종 기판(140) 중 적어도 어느 하나의 일면에 결정질 벌크(110) 및 이종 기판(140) 간의 열팽창 계수 차이로 인한 열적 거동 혹은 열적 변형을 제어하는 금속 물질층(130)을 형성하는 단계이다. 이때, 금속 물질층(130)으로는 상온에서 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 갖는 물질, 예컨대, Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나를 사용할 수 있다. 그리고 결정질 벌크(110)로는 GaN, 이종 기판(140)으로는 Si 기판을 사용할 수 있으나 이에 한정하지 않는다.
여기서, 금속 물질층 형성단계(S1) 진행에 앞서, 도 4에 도시한 바와 같이, 이종 기판(140)에 대한 결정질 벌크(110)의 층 전이(layer transfer) 공정을 진행하기 위해, 결정질 벌크(110)로부터 결정질 박막(111)을 분리 가능하도록 하는 이온 주입단계를 진행할 수 있다. 이온 주입단계에서는 결정질 벌크(110)의 일면, 즉, 이종 기판(140)과 접합되는 접합면으로부터 소정 깊이에 이온을 주입하여 이온 주입층(120)을 형성한다. 이때, 예를 들어, 결정질 벌크(110)의 일면으로부터 내측으로 0.1~100㎛ 깊이에 이온을 주입시켜, 그 위치에 이온 주입층(120)을 형성시킬 수 있다. 여기서, 이러한 이온 주입층(120)은 후속 공정으로 진행되는 박막 분리단계(S3) 진행 시 0.1~100㎛ 두께를 갖는 결정질 박막(111) 형성을 위한 분리 공정의 경계면으로 작용하게 된다.
이러한 이온 주입층(120) 형성을 위해 주입되는 이온으로는 수소, 헬륨 또는 질소 중 어느 하나를 선택하여 사용할 수 있다. 그리고 이와 같은 이온 주입은 이온 주입장치(미도시)를 사용하여 진행할 수 있다.
더불어, 금속 물질층 형성단계(S1) 진행에 앞서, 결정질 벌크(110), 금속 물질층(시트 형태)(130) 및 이종 기판(140) 간의 접합력 향상을 위해, 각각의 접합면에 대한 전 처리단계를 진행하는 것이 바람직하다.
전 처리단계에서는 먼저, 각각의 접합면의 표면조도를 제어한다. 이 공정에서는 물리, 화학적 방법으로 각각의 접합면을 연마(polishing)하거나 별도의 공정을 통해 표면조도가 0.1 내지 10㎚ 수준이 되도록 제어한다. 예를 들어, 결정질 벌크(110)가 GaN인 경우, 결정질 벌크(110)의 N 표면(질소 원자 표면)을 연마하여 경면으로 형성할 수 있다. 이때, 이 N 표면이 접합면이 되고, 이와 반대측 표면에는 Ga 표면(갈륨 원자 표면)이 나타나게 된다. 그 다음, 각각의 접합면을 세정한 후 플라즈마 처리를 통해 접합면의 이물 제거 및 표면을 활성화시킨다.
한편, 도 5에 도시한 바와 같이, 본 발명의 일 실시 예에 따른 박막 접합 기판 제조방법에 따른 금속 물질층 형성단계(S1)에서는 시트 형태의 금속 물질층(130)을 사용한다. 이에 따라, 금속 물질층 형성단계(S1)에서는 결정질 벌크(110)의 일면에 금속 물질층(130)을 접합하거나(a) 이종 기판(140)의 일면에 금속 물질층(130)을 접합할 수 있다. (b) 또한, 결정질 벌크(110) 및 이종 기판(140) 모두에 금속 물질층(130)을 각각 접합할 수도 있다. 이와 같은 금속 물질층(130)의 접합은 열과 압력을 함께 주거나, 열 또는 압력만 주어 접합하게 되는데, 접합 공정 온도는 18~2000℃, 압력은 1~30000N/㎠, 진공도는 1~10-4 Torr 수준으로 유지하는 것이 바람직하다.
또한, 도 6에 도시한 바와 같이, 본 발명의 다른 실시 예에 따른 박막 접합 기판 제조방법에 따른 금속 물질층 형성단계(S1)에서는 금속 물질층(130)을 이루는 금속 물질을 결정질 벌크(110)(a) 또는 이종 기판(140)(b) 중 적어도 어느 하나의 일면에 증착하여 금속 물질 증착층(130a)을 형성할 수 있다. 이 경우, 금속 물질층 형성단계(S1)에서는 금속 물질 증착층(130a)의 두께가 1~10000Å이 되도록 제어하는 것이 바람직하다.
여기서, 결정질 벌크(110) 또는 이종 기판(140)에 금속 물질층(130)을 형성하는 금속 물질층 형성단계(S1)는 결정질 벌크(110)와 이종 기판(140) 사이에 시트 형태의 금속 물질층(130)을 배치한 후 열과 압력을 가해 동시에 접합하는 경우 생략될 수 있다.
다음으로, 접합단계(S2)는 금속 물질층(130)을 경계면으로 하여 결정질 벌크(110)와 이종 기판(140)을 접합하는 단계이다. 접합단계(S2)에서는 결정질 벌크(110), 금속 물질층(130) 및 이종 기판(140)에 열과 압력을 함께 주거나, 열 또는 압력만 주어 접합하게 되는데, 접합 공정 온도는 18~2000℃, 압력은 1~30000N/㎠, 진공도는 1~10-4 Torr 수준으로 유지하는 것이 바람직하다. 그리고 도 6의 (c) 및 (d)에 도시한 바와 같이, 금속 물질층 형성단계(S1)에서 금속 물질을 증착하여 결정질 벌크(110) 및 이종 기판(140)에 각각 금속 물질 증착층(130a)을 형성한 경우 접합단계(S2)에서 가해지는 열과 압력에 의해 각각의 금속 물질 증착층(130a)은 하나의 금속 물질층(130)으로 형성된다.
한편, 필요한 경우, 접합단계(S2)가 완료된 후, 100~2000℃에서 열처리 공정을 추가 진행한 후 서서히 냉각시키는 것이 바람직하다.
마지막으로, 박막 분리단계(S3)는 결정질 벌크(110)의 내부에 형성되어 있는 이온 주입층(120)을 경계면으로 하여 결정질 벌크(110)를 분리시키는 단계이고, 이를 통해, 이종 기판(140)에 결정질 벌크(110)로부터 분리된 결정질 박막(111)을 형성하는 단계이다. 이때, 박막 분리단계(S3)에서는 결정질 벌크(110)를 분리시키기 위해 열처리 방법이나 절단 방법을 사용할 수 있다. 여기서, 열처리 방법은 이온 주입층(120)이 결정질 벌크(110) 내부 중 상대적으로 얕은 위치에 형성된 경우 유용할 수 있다. 이러한 열처리 방법은 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(110)를 분리시킬 수 있는 방법으로, 이종 기판(140)에 접합된 결정질 벌크(110)를 열처리하면, 이온 주입층(120)이 취화(embrittlement)되고, 그 부분에서 결정질 박막(111)을 남기 채 결정질 벌크(110)가 분리 혹은 분할된다. 이때, 열처리 온도는 주입되는 이온의 특성에 따라 300~600℃로 조절될 수 있다.
한편, 절단 방법은 이온 주입층(120)이 결정질 벌크(110) 내부에서 상대적으로 깊은 위치에 형성된 경우 유용할 수 있다. 절단 방법도 열처리 방법과 마찬가지로, 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(110)를 분리시킬 수 있는 방법이다.
이와 같이, 열처리 또는 절단 중 어느 한 방법을 통해 결정질 벌크(110)를 분리시키면, 결정질 박막(111), 금속 물질층(130) 및 이종 기판(140)으로 이루어진 박막 접합 기판(100)의 제조가 완료된다.
이때, 일부가 이온 주입층(120)을 경계로 결정질 박막(111)으로 분리되고 남은 결정질 벌크(110)는 다른 접합 기판의 결정질 박막 형성에 사용된다. 즉, 하나의 결정질 벌크(110)로 수십 내지 수백 개의 접합 기판에 적용되는 결정질 박막을 분리시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 접합 기판 110: 결정질 벌크
111: 결정질 박막 120: 이온 주입층
130: 금속 물질층 130a: 금속 물질 증착층
140: 이종 기판

Claims (17)

  1. 결정질 박막;
    상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및
    상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간의 열적 변형 차이를 제어하는 금속 물질층;
    을 포함하는 것을 특징으로 하는 박막 접합 기판.
  2. 제1항에 있어서,
    상기 금속 물질층은 상온에서 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 갖는 것을 특징으로 하는 박막 접합 기판.
  3. 제2항에 있어서,
    상기 금속 물질층은 Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  4. 제1항에 있어서,
    상기 금속 물질층은 1 내지 2000㎛ 두께로 형성되는 것을 특징으로 하는 박막 접합 기판.
  5. 제1항에 있어서,
    상기 금속 물질층은 적어도 하나의 층을 이루는 것을 특징으로 하는 박막 접합 기판.
  6. 제1항에 있어서,
    상기 결정질 박막은 GaN으로 이루어지고, 상기 이종 기판은 Si으로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  7. 결정질 벌크, 상기 결정질 벌크와 화학 조성이 다른 이종 기판 및 상기 결정질 벌크와 상기 이종 기판 간이 열적 변형 차이를 제어하는 금속 물질층을 구비하고, 상기 금속 물질층이 상기 결정질 벌크와 상기 이종 기판 사이에 위치되도록 상기 금속 물질층을 경계면으로 하여 상기 결정질 벌크와 상기 이종 기판을 접합하는 접합단계; 및
    상기 결정질 벌크의 일부를 분리시켜 상기 이종 기판 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계;
    를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  8. 제7항에 있어서,
    상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 상기 물질층을 형성하는 금속 물질층 형성단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  9. 제8항에 있어서,
    상기 금속 물질층은 상온에서 2.0×10-6/K ~ 7.0×10-6/K 사이의 열팽창 계수를 갖는 것을 특징으로 하는 박막 접합 기판 제조방법.
  10. 제9항에 있어서,
    상기 금속 물질층은 Mo, B, Ge, Ir, Ta, W 및 이들 각각의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 접합 기판 제조방법.
  11. 제7항에 있어서,
    상기 금속 물질층 형성단계에서는 시트(sheet) 형태의 상기 금속 물질층을 상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 접합하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  12. 제11항에 있어서,
    상기 금속 물질층 형성단계에서는 시트 두께가 1 내지 2000㎛인 상기 금속 물질층을 형성하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  13. 제12항에 있어서,
    상기 금속 물질층 형성단계 진행 전,
    상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면의 표면조도를 제어하는 과정,
    상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면을 세정하는 과정 및
    상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면을 플라즈마 처리하는 과정으로 이루어지는 전 처리단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  14. 제13항에 있어서,
    상기 결정질 벌크, 상기 금속 물질층 및 상기 이종 기판 각각의 접합면의 표면조도가 0.1 내지 10㎚로 되도록 연마하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  15. 제7항에 있어서,
    상기 금속 물질층 형성단계에서는 상기 금속 물질층을 이루는 금속 물질을 상기 결정질 벌크 또는 상기 이종 기판 중 적어도 어느 하나의 일면에 증착하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  16. 제15항에 있어서,
    상기 금속 물질층 형성단계에서는 상기 금속 물질을 1~10000Å 두께로 증착하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  17. 제7항에 있어서,
    상기 금속 물질층 형성단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
KR1020110116458A 2011-11-09 2011-11-09 박막 접합 기판 및 그 제조방법 KR20130051232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116458A KR20130051232A (ko) 2011-11-09 2011-11-09 박막 접합 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116458A KR20130051232A (ko) 2011-11-09 2011-11-09 박막 접합 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130051232A true KR20130051232A (ko) 2013-05-20

Family

ID=48661295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116458A KR20130051232A (ko) 2011-11-09 2011-11-09 박막 접합 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130051232A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818590A (zh) * 2019-03-13 2019-05-28 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN110011631A (zh) * 2019-03-13 2019-07-12 电子科技大学 具有应力缓冲层的空腔型体声波谐振器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818590A (zh) * 2019-03-13 2019-05-28 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN110011631A (zh) * 2019-03-13 2019-07-12 电子科技大学 具有应力缓冲层的空腔型体声波谐振器及其制备方法
CN109818590B (zh) * 2019-03-13 2021-12-03 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器

Similar Documents

Publication Publication Date Title
JP4489671B2 (ja) 複合材料ウェーハの製造方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP5031365B2 (ja) エピタキシャル成長層の形成方法
JP4733633B2 (ja) エピタキシャル基板の製造方法
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP2008303137A (ja) エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
SG171714A1 (en) Strain engineered composite semiconductor substrates and methods of forming same
JP2019216180A (ja) ＧａＮ積層基板の製造方法
US9041165B2 (en) Relaxation and transfer of strained material layers
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
KR20130049484A (ko) 박막 접합 기판 제조방법
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
JP7044161B2 (ja) ＧａＮ積層基板の製造方法
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20130024478A (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법
KR20140060688A (ko) 박막 접합 기판 제조방법
KR20130078983A (ko) 박막 접합 기판 및 그 제조방법
JP2013115307A (ja) Ｉｉｉ族窒化物複合基板の製造方法
KR20130040531A (ko) 접합 기판 및 그 제조방법
KR20130049590A (ko) 박막 접합 기판 및 그 제조방법
KR20130049591A (ko) 박막 접합 기판 제조방법
KR20140069633A (ko) 반도체 소자용 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application