KR20130040531A - 접합 기판 및 그 제조방법 - Google Patents

접합 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130040531A
KR20130040531A KR1020110105374A KR20110105374A KR20130040531A KR 20130040531 A KR20130040531 A KR 20130040531A KR 1020110105374 A KR1020110105374 A KR 1020110105374A KR 20110105374 A KR20110105374 A KR 20110105374A KR 20130040531 A KR20130040531 A KR 20130040531A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
layer
film layer
crystalline bulk
Prior art date
Application number
KR1020110105374A
Other languages
English (en)
Inventor
전종필
김동운
김동현
김민주
김아라
서중원
정경섭
장봉희
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110105374A priority Critical patent/KR20130040531A/ko
Priority to JP2012225083A priority patent/JP2013089957A/ja
Priority to US13/649,732 priority patent/US20130093059A1/en
Publication of KR20130040531A publication Critical patent/KR20130040531A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 표면 조도가 개선된 접합 기판 및 그 제조방법에 관한 것이다.
이를 위해, 본 발명은 기판; 상기 기판 상에 접합되되, 상기 기판과 화학 조성이 다른 박막층; 및 상기 기판과 상기 박막층 사이에 배치되어 상기 박막층과의 접합부 계면에서 발생되는 보이드(void)의 이동성을 증가시켜 상기 박막층의 표면이 상기 보이드로 인해 돌출되는 것을 방지하는 중간층을 포함하는 것을 특징으로 하는 접합 기판을 제공한다.

Description

접합 기판 및 그 제조방법{BONDED SUBSTRATE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 표면 조도가 개선된 접합 기판 및 그 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받게 된다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있는 가운데, Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있다. GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용 또한 매우 비싸지게 된다, 이와 같이, GaN 기판의 제조 비용이 상대적으로 비싼 이유는 다음과 같다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판, 예컨대, Si 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 그러나 종래의 접합 기판의 제조 방법으로 제조한 접합 기판은 GaN 박막 상에 반도체층을 적층시키는 공정 중 GaN 박막이 이종 기판으로부터 쉽게 박리되는 문제가 있었다.
이를 해결하기 위해, 이온 주입을 통한 박막 분리 방법이 제안되었다. 이 방법은 이종 기판과 접합될 GaN 결정질 벌크의 일면에 수소, 헬륨 또는 질소 이온을 조사를 통해 주입시켜 이온 주입층 즉, 손상층을 형성하고, 손상층이 형성된 GaN 결정질 벌크를 이종 기판에 직접 접합 및 열처리 후 손상층 상의 GaN 결정질 벌크를 분리시켜 GaN 박막 접합 기판을 제조하였다.
하지만, 종래에는 이종 기판 접합 시 접합부 계면의 세정 및 표면 처리 공정에 따른 잔존물로 인한 버블(bubble)이 형성되어 보이드(void) 형태로 존재하였다. 그리고 이후 고온에서의 열처리 과정을 거치면서 버블들이 확산 및 팽창되어 GaN 전이층 즉, GaN 박막의 표면 조도 및 접합 상태를 악화시키는 원인으로 작용하였다. 즉, 접합부 계면에 형성된 보이드는 대략 원형 형태로 GaN 전이 영역 전체에 다수 분포하게 되고, 열처리 과정을 통해 팽창 및 확대되어, 접합부 계면에 갇힌 형태로 존재하게 되는데, 이러한 보이드로 인해, GaN 박막의 표면에는 보이드의 부피에 상응되는 원형 돌출부가 형성되었다. 나아가, 이러한 원형 돌출부로 러프(rough)해진 GaN 박막의 표면은 3차원적인 입체 형태 즉, 평탄하지 못한 면을 이뤄 후속 공정, 예컨대, LED용 에피 재성장(epi regrowth) 및 증착 공정 시 많은 문제점을 초래하게 되었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 표면 조도가 개선된 접합 기판 및 그 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 기판; 상기 기판 상에 접합되되, 상기 기판과 화학 조성이 다른 박막층; 및 상기 기판과 상기 박막층 사이에 배치되어 상기 박막층과의 접합부 계면에서 발생되는 보이드(void)의 이동성을 증가시켜 상기 박막층의 표면이 상기 보이드로 인해 돌출되는 것을 방지하는 중간층을 포함하는 것을 특징으로 하는 접합 기판을 제공한다.
여기서, 상기 기판은 실리콘으로 이루어지고, 상기 박막층은 질화물 반도체 물질로 이루어질 수 있다.
이때, 상기 박막층의 두께는 0.1~100㎛일 수 있다.
그리고 상기 중간층은 상기 기판보다 밀도가 낮은 물질로 이루어질 수 있다.
또한, 상기 중간층은 SiO2로 이루어질 수 있다.
한편, 본 발명은 기판, 상기 기판과 화학 조성이 다른 결정질 벌크 및 중간층을 준비하는 단계; 상기 기판의 일면에 상기 결정질 벌크 접합 시 접합부 계면에서 발생되는 보이드의 이동성을 증가시키는 중간층을 증착시키는 증착단계; 상기 중간층의 일면에 상기 결정질 벌크를 접합시키는 접합단계; 및 상기 결정질 벌크의 일부를 분리시켜 상기 중간층 상에 상기 결정질 벌크로부터 분리된 박막층을 형성하는 박막 분리단계를 포함하는 것을 특징으로 하는 접합 기판 제조방법을 제공한다.
여기서, 상기 접합단계 진행 전 상기 중간층과 접합되는 상기 결정질 벌크의 접합면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함할 수 있다.
이때, 상기 이온 주입단계에서는 수소, 헬륨 및 질소로 이루어진 후보군 중 선택된 어느 하나를 주입되는 이온으로 사용할 수 있다.
그리고 상기 박막 분리단계에서는 상기 이온 주입층을 열처리하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시킬 수 있다.
또한, 상기 박막 분리단계에서는 상기 이온 주입층을 절단하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시킬 수 있다.
아울러, 상기 박막층의 두께가 0.1~100㎛이 되도록 상기 결정질 벌크를 분리시킬 수 있다.
게다가, 상기 기판은 실리콘 기판이고, 상기 결정질 벌크는 질화물 반도체 물질일 수 있다.
이때, 상기 중간층은 상기 기판보다 밀도가 낮은 물질로 이루어질 수 있다.
또한, 상기 중간층은 SiO2로 이루어질 수 있다.
본 발명에 따르면, 서로 접합되는 실리콘 기판과 GaN 박막 사이에 보이드의 이동성을 증가시키는 역할을 하는 중간층을 배치시킴으로써, 접합부 계면의 보이드 개수 및 넓이를 저감시키고, 접합 면적을 증대시킬 수 있으며, 이를 통해, GaN 박막의 표면 조도를 개선시킬 수 있다.
또한, 본 발명에 따르면, MOCVD 에피 공정 시 결정 재성장과 증착 공정을 용이하게 하여 고품질의 단결정 성장을 가능하게 함으로써, 궁극적으로 LED 소자의 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 접합 기판을 나타낸 단면도.
도 2는 본 발명의 실시 예에 따른 접합 기판에서 보이드의 이동을 나타낸 모식도.
도 3은 본 발명의 실시 예에 따른 접합 기판과 종래 기술에 따른 접합 기판의 접합부 계면을 광학 현미경으로 촬영한 사진.
도 4 내지 도 7은 본 발명의 실시 예에 따른 접합 기판을 제조 공정 순으로 나타낸 공정도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 접합 기판 및 그 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 접합 기판(100)은 서로 화학 조성이 다른 이종 기판을 접합시킨 반도체 소자용 기판이다. 이러한 접합 기판(100)은 기판(110), 박막층(120) 및 중간층(150)을 포함한다.
기판(110)은 박막층(120)과는 화학 조성이 다른 물질로 이루어진다. 예를 들어, 기판(110)은 수직형 LED 소자용 기판으로 우수한 전기 전도성을 나타내는 실리콘(Si) 기판으로 이루어질 수 있다. 이러한 기판(110)은 박막층(120)의 강도 보강을 위해 이를 지지하는 기판으로서의 역할을 하게 된다.
박막층(120)은 기판(110) 상에 접합된다. 여기서, 박막층(120)은 기판(110)과 직접 접합이 아닌 간접 접합을 이룬다. 이는, 이들 사이에 배치되는 중간층(150) 때문인데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다. 본 발명의 실시 예에서 박막층(120)은 질화물 반도체 물질로 이루어질 수 있다. 예를 들어, 박막층(120)은 Ⅲ-Ⅴ족 화합물인 GaN계 질화물 반도체 물질로 이루어질 수 있다. 하지만, 본 발명에서 박막층(120)을 GaN계 질화물 반도체 물질로 특별히 한정하는 것은 아니다. 즉, 박막층(120)으로는 GaN계 질화물 반도체 물질 외에도 AlN과 같은 질화물 반도체 물질이 사용될 수 있다. 또한, 박막층(120)으로는 질화물 반도체 물질 외에도 GaAs, InP 등으로 이루어진 후보 물질 중 선택된 어느 하나의 물질이 사용될 수 있다. 이러한 박막층(120)은 0.1~100㎛ 두께로 형성되는 것이 바람직하다. 이때, 박막층(120)은 HVPE법, HDC법 등의 방법을 통해 성장된 결정질 벌크(도 5의 120a)로부터 상기의 두께를 갖도록 분리되어 형성될 수 있는데, 이러한 박막층(120)의 형성방법에 대해서는 하기의 접합 기판 제조방법에서 보다 상세히 설명하기로 한다.
중간층(150)은 기판(110)과 박막층(120) 사이에 배치된다. 이러한 중간층(150)은 이종 기판 간의 접합 시 접합부 계면(131)에서 발생되는 보이드(void)(30)의 이동성을 증가시켜 박막층(120)의 표면에 보이드(30)로 인한 돌출부(20)가 형성되는 것을 방지하는 역할을 한다. 즉, 기판(110)과 박막층(120)의 접합 및 열처리 시 이들의 접합면에는 버블(bubble)들이 발생되고, 이웃 버블끼리의 결합을 통해 확산되거나 계면 밖으로 이동되지 못하고 독립적인 형태 즉, 보이드(30)를 형성하게 된다. 이를 방지하기 위해, 본 발명에서는 도 2에 도시한 바와 같이, 보이드(30)의 이동성을 증가시키는 중간층(150)을 기판(110)과 박막층(120) 사이에 배치하여 발생되는 버블들을 이동 및 확산시켜 접합부 계면(131) 밖으로의 배출을 활성화시킨다. 그리고 이를 통해, 보이드(30)의 개수 및 넓이를 줄이고, 전체적인 접합 면적을 증대시킬 수 있다. 또한, 중간층(150)을 통해, 접합부 계면(131)의 보이드(30)가 감소되면, 보이드(30)로 인해 형성된 박막층(120) 표면의 돌출부(20)를 저감시켜 표면 조도를 개선할 수 있는데, 이는, MOCVD 에피 공정 시 결정 재성장과 증착 공정을 용이하게 하여 고품질의 단결정 성장을 가능하게 함으로써, 궁극적으로 LED 소자의 특성을 향상시킬 수 있게 된다. 이를 위해, 기판(110)이 2.33g/㎤의 밀도를 갖는 실리콘(Si) 기판으로 이루어진 경우 중간층(150)은 실리콘(Si)보다 밀도가 낮은 물질로 이루어져 보이드의 배출 경로(path)를 용이하게 제공할 수 있는데, 예컨대, 2.2g/㎤의 밀도를 갖는 SiO2로 이루어질 수 있다.
도 3은 본 발명의 실시 예에 따른 접합 기판과 종래 기술에 따른 접합 기판의 접합부 계면을 광학 현미경으로 촬영한 사진으로, 도 3의 사진에서 보여지는 바와 같이, 본 발명의 실시 예에 따른 접합 기판(b)의 보이드(30)의 크기와 개수가 종래 기술에 따른 접합 기판(a)보다 현저히 감소됨을 육안으로 확인할 수 있다.
이하, 본 발명의 실시 예에 따른 접합 기판 제조방법에 대해 도 4 내지 도 7을 참조하여 설명하기로 한다.
본 발명의 실시 예에 따른 접합 기판 제조방법은 준비단계, 증착단계, 접합단계 및 박막 분리단계를 포함한다.
먼저, 준비단계는 기판(110), 결정질 벌크(120a)를 준비하는 단계이다. 여기서, 결정질 벌크(120a)로는 질화물 반도체 물질을 사용할 수 있는데, 예컨대, Ⅲ-Ⅴ족 화합물인 GaN계 질화물 반도체 물질을 사용할 수 있다. 그리고 이 외에도 결정질 벌크(120a)로 AlN, GaAs, InP 등의 물질 또한 사용할 수 있다. 이와 같이, 준비된 결정질 벌크(120a)는 후속 공정으로 진행되는 기판(110)과의 접합을 위해, 그 표면을 연마하는 것이 바람직하다. 예를 들어, 결정질 벌크(120a)가 GaN인 경우, 결정질 벌크(120a)의 N 표면(질소 원자 표면)을 연마하여 경면으로 형성할 수 있다. 이때, 이 N 표면이 접합면이 되고, 이와 반대측 표면에는 Ga 표면(갈륨 원자 표면)이 나타나게 된다. 이와 더불어, 접합 강도를 높이기 위해, 접합면에 대한 연마를 통해 최대 표면 거칠기(Rmax)를 제어함과 더불어 접합면에 대한 연마 후 에칭 공정을 진행하여 접합면의 평균 표면 거칠기(Ra)를 제어할 수 있다. 이때, 접합면에 대한 최대 표면 거칠기(Rmax)는 10㎛ 이하로, 평균 표면 거칠기(Ra)는 1㎚ 이하로 제어하는 것이 바람직하다.
한편, 기판(110)으로는 결정질 벌크(120a)와 화학 조성이 다른 물질을 사용할 수 있는데, 예컨대, 실리콘 기판을 사용할 수 있다.
다음으로, 도 4에 도시한 바와 같이, 증착단계는 기판(110)의 일면에, 후속 공정을 통해 형성되는 박막층(120)과의 접합부 계면(131)에서 발생되는 보이드(30)의 이동성을 증가시켜 박막층(120)의 표면이 보이드(30)로 인해 돌출되는 것을 방지하는 중간층(150)을 증착시키는 단계이다. 여기서, 중간층(150)의 증착에는 열처리로나 화학적 기상 증착법 등의 방법이 사용될 수 있다.
다음으로, 도 5에 도시한 바와 같이, 접합단계는 중간층(150)의 일면에 결정질 벌크(120a)를 접합시키는 단계이다. 여기서, 도 6에 도시한 바와 같이, 접합단계 진행 전에 중간층(150)과 접합되는 결정질 벌크(120a)의 접합면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성할 수 있다. 이때, 결정질 벌크(120a)의 접합면으로부터 내측으로 0.1~100㎛ 깊이에 이온을 주입시켜, 그 위치에 이온 주입층을 형성시키는 것이 바람직하다. 여기서, 이러한 이온 주입층은 후속 공정 시 0.1~100㎛ 두께를 갖는 박막층(120) 형성을 위한 분리 공정의 경계면으로 작용하게 된다.
이러한 이온 주입층 형성을 위해 주입되는 이온으로는 수소, 헬륨 또는 질소 중 어느 하나를 선택하여 사용할 수 있다. 그리고 이와 같은 이온 주입은 이온 주입장치(미도시)를 사용하여 진행할 수 있다.
즉, 접합단계에서는 이와 같이 이온 주입층이 형성된 결정질 벌크(120a)를 중간층(150)의 일면에 접합시킨다. 이때, 접합단계에서는 열과 압력을 함께 가해 결정질 벌크(120a)를 접합시키거나 열 또는 압력 중 어느 하나를 가해 접합시킬 수 있다.
다음으로, 도 7에 도시한 바와 같이, 박막 분리단계는 결정질 벌크(120a)의 내부에 형성되어 있는 이온 주입층을 경계면으로 하여 결정질 벌크(120a)를 분리시키는 단계이고, 이를 통해, 기판(110) 및 중간층(150)의 적층체에 결정질 벌크(120a)로부터 분리된 결정질 박막층(120)을 형성하는 단계이다. 이때, 박막 분리단계에서는 결정질 벌크(120a)를 분리시키기 위해 열처리 방법이나 절단 방법을 사용할 수 있다. 여기서, 열처리 방법은 이온 주입층이 결정질 벌크(120a) 내부 중 상대적으로 얕은 위치에 형성된 경우 유용할 수 있다. 이러한 열처리 방법은 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(120a)를 분리시킬 수 있는 방법으로, 접합된 기판(110), 중간층(150) 및 결정질 벌크(120a)를 열처리하면, 이온 주입층이 취화(embrittlement)되고, 그 부분에서 결정질 박막층(120)을 남기 채 결정질 벌크(120a)가 분리 혹은 분할된다. 이때, 열처리 온도는 주입되는 이온의 특성에 따라 300~600℃로 조절될 수 있다.
한편, 절단 방법은 이온 주입층이 결정질 벌크(120a) 내부에서 상대적으로 깊은 위치에 형성된 경우 유용할 수 있다. 절단 방법도 열처리 방법과 마찬가지로, 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크(120a)를 분리시킬 수 있는 방법이다.
이와 같이, 열처리 또는 절단 중 어느 한 방법을 통해 결정질 벌크(120a)를 분리시키면, 기판(110), 중간층(150) 및 박막층(120)으로 이루어진 접합 기판(100)의 제조가 완료된다.
이때, 일부가 이온 주입층을 경계로 박막층(120)으로 분리되고 남은 결정질 벌크(120a)는 다른 접합 기판(100)의 박막층(120) 형성에 사용된다. 즉, 하나의 결정질 벌크(120a)로 수십 내지 수백 개의 접합 기판(100)에 적용되는 박막층(120)을 만들 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 접합 기판 110: 기판
120: 박막층 130: 접합부 계면
150: 중간층 20: 돌출부
30: 보이드

Claims (14)

  1. 기판;
    상기 기판 상에 접합되되, 상기 기판과 화학 조성이 다른 박막층; 및
    상기 기판과 상기 박막층 사이에 배치되어 상기 박막층과의 접합부 계면에서 발생되는 보이드(void)의 이동성을 증가시켜 상기 박막층의 표면이 상기 보이드로 인해 돌출되는 것을 방지하는 중간층;
    을 포함하는 것을 특징으로 하는 접합 기판.
  2. 제1항에 있어서,
    상기 기판은 실리콘으로 이루어지고, 상기 박막층은 질화물 반도체 물질로 이루어진 것을 특징으로 하는 접합 기판.
  3. 제2항에 있어서,
    상기 박막층의 두께는 0.1~100㎛인 것을 특징으로 하는 접합 기판.
  4. 제2항에 있어서,
    상기 중간층은 상기 기판보다 밀도가 낮은 물질로 이루어진 것을 특징으로 하는 접합 기판.
  5. 제3항에 있어서,
    상기 중간층은 SiO2로 이루어진 것을 특징으로 하는 접합 기판.
  6. 기판, 상기 기판과 화학 조성이 다른 결정질 벌크를 준비하는 단계;
    상기 기판의 일면에 상기 결정질 벌크 접합 시 접합부 계면에서 발생되는 보이드의 이동성을 증가시키는 중간층을 증착시키는 증착단계;
    상기 중간층의 일면에 상기 결정질 벌크를 접합시키는 접합단계; 및
    상기 결정질 벌크의 일부를 분리시켜 상기 중간층 상에 상기 결정질 벌크로부터 분리된 박막층을 형성하는 박막 분리단계;
    를 포함하는 것을 특징으로 하는 접합 기판 제조방법.
  7. 제6항에 있어서,
    상기 접합단계 진행 전 상기 중간층과 접합되는 상기 결정질 벌크의 접합면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함하는 것을 특징으로 하는 접합 기판 제조방법.
  8. 제7항에 있어서,
    상기 이온 주입단계에서는 수소, 헬륨 및 질소로 이루어진 후보군 중 선택된 어느 하나를 주입되는 이온으로 사용하는 것을 특징으로 하는 접합 기판 제조방법.
  9. 제8항에 있어서,
    상기 박막 분리단계에서는 상기 이온 주입층을 열처리하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 접합 기판 제조방법.
  10. 제8항에 있어서,
    상기 박막 분리단계에서는 상기 이온 주입층을 절단하여 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 접합 기판 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 박막층의 두께가 0.1~100㎛이 되도록 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 접합 기판 제조방법.
  12. 제6항에 있어서,
    상기 기판은 실리콘 기판이고, 상기 결정질 벌크는 질화물 반도체 물질인 것을 특징으로 하는 접합 기판 제조방법.
  13. 제12항에 있어서,
    상기 중간층은 상기 기판보다 밀도가 낮은 물질로 이루어진 것을 특징으로 하는 접합 기판 제조방법.
  14. 제13항에 있어서,
    상기 중간층은 SiO2로 이루어진 것을 특징으로 하는 접합 기판 제조방법.
KR1020110105374A 2011-10-14 2011-10-14 접합 기판 및 그 제조방법 KR20130040531A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110105374A KR20130040531A (ko) 2011-10-14 2011-10-14 접합 기판 및 그 제조방법
JP2012225083A JP2013089957A (ja) 2011-10-14 2012-10-10 接合基板及びその製造方法
US13/649,732 US20130093059A1 (en) 2011-10-14 2012-10-11 Bonded Substrate And Method Of Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105374A KR20130040531A (ko) 2011-10-14 2011-10-14 접합 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130040531A true KR20130040531A (ko) 2013-04-24

Family

ID=48085437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105374A KR20130040531A (ko) 2011-10-14 2011-10-14 접합 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20130093059A1 (ko)
JP (1) JP2013089957A (ko)
KR (1) KR20130040531A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192872A (ja) * 2009-01-23 2010-09-02 Sumitomo Electric Ind Ltd 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス

Also Published As

Publication number Publication date
JP2013089957A (ja) 2013-05-13
US20130093059A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP5031365B2 (ja) エピタキシャル成長層の形成方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
US20060234486A1 (en) Wafer separation technique for the fabrication of free-standing (Al,In,Ga)N wafers
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
US8481407B2 (en) Processes for fabricating heterostructures
KR20080107256A (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
KR20130049484A (ko) 박막 접합 기판 제조방법
KR20130040531A (ko) 접합 기판 및 그 제조방법
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20130024478A (ko) 반도체 소자용 박막 접합 기판 제조방법
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법
KR20140060688A (ko) 박막 접합 기판 제조방법
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법
KR20130078983A (ko) 박막 접합 기판 및 그 제조방법
KR20130049591A (ko) 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application