JP2010192872A - 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス - Google Patents

半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス Download PDF

Info

Publication number
JP2010192872A
JP2010192872A JP2009265262A JP2009265262A JP2010192872A JP 2010192872 A JP2010192872 A JP 2010192872A JP 2009265262 A JP2009265262 A JP 2009265262A JP 2009265262 A JP2009265262 A JP 2009265262A JP 2010192872 A JP2010192872 A JP 2010192872A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
nitride
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009265262A
Other languages
English (en)
Inventor
Fumitaka Sato
史隆 佐藤
Akihiro Yago
昭広 八郷
Naoki Matsumoto
直樹 松本
Yoko Maeda
洋子 前田
Seiji Nakahata
成二 中畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009265262A priority Critical patent/JP2010192872A/ja
Publication of JP2010192872A publication Critical patent/JP2010192872A/ja
Priority to US12/943,545 priority patent/US20110121311A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低抵抗な窒化物層を基板へ貼り合わせた半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイスを提供する。
【解決手段】半導体基板１０の製造方法は、以下の工程を備えている。主面と、主面と反対側の裏面とを有する窒化物基板を準備する。窒化物基板の裏面に、気相のイオンを注入する。窒化物基板の裏面と、異種基板１１とを貼り合わせることにより、貼り合わせ基板を形成する。貼り合せ基板から窒化物基板の一部を剥離する。７００℃を超える温度で熱処理する。
【選択図】図１

Description

本発明は、半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイスに関する。
３．４ｅＶのエネルギーバンドギャップおよび高い熱伝導率を有する窒化ガリウム（ＧａＮ）基板などの窒化物基板は、短波長の光デバイスやパワー電子デバイスなどの半導体デバイス用の材料として注目されている。このような窒化物基板は高価である。そこで、特開２００６−２１０６６０号公報（特許文献１）には、低転位密度の窒化物半導体薄膜をシリコン（Ｓｉ）基板、あるいは任意の材質からなる基板上に形成するための半導体基板の製造方法が開示されている。
上記特許文献１の半導体基板の製造方法は以下の工程を備えていることが記載されている。まず、第１の窒化物半導体基板の表面近傍にイオンを注入する。その後、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる。その後、重ね合わせた上記２枚の基板を熱処理する。次に、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の基板から引き剥がす。
特開２００６−２１０６６０号公報
しかしながら、本発明者は、第１の窒化物半導体基板にイオン注入すると、イオン注入された領域の抵抗が高くなることを見い出した。このため、上記特許文献１の製造方法により製造される半導体基板を用いて半導体デバイスを作製すると、チップ構造が複雑になる、十分な耐圧が得られないなどの問題が生じることを本発明者は初めて明らかにした。
そこで、本発明の一の目的は、低抵抗な窒化物層を基板へ貼り合わせた半導体基板の製造方法および半導体基板を提供することである。本発明の他の目的は、品質を向上した半導体デバイスの製造方法および半導体デバイスを提供することである。
本発明者は、窒化物基板にイオン注入して脆弱領域を形成後、別の基板に接合し、脆弱領域で剥離することで、特性の良好な半導体基板を製造する方法について鋭意研究した。その結果、イオン注入を行なうことにより窒化物基板に脆弱領域を形成する工程において、残留するイオンや、イオン注入時の影響などにより、イオン注入した領域の抵抗が高くなることを見い出した。そこで、イオン注入した後の窒化物基板の抵抗を下げるために鋭意研究した結果、本発明の完成に至った。
すなわち、本発明の半導体基板の製造方法は、以下の工程を備えている。主面と、主面と反対側の裏面とを有する窒化物基板を準備する。窒化物基板の裏面に、軽元素のイオンを注入する。窒化物基板の裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する。貼り合せ基板から窒化物基板の一部を剥離する。７００℃を超える温度で熱処理する。
本発明の半導体基板の製造方法によれば、脆弱領域を形成するために軽元素のイオンを注入した後に熱処理している。イオンが軽元素であるので、窒化物基板から剥離されずに異種基板と貼り合わされた窒化物層（窒化物基板の残部）から、熱処理により注入したイオンが抜けやすい。また、この窒化物層から注入したイオンが抜けやすくなるための熱処理の条件を本発明者が鋭意研究した結果、７００℃を超える温度で熱処理することを見い出した。これにより、注入したイオンを窒化物層から取り除くことを促進できるので、貼り合せ基板から剥離されずに異種基板に貼り合わされた窒化物層の抵抗を低くすることができる。したがって、低抵抗な窒化物層を貼り合わせた半導体基板を製造することができる。
ここで、上記「軽元素」とは、原子番号でＡｒ（アルゴン）以下のものを言う。
上記半導体基板の製造方法において好ましくは、熱処理する工程では、１５００℃以下の温度で熱処理する。これにより、熱処理による窒化物基板の劣化を抑制することができる。
上記半導体基板の製造方法において好ましくは、熱処理する工程では、窒素（Ｎ）原子を含む雰囲気で行なう。
これにより、熱処理により窒化物基板を構成するＮ原子が抜けることを抑制することができる。
上記半導体基板の製造方法において好ましくは、イオンを注入する工程では、１×１０17ｃｍ-2以上１×１０18ｃｍ-2以下のドーズ量を注入する。
１×１０17ｃｍ-2以上の場合、脆弱な領域となるので、窒化物基板を容易に剥離できる。１×１０18ｃｍ-2以下の場合、熱処理をすると、より低抵抗な窒化物層を形成することができる。かかる観点から、ドーズ量は２×１０17ｃｍ-2以上、８×１０17ｃｍ-2以下がより好ましい。
本発明の半導体デバイスの製造方法は、上記半導体基板の製造方法により半導体基板を製造する工程と、半導体基板上にエピタキシャル層を形成する工程と、エピタキシャル層上に電極を形成する工程とを備えている。
本発明の半導体デバイスの製造方法によれば、低抵抗な窒化物層を備えた半導体基板を備えている。この窒化物層上にエピタキシャル層を形成することにより、チップ構造が複雑になることを抑制し、かつ耐圧の低下を抑制することができる。
本発明の半導体基板は、異種基板と、異種基板上に形成された窒化物層とを備え、窒化物層の比抵抗は１０Ω・ｃｍ以下である。
本発明の半導体基板によれば、１０Ω・ｃｍ以下の低い比抵抗の窒化物層を備えているので、この窒化物層上にエピタキシャル層を形成すると、品質を向上したエピタキシャル層を形成することができる。したがって、この半導体基板を用いて半導体デバイスを作製すると、半導体デバイスの品質を向上することができる。
本発明の半導体デバイスは、上記半導体基板と、半導体基板上に形成されたエピタキシャル層と、エピタキシャル層に形成された電極とを備えている。
本発明の半導体デバイスによれば、低抵抗の窒化物層を備えた半導体基板を用いているので、品質を向上した半導体デバイスを実現することができる。
以上説明したように、本発明の半導体基板の製造方法および半導体基板によれば、低抵抗な窒化物層を貼り合わせた半導体基板が得られる。また、本発明の半導体デバイスの製造方法および半導体デバイスによれば、品質を向上した半導体デバイスが得られる。
本発明の実施の形態１における半導体基板を概略的に示す断面図である。 本発明の実施の形態１における半導体基板の製造方法を示すフローチャートである。 本発明の実施の形態１における窒化物基板を概略的に示す断面図である。 本発明の実施の形態１における窒化物基板にイオンを注入した状態を概略的に示す断面図である。 本発明の実施の形態１における異種基板を概略的に示す断面図である。 本発明の実施の形態１における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。 本発明の実施の形態１における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。 本発明の実施の形態２における半導体デバイスを概略的に示す断面図である。 本発明の実施の形態２における半導体デバイスの製造方法を示すフローチャートである。 比較例６および７の半導体デバイスを概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１を参照して、本発明の一実施の形態における半導体基板１０を説明する。図１に示すように、本実施の形態における半導体基板１０は、異種基板１１と、異種基板１１上に形成された窒化物層１２とを備えている。
異種基板１１は、たとえば基板１３と、基板１３上に形成された層１４とを含んでいる。基板１３は、たとえばシリコン（Ｓｉ）基板である。層１４は、たとえば二酸化ケイ素（ＳｉＯ2）層である。異種基板１１は、主面１１ａと、主面１１ａと反対側の裏面１１ｂとを有している。
なお、異種基板１１は、１層でもよく、３層以上であってもよい。一層の場合、および２層以上の場合の基板１３は特に限定されず、金属、Ｓｉ、炭化ケイ素（ＳｉＣ）などを用いることができる。また、異種基板１１において、基板１３と層１４の位置が反対、つまり層１４上に基板１３が形成されていてもよい。
窒化物層１２の比抵抗は１０Ω・ｃｍ以下であり、８Ω・ｃｍ以下であることが好ましく、７Ω・ｃｍ以下であることがより好ましく、０．０１Ω・ｃｍ以下であることがより一層好ましい。この場合、この窒化物層１２上にエピタキシャル層を形成して半導体デバイスを作製すると、品質を向上することができる。
窒化物層１２は、窒化物であれば特に限定されず、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）であり、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）などであることが好ましい。
窒化物層１２は、主面１２ａと、主面１２ａと反対側の裏面１２ｂとを有している。裏面１２ｂは、異種基板１１と接している。主面１２ａは（０００１）面、つまりＧａ原子が露出している面（Ｇａ原子面）であり、裏面１２ｂは（０００−１）面、つまりＮ原子が露出している面（Ｎ原子面）であることが好ましい。Ｇａ原子面上にエピタキシャル層を形成すると、特性を向上したエピタキシャル層を形成できるので、半導体基板１０の主面１２ａがＧａ原子面になることが好ましい。
なお、窒化物層１２の主面１２ａは、（０００１）面に限定されず、（０００１）面からオフ角を有する面であってもよく、｛１−１００｝面、｛１１−２０｝面などの面であってもよい。
また、窒化物層１２の厚みは、異種基板１１の厚みよりも小さいことが好ましい。この場合、高価な窒化物層１２の厚みを小さくすることにより、半導体基板１０のコストを低減することができる。窒化物層１２の厚みは、たとえば１００ｎｍ以上９００ｎｍ以下である。
続いて、本実施の形態における半導体基板１０の製造方法について説明する。図２および図３に示すように、まず、主面１５ａと、主面１５ａと反対側の裏面１５ｂとを有する窒化物基板１５を準備する（ステップＳ１）。主面１５ａは（０００１）面、つまりＧａ原子面であり、裏面１５ｂは（０００−１）面、つまりＮ原子面であることが好ましい。
準備する窒化物基板１５は、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）基板であり、ＧａＮ基板、ＡｌＮ基板などであることが好ましい。
次に、図２および図４に示すように、窒化物基板１５の裏面１５ｂに、軽元素のイオンを注入する（ステップＳ２）。このステップＳ２では、窒化物基板１５の裏面１５ｂからイオン注入を行なう。これにより、窒化物基板１５の裏面１５ｂ近傍に不純物を多く含む領域を形成することができる。この不純物を多く含む領域は、脆弱領域である。
このステップＳ２では、１×１０17ｃｍ-2以上１×１０18ｃｍ-2以下のドーズ量を注入することが好ましく、１×１０17ｃｍ-2以上８×１０17ｃｍ-2以下のドーズ量を注入することがより好ましい。１×１０17ｃｍ-2以上のイオンが注入された領域は脆弱であるので、窒化物基板を容易に剥離できる。一方、１×１０18ｃｍ-2以下の場合、後述する熱処理するステップＳ６を実施すると、より低抵抗な窒化物層１２（図７参照）を形成することができる。また、イオン注入をした時点で窒化物基板１５が分離することを抑制できる。８×１０17ｃｍ-2以下の場合、より低抵抗な窒化物層１２を形成することができる。かかる観点から、ドーズ量は２×１０17ｃｍ-2以上７×１０17ｃｍ-2以下がより一層好ましい。
なお、上記ドーズ量は、窒化物基板１５において最大の値を示す。たとえば、窒化物基板１５の裏面１５ｂからの深さＨ１５（図４において点線の領域）がドーズ量が最大である。
注入するイオンは、大気圧で０℃において気相のイオンであれば特に限定されず、たとえば水素イオン（Ｈ+）、ヘリウムイオン（Ｈｅ+）、窒素イオン（Ｎ-）などを用いることができる。
次に、図２および図５に示すように、異種基板１１を準備する。異種基板１１は、特に限定されず、１層または複数の層であってもよい。本実施の形態では、基板１３と、この基板１３上に形成された層１４とを含む異種基板１１を準備している。たとえば基板１３がＳｉ基板で、層１４がＳｉＯ2層である異種基板１１を準備する。なお、基板１３は、金属基板、単結晶ＳｉＣ基板、多結晶ＳｉＣ基板、多結晶ＡｌＮ基板などを用いることもできる。金属基板としては、Ｍｏ（モリブデン）、Ｗ（タングステン）などを用いることが好ましい。また、１層の場合には、基板１３と同様の材料を用いることが好ましい。また、層１４と、層１４上に形成された基板１３とを含む異種基板１１を準備してもよい。
次に、図２および図６に示すように、窒化物基板１５の裏面１５ｂと、異種基板１１とを貼り合わせることにより、貼り合わせ基板１６を形成する（ステップＳ４）。本実施の形態では、窒化物基板１５の裏面１５ｂと、異種基板１１の層１４（主面１１ａ）とが接するように貼り合せる。
貼り合わせる方法は特に限定されず、たとえば大気中で加圧することにより貼り合わせるなどの方法を採用できる。これにより、図６に示すように、異種基板１１と、異種基板１１上に形成された窒化物基板１５とを備えた貼り合わせ基板１６を形成することができる。
次に、図２および図７に示すように、貼り合せ基板１６から窒化物基板１５の一部を剥離する（ステップＳ５）。
剥離する方法としては、たとえば貼り合わせ基板１６を熱処理することにより、脆弱領域（図６において裏面１５ｂから深さＨ１５に位置する領域）を境界として、窒化物基板１５を分割することができる。なお、剥離する方法は特に限定されず、たとえば応力を加える方法、光を照射する方法などを用いてもよい。
これにより、異種基板１１と、異種基板１１上に形成された窒化物層１７とを備えた積層基板を形成することができる。なお、窒化物層１７は、主面１７ａと、主面１７ａと反対側の裏面１７ｂとを有し、窒化物層１７の裏面１７ｂは窒化物基板１５の裏面１５ｂと一致する。その結果、高価な窒化物基板１５の一部（窒化物層１８）を剥離して再利用でき、残部（窒化物層１７）のみを使用できるので、製造コストを低減することができる。
次に、図２に示すように、積層基板を７００℃を超える温度で熱処理する（ステップＳ６）。これにより、窒化物基板１５の残部である窒化物層１７を低抵抗化することができ、窒化物層１７から１０Ω・ｃｍ以下の比抵抗を有する窒化物層１２（図１参照）を形成することができる。
熱処理する温度は、７００℃を超え１５００℃以下であることが好ましく、９００℃以上１２００℃以下がより好ましい。７００℃を超える温度で熱処理すると、ステップＳ２で注入した軽元素のイオンを容易に取り除くことができる。９００℃以上の温度で熱処理すると、ステップＳ２で注入したイオンをより容易に取り除くことができる。一方、１５００℃以下の温度で熱処理すると、熱処理により窒化物層１２が劣化することを抑制することができる。１２００℃以下の温度で熱処理すると、窒化物層１２の劣化をより抑制することができる。
熱処理の効果として、熱処理する温度まで昇温する速度が速い方が、ステップＳ２で注入したイオンが拡散しやすい、つまり、注入したイオンを容易に取り除くことができ、窒化物層１２の抵抗を下げる効果が大きい。この観点から、昇温速度は１０℃／分以上が好ましく、２０℃／分以上がより好ましく、２５℃／分以上がさらに好ましい。
熱処理する雰囲気は、特に限定されないが、窒素（Ｎ）原子を含む雰囲気で行なうことが好ましい。Ｎ原子を含む雰囲気とは、Ｎ原子を含むガス中であることを意味し、たとえば窒素ガス（Ｎ2）、アンモニアガス（ＮＨ3）などを含む雰囲気などである。この場合、熱処理時に窒化物層１２を構成するＮ原子が他の原子との結合が弱まり脱落することを抑制することができる。このため、窒化物層１２の品質の低下を抑制できる。
Ｎ原子の抜けを抑制する観点からは、アンモニアガスを含む雰囲気で行なうことが特に好ましい。アンモニアガスは、活性窒素を供給しやすいためである。アンモニアガスを含む場合には、アンモニアの分圧は、１×１０-4ａｔｍ（１０．１３Ｐａ）以上１ａｔｍ（１０１３ｈＰａ）以下であることが好ましく、０．０５ａｔｍ以上０．２５ａｔｍ以下がより好ましい。
熱処理は、エピタキシャル層を形成するためのエピタキシャル層形成装置に積層基板を設置する前に別の装置で行なってもよいが、エピタキシャル層を形成する直前にエピタキシャル層形成装置内で行なうことが工程数が減ることから好ましい。このようなエピタキシャル層形成装置は、特に限定されないが、たとえばＯＭＶＰＥ（Organo Metallic Vapor Phase Epitaxy：有機金属気相成長）装置が挙げられる。
ＯＭＶＰＥ装置で熱処理を行なう場合、ＯＭＶＰＥ装置以外で熱処理を行なう場合に比べて降温時間分だけ熱処理時間が短くなるため、ＯＭＶＰＥ装置以外で行なう場合よりも熱処理時間を５分間以上長くすることが好ましく、１０分以上長くすることがより好ましい。
以上のステップＳ１〜Ｓ６を実施することにより、図１に示す半導体基板１０を製造することができる。この半導体基板１０を半導体デバイスに用いる場合には、たとえば横型の半導体デバイスとして利用することができる。あるいは、半導体基板１０が絶縁性の層１４を備えている場合には、層１４を除去する工程をさらに行なってもよい。
以上説明したように、本実施の形態における半導体基板１０の製造方法によれば、脆弱領域を形成するために軽元素のイオンを注入した（ステップＳ２）後に、熱処理している（ステップＳ５）。ステップＳ２で注入するイオンが軽元素であるので、ステップＳ５での熱処理により、窒化物基板１５から剥離されずに異種基板１１と接合している窒化物層１７からイオンが抜けやすい。また、窒化物層１７からイオンが抜けやすいための熱処理の条件を本発明者が鋭意研究した結果、７００℃を超える温度で熱処理することを見い出した。これにより、ステップＳ２で注入したイオンを窒化物基板１５（窒化物層１７）から取り除くことを促進できるので、貼り合せ基板１６から剥離されずに異種基板１１に接合された窒化物層１７の抵抗を低くすることができる。したがって、低抵抗な窒化物層１２を備えた半導体基板１０を製造することができる。
このように製造された半導体基板１０は、たとえば１０Ω・ｃｍ以下の比抵抗を有する窒化物層１２を備えている。この窒化物層１２上にエピタキシャル層を形成して、半導体デバイスを作製すると、チップ構造が複雑になることを抑制し、かつ耐圧の低下を抑制するなど品質を向上することができる。
（実施の形態２）
図８を参照して、本発明の一実施の形態における半導体デバイスとしてのショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）２０を説明する。図８に示すように、ＳＢＤ２０は、半導体基板１０と、半導体基板１０上に形成されたエピタキシャル層２１と、半導体基板１０の裏面に形成された電極２２と、エピタキシャル層２１上に形成されたショットキー電極２３とを備えている。
半導体基板１０は、基本的には実施の形態１の半導体基板１０と同様であるが、導電性の材料の異種基板１１を用いている。本実施の形態では、たとえば異種基板１１として導電性の基板を用いている。異種基板１１としては、Ｍｏ基板、Ｗ基板などが好適に用いられる。なお、異種基板１１は１層であっても、複数層であってもよい。
エピタキシャル層２１は、半導体基板１０を構成する窒化物層１２の主面１２ａ上に形成されている。エピタキシャル層２１は、たとえばドリフト層である。エピタキシャル層２１は、窒化物半導体層であることが好ましく、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層であり、ＧａＮ層などであることが好ましい。エピタキシャル層２１は、半導体基板１０を構成する窒化物層１２と、同じ組成であることが好ましい。
電極２２は、半導体基板１０を構成する異種基板１１下に形成されている。電極２２は、たとえばオーミック電極である。ショットキー電極２３は、エピタキシャル層２１上に形成されている。
続いて、本実施の形態におけるショットキーバリアダイオード２０の製造方法について説明する。
まず、図９に示すように、実施の形態１の半導体基板１０の製造方法にしたがって、図１に示す半導体基板１０を製造する（ステップＳ１〜Ｓ６）。なお、本実施の形態では、導電性の異種基板１１を準備している。
次に、図９に示すように、半導体基板１０上にエピタキシャル層２１を形成する（ステップＳ７）。本実施の形態では、半導体基板１０を構成する窒化物層１２の主面１２ａ上にエピタキシャル層２１を形成している。
このステップＳ７では、たとえばＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）よりなるエピタキシャル層２１を形成する。エピタキシャル層２１は、１層であっても、複数層であってもよい。
また、半導体基板１０を構成する窒化物層１２と、同じ組成のエピタキシャル層２１を形成することが好ましい。この場合、格子不整合などの問題を緩和することができるので、特性を向上したエピタキシャル層２１を形成することができる。
エピタキシャル層２１を形成する方法は特に限定されず、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。これにより、半導体基板１０と、半導体基板１０上に形成されたエピタキシャル層２１とを備えたエピタキシャルウエハを製造することができる。
次に、半導体基板１０においてエピタキシャル層２１が形成された面と反対側の面、つまり異種基板１１側に電極２２を形成する。電極２２として、たとえばオーミック電極を形成する。次に、エピタキシャル層２１上に、ショットキー電極２３を形成する（ステップＳ８）。ショットキー電極２３および電極２２の形成方法は特に限定されず、たとえば蒸着法などにより形成される。
以上のステップＳ１〜Ｓ８により、図８に示すショットキーバリアダイオード２０を製造することができる。
以上説明したように、本実施の形態における半導体デバイスとしてのＳＢＤ２０の製造方法およびＳＢＤ２０によれば、低抵抗の窒化物層１２を備えた半導体基板上にエピタキシャル層２１を形成しているので、チップ構造が複雑になることを抑制し、かつ耐圧の低下を抑制することができるなど、品質を向上したＳＢＤ２０を実現することができる。
特に、半導体基板１０を構成する窒化物層１２の比抵抗が１０Ω・ｃｍ以下の場合、ＳＢＤ２０の品質を効果的に向上することができる。
なお、本実施の形態では、半導体デバイスとしてＳＢＤを例に挙げて説明したが、本発明の半導体デバイスはＳＢＤに限定されず、ＬＥＤ（Light Emitting Diode：発光ダイオード）、ＬＤ（Laser Diode：レーザダイオード）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）、ＪＦＥＴ（Junction Field-Effect Transistor：接合電界効果トランジスタ）、ｐｎダイオード、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などにも適用することができる。
［実施例１］
本実施例では、７００℃を超える温度で熱処理することにより、抵抗を下げることの効果について調べた。
（本発明例１〜２２）
本発明例１〜２２は、基本的には実施の形態１の半導体基板の製造方法にしたがって製造した。
具体的には、まず、窒化物基板１５を準備するステップＳ１として、図３に示すように、主面１５ａおよび裏面１５ｂが研磨により鏡面とされ、かつ酸素をドーピングした直径が２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ基板を準備した。このＧａＮ基板の比抵抗は１Ω・ｃｍ以下、キャリア濃度は１×１０17ｃｍ-3以上であった。また、主面１５ａはＧａ原子面であり、裏面１５ｂはＮ原子面であった。
次に、イオン注入するステップＳ２として、準備したＧａＮ基板の裏面１５ｂ（Ｎ原子面）に水素イオンを注入した。水素イオンの注入は、加速電圧１８０ｋｅＶで行ない、ドーズ量は下記の表１に示すように１×１０17ｃｍ-2以上８×１０17ｃｍ-2以下とした。なお、ドーズ量は、水素イオンが注入された領域において最大である濃度とした。本発明例１〜２２では、Ｎ原子面からの深さＨ１５（図４参照）が約１μｍの領域において、注入された水素イオンのドーズ量が最大であった。
その後、水素イオンを注入したＧａＮ基板の裏面１５ｂ（Ｎ原子面）を洗浄した。次いで、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより、裏面１５ｂを清浄面とした。ＧａＮ基板の裏面１５ｂを清浄するためのプラズマ発生条件は、ＲＦパワー１００Ｗ、Ａｒガス流量５０ｓｃｃｍ（標準状態における気体が１分間に流れる体積（ｃｍ3／分））、圧力６．７Ｐａであった。
次に、異種基板を準備するステップＳ３では、Ｓｉ基板を熱酸化させて表面に厚さ１００ｎｍのＳｉＯ2層を形成した異種基板１１、つまり図５に示すようにＳｉＯ2層（層１４）が形成されたＳｉ基板（基板１３）を準備した。この異種基板１１の主面１１ａを、ドライエッチング装置によりＡｒガス中で放電させて得られるプラズマにより清浄面とした。異種基板１１の主面１１ａを清浄するためのプラズマ発生条件は、ＧａＮ基板の裏面１５ｂと同じ条件とした。
次に、窒化物基板の裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板１６を形成するステップＳ４として、清浄面同士、つまりＧａＮ基板の裏面１５ｂ（Ｎ原子面）と、ＳｉＯ2層が形成されたＳｉ基板（異種基板１１）の主面１１ａとを、大気中で貼り合わせた。これにより、図６に示す貼り合わせ基板１６を得た。
次に、窒化物基板の一部を剥離するステップＳ５として、貼り合わせ基板を、Ｎ2ガス雰囲気中で３００℃〜５００℃で、２〜５時間熱処理した。これにより、貼り合わせ強度を高めるとともに、ＧａＮ基板を裏面１５ｂから約１μｍの深さＨ１５の領域で分離した。つまり、イオン注入するステップＳ２においてＧａＮ基板においてドーズ量が最大の領域において、ＧａＮ基板の一部を分離した。これにより、図７に示すように、窒化物層１７として、厚さが約１μｍのＧａＮ層を有する貼り合わせ基板（積層基板）を得た。
次に、熱処理するステップＳ６では、ＧａＮ層を有する貼り合わせ基板（積層基板）を、熱処理装置を用いて、下記の表１に示す条件で熱処理を行なった。つまり、１気圧（１０１３ｈＰａ）で、下記の表１に記載の雰囲気ガス中で、１０℃／分の昇温速度により下記の表１に記載の７００℃を超える温度で、下記の表１に記載の５分以上１８０分以下の時間保持した。
以上のステップＳ１〜Ｓ６を実施することにより、図１に示す本発明例１〜２２の半導体基板１０を製造した。
（比較例１、２）
比較例１、２の半導体基板の製造方法は、基本的には本発明例１〜２２の半導体基板の製造方法と同様であったが、熱処理するステップＳ６において７００℃で熱処理を行なった点において異なっていた。
（比較例３）
比較例３の半導体基板の製造方法は、基本的には本発明例１〜２２の半導体基板の製造方法と同様であったが、熱処理するステップＳ６を実施しなかった点において異なっていた。
（測定方法）
本発明例１〜２２および比較例１〜３の半導体基板のＧａＮ層について、四探針法及びホール測定法により比抵抗を求めた。その結果を下記の表１に示す。
Figure 2010192872
（測定結果）
表１に示すように、７００℃を超える温度で熱処理するステップＳ６を実施した本発明例１〜２２の半導体基板を構成する窒化物層としてのＧａＮ層は、０．００７Ω・ｃｍ以上８Ω・ｃｍ以下の低い比抵抗を有していた。
一方、７００℃で熱処理した比較例１および２の半導体基板を構成するＧａＮ層は、１２Ω・ｃｍの比抵抗を有し、本発明例１〜２２よりも大きな比抵抗であった。また熱処理を行なわなかった比較例３の半導体基板を構成するＧａＮ層は、１００Ω・ｃｍ以上の測定可能な比抵抗を超えた大きな比抵抗を有していた。
このことから、７００℃を超える温度で熱処理することにより、半導体基板を構成する窒化物層の比抵抗を下げることができることが確認できた。なお、本実施例では、窒化物層としてＧａＮ層を例に挙げて説明したが、本発明者は窒化物基板を用いると、同様の比抵抗を有する窒化物層を備えた半導体基板を製造できるという知見を得ている。
また、熱処理するステップＳ６においてアンモニアを含む雰囲気で行なった本発明例１４〜１６、１８〜２０では、半導体基板を構成するＧａＮ層のＮ原子の抜けが抑制されたため、Ｇａ原子のみが現れるＧａドロップレットがなかった。また、アンモニアを含まず、Ｎ原子を含む雰囲気で行なった本発明例１〜１３、２１、２２では、ＧａＮ層の表面の一部にＮ原子の抜けがあり、表面の一部にＧａドロップレットがあった。さらに、Ｎ原子を含まない雰囲気で行なった本発明例１７では、ＧａＮの表面のほとんどにＮ原子の抜けがあり、表面の大部分にＧａドロップレットがあった。しかし、Ｎ原子を含まない雰囲気で熱処理する場合には、熱処理時間を短くすることにより、Ｇａドロップレットを抑制することが可能であるという知見を本発明者は得ている。
このことから、Ｎ原子を含む雰囲気で熱処理をすることにより、窒化物層の表面状態を良好に保つことができることがわかった。特に、窒化物層の表面を良好に保つためには、アンモニアを含む雰囲気で熱処理をすることが有効であることがわかった。
また、イオンを注入するステップＳ２で１×１０17ｃｍ-2以上のドーズ量を注入することより、剥離するステップＳ５で容易に剥離することがわかった。また、イオンを注入するステップＳ２で１×１０18ｃｍ-2以下のドーズ量を注入することより、イオン注入時に剥離することを抑制できることがわかった。つまり、イオンを注入するステップＳ２では、１×１０17ｃｍ-2以上１×１０18ｃｍ-2以下のドーズ量を注入することより、異種基板と、異種基板上に形成された窒化物層とを備えた貼り合わせ基板を容易に作製できることがわかった。
［実施例２］
本実施例では、エピタキシャル層を形成するためのエピタキシャル層形成装置で熱処理をするステップＳ６を行なうことの効果について調べた。
（本発明例２３〜２５）
本発明例２３〜２５の半導体基板の製造方法は、基本的には本発明例１〜２２の半導体基板の製造方法と同様であったが、本発明例１〜２２はＯＭＶＰＥ装置でない熱処理装置で行なったのに対して、本発明例２３〜２５はＯＭＶＰＥ装置で行なった点において異なっていた。なお、詳細な条件は、下記の表２に示す。
（測定方法）
本発明例２３〜２５のＧａＮ層について、実施例１と同様に、四探針法及びホール測定法により比抵抗を求めた。その結果を下記の表２に示す。
Figure 2010192872
（測定結果）
表１および表２に示すように、ＯＭＶＰＥ装置内で７００℃を超える温度で熱処理をした本発明例２３〜２５は、比較例１〜３よりも、半導体基板を構成する窒化物層の比抵抗を低減することができた。このことから、エピタキシャル層を形成するための装置であるＯＭＶＰＥ装置で熱処理をするステップＳ６を実施しても、半導体基板を構成する窒化物層の比抵抗を低減できることがわかった。このため、エピタキシャル層を形成するためのエピタキシャル層形成装置と同じ装置内で熱処理をするステップＳ６を実施することにより、半導体基板を構成する窒化物層の比抵抗を低減できるので、エピタキシャルウエハおよび半導体デバイスを形成する場合には、工程数を減らすことができることが確認できた。
［実施例３］
本実施例では、熱処理するステップＳ６において、熱処理温度までの昇温速度の効果について調べた。
（本発明例２６、２７）
本発明例２６、２７の半導体基板の製造方法は、基本的には本発明例２３〜２５の半導体基板の製造方法と同様であったが、本発明例２３〜２５の昇温時間は１０℃／分であったのに対して、本発明例２６、２７の昇温時間は２０℃／分であった点において異なっていた。なお、詳細な条件は、下記の表３に示す。
（測定方法）
本発明例２６、２７のＧａＮ層について、実施例１と同様に、四探針法及びホール測定法により比抵抗を求めた。その結果を下記の表３に示す。
Figure 2010192872
（測定結果）
表１および表３に示すように、ＯＭＶＰＥ装置内で７００℃を超える温度で熱処理をした本発明例２６、２７は、比較例１〜３よりも、半導体基板を構成する窒化物層の比抵抗を低減することができた。
また、表２および表３に示すように、昇温速度が２０℃／分の本発明例２６および２７は、昇温速度が１０℃／分の本発明例２３、２４に比べて、比抵抗をさらに低減できた。実施例２および実施例３によれば、好ましくは１０分／℃以上、より好ましくは２０分／℃以上で熱処理温度まで昇温して、熱処理する（ステップＳ６）ことにより、半導体基板を構成する窒化物層の比抵抗をより低減できることが確認できた。
［実施例４］
本実施例では、比抵抗の小さな窒化物層を備えた半導体基板を用いて半導体デバイスを作製することの効果について調べた。
（本発明例２８）
本発明例２８では、基本的には実施の形態２の半導体デバイスの製造方法にしたがって半導体デバイスとして図８に示すＳＢＤ２０を作製した。
具体的には、まず、半導体基板を製造した。本発明例２８で用いる半導体基板の製造方法は、基本的には本発明例７の半導体基板と同様に製造したが、異種基板１１としてＳｉＯ2層を形成していないＭｏ基板を用いた点においてのみ異なっていた。本発明例２８の半導体基板１０の比抵抗は、８Ω・ｃｍであった。
次に、エピタキシャル層２１を形成するステップＳ７として、半導体基板１０を構成するＧａＮ層上に、ＯＭＶＰＥ法により、エピタキシャル層２１を形成した。エピタキシャル層２１は、７×１０15ｃｍ-3のキャリア濃度を有し、５μｍの厚みを有するｎ型ＧａＮ層であった。
次に、電極を形成するステップＳ８では、半導体基板１０を構成するＭｏ基板の裏面に電極２２を形成し、エピタキシャル層２１上にショットキー電極２３を形成した。ショットキー電極２３は、金膜を抵抗加熱蒸着法により形成した。ショットキー電極２３は、直径が２００μｍの円形電極であった。
なお、電極２２およびショットキー電極２３それぞれの形成に先立って、蒸着前に、Ｍｏ基板の裏面を保護した後、ＨＣｌ（塩酸）水溶液（塩酸１：純水１）を用いて、エピタキシャル層２１の表面および半導体基板１０の裏面（異種基板１１）の処理を室温で１分間行った。
（本発明例２９）
本発明例２９のＳＢＤは、基本的には本発明例２８のＳＢＤの製造方法と同様であったが、ショットキー電極の形状が異なっていた。具体的には、一辺が４５００μｍの正方形のショットキー電極２３を形成し、角部を２０μｍＲで丸めて、逆バイアス時の電界集中を防止した。
（比較例４、５）
比較例４、５のＳＢＤは、基本的には本発明例２８、２９のＳＢＤと同様に製造したが、半導体基板の製造方法が異なっていた。具体的には、熱処理するステップＳ６を実施しなかった。このため、比較例４、５で用いた半導体基板の比抵抗は、１００Ω・ｃｍを超えていた。
（比較例６、７）
比較例６、７のＳＢＤ４０は、基本的には本発明例２８、２９のＳＢＤと同様に製造したが、半導体基板の代わりにサファイア基板４１を用いた点において異なっていた。具体的には、図１０に示すように、サファイア基板４１上にＧａＮよりなるバッファ層４２を形成し、バッファ層４２上にエピタキシャル層２１を形成した。また、サファイア基板４１が絶縁性のため、エピタキシャル層２１上に電極２２を形成した。
（測定方法）
本発明例２８、２９および比較例４〜７のＳＢＤについて、耐圧、電流密度、電流、オン抵抗および順方向電圧をそれぞれ測定した。これらの測定方法は、電流電圧測定により行なった。
（測定結果）
直径が２００μｍの円形（２００μｍφ）のショットキー電極を備えたＳＢＤである本発明例２８では、耐圧が６００Ｖで、電流密度が５００Ａ／ｃｍ2で、電流が０．１５Ａで、オン抵抗が３．３ｍΩで、順方向電圧が１．５Ｖであった。同じ形状のショットキー電極を備えた比較例４では、本発明例２８よりもはるかにオン抵抗が高く、良好なデバイス特性が得られなかった。また、同じ形状のショットキー電極を備えた比較例６では、オン抵抗および順方向電圧が本発明例２８に比べて高く、耐圧は１００Ｖと非常に低かった。
比較例４で、本発明例２８に比べてオン抵抗が大きくなったのは、半導体基板を構成するＧａＮ層の比抵抗が非常に高いためと考えられる。
比較例６で、オン抵抗および順方向電圧が高くなったのは、オーミック電極がエピタキシャル層２１上に形成されているので、横方向抵抗が大きくなったためと考えられる。また比較例６で、耐圧が低かったのは異種基板上にＧａＮ層を形成していることにより転位密度が大きいためと考えられる。
一辺が４５００μｍの正方形のショットキー電極を備えたＳＢＤである本発明例２９は、２００μｍφの小さなショットキー電極を備えた本発明例２８に比べて、特性の違いが大きくなった。本発明例２９では、ショットキー電極を大きくしても耐圧の低下がほとんど無く、かつ順方向特性も電流密度が５００Ａ／ｃｍ2で、電流が１００Ａ、オン抵抗が５ｍΩ、順方向電圧が１．５Ｖと小面積電極から期待される良好な特性を得た。
また、同じ形状のショットキー電極を備え、かつサファイア基板を備えた比較例７では、印加電圧が５Ｖにおいても電流を５０Ａしか流せなかった。これは、大面積電極では横方向抵抗が一層影響するためと考えられる。
以上のように、本実施例によれば、ＧａＮ層の比抵抗が１０Ω・ｃｍ以下の小さな半導体基板を用いることにより、大電流かつ低オン抵抗かつ高耐圧である、電力デバイス応用として理想的なＳＢＤを実現することができた。
また、ＧａＮ基板を貼り合わせることにより、ＧａＮ基板を用いた場合の特性を有するＳＢＤを製造できるとともに、コストを低減できた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 半導体基板、１１ 異種基板、１２，１７，１８ 窒化物層、１１ａ，１２ａ，１５ａ，１７ａ 主面、１１ｂ，１２ｂ，１５ｂ，１７ｂ 裏面、１３ 基板、１４ 層、１５ 窒化物基板、１６ 貼り合わせ基板、２０，４０ ショットキーバリアダイオード（ＳＢＤ）、２１ エピタキシャル層、２２ 電極、２３ ショットキー電極、４１ サファイア基板、４２ バッファ層。

Claims (7)

  1. 主面と、前記主面と反対側の裏面とを有する窒化物基板を準備する工程と、
    前記窒化物基板の前記裏面に、軽元素のイオンを注入する工程と、
    前記窒化物基板の前記裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する工程と、
    前記貼り合せ基板から前記窒化物基板の一部を剥離する工程と、
    ７００℃を超える温度で熱処理する工程とを備えた、半導体基板の製造方法。
  2. 前記熱処理する工程では、１５００℃以下の温度で熱処理する、請求項１に記載の半導体基板の製造方法。
  3. 前記熱処理する工程では、窒素原子を含む雰囲気で行なう、請求項１または２に記載の半導体基板の製造方法。
  4. 前記イオンを注入する工程では、１×１０17ｃｍ-2以上１×１０18ｃｍ-2以下のドーズ量を注入する、請求項１〜３のいずれか１項に記載の半導体基板の製造方法。
  5. 請求項１〜４のいずれか１項に記載の半導体基板の製造方法により半導体基板を製造する工程と、
    前記半導体基板上にエピタキシャル層を形成する工程と、
    前記エピタキシャル層上に電極を形成する工程とを備えた、半導体デバイスの製造方法。
  6. 異種基板と、
    前記異種基板上に形成された窒化物層とを備え、
    前記窒化物層の比抵抗は１０Ω・ｃｍ以下である、半導体基板。
  7. 請求項６に記載の半導体基板と、
    前記半導体基板上に形成されたエピタキシャル層と、
    前記エピタキシャル層に形成された電極とを備えた、半導体デバイス。
JP2009265262A 2009-01-23 2009-11-20 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス Withdrawn JP2010192872A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009265262A JP2010192872A (ja) 2009-01-23 2009-11-20 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
US12/943,545 US20110121311A1 (en) 2009-01-23 2010-11-10 Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009013383 2009-01-23
JP2009265262A JP2010192872A (ja) 2009-01-23 2009-11-20 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス

Publications (1)

Publication Number Publication Date
JP2010192872A true JP2010192872A (ja) 2010-09-02

Family

ID=42818531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009265262A Withdrawn JP2010192872A (ja) 2009-01-23 2009-11-20 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス

Country Status (2)

Country Link
US (1) US20110121311A1 (ja)
JP (1) JP2010192872A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135019A (ja) * 2009-12-25 2011-07-07 Sumitomo Electric Ind Ltd 複合基板
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2017112324A (ja) * 2015-12-18 2017-06-22 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130040531A (ko) * 2011-10-14 2013-04-24 삼성코닝정밀소재 주식회사 접합 기판 및 그 제조방법
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
US9466758B2 (en) * 2012-07-25 2016-10-11 Ananda H. Kumar Composite substrates of silicon and ceramic
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135019A (ja) * 2009-12-25 2011-07-07 Sumitomo Electric Ind Ltd 複合基板
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2017112324A (ja) * 2015-12-18 2017-06-22 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Also Published As

Publication number Publication date
US20110121311A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2010192872A (ja) 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP6602976B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
WO2010131572A1 (ja) 半導体装置
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
US8367510B2 (en) Process for producing silicon carbide semiconductor device
JP6070846B2 (ja) 半導体装置の製造方法および半導体装置
JP4956783B2 (ja) 炭化珪素半導体装置の製造方法
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
JP2011243968A (ja) 複合基板の製造方法
JP6352073B2 (ja) ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2013211496A (ja) 炭化珪素半導体素子の製造方法
JP5684043B2 (ja) 半導体装置とその製造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
US20110309376A1 (en) Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2009231550A (ja) 半導体装置の製造方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP5262201B2 (ja) 半導体装置の製造方法
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP4827829B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130205