KR20130078983A - 박막 접합 기판 및 그 제조방법 - Google Patents
박막 접합 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130078983A KR20130078983A KR1020120000183A KR20120000183A KR20130078983A KR 20130078983 A KR20130078983 A KR 20130078983A KR 1020120000183 A KR1020120000183 A KR 1020120000183A KR 20120000183 A KR20120000183 A KR 20120000183A KR 20130078983 A KR20130078983 A KR 20130078983A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- buffer layer
- crystalline
- bonded substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 161
- 239000010409 thin film Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000872 buffer Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 78
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 125000005842 heteroatom Chemical group 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 21
- 239000007789 gas Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 239000011787 zinc oxide Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 239000002243 precursor Substances 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 박막 접합 기판에서 발생하는 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이를 제어하여 LED 공정 후의 크랙 현상을 감소시킴으로써, 수직형 LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되고, 상기 결정질 박막과의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 박막과 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층(buffer layer)을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되고, 상기 결정질 박막과의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 박막과 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층(buffer layer)을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.
Description
본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 박막 접합 기판에서 발생하는 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이를 제어하여 LED 공정 후의 크랙 현상을 감소시킴으로써, 수직형 LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 그리고 Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용이 매우 비싸지는데, 이는, GaN 기판과, GaAs 기판 및 InP 기판의 제조 방법의 차이에 유래한다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 이 경우 GaN 결정질 벌크로부터 층 전이(layer transfer) 공정을 통해 접합 기판을 제조하게 된다. 이러한 층 전이 공정에는 이온 주입을 통한 박막 분리 방법이 제안되었다. 이 방법은 이종 기판과 접합될 GaN 결정질 벌크의 일면에 수소, 헬륨 또는 질소 이온을 조사를 통해 주입시켜 이온 주입층 즉, 손상층을 형성하고, 손상층이 형성된 GaN 결정질 벌크를 이종 기판에 직접 접합 및 열처리 후 손상층 상의 GaN 결정질 벌크를 분리시켜 GaN 박막 접합 기판을 제조하였다.
하지만, 이러한 층 전이 공정을 적용하여 제조한 박막 접합 기판에서는 두 기판의 서로 다른 격자 부정합 및 열팽창 계수 차이에 기인한 스트레스로 인해 기판이 파손될 수 있다. 특히, GaN 박막 접합 기판을 모 기판으로 진행하는 LED 공정은 고온에서 진행되는데, 접합된 두 기판 간의 격자 상수 및 열팽창 계수 차이로 인해, 도 1의 종래기술에 따른 박막 접합기판을 LED 공정의 모 기판으로 사용 시 LED 성장 후 기판의 표면에 대한 광학 및 전자 현미경 사진에서 보여지는 바와 같이, LED 성장 후 기판의 표면에 크랙(crack) 현상이 매우 심하게 발생된 것을 확인할 수 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 박막 접합 기판에서 발생하는 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이를 제어하여 LED 공정 후의 크랙 현상을 감소시킴으로써, 수직형 LED 공정의 모 기판으로서 보다 안정적으로 적용시킬 수 있는 박막 접합 기판 및 그 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되고, 상기 결정질 박막과의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 박막과 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층(buffer layer)을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.
여기서, 상기 버퍼층은 투명한 도전성 물질로 이루어질 수 있다.
또한, 상기 버퍼층은 ZnO 또는 GZO로 이루어질 수 있다.
아울러, 상기 버퍼층은 10㎚ 내지 10㎛ 두께로 형성될 수 있다.
게다가, 상기 결정질 박막은 GaN으로 이루어지고, 상기 이종 기판은 Si, Glass, GaAs, Ge, AlN, poly-AlN 및 ZnO 중 어느 하나로 이루어질 수 있다.
한편, 본 발명은 결정질 벌크 및 상기 결정질 벌크와 화학 조성이 다른 이종 기판을 층 전이 공정을 통해 서로 접합하여 박막 접합 기판을 제조하는 방법에 있어서, 상기 결정질 벌크와 접합되는 상기 이종 기판의 접합면에 상기 결정질 벌크와의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 벌크와 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층을 증착하는 버퍼층 증착단계; 상기 버퍼층을 경계면으로 하여 상기 결정질 벌크와 상기 이종 기판을 접합하는 접합단계; 및 상기 결정질 벌크의 일부를 분리시켜 상기 버퍼층 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법을 제공한다.
여기서, 상기 버퍼층 증착단계에서는 투명한 도전성 물질을 상기 버퍼층으로 증착시킬 수 있다.
또한, 상기 버퍼층 증착단계에서는 ZnO 또는 GZO을 상기 버퍼층으로 증착시킬 수 있다.
이때, 상기 GZO를 상기 버퍼층으로 증착시킬 경우 Ga의 함량은 0~15wt%로 조절할 수 있다.
아울러, 상기 버퍼층 증착단계에서는 10㎚ 내지 10㎛ 두께로 상기 버퍼층을 증착시킬 수 있다.
게다가, 상기 버퍼층 증착단계에서는 상압화학기상증착(APCVD), 유기금속화학증착(MOCVD), 전자건증착(e-beam evaporator) 및 스퍼터링 중 어느 하나의 방법을 통해 상기 버퍼층을 증착시킬 수 있다.
또한, 상기 박막 접합 기판은 수직형 LED 제작 공정의 모 기판으로 사용될 수 있다.
이때, 상기 버퍼층을 상기 수직형 LED의 투명전극으로 활용하기 위해, 상기 박막 분리단계 완료 후 상기 결정질 박막 상에 LED 구조물을 적층한 다음 상기 이종 기판을 제거하여 상기 버퍼층을 노출시키는 단계를 더 포함할 수 있다.
그리고 상기 접합단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함할 수 있다.
이때, 상기 박막 분리단계에서는 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시킬 수 있다.
본 발명에 따르면, 결정질 박막과 이와 화학 조성이 다른 이종 기판 사이에 버퍼층을 개재시킴으로써, 박막 접합 기판이 수직형 LED 공정의 모 기판으로 적용될 시 크랙 현상을 감소시킬 수 있고, 이를 통해, 수직형 LED의 제조 수율을 향상시킬 수 있다.
또한, 본 발명에 따르면, 버퍼층이 베리어층(barrier layer)으로서의 역할을 함으로써, 고온에서 결정질 박막과 이종 기판의 반응을 방지할 수 있다.
또한, 본 발명에 따르면, 박막 접합 기판을 구성하는 버퍼층을 수직형 LED의 투명전극으로 활용할 수 있고, 이를 통해, LED 공정의 공정시간을 단축시키고 제조단가를 낮출 수 있다.
도 1은 종래기술에 따른 박막 접합기판을 LED 공정의 모 기판으로 사용 시 LED 성장 후 표면에 크랙 현상이 매우 심하게 발생됨을 보여주는 광학 및 전자 현미경 사진.
도 2는 본 발명의 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 3은 본 발명의 실시 예에 따라 상압화학기상증착 설비를 이용하여 Si 기판 상에 ZnO를 증착한 후 SEM으로 촬영한 이미지.
도 4는 본 발명의 실시 예에 따라 제조된 박막 접합 기판을 수직형 LED 공정의 모 기판으로 적용하는 공정을 보여주는 공정 단면도.
도 2는 본 발명의 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 3은 본 발명의 실시 예에 따라 상압화학기상증착 설비를 이용하여 Si 기판 상에 ZnO를 증착한 후 SEM으로 촬영한 이미지.
도 4는 본 발명의 실시 예에 따라 제조된 박막 접합 기판을 수직형 LED 공정의 모 기판으로 적용하는 공정을 보여주는 공정 단면도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 박막 접합 기판 및 그 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 2에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 접합 기판(100)은, 결정질 박막(110)의 강도 보강을 위해, 결정질 박막(110)과 화학 조성이 다른 이종 기판(130)을 접합시킨 기판으로, 결정질 박막(110), 이종 기판(130) 및 버퍼층(120)을 포함하여 형성된다.
결정질 박막(110)은 이종 기판(140) 상에 접합된다. 여기서, 결정질 박막(110)은 버퍼층(buffer layer)(120)을 매개로 이종 기판(130)과 접합되는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다. 본 발명의 실시 예에서, 결정질 박막(110)은 질화물, 예컨대, Ⅲ-Ⅴ족 화합물인 GaN로 이루어질 수 있다. 이러한 결정질 박막(110)은 이와 격자 정합성이 높은 물질로 이루어진 하지 기판에 HVPE법, MOCVD법, HDC법 등의 성장법을 통해 성장 및 형성되거나 이들 방법을 통해 성장된 결정질 벌크로부터 이온 컷(Ion-cut) 등의 층 전이(layer transfer)를 통해 이종 기판(130) 상에 형성될 수 있는데, 이에 대해서는 하기의 박막 접합 기판 제조방법에서 보다 상세히 설명하기로 한다.
이종 기판(130)은 버퍼층(120)을 매개로 결정질 박막(110)과 접합된다. 이러한 이종 기판(130)은 결정질 박막(110)과는 화학 조성이 다른 물질로 이루어진다. 예를 들어, 이종 기판(130)은 실리콘(Si) 기판으로 이루어질 수 있고, 이 외에도 Glass, GaAs, Ge, AlN, poly-AlN 및 ZnO 중 어느 하나로도 이루어질 수 있다. 이러한 이종 기판(130)은 결정질 박막(110)의 강도 보강을 위해 이를 지지하는 기판으로서의 역할을 하게 된다. 여기서, 본 발명의 실시 예에 따른 박막 접합 기판(100)이 수직형 LED의 모 기판으로 적용될 경우 버퍼층(120)을 수직형 LED의 투명전극으로 활용하기 위해 제거되어 버퍼층(120)의 표면을 노출시킬 수 있다.
버퍼층(120)은 결정질 박막(110)과 이종 기판(130) 사이에 개재 혹은 배치된다. 이때, 버퍼층(120)은 이를 이루는 물질을 결정질 박막(110) 또는 이종 기판(130)의 접합면에 증착시켜 형성될 수 있는데, 구체적으로는 상압화학기상증착(APCVD), 유기금속화학증착(MOCVD), 전자건증착(e-beam evaporator) 및 스퍼터링 중 어느 하나의 방법에 의해 증착 및 형성될 수 있다. 그리고 이 경우, 접합의 용이성을 위해, 결정질 박막(110)과 이종 기판(130)의 접합면 모두에 버퍼층(120)을 이루는 물질을 증착시킨 후 결정질 박막(110)과 이종 기판(130)을 접합시킬 수도 있다.
이러한 버퍼층(120)은 결정질 박막(110)과 이종 기판(130) 접합 시 이들의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이로 인한 변형을 제어하여 결정질 박막(110)과 이종 기판(130) 간에 발생되는 스트레스를 완화시키는 역할을 하고, 나아가, 결정질 박막(110)에 스트레스로 인한 크랙(crack) 발생을 방지하는 역할을 한다. 또한, 버퍼층(120)은 고온에서 이루어지는 접합 공정에서 결정질 박막(110)과 이종 기판(130)의 반응을 방지하는 베리어층(barrier layer)으로서의 역할을 한다.
이를 위해, 버퍼층(120)은 결정질 박막(110)과의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 결정질 박막(110)과 이종 기판(130) 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 것이 바람직한데, 특히, 결정질 박막(110)과의 격자 부정합이 2.0% 이하인 물질로 이루어지는 것이 바람직하다.
그리고 상술한 바와 같이, 버퍼층(120)은 수직형 LED의 투명전극으로도 활용될 수 있는 바, 버퍼층(120)은 투명한 도전성 물질로 이루어지는 것이 바람직하다.
이와 같이, 결정질 박막(110)과의 격자 부정합이 2.0% 이하이고, 투명한 도전성 물질로 이루어진 후보군 중 버퍼층(120)은 ZnO 또는 GZO(Ga doped ZnO)로 이루어질 수 있다. 여기서, GZO는 결정질 박막(110)과의 격자 부정합이 2.0% 이하이고, 4.3×10-6/K ~ 5.6×10-6/K 범위의 열팽창 계수를 갖는 고투과성, 고도전성을 나타내는 물질로, 이종 기판(130) 제거 후 수직형 LED의 투명전극으로의 사용이 가능하다.
이러한 버퍼층(120)은 10㎚ 내지 10㎛ 두께로 형성될 수 있다.
이와 같이, 결정질 박막(110)과 이종 기판(130) 사이에 버퍼층(120)이 형성되면, 결정질 박막(110)과 이종 기판(130) 간의 열 변형 특성을 상호 보완 즉, 결정질 박막(110)과 이종 기판(130) 간의 상이한 열 변형 거동을 완충시켜, 열 변형 미스매치(mismatch)에 기인한 스트레스로부터 발생되는 크랙(crack)이나 휨의 문제를 방지할 수 있고, 이를 통해, 수직형 LED 공정에도 안정적으로 적용시킬 수 있으며, 버퍼층(120) 자체를 수직형 LED의 투명전극으로 활용할 수 있어, LED 공정의 공정시간을 단축시키고 제조단가를 낮춰 가격 경쟁력을 확보할 수 있다.
이하, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법에 대하여 설명하기로 한다. 여기서, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법은 도 2를 참조하여 설명한다.
본 발명의 실시 예에 따른 박막 접합 기판 제조방법은, 버퍼층 증착단계, 접합단계 및 박막 분리단계를 포함한다.
먼저, 버퍼층 증착단계는 결정질 벌크와 접합되는 이종 기판(130)의 접합면에 결정질 벌크와의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 결정질 벌크와 이종 기판(130) 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층(120)을 증착하는 단계이다. 여기서, 결정질 벌크는 층 전이(layer transfer)를 통해 이종 기판(130) 상에 결정질 박막(110)을 분리시키는 기판으로, Ⅲ-Ⅴ족 화합물인 GaN로 이루어질 수 있다. 그리고 이종 기판(130)으로는 실리콘(Si) 기판을 사용할 수 있으나 이에 한정하지 않는다.
버퍼층(120)으로는 결정질 박막(110)과의 격자 부정합이 2.0% 이하인 물질 중 고투과성 및 고도전성을 갖는 물질 즉, 투명한 도전성 물질인 ZnO 또는 GZO(Ga doped ZnO)을 사용할 수 있다.
버퍼층 증착단계에서는 이러한 버퍼층(120)을 10㎚ 내지 10㎛ 두께로 증착시키는 것이 바람직한데, 이를 위해, 도 3의 SEM 이미지와 같이, 상압화학기상증착(APCVD) 반응을 통해 상압 조건에서 이종 기판(130)의 표면에 버퍼층(120)을 증착시킬 수 있다. 이 외에도 유기금속화학증착(MOCVD), 전자건증착(e-beam evaporator) 및 스퍼터링 중 어느 하나의 방법을 통해서도 버퍼층(120)을 증착시킬 수 있다.
여기서, 상압화학기상증착 반응 공정은 예컨대, 기판 장입단계, 기판 가열단계, 전구체 가스 분사단계 및 산화제 가스 분사단계 순으로 진행될 수 있다.
먼저, 기판 장입단계는 상압화학기상증착 반응이 진행되는 공정 챔버(미도시) 내부에 기판을 장입하여 정 위치시키는 단계이다. 이때, 기판은 이종 기판(130)이 된다.
다음으로, 기판 가열단계는 공정 챔버(미도시) 내부로 장입된 이종 기판(130)을 가열하는 단계이다. 기판 가열단계에서는 공정 온도가 300~500℃을 나타내도록 가열할 수 있다.
다음으로, 전구체 가스 분사단계는 버퍼층(120)을 이루는 산화아연(ZnO)계 박막을 증착하기 위해 아연(Zn) 전구체 가스를 이종 기판(130)이 장입되어 있는 공정 챔버(미도시) 내부로 분사하는 단계이다. 여기서, 전구체 가스는 질소, 헬륨, 아르곤과 같은 비활성 가스로 이루어진 캐리어 가스에 의해 공정 챔버(미도시) 내부로 운반될 수 있다.
마지막으로, 산화제 가스 분사단계는 전구체 가스와의 상압화학기상증착 반응을 위해 산화제 가스를 공정 챔버(미도시) 내부로 분사하는 단계이다. 여기서, 산화제는 O3, H2O, H2O3 및 R-OH로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상의 조합으로 이루어질 수 있다.
이때, 전구체 가스 분사단계와 산화제 가스 분사단계는 동시에 진행될 수 있는데, 이 경우 공정 챔버(미도시) 내부로 유입되기 전 미리 혼합되는 것을 방지하기 위해 각각의 가스 공급 경로는 다르게 제어하는 것이 바람직하다. 그리고 화학 반응을 활성화시키기 위해 전구체 가스와 산화제 가스를 미리 가열하여 공급할 수 있다.
한편, 버퍼층(120)을 GZO로 구성할 경우 Ga를 상압화학기상증착 반응 공정 진행 중에 공정 챔버(미도시) 내부로 투입하여 도핑하거나 상압화학기상증착 반응 공정을 통해 ZnO를 증착한 후 이온 주입 등의 방법을 통해 Ga를 도핑할 수 있는데, 이때, Ga의 함량을 0~15wt%로 조절할 수 있다.
한편, 버퍼층 증착단계 진행에 앞서, 이종 기판(130)에 대한 결정질 벌크의 층 전이(layer transfer) 공정을 진행하기 위해, 결정질 벌크로부터 결정질 박막(110)을 분리 가능하도록 하는 이온 주입단계를 진행할 수 있다. 이온 주입단계에서는 결정질 벌크의 일면, 즉, 이종 기판(130)과 접합되는 접합면으로부터 소정 깊이에 이온을 주입하여 이온 주입층(미도시)을 형성한다. 이때, 예를 들어, 결정질 벌크의 일면으로부터 내측으로 0.1~100㎛ 깊이에 이온을 주입시켜, 그 위치에 이온 주입층(미도시)을 형성시킬 수 있다. 여기서, 이러한 이온 주입층(미도시)은 후속 공정으로 진행되는 박막 분리단계 진행 시 0.1~100㎛ 두께를 갖는 결정질 박막(110) 형성을 위한 분리 공정의 경계면으로 작용하게 된다.
이러한 이온 주입층(미도시) 형성을 위해 주입되는 이온으로는 수소, 헬륨 또는 질소 중 어느 하나를 선택하여 사용할 수 있다. 그리고 이와 같은 이온 주입은 이온 주입장치(미도시)를 사용하여 진행할 수 있다.
더불어, 버퍼층 증착단계 진행에 앞서, 결정질 벌크, 버퍼층(120) 및 이종 기판(130) 간의 접합력 향상을 위해, 결정질 벌크의 접합면에 대한 전 처리단계를 진행하는 것이 바람직하다.
전 처리단계에서는 먼저, 결정질의 접합면의 표면조도를 제어한다. 이 공정에서는 물리, 화학적 방법으로 접합면을 연마(polishing)하거나 별도의 공정을 통해 표면조도가 0.1 내지 10㎚ 수준이 되도록 제어할 수 있다. 예를 들어, 결정질 벌크가 GaN인 경우, 결정질 벌크의 N 표면(질소 원자 표면)을 연마하여 경면으로 형성할 수 있다. 이때, 이 N 표면이 접합면이 되고, 이와 반대측 표면에는 Ga 표면(갈륨 원자 표면)이 나타나게 된다. 그 다음, 접합면을 세정한 후 플라즈마 처리를 통해 접합면의 이물 제거 및 표면을 활성화시킨다.
다음으로, 접합단계는 버퍼층(120)을 경계면으로 하여 결정질 벌크와 이종 기판(130)을 접합하는 단계이다. 접합단계에서는 결정질 벌크, 버퍼층(120) 및 이종 기판(130)에 열과 압력을 주거나 열 또는 압력만 주어 접합한다. 이때, 필요한 경우, 접합단계가 완료된 후, 열처리 공정을 추가로 진행한 다음 서냉시킬 수 있다.
마지막으로, 박막 분리단계는 결정질 벌크의 내부에 형성되어 있는 이온 주입층을 경계면으로 하여 결정질 벌크를 분리시키는 단계이고, 이를 통해, 버퍼층(120) 상에 결정질 벌크로부터 분리된 결정질 박막(110)을 형성하는 단계이다. 이때, 박막 분리단계에서는 결정질 벌크를 분리시키기 위해 열처리 방법이나 절단 방법을 사용할 수 있다. 여기서, 열처리 방법은 이온 주입층(미도시)이 결정질 벌크 내부 중 상대적으로 얕은 위치에 형성된 경우 유용할 수 있다. 이러한 열처리 방법은 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크를 분리시킬 수 있는 방법으로, 이종 기판(130)에 접합된 결정질 벌크를 열처리하면, 이온 주입층(미도시)이 취화(embrittlement)되고, 그 부분에서 결정질 박막(110)을 남긴 채 결정질 벌크가 분리 혹은 분할된다. 이때, 열처리 온도는 주입되는 이온의 특성에 따라 300~600℃로 조절될 수 있다.
한편, 절단 방법은 이온 주입층(미도시)이 결정질 벌크 내부에서 상대적으로 깊은 위치에 형성된 경우 유용할 수 있다. 절단 방법도 열처리 방법과 마찬가지로, 우수한 정밀도를 구현할 수 있고, 용이하게 실시할 수 있으며, 확실하게 결정질 벌크를 분리시킬 수 있는 방법이다.
이와 같이, 열처리 또는 절단 중 어느 한 방법을 통해 결정질 벌크를 분리시키면, 결정질 박막(110), 버퍼층(120) 및 이종 기판(130)으로 이루어진 박막 접합 기판(100)의 제조가 완료된다.
여기서, 도 4에 도시한 바와 같이, 본 발명의 실시 예에 따라 제조된 박막 접합 기판(100)은 수직형 LED 공정의 모 기판으로 적용될 수 있다. 이를 위해, 박막 접합 기판(100)에 수직형 LED 구조물(10)을 적층한 다음 이종 기판(130)을 예컨대, 습식 에칭을 통해 제거하고, 이를 통해, 버퍼층(120)을 노출시켜, 수직형 LED 구조물(10)의 투명전극으로 버퍼층(120)을 활용할 수 있다. 이러한 버퍼층(120)에는 수직형 LED 구조물을 구성하는 금속 전극이 접합될 수 있다.
이와 같이, 박막 접합 기판(100)을 구성하는 버퍼층(120)을 수직형 LED의 투명전극으로 활용하면, LED 공정의 공정시간을 단축시키고 제조단가를 낮출 수 있다. 그리고 이러한 버퍼층(120)을 통해 박막 접합 기판(100)의 크랙 현상이 감소되므로, 궁극적으로, 수직형 LED의 제조 수율을 향상시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 접합 기판 110: 결정질 박막
120: 버퍼층 130: 이종 기판
10: LED 구조물
120: 버퍼층 130: 이종 기판
10: LED 구조물
Claims (15)
- 결정질 박막;
상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및
상기 결정질 박막과 상기 이종 기판 사이에 개재되고, 상기 결정질 박막과의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 박막과 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층(buffer layer);
을 포함하는 것을 특징으로 하는 박막 접합 기판.
- 제1항에 있어서,
상기 버퍼층은 투명한 도전성 물질로 이루어지는 것을 특징으로 하는 박막 접합 기판.
- 제2항에 있어서,
상기 버퍼층은 ZnO 또는 GZO로 이루어지는 것을 특징으로 하는 박막 접합 기판.
- 제1항에 있어서,
상기 버퍼층은 10㎚ 내지 10㎛ 두께로 형성되는 것을 특징으로 하는 박막 접합 기판.
- 제1항에 있어서,
상기 결정질 박막은 GaN으로 이루어지고, 상기 이종 기판은 Si, Glass, GaAs, Ge, AlN, poly-AlN 및 ZnO 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 접합 기판.
- 결정질 벌크 및 상기 결정질 벌크와 화학 조성이 다른 이종 기판을 층 전이 공정을 통해 서로 접합하여 박막 접합 기판을 제조하는 방법에 있어서,
상기 결정질 벌크와 접합되는 상기 이종 기판의 접합면에 상기 결정질 벌크와의 격자 부정합(lattice mismatch) 및 열팽창 계수(CTE) 차이가 상기 결정질 벌크와 상기 이종 기판 간의 격자 부정합 및 열팽창 계수 차이보다 상대적으로 작은 물질로 이루어지는 버퍼층을 증착하는 버퍼층 증착단계;
상기 버퍼층을 경계면으로 하여 상기 결정질 벌크와 상기 이종 기판을 접합하는 접합단계; 및
상기 결정질 벌크의 일부를 분리시켜 상기 버퍼층 상에 상기 결정질 벌크로부터 분리된 결정질 박막을 형성하는 박막 분리단계;
를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제6항에 있어서,
상기 버퍼층 증착단계에서는 투명한 도전성 물질을 상기 버퍼층으로 증착시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제7항에 있어서,
상기 버퍼층 증착단계에서는 ZnO 또는 GZO을 상기 버퍼층으로 증착시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제8항에 있어서,
상기 GZO를 상기 버퍼층으로 증착시킬 경우 Ga의 함량은 0~15wt%로 조절을 특징으로 하는 박막 접합 기판 제조방법.
- 제6항에 있어서,
상기 버퍼층 증착단계에서는 10㎚ 내지 10㎛ 두께로 상기 버퍼층을 증착시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제6항에 있어서,
상기 버퍼층 증착단계에서는 상압화학기상증착(APCVD), 유기금속화학증착(MOCVD), 전자건증착(e-beam evaporator) 및 스퍼터링 중 어느 하나의 방법을 통해 상기 버퍼층을 증착시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제6항에 있어서,
상기 박막 접합 기판은 수직형 LED 제작 공정의 모 기판으로 사용되는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제12항에 있어서,
상기 버퍼층을 상기 수직형 LED의 투명전극으로 활용하기 위해, 상기 박막 분리단계 완료 후 상기 결정질 박막 상에 LED 구조물을 적층한 다음 상기 이종 기판을 제거하여 상기 버퍼층을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제6항에 있어서,
상기 접합단계 진행 전 상기 결정질 벌크의 일면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 이온 주입단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
- 제14항에 있어서,
상기 박막 분리단계에서는 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120000183A KR20130078983A (ko) | 2012-01-02 | 2012-01-02 | 박막 접합 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120000183A KR20130078983A (ko) | 2012-01-02 | 2012-01-02 | 박막 접합 기판 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130078983A true KR20130078983A (ko) | 2013-07-10 |
Family
ID=48991823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120000183A KR20130078983A (ko) | 2012-01-02 | 2012-01-02 | 박막 접합 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130078983A (ko) |
-
2012
- 2012-01-02 KR KR1020120000183A patent/KR20130078983A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100805469B1 (ko) | 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 | |
| KR100746182B1 (ko) | 합성재료 웨이퍼의 제조 방법 | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| US20210050248A1 (en) | Pseudo-substrate with improved efficiency of usage of single crystal material | |
| CN101925995B (zh) | 在复合结构上制造外延生长层的方法 | |
| KR100746179B1 (ko) | 에피택셜 기판의 준비 방법 | |
| SG171714A1 (en) | Strain engineered composite semiconductor substrates and methods of forming same | |
| JP6831814B2 (ja) | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 | |
| CN109585615B (zh) | 将氮化镓外延层从衬底上剥离的方法 | |
| US20130323906A1 (en) | Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device | |
| KR20130049484A (ko) | 박막 접합 기판 제조방법 | |
| KR20130078983A (ko) | 박막 접합 기판 및 그 제조방법 | |
| KR20130051232A (ko) | 박막 접합 기판 및 그 제조방법 | |
| KR20100067117A (ko) | 기판과 기판의 일 면에 증착되는 층을 포함하는 구조체를 제조하는 방법 | |
| KR101230394B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
| JP2015513214A (ja) | 多層金属支持体 | |
| KR20130078984A (ko) | 질화갈륨 기판 제조방법 | |
| KR20130024478A (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
| KR20130040531A (ko) | 접합 기판 및 그 제조방법 | |
| KR101263205B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
| KR20140060688A (ko) | 박막 접합 기판 제조방법 | |
| KR20130049591A (ko) | 박막 접합 기판 제조방법 | |
| KR20120021946A (ko) | 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법 | |
| KR20140069633A (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
| JP2012015183A (ja) | 化合物半導体ウェハ、及び化合物半導体デバイス用ウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |