JP6831814B2 - 複数のイオン注入を用いた窒化ガリウム基板の製造方法 - Google Patents

複数のイオン注入を用いた窒化ガリウム基板の製造方法 Download PDF

Info

Publication number
JP6831814B2
JP6831814B2 JP2018146959A JP2018146959A JP6831814B2 JP 6831814 B2 JP6831814 B2 JP 6831814B2 JP 2018146959 A JP2018146959 A JP 2018146959A JP 2018146959 A JP2018146959 A JP 2018146959A JP 6831814 B2 JP6831814 B2 JP 6831814B2
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
ion implantation
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018146959A
Other languages
English (en)
Other versions
JP2019206467A (ja
Inventor
ジャ グン パク
ジャ グン パク
ジャエ ヒョン シム
ジャエ ヒョン シム
タエ フン シム
タエ フン シム
Original Assignee
インダストリー−ユニバーシティー コオペレーション ファウンデーション ハンヤン ユニバーシティー
インダストリー−ユニバーシティー コオペレーション ファウンデーション ハンヤン ユニバーシティー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インダストリー−ユニバーシティー コオペレーション ファウンデーション ハンヤン ユニバーシティー, インダストリー−ユニバーシティー コオペレーション ファウンデーション ハンヤン ユニバーシティー filed Critical インダストリー−ユニバーシティー コオペレーション ファウンデーション ハンヤン ユニバーシティー
Publication of JP2019206467A publication Critical patent/JP2019206467A/ja
Application granted granted Critical
Publication of JP6831814B2 publication Critical patent/JP6831814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

〔関連出願との相互参照〕
本出願は、２０１８年０５月２９日付の米国特許出願第１５／９９１，５０５号に基づく優先権の利益を主張し、当該米国特許出願の文献に開示された全ての内容は本明細書の一部として組み込まれる。
本発明は、複数のイオン注入を用いた窒化ガリウム基板の製造方法に関し、より詳細には、窒化ガリウム基板の反り現象及び割れ現象を防止して高品位の低い欠陥密度を有する窒化ガリウム基板の製造方法に関する。
レーザーダイオードや発光ダイオードのような半導体素子の性能及び寿命は、当該素子を構成する種々の要素によって決定され、特に、素子が積層されるベース基板によって多くの影響を受ける。良質の半導体基板の製造のための様々な方法が提示されている。また、ＩＩＩ−Ｖ族化合物半導体基板に対する関心が高まっている。
代表的なＩＩＩ−Ｖ族化合物半導体基板としてＧａＮ基板が挙げられ、ＧａＮ基板は、ＧａＡｓ基板、ＩｎＰ基板などと共に、半導体素子に好適に用いられているが、ＧａＡｓ基板及びＩｎＰ基板に比べて製造コストが非常に高い。
ＧａＮ基板は、ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法のような気相法によって結晶成長を行うため、結晶成長速度が遅く、例えば、１００時間程度の結晶成長時間の間に、厚さ１０ｍｍ程度のＧａＮ結晶質バルクしか得られない。このような厚さの結晶からは、厚さ２００μｍ〜４００μｍ程度のＧａＮ基板を少量、例えば、１０枚程度しか切り出すことができない。
しかし、ＧａＮ基板の切り出し個数を増加させるために、ＧａＮ結晶質バルクから切り出すＧａＮ膜の厚さを薄くすると、機械的強度が低下してしまい、自立基板となることができない。したがって、ＧａＮ結晶質バルクから切り出されるＧａＮ薄膜の強度を補強する方法が要求されていた。
従来のＧａＮ薄膜の補強方法としては、ＧａＮとは化学組成の異なる異種基板にＧａＮ薄膜を貼り合わせた基板を製造する方法がある。しかし、従来の貼り合わせ基板の製造方法により製造した貼り合わせ基板は、ＧａＮ薄膜上に半導体層を積層させる工程中にＧａＮ薄膜が異種基板から容易に剥離されるという問題があった。
これを解決するために、特許文献１、特許文献２、及び特許文献３に開示されたようなイオン注入を通じた薄膜分離方法が提案された。従来のイオン注入を通じた薄膜分離方法は、異種基板と貼り合わされるＧａＮ結晶質バルクの一面に、水素、ヘリウム又は窒素イオンを注入させて損傷層を形成し、損傷層が形成されたＧａＮ結晶質バルクを異種基板に直接貼り合わせ及び熱処理した後、損傷層上のＧａＮ結晶質バルクを分離させてＧａＮ薄膜貼り合わせ基板を製造する方法を開示する。
しかし、従来の方法は、ＧａＮ結晶質バルクの内部の結晶損傷を誘発して、反りなどのような外形の変形をもたらし、ＧａＮ結晶質バルクの再利用を不可能にして、製造原価上昇の原因となる。
また、Ｏ．Ｍｏｕｔａｎａｂｂｉｒによって行われた従来のＧａＮ基板の製造方法は、ＧａＮ基板の反りを減少させるために、ＧａＮ基板の両側面に水素イオン注入を行ったが、これは、ＧａＮ基板の両側面ともに水素イオン注入を行うため、ＧａＮ基板が、イオン注入により損傷を受ける層が多数形成されてしまい、ＧａＮ基板の品質が低下し、イオン注入を行った後、熱アニーリング（ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）工程を行うため、工程が複雑であるという問題があった（非特許文献１参照）。
特開２０１１−２４３９６８号公報 韓国登録特許第１０−１５８１０４４号公報 特開２０１２−２４３７９２号公報
O. Moutanabbir, Stress Adjustment and Bonding of H-Implanted 2 in. Freestanding GaN Wafer: The Concept of Double-Sided Splitting, 2009
本発明の実施例は、少なくとも１回以上の第１イオン注入を行って第１窒化ガリウムの反りを緩和させた後、第２イオン注入を通じて、生産収率に致命的な不良要因となる窒化ガリウム基板の反り現象及び割れ現象を解決した窒化ガリウム基板の製造方法を提供しようとする。
また、本発明の実施例は、窒化ガリウム基板の反り現象及び割れ現象を同時に防止した高品位の低い欠陥密度を有する窒化ガリウム基板を製造しようとする。
また、本発明の実施例は、第１窒化ガリウムのＧａ面（Ｇａ−ｆａｃｅ）をシード層（ｓｅｅｄ ｌａｙｅｒ）として使用した第２窒化ガリウムを成長させて、窒化ガリウム基板の欠陥比率を減少させた窒化ガリウム基板の製造方法を提供しようとする。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウムにボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）を形成するステップと；前記ボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）が形成された第１窒化ガリウムの表面に少なくとも１回以上の第１イオン注入を行ってダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）を形成する第１窒化ガリウムの反り緩和（ｂｏｗ ｒｅｌｅａｓｅ）ステップと；前記ボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）が形成された第１窒化ガリウムの表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）を形成するステップと；前記第１窒化ガリウムのボンディング酸化膜と仮基板を貼り合わせるステップと；前記ブリスタ層を用いて前記第１窒化ガリウムを分離させてシード層（ｓｅｅｄ ｌａｙｅｒ）を形成するステップと；前記シード層（ｓｅｅｄ ｌａｙｅｒ）を用いて第２窒化ガリウムを成長させてバルク窒化ガリウムを形成するステップとを含む。
前記ボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）が形成された第１窒化ガリウムの表面に少なくとも１回以上の第１イオン注入を行ってダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）を形成する前記第１窒化ガリウムの反り緩和（ｂｏｗ ｒｅｌｅａｓｅ）ステップは、前記第１イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）に応じて、前記ダメージ層の厚さが調節されてもよい。
前記ダメージ層の厚さに応じて、前記第１窒化ガリウムの反り（ｂｏｗ）の程度が調節されてもよい。
前記ブリスタ層は、前記第１窒化ガリウムの表面から０．１μｍ〜４μｍの深さに形成されてもよい。
前記ブリスタ層は、水素、ヘリウム、窒素、及びアルゴンのうちの少なくともいずれか１つの物質でイオン注入が行われてもよい。
前記第１窒化ガリウムは、Ｎ面（Ｎ−ｆａｃｅ）及びＧａ面（Ｇａ−ｆａｃｅ）を含むことができる。
前記ボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）が形成された第１窒化ガリウムの表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）を形成する前記ステップは、前記第１窒化ガリウムのＧａ面（Ｇａ−ｆａｃｅ）に行われることを含むことができる。
前記ボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）が形成された第１窒化ガリウムの表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）を形成する前記ステップは、前記ブリスタ層を熱処理するステップをさらに含むことができる。
前記ブリスタ層を熱処理する前記ステップは、４００℃〜８００℃の温度で行われてもよい。
前記第１窒化ガリウムのボンディング酸化膜と仮基板を貼り合わせる前記ステップは、２００℃〜４５０℃の温度で５時間行われてもよい。
前記シード層（ｓｅｅｄ ｌａｙｅｒ）を用いて第２窒化ガリウムを成長させてバルク窒化ガリウムを形成する前記ステップは、前記仮基板を除去するステップをさらに含むことができる。
前記仮基板は表面に非晶質薄膜を含むことができる。
前記非晶質薄膜は、ＳｉＯｘ（ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＳｉＮｘ（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、及びＳｉＯＮ（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）のうちの少なくともいずれか１つであってもよい。
前記仮基板は、サファイア（ｓａｐｐｈｉｒｅ）、ＧａＡｓ（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、スピネル（ｓｐｉｎｅｌ）、Ｓｉ（ｓｉｌｉｃｏｎ）、ＩｎＰ（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ）、及びＳｉＣ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）のうちの少なくともいずれか１つであってもよい。
本発明の実施例によれば、少なくとも１回以上の第１イオン注入を行って第１窒化ガリウムの反りを緩和させた後、第２イオン注入を通じて、生産収率に致命的な不良要因となる窒化ガリウム基板の反り現象及び割れ現象を解決した窒化ガリウム基板を提供することができる。
また、本発明の実施例によれば、窒化ガリウム基板の反り現象及び割れ現象を同時に改善して高品位の低い欠陥密度を有する窒化ガリウム基板を製造することができる。
本発明の実施例によれば、第１窒化ガリウムのＧａ面（Ｇａ−ｆａｃｅ）をシード層（ｓｅｅｄ ｌａｙｅｒ）として使用した第２窒化ガリウムを成長させて、窒化ガリウム基板の欠陥比率が減少した窒化ガリウム基板を提供することができる。
本発明の実施例に係る窒化ガリウム基板の製造方法を示した断面図である。 本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムのＧａ面に第１イオン注入が行われた第１窒化ガリウムの透過電子顕微鏡（ＴＥＭ）イメージである。 本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）によるダメージ層の厚さ（Ｔｈｉｃｋｎｅｓｓ ｏｆ ｄａｍａｇｅｄ ｌａｙｅｒ）を示したグラフである。 本発明の実施例に係る窒化ガリウム基板の製造方法によって製造されたダメージ層の厚さによる第１窒化ガリウムの反り変形率（△Ｂｏｗ ｏｆ ＧａＮ ｗａｆｅｒ）を示したグラフである。 本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入を行った第１窒化ガリウムのＧａ面の表面からの深さ（Ｄｅｐｔｈ ｆｒｏｍ ｔｈｅ ｓｕｒｆａｃｅ）による空隙濃度（ｖａｃａｎｃｙ ｃｏｎｃｅｎｔｒａｔｉｏｎ）を示したグラフである。 本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムのＧａ面に第２イオン注入を行って形成された第１窒化ガリウムのイオン注入及び空隙の量を示した透過電子顕微鏡イメージ及びグラフである。 本発明の実施例に係る窒化ガリウム基板の製造方法によって製造された窒化ガリウム基板を示した透過電子顕微鏡イメージである。
以下、添付の図面及び添付の図面に記載された内容を参照して、本発明の実施例を詳細に説明するが、本発明が実施例によって制限又は限定されるものではない。
本明細書で使用された用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。本明細書において、単数形は、文句で特に言及しない限り、複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、段階、動作及び／又は素子以外に一つ以上の他の構成要素、段階、動作及び／又は素子の存在または追加を排除しない。
本明細書で使用される「実施例」、「例」、「側面」、「例示」などは、記述された任意の態様（ａｓｐｅｃｔ）又は設計が他の態様又は設計よりも良好であるか、または利点があるものと解釈すべきものではない。
また、「又は」という用語は、排他的論理和「ｅｘｃｌｕｓｉｖｅ ｏｒ」よりは、包含的な論理和「ｉｎｃｌｕｓｉｖｅ ｏｒ」を意味する。すなわち、特に言及しない限り、または文脈から明らかでない限り、「ｘがａ又はｂを用いる」という表現は、包含的な自然順列（ｎａｔｕｒａｌ ｉｎｃｌｕｓｉｖｅ ｐｅｒｍｕｔａｔｉｏｎｓ）のいずれか一つを意味する。
また、本明細書及び請求項で使用される単数表現（「ａ」又は「ａｎ」）は、特に言及しない限り、または単数形態に関するものであることが文脈から明らかでない限り、一般的に「一つ以上」を意味するものと解釈しなければならない。
以下の説明で使用される用語は、関連する技術分野で一般的かつ普遍的なものが選択されたが、技術の発達及び／又は変化、慣例、技術者の選好などに応じて他の用語があり得る。したがって、以下の説明で使用される用語は、技術的思想を限定するものと理解されてはならず、実施例を説明するための例示的な用語として理解されなければならない。
また、特定の場合は、出願人が任意に選定した用語もあり、その場合、該当する説明部分で詳細にその意味を記載する。したがって、以下の説明で使用される用語は、単純な用語の名称ではなく、その用語が有する意味と、明細書全般にわたる内容とに基づいて理解されなければならない。
一方、「第１」、「第２」などの用語は、様々な構成要素を説明するのに使用できるが、構成要素がこのような用語によって限定されるものではない。前記用語は、一つの構成要素を他の構成要素から区別する目的でのみ使用される。
また、膜、層、領域、構成要素などの部分が他の部分の「上に」又は「上部に」あるとするとき、これは、他の部分の「真上に」ある場合のみならず、それらの間に他の膜、層、領域、構成要素などが介在している場合も含む。
他の定義がなければ、本明細書で使用される全ての用語（技術及び科学的用語を含む）は、本発明の属する技術分野における通常の知識を有する者に共通に理解される意味として使用され得る。また、一般的に使用される辞書に定義されている用語は、明らかに特に定義されていない限り、理想的又は過度に解釈されない。
一方、本発明を説明するにおいて、関連する公知機能又は構成に関する具体的な説明が本発明の要旨を不要に曖昧にすると判断される場合には、その詳細な説明を省略する。そして、本明細書で使用される用語（ｔｅｒｍｉｎｏｌｏｇｙ）は、本発明の実施例を適切に表現するために使用された用語であって、これは、使用者、運用者の意図、または本発明の属する分野の慣例などによって変わり得る。したがって、本用語に対する定義は、本明細書全般にわたる内容に基づいて行われるべきである。
以下では、図１Ａ乃至図１Ｈを参照して、本発明の実施例に係る窒化ガリウム基板の製造方法について説明する。
図１Ａ乃至図１Ｈは、本発明の実施例に係る窒化ガリウム基板の製造方法を示した断面図である。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウム１１０にボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）１２０を形成し、ボンディング酸化膜１２０が形成された第１窒化ガリウム１１０の表面に少なくとも１回以上の第１イオン注入を行ってダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）１１３を形成することによって、第１窒化ガリウム１１０の反りを緩和（ｂｏｗ ｒｅｌｅａｓｅ）する。
その後、ボンディング酸化膜１２０が形成された第１窒化ガリウム１１０の表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）１１４を形成する。
第１窒化ガリウム１１０のボンディング酸化膜１２０と仮基板１３０を貼り合わせ、ブリスタ層１１４を用いて第１窒化ガリウム１１０を分離させてシード層（ｓｅｅｄ ｌａｙｅｒ）１１５を形成した後、シード層１１５を用いて第２窒化ガリウム１４０を成長させてバルク窒化ガリウム（ｂｕｌｋ ＧａＮ）を形成する。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第２イオン注入を行う前に、第１窒化ガリウム１１０の表面に少なくとも１回以上の第１イオン注入を行ってダメージ層１１３を形成して、第１窒化ガリウム１１０の反りを緩和させることによって、窒化ガリウム基板の製造時に生産収率に致命的な不良要因となる窒化ガリウム基板の反り現象及び割れ現象を解決すると同時に、高品位の低い欠陥密度を有する窒化ガリウム基板を製造することができる。
以下、図１Ａ乃至図１Ｈを参照して、本発明の実施例に係る窒化ガリウム基板の製造方法を詳細に説明する。
図１Ａは、本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムを形成する過程を示した断面図である。
窒化ガリウム（ＧａＮ）は、優れた物理的及び化学的特性により、様々な光素子の核心素材として使用されている。窒化ガリウムは、サファイア、シリコンカーバイド、またはシリコンのような成長基板上に異種エピタキシャルによって成長させて使用される。
また、窒化ガリウムは、欠陥だけでなく、特に、重要な結晶性質として「結晶極性（ｃｒｙｓｔａｌ ｐｏｌａｒｉｔｙ）」がある。
窒化ガリウムにおいて（例；ウルツ鉱（ｗｕｒｔｚｉｔｅ）窒化ガリウム）、各ガリウム原子は、４つの窒素原子に四面体的に配位される。もし、ガリウム（Ｇａ）原子から３個の最も近い隣接する窒素（Ｎ）原子までの３個の強い結合が、成長基板に向かって下方に方向を有すると、極性は＋ｃ（Ｇａ面（Ｇａ−ｆａｃｅ）とも知られている）であり、もし、ガリウム（Ｇａ）原子から３個の最も近い隣接する窒素（Ｎ）原子までの３個の強い結合が、成長方向に向かって上方に向かうと、反対の極性−ｃ（Ｎ面（Ｎ−ｆａｃｅ）とも知られている）を有する。
したがって、窒化ガリウムは、方向によって、Ｇａ面（Ｇａ−ｆａｃｅ）とＮ面（Ｎ−ｆａｃｅ）とに区分することができる。ここで、ラベルｃは、エピタキシー膜の平面に対して水平な結晶平面を示す。
窒化ガリウムの極性は表面性質ではないが、窒化ガリウムのバルク性質に多大な影響を及ぼす点に留意することが重要であり、極性に応じて異なる性質が発現され得る。したがって、エピタキシー窒化ガリウム成長層の極性特性を活用して素子を作製することができる。例えば、Ｇａ面（Ｇａ−ｆａｃｅ）を有する層は、窒化ガリウム部品の製造に時々好ましい。
本発明の実施例に係る窒化ガリウム基板の製造方法に使用される第１窒化ガリウム１１０は、Ｇａ面（Ｇａ−ｆａｃｅ）１１２及びＮ面（Ｎ−ｆａｃｅ）１１１を含む。
また、本発明の実施例に係る窒化ガリウム基板の製造方法は、Ｇａ面１１２の第１窒化ガリウム１１０をシード層として使用して第２窒化ガリウムを成長させることによって、窒化ガリウム基板の欠陥比率を減少させることができる。
また、第１窒化ガリウム１１０は、反り（Ｂｏｗ）のない平坦な構造を有することが理想的であるが、一般的に使用される第１窒化ガリウム１１０は、上方又は下方に反った凸状（ｃｏｎｖｅｘ）又は凹状（ｃｏｎｃａｖｅ）の構造を有する。
図１Ａのように反った構造を有する第１窒化ガリウム１１０を使用すると、欠陥密度が向上するため、窒化ガリウム基板の品質が低下する。
したがって、本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウム１１０上に少なくとも１回以上の第１イオン注入を行うことで反りを緩和（ｂｏｗ ｒｅｌｅａｓｅ）させることができる。
図１Ｂ及び図１Ｃは、本発明の実施例に係る窒化ガリウム基板の製造方法による第１窒化ガリウムの表面に少なくとも１回以上の第１イオン注入を行ってダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）を形成する、第１窒化ガリウムの反り緩和（ｂｏｗ ｒｅｌｅａｓｅ）を行う過程を示した断面図である。
本発明の実施例に係る窒化ガリウム基板の製造方法は、図１Ａに示されたような第１窒化ガリウム１１０に、第１イオン注入を通じてダメージ層１１３を形成する。
より具体的には、図１Ａに示されたような第１窒化ガリウム１１０にボンディング酸化膜１２０を形成することができる。
ボンディング酸化膜１２０は、シリコン酸化物（ＳｉＯｘ）又はアルミニウム酸化物（Ａｌ２Ｏ３）が使用されてもよい。
その後、本発明の実施例に係る窒化ガリウム基板の製造方法は、ボンディング酸化膜１２０が形成された第１窒化ガリウム１１０の表面に少なくとも１回以上の第１イオン注入を行ってダメージ層１１３を形成することによって、第１窒化ガリウム１１０の反りを緩和させることができる。
第１イオン注入は、少なくとも１回以上行うことができ、第１イオン注入が複数回行われる場合、加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）を異ならせて行うことができる。
また、第１イオン注入は、水素、ヘリウム、窒素、及びアルゴンのうちの少なくともいずれか１つのイオンで行うことができる。好ましくは、第１イオン注入は水素イオンで行うことができる。
本発明の実施例に係る窒化ガリウム基板の製造方法を通じて第１窒化ガリウム１１０にイオン注入を１回行ってダメージ層１１３を形成すると、イオン注入層が広く形成され得る。
それだけでなく、第１窒化ガリウム１１０に複数回のイオン注入によるダメージ層１１３を形成すると、最初のイオン注入が行われていたイオン注入層にイオン注入が集中するようにすることによって、イオン注入層を均一に形成することができる。
図１Ｂに示されたダメージ層１１３は、第１窒化ガリウム１１０の内部にガスバブルが生成されて多数の空隙（ｖａｃａｎｃｙ）を含むことができる。本発明の実施例に係る窒化ガリウム基板の製造方法は、ダメージ層１１３の多数の空隙により、第１窒化ガリウム１１０内に人為的なダメージが形成され得、第１窒化ガリウム１１０の反りを緩和させることによって、凸状又は凹状の構造の第１窒化ガリウム１１０を平らにする。
本発明の実施例に係る窒化ガリウム基板の製造方法の第１イオン注入は、第１窒化ガリウム１１０の膨らんだ方向にイオン注入が行われ得る。
ダメージ層１１３は、第１窒化ガリウム１１０に１０ｋｅＶ〜２００ｋｅＶの加速電圧で第１イオン注入を行って形成することができ、加速電圧が１０ｋｅＶ以下であると、ダメージ層の厚さが小さすぎるため、第１窒化ガリウム１１０の反りを十分に緩和させることができないという問題があり、加速電圧が２００ｋｅＶを超えると、ダメージ層１１３の厚さが過度に厚くなるため、反対方向に第１窒化ガリウム１１０が反るという問題がある。
また、ダメージ層１１３は、第１イオン注入の加速電圧に応じて厚さが調節され得、また、ダメージ層１１３の厚さに応じて、第１窒化ガリウム１１０の反りの程度が調節され得る。
第１イオン注入の加速電圧が増加するほど、ダメージ層１１３の厚さは増加し、ダメージ層１１３の厚さが増加するほど、第１窒化ガリウム１１０の反り変形率は大きくなる。
反り変形率は、初期の第１窒化ガリウム１１０と、反りが緩和された第１窒化ガリウム１１０との反り変形の程度の差を意味する。
図１Ｃに示されたように、初期の第１窒化ガリウム１１０の反りの程度に応じて、第１イオン注入の加速電圧を調節して、反りが緩和された第１窒化ガリウム１１０を収得することができる。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第１イオン注入の角度を特に限定していないが、０°〜７°の角度で第１窒化ガリウム１１０に注入することができる。好ましくは、第１窒化ガリウム１１０に７°の傾きを持ってイオンを照射することによって、チャネリング効果（ｃｈａｎｎｅｌｉｎｇ ｅｆｆｅｃｔ）を最小化することができる。
図１Ｄは、本発明の実施例に係る窒化ガリウム基板の製造方法によるボンディング酸化膜が形成された第１窒化ガリウムの表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）を形成する過程を示した断面図である。
本発明の実施例に係る窒化ガリウム基板の製造方法は、ボンディング酸化膜１２０が形成された第１窒化ガリウム１１０の表面に第２イオン注入を行ってブリスタ層１１４を形成することができる。
本発明の実施例に係る窒化ガリウム基板の製造方法の第２イオン注入を通じて、第１窒化ガリウム１１０の内部にガスバブルが生成されて、多数の空隙を含むブリスタ層１１４を形成する。
本発明の実施例に係る窒化ガリウム基板の製造方法の第２イオン注入は、第１窒化ガリウム１１０のＧａ面１１２に行うことができる。
ブリスタ層１１４は、第１窒化ガリウム１１０に１０ｋｅＶ〜５００ｋｅＶの加速電圧を有する第２イオン注入を通じて形成され得る。加速電圧が１０ｋｅＶ以下であると、イオン注入が十分に行われないため、第１窒化ガリウム１１０を分離させることができないという問題があり、加速電圧が５００ｋｅＶを超えると、ブリスタ層１１４の厚さが過度に厚くなるため、第１窒化ガリウム１１０の欠陥が増加することがある。
また、第２イオン注入は、水素、ヘリウム、窒素、及びアルゴンのうちの少なくともいずれか１つのイオンで行うことができる。好ましくは、第２イオン注入は水素イオンで行うことができる。
また、実施例によって、本発明の実施例に係る窒化ガリウム基板の製造方法の第２イオン注入は、第１イオン注入よりも比較的低い加速電圧で第１窒化ガリウム１１０にイオン注入を行うことで、ブリスタ層１１４を形成することができる。
イオン注入は、加速電圧の大きさに応じて、第１窒化ガリウム１１０からのイオン注入層の深さが調節され得る。加速電圧が大きいと、第１窒化ガリウム１１０からさらに深い位置にイオン注入層が形成され、加速電圧が小さいと、相対的により浅い位置にイオン注入層が形成される。
したがって、本発明の実施例に係る窒化ガリウム基板の製造方法の第２イオン注入は、薄膜のシード層を形成するために、第１窒化ガリウム１１０の表面から浅い位置にブリスタ層１１４を形成するため、第１イオン注入よりも低い加速電圧で行うことができる。
反面、第１イオン注入は、反りを緩和させるために第１窒化ガリウム１１０に行うため、第２イオン注入よりも大きい加速電圧でイオン注入を行うことで、深い位置にダメージ層１１３が形成され得る。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第２イオン注入のイオン注入の角度を特に限定していないが、０°〜７°の角度で第１窒化ガリウム１１０に注入することができ、好ましくは、第１窒化ガリウム１１０に７°の傾きを持ってイオンを照射することによって、チャネリング効果（ｃｈａｎｎｅｌｉｎｇ ｅｆｆｅｃｔ）を最小化することができる。
実施例によって、ブリスタ層１１４は、第１窒化ガリウム１１０の表面から０．１μｍ〜４μｍの深さに形成することができる。
ブリスタ層１１４の深さが０．１μｍ以下と浅いと、イオン注入が十分に行われないため、第１窒化ガリウム１１０を分離させることができないという問題があり、４μｍを超えると、ブリスタ層１１４の厚さが過度に厚くなるため、第１窒化ガリウム１１０の欠陥が増加することがある。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウム１１０に第２イオン注入を行ってブリスタ層１１４を形成した後、ブリスタ層１１４を熱処理する過程をさらに含むことができる。
熱処理は、第１イオン注入及び第２イオン注入によるイオン注入で発生した第１窒化ガリウム１１０のストレスを解消し、第１窒化ガリウム１１０にイオンが効果的に注入され得るようにするために、ブリスタ層１１４によって第１窒化ガリウム１１０が分離されない温度、第１窒化ガリウム１１０が分離される温度以下で行われ得る。
例えば、熱処理は、４００℃〜８００℃の温度で行うことができる。熱処理温度が４００℃以下であると、第１窒化ガリウム１１０のストレスが十分に減少せず、８００℃を超えると、ブリスタ層１１４によって第１窒化ガリウム１１０が分離されることがある。
図１Ｅは、本発明の実施例に係る窒化ガリウム基板の製造方法による第１窒化ガリウムのボンディング酸化膜と仮基板を貼り合わせる過程を示した断面図である。
本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウム１１０を、後続工程においてブリスタ層１１４を分離させるために、仮基板１３０に貼り合わせる過程を含む。
例えば、図１Ｅに示されたように、本発明の実施例に係る窒化ガリウム基板の製造方法は、第１窒化ガリウム１１０の表面に形成されたボンディング酸化膜１２０を介して第１窒化ガリウム１１０を仮基板１３０に貼り合わせる過程を含むことができる。
実施例によって、第１窒化ガリウム１１０は、熱又は圧力を用いて仮基板１３０に貼り合わせてもよく、好ましくは、第１窒化ガリウム１１０に２００℃〜４５０℃の温度の熱を５時間加えることで仮基板１３０に貼り合わせることができる。
第１窒化ガリウム１１０を仮基板１３０に貼り合わせる温度が高すぎると、貼り合わせが行われる前に欠陥（例；ｃｌｅａｖａｇｅ）が発生するという問題がある。
仮基板１３０は、サファイア（ｓａｐｐｈｉｒｅ）、ＧａＡｓ（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、スピネル（ｓｐｉｎｅｌ）、Ｓｉ（ｓｉｌｉｃｏｎ）、ＩｎＰ（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ）、及びＳｉＣ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）のうちの少なくともいずれか１つであってもよい。
実施例によって、仮基板１３０は表面に非晶質薄膜を含むことができ、非晶質薄膜は、ＳｉＯｘ（ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＳｉＮｘ（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、及びＳｉＯＮ（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）のうちの少なくともいずれか１つであってもよい。
図１Ｆは、本発明の実施例に係る窒化ガリウム基板の製造方法による第１窒化ガリウムを分離させてシード層（ｓｅｅｄ ｌａｙｅｒ）を形成する過程を示した断面図である。
本発明の実施例に係る窒化ガリウム基板の製造方法は、仮基板１３０を熱処理方法や機械的な方法（例えば；切断）を用いてブリスタ層１１４を基準として第１窒化ガリウム１１０と分離させることによって、シード層１１５を形成することができる。
また、本発明の実施例に係る窒化ガリウム基板の製造方法は、仮基板１３０の熱処理を通じて、第１窒化ガリウム１１０が、ブリスタ層１１４の結晶の再配列及び気泡の凝集によってブリスタ層１１４から分離され得る。
熱処理方法は、ブリスタ層１１４が第１窒化ガリウム１１０の内部のうち相対的に浅い位置に形成された場合に用いることができる。熱処理方法は、互いに貼り合わされた第１窒化ガリウム１１０と仮基板１３０を熱処理すると、イオンブリスタ層１１４が臭化（ｅｍｂｒｉｔｔｌｅｍｅｎｔ）し、その部分で第１窒化ガリウム１１０は、シード層１１５を残したまま分割される。熱処理温度は、注入されるイオンの特性に応じて４００℃〜８００℃に調節することができる。
本発明の実施例に係る窒化ガリウム基板の製造方法は、熱処理温度が４００℃未満であると、熱処理方法によって第１窒化ガリウム１１０が分離されないという問題があり、８００℃を超えると、既に第１窒化ガリウム１１０が分離されたため、収率に問題がある。
また、本発明の実施例に係る窒化ガリウム基板の製造方法の機械的方法は、ブリスタ層１１４が相対的に深い位置に形成された場合に用いることができる。機械的方法もまた、精度に優れ、実施が容易であり、確実に第１窒化ガリウム１１０を分離することができる。
本発明の実施例に係る窒化ガリウム基板の製造方法によれば、第２イオン注入を行った後、前述した熱処理方法又は機械的方法によって第１窒化ガリウム１１０を分離させることができ、分離面が平坦なシード層１１５を得ることができる。
図１Ｇは、本発明の実施例に係る窒化ガリウム基板の製造方法によって第２窒化ガリウムを成長させてバルク窒化ガリウムを形成する過程を示した断面図である。
図１Ｇを参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法は、仮基板１３０上に形成されたシード層１１５上に第２窒化ガリウム１４０を成長させてバルク窒化ガリウムを形成する。
本発明の実施例に係る窒化ガリウム基板の製造方法は、ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法及び昇華法のような方式、フラックス（ｆｌｕｘ）法及び高窒素圧溶液法のような液相法のいずれか１つを用いて第２窒化ガリウム１４０を成長させることができる。
本発明の実施例に係る窒化ガリウム基板の製造方法は、Ｇａ面１１２の第１窒化ガリウム１１０をシード層１１５として使用して第２窒化ガリウム１４０を成長させることによって、窒化ガリウム基板の欠陥比率を減少させることができる。
図１Ｈは、本発明の実施例に係る窒化ガリウム基板の製造方法によって製造された窒化ガリウム基板を示した断面図である。
図１Ｈを参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法は、仮基板１３０及びボンディング酸化膜１２０を除去して、自立（ｓｅｌｆ−ｓｔａｎｄｉｎｇ）構造の窒化ガリウム基板１００を製造することができる。
実施例によっては、本発明の実施例に係る窒化ガリウム基板の製造方法は、図１Ｇに示されたように、第２窒化ガリウム１４０を成長させた後、仮基板１３０を除去せずに工程を終了することによって、テンプレート基板構造の窒化ガリウム基板を製造することもできる。
以下では、図２乃至図５Ｂを参照して、本発明の実施例に係る窒化ガリウム基板の製造方法によって製造された窒化ガリウム基板の特性について説明する。
図２は、本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムのＧａ面に第１イオン注入が行われた第１窒化ガリウムの透過電子顕微鏡（ＴＥＭ）のイメージを示したものである。
図２を参照すると、図１Ａに示したようなＧａ面及びＮ面を含む第１窒化ガリウムに、図１Ｂに示したように第１イオン注入を行って２３４ｎｍのダメージ層を形成した。
また、図１Ａに示したような初期の第１窒化ガリウムの反りの程度は−１２μｍであったが、図１Ｂに示したように第１窒化ガリウムに２３４ｎｍのダメージ層を形成することによって、図１Ｃに示したように反りが緩和された第１窒化ガリウムは、＋１９μｍの反りの程度を有することによって、＋３１の反り変形率を示した。
図３Ａは、本発明の実施例に係る窒化ガリウム基板の製造方法の第１イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）によるダメージ層の厚さ（Ｔｈｉｃｋｎｅｓｓ ｏｆ ｄａｍａｇｅｄ ｌａｙｅｒ）を示したグラフである。
図３Ａを参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入の加速電圧に応じて、ダメージ層の厚さが増加することがわかる。
図３Ｂは、本発明の実施例に係る窒化ガリウム基板の製造方法のダメージ層の厚さによる第１窒化ガリウムの反り変形率（△Ｂｏｗ ｏｆ ＧａＮ ｗａｆｅｒ）を示したグラフである。
図３Ｂを参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入によるダメージ層の厚さに応じて、第１窒化ガリウムの反り変形率が増加することがわかる。
反り変形率は、初期の第１窒化ガリウムと、反りが緩和された第１窒化ガリウムとの反り変形の程度の差を意味する。
したがって、図３Ａ及び図３Ｂを参照すると、図１Ａに示したような初期の第１窒化ガリウムの反りの程度に応じて、第１イオン注入の加速電圧を調節すると、容易に第１窒化ガリウムの反りを制御することができる。
図４は、本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入を行った第１窒化ガリウムのＧａ面の表面からの深さ（Ｄｅｐｔｈ ｆｒｏｍ ｔｈｅ ｓｕｒｆａｃｅ）による空隙濃度（ｖａｃａｎｃｙ ｃｏｎｃｅｎｔｒａｔｉｏｎ）を示したグラフである。
図４を参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムのＧａ面にそれぞれ３６ｋｅＶ、５３ｋｅＶ、７０ｋｅＶの加速電圧で第１イオン注入を行った。また、第１窒化ガリウムのＧａ面に３６ｋｅＶ、５３ｋｅＶ、及び７０ｋｅＶの加速電圧で第１イオン注入を３回（３−ｓｔｅｐ Ｈ＋ ｉｍｐｌａｎｔａｔｉｏｎ）行った。
図４を参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入の加速電圧が大きくなるほど、ダメージ層の空隙の濃度が増加することがわかる。
下記表１は、本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入の加速電圧による反り変形率（△Ｂｏｗ）を示したものである。
表１を参照すると、３６ｋｅＶの加速電圧で第１イオン注入を行ったときの反り変形率は＋３μｍであり、５３ｋｅＶの加速電圧で第１イオン注入を行ったときの反り変形率は＋７μｍであり、７０ｋｅＶの加速電圧で第１イオン注入を行ったときの反り変形率は＋２８μｍであり、第１窒化ガリウムのＧａ面に３６ｋｅＶ、５３ｋｅＶ、及び７０ｋｅＶの加速電圧で第１イオン注入を３回行ったときの反り変形率は＋３８μｍであった。
本発明の実施例に係る窒化ガリウム基板の製造方法による第１イオン注入の加速電圧が大きくなるほど、反り変形率は増加するということがわかる。
また、第１イオン注入の加速電圧を増加させながら計３回のイオン注入を行うと、ダメージ層の厚さがさらに増加することがわかる。
図５は、本発明の実施例に係る窒化ガリウム基板の製造方法によって第１窒化ガリウムのＧａ面に第２イオン注入を行って形成された第１窒化ガリウムのイオン注入及び空隙の量を示した透過電子顕微鏡イメージ及びグラフである。
本発明の実施例に係る窒化ガリウム基板の製造方法による第２イオン注入は、７０ＫｅＶのエネルギーで１．３×１０１７ Ｈ２ ＋／ｃｍ２のイオン注入量を注入して、２８６ｎｍのブリスタ層を形成した。また、第２イオン注入を行った後、第１窒化ガリウムを５００℃で３０分間熱処理した。
図５を参照すると、本発明の実施例に係る窒化ガリウム基板の製造方法による第１窒化ガリウム内に、第２イオン注入によって約３００ｎｍ程度のブリスタ層が形成された。したがって、ブリスタ層内のイオン注入及び空隙の量が増加した。
本発明の実施例に係る窒化ガリウム基板の製造方法による第２イオン注入によって、第１窒化ガリウム内に、空隙が多数形成されたブリスタ層が良好に形成されたことがわかる。
図６は、本発明の実施例に係る窒化ガリウム基板の製造方法によって製造された窒化ガリウム基板を示した透過電子顕微鏡イメージである。
図６を参照すると、サファイア基板上に形成されたシリコン酸化膜上に窒化ガリウムが成長され、窒化ガリウム基板は、反り現象及び割れ現象がなく、反り現象及び割れ現象が同時に改善されて、高品位の低い欠陥密度を有する窒化ガリウム基板が製造された。
以上のように、本発明は、たとえ限定された実施例と図面によって説明されたが、本発明は上記の実施例に限定されるものではなく、本発明の属する技術分野における通常の知識を有する者なら、このような記載から様々な修正及び変形が可能である。
したがって、本発明の範囲は説明された実施例に限定されて定められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものによって定められなければならない。
１００ 窒化ガリウム基板
１１０ 第１窒化ガリウム
１１１ Ｎ面
１１２ Ｇａ面
１１３ ダメージ層
１１４ ブリスタ層
１１５ シード層
１２０ ボンディング酸化膜
１３０ 仮基板
１４０ 第２窒化ガリウム

Claims (9)

  1. 第１窒化ガリウムにボンディング酸化膜（ｂｏｎｄｉｎｇ ｏｘｉｄｅ）を形成するステップと、
    前記ボンディング酸化膜が形成された第１窒化ガリウムの表面に少なくとも１回以上の第１イオン注入を行ってダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）を形成する第１窒化ガリウムの反り緩和（ｂｏｗ ｒｅｌｅａｓｅ）ステップと、
    前記ボンディング酸化膜が形成された第１窒化ガリウムの表面に第２イオン注入を行ってブリスタ層（ｂｌｉｓｔｅｒ ｌａｙｅｒ）を形成するステップと、
    前記第１窒化ガリウムのボンディング酸化膜と仮基板を貼り合わせるステップと、
    前記ブリスタ層を用いて前記第１窒化ガリウムを分離させてシード層（ｓｅｅｄ ｌａｙｅｒ）を形成するステップと、
    前記シード層を用いて第２窒化ガリウムを成長させてバルク窒化ガリウムを形成するステップとを含み、
    前記第２イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）は、前記第１イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）より低く、
    前記ブリスタ層が前記ダメージ層と比べて前記ボンディング酸化膜が形成された表面から近い位置に形成され、
    前記第１窒化ガリウムは、Ｎ面（Ｎ−ｆａｃｅ）及びＧａ面（Ｇａ−ｆａｃｅ）を含み、
    前記第１イオン注入及び前記第２イオン注入は、前記第１窒化ガリウムのＧａ面に行われるものであり、
    前記ブリスタ層を形成するステップは、前記ブリスタ層を前記第１窒化ガリウムの表面から０．１μｍ〜４μｍの深さに形成して４００℃〜８００℃の温度で熱処理するステップをさらに含み、
    前記シード層は、前記第１窒化ガリウムのＧａ面を使用することを特徴とする、窒化ガリウム基板の製造方法。
  2. 前記ボンディング酸化膜が形成された第１窒化ガリウムの表面に第１イオン注入を行ってダメージ層を形成する前記第１窒化ガリウムの反り緩和ステップは、
    前記第１イオン注入の加速電圧（Ａｃｃｅｌｅｒａｔｉｏｎ ｖｏｌｔａｇｅ）に応じて、前記ダメージ層の厚さが調節されることを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
  3. 前記ダメージ層の厚さに応じて、前記第１窒化ガリウムの反り（ｂｏｗ）の程度が調節されることを特徴とする、請求項２に記載の窒化ガリウム基板の製造方法。
  4. 前記ブリスタ層は、水素、ヘリウム、窒素、及びアルゴンのうちの少なくともいずれか１つの物質でイオン注入が行われることを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
  5. 前記第１窒化ガリウムのボンディング酸化膜と仮基板を貼り合わせる前記ステップは、
    ２００℃〜４５０℃の温度で５時間行われることを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
  6. 前記シード層を用いて第２窒化ガリウムを成長させてバルク窒化ガリウムを形成する前記ステップは、
    前記仮基板を除去するステップをさらに含むことを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
  7. 前記仮基板は表面に非晶質薄膜を含むことを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
  8. 前記非晶質薄膜は、ＳｉＯｘ（ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＳｉＮｘ（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、及びＳｉＯＮ（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）のうちの少なくともいずれか１つであることを特徴とする、請求項７に記載の窒化ガリウム基板の製造方法。
  9. 前記仮基板は、サファイア（ｓａｐｐｈｉｒｅ）、ＧａＡｓ（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、スピネル（ｓｐｉｎｅｌ）、Ｓｉ（ｓｉｌｉｃｏｎ）、ＩｎＰ（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ）、及びＳｉＣ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）のうちの少なくともいずれか１つであることを特徴とする、請求項１に記載の窒化ガリウム基板の製造方法。
JP2018146959A 2018-05-29 2018-08-03 複数のイオン注入を用いた窒化ガリウム基板の製造方法 Active JP6831814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/991,505 2018-05-29
US15/991,505 US10510532B1 (en) 2018-05-29 2018-05-29 Method for manufacturing gallium nitride substrate using the multi ion implantation

Publications (2)

Publication Number Publication Date
JP2019206467A JP2019206467A (ja) 2019-12-05
JP6831814B2 true JP6831814B2 (ja) 2021-02-17

Family

ID=68576343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018146959A Active JP6831814B2 (ja) 2018-05-29 2018-08-03 複数のイオン注入を用いた窒化ガリウム基板の製造方法

Country Status (4)

Country Link
US (1) US10510532B1 (ja)
JP (1) JP6831814B2 (ja)
CN (1) CN110544623B (ja)
DE (1) DE102018213434A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3109557B1 (fr) 2020-04-22 2023-01-06 Hexcel Reinforcements Elément composite intermédiaire, procédé de fabrication et pièce composite
CN112542379B (zh) * 2020-12-09 2022-11-08 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
FR3128398B1 (fr) 2021-10-21 2024-01-26 Hexcel Reinforcements Matériau de renfort comprenant une couche poreuse en un polymère thermoplastique réactif et procédés associés
WO2023067282A1 (fr) 2021-10-21 2023-04-27 Hexcel Reinforcements Materiau de renfort comprenant une couche poreuse en un polymere thermoplastique reactif et procedes associes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347234A (ja) * 2002-05-27 2003-12-05 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物膜の製造方法
JP4466121B2 (ja) * 2004-02-27 2010-05-26 日本軽金属株式会社 酸化ガリウム単結晶複合体及びその製造方法
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP5158833B2 (ja) 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
JP5394632B2 (ja) 2007-11-19 2014-01-22 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
CN101521155B (zh) 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2157602A1 (en) 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2011100860A (ja) 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd イオン注入ｉｉｉ族窒化物半導体基板ならびにｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP5416650B2 (ja) * 2010-05-10 2014-02-12 日立金属株式会社 窒化ガリウム基板
EP2589069A2 (en) * 2010-06-30 2013-05-08 Corning Incorporated Method for finishing silicon on insulator substrates
US8786053B2 (en) * 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
JP2012243792A (ja) 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
KR101521555B1 (ko) * 2014-01-28 2015-05-19 한양대학교 산학협력단 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2017005180A (ja) 2015-06-15 2017-01-05 三菱電機株式会社 半導体装置の製造方法および半導体装置
US10079153B2 (en) * 2016-02-25 2018-09-18 Toshiba Memory Corporation Semiconductor storage device
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy

Also Published As

Publication number Publication date
DE102018213434A1 (de) 2019-12-05
US10510532B1 (en) 2019-12-17
US20190371604A1 (en) 2019-12-05
CN110544623B (zh) 2023-07-25
JP2019206467A (ja) 2019-12-05
CN110544623A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
KR101233105B1 (ko) 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
KR101226073B1 (ko) 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
JP5765037B2 (ja) 複合基板の製造方法
JP4733633B2 (ja) エピタキシャル基板の製造方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP2008153671A (ja) 半導体ヘテロ構造
JP2009270200A (ja) 半導体をその基板から分離する方法
CN108699687B (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP2013098572A (ja) 薄膜接合基板の製造方法
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
TW201232623A (en) Method for making gallium nitride substrate
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
JP2023092416A (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20130040531A (ko) 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200826

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200826

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201009

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210129

R150 Certificate of patent or registration of utility model

Ref document number: 6831814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250