JP5394632B2 - 単結晶ＳｉＣ基板の製造方法 - Google Patents
単結晶ＳｉＣ基板の製造方法 Download PDFInfo
- Publication number
- JP5394632B2 JP5394632B2 JP2007298752A JP2007298752A JP5394632B2 JP 5394632 B2 JP5394632 B2 JP 5394632B2 JP 2007298752 A JP2007298752 A JP 2007298752A JP 2007298752 A JP2007298752 A JP 2007298752A JP 5394632 B2 JP5394632 B2 JP 5394632B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- single crystal
- base material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 106
- 239000013078 crystal Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000463 material Substances 0.000 claims description 63
- 239000011521 glass Substances 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000003763 carbonization Methods 0.000 claims description 20
- 239000004215 Carbon black (E152) Substances 0.000 claims description 17
- 229930195733 hydrocarbon Natural products 0.000 claims description 17
- 150000002430 hydrocarbons Chemical class 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000001133 acceleration Effects 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 130
- 229910010271 silicon carbide Inorganic materials 0.000 description 130
- 239000007789 gas Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 22
- 239000010408 film Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 3
- 239000001294 propane Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/10—Single-crystal growth directly from the solid state by solid state reactions or multi-phase diffusion
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
本発明は、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板に係るものであり、詳しくは、大型で結晶性の良くかつ歪みの少ない単結晶ＳｉＣ基板を製造できる単結晶ＳｉＣ基板の製造方法に関するものである。
単結晶ＳｉＣ（炭化シリコン）は、熱的、化学的安定性に優れ、機械的強度も強く、放射線照射にも強いという特性から、次世代の半導体デバイス材料として注目を集めている。特に、青色発光ダイオード等の基板材料や耐環境半導体素子等の技術分野において有望視されている。このような用途に用いるＳｉＣ膜を得る方法としては、ＳｉＣ単結晶の基板上に、１４００℃以上の温度での液相成長法、もしくは１３００℃以上の温度での気相成長法が通常用いられている。
ところが、上記出発材料としてＳｉＣ単結晶基板を用いる方法では、ＳｉＣ単結晶基板自体が、極めて高価でかつ小面積のものしか得られていないのが実情である。このため、半導体デバイスとしても極めて高価なものとなってしまっており、大面積の単結晶ＳｉＣ基板を安価に提供する技術が強く望まれている。
そこで、下記の特許文献１のように、表面Ｓｉ層とこの表面Ｓｉ層の下側に存在する埋め込み絶縁層（ＳｉＯ２層）およびＳｉ母材層を有する絶縁層埋め込み型Ｓｉ基板を利用し、絶縁層埋め込み型Ｓｉ基板の表面Ｓｉ層を１０ｎｍ程度に薄膜化し、これを高温で炭化処理して単結晶ＳｉＣ層に変成させる技術が提供されている。
特開２００３−２２４２４８号公報
特開２００１−０９４０８２号公報
しかしながら、上述した製造方法では、Ｓｉの融点が１４１０℃であることから、１４００℃以上の高温プロセスは全く適用することができず、少なくともそれよりも低い温度で炭化処理を行う必要がある。一方、ＳｉとＳｉＣの熱膨張係数が異なるうえ、ＳｉＯ２の軟化点が１２００℃付近と比較的高いことから、炭化処理で加熱した後に冷却する段階でＳｉ母材層とＳｉＣ層の間で収縮率に差が生じ、冷却後の基板にそりが発生することが避けられないという問題があった。このように、基板自体にそりが発生するため、基板を大型化するにも限界があったのが実情である。
このように、現状の技術では、膜質の良い単結晶ＳｉＣ基板は高価でかつ小型のものしか得られておらず、大型で膜質のよい単結晶ＳｉＣ基板は得られていないのが実情であり、大型で結晶性の良い単結晶ＳｉＣ基板を安価に提供できる技術の開発が強く望まれていた。
本発明は、上記のような事情に鑑みなされたもので、比較的安価な多結晶ＳｉＣ基板を母材基板として歪みが少なく大型で結晶性の良い単結晶ＳｉＣ基板を安価に製造できる単結晶ＳｉＣ基板の製造方法の提供を目的とする。
上記目的を達成するため、本発明の単結晶ＳｉＣ基板の製造方法は、Ｓｉ母材層に所定厚さの表面Ｓｉ層と埋め込み酸化物層が形成されたＳＯＩ基板に対し、上記表面Ｓｉ層側からＰイオンを導入することにより、上記埋め込み酸化物層を埋め込みガラス層に変成させて軟化点を低下させるＰイオン導入工程と、
上記埋め込みガラス層が形成されたＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを第１の要旨とする。
上記埋め込みガラス層が形成されたＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを第１の要旨とする。
また、本発明の単結晶ＳｉＣ基板の製造方法は、Ｓｉ母材と表面Ｓｉ層となるＳｉ薄板を接合する前に、その接合面となるＳｉ母材と表面Ｓｉ層の少なくとも一方の表面に、堆積法によって少なくともＳｉＯ２よりも軟化点が低いガラス層を形成するガラス層形成工程と、
上記Ｓｉ母材とＳｉ薄板をガラス層を挟むように接合し、Ｓｉ母材層、表面Ｓｉ層および埋め込みガラス層が積層された埋め込み型基板を形成する接合工程と、
上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを第２の要旨とする。
上記Ｓｉ母材とＳｉ薄板をガラス層を挟むように接合し、Ｓｉ母材層、表面Ｓｉ層および埋め込みガラス層が積層された埋め込み型基板を形成する接合工程と、
上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを第２の要旨とする。
すなわち、本発明の第１の単結晶ＳｉＣ基板の製造方法は、ＳＯＩ基板の埋め込み酸化物層を軟化点が低い埋め込みガラス層に変成させた後、炭化水素系ガス雰囲気中で加熱し冷却する炭化処理を行う。また、ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消す。このため、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率に差があっても、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層が変形してＳｉ母材層とＳｉＣ層の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
本発明において、上記Ｐイオン導入工程におけるＰイオンの導入量は、１×１０１５〜５×１０１８個／ｃｍ２である場合には、形成されるＳｉＣ層の結晶性を良好に維持しながら基板の反りを効果的に抑制することができる。
本発明において、上記Ｐイオン導入工程における基板温度は、２００〜５５０℃である場合には、表面Ｓｉ層の結晶性を良好に維持するとともに、その炭化工程において良質なＳｉＣ層を確保できる。
本発明において、上記Ｐイオン導入工程をイオン注入によって行い、その際のＰイオンの加速エネルギーが５〜３０ｋｅＶである場合には、表面Ｓｉ層の結晶性を維持しながらイオン注入を実施することができ、その結果、基板の反りを効果的に抑制することができる。
また、本発明の第２の単結晶ＳｉＣ基板の製造方法は、Ｓｉ母材層と表面Ｓｉ層の間に少なくともＳｉＯ２よりも軟化点が低い埋め込みガラス層が形成された埋め込み型基板を形成した後、炭化水素系ガス雰囲気中で加熱し冷却する炭化処理を行う。また、ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消す。このため、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率に差があっても、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層が変形してＳｉ母材層とＳｉＣ層の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
つぎに、本発明を実施するための最良の形態を説明する。
〔第１実施形態〕
図１および図２は、本発明の第１実施形態の単結晶ＳｉＣ基板の製造方法を示す図である。
図１および図２は、本発明の第１実施形態の単結晶ＳｉＣ基板の製造方法を示す図である。
この単結晶ＳｉＣ基板の製造方法は、下記（１）（２）の工程を行なう。
（１）Ｓｉ母材層２に所定厚さの表面Ｓｉ層３と埋め込み酸化物層４が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板１に対し、上記表面Ｓｉ層３側からＰイオンを導入することにより、上記埋め込み酸化物層４を埋め込みガラス層であるＰＳＧ層６に変成させて軟化点を低下させるＰイオン導入工程。
（２）上記埋め込みガラス層であるＰＳＧ層６が形成されたＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層５を形成するＳｉＣ形成工程。
（１）Ｓｉ母材層２に所定厚さの表面Ｓｉ層３と埋め込み酸化物層４が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板１に対し、上記表面Ｓｉ層３側からＰイオンを導入することにより、上記埋め込み酸化物層４を埋め込みガラス層であるＰＳＧ層６に変成させて軟化点を低下させるＰイオン導入工程。
（２）上記埋め込みガラス層であるＰＳＧ層６が形成されたＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層５を形成するＳｉＣ形成工程。
図１（Ａ）は、Ｓｉ母材層２の表面に、所定厚さの表面Ｓｉ層３と埋め込み酸化物層４とが形成されたＳＯＩ基板１を示す。上記ＳＯＩ基板１は、Ｓｉ母材層２の表面近傍に、埋め込み酸化物層４として所定厚みのＳｉＯ２層が形成され、表面に所定厚さの表面Ｓｉ層３が形成されたものである。上記埋め込み酸化物層４の厚みは、約１００〜２００ｎｍ程度の厚みになるよう設定されている。
上記ＳＯＩ基板１の表面Ｓｉ層３は、厚み２０ｎｍ〜５０ｎｍ程度のものを４〜１０ｎｍに薄膜化して用いる。この薄膜化は、例えば、ＳＯＩ基板１を酸化雰囲気で加熱処理することにより、埋め込み酸化物層４との界面近傍に所望厚みのＳｉ層を残存させるよう、表面Ｓｉ層３の表面から所定深さを酸化させたのち、表面に生成した酸化物層をフッ化水素酸等でエッチングすることにより除去して薄膜化することが行われる。
このとき、薄膜化した表面Ｓｉ層３の厚みは、上述したように４ｎｍ〜１０ｎｍ程度に設定するのが好ましく、より好ましいのは４ｎｍ〜７ｎｍ程度である。上記薄膜化した表面Ｓｉ層３の厚みが薄すぎると、その後の炭化処理である変成工程によって単結晶ＳｉＣ層５が十分に生成されず、良好な単結晶ＳｉＣ層７を形成できないからである。
また、上記薄膜化した表面Ｓｉ層３の厚みが厚すぎると、その後に炭化処理によって単結晶ＳｉＣ層５へ変成させる際に、完全に炭化することが困難になり、ＳｉＣ層５の底端部に未炭化のＳｉ層が残存することとなる。この残存Ｓｉ層はその後の熱処理により容易に上部ＳｉＣ層へ拡散し、その結晶性を悪化させる結果となる。必要に応じて単結晶ＳｉＣ層５をさらにエピタキシャル成長させることが行なわれるが、シード層としての単結晶ＳｉＣ層５の結晶性が悪いと、その後エピタキシャル成長させても結晶性の悪い単結晶ＳｉＣ層５しか得られない。このように、残存ＳｉＣ層が生じないように完全炭化させることは極めて重要である。
図１（Ｂ）および図１（Ｃ）は、上記ＳＯＩ基板１に対し、上記表面Ｓｉ層３側からＰイオンを導入することにより、上記埋め込み酸化物層４を形成するＳｉＯ２を燐を導入したガラスである燐珪酸ガラス（ＰＳＧ；Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）に変成させＰＳＧ層６を形成して軟化点を低下させるＰイオン導入工程を示す。
上記Ｐイオン導入工程は、例えば、イオン注入法やプラズマドーピング法等によって行なうことができる。
上記Ｐイオン導入工程におけるＰイオンの導入量すなわちドーズ量は、１×１０１５〜５×１０１８個／ｃｍ２とするのが好ましい。ドーズ量が１×１０１５個／ｃｍ２未満では、ＰＳＧ層６の軟化の程度が十分でなく、基板の反りを防止する効果が十分に得られないからである。反対にドーズ量が５×１０１８個／ｃｍ２を超えると、表面Ｓｉ層３の結晶性が悪くなり、良質で結晶性のよい単結晶ＳｉＣ層５が得られなくなる。このように、Ｐイオン導入工程におけるドーズ量を１×１０１５〜５×１０１８個／ｃｍ２とすることにより、形成される単結晶ＳｉＣ層５の結晶性を良好に維持しながら基板の反りを効果的に抑制することができる。
上記イオン注入により、ＰＳＧ層６の燐のドープ量を５〜７原子％程度に設定するのが好ましい。ドープ量が５原子％未満では、ＰＳＧ層６の軟化の程度が十分でなく、基板の反りを防止する効果が十分に得られないからである。反対にドープ量が７原子％を超えると、ＰＳＧ層６の吸湿性が高くなり、単結晶ＳｉＣ層５を使って作成した電子素子の電気的特性を著しく劣化させ、良質で信頼性の高い電子素子を得られなくなる。このように、ＰＳＧ層６を構成するガラスへの燐のドープ量を５〜７原子％とすることにより、形成される単結晶ＳｉＣ層５の電気的特性を良好に維持しながら基板の反りを効果的に抑制することができる。
また、上記Ｐイオン導入工程における基板温度は、２００〜５５０℃とするのが好ましい。基板温度が２００℃未満では、表面Ｓｉ層３の結晶性が低下し、良質で結晶性のよい単結晶ＳｉＣ層５が得られなくなる。反対に基板温度が５５０℃を超えると、表面Ｓｉ層３を構成するＳｉが昇華し始めて厚みが減少してしまい、十分な膜厚の単結晶ＳｉＣ層５が得られなくなる。このように、Ｐイオン導入工程における基板温度を２００〜５５０℃とすることにより、単結晶ＳｉＣ層５の結晶性を良好に維持するとともに、適切な膜厚も確保できる。
上記Ｐイオン導入工程をイオン注入によって行う場合、その際のＰイオンの加速エネルギーは５〜３０ｋｅＶに設定するのが好ましい。上記加速エネルギーが５ｋｅＶ未満でも３０ｋｅＶを超えても、表面Ｓｉ層３の膜厚との兼ね合いで、埋め込み酸化物層４を十分軟化点の低いＰＳＧ層６に変成することができないからである。そして、上記加速エネルギーを５〜３０ｋｅＶに設定することにより、ＳｉＣ層の結晶性および適切な膜厚を維持しながら基板の反りを効果的に抑制することができる。
図２（Ｄ）は、上記埋め込みガラス層であるＰＳＧ層６が形成されたＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層５を形成するＳｉＣ形成工程を行なった状態である。
上記ＳｉＣ形成工程は、例えば、雰囲気制御が可能な加熱炉において、加熱炉内に導入される雰囲気ガス（水素ガスおよび炭化水素ガス）を切り換えながら温度調節することにより行うことができる。
上記のような装置により、上記ＳＯＩ基板１を加熱炉内に設置し、上記加熱炉内に水素ガスと炭化水素系ガスとの混合ガスを供給しながら、加熱炉内の雰囲気温度を上昇させて、前記ＳＯＩ基板１の表面Ｓｉ層３を単結晶ＳｉＣ層５に変成させることが行われる。
このとき、上記ＳＯＩ基板１を加熱炉内に設置して、加熱炉内に水素ガスに対して炭化水素系ガスを１体積％の割合で混合した混合ガスを供給する。また、この混合ガスの供給と同じくして、加熱炉内の雰囲気温度を９００〜１４０５℃に加熱する。この加熱によって、ＳＯＩ基板１の表面Ｓｉ層３を単結晶ＳｉＣ層５に変成させることができる。
ここで、前記水素ガスはキャリアガスであり、炭化水素ガスとしては例えばプロパンガスを使用する。例えば、水素ガスのボンベからの供給量が１０００ｃｃ／分であったならば、炭化水素ガスのボンベからの供給量を１０ｃｃ／分とする。
そして、所定時間加熱して表面Ｓｉ層３が完全炭化されて単結晶ＳｉＣ層５に変成したのち常温まで冷却する。このとき、単結晶ＳｉＣ層５とＳｉ母材層２との間に、ＳｉＯ２よりも軟化点が低いＰＳＧ層６が介在することから、炭化処理で形成された単結晶ＳｉＣ層５とＳｉ母材層２の収縮率に差があっても、単結晶ＳｉＣ層５とＳｉ母材層２の間のＰＳＧ層６が変形してＳｉ母材層２と単結晶ＳｉＣ層５の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
図２（Ｅ）は、上述したように形成した単結晶ＳｉＣ層５をシード層として、エピタキシャル成長によりさらに単結晶ＳｉＣ層５を成長させた状態を示す。
上記エピタキシャル成長は、例えば、下記の条件により単結晶ＳｉＣ層５を成長させる。例えば、表面に単結晶ＳｉＣ層５が形成された基板を処理チャンバー内に配置し、上記処理チャンバー内にモノメチルシラン等メチルシラン系ガスの原料ガスを約１．０ｓｃｃｍ程度のガス流量で供給しながら、温度９００〜１４０５℃で処理することにより、上記単結晶ＳｉＣ層５をシード層としてエピタキシャル成長により、単結晶ＳｉＣ層５を成長させることができる。
このように、単結晶ＳｉＣ層５をエピタキシャル成長させる際の昇温および冷却においても、単結晶ＳｉＣ層５とＳｉ母材層２との間に軟化点が低いＰＳＧ層６が介在することから、単結晶ＳｉＣ層５とＳｉ母材層２の間のＰＳＧ層６が変形してＳｉ母材層２と単結晶ＳｉＣ層５の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
上記処理温度は、上記温度範囲で処理可能であるが、より良好な膜質を得るとともに、設備コストやエネルギーコスト、メンテナンスコスト等の面から１０００〜１３５０℃程度に設定するのが好適である。
また、上記エピタキシャル成長は、処理チャンバー内にモノシランガス等のシラン系ガスとプロパンガス等の炭化水素系ガスを同時に供給しながら上記温度範囲で処理することにより単結晶ＳｉＣ層５をエピタキシャル成長させることもできる。
このようにして、Ｓｉ母材層２と表面の単結晶ＳｉＣ層５との間に、少なくともＳｉＯ２よりも軟化点が低い埋め込みガラス層であるＰＳＧ層６が形成された本発明の単結晶ＳｉＣ基板を得ることができる。
図２（Ｆ）は、必要に応じて、上記単結晶ＳｉＣ層５の上に、エピタキシャル成長によりＧａＮ層８等の他の半導体膜を形成させた状態を示す。
上記エピタキシャル成長は、例えば、下記の条件によりＧａＮ層８を成長させる。例えば、単結晶ＳｉＣ層５を形成した基板を処理チャンバー内に配置し、上記処理チャンバー内にトリエチルガリウムを約２ｓｃｃｍ、アンモニアを約１２５０ｓｃｃｍの流量で供給しながら、温度９５０〜１２００℃で処理することにより、上記単結晶ＳｉＣ層５の上にＧａＮ層８を形成させることができる。
このように、単結晶ＳｉＣ層５の上にＧａＮ層８をエピタキシャル成長させる際の昇温および冷却においても、単結晶ＳｉＣ層５とＳｉ母材層２との間に軟化点が低いＰＳＧ層６が介在することから、単結晶ＳｉＣ層５とＳｉ母材層２の間のＰＳＧ層６が変形してＳｉ母材層２と単結晶ＳｉＣ層５の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
図３は、実施例と比較例の基板の反り量を測定した結果である。
ＳＯＩ基板１として、表面Ｓｉ層３の厚みが７ｎｍ、Ｓｉ母材層２の厚みが７２５μｍ、埋め込み酸化物層４の厚みが１６０ｎｍ、直径２００ｍｍのものを準備した。
実施例は、上記ＳＯＩ基板１にＰイオン注入によって埋め込み酸化物層４をＰＳＧ層６に変成したのち炭化処理を行なった。イオンの加速エネルギーは３０ｋｅＶ、ドーズ量は６×１０１５個／ｃｍ２、基板温度は２５０℃に設定した。比較例は、上記ＳＯＩ基板１をイオン注入せずに炭化処理を行った。
炭化処理は、プロパンガス３０ｃｃ、水素ガス２０００ｃｃの割合で混合ガスを流しながら、基板を１２５０℃に１５分間加熱して行なった。
その後の、エピタキシャル成長は、モノメチルシランガスを約３ｓｃｃｍのガス流量で供給しながら、温度１２００℃で処理を行ない、処理時間を変えて、最終的な単結晶ＳｉＣ層５の厚みが５ｎｍ、１６０ｎｍ，３２０ｎｍ、６００ｎｍの資料を準備した。
反り量は、つぎのようにして測定した。すなわち、水平な標準面を有する試料測定台の上に２００ｍｍ口径の被測定試料を載置し、この被測定資料の表面に探針式反り量測定器の探針を接触させながら水平面内で走査させる。このとき、被測定試料表面のうねりに応じて垂直面内に現れるうねりを記録し、基板全体の反り量として判定することにより測定した。
図３からわかるように、単結晶ＳｉＣ層５の膜厚が３００ｎｍを超えると、実施例が良好な結果がえられている。なお、膜厚の薄い部分について比較例の方が良いように見えるが、この差は測定誤差範囲であり、膜厚が３００ｎｍを超えたあたりから反りの抑制効果が顕著に現れている。
なお、上記実施形態では、イオン注入の際にＰイオンだけを導入して埋め込み酸化物層４をＰＳＧ層６に変成した例を示したが、Ｐイオンと併せてＢイオンを導入して埋め込み酸化物層４をＢＰＳＧ層に変成させるようにしてもよい。
〔第２実施形態〕
図４は、本発明の第２実施形態の単結晶ＳｉＣ基板の製造方法を示す図である。
図４は、本発明の第２実施形態の単結晶ＳｉＣ基板の製造方法を示す図である。
この単結晶ＳｉＣ基板の製造方法は、下記（１）（２）（３）の工程を行なう。
（１）Ｓｉ母材と表面Ｓｉ層となるＳｉ薄板を接合する前に、その接合面となるＳｉ母材と表面Ｓｉ層の少なくとも一方の表面に、堆積法によって少なくともＳｉＯ２よりも軟化点が低いガラス層を形成するガラス層形成工程。
（２）上記Ｓｉ母材とＳｉ薄板をガラス層を挟むように接合し、Ｓｉ母材層、表面Ｓｉ層および埋め込みガラス層が積層された埋め込み型基板を形成する接合工程。
（３）上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程。
（１）Ｓｉ母材と表面Ｓｉ層となるＳｉ薄板を接合する前に、その接合面となるＳｉ母材と表面Ｓｉ層の少なくとも一方の表面に、堆積法によって少なくともＳｉＯ２よりも軟化点が低いガラス層を形成するガラス層形成工程。
（２）上記Ｓｉ母材とＳｉ薄板をガラス層を挟むように接合し、Ｓｉ母材層、表面Ｓｉ層および埋め込みガラス層が積層された埋め込み型基板を形成する接合工程。
（３）上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程。
図４（Ａ）に示すように、この例では、まず、表面Ｓｉ層３となるＳｉ薄板の一面に、堆積法によって少なくともＳｉＯ２よりも軟化点が低いガラス層であるＰＳＧ層６を形成する。
上記堆積法は、例えば、減圧ＣＶＤやプラズマＣＶＤのような化学的気相堆積法、真空蒸着法やスパッタリング法等の物理的気相堆積法等、各種の堆積法を適用することができる。
図４（Ｂ）に示すように、ＰＳＧ層６が形成された表面Ｓｉ層３と、Ｓｉ母材層２とを、上記ＰＳＧ層６を挟むように接合する。上記ＰＳＧ層６は、燐がドープされたガラスであり、燐のドープ量は５〜７原子％程度に設定するのが好ましい。ドープ量が５原子％未満では、ＰＳＧ層６の軟化の程度が十分でなく、基板の反りを防止する効果が十分に得られないからである。反対にドープ量が７原子％を超えると、ＰＳＧ層６の吸湿性が高くなり、単結晶ＳｉＣ層５を使って作成した電子素子の電気的特性を著しく劣化させ、良質で信頼性の高い電子素子を得られなくなる。このように、ＰＳＧ層６を構成するガラスへの燐のドープ量を５〜７原子％とすることにより、形成される単結晶ＳｉＣ層５の電気的特性を良好に維持しながら基板の反りを効果的に抑制することができる。
上記接合は、Ｓｉ母材層２の上面に、表面Ｓｉ層３が上を向きＰＳＧ層６が下を向くようにして積層し、加熱することによって行なうことができる。このときの加熱温度は概ね８５０〜９５０℃、加熱時間は３０〜６０分程度である。
図４（Ｃ）は、上記のようにして形成されたＳｉ母材層２と表面Ｓｉ層３の間に埋め込み型のＰＳＧ層６が積層された埋め込み型基板を示す。この埋め込み型基板におけるＰＳＧ層６の厚みは、約１００〜２００ｎｍ程度の厚みになるよう設定され、表面Ｓｉ層３はあらかじめ厚み４ｎｍ〜１０ｎｍに薄膜化されるのは上述した第１実施形態と同様である。
つぎに、上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層５を形成する。この炭化処理の条件は上述した第１実施形態と同様である。
図４（Ｄ）は、上記のようにして形成されたＳｉ母材層２と表面Ｓｉ層３の間に埋め込み型のＰＳＧ層６が積層された埋め込み型基板を示す。
その後、エピタキシャル成長により単結晶ＳｉＣ層５を成長させたり、ＧａＮ層８のような他の半導体層を積層したりすることが行なわれる。エピタキシャル成長の条件は上述した第１実施形態と同様である。
このようにして、Ｓｉ母材層２と表面の単結晶ＳｉＣ層５との間に、少なくともＳｉＯ２よりも軟化点が低い埋め込みガラス層であるＰＳＧ層６が形成された本発明の単結晶ＳｉＣ基板を得ることができる。
なお、この例では表面Ｓｉ層３となるＳｉ薄板の一面に、ＰＳＧ層６を形成したのちＳｉ母材層２と接合するようにしたが、Ｓｉ母材層２の一面にＰＳＧ層６を形成したのち表面Ｓｉ層３となるＳｉ薄板を接合してもよいし、Ｓｉ母材層２と表面Ｓｉ層３となるＳｉ薄板の双方の一面にＰＳＧ層６を形成したのち両者を接合するようにしてもよい。
本実施形態の単結晶ＳｉＣ基板の製造方法は、Ｓｉ母材層２と表面Ｓｉ層３の間に少なくともＳｉＯ２よりも軟化点が低いＰＳＧ層６が形成された埋め込み型基板を形成した後、炭化水素系ガス雰囲気中で加熱し冷却する炭化処理を行うため、炭化処理で形成された単結晶ＳｉＣ層５とＳｉ母材層２の収縮率に差があっても、単結晶ＳｉＣ層５とＳｉ母材層２の間のＰＳＧ層６が変形してＳｉ母材層２と単結晶ＳｉＣ層５の間に滑りが発生し、基板全体の反りを大幅に抑制することができる。
なお、上記実施形態では、堆積法によりＰＳＧ層６を形成した例を示したが、同じく堆積法によりＢＰＳＧ層（硼燐珪酸ガラス層）を形成させるようにしてもよい。
本発明は、大規模集積回路等に用いる半導体基板の製造等に適用することができる。
１ ＳＯＩ基板
２ Ｓｉ母材層
３ 表面Ｓｉ層
４ 埋め込み酸化物層，酸化物層
５ 単結晶ＳｉＣ層
６ ＰＳＧ層
８ ＧａＮ層
２ Ｓｉ母材層
３ 表面Ｓｉ層
４ 埋め込み酸化物層，酸化物層
５ 単結晶ＳｉＣ層
６ ＰＳＧ層
８ ＧａＮ層
Claims (6)
- Ｓｉ母材層に所定厚さの表面Ｓｉ層と埋め込み酸化物層が形成されたＳＯＩ基板に対し、上記表面Ｓｉ層側からＰイオンを導入することにより、上記埋め込み酸化物層を埋め込みガラス層に変成させて軟化点を低下させるＰイオン導入工程と、
上記埋め込みガラス層が形成されたＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを特徴とする単結晶ＳｉＣ基板の製造方法。 - 上記Ｐイオン導入工程におけるＰイオンの導入量は、１×１０１５〜５×１０１８個／ｃｍ２である請求項１記載の単結晶ＳｉＣ基板の製造方法。
- 上記Ｐイオン導入工程における基板温度は、２００〜５５０℃である請求項１または２記載の単結晶ＳｉＣ基板の製造方法。
- 上記Ｐイオン導入工程をイオン注入によって行い、その際のＰイオンの加速エネルギーが５〜３０ｋｅＶである請求項１〜３のいずれか一項に記載の単結晶ＳｉＣ基板の製造方法。
- Ｓｉ母材と表面Ｓｉ層となるＳｉ薄板を接合する前に、その接合面となるＳｉ母材と表面Ｓｉ層の少なくとも一方の表面に、堆積法によって少なくともＳｉＯ２よりも軟化点が低いガラス層を形成するガラス層形成工程と、
上記Ｓｉ母材とＳｉ薄板をガラス層を挟むように接合し、Ｓｉ母材層、表面Ｓｉ層および埋め込みガラス層が積層された埋め込み型基板を形成する接合工程と、
上記埋め込み型基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層をＳｉＣに変成させたのち冷却させて表面に単結晶ＳｉＣ層を形成するＳｉＣ形成工程とを備え、
ＳｉＣ形成工程において、ＳｉＣ層とＳｉ母材層の間の埋め込みガラス層を変形させ、Ｓｉ母材層とＳｉＣ層の間に滑りを発生させ、炭化処理で形成されたＳｉＣ層とＳｉ母材層の収縮率差を打ち消すことを特徴とする単結晶ＳｉＣ基板の製造方法。 - 上記ガラス層におけるＰイオンの量は、１×１０１５〜５×１０１８個／ｃｍ２である請求項５記載の単結晶ＳｉＣ基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007298752A JP5394632B2 (ja) | 2007-11-19 | 2007-11-19 | 単結晶ＳｉＣ基板の製造方法 |
| US12/742,413 US8603901B2 (en) | 2007-11-19 | 2008-10-29 | Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same |
| PCT/JP2008/070160 WO2009066566A1 (ja) | 2007-11-19 | 2008-10-29 | 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板 |
| KR1020107010827A KR101473209B1 (ko) | 2007-11-19 | 2008-10-29 | 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판 |
| EP08852872.4A EP2216428B8 (en) | 2007-11-19 | 2008-10-29 | PROCESS FOR PRODUCING SINGLE CRYSTAL SiC SUBSTRATE |
| CN200880116838.XA CN101868566B (zh) | 2007-11-19 | 2008-10-29 | 单晶SiC基板的制造方法和由其得到的单晶SiC基板 |
| US14/034,894 US8906786B2 (en) | 2007-11-19 | 2013-09-24 | Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007298752A JP5394632B2 (ja) | 2007-11-19 | 2007-11-19 | 単結晶ＳｉＣ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009120455A JP2009120455A (ja) | 2009-06-04 |
| JP5394632B2 true JP5394632B2 (ja) | 2014-01-22 |
Family
ID=40667391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007298752A Active JP5394632B2 (ja) | 2007-11-19 | 2007-11-19 | 単結晶ＳｉＣ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8603901B2 (ja) |
| EP (1) | EP2216428B8 (ja) |
| JP (1) | JP5394632B2 (ja) |
| KR (1) | KR101473209B1 (ja) |
| CN (1) | CN101868566B (ja) |
| WO (1) | WO2009066566A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5394632B2 (ja) * | 2007-11-19 | 2014-01-22 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
| JP5572569B2 (ja) * | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| US9620626B2 (en) * | 2014-05-08 | 2017-04-11 | Soitec | Method for fabricating a semiconductor device including fin relaxation, and related structures |
| JP6582779B2 (ja) | 2015-09-15 | 2019-10-02 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| RU2613013C1 (ru) * | 2015-12-07 | 2017-03-14 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" (СПбГЭТУ "ЛЭТИ") | Способ получения полупроводникового карбидокремниевого элемента |
| DE102017101333B4 (de) | 2017-01-24 | 2023-07-27 | X-Fab Semiconductor Foundries Gmbh | Halbleiter und verfahren zur herstellung eines halbleiters |
| US10510532B1 (en) * | 2018-05-29 | 2019-12-17 | Industry-University Cooperation Foundation Hanyang University | Method for manufacturing gallium nitride substrate using the multi ion implantation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475379A (ja) * | 1990-07-17 | 1992-03-10 | Seiko Epson Corp | 半導体基板 |
| US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
| US20020089032A1 (en) * | 1999-08-23 | 2002-07-11 | Feng-Yi Huang | Processing method for forming dislocation-free silicon-on-insulator substrate prepared by implantation of oxygen |
| JP3920103B2 (ja) | 2002-01-31 | 2007-05-30 | 大阪府 | 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置 |
| JP2004296558A (ja) * | 2003-03-26 | 2004-10-21 | Osaka Prefecture | 絶縁層埋め込み型単結晶炭化シリコン基板の製造方法及びその製造装置 |
| JP4713089B2 (ja) | 2004-03-18 | 2011-06-29 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| JP5394632B2 (ja) * | 2007-11-19 | 2014-01-22 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
-
2007
- 2007-11-19 JP JP2007298752A patent/JP5394632B2/ja active Active
-
2008
- 2008-10-29 EP EP08852872.4A patent/EP2216428B8/en not_active Not-in-force
- 2008-10-29 KR KR1020107010827A patent/KR101473209B1/ko active IP Right Grant
- 2008-10-29 US US12/742,413 patent/US8603901B2/en active Active
- 2008-10-29 WO PCT/JP2008/070160 patent/WO2009066566A1/ja active Application Filing
- 2008-10-29 CN CN200880116838.XA patent/CN101868566B/zh not_active Expired - Fee Related
-
2013
- 2013-09-24 US US14/034,894 patent/US8906786B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8906786B2 (en) | 2014-12-09 |
| EP2216428B8 (en) | 2017-08-16 |
| EP2216428B1 (en) | 2017-06-07 |
| US20140051235A1 (en) | 2014-02-20 |
| US8603901B2 (en) | 2013-12-10 |
| EP2216428A4 (en) | 2012-08-15 |
| KR20100100803A (ko) | 2010-09-15 |
| CN101868566B (zh) | 2012-07-18 |
| US20100252837A1 (en) | 2010-10-07 |
| JP2009120455A (ja) | 2009-06-04 |
| EP2216428A1 (en) | 2010-08-11 |
| KR101473209B1 (ko) | 2014-12-16 |
| WO2009066566A1 (ja) | 2009-05-28 |
| CN101868566A (zh) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8906786B2 (en) | Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same | |
| CN105895576B (zh) | 一种离子注入剥离制备半导体材料厚膜的方法 | |
| CN105655238A (zh) | 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| EP2320450B1 (en) | Method for manufacturing soi wafer | |
| JP4610422B2 (ja) | ＺｎＯ基板の製造方法 | |
| JP4511378B2 (ja) | ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法 | |
| WO2016006640A1 (ja) | ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板 | |
| JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP7024668B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JP4563918B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| JP2008166646A (ja) | 半導体基板の製造方法 | |
| US7157344B2 (en) | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method | |
| EP4050132A1 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
| JP4690734B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| US20240332081A1 (en) | Semiconductor substrate and method for manufacturing the same | |
| JP2009302098A (ja) | 窒素化合物半導体基板の製造方法および窒素化合物半導体基板 | |
| JP4100669B2 (ja) | 炭化珪素薄膜の形成方法 | |
| JP2009302097A (ja) | 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板 | |
| WO2023285564A1 (en) | Diamond-based capacitor structure | |
| CN117174571A (zh) | 一种复合衬底及其制备方法 | |
| CN117568925A (zh) | 一种金刚石-类金刚石结构晶圆的制备方法 | |
| JPH09328333A (ja) | 絶縁体上半導体構造およびその製造方法 | |
| JPH07176487A (ja) | 半導体単結晶の成長方法及び貼り合わせ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5394632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |