DE102017101333B4 - Halbleiter und verfahren zur herstellung eines halbleiters - Google Patents

Halbleiter und verfahren zur herstellung eines halbleiters Download PDF

Info

Publication number
DE102017101333B4
DE102017101333B4 DE102017101333.4A DE102017101333A DE102017101333B4 DE 102017101333 B4 DE102017101333 B4 DE 102017101333B4 DE 102017101333 A DE102017101333 A DE 102017101333A DE 102017101333 B4 DE102017101333 B4 DE 102017101333B4
Authority
DE
Germany
Prior art keywords
silicon semiconductor
semiconductor wafer
intermediate layer
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017101333.4A
Other languages
English (en)
Other versions
DE102017101333A1 (de
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102017101333.4A priority Critical patent/DE102017101333B4/de
Priority to US15/877,496 priority patent/US10930497B2/en
Priority to JP2018008738A priority patent/JP2018137431A/ja
Publication of DE102017101333A1 publication Critical patent/DE102017101333A1/de
Application granted granted Critical
Publication of DE102017101333B4 publication Critical patent/DE102017101333B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiters durch folgende Verfahrensschrittfolge:Einsatz einer Trägerscheibe;Aufbringen einer Zwischenschicht auf die Trägerscheibe; undAufbringen einer separat geformten Silizium Halbleiterscheibe oder eines Silizium Halbleiter-Wafers auf die Zwischenschicht, wobei die Zwischenschicht ein Material beinhaltet, welches eine verringerte Viskosität hat, wenn das Halbleitersubstrat in einem Epitaxie-Verfahren für das Aufbringen eines Halbleitermaterials verwendet wird, um mindestens eine teilweise Anpassung eines Kristallgitters der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers und dem Halbleitermaterial zu ermöglichen; undEpitaxie des Halbleitermaterials direkt auf der Silizium Halbleiterscheibe oder dem Silizium Halbleiter-Wafer;wobei das Material der Zwischenschicht ein Silikat-Glas beinhaltet das mit Bor und/oder Phosphor dotiert ist, um Boro-Phosphor-Silikat-Glas, Phosphor-Silikat-Glas und/oder Boro-Silikat-Glas mit einer Glasübergangstemperatur die unterhalb einer in dem Epitaxie-Verfahren verwendeten Temperatur liegt zu bilden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiters und einen Halbleiter zur Verwendung in Epitaxie-Verfahren von einem Halbleitermaterial.
  • In Heteroepitaxie-Verfahren von Halbleiterschichten auf einem Halbleitersubstrat kann es aufgrund von unterschiedlichen kristallinen Eigenschaften, wie z.B. unterschiedlichen Gitterkonstanten und/oder Gitterstrukturen, zwischen einer Halbleiterschicht und einem Halbleitersubstrat zu mechanischen Verspannungen und dadurch zur Bildung von Kristalldefekten, wie z.B. Versetzungen, kommen. Solche mechanischen Verspannungen und Kristalldefekte kommen beispielsweise in der Epitaxie von Gallium-Nitrid (GaN) auf einem Siliziumsubstrat mit einer (111) Kristallorientierung vor. Dabei hat Gallium-Nitrid eine Wurtzit Struktur Gitterkonstante von a=0,3189nm und c=0,5185nm und Silizium eine Gitterkonstante von a=0,543nm.
  • Um die Bildung dieser mechanischen Verspannungen zu reduzieren, können beispielsweise Dämpfungsschichten („buffer layer“) benutzt werden, die z.B. direkt auf das Halbleitersubstrat aufgebracht werden. Um die Dichte der Kristalldefekte zu verringern, werden diese Dämpfungsschichten typischerweise mit einer Dicke grösser als 1 µm aufgewachsen. Beispielhafte Dämpfungsschichten können durch Aluminium-Nitrid (AIN), Gallium-Arsenid (GaAs), oder Gallium-Nitrid (GaN) gebildet werden.
  • Um die Bildung von mechanischen Verspannungen (weiter) zu verringern, kann auch eine Zwischenschicht aufgebracht werden. Diese Zwischenschicht kann zusätzlich zu einer Dämpfungsschicht oder anstatt einer Dämpfungsschicht benutzt werden. Beispielhafte Zwischenschichten können Silizium-Nitrid (SiN), Zirkonium-Diborid (ZrB2), Bor-Aluminium-Gallium-Indium-Nitrid (BAIGaInN) oder Aluminium-Arsenid (AlAs) beinhalten.
  • 1 zeigt ein aus dem Stand der Technik bekanntes Halbleitersubstrat 10. Das Halbleitersubstrat 10 in 1 besteht aus einer Trägerscheibe 11, einer aktiven Schicht bzw. aktiven Substratschicht 12 und einer vergrabenen Oxidschicht 13. Diese Oxidschicht 13 ist in 1 zwischen der Trägerscheibe 11 und der aktiven Schicht 12 angeordnet. Das in 1 gezeigte Halbleitersubstrat 10 entspricht einem sogenannten Silizium-auf-Isolator-Substrat („Silicon on Insulator“ oder SOI), wobei die Oxidschicht 13 Siliziumdioxid beinhaltet und die Trägerscheibe 11 und die aktive Schicht aus Silizium gebildet sind.
  • Weiterhin zum Stand der Technik gehörend sind US 9,093,271 B2 , EP 0 884 767 A2 , WO 2004/073045 A2 , US 8,722,526 B2 , WO 2005/043604 A2 , US 7,049,201 B2 , US 4,381,202 A , US 5,304,834 A , US 3,421,055 A , CN 1 959 933 A , CN 1 01 106 161 A. US 3 993 533 A offenbart ein Verfahren zur Herstellung eines dünnen Halbleiterfilms zur Verwendung in Solarzellen. Der Halbleiter wird epitaktisch auf einem zweiten Halbleiterfilm, der einen niedrigeren Schmelzpunkt hat, aufgewachsen.
  • DE 26 36 383 A1 offenbart eine Halbleiteranordnung aus einem Halbleitersubstrat und einer darauf ausgebildeten isolierenden Schicht. Die isolierende Schicht besteht aus einer ersten Schicht aus einem Siliziumoxid und einer zweiten Schicht aus einem Siliziumoxid und Phosphorpentoxid und Bortrioxid. Die Konzentrationen an Phosphorpentoxid und Bortrioxid in der zweiten Schicht sind derart, daß die Schmelztemperatur der zweiten Schicht unter 1200°C liegt, daß das Verhältnis zwischen der Ätzgeschwindigkeit der ersten Schicht und er 'Ätzgeschwindigkeit der zweiten Schicht 0,5 bis 2,0 beträgt und daß die zweite Schicht eine Polarisierbarkeit unter 0,3 aufweist.
  • US 5 670 411 A offenbart ein Verfahren zum Bilden eines Halbleitersubstrats, wobei eine Epitaxialschicht auf einer porösen Schicht eines ersten Substrats gebildet wird, eine Isolierschicht auf der Epitaxialschicht gebildet wird, die Isolierschicht mit einem zweiten Substrat verbunden wird und die poröse Schicht selektiv entfernt wird.
  • DE 199 05 517 B4 offenbart eine Halbleitervorrichtung die ein Substrat, eine Pufferstruktur, die eine direkt auf dem Substrat angeordnete erste Pufferschicht aus einer indiumhaltigen Nitridverbindung enthält, und eine auf der Pufferstruktur angeordnete aktive Struktur umfasst. Die Pufferstruktur enthält ferner eine zweite Pufferschicht, die auf der ersten Pufferschicht angeordnet ist.
  • US 2003/0 038 299 A1 offenbart hochqualitative Epitaxieschichten aus monokristallinen Materialien die über monokristallinen Substraten wie etwa großen Siliziumwafern aufgewachsen werden können, indem ein nachgiebiges Substrat zum Aufwachsen der monokristallinen Schichten gebildet wird. Eine Möglichkeit, die Bildung eines nachgiebigen Substrats zu erreichen, umfasst zunächst das Aufwachsen einer Anpassungspufferschicht auf einem Siliziumwafer. Die aufnehmende Pufferschicht ist eine Schicht aus monokristallinem Oxid, die von dem Siliziumwafer durch eine amorphe Zwischenschicht aus Siliziumoxid beabstandet ist. Die amorphe Zwischenschicht dissipiert Spannungen und ermöglicht das Wachstum einer Pufferschicht, die ein monokristallines Oxid von hoher Qualität aufnimmt.
  • US 2014/0 051 235 A1 offenbart ein Verfahren zur Herstellung eines Einkristall-SiC-Substrats, wobei ein polykristallines SiC-Substrat als Basismaterialsubstrat verwendet wird. Das Verfahren umfasst einen P-Typ-Ioneneinführungsschritt zum Implantieren von P-Typ-Ionen von einer Seite einer Oberflächen-Si-Schicht 3 in ein SOI-Substrat 1, in dem die Oberflächen-Si-Schicht 3 und eine eingebettete Oxidschicht 4 mit einer vorbestimmten Dicke ausgebildet sind auf einer Si-Basismaterialschicht 2, um die eingebettete Oxidschicht 4 in eine PSG-Schicht 6 umzuwandeln, um einen Erweichungspunkt zu senken, und einen SiC-Bildungsschritt zum Erhitzen des SOI-Substrats 1 mit der darin gebildeten PSG-Schicht 6 in einer Atmosphäre auf Kohlenwasserstoffbasis um die Oberflächen-Si-Schicht 3 in SiC umzuwandeln, und danach Abkühlen des resultierenden Substrats, um eine Einkristall-SiC-Schicht 5 auf einer Oberfläche davon zu bilden.
  • WO 2005/ 118 291 A2 offenbart ein Verfahren zum Herstellen von gebondeten Anordnungen umfassend des Bereitstellens einer ersten Schicht, die aus einem Substratmaterial gebildet ist, das entweder ein elektrischer Leiter, ein Halbleiter oder ein elektrischer Isolator ist. Eine zweite Schicht aus einem elektrisch isolierenden Material wird auf der oberen Oberfläche der ersten Schicht gebildet, wobei die zweite Schicht eine obere Oberfläche aufweist. Eine aus einem Halbleitermaterial gebildete dritte Schicht ist nahe der oberen Oberfläche der zweiten Schicht angeordnet. Die dritte Schicht wird mit ausreichender Kraft gegen die obere Oberfläche der zweiten Schicht gedrückt, um einen vorbestimmten Kontaktdruck entlang eines Verbindungsbereichs zwischen der zweiten und der dritten Schicht zu erzeugen. Der Übergangsbereich wird erhitzt, um eine vorbestimmte Anfangstemperatur in dem Übergangsbereich zu erzeugen. Der vorbestimmte Kontaktdruck und eine erhöhte Temperatur werden in dem Übergangsbereich aufrechterhalten, bis sich eine Diffusionsverbindung zwischen der zweiten und der dritten Schicht bildet.
  • Die Erfinder haben erkannt, dass es durch unterschiedliche kristalline Eigenschaften zwischen der aktiven Schicht und dem Halbleitermaterial zu mechanischen Verspannungen in dem Halbleitermaterial kommen kann, welche zu Kristalldefekten, wie z.B. Versetzungen, in dem Halbleitermaterial führen können. Typische Dichten dieser Kristalldefekte liegen ungefähr im Bereich von 105 cm-2. Solche Kristalldefektdichten können die Leistung von Bauelementen, die mindestens teilweise durch das Halbleitermaterial gebildet werden, erheblich beeinflussen.
  • Die Erfinder haben außerdem erkannt, dass die Verwendung von Dämpfungsschichten zu einer Erhöhung der Dauer des Epitaxie-Verfahrens des Halbleitermaterials führen kann, da diese Dämpfungsschichten typischerweise eine Dicke von grösser als 1µm erfordern, um eine Reduzierung der Kristalldefektdichte zu erreichen. Die Verwendung von Dämpfungsschichten führt außerdem zu einem erhöhten Materialeinsatz, welcher zu erhöhten Kosten des Epitaxie-Verfahrens und damit zu erhöhten Kosten der Bauelemente beitragen kann.
  • Der Erfindung liegt die Aufgabe zugrunde, ausgehend vom Stand der Technik ein alternatives Halbleitersubstrat zur Verwendung in Epitaxie-Verfahren herstellbar zu machen.
  • Dieses und andere Probleme können beispielsweise durch die in den unabhängigen Patentansprüchen aufgeführten Merkmale gelöst werden.
  • Vorteile der Ausführungsbeispiele bzw. bestimmter Ausführungsbeispiele dieser Erfindung beinhalten eine Verringerung der mechanischen Verspannungen, z.B. durch eine mindestens teilweise Anpassung des Kristallgitters der aktiven Schicht bzw. der aktiven Substratschicht an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der aktiven Schicht und dem Halbleitermaterial, wenn das Halbleitersubstrat in einem Epitaxie-Verfahren verwendet wird. So können z.B. stabile und zuverlässige Halbleiterbauelemente hergestellt werden, deren Leistung durch die Verringerung der mechanischen Verspannungen im Halbleitermaterial erhöht ist. Durch die Verringerung der mechanischen Verspannungen kann außerdem auch auf dicke Dämpfungsschichten verzichtet werden. Dadurch kann die Dauer des Epitaxie-Verfahrens und der Materialeinsatz verringert werden. Eine verringerte Dauer des Epitaxie-Verfahrens und ein verringerter Materialeinsatz können zu reduzierten Kosten des Epitaxie-Verfahrens und damit zu reduzierten Kosten der Bauelemente führen.
  • Erfindungsgemäß wird eine Zwischenschicht auf eine Trägerscheibe aufgebracht. Eine aktive Schicht kann anschließend auf die Zwischenschicht aufgebracht werden, wobei die Zwischenschicht ein Material beinhaltet, welches eine verringerte Viskosität hat, wenn das Halbleitersubstrat in einem Epitaxie-Verfahren verwendet wird, um eine Anpassung bzw. mindestens eine teilweise Anpassung des Kristallgitters der aktiven Schicht an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der aktiven Schicht und dem Halbleitermaterial zu ermöglichen. Dabei verringert sich also die Viskosität des Materials derart, dass eine Anpassung bzw. eine mindestens teilweise Anpassung des Kristallgitters der aktiven Schicht an das Kristallgitter des Halbleitermaterials am Übergang zwischen der aktiven Schicht und dem Halbleitermaterial ermöglicht werden kann.
  • In bestimmten Ausführungsbeispielen kann durch Epitaxie ein Halbleitermaterial auf die aktive Schicht aufgebracht werden, wobei das Material der Zwischenschicht bewirkt, dass die Zwischenschicht bei der Epitaxietemperatur des Halbleitermaterials eine fließende Zwischenschicht bildet. So kann die fließende Zwischenschicht eine Anpassung bzw. eine mindestens teilweise Anpassung des Kristallgitters der aktiven Schicht an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der aktiven Schicht und dem Halbleitermaterial ermöglichen.
  • Weitere vorteilhafte Ausgestaltungen der Gegenstände der unabhängigen Ansprüche sind in den Unteransprüchen angegeben.
  • Die Erfindung wird nun anhand von verschiedenen Ausführungsbeispielen der Erfindung unter Zuhilfenahme der Zeichnungen erläutert. Es zeigen
    • 1 als Stand der Technik ein Halbleitersubstrat, welches aus einer Trägerscheibe, einer aktiven Schicht und einem vergrabenen Oxid besteht, wobei das Oxid zwischen der Trägerscheibe und der aktiven Schicht angeordnet ist,
    • 2 ein Halbleitersubstrat, welches eine Trägerscheibe, eine Zwischenschicht und eine aktive Schicht beinhaltet,
    • 3 ein Halbleitersubstrat, das dem Halbleitersubstrat in 2 ähnelt, das aber zwei weitere Schichten beinhaltet, wobei eine der weiteren Schichten zwischen der aktiven Schicht und der Zwischenschicht angeordnet ist und die andere der weiteren Schichten zwischen der Zwischenschicht und der Trägerscheibe angeordnet ist,
    • 4 ein Halbleitersubstrat, das dem Halbleitersubstrat in 3 ähnelt, wobei aber die aktive Schicht eine Verbindungshalbleiterschicht beinhaltet,
    • 5 ein Halbleitersubstrat, das dem Halbleitersubstrat in 3 ähnelt, wobei aber die aktive Schicht geätzt wurde, so dass die aktive Schicht mindestens eine Lücke oder einen Graben beinhaltet,
    • 6 ein Halbleitersubstrat, das dem Halbleitersubstrat in 5 ähnelt, wobei aber eine epitaktische Schicht auf die geätzte aktive Schicht aufgebracht wurde,
    • 7 ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleitersubstrates.
  • 2 zeigt ein erstes Ausführungsbeispiel eines Halbleitersubstrates 20 zur Verwendung in Epitaxie-Verfahren von einem Halbleitermaterial 24 (gestrichelt dargestellt in 2), wie z.B. einem Gruppe III-V Halbleitermaterial. Das Halbleitersubstrat 20 in 2 beinhaltet eine Trägerscheibe 21, eine Zwischenschicht 23, die auf die Trägerscheibe 21 aufgebracht wurde, und eine aktive Schicht 22, die auf die Zwischenschicht 23 aufgebracht wurde. Die Zwischenschicht 23 beinhaltet ein Material, welches eine verringerte Viskosität hat, wenn das Halbleitersubstrat 20 in einem Epitaxie-Verfahren verwendet wird. Durch die verringerte Viskosität des Materials in der Zwischenschicht 23 kann eine Anpassung bzw. eine mindestens teilweise Anpassung des Kristallgitters der aktiven Schicht 22 an ein Kristallgitter des Halbleitermaterials 24 am Übergang 25 zwischen der aktiven Schicht 22 und dem Halbleitermaterial 24 ermöglicht werden.
  • Die Viskosität des Materials in der Zwischenschicht 23 ist also bei der Epitaxietemperatur des Halbleitermaterials (deutlich) verringert im Vergleich zu der Viskosität des Materials der Zwischenschicht 23 bei Raumtemperatur. Durch die verringerte Viskosität des Materials der Zwischenschicht 23 bei der Epitaxietemperatur des Halbleitermaterials 24 bildet die Zwischenschicht 23 eine fließende Zwischenschicht 23. Durch die fließende Zwischenschicht 23 kann die Anpassung des Kristallgitters der aktiven Schicht 22 an ein Kristallgitter des Halbleitermaterials 24 am Übergang 25 zwischen der aktiven Schicht 22 und dem Halbleitermaterial 24 ermöglicht werden. Dadurch können mechanische Verspannungen bzw. die Dichte der Versetzungen in dem Halbleitermaterial 24 reduziert werden. Eine Verringerung der mechanischen Verspannungen bzw. der Dichte der Versetzungen kann zu einer Erhöhung der Leistung von Bauelementen, die z.B. durch das Halbleitermaterial 24 gebildet werden, führen.
  • Die aktive Schicht 22 kann durch eine Halbleiterscheibe oder einen Halbleiter-Wafer 22a gebildet werden. Die Halbleiterscheibe 22a kann auf die Zwischenschicht 23 durch einen Waferbond-Prozess aufgebracht werden, um die aktive Schicht 22 des Halbleitersubstrates 20 zu bilden. Die Halbleiterscheibe 22a bzw. die aktive Schicht 22 sollte eine möglichst geringe Dicke von z.B. im Idealfall nur wenigen Atomlagen haben, um die Anpassung des Kristallgitters der aktiven Schicht 22 an das Kristallgitter der Halbleiterschicht 24 durch die fließende Zwischenschicht 23 zu erleichtern/ermöglichen, wenn das Halbleitersubstrat 20 in einem Epitaxie-Verfahren verwendet wird. Die Dicke der Halbleiterscheibe 22a und damit die Dicke der aktiven Schicht 22 kann beispielsweise durch Schleif- und/oder Polier-Verfahren reduziert werden. Um das Aufbringen der Halbleiterscheibe 22a auf die Zwischenschicht 23 zu erleichtern, sind Dicken der Halbleiterscheibe 22a bzw. der aktiven Schicht 22 von weniger als 1µm vorgesehen. Zum Beispiel kann die Dicke der Halbleiterscheibe 22a bzw. der aktiven Schicht einen Bereich von ungefähr 30nm bis 100nm umfassen. Eine Dicke der Halbleiterscheibe bzw. der aktiven Schicht 22a von ungefähr 30nm bis 100nm kann beispielsweise durch Verwendung eines Smart-Cut-Verfahrens erreicht werden. Durch die Bildung der aktiven Schicht 22 durch die Halbleiterscheibe 22a kann das Material der aktiven Schicht 22 entsprechend den Bedürfnissen des Epitaxie-Verfahrens gewählt werden. Dadurch kann beispielsweise die aktive Schicht 22 als eine ein-kristalline Unterlage mit für das Epitaxie-Verfahren gewünschten/geeigneten kristallinen Eigenschaften bzw. Kristallgitter oder Gitterkonstante dienen. Z.B. für die Epitaxie von Gallium-Nitrid kann die aktive Schicht durch eine Silizium-Halbleiterscheibe gebildet werden, wobei die Silizium-Halbleiterscheibe eine (111) Kristallorientierung hat. In anderen Ausführungsbeispielen könnte die Silizium-Halbleiterscheibe beispielsweise eine (100) oder (110) Kristallorientierung haben oder anstatt der Silizium-Halbleiterscheibe könnte eine Germanium-Halbleiterscheibe mit einer (111), (100) oder (110) Kristallorientierung benutzt werden, um die aktive Schicht zu bilden.
  • Erfindungsgemäß beinhaltet das Material der Zwischenschicht 23 ein Silikat-Glas, welches mit Bor und Phosphor dotiert ist, um ein Boro-Phosphor-Silikat-Glas (BPSG) zu bilden. Die Dotierung des Silikat-Glases mit Bor kann einen Bereich von ungefähr 3% bis 5% umfassen, wobei der Phosphoranteil einen Bereich von ungefähr 6% bis 8% umfassen kann.
  • In anderen erfindungsgemäßen Ausführungsbeispielen kann das Silikat-Glas mit Phosphor oder Bor dotiert sein, um ein Phosphor-Silikat-Glas (PSG) bzw. ein Boro-Silikat-Glas zu bilden. Die Dotierung des Silikat-Glases mit Phosphor kann einen Bereich von ungefähr 6% bis 8% umfassen. Die Dotierung des Silikat-Glases mit Bor kann einen Bereich von ungefähr bis zu 4% umfassen.
  • Durch die Dotierung des Silikat-Glases mit Bor und/oder Phosphor kann die Glasübergangstemperatur des Silikat-Glases reduziert werden. Wenn die Glasübergangstemperatur des Silikat-Glases überschritten wird, z.B. während der Epitaxie des Halbleitermaterials 24, verringert sich die Viskosität des Silikat-Glases. Das bei Raumtemperatur feste Silikat-Glas wird dabei also fließend oder zähflüssig. Das mit Bor und/oder Phosphor dotierte Silikat-Glas hat eine Glasübergangstemperatur von ungefähr 700 bis 950°C. Zum Beispiel kann eine Dotierung des Silikat-Glases mit ungefähr 8% Phosphor zu einer Verringerung der Glasübergangstemperatur des Silikat-Glases von ungefähr 1200°C auf ungefähr 950°C führen. Eine Dotierung des Silikat-Glases mit ungefähr 8% Phosphor und 4% Bor kann zu einer Verringerung der Glasübergangstemperatur des Silikat-Glases von ungefähr 1200°C auf ungefähr 900°C führen. In einem weiteren Beispiel kann die Dotierung des Silikat-Glases mit bis zu 5% Phosphor und bis zu 6% Bor (Gewichtsprozent) zu einer Verringerung der Glasübergangstemperatur des Silikat-Glases von ungefähr 1200°C auf ungefähr 700°C führen. Die Epitaxietemperatur von Gallium-Nitrid umfasst z.B. einen Bereich von ungefähr 1000°C bis 1150°C und ist daher höher als die Glasübergangstemperatur des dotierten Silikat-Glases.
  • In diesem Ausführungsbeispiel hat die Dotierungskonzentration des Silikat-Glases im Wesentlichen einen konstanten Verlauf in einer im Wesentlichen zur Oberfläche des Halbleitersubstrates 20 senkrechten Richtung. In anderen Ausführungsbeispielen kann die Dotierungskonzentration des Silikat-Glases in einer zur Oberfläche des Halbleitersubstrates 20 im Wesentlichen senkrechten Richtung variieren. Beispielsweise könnte die Dotierungskonzentration des Silikat-Glases an den Grenzbereichen zwischen der Zwischenschicht 23 und der aktiven Schicht 22 und zwischen der Zwischenschicht 23 und der Trägerscheibe 21 am geringsten sein. Eine maximale Dotierungskonzentration könnte sich dann beispielsweise im Zentrum der Zwischenschicht 23 befinden.
  • 3 zeigt ein weiteres Ausführungsbeispiel eines Halbleitersubstrates 30, welches dem Ausführungsbeispiel in 2 ähnelt. Die aktive Schicht 32 kann wiederum durch eine Halbleiterscheibe oder einen Halbleiter-Wafer 32a gebildet werden. In 3 beinhaltet das Halbleitersubstrat 30 zwei weitere Schichten 36a, 36b, die in diesem Ausführungsbeispiel oberhalb bzw. unterhalb der Zwischenschicht 33 angeordnet sind. Die zwei weiteren Schichten 36a, 36b beinhalten ein weiteres Oxid bzw. ein thermisches Oxid. Die zwei weiteren Schichten 36a, 36b dienen als Diffusionsbarrieren gegen die Diffusion von Atomen aus der Zwischenschicht 33 in die aktive Schicht 32, die Halbleiterschicht 34 und/oder in die Trägerscheibe 31. Die weiteren Schichten 36a, 36b können außerdem als Isolator- oder Nichtleiterschichten dienen. In diesem Ausführungsbeispiel beinhalten die weiteren Schichten 36a, 36b Siliziumdioxid (SiO2), welches durch thermische Oxidation von Silizium gebildet werden kann. In anderen Ausführungsbeispielen können die weiteren Schichten beispielsweise Siliziumnitrid (Si3N4) beinhalten, welches durch eine Reaktion von Silizium mit Stickstoff gebildet werden kann.
  • Die Dicken der Zwischenschicht 33 und der jeweiligen weiteren Schichten 36a, 36b können unterschiedlich sein. Z.B. haben in 3 die weiteren Schichten 36a, 36b jeweils eine geringere Dicke als die Zwischenschicht 33. Durch die geringere Dicke der weiteren Schichten 36a, 36b kann der Einfluss der weiteren Schichten 36a, 36b auf die Anpassung des Kristallgitters der aktiven Schicht 32 an das Kristallgitter der Halbleiterschicht 34 verringert werden. Die Dicke der weiteren Schichten 36a, 36b wird also so gewählt, dass diese die Fließbarkeit der Zwischenschicht im Wesentlichen nicht beeinflussen. Zum Beispiel können die weiteren Schichten 36a, 36b jeweils eine Dicke von ungefähr 10 nm bis 500nm haben. Die Dicke der Zwischenschicht 33 kann beispielsweise in einem Bereich von ungefähr 10 nm bis 5 µm liegen. Obwohl in 3 zwei weitere Schichten gezeigt sind, versteht es sich, dass in anderen Ausführungsbeispielen das Halbleitersubstrat beispielsweise keine weitere Schicht oder nur eine weitere Schicht beinhalten könnte. Des Weiteren versteht es sich, dass auch in anderen Ausführungsbeispielen die Dicke der jeweiligen weiteren Schicht in einem Bereich von 10 nm bis 500nm und/oder die Dicke der Zwischenschicht in einem Bereich von ungefähr 10 nm bis 5 µm liegen kann.
  • In den obigen Ausführungsbeispielen wurde die aktive Schicht durch eine Elementar-Halbleiterscheibe wie z.B. eine Silizium- oder Germanium-Halbleiterscheibe gebildet. 4 zeigt ein weiteres Ausführungsbeispiel eines Halbleitersubstrates 40, welches dem Ausführungsbeispiel in 3 ähnelt. In 4 wird die aktive Schicht 42 durch eine Verbindungshalbleiter-Scheibe 42a gebildet. Z.B. kann die aktive Schicht durch eine Gallium-Nitrid- (GaN), Gallium-Arsenid- (GaAs), Silicium-Carbid- (SiC) oder Gallium-Phosphid- (GaP)-Halbleiterscheibe 42a gebildet werden.
  • 5 zeigt ein weiteres Ausführungsbeispiel eines Halbleitersubstrates 50, welches den Ausführungsbeispielen in 3 und 4 ähnelt. In den Ausführungsbeispielen in 2, 3 und 4 wird die aktive Schicht 22, 32, 42 durch eine kontinuierliche Schicht gebildet. In dem Ausführungsbeispiel in 5 wurde die aktive Schicht 52, die wiederum durch eine Halbleiterscheibe oder einen Halbleiter-Wafer gebildet wurde, geätzt, so dass die aktive Schicht 52 mindestens eine Lücke oder einen Graben beinhaltet. Beispielhafte Ätz-Verfahren zur Bildung der Lücke oder des Grabens können Plasmaätzen oder Reaktives lonenätzen („Reactive Ion Etching“ (RIE)) beinhalten.
  • In 5 sind zwei Lücken oder Gräben 57a, 57b in der aktiven Schicht 52 dargestellt. In diesem Ausführungsbeispiel wird die aktive Schicht 52 somit durch drei Inseln 52a, 52b, 52c gebildet. In anderen Ausführungsbeispielen könnten beispielsweise weniger als drei Inseln oder mehr als drei Inseln gebildet werden und/oder die Lücken oder Gräben könnten zusätzlich in die obere weitere Schicht 56a geätzt werden. Der Abstand A zwischen den jeweiligen Inseln 52a, 52b, 52c kann mindestens 10µm betragen. Z.B. kann der Abstand A zwischen den jeweiligen Inseln 52a, 52b, 52c einen Bereich von ungefähr 10 bis 50µm umfassen.
  • Die in 5 gezeigten Inseln 52a, 52b, 52c können als Substratinseln für ein nachfolgendes Epitaxie-Verfahren von einem Halbleitermaterial dienen. Dadurch dass das Halbleitermaterial auf den Substratinseln 52a, 52b, 52c aufgebracht werden kann, können (weitere) mechanische Spannungen bzw. Verspannungen reduziert werden.
  • Beispielsweise könnte die Dicke des Halbleitermaterials auf den Substratinseln einige Mikrometer betragen, wie z.B. ungefähr 2 bis 50µm. Die Größe bzw. laterale Ausdehnung der Inseln 52a, 52b, 52c entspricht im Wesentlichen der Größe bzw. lateralen Ausdehnung der Bauelemente, die auf den Inseln 52a, 52b, 52c gebildet werden können. In anderen Ausführungsbeispielen werden die Inseln so gebildet, dass die Inseln eine (etwas) größere laterale Ausdehnung als die Bauelemente haben.
  • Die Inseln 52a, 52b, 52c in dem in 5 gezeigten Ausführungsbeispiel sind auf der oberen weiteren Schicht 56a angeordnet. Die weitere Schicht 56a kann als eine Isolator- oder Nichtleiterschicht dienen und damit die Inseln 52a, 52b, 52c bzw. die darauf zu formenden Bauelemente elektrisch voneinander isolieren. In anderen Ausführungsbeispielen könnte das Halbleitersubstrat nur die untere weitere Schicht oder keine weitere Schicht beinhalten, wobei die Inseln dann auf der Zwischenschicht angeordnet sein könnten.
  • 6 zeigt ein weiteres Ausführungsbeispiel eines Halbleitersubstrates 60, welches dem Ausführungsbeispiel in 5 ähnelt. In 6 wurde ein Halbleitermaterial 64 auf die Inseln 62a, 62b, 62c aufgebracht. Das Halbleitermaterial 64 wurde selektiv auf die Inseln 62a, 62b, 62c in der aktiven Schicht 62 beispielsweise durch ein Epitaxie-Verfahren wie z.B. metallorganische Gasphasenepitaxie (MOVPE), metallorganische chemische Gasphasenabscheidung (MOCVD) oder Molekularstrahlepitaxie (MBE) aufgebracht. Das Halbleitermaterial 64 kann anschließend weiter verarbeitet werden, um mindestens ein Bauelement oder einen Teil davon zu bilden.
  • 7 zeigt ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung eines Halbleitersubstrates zur Verwendung in Epitaxie-Verfahren von einem Halbleitermaterial. Das Halbleitersubstrat, welches durch das in 7 gezeigte Verfahren hergestellt werden kann, kann eines oder mehrere der Merkmale der in 2 bis 6 gezeigten Halbleitersubstrate beinhalten.
  • In einem ersten Schritt (1005) des Verfahrens wird eine Trägerscheibe eingesetzt/bereitgestellt. Auf die Trägerscheibe wird anschließend im Schritt (1010) eine Zwischenschicht aufgebracht. Beispielsweise kann die Zwischenschicht durch einen chemischen Gasphasenabscheidungs-Prozess („Chemical Vapor Deposition“ oder CVD) auf die Trägerscheibe aufgebracht werden. Die Zwischenschicht ähnelt oder gleicht der Zwischenschicht, die in den obigen Ausführungsbeispielen beschrieben wurde, und kann daher mindestens ein Merkmal der in den obigen Ausführungsbeispielen beschriebenen Zwischenschicht umfassen. In Schritt (1015) wird auf die Zwischenschicht eine aktive Schicht aufgebracht. Die aktive Schicht kann durch eine Halbleiterscheibe oder einen Halbleiter-Wafer gebildet werden. Die Halbleiterscheibe kann auf die Zwischenschicht beispielsweise durch einen Waferbond-Prozess aufgebracht werden. Dieser Prozess kann das Schleifen und/oder Polieren der Halbleiterscheibe beinhalten, um die Dicke der Halbleiterscheibe zu reduzieren. Die Dicke der aktiven Schicht kann weniger als 1µm betragen. Zum Beispiel kann die Dicke der aktiven Schicht einen Bereich von ungefähr 30nm bis 100nm umfassen.
  • In einigen Ausführungsbeispielen kann das Verfahren den Schritt (1020) des Ätzens der aktiven Schicht beinhalten, so dass die aktive Schicht mit mindestens einer Lücke oder einem Graben versehen wird. In diesen Ausführungsbeispielen wird die aktive Schicht durch mindestens zwei Inseln gebildet. Auf diese Inseln kann anschließend ein Halbleitermaterial z.B. durch ein Epitaxie-Verfahren aufgebracht werden.
  • Auf der aktiven Schicht kann dann im Schritt (1025) ein Halbleitermaterial durch ein Epitaxie-Verfahren wie z.B. metallorganische Gasphasenepitaxie (MOVPE), metallorganische chemische Gasphasenabscheidung (MOCVD) oder Molekularstrahlepitaxie (MBE), aufgebracht werden. Wie in den obigen Ausführungsbeispielen beschrieben beinhaltet die Zwischenschicht ein Material, welches bewirkt, dass die Zwischenschicht bei der Epitaxietemperatur des Halbleitermaterials eine verringerte Viskosität hat und dadurch eine fließende Zwischenschicht bildet.
  • Obwohl 7 den Schritt des Ätzens zeigt, ist die vorliegende Offenbarung so zu verstehen, dass in anderen Ausführungsbeispielen dieser Schritt nicht vorhanden ist und das Halbleitermaterial auf eine kontinuierliche aktive Schicht aufgebracht werden kann.
  • In einigen Ausführungsbeispielen kann das Verfahren zusätzlich den Schritt des Aufbringens einer weiteren Schicht vor dem Aufbringen der Zwischenschicht und/oder nach dem Aufbringen der Zwischenschicht beinhalten. Die weitere Schicht kann ein weiteres Oxid bzw. ein thermisches Oxid beinhalten. Zum Beispiel könnte die weitere Schicht durch Siliziumdioxid (SiO2) gebildet werden, welches durch thermische Oxidation von Silizium z.B. durch ein Chemisches Gasphasenabscheidungs-Verfahren („Chemical Vapour Deposition“ (CVD)), gebildet werden kann. In anderen Ausführungsbeispielen könnte die weitere Schicht beispielsweise Siliziumnitrid (Si3N4) beinhalten, welches durch eine Reaktion von Silizium mit Stickstoff gebildet werden kann.
  • Die weitere Schicht kann als Diffusionsbarriere gegen die Diffusion von Atomen aus der Zwischenschicht in die Halbleiterschicht und/oder in die Trägerscheibe dienen.
  • Die in den obigen Ausführungsbeispielen beschriebene Trägerscheibe kann beispielsweise eine Silizium, Saphir, Germanium oder Gallium-Arsenid Trägerscheibe oder Substrat sein.
  • In einigen Ausführungsbeispielen beinhaltet die Trägerscheibe eine Silizium-Trägerscheibe oder ein Silizium-Substrat und die aktive Schicht wird durch eine Silizium-Halbleiterscheibe gebildet. In diesen Ausführungsbeispielen entspricht das Halbleitersubstrat einem Silizium-auf-Isolator-Substrat („Silicon on Insulator“ oder SOI).
  • Das in den obigen Ausführungsbeispielen beschriebene Halbleitermaterial kann beispielsweise ein Gruppe III-V Halbleitermaterial beinhalten. Z.B. könnte das Halbleitermaterial Gallium-Nitrid, Gallium-Arsenid, Aluminium-Nitrid, Gallium-Phosphid oder Indium-Arsenid beinhalten.
  • Das in den obigen Ausführungsbeispielen beschriebene Halbleitermaterial kann beispielsweise ein Material bzw. Halbleitermaterial beinhalten, das unterschiedlich ist von einem Material bzw. Halbleitermaterial der aktiven Schicht (Heteroepitaxie).
  • Es versteht sich, dass in den obigen Ausführungsbeispielen der Begriff „aktive Schicht“ den Begriff „aktive Substratschicht“ umfassen kann.
  • Obwohl die Erfindung in Bezug auf die obigen Ausführungsbeispiele beschrieben wurde, versteht es sich, dass diese Ausführungsbeispiele zur Veranschaulichung der Erfindung dienen und dass die Ansprüche nicht auf diese Ausführungsbeispiele beschränkt sind. Ein Fachmann auf dem Gebiet der Technik ist in der Lage Modifikationen und Alternativen vorzunehmen, die als innerhalb des Schutzbereichs der beigefügten Ansprüche fallend betrachtet werden können. Jedes der in der vorliegenden Anmeldung offenbarten oder dargestellten Merkmale kann in die Erfindung eingearbeitet werden, ob allein oder in Kombination mit einem anderen in der Anmeldung offenbarten oder dargestellten Merkmal.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat entsprechend dem Stand der Technik
    11
    Trägerscheibe des Halbleitersubstrates 10
    12
    aktive Schicht des Halbleitersubstrates 10
    13
    Oxidschicht des Halbleitersubstrates 10
    20
    Halbleitersubstrat entsprechend einem ersten Ausführungsbeispiel
    21
    Trägerscheibe des Halbleitersubstrates 20
    22
    aktive Schicht des Halbleitersubstrates 20
    22a
    Halbleiterscheibe oder Halbleiter-Wafer zur Bildung der aktiven Schicht 22
    23
    Zwischenschicht des Halbleitersubstrates 20
    24
    Halbleitermaterial
    25
    Übergang zwischen der aktiven Schicht 22 des Halbleitersubstrates 20 und dem Halbleitermaterial 24
    30
    Halbleitersubstrat entsprechend einem zweiten Ausführungsbeispiel
    31
    Trägerscheibe des Halbleitersubstrates 30
    32
    aktive Schicht des Halbleitersubstrates 30
    32a
    Halbleiterscheibe oder Halbleiter-Wafer zur Bildung der aktiven Schicht 32
    33
    Zwischenschicht des Halbleitersubstrates 30
    34
    Halbleitermaterial
    36a
    erste weitere Schicht des Halbleitersubstrates 30
    36b
    zweite weitere Schicht des Halbleitersubstrates 30
    40
    Halbleitersubstrat entsprechend einem dritten Ausführungsbeispiel
    41
    Trägerscheibe des Halbleitersubstrates 40
    42
    aktive Schicht des Halbleitersubstrates 40
    42a
    Verbindungshalbleiter-Scheibe zur Bildung der aktiven Schicht 42
    43
    Zwischenschicht des Halbleitersubstrates 40
    46a
    erste weitere Schicht des Halbleitersubstrates 40
    46b
    zweite weitere Schicht des Halbleitersubstrates 40
    50
    Halbleitersubstrat entsprechend einem vierten Ausführungsbeispiel
    51
    Trägerscheibe des Halbleitersubstrates 50
    52
    aktive Schicht des Halbleitersubstrates 50
    52a, 52b, 52c
    Inseln in der aktiven Schicht 52
    A
    Abstand zwischen den Inseln 52a, 52b, 52c
    53
    Zwischenschicht des Halbleitersubstrates 50
    56a
    erste weitere Schicht des Halbleitersubstrates 50
    56b
    zweite weitere Schicht des Halbleitersubstrates 50
    57a
    erste Lücke oder Graben in der aktiven Schicht 52
    57b
    zweite Lücke oder Graben in der aktiven Schicht 52
    60
    Halbleitersubstrat entsprechend einem fünften Ausführungsbeispiel
    61
    Trägerscheibe des Halbleitersubstrates 60
    62
    aktive Schicht des Halbleitersubstrates 60
    62a, 62b, 62c
    Inseln in der aktiven Schicht 62
    63
    Zwischenschicht des Halbleitersubstrates 60
    64
    Halbleitermaterial
    66a
    erste weitere Schicht des Halbleitersubstrates 60
    66b
    zweite weitere Schicht des Halbleitersubstrates 60
    1005, 1010, 1015, 1020 und 1025
    Schritte eines Verfahrens zur Herstellung eines Halbleitersubstrates entsprechend mindestens einem Ausführungsbeispiel

Claims (14)

  1. Verfahren zur Herstellung eines Halbleiters durch folgende Verfahrensschrittfolge: Einsatz einer Trägerscheibe; Aufbringen einer Zwischenschicht auf die Trägerscheibe; und Aufbringen einer separat geformten Silizium Halbleiterscheibe oder eines Silizium Halbleiter-Wafers auf die Zwischenschicht, wobei die Zwischenschicht ein Material beinhaltet, welches eine verringerte Viskosität hat, wenn das Halbleitersubstrat in einem Epitaxie-Verfahren für das Aufbringen eines Halbleitermaterials verwendet wird, um mindestens eine teilweise Anpassung eines Kristallgitters der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers und dem Halbleitermaterial zu ermöglichen; und Epitaxie des Halbleitermaterials direkt auf der Silizium Halbleiterscheibe oder dem Silizium Halbleiter-Wafer; wobei das Material der Zwischenschicht ein Silikat-Glas beinhaltet das mit Bor und/oder Phosphor dotiert ist, um Boro-Phosphor-Silikat-Glas, Phosphor-Silikat-Glas und/oder Boro-Silikat-Glas mit einer Glasübergangstemperatur die unterhalb einer in dem Epitaxie-Verfahren verwendeten Temperatur liegt zu bilden.
  2. Verfahren nach Anspruch 1, wobei die Bor- und/oder Phosphor-Dotierungskonzentration einen konstanten Verlauf in einer zur Oberfläche des Halbleitersubstrates senkrechten Richtung hat.
  3. Verfahren nach Anspruch 1, wobei die Bor- und/oder Phosphor-Dotierungskonzentration in einer zur Oberfläche des Halbleitersubstrates senkrechten Richtung variiert.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Material der Zwischenschicht eine Glasübergangstemperatur von 700 bis 950°C hat.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Aufbringen der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers ein Aufbringen und/oder Bonden auf der Zwischenschicht beinhaltet.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Silizium Halbleiterscheibe oder der Silizium Halbleiter-Wafer eine Dicke von weniger als 1 µm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Verfahren den Schritt des Aufbringens von mindestens einer weiteren Schicht auf der Trägerscheibe und/oder der Zwischenschicht beinhaltet.
  8. Verfahren nach Anspruch &, wobei die weitere Schicht ein weiteres Oxid beinhaltet.
  9. Verfahren nach Anspruch 7 oder 8, wobei die weitere Schicht als Diffusionsbarriere gegen die Diffusion von Atomen aus der Zwischenschicht und/oder der Trägerscheibe dient.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Verfahren den Schritt des Ätzens der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers beinhaltet, so dass die Silizium Halbleiterscheibe oder der Silizium Halbleiter-Wafers mindestens eine Lücke oder einen Graben beinhaltet.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Halbleitermaterial ein Gruppe III-V Halbleitermaterial beinhaltet.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Halbleitermaterial und die Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafer unterschiedliches Material beinhalten.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei das Halbleitersubstrat ein Siliziumsubstrat oder Silizium-auf-Isolator-Substrat (SOl Substrat) beinhaltet.
  14. Halbleiter hergestellt nach einem der Ansprüche 1 bis 13, umfassend ein: Halbleitersubstrates das eine Trägerscheibe, eine Zwischenschicht, die sich auf der Trägerscheibe befindet, und eine separat geformt und auf die Zwischenschicht aufgebrachte Silizium Halbleiterscheibe oder Silizium Halbleiter-Wafer , welcher sich auf der Zwischenschicht befindet, beinhaltet; und Eine auf der Silizium Halbleiterscheibe oder dem Silizium Halbleiter-Wafer epitaktisch aufgebrachten Halbleiterschicht; wobei die Zwischenschicht ein Material beinhaltet, welches eine verringerte Viskosität hat, wenn das Halbleitersubstrat in einem Epitaxie-Verfahren verwendet wird, um mindestens eine teilweise Anpassung eines Kristallgitters der Silizium Halbleiterscheibe oder des Silizium Halbleiter-Wafers an ein Kristallgitter des Halbleitermaterials am Übergang zwischen der Silizium Halbleiterscheibe oder dem Silizium Halbleiter-Wafer und dem Halbleitermaterial zu ermöglichen.
DE102017101333.4A 2017-01-24 2017-01-24 Halbleiter und verfahren zur herstellung eines halbleiters Active DE102017101333B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017101333.4A DE102017101333B4 (de) 2017-01-24 2017-01-24 Halbleiter und verfahren zur herstellung eines halbleiters
US15/877,496 US10930497B2 (en) 2017-01-24 2018-01-23 Semiconductor substrate and method for producing a semiconductor substrate
JP2018008738A JP2018137431A (ja) 2017-01-24 2018-01-23 半導体基板、及び半導体基板を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017101333.4A DE102017101333B4 (de) 2017-01-24 2017-01-24 Halbleiter und verfahren zur herstellung eines halbleiters

Publications (2)

Publication Number Publication Date
DE102017101333A1 DE102017101333A1 (de) 2018-07-26
DE102017101333B4 true DE102017101333B4 (de) 2023-07-27

Family

ID=62812689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017101333.4A Active DE102017101333B4 (de) 2017-01-24 2017-01-24 Halbleiter und verfahren zur herstellung eines halbleiters

Country Status (3)

Country Link
US (1) US10930497B2 (de)
JP (1) JP2018137431A (de)
DE (1) DE102017101333B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017101333B4 (de) * 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421055A (en) 1965-10-01 1969-01-07 Texas Instruments Inc Structure and method for preventing spurious growths during epitaxial deposition of semiconductor material
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
DE2636383A1 (de) 1975-08-13 1977-02-17 Tokyo Shibaura Electric Co Halbleiteranordnung und verfahren zu ihrer herstellung
US4381202A (en) 1980-03-27 1983-04-26 Fujitsu Limited Selective epitaxy by beam energy and devices thereon
US5304834A (en) 1991-05-23 1994-04-19 At&T Bell Laboratories Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets
US5670411A (en) 1992-01-31 1997-09-23 Canon Kabushiki Kaisha Process of making semiconductor-on-insulator substrate
EP0884767A2 (de) 1997-06-13 1998-12-16 André Strittmatter Verfahren zur Epitaxie von Galliumnitrid auf Silizium-Substraten
US20030038299A1 (en) 2001-08-23 2003-02-27 Motorola, Inc. Semiconductor structure including a compliant substrate having a decoupling layer, device including the compliant substrate, and method to form the structure and device
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
WO2005043604A2 (en) 2003-10-23 2005-05-12 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
WO2005118291A2 (en) 2004-04-19 2005-12-15 Stark David H Bonded assemblies
US7049201B2 (en) 2003-11-06 2006-05-23 Chartered Semionductor Manufacturing Ltd. Method and apparatus for a heterojunction bipolar transistor using self-aligned epitaxy
CN1959933A (zh) 2006-12-04 2007-05-09 西安电子科技大学 一种大面积自支撑宽禁带半导体材料的制作方法
CN101106161A (zh) 2007-07-10 2008-01-16 中国科学院上海微系统与信息技术研究所 用于氮化镓外延生长的衬底材料及制备方法
DE19905517B4 (de) 1998-06-05 2011-02-03 Philips Lumileds Lighting Company, LLC, San Jose Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
US20140051235A1 (en) 2007-11-19 2014-02-20 Air Water Inc. Method for producing single crystal sic substrate and single crystal sic substrate produced by the same
US8722526B2 (en) 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
US9093271B2 (en) 2011-06-30 2015-07-28 Soitec Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120044A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 平板接着方法
JP2838121B2 (ja) * 1989-06-30 1998-12-16 日本電信電話株式会社 半導体基板
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8114754B2 (en) * 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US8119494B1 (en) * 2010-07-29 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors
EP3050077A4 (de) * 2013-09-27 2017-04-26 Intel Corporation Integration von iii-v-vorrichtungen auf si-wafern
US9064699B2 (en) * 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
WO2015100525A1 (zh) * 2013-12-30 2015-07-09 电子科技大学 一种功率半导体器件纵向超结漂移区结构的制作方法
US20160064630A1 (en) * 2014-08-26 2016-03-03 Texas Instruments Incorporated Flip chip led package
US9530669B1 (en) * 2015-11-30 2016-12-27 International Business Machines Corporation Method of making a semiconductor device having a semiconductor material on a relaxed semiconductor including replacing a strained, selective etchable material, with a low density dielectric in a cavity
DE102017101333B4 (de) * 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
US10522367B2 (en) * 2017-03-06 2019-12-31 Qualcomm Incorporated Gettering layer formation and substrate
US10453947B1 (en) * 2018-06-12 2019-10-22 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure
KR102552464B1 (ko) * 2018-11-19 2023-07-06 삼성전자 주식회사 반도체 소자
US10797681B1 (en) * 2019-07-25 2020-10-06 Zhuhai Crystal Resonance Technologies Co., Ltd. Method of fabricating novel packages for electronic components

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421055A (en) 1965-10-01 1969-01-07 Texas Instruments Inc Structure and method for preventing spurious growths during epitaxial deposition of semiconductor material
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
DE2636383A1 (de) 1975-08-13 1977-02-17 Tokyo Shibaura Electric Co Halbleiteranordnung und verfahren zu ihrer herstellung
US4381202A (en) 1980-03-27 1983-04-26 Fujitsu Limited Selective epitaxy by beam energy and devices thereon
US5304834A (en) 1991-05-23 1994-04-19 At&T Bell Laboratories Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets
US5670411A (en) 1992-01-31 1997-09-23 Canon Kabushiki Kaisha Process of making semiconductor-on-insulator substrate
EP0884767A2 (de) 1997-06-13 1998-12-16 André Strittmatter Verfahren zur Epitaxie von Galliumnitrid auf Silizium-Substraten
DE19905517B4 (de) 1998-06-05 2011-02-03 Philips Lumileds Lighting Company, LLC, San Jose Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
US20030038299A1 (en) 2001-08-23 2003-02-27 Motorola, Inc. Semiconductor structure including a compliant substrate having a decoupling layer, device including the compliant substrate, and method to form the structure and device
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
WO2005043604A2 (en) 2003-10-23 2005-05-12 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7049201B2 (en) 2003-11-06 2006-05-23 Chartered Semionductor Manufacturing Ltd. Method and apparatus for a heterojunction bipolar transistor using self-aligned epitaxy
WO2005118291A2 (en) 2004-04-19 2005-12-15 Stark David H Bonded assemblies
CN1959933A (zh) 2006-12-04 2007-05-09 西安电子科技大学 一种大面积自支撑宽禁带半导体材料的制作方法
CN101106161A (zh) 2007-07-10 2008-01-16 中国科学院上海微系统与信息技术研究所 用于氮化镓外延生长的衬底材料及制备方法
US20140051235A1 (en) 2007-11-19 2014-02-20 Air Water Inc. Method for producing single crystal sic substrate and single crystal sic substrate produced by the same
US9093271B2 (en) 2011-06-30 2015-07-28 Soitec Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
US8722526B2 (en) 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate

Also Published As

Publication number Publication date
US10930497B2 (en) 2021-02-23
JP2018137431A (ja) 2018-08-30
DE102017101333A1 (de) 2018-07-26
US20180211835A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE68924564T2 (de) Verfahren der Planarisierung von Halbleiterelementen.
DE3446961C2 (de)
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
EP2011142B1 (de) Verfahren zur herstellung eines verbundsubstrats
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
DE112017001617T5 (de) Halbleiter-auf-lsolator-Substrat für HF-Anwendungen
WO2009095173A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE102019116743A1 (de) Substrate für Gruppe-III-Nitrid-Epitaxie
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: PROCK, THOMAS, DR., GB

R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, DE

Free format text: FORMER OWNER: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final