DE112017001617T5 - Halbleiter-auf-lsolator-Substrat für HF-Anwendungen - Google Patents

Halbleiter-auf-lsolator-Substrat für HF-Anwendungen Download PDF

Info

Publication number
DE112017001617T5
DE112017001617T5 DE112017001617.7T DE112017001617T DE112017001617T5 DE 112017001617 T5 DE112017001617 T5 DE 112017001617T5 DE 112017001617 T DE112017001617 T DE 112017001617T DE 112017001617 T5 DE112017001617 T5 DE 112017001617T5
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
penetration
insulator substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017001617.7T
Other languages
English (en)
Inventor
Arnaud Castex
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112017001617T5 publication Critical patent/DE112017001617T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die Erfindung betrifft ein Halbleiter-auf-Isolator-Substrat (1) zum Einsatz in HF-Anwendungen, insbesondere in Silizium-auf-Isolator-Substrat, mit einer oberen Halbleiterschicht (11), einer vergrabenen Oxidschicht (9) und einer Passivierungsschicht (7) über einem Siliziumträgersubstrat (3), und betrifft ein entsprechendes Verfahren. Die Erfindung betrifft ferner ein HF-Bauelement (17). Ferner wird eine Eindringschicht (5) zwischen der Passivierungsschicht (7) und dem Siliziumträgersubstrat (3) eingebaut, um einen ausreichend hohen Widerstand unterhalb von HF-Strukturen zu gewährleisten, während Dislokationswanderungen in dem Trägersubstrat (3) geringgehalten werden können.

Description

  • Die Erfindung betrifft ein Halbleiter-auf-Isolator-Substrat zur Verwendung in HF-Anwendungen, insbesondere ein Silizium-auf-Isolator-Substrat, mit einer oberen Halbleiterschicht, einer vergrabenen Oxidschicht und einer Passivierungsschicht über einem Siliziumträgersubstrat, und betrifft ein entsprechendes Verfahren. Die Erfindung betrifft ferner ein HF-Bauelement.
  • Bekannte Substrate für Hochfrequenz-(HF-) Anwendungen beinhalten eine Dreischichtstruktur aus Silizium Si auf Siliziumdioxid SiO2, das wiederum auf einer polykristallinen Si-Schicht liegt. Diese Dreischichtstruktur ist auf einem Vollträgersubstrat mit hohem Widerstand mit einem geringen Anteil an Sauerstoff an Zwischengitterplätzen bzw. geringem Sauerstoffzwischengitterplatzanteil („geringer Oi“) vorgesehen. Für ein derartiges Substrat liegt der Zwischengitterplatzsauerstoffanteil in einem Bereich von 5-10 ppma anstatt von 20-25 ppma für Standard Oi oder 25-30 ppma für Substrat mit hohem Oi. Ein hoher Widerstand in diesem Zusammenhang bezeichnet typischerweise Widerstandswerte von 3000 Ωm oder höher. Dieser hohe Substratwiderstand wird in HF-Bauelementen benötigt, um parasitäre Signale zu begrenzen oder zu unterdrücken, die von dem gesamten Material unterhalb des aktiven Bauelements stammen, und die auch als Substratverluste bezeichnet werden.
  • Die polykristalline Si-Schicht wird benötigt, um weitere parasitäre Verluste zu reduzieren, die aufgrund von Oberflächenladungen auftreten können, die an der Grenzfläche zwischen dem Trägersubstrat und der Siliziumdioxidschicht unter dem Einfluss eines elektrischen Feldes entstehen. Diese polykristalline Si-Schicht agiert als eine Passivierungsschicht und kann daher Signalverluste reduzieren.
  • Zwischengitterplatzsauerstoff ergibt bekanntermaßen thermische Donatoren nach Wärmebehandlungen und verringern daher den Substratwiderstand des Trägersubstrats und vergrößern damit die Substratverluste, wodurch sich die Notwendigkeit eines Substrats mit geringem Oi ergibt. Die Verwendung eines geringen Oi ist jedoch nicht ohne Nachteile.
  • Ein geringer Oi-Anteil führt zu einer höheren Empfindlichkeit des Siliziums im Bezug auf die Wanderung von Dislokationen. Sauerstoff an Zwischengitterplätzen haftet tendenziell an Siliziumatomen an und formt dann eine kleine Ausfällung an SiO2, der ein Wandern der Dislokation in die Kristallgitter verhindert. Bei einem geringen Oi-Anteil gibt es weniger SiO2-Ausfällungen, die im Material vorhanden sind, was zu einer erhöhten Dislokationswanderung bei einer Wärmebehandlung während der Herstellung des Halbleiter-auf-Isolator-Substrats und/oder der HF-Bauelemente führt, was wiederum zu einer unerwünschten Modifizierung der Kristallstruktur und dem Auftreten von sogenannten Schlupflinien bzw. Slip-Linien führt. Die Wanderung der Dislokationen kann ferner zu einer elastischen Verformung des Substrats führen, was während der CMOS-Bearbeitung zu Überlagerungsproblemen während der Lithographie führen kann.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein verbessertes Halbleiter-auf-Isolator-Substrat bereitzustellen, das für HF-Anwendungen geeignet ist, wobei die zuvor genannten Probleme überwunden oder zumindest reduziert werden.
  • Diese Aufgabe wird erreicht mit einem Halbleiter-auf-Isolator-Substrat gemäß der Erfindung, insbesondere einem Silizium-auf-Isolator-Substrat, mit einer oberen Halbleiterschicht, einer vergrabenen Oxidschicht und einer Passivierungsschicht über einem Siliziumträgersubstrat, wobei sich die Erfindung dadurch auszeichnet, dass eine Eindringschicht zwischen der Passivierungsschicht und dem Siliziumträgersubstrat vorgesehen ist, wobei die Eindringschicht eine Siliziumschicht mit höherem Widerstand und mit geringerem Zwischengitterplatzsauerstoffanteil als das Siliziumträgersubstrat ist.
  • Die Erfindung ist nicht auf eine obere Halbleiterschicht beschränkt, sondern sie kann auf andere Arten von Materialien für die obere Schicht angewendet werden, beispielsweise auf piezoelektrische Materialien, insbesondere Lithiumtantalat oder Lithiumniobat.
  • Erfindungsgemäß wird eine spezielle Schicht, d. h., die Eindringschicht mit geringem Oi-Anteil eingebaut, so dass ein Trägersubstrat verwendet werden kann, in welchem die Slip-Linie und die Überlagerungsproblematik reduzierbar sind, indem die Fähigkeit zur Dislokationswanderung in dem Trägersubstrat verringert wird. Tatsächlich ist der geringe Oi-Anteil nur bis zu einer gewissen Tiefe erforderlich, ausgehend von der Siliziumschicht, wobei dies davon abhängig ist, wie weit ein HF-Signal eines HF-Bauelements, das auf dem Substrat hergestellt wird, in das Halbleiter-auf-Isolator-Substrat eindringen wird.
  • Gemäß einer Ausführungsform können die Passivierungsschicht und die Eindringschicht aus dem gleichen Material sein. In diesem Falle können negative Einflüsse einer Gitterfehlanpassung an der Grenzfläche reduziert oder sogar unterdrückt werden.
  • Gemäß einer Ausführungsform kann die Passivierungsschicht eine polykristalline Schicht und die Eindringschicht kann ein monokristallines Material sein. Die polykristalline Schicht agiert als eine Falle bzw. eine Einfangkomponente für Ladungen und ermöglicht eine Verringerung parasitärer Verluste, wohingegen die monokristalline Schicht den Vorteil hat, dass Schichten mit geringer Oberflächenrauigkeit unabhängig von der Dicke der Schicht erhalten werden können.
  • Gemäß einer Variante kann die Eindringschicht eine polykristalline Schicht sein. In diesem Falle wird die polykristalline Schicht mit einer ausreichenden Dicke vorgesehen, so dass sie beide Rollen erfüllt, d. h., die Reduzierung der oberflächenbezogenen parasitären Verluste und Reduzierung der Substratverluste.
  • Gemäß einer Ausführungsform der Erfindung kann der geringe Zwischengitterplatzsauerstoffanteil eine Konzentration von weniger als 15 ppma, insbesondere 5 bis 10 ppma bezeichnen. In diesem Konzentrationsbereich kann das gewünschte Widerstandsniveau in der Passivierungsschicht zur Reduzierung der Substratverluste erreicht werden. Ferner kann der Begriff hoher Widerstand einen Widerstand von 2000 Ωm oder höher, insbesondere 3000 Ωm oder höher, bezeichnen, und das sogar nach Wärmebehandlungen mit einer Dauer von mindestens 1 Stunde bei Temperaturen von mehr als 450° C. Es sollte beachtet werden, dass andere Verunreinigungen, die normalerweise das elektrische Verhalten von Silizium beeinflussen, die auch als Donatoren oder Akzeptoren bekannt sind, eine Konzentration von weniger als 1 × 1012 cm-3 haben, um die Beziehung zwischen dem Zwischengitterplatzsauerstoffanteil und dem Widerstandsniveau zu erreichen.
  • Gemäß einer Ausführungsform haben die Passivierungsschicht und die Eindringschicht eine kombinierte Dicke von ungefähr 3 µm bis 30 µm, insbesondere 4 µm bis 10 µm, und noch spezieller ungefähr von 5 µm. Im Vergleich zu bekannten Halbleiter-auf-Isolator-Substraten mit Siliziumträgersubstraten mit geringem Oi mit einer Dicke von typischerweise 725 µm, wird nur ein dünner Bereich des Halbleiter-auf-Isolator-Substrats eine Wanderung von Dislokationen in Gebieten mit geringem Oi erfahren. Somit können die Lithographieschritte einer nachfolgenden Bauteilherstellung vereinfacht werden.
  • Die Aufgabe der Erfindung wird auch mittels eines Hochfrequenz-(HF-) Bauelements gelöst. Das erfindungsgemäße HF-Bauelement umfasst elektrisch isolierte Bauteilstrukturen, insbesondere können Leitungen innerhalb eines Bauelements elektrisch zueinander isoliert sein, mit einem minimalen Abstand d voneinander, die auf und/oder in einem Halbleiter-auf-Isolator-Substrat vorgesehen sind, wie es zuvor beschrieben ist, und das Bauelement zeichnet sich dadurch aus, dass die Dicke einer vergrabenen Oxidschicht, der Passivierungsschicht und der Eindringschicht zusammen so ist, dass HF-Signale höchstens in die Eindringschicht eindringen. Durch die Einstellung der Dicke der Eindringschicht auf die spezielle Abmessung d des HF-Aufbaus können somit Substratverluste reduziert werden, während die Bearbeitbarkeit insbesondere in Bezug auf eine Überlagerung während der Lithographie auf einem hohen Niveau gehalten werden kann.
  • Gemäß einer Ausführungsform der Erfindung kann die Dicke der vergrabenen Oxidschicht, der Passivierungsschicht und der Eindringschicht zusammen derart sein, dass sie das Zehnfache, insbesondere das 5-Fache des Abstands d nicht übersteigt.
  • Die Aufgabe der Erfindung wird auch mit dem Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats gelöst, wie es zuvor beschrieben ist, wobei die Eindringschicht epitaxial auf dem Trägersubstrat aufgewachsen wird, und die obere Halbleiterschicht und die vergrabene Oxidschicht auf die Passivierungsschicht durch einen Schichtübertragungsprozess übertragen werden, der insbesondere ein Bond-Verfahren umfasst. Vorzugsweise werden sowohl die Passivierungsschicht als auch die Eindringschicht epitaktisch aufwachsen.
  • Die Aufgabe wird ferner durch ein alternatives Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats, wie es zuvor beschrieben ist, gelöst, wobei die Eindringschicht auf das Trägersubstrat durch ein Schichtübertragungsverfahren, insbesondere ein Bond-Verfahren, übertragen wird. Dies könnte beispielsweise durch Verbinden des Trägersubstrats und eines Substrats mit niedrigem Oi und anschließendem Zurückätzen des Oi-Substrats auf die gewünschte Dicke oder durch Anwenden eines Prozesses des Typs SmartCut™ erreicht werden, der die Schritte umfasst: Bilden eines vorbestimmten Trennbereichs im Inneren des Oi-Substrats, Bonden des Oi-Substrats an das Trägersubstrat und Ablösen des Restes des Oi-Substrats, beispielsweise durch eine Wärmebehandlung, um die Eindringschicht auf dem Trägersubstrat zu erhalten.
  • Mit den zuvor genannten Verfahren lassen sich vorteilhafte Substrate erhalten.
  • Die Aufgabe der Erfindung wird auch mit einem Verfahren zur Herstellung eines Hochfrequenzbauelements, wie es zuvor beschrieben ist, gelöst mit den Schritten: Bereitstellen mehrerer Halbleiter-auf-Isolator-Substrate mit unterschiedlichen Dicken der Eindringschicht, Bilden von Hochfrequenzbauelementen auf oder in den Halbleiter-auf-Isolator-Substraten, Ermitteln der Eindringtiefe von HF-Signalen in den mehreren Halbleiter-auf-Isolator-Substraten, Auswählen des Halbleiter-auf-Isolator-Substrats mit der Dicke der Eindringschicht, bei der das HF-Signal höchstens in die Eindringschicht eindringt. Auf diese Weise kann eine optimierte Dicke der Eindringschicht ermittelt werden, so dass die Herstellbarkeit optimiert wird, währen die HF-Bauelement funktionsfähig bleiben.
  • Weitere Verbesserungen und Vorteile der offenbarten Ausführungsformen ergeben sich aus der Beschreibung und den Zeichnungen. Die Verbesserungen und/oder Vorteile können individuell durch die diversen Ausführungsformen und Merkmale der Beschreibung und der Zeichnungen erhalten werden, die jedoch nicht alle vorgesehen werden müssen, um eine oder mehrere derartige Verbesserungen und/oder einen oder mehrere dieser Vorteile zu erhalten.
  • Das Vorhergehende und weitere Aufgaben und Merkmale der vorliegenden Erfindung ergeben sich deutlicher aus der folgenden Beschreibung und den bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen angegeben sind, in denen:
    • 1 eine erste Ausführungsform des erfindungsgemäßen Halbleiter-auf-Isolator-Substrats zeigt,
    • 2 eine zweite Ausführungsform des erfindungsgemäßen Halbleiter-auf-Isolator-Substrats zeigt,
    • 3 eine dritte Ausführungsform der Erfindung zeigt, d. h., ein HF-Bauelement auf einem Halbleiter-auf-Isolator-Substrat gemäß der Erfindung,
    • 4 eine vierte Ausführungsform der Erfindung zeigt, d. h., ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiter-auf-Isolator-Substrats,
    • 5 eine fünfte Ausführungsform der Erfindung zeigt, d. h., ein alternatives Verfahren zur Herstellung eines erfindungsgemäßen Halbleiter-auf-Isolator-Substrats,
    • 6 eine sechste Ausführungsform der Erfindung zeigt, d. h., ein Verfahren zum Auswählen der Dicke der Eindringschicht eines erfindungsgemäßen Halbleiter-auf-Isolator-Substrats.
  • 1 zeigt schematisch ein Halbleiter-auf-Isolator-Substrat (Sol-Substrat) 1 gemäß einer ersten Ausführungsform der Erfindung. Das Sol-Substrat 1 gemäß dieser Ausführungsform dient zur Verwendung als Ausgangsmaterial für die Herstellung von Hochfrequenz-(HF-) Bauelementen, die beispielsweise in Kommunikationsgeräten wie Mobiltelefonen, intelligenten Telefonen, Tablet-Rechner oder Personalcomputern, eingesetzt werden.
  • Wie bereits erläutert ist, ist die Erfindung nicht auf eine obere Halbleiterschicht beschränkt, sondern sie kann auf andere Arten von Materialien für die obere Schicht angewendet werden, beispielsweise auf piezoelektrische Materialien, insbesondere Lithiumtantalat oder Lithiumniobat. Eine derartige Verallgemeinerung gilt für alle Ausführungsformen, die im Folgenden mit Verweis auf eine obere Halbleiterschicht beschrieben sind, die generell eine obere Schicht sein kann, die ein Halbleitermaterial oder ein piezoelektrisches Material aufweist. Somit ist auch ein Sol-artiges Substrat mit einer oberen piezoelektrischen Schicht ebenfalls in der Erfindung miteingeschlossen.
  • Das Sol-Substrat 1 weist ein Siliziumträgersubstrat 3, eine Eindringschicht 5, eine Passivierungsschicht 7, eine vergrabene Oxidschicht 9 und eine obere Halbleiterschicht 11 auf.
  • Das Siliziumträgersubstrat 3 ist ein standardmäßiges Silizium-(Si) Substrat oder ein Si-Wafer bzw. eine Scheibe, mit einem Standardwiderstand von 15 Ωm, einem Zwischengitterplatzsauerstoffanteil bzw. einem Anteil von Sauerstoff an Zwischengitterplätzen von ungefähr 20 bis 25 ppma und einer Dicke in der Größenordnung von 700 bis 750 µm. Die vergrabene Oxidschicht 7, die auch als Box-Schicht bezeichnet ist, ist in dieser Ausführungsform eine Siliziumdioxidschicht-(SiO2-) Schicht mit einer typischen Dicke von 100 bis 1000 nm. Die Halbleiterschicht in dieser Ausführungsform ist eine Siliziumschicht mit einer Dicke von ungefähr 50 nm bis 200 nm.
  • zwischen dem Si-Substrat 3 und der vergrabenen Oxidschicht 9 sind die Eindringschicht 5 und die Passivierungsschicht 7 eingeschlossen.
  • In dieser Ausführungsform ist die Eindringschicht 5 eine Siliziumschicht mit einer Hochwiderstandsschicht mit einem Widerstandswert von 2000 Ωm oder höher, insbesondere eine Schicht mit 3000 Ωm oder größer, und ein geringer Zwischengitterplatzsauerstoffanteil bezeichnet eine Konzentration von Sauerstoff auf Zwischengitterplätzen von weniger als 15 ppma, insbesondere 5 bis 10 ppma. Wie bereits zuvor erwähnt ist, wird ein derartiger Widerstand auch nach einer Wärmebehandlung von mindestens 1 Stunde Dauer bei einer Temperatur von mehr als 450° C erhalten. Erfindungsgemäß hat die Eindringschicht 5 somit einen höheren Widerstand und einen geringeren Zwischengitterplatzsauerstoffanteil als das Siliziumträgersubstrat 3. Die Eindringschicht 5 ist in dieser Ausführungsform eine monokristalline Schicht.
  • Die Passivierungsschicht 7 ist in diese Ausführungsform eine polykristalline Si-Schicht mit einer typischen Dicke von ungefähr 2000 bis 2500 nm.
  • Das Sol-Substrat ist für HF-Anwendungen von besonderem Interesse. Ein Problem, das mit HF-Bauelementen verknüpft ist, ist das Auftreten von Signalverlusten. Die Passivierungsschicht 7 und die Eindringschicht 5 werden in der Sol-Substratstruktur eingebaut, um die Verluste zu reduzieren. Parasitäre Verluste treten auf, wenn ein Signal eine Signalleitung eines HF-Bauelements, die in oder auf der Si-Schicht vorhanden ist, durchläuft. Parasitäre Signale breiten sich über die vergrabene Oxidschicht in das Si-Substrat aus und können andere Signalleitungen des HF-Bauelements erreichen. Die entsprechenden Verluste werden als Substratverluste bezeichnet.
  • Zur Verringerung der Verluste ist die Eindringschicht 5 eine Hochwiderstandschicht mit geringem Oi-Anteil, und somit mit einem viel höheren Widerstand als ein standardmäßiges normales Oi-Si-Substrat. Aufgrund des hohen Widerstands können die Verluste verringert werden.
  • Ferner werden Verluste, die aufgrund von Oberflächenladungen hervorgerufen werden können, die sich an der Oberfläche der Eindringschicht 5 ansammeln, durch das Vorhandensein der polykristallinen Passivierungsschicht 7 reduziert, die den Beitrag derartiger Oberflächenladungen zur elektrischen Leitung verhindern und somit die mit Oberflächenladungen in Beziehung stehenden Signalverlust reduziert.
  • Durch Kombination einer Eindringschicht 5 mit geringem Oi und einem standardmäßigen Si-Substrat 3 mit normaler Oi-Konzentration anstelle der Verwendung nur eines Si-Substrats mit geringem Oi wie im Stand der Technik, ist es möglich, das Auftreten unerwünschter Slip-Linien und einer Wanderung von Dislokationen zu reduzieren, die einen negativen Einfluss auf die Produktionsausbeute ausüben.
  • Die Dicken der vergrabenen Oxidschicht 9, der Passivierungsschicht 7 und der Eindringschicht 5 werden so gewählt, dass die parasitären Signale, die sich aus dem Signal ergeben, das ein HF-Bauelement durchläuft, höchstens die Eindringschicht 5 erreichen und somit den kleineren Widerstand in dem standardmäßigen Si-Trägersubstrats 3 nicht „sehen“. Folglich haben die Schichten eine kombinierte Dicke von mindestens 3 µm und höchstens 30 µm, insbesondere von höchstens 10 µm, und bevorzugt von höchstens 5 µm.
  • Gleichzeitig kann ein standardmäßiges Si-Substrat 3 verwendet werden, das es dem Herstellen von HF-Bauelementen ermöglicht, standardmäßige CMOS-Herstellungsverfahren anzuwenden.
  • 2 zeigt schematisch ein Halbleiter-auf-Isolator-Substrat (Sol-Substrat) 13 gemäß einer zweiten Ausführungsform der Erfindung. Merkmale der zweiten Ausführungsform, die gleich sind zu der ersten Ausführungsform, haben die gleichen Bezugszeichen und diesbezüglich wird auf die vorhergehende Beschreibung verwiesen.
  • Der Unterschied zwischen der zweiten und der ersten Ausführungsform besteht darin, dass in dem Sol-Substrat 14 der zweiten Ausführungsform die Passivierungsschicht und die Eindringschicht aus dem gleichen Material, d. h., Silizium, hergestellt sind, und die gleiche kristalline Struktur besitzen, d. h., sie sind polykristallin. Somit bilden sie eine modifizierte Passivierungsschicht 15 mit einer Dicke, die deutlich über die Dicke von Passivierungsschichten im Stand der Technik hinausgeht.
  • 3 zeigt schematisch ein Hochfrequenz-(HF-) Bauelement 17 gemäß einer dritten Ausführungsform der Erfindung. Das HF-Bauelement 17 ist auf oder in dem Sol-Substrat 1 angeordnet, insbesondere in der Si-Schicht 11, wie dies in 1 dargestellt ist. Die Merkmale der dritten Ausführungsform, die gleich sind zu denjenigen der ersten und der zweiten Ausführungsform, tragen das das gleiche Bezugszeichen und diesbezüglich wird auf die vorhergehende Beschreibung verwiesen. Alternativ kann das Sol-Substrat 13, das in 2 dargestellt ist, verwendet werden.
  • Das HF-Bauelement 17 weist mehrere elektrisch isolierte Bauteilstrukturen 19a, 19b, 19c mit einem minimalen Abstand d zwischen zwei Strukturen, hier 19a, 19b, auf. Wenn ein HF-Signal die Bauteilstruktur 19b durchläuft, breiten sich parasitäre Signale 21 durch das Sol-Substrat aus. Erfindungsgemäß wird der Einfluss durch die Eindringschicht 5 und die Passivierungsschicht 7 reduziert, wie dies detailliert zuvor mit Verweis auf die erste und die zweite Ausführungsform erläutert ist.
  • Gemäß dieser Ausführungsform der Erfindung wird die Dicke d' so gewählt, dass sie das Zehnfache, insbesondere das Fünffache, des Abstands d des HF-Bauelements 17 nicht übersteigt. In diesem Falle können die parasitären HF-Signale 21 nur die Eindringschicht 5 mit ihrem höheren Widerstand erreichen, und breiten sich nicht über das besser leitende Si-Trägersubstrat 3 aus.
  • 4 zeigt eine vierte Ausführungsform der Erfindung, d. h., ein erstes Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats gemäß der ersten oder der zweiten Ausführungsform der Erfindung. Wiederum sind Merkmale der vierten Ausführungsform, die gleich sind zu denjenigen der ersten bis dritten Ausführungsform, mit den gleichen Bezugszeichen belegt und diesbezüglich wird auf die vorhergehende Beschreibung verwiesen.
  • Schritt a) besteht aus der Bereitstellung eines standardmäßigen Si-Substrats 3 mit normalen Zwischengitterplatzsauerstoffanteil (Oi) von ungefähr 20 bis 25 ppma. Diese Art eines Substrats wird häufig in der Halbleiterindustrie verwendet.
  • Während des Schritts b) werden zunächst eine monokristalline Si-Schicht und die Eindringschicht 5 homoepitaktisch auf dem Si-Trägersubstrat aufgewachsen. Die Aufwachsbedingungen werden so gewählt, dass ein geringerer Oi-Anteil von 5 bis 15 ppma an Sauerstoffkonzentration erreicht wird. Somit kann ein höherer Widerstand von mindestens 2000 Ωm oder höher, insbesondere von 3000 Ωm, im Vergleich zu dem Si-Trägersubstrat 3 in der Epitaxieschicht erreicht werden.
  • Nach dem epitaktischen Aufwachsen werden die Aufwachsbedingungen verändert, so dass dann eine polykristalline Schicht, die der Passivierungsschicht 7 entspricht, erhalten wird.
  • Die Dicke d" der beiden Schichten 5 und 7 wird entsprechend den Parametern, die zuvor mit Bezug auf die Ausführungsformen 1 bis 3 beschrieben sind, ermittelt, um die Dicke d' der Schichten 5, 7 und 9 zu erhalten.
  • Gemäß einer Alternative kann der Schritt b) durch den Schritt b') ersetzt werden, während welchem die modifizierte Passivierungsschicht 15, die die Rolle sowohl der Eindringschicht 5 als auch der Passivierungsschicht 7 gleichzeitig übernimmt, als eine polykristalline Schicht direkt auf dem Si-Trägersubstrat 3 aufgewachsen wird.
  • Der Schritt c) besteht in der Herstellung eines Spendersubstrats 23, das ein Si-Spendersubstrat 25 mit einer Siliziumdioxidschicht 27 aufweist, und eines vorbestimmten Trennbereichs 29 in dem Si-Spendersubstrat 25, der beispielsweise durch Ionenimplantation erhalten wird, wie dies im Stand der Technik bekannt ist.
  • Während des Schritts d) wird das Spendersubstrat 23, beispielsweise durch Bonden, über die Überfläche der Siliziumdioxidschicht 27 an der Oberfläche der Passivierungsschicht 7 in der ersten Alternative oder an der modifizierten Passivierungsschicht 15 in der zweiten Alternative angebracht.
  • Während des Schritts e) wird eine Ablösebehandlung, beispielsweise eine Wärmebehandlung, ausgeführt, um ein Ablösen an dem vorbestimmten Trennbereich 29 zu ermöglichen, um damit eine Si-Schicht 31 des Si-Spendersubstrats 23 und die Siliziumdioxidschicht 27 auf die Passivierungsschicht 7 in der ersten Alternative oder auf die modifizierte Passivierungsschicht 15 in der zweiten Alternative zu übertragen. Die Schicht 27 entspricht somit der vergrabenen Oxidschicht 9 und die Schicht 31 entspricht der oberen Halbleiterschicht in der ersten und zweiten Ausführungsform.
  • Unter Anwendung dieses Verfahrens kann das Sol-Substrat 1 gemäß der ersten Ausführungsform oder das Sol-Substrat 13 gemäß der zweiten Ausführungsform erhalten werden. Dieses Substrat kann dann für die Herstellung von HF-Bauelementen, beispielsweise unter Anwendung von CMOS-Prozessschritten verwendet werden.
  • 5 zeigt eine fünfte Ausführungsform der Erfindung, d. h., ein alternatives Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats gemäß der Erfindung. Das in 5 dargestellte Verfahren ist geeignet, ein Sol-Substrat 1 gemäß der ersten Ausführungsform herzustellen. Merkmale der fünften Ausführungsform, die gleich sind zu denjenigen in der ersten Ausführungsform und dem Verfahren gemäß der vierten Ausführungsform haben das gleiche Bezugszeichen und diesbezüglich wird auf die vorhergehende Beschreibung verwiesen.
  • Der Schritt a) besteht aus der Bereitstellung eines standardmäßigen Si-Trägersubstrats 3, beispielsweise einer Si-Scheibe, und hat somit einen normalen Zwischengitterplatzsauerstoffanteil und einen normalen Widerstand, und der Schritt beinhaltet die Bereitstellung eines Si-Substrats 33 mit niedrigem Zwischengitterplatzsauerstoffanteil, beispielsweise in Form einer Si-Scheibe mit geringen Oi mit einem Oi-Anteil von 5 bis 10 ppma und einem Widerstand von größer 2000 Ωm, insbesondere größer als 3000 Ωm.
  • Der Schritt b) besteht in der Anbringung, beispielsweise durch Bonden, des Si-Trägersubstrats 3 an dem Si-Substrat 33 mit niedrigem Oi.
  • Während des Schritts c) wird das Si-Substrat 33 mit geringem Oi zurückgeätzt, um eine Eindringschicht 5 der gewünschten Dicke zu erhalten, wie dies zuvor beschrieben ist. Der Schritt d) besteht dann in einem Aufwachsen der polykristallinen Si-Passivierungsschicht 7 auf der Eindringschicht 5, typischerweise mit einer Dicke von 200 bis 2500 nm.
  • Gemäß einer Alternative, wenn das Si-Substrat 33 mit niedrigem Zwischengitterplatzsauerstoffanteil polykristallin ist, kann das Rückätzen des Schritts c) verwendet werden, um eine modifizierte Passivierungsschicht zu erhalten, die die Rolle der Passivierungsschicht 7 und der Eindringschicht 5 gleichzeitig erfüllt. In dieser Alternative wird dann der Schritt d) nicht umgesetzt.
  • Der Schritt e) besteht in der Herstellung eines Spendersubstrats 23 mit einem Si-Spendersubstrats 25 mit einer Siliziumdioxidschicht 27, und in der Herstellung eines vorbestimmten Trennbereichs 29 in dem Si-Spendersubstrat 25, was beispielsweise durch lonenimplantation erreicht wird, wie dies im Stand der Technik bekannt ist.
  • Während des Schritts f) wird das Spendersubstrat 23, beispielsweise durch Bonden, über die Oberfläche der Siliziumdioxidschicht 27 an der Oberfläche der Passivierungsschicht 7 angebracht.
  • Während des Schritts g) wird eine Ablösebehandlung, beispielsweise eine Wärmebehandlung, ausgeführt, so dass ein Ablösen an dem vorbestimmten Trennbereich 29 erreicht wird, wodurch eine Si-Schicht 31 des Si-Spendersubstrats 23 und der Siliziumdioxidschicht auf die Passivierungsschicht 27 übertragen werden. Die Schicht 27 entspricht somit der vergrabenen Oxidschicht 9 und die Schicht 31 entspricht der oberen Halbleiterschicht 11 der ersten Ausführungsform. Es wird somit ein Sol-Substrat 1 gemäß der ersten Ausführungsform erhalten.
  • 6 zeigt eine sechste Ausführungsform der Erfindung, d. h., ein Verfahren zur Auswahl der Dicke der Eindringschicht eines Halbleiter-auf-Isolator-Substrats gemäß der Erfindung. Die Auswahl hängt von den HF-Bauelementen ab, die auf oder in dem Sol-Substrat 1, 13 gemäß der Erfindung herzustellen sind. Die Bezugszeichen, die im Folgenden verwendet sind, beziehen sich auf Merkmale, die bereits zuvor beschrieben sind, und sie haben die gleichen Bezugszeichen.
  • Der erste Schritt a) besteht in der Bereitstellung mehrerer Halbleiter-auf-Isolator-Substrate 1 mit unterschiedlichen Dicken für die Eindringschicht 5. Die Dickenwerte werden so gewählt, dass die Gesamtdicke der vergrabenen Oxidschicht 9, der Passivierungsschicht 7 und der Eindringschicht 5 in einem Bereich zwischen ungefähr 3 µm bis ungefähr 30 µm bleibt. Das Gleiche gilt für das Sol-Substrat 13 gemäß der zweiten Ausführungsform und die modifizierte Passivierungsschicht 15.
  • Im nächsten Schritt b) werden Hochfrequenzbauelemente, ähnlich wie das HF-Bauelement 17, auf oder in den Halbleiter-auf-Isolator-Substraten 1, 13 hergestellt. Für jedes der unterschiedlichen Sol-Substrate mit unterschiedlicher Dicke für die Eindringschicht 5 werden die gleichen HF-Bauelemente 17 unter Anwendung der gleichen Fertigungsprozesse hergestellt.
  • Nachfolgend wird während des Schritts c) die Eindringtiefe von parasitären HF-Signalen ermittelt, indem das parasitäre Signal mit benachbarten HF-Bauteilstrukturen, beispielsweise 19a oder 19c im Falle, dass das Referenzsignal die Struktur 19b durchläuft, erfasst wird. Alternativ kann auch die Abschwächung des parasitären Signals ermittelt werden.
  • Schließlich wird im Schritt d) dasjenige Halbleiter-auf-Isolator-Substrat 1 oder 13 mit der Dicke der Eindringschicht 5 (oder der modifizierten Passivierungsschicht 15) ausgewählt, für das das parasitäre HF-Signal höchstens in die Eindringschicht 5 (oder die modifizierte Passivierungsschicht 15) eindringt. Von den Sol-Substraten 1 oder 13, die die Bedingung erfüllen, wird dasjenige mit der dünnsten Eindringschicht 5 (oder dünnsten modifizierten Passivierungsschicht 15) als dasjenige mit dem optimierten Dickenparameter ausgewählt.
  • Unter Anwendung dieser Rückkopplungsschleife kann die Massenproduktion von Sol-Substraten 1 oder 13 mit optimierter Dicke der Eindringschicht 5 oder der modifizierten Passivierungsschicht 15 sodann begonnen werden.
  • In den vorhergehenden Ausführungsformen ist die Halbleiterschicht 11 aus Silizium hergestellt und die vergrabene Oxidschicht ist aus SiO2 hergestellt. Gemäß weiteren Varianten können andere geeignete Materialien, etwa SiGe oder GaAs verwendet werden. Anstelle von polykristallinem Si können andere Einfangschichten ebenfalls für die Passivierungsschicht 7 verwendet werden.

Claims (12)

  1. Halbleiter-auf-Isolator-Substrat, insbesondere ein Silizium-auf-Isolator-Substrat, mit einer oberen Halbleiterschicht (11), einer vergrabenen Oxidschicht (9) und einer Passivierungsschicht (7) über einem Siliziumträgersubstrat (3), dadurch gekennzeichnet, dass eine Eindringschicht (5) zwischen der Passivierungsschicht (7) und dem Siliziumträgersubstrat (3) vorgesehen ist, wobei die Eindringschicht (5) eine Siliziumschicht mit höherem Widerstand und niedrigerem Zwischengitterplatzsauerstoffanteil ist als das Siliziumträgersubstrat (3).
  2. Halbleiter-auf-Isolator-Substrat nach Anspruch 1, wobei die Passivierungsschicht (5) und die Eindringschicht (7) aus dem gleichen Material sind.
  3. Halbleiter-auf-Isolator-Substrat nach Anspruch 1 oder 2, wobei die Passivierungsschicht (7) eine polykristalline Schicht ist und die Eindringschicht (5) ein monokristallines Material ist.
  4. Halbleiter-auf-Isolator-Substrat nach Anspruch 1 oder 2, wobei die Eindringschicht (13) eine polykristalline Schicht ist.
  5. Halbleiter-auf-Isolator-Substrat nach einem der Ansprüche 1 bis 4, wobei ein geringer Zwischengitterplatzsauerstoffanteil eine Konzentration von weniger als 15 ppma, insbesondere 5 bis 10 ppma, bezeichnet.
  6. Halbleiter-auf-Isolator-Substrat nach einem der Ansprüche 1 bis 5, wobei der Begriff hoher Widerstand einen Widerstand von 2000 Ωm oder höher, insbesondere 3000 Ωm oder höher, bezeichnet.
  7. Halbleiter-auf-Isolator-Substrat nach einem der Ansprüche 1 bis 6, wobei die vergrabene Oxidschicht (9), die Passivierungsschicht (7) und die Eindringschicht (5) eine kombinierte Dicke von 3 µm bis 30 µm, insbesondere 4 µm bis 10 µm, und bevorzugt ungefähr 5 µm haben.
  8. Hochfrequenzbauelement mit elektrisch isolierten Bauteilstrukturen (191, 19b, 19c) mit einem minimalen Abstand d zwischen einander, die auf und/oder in einem Halbleiter-auf-Isolator-Substrat nach einem der Ansprüche 1 bis 6 vorgesehen sind, dadurch gekennzeichnet, dass die Dicke (d') der Passivierungsschicht (7) und der Eindringschicht (5) zusammen derart ist, dass HF-Signale höchstens in die Eindringschicht (5) eindringen.
  9. Hochfrequenzbauelement nach Anspruch 8, wobei die Dicke der vergrabenen Oxidschicht (9), der Passivierungsschicht (7) und der Eindringschicht (5) zusammen derart ist, dass sie das Zehnfache, insbesondere das Fünffache, des Abstands d nicht überschreiten.
  10. Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats nach einem der Ansprüche 1 bis 7, wobei die Eindringschicht auf dem Trägersubstrat epitaktisch aufgewachsen wird und die obere Halbleiterschicht und die vergrabene Oxidschicht auf die Passivierungsschicht durch einen Schichtübertragungsprozess, insbesondere mit einem Bond-Verfahren, übertragen werden.
  11. Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Substrats nach einem der Ansprüche 1 bis 7, wobei die Eindringschicht auf das Trägersubstrat durch einen Schichtübertragungsverfahren, insbesondere ein Bond-Verfahren, übertragen wird.
  12. Verfahren zur Herstellung eines Hochfrequenzbauelements nach Anspruch 8 oder 9, mit den Schritten: - Bereitstellen mehrerer Halbleiter-auf-Isolator-Substrate, mit unterschiedlichen Dicken für die Eindringschicht, - Herstellen von Hochfrequenzbauelementen auf oder in den Halbleiter-auf-Isolator-Substraten, - Ermitteln der Eindringtiefe von HF-Signalen in den mehreren Halbleiter-auf-Isolator-Substraten - Auswählen des Halbleiter-auf-Isolator-Substrats mit derjenigen Dicke der Eindringschicht, bei der das HF-Signal höchstens in die Eindringschicht eindringt.
DE112017001617.7T 2016-03-31 2017-03-30 Halbleiter-auf-lsolator-Substrat für HF-Anwendungen Pending DE112017001617T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1652782 2016-03-31
FR1652782A FR3049763B1 (fr) 2016-03-31 2016-03-31 Substrat semi-conducteur sur isolant pour applications rf
PCT/EP2017/057614 WO2017167923A1 (en) 2016-03-31 2017-03-30 Semiconductor on insulator substrate for rf applications

Publications (1)

Publication Number Publication Date
DE112017001617T5 true DE112017001617T5 (de) 2018-12-20

Family

ID=56511678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017001617.7T Pending DE112017001617T5 (de) 2016-03-31 2017-03-30 Halbleiter-auf-lsolator-Substrat für HF-Anwendungen

Country Status (8)

Country Link
US (3) US10886162B2 (de)
JP (1) JP6657516B2 (de)
KR (1) KR102172705B1 (de)
CN (1) CN109075120B (de)
DE (1) DE112017001617T5 (de)
FR (1) FR3049763B1 (de)
TW (1) TWI720161B (de)
WO (1) WO2017167923A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
EP3792965B1 (de) * 2016-10-26 2022-05-11 GlobalWafers Co., Ltd. Silizium-auf-isolator-substrat mit hohem widerstand und verbesserter ladungsabfangender effizienz
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
WO2020072212A1 (en) * 2018-10-01 2020-04-09 Applied Materials, Inc. Method of forming an rf silicon on insulator device
TWI815970B (zh) * 2018-11-09 2023-09-21 日商日本碍子股份有限公司 壓電性材料基板與支持基板的接合體、及其製造方法
FR3103631B1 (fr) 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微系统与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
JP7392578B2 (ja) * 2020-06-05 2023-12-06 信越半導体株式会社 高周波半導体装置の製造方法及び高周波半導体装置
FR3119046B1 (fr) * 2021-01-15 2022-12-23 Applied Materials Inc Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US7529433B2 (en) * 2007-01-12 2009-05-05 Jds Uniphase Corporation Humidity tolerant electro-optic device
US8078565B2 (en) * 2007-06-12 2011-12-13 Kana Software, Inc. Organically ranked knowledge categorization in a knowledge management system
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
WO2012125632A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US8536035B2 (en) * 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf

Also Published As

Publication number Publication date
US20230238274A1 (en) 2023-07-27
US11626319B2 (en) 2023-04-11
CN109075120A (zh) 2018-12-21
JP6657516B2 (ja) 2020-03-04
FR3049763B1 (fr) 2018-03-16
US10886162B2 (en) 2021-01-05
CN109075120B (zh) 2023-04-07
US20210057269A1 (en) 2021-02-25
TW201803015A (zh) 2018-01-16
KR20180127436A (ko) 2018-11-28
KR102172705B1 (ko) 2020-11-02
TWI720161B (zh) 2021-03-01
FR3049763A1 (de) 2017-10-06
US20190115248A1 (en) 2019-04-18
JP2019514202A (ja) 2019-05-30
WO2017167923A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
DE112017001617T5 (de) Halbleiter-auf-lsolator-Substrat für HF-Anwendungen
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112006002055B4 (de) Verfahren zur Herstellung eines verspannten MOS-Bauelements
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112007003116T5 (de) Verspannter Transistor und Verfahren zu dessen Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE4445344C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
DE102016105373A1 (de) Iii-v-verbindungs-und germaniumverbindungs-nanodrahtaufhängung mit germanium enthaltender freigabeschicht
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102011079499B4 (de) Verfahren zum Herstellen einer Gate-Graben-Struktur
DE102014208307B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004004512B4 (de) Integrierte Schaltung mit lateraler dielektrischer Isolation aktiver Bereiche über elektrisch kontaktiertem vergrabenem Material und Herstellungsverfahren
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Legal Events

Date Code Title Description
R012 Request for examination validly filed