CN109075120B - 用于rf应用的绝缘体上半导体衬底 - Google Patents

用于rf应用的绝缘体上半导体衬底 Download PDF

Info

Publication number
CN109075120B
CN109075120B CN201780026817.8A CN201780026817A CN109075120B CN 109075120 B CN109075120 B CN 109075120B CN 201780026817 A CN201780026817 A CN 201780026817A CN 109075120 B CN109075120 B CN 109075120B
Authority
CN
China
Prior art keywords
layer
semiconductor
insulator substrate
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780026817.8A
Other languages
English (en)
Other versions
CN109075120A (zh
Inventor
阿诺德·卡斯泰
O·科农丘克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN109075120A publication Critical patent/CN109075120A/zh
Application granted granted Critical
Publication of CN109075120B publication Critical patent/CN109075120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种用于在RF应用中使用的绝缘体上半导体衬底(1)，特别是一种绝缘体上硅衬底，包括位于硅支撑衬底(3)上方的半导体顶层(11)、掩埋氧化物层(9)和钝化层(7)，并且涉及一种对应的方法。本发明还涉及一种RF器件(17)。另外在钝化层(7)与硅支撑衬底(3)之间引入穿透层(5)以确保底层RF部件的足够高的电阻率，同时可以在支撑衬底(3)中保持低位错移动。

Description

用于RF应用的绝缘体上半导体衬底
技术领域
本发明涉及一种用于在RF应用中使用的绝缘体上半导体衬底，特别是一种绝缘体上硅衬底，包括位于硅支撑衬底上方的半导体顶层、掩埋氧化物层和钝化层，并且涉及一种对应的方法。本发明还涉及一种RF器件。
背景技术
用于射频(RF)应用的已知衬底包括三层结构：硅Si置于二氧化硅SiO2上继而置于多晶硅层上。此三层结构设置在具有低间隙氧含量(“低Oi”)的体高电阻率支撑衬底上。对于这种衬底来说间隙氧含量在5-10ppma之间的范围内，而不是标准Oi衬底的20-25ppma或者高Oi衬底的25-30ppma。高电阻率在此上下文中通常涉及3000Ωm或更大的电阻率值。在RF器件中需要此高体电阻率以便限制或者抑制来自有源器件下面的所有材料的寄生信号，也被称作衬底损耗。
需要多晶硅层来抑制可能由于在电场的影响下存在于支撑衬底与二氧化硅层之间的界面处的表面电荷而发生的进一步寄生损耗。此多晶硅层作为钝化层并且因此可以减少信号损耗。
已知间隙氧在热处理之后产生热施主并且因此减小支撑衬底的体电阻率，从而增加衬底损耗，因此需要低Oi衬底。然而，低Oi的使用并非没有缺点。
低Oi含量使硅变得对位错迁移更敏感。氧间隙原子往往附着到硅原子并聚集成SiO2小沉淀物，这防止位错迁移到晶格中。在低Oi含量情况下在材料中存在较少的SiO2沉淀物，从而在绝缘体上半导体衬底和/或RF器件的制造期间在热处理时导致位错迁移增加，从而导致对晶体结构的不希望的改变和所谓的滑移线的出现。位错迁移还可以导致衬底的塑性变形，该塑性变形在CMOS工艺期间可以导致光刻期间的重叠问题。
发明内容
因此本发明的一个目的是提供一种克服或者至少减少之前发现的问题的适合于RF应用的改进的绝缘体上半导体衬底。
利用根据本发明的绝缘体上半导体衬底，特别是绝缘体上硅衬底来实现此目的，该绝缘体上半导体衬底包括位于硅支撑衬底上方的半导体顶层、掩埋氧化物层和钝化层，其特征在于，在钝化层与硅支撑衬底之间设有穿透层，其中，穿透层是与硅支撑衬底相比电阻更高且间隙氧含量更低的硅层。
本发明不限于半导体顶层，而是可以应用于其它类型材料的顶层，例如压电材料(特别是钽酸锂或铌酸锂)。
根据本发明引入一种特定层——具有低Oi含量的穿透层，使得可以使用其中可以通过降低位错在支撑衬底内迁移的能力来减少滑移线和重叠问题的支撑衬底。实际上，取决于将在衬底上制备的RF器件的RF信号将穿透到绝缘体上半导体衬底中有多远，低Oi含量只需要从硅层开始到一定深度。
根据一个实施方式，钝化层和穿透层可以是相同的材料。在这种情况下可以减少或者甚至抑制界面处的晶格失配的负面影响。
根据一个实施方式，钝化层可以是多晶层并且穿透层可以是单晶材料。多晶层作为用于电荷的陷阱并且允许减少寄生损耗，而单晶层具有可独立于层的厚度获得具有低表面粗糙度的层的优点。
根据一种变型，穿透层可以是多晶层。在这种情况下多晶层具有足够的厚度以实现两个作用，即减少表面相关的寄生损耗和衬底损耗。
根据本发明的实施方式，低间隙氧含量可以涉及小于15ppma，特别是5ppma至10ppma的浓度。在此浓度范围内可以在钝化层中达到所期望的电阻率水平以减少衬底损耗。此外，术语“高电阻”可以涉及2000Ωm或更大，特别是3000Ωm或更大的电阻率，并且即使在高于450℃的温度下热处理持续至少1小时之后也是如此。应该理解的是，通常影响硅的电性能的其它杂质(也称为施主和受主)具有小于1×1012cm-3的浓度，以获得间隙氧含量与电阻率水平之间的关系。
根据一个实施方式，钝化层和穿透层具有大约3μm至30μm，特别是4μm至10μm，甚至更特别是大约5μm的组合厚度。与带有厚度通常为725μm的低Oi硅支撑衬底的现有技术的绝缘体上半导体衬底相比较，该绝缘体上半导体衬底的仅一薄部分将在低Oi区域中经受位错的迁移。因此可以简化后续器件制造的光刻步骤。
本发明的目的还利用射频(RF)器件来实现。本发明的RF器件包括设置在如上所述的绝缘体上半导体衬底上和/或中的电隔离器件结构，特别是可以彼此电隔离的器件内的导线，具有彼此之间的最小距离d，并且其特征在于掩埋氧化物层、钝化层和穿透层的总厚度使得RF信号至多穿透到穿透层中。因此通过根据RF设计的特定尺寸d调整穿透层的厚度，可以减少衬底损耗，同时特别针对光刻期间的重叠，可以保持高可制造性。
根据本发明的一个实施方式，掩埋氧化物层、钝化层和穿透层的总厚度可以是使得它不超过距离d的十倍，特别是5倍。
本发明的目的还利用用于制造如上所述的绝缘体上半导体衬底的方法来实现，其中，在支撑衬底上外延生长穿透层，并且通过层转移工艺(特别地包括接合方法)将半导体顶层和掩埋氧化物层转移到钝化层上。优选地，钝化层和穿透层二者都外延生长。
该目的利用用于制造如上所述的绝缘体上半导体衬底的另选方法进一步实现，其中，通过层转移方法(特别是接合方法)将穿透层转移到支撑衬底上。这例如可以通过接合支撑衬底和低OI衬底并且然后将Oi衬底回蚀到所期望的厚度或者通过应用Smart CutTM类型工艺来实现，Smart CutTM类型工艺包括以下步骤：在OI衬底内部形成预定分割区域，将OI衬底接合到支撑衬底，以及例如通过热处理来使OI衬底的剩余部分分离，以在支撑衬底上获得穿透层。
利用以上提及的方法，可以获得有利的衬底。
本发明的目的还利用用于制造如上所述的射频器件并且包括以下步骤的方法来实现：提供具有不同厚度穿透层的多个绝缘体上半导体衬底，在绝缘体上半导体衬底上或中形成射频器件，确定RF信号在多个绝缘体上半导体衬底中的穿透深度，选取具有RF信号至多穿透到穿透层中的穿透层厚度的绝缘体上半导体衬底。以这种方式可以确定优化的穿透层厚度，使得在保持RF器件工作的同时优化可制造性。
所公开的实施方式的其它益处和优点将从本说明书和附图中变得显而易见。可以通过本说明书和附图的各种实施方式和特征单独地获得益处和/或优点，而不必为了获得这些益处和/或优点中的一个或更多个而提供全部这些实施方式和特征。
附图说明
从结合附图给出的以下描述和优选的实施方式中，本发明的以上及其它目的和特征将变得更显而易见，在附图中：
图1例示了根据本发明的绝缘体上半导体衬底的第一实施方式，
图2例示了根据本发明的绝缘体上半导体衬底的第二实施方式，
图3例示了本发明的第三实施方式，即根据本发明的绝缘体上半导体衬底上的RF器件，
图4例示了本发明的第四实施方式，即用于制造根据本发明的绝缘体上半导体衬底的方法，
图5例示了本发明的第五实施方式，即用于制造根据本发明的绝缘体上半导体衬底的另选方法，
图6例示了本发明的第六实施方式，即用于选取根据本发明的绝缘体上半导体衬底的穿透层的厚度的方法。
具体实施方式
图1示意性地例示了根据本发明的第一实施方式的绝缘体上半导体衬底(SoI衬底)1。根据此实施方式的SoI衬底1用作制造射频(RF)器件的起始材料，例如用在诸如移动电话、智能电话、平板或个人计算机的通信装置中。
如以上已经陈述的，本发明不限于半导体顶层，而是可以应用于其它类型材料的顶层，例如压电材料(特别是钽酸锂或铌酸锂)。这种概括适用于如在下面针对半导体顶层所描述的所有实施方式，该半导体顶层一般地可以是包括半导体材料或压电材料的顶层。因此包括压电顶层的SoI型衬底也将在本发明的范围内。
SoI衬底1包括硅支撑衬底3、穿透层5、钝化层7、掩埋氧化物层9和半导体顶层11。
硅支撑衬底3是标准硅(Si)衬底或硅晶片，具有15Ωm的标准电阻率、大约20ppma至25ppma的间隙氧含量以及约700μm至750μm的厚度。此实施方式中的掩埋氧化物层7(也被称作BOX层)是典型厚度为100nm至1000nm的二氧化硅(SiO2)层。此实施方式中的半导体层是厚度为大约50nm至200nm的硅层。
夹在硅衬底3与掩埋氧化物层9之间的是穿透层5和钝化层7。
在此实施方式中，此实施方式中的穿透层5是硅层，该硅层具有电阻率值为2000Ωm或更大，特别是3000Ωm或更大的高电阻率层，并且具有涉及小于15ppma特别是5至10ppma的间隙氧浓度的低间隙氧含量。如以上已经提及的，即使在高于450℃的温度下热处理至少1小时之后也维持这种电阻率值。根据本发明，穿透层5因此具有比硅支撑衬底3更高的电阻率和更低的间隙氧含量。此实施方式中的穿透层5是单晶层。
此实施方式中的钝化层7是典型厚度为大约200nm至2500nm的多晶硅层。
该SoI衬底对RF应用特别有利。与RF器件关联的一个问题是信号损耗的发生。在SoI衬底结构中引入钝化层7和穿透层5来减少损耗。当信号通过存在于硅层中或上的RF器件的信号线时发生寄生损耗。寄生信号经由掩埋氧化物层进入硅衬底并且可以到达RF器件的其它信号线。对应损耗被称作衬底损耗。
为了减少损耗，穿透层5是低Oi含量的并且因此具有比标准普通Oi硅衬底高得多的电阻的高电阻层。由于高电阻，可以减少损耗。
此外，通过多晶钝化层7的存在阻碍表面电荷对导电的影响并且因此减少表面电荷相关的信号损耗，由于在穿透层5的表面处积聚的表面电荷而可能发生的损耗减少了。
通过将低Oi穿透层5与具有正常Oi浓度的标准硅衬底3组合在一起而不是像在现有技术中一样仅使用低Oi硅衬底，减少对生产率具有负面影响的不希望的滑移线和位错迁移的发生变得可能。
掩埋氧化物层9、钝化层7和穿透层5的厚度因此被选取为使得由通过RF设计的信号产生的寄生信号至多延伸到穿透层5并且因此不会在标准硅支撑衬底3中“看到”较低的电阻。因此，这些层总共具有至少3μm且至多30μm(特别是至多10μm，更特别是至多5μm)的组合厚度。
同时可以使用标准硅衬底3，这允许RF器件制造商使用标准CMOS制造方法。
图2示意性地例示了根据本发明的第二实施方式的绝缘体上半导体衬底(SoI衬底)13。第二实施方式的与在第一实施方式中相同的特征带有相同的附图标记并且参照其以上描述。
第二实施方式和第一实施方式之间的差异是：在第二实施方式的SoI衬底14中，钝化层和穿透层由相同的材料即硅制成并且具有相同的晶体结构，即多晶。因此它们形成厚度远超过现有技术中的钝化层的厚度的一个改良钝化层15。
图3示意性地例示了根据本发明的第三实施方式的射频(RF)器件17。RF器件17布置在SoI衬底1上或中，特别地布置在如图1所例示的硅层11中。第三实施方式的与在第一实施方式和第二实施方式中相同的特征带有相同的附图标记并且参照其以上描述。作为另选方案可以使用如图2所例示的SoI衬底13。
RF器件17包括多个电隔离器件结构19a、19b、19c，其中在两个结构(这里为19a、19b)之间有最小距离d。当RF信号通过器件结构19b时，寄生信号21通过SoI衬底。根据本发明，寄生信号的影响是像以上相对于第一实施方式和第二实施方式详细地说明的那样通过穿透层5和钝化层7来减少的。
根据本发明的此实施方式，厚度d’被选取为使得它不超过RF器件17的距离d的十倍，特别是五倍。在这种情况下，由于穿透层5的较高电阻率，RF寄生信号21可以仅到达穿透层5而不会通过导电较好的硅支撑衬底3。
图4例示了本发明的第四实施方式，即用于制造根据本发明的第一实施方式或第二实施方式的绝缘体上半导体衬底的第一方法。再次，第四实施方式的与在第一至第三实施方式中相同的特征带有相同的附图标记并且参照其以上描述。
步骤a)在于提供具有大约20ppma至25ppma的正常间隙氧含量(Oi)的标准硅衬底3。这种类型的衬底常用在半导体工业中。
在步骤b)期间首先是在硅支撑衬底3上同质外延生长单晶硅层——穿透层5。生长条件被选取为使得实现5～ppma氧浓度的较低Oi含量。因此，在外延层中获得相比于硅支撑衬底可以获得的至少2000Ωm或更大，特别是3000Ωm的较高电阻率。
继外延生长之后，改变生长条件以然后获得与钝化层7对应的多晶层。
两个层5和7的厚度d”是根据以上相对于实施方式1至3所描述的参数来确定的以实现层5、7和9的厚度d’。
根据另选方案，可以用步骤b’)代替步骤b)，在步骤b’)期间，直接在硅支撑衬底3上生长同时履行穿透层5和钝化层7二者的作用的改良钝化层15，作为多晶层。
步骤c)在于制备施主衬底23，该施主衬底23包括带二氧化硅层27的硅施主衬底25以及在硅施主衬底25中例如通过如本领域中已知的离子注入实现的预定分割区域29。
在步骤d)期间，经由二氧化硅层27的表面，将施主衬底23(例如通过接合)附着至第一另选方案中的钝化层7的表面或者附着至第二另选方案中的改良钝化层15。
在步骤e)期间，执行分离处理(例如，热处理)以在预定分割区域29处实现分离，从而将硅施主衬底23的硅层31和二氧化硅层27转移到第一另选方案中的钝化层7或者转移到第二另选方案中的改良钝化层15。层27因此对应于第一实施方式和第二实施方式的掩埋氧化物层9并且层31对应于第一实施方式和第二实施方式的半导体顶层。
使用此方法可以获得根据第一实施方式的SoI衬底1或根据第二实施方式的SoI衬底13。然后可以将此衬底用于制造RF器件，例如使用CMOS工艺步骤。
图5例示了本发明的第五实施方式，即用于制造根据本发明的绝缘体上半导体衬底的另选方法。图5所例示的方法适合于制造根据第一实施方式的SoI衬底1。第五实施方式的与在第一实施方式中和根据第四实施方式的方法中相同的特征带有相同的附图标记并且参照其以上描述。
步骤a)在于提供标准硅支撑衬底3，例如硅晶片，从而具有正常间隙氧含量和正常电阻率，并且在于提供具有5ppma至10ppma的Oi含量和大于2000Ωm，特别地大于3000Ωm的电阻率的低间隙氧含量硅衬底33，例如低Oi硅晶片。
步骤b)在于将硅支撑衬底3(例如通过接合)附着至低Oi硅衬底33。
在步骤c)期间，回蚀低Oi硅衬底33以获得如上所述的期望厚度的穿透层5。
步骤d)然后在于使通常具有200nm至2500nm厚度的多晶硅钝化层7生长在穿透层5上方。
根据另选方案，在低间隙氧含量硅衬底33具有多晶性质的情况下，步骤c)的回蚀可用于获得同时履行钝化层7和穿透层5的作用的改良钝化层。在此另选方案中，然后不实现步骤d)。
步骤e)在于制备施主衬底23，该施主衬底23包括带二氧化硅层27的硅施主衬底25以及在硅施主衬底25中例如通过如本领域中已知的离子注入实现的预定分割区域29。
在步骤f)期间，经由二氧化硅层27的表面，将施主衬底23(例如通过接合)附着至钝化层7的表面。
在步骤g)期间，执行分离处理(例如，热处理)以在预定分割区域29处获得分离，从而将硅施主衬底23的硅层31和二氧化硅层27转移到钝化层7上。层27因此对应于第一实施方式的掩埋氧化物层9并且层31对应于第一实施方式的半导体顶层11。如此获得根据第一实施方式的SoI衬底1。
图6例示了本发明的第六实施方式，即用于选取根据本发明的绝缘体上半导体衬底的穿透层的厚度的方法。选择取决于根据本发明的要在SoI衬底1、13上或中制造的RF器件。在下面使用的附图标记涉及如以上已经描述的并且带有相同的附图标记的特征。
第一步骤a)在于提供具有不同厚度的穿透层5的多个绝缘体上半导体衬底1。该厚度被选取为使得掩埋氧化物层9、钝化层7和穿透层5的总厚度保持在大约3μm直到大约30μm之间的范围内。这同样适用于根据第二实施方式的SoI衬底13和改良钝化层15。
在下一个步骤b)中，在绝缘体上半导体衬底1、13上或中形成射频器件(例如RF器件17)。对于具有不同的穿透层5厚度的不同的SoI衬底中的每一个，将使用相同的制造工艺来制造相同的RF器件17。
随后在步骤c)期间，通过确定邻近RF器件结构(例如在参考信号通过结构19b的情况下为19a或19c)中的寄生信号来确定寄生RF信号的穿透深度。另选地，也可以确定寄生信号的衰减。
最后，根据步骤d)，选取具有寄生RF信号至多穿透到穿透层5(或改良钝化层15)中的穿透层5(或改良钝化层15)的厚度的绝缘体上半导体衬底1或13。在满足条件的SoI衬底1或13之中，具有最薄的穿透层5(或最薄的改良钝化层15)的衬底是具有优化厚度参数的衬底。
紧跟此反馈回路之后，然后可以开始具有穿透层5或改良钝化层15的优化厚度的SoI衬底1或13的批量生产。
在以上实施方式中，半导体层11由硅制成并且掩埋氧化物层由SiO2制成。根据另外的变型，也可以使用其它适合的材料，例如SiGe或GaAs。代替多晶硅，其它电荷俘获层也可以用于钝化层7。

Claims (20)

1.一种绝缘体上半导体衬底，该绝缘体上半导体衬底包括位于硅支撑衬底(3)上方的自上至下的半导体顶层(11)、掩埋氧化物层(9)和钝化层(7)，其中，在所述钝化层(7)与所述硅支撑衬底(3)之间设有穿透层(5)，其中，所述穿透层(5)是与所述硅支撑衬底(3)相比电阻更高且间隙氧含量更低的硅层，其特征在于，所述钝化层(7)和所述穿透层(5)的总厚度(d’)使得RF信号至多穿透到所述穿透层(5)中。
2.根据权利要求1所述的绝缘体上半导体衬底，其中，所述绝缘体上半导体衬底是绝缘体上硅衬底。
3.根据权利要求1或2所述的绝缘体上半导体衬底，其中，所述钝化层(7)和所述穿透层(5)是相同的材料。
4.根据权利要求1或2所述的绝缘体上半导体衬底，其中，所述钝化层(7)是多晶层并且所述穿透层(5)是单晶材料。
5.根据权利要求1或2所述的绝缘体上半导体衬底，其中，所述穿透层(5)是多晶层。
6.根据权利要求1或2所述的绝缘体上半导体衬底，其中，低间隙氧含量涉及小于15ppma的浓度。
7.根据权利要求6所述的绝缘体上半导体衬底，其中，低间隙氧含量涉及5ppma至10ppma的浓度。
8.根据权利要求1或2所述的绝缘体上半导体衬底，其中，术语高电阻涉及2000Ωm或更大的电阻率。
9.根据权利要求8所述的绝缘体上半导体衬底，其中，术语高电阻涉及3000Ωm或更大的电阻率。
10.根据权利要求1或2所述的绝缘体上半导体衬底，其中，所述掩埋氧化物层(9)、所述钝化层(7)和所述穿透层(5)具有3μm至30μm的组合厚度。
11.根据权利要求10所述的绝缘体上半导体衬底，其中，所述掩埋氧化物层(9)、所述钝化层(7)和所述穿透层(5)具有4μm至10μm的组合厚度。
12.根据权利要求11所述的绝缘体上半导体衬底，其中，所述掩埋氧化物层(9)、所述钝化层(7)和所述穿透层(5)具有5μm的组合厚度。
13.一种射频器件，所述射频器件具有设置在根据权利要求1至9中的一项所述的绝缘体上半导体衬底上和/或中的彼此之间具有最小距离d的电隔离器件结构(19a、19b、19c)。
14.根据权利要求13所述的射频器件，其中，所述掩埋氧化物层(9)、所述钝化层(7)和所述穿透层(5)的总厚度使得该总厚度不超过所述距离d的十倍。
15.根据权利要求14所述的射频器件，其中，所述掩埋氧化物层(9)、所述钝化层(7)和所述穿透层(5)的总厚度使得该总厚度不超过所述距离d的五倍。
16.一种用于制造根据权利要求1至12中的一项所述的绝缘体上半导体衬底的方法，其中，在所述支撑衬底上外延生长所述穿透层，并且通过层转移工艺将所述半导体顶层和所述掩埋氧化物层转移到所述钝化层上。
17.根据权利要求16所述的方法，其中，所述层转移工艺包括接合方法。
18.一种用于制造根据权利要求1至12中的一项所述的绝缘体上半导体衬底的方法，其中，通过层转移方法将所述穿透层转移到所述支撑衬底上。
19.根据权利要求18所述的方法，其中，所述层转移工艺是接合方法。
20.一种用于制造根据权利要求13至15中的一项所述的射频器件的方法，该方法包括以下步骤：
-提供具有不同厚度的所述穿透层的多个绝缘体上半导体衬底；
-在所述绝缘体上半导体衬底上或中形成射频器件；
-确定RF信号在所述多个绝缘体上半导体衬底中的穿透深度；以及
-选取具有所述RF信号至多穿透到所述穿透层中的穿透层厚度的所述绝缘体上半导体衬底。
CN201780026817.8A 2016-03-31 2017-03-30 用于rf应用的绝缘体上半导体衬底 Active CN109075120B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1652782 2016-03-31
FR1652782A FR3049763B1 (fr) 2016-03-31 2016-03-31 Substrat semi-conducteur sur isolant pour applications rf
PCT/EP2017/057614 WO2017167923A1 (en) 2016-03-31 2017-03-30 Semiconductor on insulator substrate for rf applications

Publications (2)

Publication Number Publication Date
CN109075120A CN109075120A (zh) 2018-12-21
CN109075120B true CN109075120B (zh) 2023-04-07

Family

ID=56511678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026817.8A Active CN109075120B (zh) 2016-03-31 2017-03-30 用于rf应用的绝缘体上半导体衬底

Country Status (8)

Country Link
US (3) US10886162B2 (zh)
JP (1) JP6657516B2 (zh)
KR (1) KR102172705B1 (zh)
CN (1) CN109075120B (zh)
DE (1) DE112017001617T5 (zh)
FR (1) FR3049763B1 (zh)
TW (1) TWI720161B (zh)
WO (1) WO2017167923A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
US10546771B2 (en) * 2016-10-26 2020-01-28 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
WO2020072212A1 (en) * 2018-10-01 2020-04-09 Applied Materials, Inc. Method of forming an rf silicon on insulator device
TWI815970B (zh) * 2018-11-09 2023-09-21 日商日本碍子股份有限公司 壓電性材料基板與支持基板的接合體、及其製造方法
FR3103631B1 (fr) 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微系统与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
JP7392578B2 (ja) * 2020-06-05 2023-12-06 信越半導体株式会社 高周波半導体装置の製造方法及び高周波半導体装置
FR3119046B1 (fr) * 2021-01-15 2022-12-23 Applied Materials Inc Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法
CN103430298A (zh) * 2011-03-16 2013-12-04 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US7529433B2 (en) * 2007-01-12 2009-05-05 Jds Uniphase Corporation Humidity tolerant electro-optic device
US8078565B2 (en) 2007-06-12 2011-12-13 Kana Software, Inc. Organically ranked knowledge categorization in a knowledge management system
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430298A (zh) * 2011-03-16 2013-12-04 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法

Also Published As

Publication number Publication date
DE112017001617T5 (de) 2018-12-20
TWI720161B (zh) 2021-03-01
FR3049763B1 (fr) 2018-03-16
WO2017167923A1 (en) 2017-10-05
KR102172705B1 (ko) 2020-11-02
KR20180127436A (ko) 2018-11-28
US20210057269A1 (en) 2021-02-25
US20190115248A1 (en) 2019-04-18
FR3049763A1 (zh) 2017-10-06
JP6657516B2 (ja) 2020-03-04
CN109075120A (zh) 2018-12-21
TW201803015A (zh) 2018-01-16
US20230238274A1 (en) 2023-07-27
US11626319B2 (en) 2023-04-11
JP2019514202A (ja) 2019-05-30
US10886162B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109075120B (zh) 用于rf应用的绝缘体上半导体衬底
CN107430982B (zh) 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法
US8367521B2 (en) Manufacture of thin silicon-on-insulator (SOI) structures
US8664084B2 (en) Method for making a thin-film element
US8088672B2 (en) Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
EP3459106B1 (en) Method for fabricating a strained semiconductor-on-insulator substrate
CN112236853A (zh) 用于集成射频器件的衬底及其制造方法
US5433168A (en) Method of producing semiconductor substrate
US7749817B2 (en) Single-crystal layer on a dielectric layer
JP2699359B2 (ja) 半導体基板の製造方法
WO2016125427A1 (ja) 貼り合わせ半導体ウェーハ及びその製造方法
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
EP4287239A1 (en) A low loss semiconductor substrate
TWI751352B (zh) 集成射頻元件用底材及其製作方法
TW202147400A (zh) 用於製作射頻應用之絕緣體上半導體底材之方法
JPH04373121A (ja) 結晶基材の製造方法
CN113540339A (zh) 一种制备压电复合薄膜的方法及压电复合薄膜
US20200105575A1 (en) Method of forming an rf silicon on insulator device
CN112292760A (zh) 前侧型图像传感器和制造这种传感器的方法
JPS63281440A (ja) 誘電体分離基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant