TW202147400A - 用於製作射頻應用之絕緣體上半導體底材之方法 - Google Patents

用於製作射頻應用之絕緣體上半導體底材之方法 Download PDF

Info

Publication number
TW202147400A
TW202147400A TW110117327A TW110117327A TW202147400A TW 202147400 A TW202147400 A TW 202147400A TW 110117327 A TW110117327 A TW 110117327A TW 110117327 A TW110117327 A TW 110117327A TW 202147400 A TW202147400 A TW 202147400A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor
semiconductor layer
donor substrate
Prior art date
Application number
TW110117327A
Other languages
English (en)
Inventor
華特 史渥森巴克
伊莎貝爾 伯崔德
弗雷德里克 奧利伯
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202147400A publication Critical patent/TW202147400A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明涉及一種用於製作射頻應用之絕緣體上半導體底材之方法，包括以下步驟： - 通過在p型摻雜半導體種子底材(100)上磊晶生長未摻雜的半導體層(101)來形成一供體底材(1)， - 在該未摻雜之磊晶半導體層(101)上形成一電絕緣層(10)， - 使離子物種穿過該電絕緣層(10)而植入，以在該未摻雜之磊晶半導體層(101)中形成一弱化區(11)，該弱化區界定出待移轉之一半導體薄層(12)， - 提供電阻率大於或等於500 Ω.cm之一半導體載體底材(2)， - 使該供體底材(1)經由該電絕緣層(10)鍵合至該載體底材(2)， - 沿着該弱化區(11)分離該供體底材(1)，以使該半導體薄層(12)從該供體底材(1)移轉到該載體底材(2)。

Description

用於製作射頻應用之絕緣體上半導體底材之方法
本發明係關於一種用於製作射頻應用之絕緣體上半導體(semiconductor-on-insulator)底材之方法。
在半導體底材中或半導體底材上形成的射頻電子組件對由該底材的特性所引起之衰減現象(attenuation phenomena)特別敏感。
為此，通常使用具有高電阻率，即大於500Ω.cm的半導體底材，特別是塊矽底材。
此外，FDSOI(術語「完全空乏絕緣體上半導體」的首字母縮寫詞)絕緣體上半導體底材似乎是塊狀半導體底材的有利替代品。FDSOI底材依次包括載體底材、電絕緣層和半導體薄層，電子元件可製作在半導體薄層當中或上面。在FDSOI底材中，半導體層的厚度夠薄以允許在該層中形成的電晶體之傳導通道完全空乏。這種層通常具有幾十奈米的厚度。通常由氧化物組成的電絕緣層通常也稱為BOX(術語「埋置氧化物(Buried OXide)」的首字母縮寫詞)。製作FDSOI底材的方法旨在實現半導體層和電絕緣層厚度的高精度以及這些厚度的高度均勻性，無論是在單一底材內還是在同一製造批次內從一底材到另一底材。
因此，對於射頻應用，形成FDSOI底材使其具有由高電阻率半導體材料組成之載體底材可能有利。
圖1A至圖1C示意性描繪製作FDSOI底材之方法。該方法可將一層從供體底材移轉到載體底材，該方法也稱為Smart Cut™法。
參考圖1A，提供例如由矽製成的供體底材1，其覆蓋有電絕緣層10，例如由氧化矽(SiO2 )製成。
如箭頭示意性所示，使用例如氫和/或氦離子通過電絕緣層10執行離子物質植入，以在供體底材1中形成弱化區11。該弱化區11界定待移轉的薄層12。
參考圖1B，經植入的供體底材1通過電絕緣層結合到載體底材2，該層發揮鍵合層的功能。載體底材2可有利地為具有高電阻率的半導體底材，例如由矽製成。
參考圖1C，供體底材1沿著弱化區11分離，導致薄層12移轉到載體底材2。
然後在已移轉層上進行精加工處理(finishing treatment)，以糾正與植入相關的缺陷並平滑該層的自由表面。
由此獲得絕緣體上半導體底材。
在FDSOI底材中，在每個底材內及使用該方法所製作的不同底材之間，已移轉半導體層的目標厚度在4 nm和100 nm之間，相對於目標值的最大變化為± 5 Å。已移轉層的這種均勻性和非常低的粗糙度可使用稱為「批量回火(batch anneal)」的精加工處理來實現，這是一種漫長的高溫平滑處理，有利地在爐具中進行，以同時處理多個底材。這種「批量回火」通常在1150和1200℃之間的溫度下實施幾分鐘，通常大於15分鐘。這種平滑允許已移轉半導體層之表面粗糙程度達到與後續的電晶體製作相容。
然而，該方法對於射頻應用是有害的，特別是對於極高頻應用，也就是30和300GHz之間的頻帶。此頻段也稱為「毫米波(mmWave)」。
尤其是，該載體底材具有高電阻率且因此爲弱摻雜。載體底材因此通常比供體底材摻雜(例如摻硼)少得多，換言之，比已移轉薄層摻雜少。
然而，由於已移轉薄層和載體底材之間的這種摻雜程度差異，在FDSOI底材精加工的高熱預算影響下，以及，在較小程度上，在鍵合和/或分離的熱預算影響下，硼原子擴散通過電絕緣層而進入載體底材，導致從電絕緣層延伸的表面部分中之電阻率降低。
此時，即使該表面部分僅延伸到載體底材中幾微米深，該區域的電阻率下降也會導致顯著的毫米波電氣損耗。
本發明的一個目的是定義一種用於製作適用於射頻應用之FDSOI絕緣體上半導體底材之方法，使得即使靠近電絕緣層也能保持載體底材的高電阻率。
為此，本發明提出一種用於製作射頻應用之絕緣體上半導體底材之方法，包括以下步驟： 透過在p型摻雜半導體製之一種子底材上磊晶生長一未摻雜之半導體層而形成一供體底材， 在該未摻雜之磊晶半導體層上形成一電絕緣層， 使離子物種穿過該電絕緣層而植入，以在該未摻雜之磊晶半導體層中形成一弱化區，該弱化區界定出待移轉之一半導體薄層， 提供電阻率大於或等於500 Ω.cm之一半導體載體底材， 使該供體底材經由該電絕緣層鍵合至該載體底材， 沿着該弱化區分離該供體底材，以使該半導體薄層從該供體底材移轉到該載體底材。
憑藉此方法，種子底材的摻雜物因爲磊晶層和電絕緣層（不含任何此類摻雜物）而與鍵合界面保持足夠遠的距離，因此無法擴散到載體底材中。因此，即使在其靠近鍵合界面的部分，載體底材的電阻率也不受影響。
在一些實施例中，該未摻雜之磊晶半導體層具有介於10與1000 nm之間的厚度。
在一些實施例中，種子底材爲硼摻雜。
在一些實施例中，形成電絕緣層包括熱氧化該未摻雜之磊晶半導體層之材料。
在一些實施例中，形成該供體底材包括在該種子底材與該未摻雜之磊晶半導體層之間形成中間層，該中間層由與該磊晶半導體層材料不同之材料製成，該材料被選定成允許相對於中間層選擇性蝕刻該未摻雜之磊晶半導體層。
在一些實施例中，未摻雜之磊晶層的材料為矽，並且中間層的材料為鍺含量小於或等於30％的矽鍺。
在一些實施例中，該方法包括在所述分離之後，相對於該中間層選擇性蝕刻該未摻雜之磊晶半導體層之剩餘部，然後相對於該種子底材選擇性蝕刻該中間層，以及經由在該種子底材上依次形成一新中間層及一新未摻雜之磊晶層，從而形成新的供體底材。
在一些實施例中，該電絕緣層具有介於10與150 nm之間的厚度。
在一些實施例中，該已移轉半導體層具有介於4與300 nm之間的厚度。
本發明之方法通過在Smart Cut™製程中常用的p型摻雜種子底材上形成未摻雜之半導體磊晶層，來避免摻雜物從供體底材擴散到載體底材中，該組件由種子底材和形成供體底材的磊晶層所組成，其旨在接受離子物種植入並鍵合到載體底材。
所述磊晶層的厚度大於要移轉的半導體層之厚度。
因此，在FDSOI底材的製程中，包含摻雜物的種子底材經由磊晶層和電絕緣層而與載體底材分隔，這確保供體底材與載體底材之間的鍵合，載體底材不含任何此類摻雜物。
圖2繪示供體底材1的形成。
所述供體底材1包括種子底材100，其由單晶半導體材料製成，例如矽。
所述種子底材100具有濃度10E 15 at/cm3 數量級的p型摻雜物，例如硼。這種底材是微電子行業的標準，並且可以具有成本效益的價格獲得。
在種子底材100上磊晶生長單晶半導體磊晶層101。磊晶條件經過選定，以避免或至少最小化層101中存在的摻雜物。在任何情況下，層101中的摻雜物濃度都低於種子底材100中的摻雜物含量。層101中的摻雜物濃度優選低於1E 14 at/cm3 ，並且如果可能的話為1E 13 at/cm3 的數量級。
為了確保層101的良好結晶品質，該層的材料所具有的晶格參數有利地接近種子底材100的晶格參數，種子底材作爲生長單晶層101的種子。
在一些實施例中，磊晶層由與種子底材相同的材料(不含摻雜物)所形成。
未摻雜之磊晶半導體層的厚度在10到1000 nm之間，大於使用Smart Cut™製程所要移轉的層之厚度。
形成這種複合供體底材可限制要從供體底材移轉到載體底材的層中之摻雜物存在，其成本低於未摻雜塊狀底材的成本。詳言之，要移轉的層之結晶品質是由磊晶定義，因此種子底材的品質可低於傳統使用的供體底材。
請參考圖3，在未摻雜之磊晶半導體層101上形成電絕緣層10。電絕緣層10可使植入期間原子物種的直接路徑的影響(稱為「穿隧」現象)最小化。再者，電絕緣層10可發揮供體底材與載體底材之間的鍵合層功能。
特別有利地，層10是氧化物層，以確保與載體底材的半導體材料有高品質鍵合。
層10可特別通過將未摻雜磊晶層101的熱氧化而形成。因此，層10基本上沒有摻雜物。
作爲替代方案，如圖4所示，未摻雜之磊晶層101不直接形成於種子底材100上，而是形成於預先在種子底材100上形成之中間層102上。
中間層102係由與磊晶層材料不同的材料所形成之單晶半導體層。其材料被有利地選定，以允許相對於中間層102選擇性蝕刻未摻雜磊晶層101，同時具有足夠接近層101的晶格參數，以允許層101的生長具有良好結晶品質。
例如，若未摻雜之磊晶層101的材料為矽，中間層102的材料可有利地為鍺含量小於或等於30％的矽鍺。
中間層102可磊晶形成於種子底材100上。較佳者爲，中間層材料具有的晶格參數足夠接近種子底材100的晶格參數，以允許中間層102的生長具有良好結晶品質。
中間層102的厚度可介於10與100 nm之間。
上文參考圖3描述的電絕緣層10形成於未摻雜之磊晶半導體層101上。
以下圖式描繪包括中間層102的供體底材之實施例，但毋庸置疑，該說明也適用於供體底材包含直接形成於種子底材上的磊晶層之實施例，如圖3所示。
請參考圖5，離子物種穿過電絕緣層10而植入(由箭頭示意性示出)到該供體底材中。
植入的物種通常包括氫和/或氦。
選擇植入物種的劑量和能量，以在未摻雜之磊晶層101中形成弱化區11。弱化區11在層101內界定出待移轉的薄層12。待移轉層12之厚度可介於4與100 nm之間。
參考圖6，供體底材1透過電絕緣層10鍵合到載體底材2。
載體底材2為半導體底材，例如由矽製成，具有高電阻率，例如大於500 Ω.cm，較佳者爲大於或等於1000 Ω.cm。
特別有利地，載體底材為具有高間隙氧含量的矽底材，即大於20舊ppma的含量(對於舊ppma單位的定義，可參考Robert Kurt Graupner的論文，「A Study of Oxygen Precipitation in Heavily Doped Silicon」(1989), Dissertations and Theses, Paper 1218)。這種底材通常使用縮寫「HiOi」表示。間隙氧原子在熱處理的作用下容易沉澱，從而形成大量缺陷，稱為「塊狀微缺陷」(Bulk Micro Defects, BMD)，其由氧沉澱物形成，可阻擋高溫熱處理期間產生的位錯，這有利於保持載體底材的結晶品質。
在實際應用中，要使用這種HiOi底材來製作FDSOI底材，在鍵合之前，該方法包括在足以導致間隙氧沉澱並形成BMD的溫度下，對載體底材進行熱處理之步驟。這種熱處理通常可在達到1000℃溫度量級下持續12個小時的熱循環中進行。
此外，HiOi底材通常包含大量稱為COP(術語「晶體起源粒子(crystal originated particles)」的首字母縮寫詞)的晶體缺陷，這在FDSOI底材中並不希望看到。有利的是，本發明之製作方法因此包括「耗盡」熱處理，旨在使氧擴散到載體底材之外。在實際應用中，此處理可與沉澱間隙氧的熱處理同時進行，只要載體底材表面是自由的，即沒有被氧化，就可讓氧擴散到底材之外。在這種情況下，該沉澱/擴散熱處理應該在載體底材上形成電絕緣層之前進行。
另外，所屬技術領域者可為載體底材選擇具有低度(含量小於10舊ppma)或中度(含量在10與20舊ppma之間)間隙氧含量的矽底材。這種底材通常分別使用縮寫「LowOi」和「MidOi」表示。在這種情況下，沒有必要進行上述沉澱和/或擴散熱處理。
該鍵合可通過製備電絕緣表面的過程來補強，例如使用氧電漿。
請參考圖7，供體底材1沿弱化區11分離。已知，所述分離可通過在弱化區附近施加機械應力、通過熱處理或通過任何其他合適的方式來引起。
在該分離結束時，薄層12已從供體底材移轉到載體底材，並獲得包括載體底材2、電絕緣鍵合層10和被移轉層12的FDSOI結構。
然後對所述結構進行通常針對FDSOI底材實施的精加工處理。這種精加工處理特別包括被移轉層的熱平滑處理(「批量回火」)，如先前技術中所述。
在一些實施例中，該平滑處理包括將一批FDSOI結構放入爐中，將溫度從環境溫度(20°C)緩慢升高至1500至1200°C的數量級，然後將該批結構維持在此溫度下持續幾分鐘，優選爲大於15分鐘。
儘管該平滑處理的熱預算足夠高，以允許結構中存在的摻雜物擴散，但種子結構中的摻雜物因爲磊晶層101和電絕緣層10 (其不含任何此類摻雜物)而與鍵合界面保持足夠遠的距離，因此不會擴散到載體底材2中。因此，即使在其靠近鍵合界面的部分，載體底材的電阻率也不受影響。
因此，由此形成的FDSOI結構完全適用於射頻應用，尤其是毫米波頻段。
再者，在分離結束時、在分離之後，可回收供體底材的剩餘部1'，以允許形成能夠用於新移轉層的新供體底材。如圖7所示，供體底材的剩餘部1'包括種子底材100、中間層102(如果存在)和磊晶層101中尚未移轉到載體底材的部分120。
請參考圖8，回收的第一步驟包括相對於中間層102選擇性蝕刻未從磊晶層101移轉的部分120。為此目的，可通過適當蝕刻溶液來實施濕蝕刻。
請參考圖9，回收的第二步驟包括相對於種子底材100選擇性蝕刻中間層102。為此目的，可通過適當蝕刻溶液來實施濕蝕刻。
接下來，可通過在種子底材100上依次形成新的中間層102'(請參見圖10)和新的未摻雜之磊晶層101'(請參見圖11)，來形成新的供體底材。
與回收在種子底材直接上包含磊晶層的供體底材相較，此回收處理是有利的。
尤其是，若供體底材的磊晶層直接形成於種子底材上時，不可能相對於種子底材而選擇性蝕刻未從磊晶層移轉的部分，因為種子底材和磊晶層的材料具有相似成分，僅在諸如摻雜程度方面有所不同。在這種情況下，回收供體底材的剩餘部需要使用化學機械研磨(CMP)拋光供體底材剩餘部的兩面，以便去除所有未從磊晶層移轉的部分，然後在生長新的磊晶層之前，清潔種子底材的表面。這樣每個回收流程都消耗種子底材的一部分厚度，從而限制種子底材的可能使用次數。
相比之下，當供體底材在種子底材與磊晶層之間包含可發揮蝕刻停止層功能的中間層時，回收流程便可單純以不消耗種子底材材料的蝕刻步驟爲主。因此，種子底材可以不受限制地重複使用，從而降低獲得供體底材的成本。
1:供體底材 1':剩餘部 2:載體底材 10:電絕緣層 11:弱化區 12:薄層 100:種子底材 101,101':磊晶半導體層 102,102':中間層 120:未移轉部分
從下列詳細說明並參考附圖，將可瞭解本發明其他特色與優點，其中： 圖1A為使原子物種穿過設置在供體底材上的電絕緣層而植入的示意剖面圖； 圖1B為將經過圖1A所示植入之供體底材鍵合至載體底材的示意剖面圖； 圖1C為將一薄層從供體底材移轉到圖1B中載體底材的示意剖面圖； 圖2為通過在已摻雜之種子底材上生長未摻雜之磊晶層來形成供體底材之示意剖面圖； 圖3為在圖2的磊晶層上形成電絕緣層之示意剖面圖； 圖4為圖2和3的替代方案之示意剖面圖，包括在種子底材與未摻雜層之間生長中間層； 圖5為離子物種穿過電絕緣層植入圖4之供體底材的示意剖面圖； 圖6為將圖5的供體底材與高電阻率載體底材鍵合之示意剖面圖； 圖7為將一薄層從供體底材移轉到載體底材的示意剖面圖； 圖8為回收圖7的移轉所產生之供體底材剩餘部的第一步驟示意剖面圖； 圖9為回收供體底材剩餘部的第二步驟示意剖面圖； 圖10為在回收後所獲得之種子底材上生長新中間層之示意剖面圖； 圖11為在圖10之中間層上磊晶生長新的未摻雜半導體層之示意剖面圖。
為了使圖式更清楚，各個層不一定按比例顯示。
在不同圖式中，相同的元件編號表示相似或至少執行相同功能的元件。
1:供體底材
2:載體底材
10:電絕緣層
11:弱化區
12:薄層
100:種子底材
102:中間層

Claims (9)

  1. 一種用於製作射頻應用之一絕緣體上半導體底材之方法，該方法包括以下步驟： 透過在一p型摻雜之半導體種子底材(100)上磊晶生長一未摻雜之半導體層(101)而形成一供體底材(1)， 在該未摻雜之磊晶半導體層(101)上形成一電絕緣層(10)， 使離子物種穿過該電絕緣層(10)而植入，以在該未摻雜之磊晶半導體層(101)中形成一弱化區(11)，該弱化區(11)界定出待移轉之一半導體薄層(12)， 提供電阻率大於或等於500 Ω.cm之一半導體載體底材(2)， 使該供體底材(1)經由該電絕緣層(10)鍵合至該載體底材(2)， 沿着該弱化區(11)分離該供體底材(1)，以使該半導體薄層(12)從該供體底材(1)移轉到該載體底材(2)。
  2. 如請求項1之方法，其中該未摻雜之磊晶半導體層(101)的厚度介於10及1000奈米之間。
  3. 如請求項1或2之方法，其中該種子底材(100)爲硼摻雜。
  4. 如請求項1至3任一項之方法，其中形成該電絕緣層(10)包括熱氧化該未摻雜之磊晶半導體層(101)之材料。
  5. 如請求項1至4任一項之方法，其中形成該供體底材(1)包括在該種子底材(100)及該未摻雜之磊晶半導體層(101)之間形成一中間層(102)，該中間層(102)由不同於該未摻雜之磊晶半導體層(101)材料之一材料製成，該材料被選定成允許相對於該中間層(102)選擇性蝕刻該未摻雜之磊晶半導體層(101)。
  6. 如請求項1至5任一項之方法，其中該未摻雜之磊晶半導體層(101)之材料爲矽，且該中間層(102)之材料爲鍺含量小於或等於30%之矽鍺。
  7. 如請求項5或6之方法，其包括在所述分離之後，相對於該中間層(102)選擇性蝕刻該未摻雜之磊晶半導體層(101)之剩餘部，然後相對於該種子底材(100)選擇性蝕刻該中間層(102)，以及經由在該種子底材(100)上依次形成一新中間層(102')及一新未摻雜之磊晶層(101')，從而形成新的供體底材(1)。
  8. 如請求項1至7任一項之方法，其中該電絕緣層(10)的厚度介於10及150奈米之間。
  9. 如請求項1至8任一項之方法，其中被移轉之該半導體層(12)的厚度介於4及300奈米之間。
TW110117327A 2020-05-18 2021-05-13 用於製作射頻應用之絕緣體上半導體底材之方法 TW202147400A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2004971 2020-05-18
FR2004971A FR3110283B1 (fr) 2020-05-18 2020-05-18 Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences

Publications (1)

Publication Number Publication Date
TW202147400A true TW202147400A (zh) 2021-12-16

Family

ID=72178709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117327A TW202147400A (zh) 2020-05-18 2021-05-13 用於製作射頻應用之絕緣體上半導體底材之方法

Country Status (8)

Country Link
US (1) US20230207382A1 (zh)
EP (1) EP4154306A1 (zh)
JP (1) JP2023526902A (zh)
KR (1) KR20230011297A (zh)
CN (1) CN115552592A (zh)
FR (1) FR3110283B1 (zh)
TW (1) TW202147400A (zh)
WO (1) WO2021234277A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
WO2021234277A1 (fr) 2021-11-25
EP4154306A1 (fr) 2023-03-29
FR3110283A1 (fr) 2021-11-19
CN115552592A (zh) 2022-12-30
JP2023526902A (ja) 2023-06-26
KR20230011297A (ko) 2023-01-20
FR3110283B1 (fr) 2022-04-15
US20230207382A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US7985660B2 (en) Method for manufacturing soi wafer
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
CN107430982B (zh) 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法
KR101379885B1 (ko) 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
US7498229B1 (en) Transistor and in-situ fabrication process
KR20140019350A (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US20110183493A1 (en) Process for manufacturing a structure comprising a germanium layer on a substrate
TWI578495B (zh) 製造半導體裝置之方法和製造晶圓的方法，及其半導體裝置和晶圓
US20050282358A1 (en) Method for transferring an electrically active thin layer
CN111180317A (zh) 贴合soi晶圆的制造方法
TW202147400A (zh) 用於製作射頻應用之絕緣體上半導體底材之方法
US6740565B2 (en) Process for fabrication of a SIMOX substrate
US20230215760A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
US8338277B2 (en) Method for manufacturing SOI substrate
JP2008277477A (ja) 半導体基板及びその製造方法
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
KR100704146B1 (ko) Ｓｏｉ 기판의 제조방법
KR100738459B1 (ko) Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
Brunier et al. Silicon single crystal on quartz: fabrication and benefits
JPH11329968A (ja) 半導体基材とその作製方法
KR20010016973A (ko) 퍼펙트 풀리 디플레션 스마트컷 웨이퍼의 제조방법