EP4154306A1 - Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences - Google Patents

Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences

Info

Publication number
EP4154306A1
EP4154306A1 EP21732481.3A EP21732481A EP4154306A1 EP 4154306 A1 EP4154306 A1 EP 4154306A1 EP 21732481 A EP21732481 A EP 21732481A EP 4154306 A1 EP4154306 A1 EP 4154306A1
Authority
EP
European Patent Office
Prior art keywords
substrate
layer
semiconductor layer
epitaxial
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21732481.3A
Other languages
German (de)
English (en)
Inventor
Isabelle Bertrand
Walter Schwarzenbach
Frédéric ALLIBERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP4154306A1 publication Critical patent/EP4154306A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing

Definitions

  • the present invention relates to a method of manufacturing a semiconductor-on-insulator substrate for radiofrequency applications.
  • Radio frequency electronic components formed in or on semiconductor substrates are particularly sensitive to attenuation phenomena caused by the properties of said substrates.
  • semiconductor substrates in particular solid silicon, having a high electrical resistivity, that is to say greater than 500 Q.cm.
  • semiconductor-on-insulator substrates of the FDSOI type (acronym of the English term “Fully Depleted Semiconductor On Insulator”, that is to say semiconductor on totally depleted insulator) appear as interesting alternatives to substrates.
  • the FDSOI substrates successively comprise a support substrate, an electrically insulating layer and a thin semiconductor layer in or on which electronic components can be manufactured.
  • the semiconductor layer has a sufficiently thin thickness to allow complete depletion of the conduction channel of a transistor formed in said layer.
  • Such a layer typically has a thickness of a few tens of nanometers.
  • the electrically insulating layer which generally consists of an oxide, is also frequently called BOX (acronym for the English term “Buried OXide” or buried oxide).
  • BOX acronym for the English term "Buried OXide” or buried oxide.
  • the manufacturing process for FDSOI substrates aims to ensure high precision of the thickness of the semiconductor layer and of the electrically insulating layer as well as high uniformity of these thicknesses, both within a substrate and a substrate. substrate to another within the same production batch.
  • FIGS. 1 A to 1 C The process for manufacturing an FDSOI substrate is shown schematically in FIGS. 1 A to 1 C.
  • This process implements a layer transfer from a donor substrate to a support substrate, also known under the name of the Smart Cut TM process.
  • a donor substrate for example of silicon
  • an electrically insulating layer for example of silicon oxide (S1O2).
  • Said weakening zone 11 defines a thin layer 12 to be transferred.
  • the donor substrate 1 thus implanted is glued on a support substrate 2 via the electrically insulating layer which then fulfills the function of a bonding layer.
  • the support substrate 2 can advantageously be a semiconductor substrate, for example of silicon, with high electrical resistivity.
  • the donor substrate 1 is detached along the weakening zone 11, which leads to the transfer of the thin layer 12 onto the support substrate 2.
  • a finishing treatment is then carried out on the transferred layer, so as to cure the defects associated with the implantation and to smooth the free surface of said layer.
  • a semiconductor-on-insulator substrate is thus obtained.
  • the target thickness for the transferred semiconductor layer is between 4 nm and 100 nm, with a maximum variation of ⁇ 5 ⁇ from the target value, within each substrate and between the different substrates produced by the process.
  • Such uniformity and a very low roughness of the transferred layer can be obtained by a so-called “batch anneal” finishing process, which is a long smoothing process, at high temperature, advantageously carried out in an oven making it possible to treat a plurality of substrates. the same time.
  • Such a “batch anneal” is typically carried out at a temperature of between 1150 and 1200 ° C., for a period of several minutes, generally greater than 15 minutes. This smoothing makes it possible to bring the transferred semiconductor layer to a level of surface roughness compatible with the subsequent manufacture of transistors.
  • this method is penalizing for radiofrequency applications, in particular for extremely high frequency applications, that is to say in a frequency band between 30 and 300 GHz.
  • This frequency band is also called "mmWave”.
  • the support substrate has high electrical resistivity and therefore lightly doped.
  • the support substrate is generally substantially less doped (for example doped with boron) than the donor substrate, in other words, less doped than the transferred thin film.
  • the boron atoms diffuse through the electrically insulating layer in the support substrate, leading to a reduction in the electrical resistivity in a surface portion extending from the electrically insulating layer.
  • An aim of the invention is to define a method for manufacturing a semiconductor-on-insulator substrate of the FDSOI type suitable for radiofrequency applications, making it possible to maintain a high resistivity of the support substrate even in the vicinity of the electrically insulating layer.
  • the invention provides a method of manufacturing a semiconductor-on-insulator type substrate for radiofrequency applications, comprising the following steps:
  • the dopants of the seed substrate are kept sufficiently far from the bonding interface by the epitaxial layer and the electrically insulating layer (which do not contain such dopants), so that they cannot diffuse into the support substrate.
  • the electrical resistivity of the support substrate is not affected, even in its portion adjacent to the bonding interface.
  • the undoped epitaxial semiconductor layer has a thickness between 10 and 1000 nm.
  • the seed substrate is doped with boron.
  • forming the electrically insulating layer includes thermal oxidation of the material of the undoped epitaxial semiconductor layer.
  • the formation of the donor substrate comprises forming, between the seed substrate and the undoped epitaxial semiconductor layer, an intermediate layer of a material different from the material of the epitaxial semiconductor layer, chosen for allow selective etching of the undoped epitaxial layer relative to the intermediate layer.
  • the material of the undoped epitaxial layer is silicon and the material of the intermediate layer is silicon-germanium with a germanium content less than or equal to 30%.
  • the method comprises, after detachment, a selective etching of the remainder of the non-doped epitaxial semiconductor layer relative to the intermediate layer followed by selective etching of the intermediate layer relative to the seed substrate, and the formation of a new donor substrate by successive formation, on said seed substrate, of a new intermediate layer and of a new undoped epitaxial layer.
  • the electrically insulating layer has a thickness between 10 and 150 nm.
  • the transferred semiconductor layer has a thickness between 4 and 300 nm.
  • FIG. 1A is a schematic sectional view of the implantation of atomic species through an electrically insulating layer arranged on a donor substrate;
  • Figure 1B is a schematic sectional view of the bonding of the donor substrate having undergone the implantation of Figure 1A on a support substrate;
  • Figure 1 C is a schematic sectional view of the transfer of a thin layer of the donor substrate on the support substrate of Figure 1 B;
  • FIG. 2 is a schematic sectional view of the formation of a donor substrate by growing an undoped epitaxial layer on a doped seed substrate;
  • FIG. 3 is a schematic sectional view of the formation of an electrically insulating layer on the epitaxial layer of Figure 2;
  • FIG. 4 is a schematic sectional view of an alternative to Figures 2 and 3, comprising the growth of an intermediate layer between the seed substrate and the undoped layer;
  • FIG. 5 is a schematic sectional view of the implantation of ionic species in the donor substrate of Figure 4 through the electrically insulating layer;
  • FIG. 6 is a schematic sectional view of the bonding of the donor substrate of Figure 5 and a support substrate with high electrical resistivity;
  • FIG. 7 is a schematic sectional view of the transfer of a thin layer from the donor substrate to the support substrate;
  • Figure 8 is a schematic sectional view of a first recycling step of the remainder of the donor substrate resulting from the transfer of Figure 7;
  • FIG. 9 is a schematic sectional view of a second step for recycling the remainder of the donor substrate
  • FIG. 10 is a schematic sectional view of the growth of a new intermediate layer on the seed substrate resulting from recycling
  • Figure 11 is a schematic sectional view of the growth by epitaxy of a new undoped semiconductor layer on the intermediate layer of Figure 10.
  • the manufacturing process avoids the diffusion of dopants from the donor substrate into the support substrate by forming, on a P-doped seed substrate, conventionally used in the Smart Cut TM process, an undoped semiconductor epitaxial layer, the entire seed substrate. and the epitaxial layer forming the donor substrate, which is intended to receive an implantation of ionic species and to be bonded to the support substrate.
  • the thickness of said epitaxial layer is greater than the thickness of the semiconductor layer to be transferred.
  • the seed substrate which contains the dopants is separated from the support substrate by the epitaxial layer and by the electrically insulating layer which ensures the bonding between the donor substrate and the support substrate, which do not contain no such doping agents.
  • Figure 2 illustrates the formation of donor substrate 1.
  • Said donor substrate 1 comprises a seed substrate 100, made of a monocrystalline semiconductor material, such as silicon.
  • Said seed substrate 100 has a concentration of P-type dopants, for example boron, of the order of 10 E 15 at / cm 3 .
  • P-type dopants for example boron
  • a monocrystalline semiconductor epitaxial layer 101 is grown by epitaxy on the seed substrate 100.
  • the epitaxy conditions are chosen to avoid or at least minimize the presence of dopants in the layer 101.
  • the dopant concentration of the layer 101 is less than the dopant content of the seed substrate 100.
  • the dopant concentration of the layer 101 is less than 1 E 14 at / cm 3 and if possible of the order of 1 E 13 at / cm 3 .
  • the material of said layer advantageously has a lattice parameter close to that of the seed substrate 100, the seed substrate serving as the seed for the growth of the monocrystalline layer 101.
  • the epitaxial layer is formed from the same material (free of dopants) as the seed substrate.
  • the undoped epitaxial semiconductor layer has a thickness between 10 and 1000 nm, greater than the thickness of the layer to be transferred by the Smart Cut TM process.
  • Such a composite donor substrate makes it possible to limit the presence of dopants in the layer to be transferred from the donor substrate to the support substrate, at a cost lower than that of an undoped bulk substrate. Indeed, insofar as it is the epitaxy which imposes the crystalline quality of the layer to be transferred, it is possible to use a seed substrate of lower quality than that of the donor substrates traditionally used.
  • an electrically insulating layer 10 is formed on the non-doped epitaxial semiconductor layer 101.
  • Said layer 10 makes it possible in particular to minimize direct trajectories of the atomic species during implantation (a phenomenon known by the English term -saxon of "channeling").
  • the layer 10 fulfills the function of a bonding layer between the donor substrate and the support substrate.
  • the layer 10 is an oxide layer, so as to ensure good quality bonding with the semiconductor material of the support substrate.
  • Layer 10 can in particular be formed by thermal oxidation of undoped epitaxial layer 101. As a result, layer 10 is substantially free of dopants.
  • the undoped epitaxial layer 101 is not formed directly on the seed substrate 100, but on an intermediate layer 102 previously formed on the seed substrate 100.
  • the intermediate layer 102 is a monocrystalline semiconductor layer made of a material different from that of the epitaxial layer. Said material is advantageously chosen to allow selective etching of the non-doped epitaxial layer 101 with respect to the intermediate layer 102, while having a lattice parameter sufficiently close to that of the layer 101 to allow the growth of the layer 101 with a good crystalline quality.
  • the material of the undoped epitaxial layer 101 is silicon
  • the material of the intermediate layer 102 is advantageously silicon-germanium with a germanium content of less than or equal to 30%.
  • the intermediate layer 102 can be formed by epitaxy on the seed substrate 100.
  • the material of the intermediate layer also has a lattice parameter sufficiently close to that of the seed substrate 100 to allow the growth of the intermediate layer 102 with good growth. crystalline quality.
  • the thickness of the intermediate layer 102 can be between 10 and 100 nm.
  • the electrically insulating layer 10 previously described with reference to FIG. 3 is formed on the non-doped epitaxial semiconductor layer 101.
  • the donor substrate including the intermediate layer 102 which is shown, but it goes without saying that the description also applies to the embodiment where the donor substrate comprises the epitaxial layer formed directly. on the seed substrate, as shown in Figure 3.
  • an implantation of ionic species (shown diagrammatically by the arrows) in the donor substrate is carried out through the electrically insulating layer 10.
  • the implanted species typically include hydrogen and / or helium.
  • the dose and energy of the implanted species are chosen to form an area of weakness 11 located in the undoped epitaxial layer 101.
  • Said weakening zone 11 defines, in layer 101, a thin layer to be transferred 12.
  • the thickness of said layer to be transferred 12 may be between 4 and 100 nm.
  • the donor substrate 1 is bonded to a support substrate 2 through the electrically insulating layer 10.
  • the support substrate 2 is a semiconductor substrate, for example of silicon, having a high electrical resistivity, for example greater than 500 Q.cm, preferably greater than or equal to 1000 Q.cm.
  • the support substrate is a silicon substrate having a high content of interstitial oxygen, that is to say a content greater than 20 old ppma (for the definition of the old ppma unit, reference may be made to to the memoir of Robert Kurt Graupner, “A Study of Oxygen Precipitation in Heavily Doped Silicon” (1989), Dissertations and Theses, Paper 1218).
  • Such a substrate is generally designated by the abbreviation "HiOi”.
  • the interstitial oxygen atoms are liable to precipitate under the effect of a heat treatment so as to form a large quantity of defects, called “Bulk Micro Defects” (BMD), formed by the oxygen precipitates, which block the particles. dislocations generated during heat treatments at high temperature, which is advantageous for preserving the crystalline quality of the support substrate.
  • the method comprises, prior to bonding, a step of heat treatment of the support substrate at a temperature sufficient to precipitate interstitial oxygen and form said BMDs.
  • heat treatment can typically be achieved by a thermal cycle reaching a temperature of the order of 1000 ° C for 12 hours.
  • a HiOi substrate generally comprises a large quantity of crystal defects called COPs (acronym for the English term “crystal originated particles”), which are undesirable in an FDSOI substrate.
  • the manufacturing process therefore comprises a heat treatment of the "depletion" type, aimed at diffusing the oxygen out of the support substrate.
  • this treatment can be carried out simultaneously with the heat treatment for precipitation of the interstitial oxygen, provided that the surface of the support substrate is free, that is to say not oxidized, to allow the oxygen to diffuse out. of the substrate.
  • this precipitation / diffusion heat treatment must be carried out prior to the formation of the electrically insulating layer on the support substrate.
  • the support substrate a silicon substrate having a low or medium content of interstitial oxygen, that is to say a content of less than 10 old ppma, respectively between 10 and 20. old ppma.
  • a silicon substrate having a low or medium content of interstitial oxygen, that is to say a content of less than 10 old ppma, respectively between 10 and 20. old ppma.
  • Such a substrate is generally designated by the abbreviation "LowOi”, respectively "MidOi”.
  • the aforementioned precipitation and / or diffusion heat treatments are not necessary.
  • the bonding can optionally be reinforced by a method of preparing the electrically insulating surface, for example by an oxygen plasma.
  • the donor substrate 1 is detached along the weakening zone 11.
  • said detachment can be caused by the application of a mechanical stress in the vicinity of the zone of weakening. embrittlement, by heat treatment or by any other suitable means.
  • the thin layer 12 has been transferred from the donor substrate to the support substrate and an FDSOI structure is obtained comprising the support substrate 2, the electrically insulating bonding layer 10 and the transferred layer 12.
  • This finishing treatment includes in particular thermal smoothing of the transferred layer (“batch anneal”) as mentioned in the introduction.
  • this smoothing process consists in placing a batch of FDSOI structures in an oven, in carrying out a slow rise in temperature from room temperature (20 ° C) to a temperature of the order of 1500 to 1200 ° C, then maintaining the structures at this temperature for a period of several minutes, preferably greater than 15 minutes.
  • the thermal budget of this smoothing process is high enough to allow diffusion of the dopants present in the structure, the dopants of the seed substrate have been kept sufficiently far from the bonding interface by the epitaxial layer
  • the electrically insulating layer 10 (which do not contain such dopants) so as not to diffuse in the support substrate 2. Consequently, the electrical resistivity of the support substrate is not affected, even in its portion adjacent to the interface. lift-off.
  • the FDSOI structure thus formed is therefore fully functional for radiofrequency applications, in particular in the mmWave band.
  • the remainder 1 'of the donor substrate can be recycled in order to allow the formation of a new donor substrate which can be used for a new layer transfer.
  • the remainder 1 'of the donor substrate comprises the seed substrate 100, the intermediate layer
  • a first recycling step comprises a selective etching of the non-transferred portion 120 of the epitaxial layer 101 with respect to the intermediate layer 102.
  • a wet etching can be implemented by means of a suitable engraving solution.
  • a second recycling step comprises a selective etching of the intermediate layer 102 with respect to the seed substrate 100.
  • a wet etching can be implemented by means of a suitable etching solution.
  • a new donor substrate can be formed by successively forming, on said seed substrate 100, a new intermediate layer 102 ’(see figure 10) and a new epitaxial layer 101’ undoped (see figure 11).
  • This recycling process is advantageous over the recycling of a donor substrate comprising the epitaxial layer directly on the seed substrate.
  • the donor substrate comprises the intermediate layer, which fulfills the function of etching stopper layer, between the seed substrate and the epitaxial layer
  • the recycling process can be simply based on etching steps, which do not consume not the material of the substrate germinates.
  • the seed substrate can thus be reused indefinitely, which reduces the cost of obtaining the donor substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes : - formation d'un substrat donneur (1) par croissance épitaxiale d'une couche semi-conductrice (101) non dopée sur un substrat germe (100) semi-conducteur dopé de type P, - formation d'une couche électriquement isolante (10) sur la couche semi-conductrice épitaxiale non dopée (101), - implantation d'espèces ioniques au travers de ladite couche électriquement isolante (10), de sorte à former dans la couche semi-conductrice (101) épitaxiale non dopée une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer, - fourniture d'un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm, - collage du substrat donneur (1) sur le substrat support (2) par l'intermédiaire de la couche électriquement isolante (10), - détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2).

Description

PROCEDE DE FABRICATION D’UN SUBSTRAT SEMI-CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFREQUENCES
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d’un substrat semi- conducteur sur isolant pour applications radiofréquences.
ETAT DE LA TECHNIQUE
Les composants électroniques radiofréquences formés dans ou sur des substrats semi-conducteurs sont particulièrement sensibles à des phénomènes d’atténuation causés par les propriétés desdits substrats.
A cet effet, on utilise habituellement des substrats semi-conducteurs, notamment de silicium massif, présentant une résistivité électrique élevée, c’est-à-dire supérieure à 500 Q.cm.
Par ailleurs, les substrats semi-conducteurs sur isolant de type FDSOI (acronyme du terme anglo-saxon « Fully Depleted Semiconductor On Insulator », c’est-à-dire semi- conducteur sur isolant totalement dépiété) apparaissent comme des alternatives intéressantes aux substrats semi-conducteurs. Les substrats FDSOI comprennent successivement un substrat support, une couche électriquement isolante et une couche mince semi-conductrice dans ou sur laquelle peuvent être fabriqués des composants électroniques. Dans un substrat FDSOI, la couche semi-conductrice présente une épaisseur suffisamment fine pour permettre une déplétion complète du canal de conduction d’un transistor formé dans ladite couche. Une telle couche présente typiquement une épaisseur de quelques dizaines de nanomètres. La couche électriquement isolante, qui est généralement constituée d’un oxyde, est également fréquemment appelée BOX (acronyme du terme anglo-saxon « Buried OXide » ou oxyde enterré). Le procédé de fabrication des substrats FDSOI vise à assurer une grande précision de l’épaisseur de la couche semi- conductrice et de la couche électriquement isolante ainsi qu’une grande uniformité de ces épaisseurs, tant au sein d’un substrat que d’un substrat à l’autre au sein d’un même lot de fabrication.
Il pourrait donc être intéressant, pour les applications radiofréquences, de former des substrats FDSOI avec des substrats supports constitués d’un matériau semi- conducteur à haute résistivité électrique.
Le procédé de fabrication d’un substrat FDSOI est schématisé sur les figures 1 A à 1 C. Ce procédé met en oeuvre un transfert de couche d’un substrat donneur vers un substrat support, également connu sous le nom de procédé Smart Cut™. En référence à la figure 1A, on fournit un substrat donneur 1 , par exemple de silicium, recouvert d’une couche 10 électriquement isolante, par exemple d’oxyde de silicium (S1O2).
Comme schématisé par les flèches, on met en oeuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 10, de sorte à former une zone de fragilisation 11 dans le substrat donneur 1 . Ladite zone de fragilisation 11 définit une couche mince 12 à transférer.
En référence à la figure 1 B, on colle le substrat donneur 1 ainsi implanté sur un substrat support 2 par l’intermédiaire de la couche électriquement isolante qui remplit alors la fonction de couche de collage. Le substrat support 2 peut avantageusement être un substrat semi-conducteur, par exemple de silicium, à haute résistivité électrique.
En référence à la figure 1 C, on détache le substrat donneur 1 le long de la zone de fragilisation 11 , ce qui conduit au transfert de la couche mince 12 sur le substrat support 2.
On met ensuite en oeuvre un traitement de finition de la couche transférée, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche.
On obtient ainsi un substrat semi-conducteur sur isolant.
Dans le cas d’un substrat FDSOI, l’épaisseur cible pour la couche semi-conductrice transférée est comprise entre 4 nm et 100 nm, avec une variation maximale de ± 5 Â par rapport à la valeur cible, au sein de chaque substrat et entre les différents substrats fabriqués par le procédé. Une telle uniformité et une très faible rugosité de la couche transférée peuvent être obtenues par un procédé de finition dit « batch anneal », qui est un procédé de lissage long, à haute température, avantageusement réalisé dans un four permettant de traiter une pluralité de substrats en même temps. Un tel « batch anneal » est typiquement mis en oeuvre à une température comprise entre 1150 et 1200°C, pendant une durée de plusieurs minutes, généralement supérieure à 15 minutes. Ce lissage permet d’amener la couche semi-conductrice transférée à un niveau de rugosité de surface compatible avec la fabrication ultérieure de transistors.
Cependant, ce procédé est pénalisant pour les applications radiofréquences, notamment pour les applications à extrêmement haute fréquence, c’est-à-dire dans une bande de fréquences comprise entre 30 et 300 GHz. Cette bande de fréquences est également appelée « mmWave ».
En effet, le substrat support est à haute résistivité électrique et de ce fait faiblement dopé. Ainsi, le substrat support est généralement sensiblement moins dopé (par exemple dopé au bore) que le substrat donneur, autrement dit, moins dopé que la couche mince transférée.
Or, en raison de cette différence de niveau de dopage entre la couche mince transférée et le substrat support, sous l’effet du budget thermique important du traitement de finition du substrat FDSOI et, dans une moindre mesure, sous l’effet du budget thermique du collage et/ou du détachement, les atomes de bore diffusent au travers de la couche électriquement isolante dans le substrat support, conduisant à une réduction de la résistivité électrique dans une portion superficielle s’étendant à partir de la couche électriquement isolante.
Or, même si cette portion superficielle ne s’étend que sur quelques micromètres de profondeur dans le substrat support, la baisse de résistivité électrique dans cette zone engendre des pertes électriques importantes pour des ondes de type mmWave.
EXPOSE DE L'INVENTION
Un but de l’invention est de définir un procédé de fabrication d’un substrat semi- conducteur sur isolant de type FDSOI adapté à des applications radiofréquences, permettant de maintenir une haute résistivité du substrat support même au voisinage de la couche électriquement isolante.
A cet effet, l’invention propose un procédé de fabrication d’un substrat de type semi- conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- formation d’un substrat donneur par croissance épitaxiale d’une couche semi- conductrice non dopée sur un substrat germe semi-conducteur dopé de type P,
- formation d’une couche électriquement isolante sur la couche semi-conductrice épitaxiale non dopée,
- implantation d’espèces ioniques au travers de ladite couche électriquement isolante, de sorte à former dans la couche semi-conductrice épitaxiale non dopée une zone de fragilisation délimitant une couche mince semi-conductrice à transférer,
- fourniture d’un substrat support semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Q.cm,
- collage du substrat donneur sur le substrat support par l’intermédiaire de la couche électriquement isolante,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince semi-conductrice du substrat donneur sur le substrat support.
Grâce à ce procédé, les dopants du substrat germe sont tenus suffisamment éloignés de l’interface de collage par la couche épitaxiale et la couche électriquement isolante (qui ne contiennent pas de tels dopants), de sorte qu’ils ne peuvent pas diffuser dans le substrat support. Ainsi, la résistivité électrique du substrat support n’est pas affectée, même dans sa portion voisine de l’interface de collage.
Dans certains modes de réalisation, la couche semi-conductrice épitaxiale non dopée présente une épaisseur comprise entre 10 et 1000 nm.
Dans certains modes de réalisation, le substrat germe présente un dopage au bore. Dans certains modes de réalisation, la formation de la couche électriquement isolante comprend une oxydation thermique du matériau de la couche semi-conductrice épitaxiale non dopée.
Dans certains modes de réalisation, la formation du substrat donneur comprend la formation, entre le substrat germe et la couche semi-conductrice épitaxiale non dopée, d’une couche intermédiaire en un matériau différent du matériau de la couche semi- conductrice épitaxiale, choisi pour permettre une gravure sélective de la couche épitaxiale non dopée par rapport à la couche intermédiaire.
Dans certains modes de réalisation, le matériau de la couche épitaxiale non dopée est du silicium et le matériau de la couche intermédiaire est du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
Dans certains modes de réalisation, le procédé comprend, après le détachement, une gravure sélective du reliquat de la couche semi-conductrice épitaxiale non dopée par rapport à la couche intermédiaire puis une gravure sélective de la couche intermédiaire par rapport au substrat germe, et la formation d’un nouveau substrat donneur par formation successive, sur ledit substrat germe, d’une nouvelle couche intermédiaire et d’une nouvelle couche épitaxiale non dopée.
Dans certains modes de réalisation, la couche électriquement isolante présente une épaisseur comprise entre 10 et 150 nm.
Dans certains modes de réalisation, la couche semi-conductrice transférée présente une épaisseur comprise entre 4 et 300 nm.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
- la figure 1A est une vue schématique en coupe de l’implantation d’espèces atomiques au travers d’une couche électriquement isolante agencée sur un substrat donneur ;
- la figure 1 B est une vue schématique en coupe du collage du substrat donneur ayant subi l’implantation de la figure 1A sur un substrat support ;
- la figure 1 C est une vue schématique en coupe du transfert d’une couche mince du substrat donneur sur le substrat support de la figure 1 B ;
- la figure 2 est une vue schématique en coupe de la formation d’un substrat donneur par croissance d’une couche épitaxiale non dopée sur un substrat germe dopé ;
- la figure 3 est une vue schématique en coupe de la formation d’une couche électriquement isolante sur la couche épitaxiale de la figure 2 ; - la figure 4 est une vue schématique en coupe d’une alternative aux figures 2 et 3, comprenant la croissance d’une couche intermédiaire entre le substrat germe et la couche non dopée ;
- la figure 5 est une vue schématique en coupe de l’implantation d’espèces ioniques dans le substrat donneur de la figure 4 au travers de la couche électriquement isolante ;
- la figure 6 est une vue schématique en coupe du collage du substrat donneur de la figure 5 et d’un substrat support à haute résistivité électrique ;
- la figure 7 est une vue schématique en coupe du transfert d’une couche mince du substrat donneur sur le substrat support ;
- la figure 8 est une vue schématique en coupe d’une première étape de recyclage du reliquat du substrat donneur résultant du transfert de la figure 7 ;
- la figure 9 est une vue schématique en coupe d’une deuxième étape de recyclage du reliquat du substrat donneur ;
- la figure 10 est une vue schématique en coupe de la croissance d’une nouvelle couche intermédiaire sur le substrat germe résultant du recyclage ;
- la figure 11 est une vue schématique en coupe de la croissance par épitaxie d’une nouvelle couche semi-conductrice non dopée sur la couche intermédiaire de la figure 10.
Pour des raisons de lisibilité des figures, les différentes couches n’ont pas nécessairement été représentées à l’échelle.
Les signes de référence identiques d’une figure à l’autre désignent des éléments similaires ou tout au moins remplissant la même fonction.
DESCRIPTION DETAILLEE DE MODES DE REALISATION
Le procédé de fabrication évite la diffusion des dopants du substrat donneur dans le substrat support en formant, sur un substrat germe dopé P, classiquement utilisé dans le procédé Smart Cut™, une couche épitaxiale semi-conductrice non dopée, l’ensemble du substrat germe et de la couche épitaxiale formant le substrat donneur, qui est destiné à recevoir une implantation d’espèces ioniques et à être collé sur le substrat support.
L’épaisseur de ladite couche épitaxiale est supérieure à l’épaisseur de la couche semi-conductrice à transférer.
Ainsi, au cours du procédé de fabrication du substrat FDSOI, le substrat germe qui contient les dopants est séparé du substrat support par la couche épitaxiale et par la couche électriquement isolante qui assure le collage entre le substrat donneur et le substrat support, qui ne contiennent pas de tels dopants.
La figure 2 illustre la formation du substrat donneur 1.
Ledit substrat donneur 1 comprend un substrat germe 100, en un matériau semi- conducteur monocristallin, tel que du silicium. Ledit substrat germe 100 présente une concentration en dopants de type P, par exemple du bore, de l’ordre de 10E15 at/cm3. Un tel substrat est en effet un standard de l’industrie microélectronique et est disponible au meilleur coût.
On fait croître par épitaxie sur le substrat germe 100 une couche épitaxiale semi- conductrice monocristalline 101. Les conditions d’épitaxie sont choisies pour éviter ou tout au moins minimiser la présence de dopants dans la couche 101 . En tout état de cause, la concentration en dopants de la couche 101 est inférieure à la teneur en dopants du substrat germe 100. De préférence, la concentration en dopants de la couche 101 est inférieure à 1 E14 at/cm3 et si possible de l’ordre de 1 E13 at/cm3.
Pour assurer une bonne qualité cristalline de la couche 101 , le matériau de ladite couche présente avantageusement un paramètre de maille proche de celui du substrat germe 100, le substrat germe servant de germe à la croissance de la couche 101 monocristalline.
Dans certains modes de réalisation, la couche épitaxiale est formée du même matériau (exempt de dopants) que le substrat germe.
La couche semi-conductrice épitaxiale non dopée présente une épaisseur comprise entre 10 et 1000 nm, supérieure à l’épaisseur de la couche à transférer par le procédé Smart Cut™.
La formation d’un tel substrat donneur composite permet de limiter la présence de dopants dans la couche à transférer du substrat donneur vers le substrat support, pour un coût inférieur à celui d’un substrat massif non dopé. En effet, dans la mesure où c’est l’épitaxie qui impose la qualité cristalline de la couche à transférer, on peut utiliser un substrat germe de qualité inférieure à celle des substrats donneurs traditionnellement utilisés.
En référence à la figure 3, on forme sur la couche semi-conductrice épitaxiale non dopée 101 une couche électriquement isolante 10. Ladite couche 10 permet notamment de minimiser des trajectoires directes des espèces atomiques lors de l’implantation (phénomène connu sous le terme anglo-saxon de « channeling »). Par ailleurs, la couche 10 remplit la fonction de couche de collage entre le substrat donneur et le substrat support.
De manière particulièrement avantageuse, la couche 10 est une couche d’oxyde, de sorte à assurer un collage de bonne qualité avec le matériau semi-conducteur du substrat support.
La couche 10 peut être notamment formée par oxydation thermique de la couche épitaxiale non dopée 101. De ce fait, la couche 10 est sensiblement exempte de dopants.
De manière alternative, illustrée sur la figure 4, la couche épitaxiale non dopée 101 n’est pas formée directement sur le substrat germe 100, mais sur une couche intermédiaire 102 formée préalablement sur le substrat germe 100. La couche intermédiaire 102 est une couche semi-conductrice monocristalline constituée d’un matériau différent de celui de la couche épitaxiale. Ledit matériau est avantageusement choisi pour permettre une gravure sélective de la couche épitaxiale 101 non dopée par rapport à la couche intermédiaire 102, tout en présentant un paramètre de maille suffisamment proche de celui de la couche 101 pour permettre la croissance de la couche 101 avec une bonne qualité cristalline.
Par exemple, si le matériau de la couche épitaxiale 101 non dopée est du silicium, le matériau de la couche intermédiaire 102 est avantageusement du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
La couche intermédiaire 102 peut être formée par épitaxie sur le substrat germe 100. De préférence, le matériau de la couche intermédiaire présente également un paramètre de maille suffisamment proche de celui du substrat germe 100 pour permettre la croissance de la couche intermédiaire 102 avec une bonne qualité cristalline.
L’épaisseur de la couche intermédiaire 102 peut être comprise entre 10 et 100 nm.
On forme sur la couche semi-conductrice épitaxiale non dopée 101 la couche électriquement isolante 10 précédemment décrite en référence à la figure 3.
Sur les figures suivantes, c’est le mode de réalisation du substrat donneur incluant la couche intermédiaire 102 qui est représenté, mais il va de soi que la description s’applique également au mode de réalisation où le substrat donneur comprend la couche épitaxiale formée directement sur le substrat germe, comme illustré sur la figure 3.
En référence à la figure 5, on met en oeuvre une implantation d’espèces ioniques (schématisée par les flèches) dans le substrat donneur au travers de la couche électriquement isolante 10.
Les espèces implantées comprennent typiquement de l’hydrogène et/ou de l’hélium.
La dose et l’énergie des espèces implantées sont choisies pour former une zone de fragilisation 11 située dans la couche épitaxiale non dopée 101 . Ladite zone de fragilisation 11 délimite, dans la couche 101 , une couche mince à transférer 12. L’épaisseur de ladite couche à transférer 12 peut être comprise entre 4 et 100 nm.
En référence à la figure 6, on colle le substrat donneur 1 sur un substrat support 2 par l’intermédiaire de la couche électriquement isolante 10.
Le substrat support 2 est un substrat semi-conducteur, par exemple de silicium, présentant une résistivité électrique élevée, par exemple supérieure à 500 Q.cm, de préférence supérieure ou égale à 1000 Q.cm.
De manière particulièrement avantageuse, le substrat support est un substrat de silicium présentant une teneur élevée en oxygène interstitiel, c’est-à-dire une teneur supérieure à 20 old ppma (pour la définition de l’unité old ppma, on pourra se référer au mémoire de Robert Kurt Graupner, « A Study of Oxygen Précipitation in Heavily Doped Silicon » (1989), Dissertations and Theses, Paper 1218). Un tel substrat est généralement désigné par l’abréviation « HiOi ». Les atomes d’oxygène interstitiel sont susceptibles de précipiter sous l’effet d’un traitement thermique de sorte à former une grande quantité de défauts, appelés « Bulk Micro Defects » (BMD), constitués par les précipités d’oxygène, qui bloquent les dislocations générées lors de traitements thermiques à haute température, ce qui est avantageux pour préserver la qualité cristalline du substrat support.
En pratique, pour utiliser un tel substrat HiOi pour fabriquer un substrat FDSOI, le procédé comprend, préalablement au collage, une étape de traitement thermique du substrat support à une température suffisante pour faire précipiter l’oxygène interstitiel et former lesdits BMD. Un tel traitement thermique peut typiquement être réalisé par un cycle thermique atteignant une température de l’ordre de 1000°C durant 12 heures.
Par ailleurs, un substrat HiOi comprend généralement une grande quantité de défauts cristallins appelés COPs (acronyme du terme anglo-saxon « crystal originated particles »), qui sont indésirables dans un substrat FDSOI. De manière avantageuse, le procédé de fabrication comprend donc un traitement thermique de type « déplétion », visant à faire diffuser l’oxygène hors du substrat support. En pratique, ce traitement peut être réalisé simultanément au traitement thermique de précipitation de l’oxygène interstitiel, pour autant que la surface du substrat support soit libre, c’est-à-dire non oxydée, pour permettre la diffusion de l’oxygène hors du substrat. Dans ce cas, ce traitement thermique de précipitation / diffusion doit être réalisé préalablement à la formation de la couche électriquement isolante sur le substrat support.
De manière alternative, l’homme du métier pourra choisir pour le substrat support un substrat de silicium présentant une teneur faible ou moyenne en oxygène interstitiel, c’est-à-dire une teneur inférieure à 10 old ppma, respectivement comprise entre 10 et 20 old ppma. Un tel substrat est généralement désigné par l’abréviation « LowOi », respectivement « MidOi ». Dans ce cas, les traitements thermiques de précipitation et/ou diffusion susmentionnés ne sont pas nécessaires.
Le collage peut éventuellement être renforcé un procédé de préparation de la surface électriquement isolante, par exemple par un plasma d’oxygène.
En référence à la figure 7, on détache le substrat donneur 1 le long de la zone de fragilisation 11. De manière connue en elle-même, ledit détachement peut être provoqué par l’application d’une contrainte mécanique au voisinage de la zone de fragilisation, par un traitement thermique ou par tout autre moyen adapté.
A l’issue de ce détachement, la couche mince 12 a été transférée du substrat donneur sur le substrat support et l’on obtient une structure FDSOI comprenant le substrat support 2, la couche de collage électriquement isolante 10 et la couche transférée 12.
Ladite structure est ensuite soumise à un traitement de finition classiquement mis en oeuvre pour les substrats FDSOI. Ce traitement de finition inclut notamment thermique de lissage de la couche transférée (« batch anneal ») tel que mentionné en introduction. Dans certains modes de réalisation, ce procédé de lissage consiste à placer un lot de structures FDSOI dans un four, à effectuer une montée lente en température de la température ambiante (20°C) jusqu’à une température de l’ordre de 1500 à 1200°C, puis à maintenir les structures à cette température pendant une durée de plusieurs minutes, de préférence supérieure à 15 minutes.
Bien que le budget thermique de ce procédé de lissage soit suffisamment élevé pour permettre une diffusion des dopants présents dans la structure, les dopants du substrat germe ont été tenus suffisamment éloignés de l’interface de collage par la couche épitaxiale
101 et la couche électriquement isolante 10 (qui ne contiennent pas de tels dopants) pour ne pas diffuser dans le substrat support 2. Par conséquent, la résistivité électrique du substrat support n’est pas affectée, même dans sa portion voisine de l’interface de collage.
La structure FDSOI ainsi formée est donc pleinement fonctionnelle pour des applications radiofréquence, notamment dans la bande mmWave.
Par ailleurs, à l’issue du détachement, après le détachement, le reliquat 1’ du substrat donneur peut être recyclé afin de permettre la formation d’un nouveau substrat donneur utilisable pour un nouveau transfert de couche. Comme illustré sur la figure 7, le reliquat 1 ’ du substrat donneur comprend le substrat germe 100, la couche intermédiaire
102 (si elle est présente) et la portion 120 de la couche épitaxiale 101 qui n’a pas été transférée sur le substrat support.
En référence à la figure 8, une première étape du recyclage comprend une gravure sélective de la portion 120 non transférée de la couche épitaxiale 101 par rapport à la couche intermédiaire 102. On peut mettre en oeuvre à cet effet une gravure humide au moyen d’une solution de gravure adaptée.
En référence à la figure 9, une seconde étape du recyclage comprend une gravure sélective de la couche intermédiaire 102 par rapport au substrat germe 100. On peut mettre en oeuvre à cet effet une gravure humide au moyen d’une solution de gravure adaptée.
Ensuite, on peut former un nouveau substrat donneur en formant successivement, sur ledit substrat germe 100, une nouvelle couche intermédiaire 102’ (cf. figure 10) et une nouvelle couche épitaxiale 101’ non dopée (cf. figure 11).
Ce procédé de recyclage est avantageux par rapport au recyclage d’un substrat donneur comprenant la couche épitaxiale directement sur le substrat germe.
En effet, dans le cas d’un substrat donneur où la couche épitaxiale est formée directement sur le substrat germe, une gravure sélective de la portion non transférée de la couche épitaxiale vis-à-vis du substrat germe n’est pas possible dans la mesure où les matériaux du substrat germe et de la couche épitaxiale présentent des compositions similaires qui ne diffèrent par exemple que par leur niveau de dopage. Dans ce cas, le recyclage du reliquat du substrat donneur requiert un polissage des deux faces du reliquat du substrat donneur, par un procédé de type polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing »), de sorte à retirer la totalité de la portion non transférée de la couche épitaxiale, suivi d’un nettoyage des surfaces du substrat germe, avant de faire croître une nouvelle couche épitaxiale. Chaque séquence de recyclage consomme donc une partie de l’épaisseur du substrat germe, ce qui limite le nombre d’utilisations possibles dudit substrat.
Au contraire, lorsque le substrat donneur comprend la couche intermédiaire, qui remplit la fonction de couche d’arrêt de gravure, entre le substrat germe et la couche épitaxiale, le procédé de recyclage peut être simplement basé sur des étapes de gravure, qui ne consomment pas le matériau du substrat germe. Le substrat germe peut ainsi être réutilisé de manière illimitée, ce qui réduit le coût d’obtention du substrat donneur.

Claims

REVENDICATIONS
1. Procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- formation d’un substrat donneur (1) par croissance épitaxiale d’une couche semi- conductrice (101) non dopée sur un substrat germe (100) semi-conducteur dopé de type P,
- formation d’une couche électriquement isolante (10) sur la couche semi-conductrice épitaxiale non dopée (101),
- implantation d’espèces ioniques au travers de ladite couche électriquement isolante (10), de sorte à former dans la couche semi-conductrice (101 ) épitaxiale non dopée une zone de fragilisation (11 ) délimitant une couche mince (12) semi-conductrice à transférer,
- fourniture d’un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Q.cm,
- collage du substrat donneur (1) sur le substrat support (2) par l’intermédiaire de la couche électriquement isolante (10),
- détachement du substrat donneur (1 ) le long de la zone de fragilisation (11 ) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1 ) sur le substrat support (2).
2. Procédé selon la revendication 1 , dans lequel la couche semi-conductrice épitaxiale (101 ) non dopée présente une épaisseur comprise entre 10 et 1000 nm.
3. Procédé selon l’une des revendications 1 à 3, dans lequel le substrat germe (100) présente un dopage au bore.
4. Procédé selon l’une des revendications 1 à 3, dans lequel la formation de la couche électriquement isolante (10) comprend une oxydation thermique du matériau de la couche semi-conductrice (101) épitaxiale non dopée.
5. Procédé selon l’une des revendications 1 à 4, dans lequel la formation du substrat donneur (1) comprend la formation, entre le substrat germe (100) et la couche semi-conductrice (101) épitaxiale non dopée, d’une couche intermédiaire (102) en un matériau différent du matériau de la couche semi-conductrice épitaxiale (101 ), choisi pour permettre une gravure sélective de la couche épitaxiale (101 ) non dopée par rapport à la couche intermédiaire (102).
6. Procédé selon la revendication 5, dans lequel le matériau de la couche épitaxiale (101) non dopée est du silicium et le matériau de la couche intermédiaire (102) est du silicium-germanium avec une teneur en germanium inférieure ou égale à 30%.
7. Procédé selon l’une des revendications 5 ou 6, comprenant, après le détachement, une gravure sélective du reliquat de la couche semi-conductrice (101) épitaxiale non dopée par rapport à la couche intermédiaire (102) puis une gravure sélective de la couche intermédiaire (102) par rapport au substrat germe (100), et la formation d’un nouveau substrat donneur (1) par formation successive, sur ledit substrat germe (100), d’une nouvelle couche intermédiaire (102’) et d’une nouvelle couche épitaxiale (101’) non dopée.
8. Procédé selon l’une des revendications 1 à 7, dans lequel la couche électriquement isolante (10) présente une épaisseur comprise entre 10 et 150 nm.
9. Procédé selon l’une des revendications 1 à 8, dans lequel la couche (12) semi- conductrice transférée présente une épaisseur comprise entre 4 et 300 nm.
EP21732481.3A 2020-05-18 2021-05-18 Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences Pending EP4154306A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2004971A FR3110283B1 (fr) 2020-05-18 2020-05-18 Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
PCT/FR2021/050870 WO2021234277A1 (fr) 2020-05-18 2021-05-18 Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences

Publications (1)

Publication Number Publication Date
EP4154306A1 true EP4154306A1 (fr) 2023-03-29

Family

ID=72178709

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21732481.3A Pending EP4154306A1 (fr) 2020-05-18 2021-05-18 Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences

Country Status (8)

Country Link
US (1) US20230207382A1 (fr)
EP (1) EP4154306A1 (fr)
JP (1) JP2023526902A (fr)
KR (1) KR20230011297A (fr)
CN (1) CN115552592A (fr)
FR (1) FR3110283B1 (fr)
TW (1) TW202147400A (fr)
WO (1) WO2021234277A1 (fr)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20230207382A1 (en) 2023-06-29
KR20230011297A (ko) 2023-01-20
FR3110283B1 (fr) 2022-04-15
CN115552592A (zh) 2022-12-30
WO2021234277A1 (fr) 2021-11-25
JP2023526902A (ja) 2023-06-26
FR3110283A1 (fr) 2021-11-19
TW202147400A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
EP1922752B1 (fr) Procede de report d'une couche mince sur un support
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
FR3049763A1 (fr)
FR2973159A1 (fr) Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant
FR2973158A1 (fr) Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2978603A1 (fr) Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
EP3847693B1 (fr) Procede de fabrication d'un dispositif cfet
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
EP1938362A1 (fr) Procede de fabrication d'un element en couches minces
FR3062238A1 (fr) Support pour une structure semi-conductrice
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
EP1523771B1 (fr) Procede de transfert d'une couche mince electriquement active.
WO2020008116A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR3037438A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP4154306A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
EP4154307A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
EP4088312A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
FR3027451A1 (fr) Substrat et procede de fabrication d'un substrat
EP1628332B1 (fr) Procédé de fabrication d'un élément en couches minces

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20221207

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)