FR3062238A1 - Support pour une structure semi-conductrice - Google Patents

Support pour une structure semi-conductrice Download PDF

Info

Publication number
FR3062238A1
FR3062238A1 FR1750646A FR1750646A FR3062238A1 FR 3062238 A1 FR3062238 A1 FR 3062238A1 FR 1750646 A FR1750646 A FR 1750646A FR 1750646 A FR1750646 A FR 1750646A FR 3062238 A1 FR3062238 A1 FR 3062238A1
Authority
FR
France
Prior art keywords
support
layer
trapping layer
ohm
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1750646A
Other languages
English (en)
Inventor
Patrick Reynaud
Marcel Broekaart
Frederic Allibert
Christelle Veytizou
Luciana Capello
Isabelle Bertrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1750646A priority Critical patent/FR3062238A1/fr
Priority to SG11201906017UA priority patent/SG11201906017UA/en
Priority to EP18700172.2A priority patent/EP3574519B1/fr
Priority to CN201880007067.4A priority patent/CN110199375A/zh
Priority to US16/476,415 priority patent/US11373856B2/en
Priority to KR1020197024048A priority patent/KR20190108138A/ko
Priority to JP2019538671A priority patent/JP2020505769A/ja
Priority to PCT/EP2018/050677 priority patent/WO2018137937A1/fr
Priority to TW107101223A priority patent/TW201841341A/zh
Publication of FR3062238A1 publication Critical patent/FR3062238A1/fr
Priority to US17/805,206 priority patent/US20220301847A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L'invention porte sur un support (1) pour une structure semi-conductrice comprenant un substrat de base (3), une première couche d'isolant (2a) en dioxyde de silicium disposée sur le substrat de base (3) et présentant une épaisseur supérieure à 20 nm, et une couche de piégeage de charge (2) présentant une résistivité supérieure à 1000 ohm. cm et une épaisseur supérieure à 5 microns disposée sur la première couche d'isolant (2a).

Description

Titulaire(s) :
SOITEC Société anonyme.
O Demande(s) d’extension :
(® Mandataire(s) : IP TRUST.
® SUPPORT POUR UNE STRUCTURE SEMI-CONDUCTRICE.
@) L'invention porte sur un support (1 ) pour une structure semi-conductrice comprenant un substrat de base (3), une première couche d'isolant (2a) en dioxyde de silicium disposée sur le substrat de base (3) et présentant une épaisseur supérieure à 20 nm, et une couche de piégeage de charge (2) présentant une résistivité supérieure à 1000 ohm. cm et une épaisseur supérieure à 5 microns disposée sur la première couche d'isolant (2a).
FR 3 062 238 - A1
Figure FR3062238A1_D0001
SUPPORT POUR UNE STRUCTURE SEMI-CONDUCTRICE
DOMAINE DE L'INVENTION
La présente invention concerne un support pour une structure semi-conductrice.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les dispositifs intégrés sont usuellement formés sur des substrats qui servent principalement de support à leur fabrication. Toutefois, l'accroissement du degré d'intégration et des performances attendues de ces dispositifs entraine un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés.
C'est particulièrement le cas des dispositifs
RF, traitant des signaux dont la fréquence est comprise entre environ
3kHz et
300GHz, qui trouvent notamment leur application dans le domaine des télécommunications
Wi-Fi,
Bluetooth...) .
A titre d'exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs intégrés, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s'y trouvent. Il s'en suit une consommation inutile d'une partie de l'énergie du signal par perte de couplage et des influences possibles entre composants par diaphonie (« crosstalk » selon la terminologie anglosaxonne) .
Selon un second exemple de couplage, les porteurs de charges du substrat peuvent entraîner la génération d'harmoniques non voulues, pouvant interférer avec les signaux se propageant dans les dispositifs intégrés et dégradant leurs qualités.
Ces phénomènes sont notamment observables lorsque le substrat employé comprend une couche enterrée d'isolant, entre un support et une couche utile sur et dans laquelle sont formés les dispositifs intégrés. Les charges piégées dans l'isolant conduisent à accumuler sous cette couche d'isolant, dans le support, des charges de signes complémentaires formant un plan conducteur. Dans ce plan conducteur, les charges mobiles sont susceptibles d'interagir fortement avec les champs électromagnétiques générés par les composants de la couche utile.
Pour se prémunir ou limiter ce phénomène, il est connu d'insérer entre la couche d'isolant enterré et le support, directement sous la couche d'isolant, une couche de piégeage de charges, par exemple une couche de 1 à 5 microns de silicium polycristallin. Les joints des grains formant le poly cristal constituent alors des pièges pour les porteurs de charges, ceux-ci pouvant provenir de la couche de piégeage elle-même ou du support sous-jacent. De la sorte, on prévient l'apparition du plan conducteur sous l'isolant. La fabrication de ce type de substrat est par exemple décrite dans les documents FR2860341, FR2933233, FR2953640, US2015115480, US7268060 ou US6544656.
En présence d'une couche de piégeage, le couplage dispositif/substrat reste dépendant de l'intensité d'interaction des champs électromagnétiques avec les charges mobiles du support et donc de la profondeur de pénétration de ces champs dans ce support. La densité et/ou la mobilité de ces charges sont fonction de la résistivité du support.
Lorsque la résistivité du support est relativement importante (et donc une densité de charge relativement peu importante), supérieure à 1000 ohm.cm, une couche de piégeage de 1 à 5 microns d'épaisseur peut être adaptée pour limiter le couplage dispositif/substrat, même lorsque le champ électromagnétique pénètre profondément dans le support. On préserve ainsi l'intégrité des signaux, et donc la performance radiofréquence (RF) des dispositifs intégrés de la couche utile.
Lorsque, au contraire, la résistivité du support est plus faible, inférieure à 1000 ohm.com, ou lorsque la performance attendue du dispositif intégré est élevée, il serait souhaitable de pouvoir former une couche de piégeage très épaisse, supérieure à 5 microns, voire à 10 ou 20 microns, pour repousser plus en profondeur dans le substrat la zone dans laquelle les charges sont mobiles et limiter la profondeur de pénétration des champs électromagnétiques dans ce support. On pourrait ainsi prévenir les interactions avec ces champs électromagnétiques et améliorer la performance des dispositifs intégrés de la couche utile.
Toutefois, il a été observé que la présence d'une couche de piégeage supérieure à 5 microns ne conduisait pas toujours à l'amélioration de performance attendue, notamment parce que cette couche est susceptible de se recristalliser au cours des traitements thermiques qu'elle est susceptible de subir. Ces traitements thermiques peuvent correspondre à ceux nécessaires à la réalisation du substrat lui-même ou à ceux nécessaires à la fabrication d'un dispositif intégré RF dans ou sur la couche utile du substrat.
Figure FR3062238A1_D0002
document US9129800 prévoit de former une couche d'oxyde de silicium entre le support cristallin et la couche de piégeage de charge.
Selon ce document, cette couche doit nécessairement présenter une épaisseur initiale, avant l'application des traitements thermiques, relativement fine, entre 0,5 et 10 nm, de manière à présenter une épaisseur finale, après application des traitements thermiques, inférieure à 2 nm.
En d'autres termes, l'épaisseur initiale de cette couche doit être choisie selon le budget thermique auquel le substrat sera soumis afin de ne pas dégrader ses performances RF.
Lorsque la couche d'isolant n'est pas présente pendant toute la durée du traitement thermique, la couche de piégeage est susceptible de se recristalliser, partiellement ou entièrement. En conséquence, la densité moindre de joints de grain ou la taille importante de ces grains réduit les propriétés de piégeage de la couche.
Lorsque la couche d'isolant oxyde présente une épaisseur finale supérieure à 2 nm, elle n'est pas transparente aux charges présentes dans le support. Ces charges ne peuvent donc traverser la couche d'isolant, par effet tunnel, et ne peuvent diffuser dans la couche polycristalline pour y être piégées. On accumule ainsi ces charges dans le support et on forme un plan conducteur sous la couche d'isolant, ce qui conduit à dégrader les performances RF du substrat.
Le choix d'une épaisseur initiale appropriée pour cet oxyde n'est pas aisé. En effet, les traitements thermiques auxquels peut être soumis un substrat ne sont pas toujours connus à l'avance de sa fabrication, notamment ceux qui sont appliqués au cours de la formation d'un dispositif intégré. Or, ces traitements thermiques peuvent affecter la qualité ou l'épaisseur de cette couche d'isolant en dioxyde de silicium, par exemple par dissolution. On note à ce propos que les traitements thermiques de fabrication de dispositifs peuvent présenter des budgets thermiques importants, pouvant affecter de manière notable la qualité de la couche de piégeage dans le cas où la couche d'oxyde n'a pas été choisie d'épaisseur convenable. Il peut ainsi s'agir d'un recuit à 1200°C pendant plusieurs minutes comme c'est le cas lorsqu'il s'agit de contraindre des zones de la couche utile à l'aide d'une technologie de fluage de l'oxyde enterré ou des lors recuits d'activation de dopant.
L'enseignement du document cité de l'état de la technique n'est donc pas facile à mettre en œuvre sans connaître le budget de thermique total que recevra la couche de piégeage au cours de toutes les étapes de fabrication du substrat et des dispositifs intégrés appelés à être formés sur ce substrat.
La présente invention vise à pallier tout ou partie des inconvénients précités.
BREVE DESCRIPTION DE L'INVENTION
En vue de la réalisation de ce but, l'objet de l'invention propose dans son acceptation la plus large, un support pour une structure semi-conductrice comprenant :
- un substrat de base ;
- une première couche d'isolant en dioxyde de silicium disposée sur le substrat de base et présentant une épaisseur supérieure à 20 nm ;
- une couche de piégeage de charge présentant une résistivité supérieure à 1000 ohm.cm et une épaisseur supérieure à 5 microns disposée sur la première couche d'isolant.
La première couche d'isolant permet de former une couche de piégeage épaisse, présentant des qualités de piégeage de charge très efficace et peu susceptible de se recristalliser. De manière inattendue, les inventeurs de la présente demande ont noté que la détérioration des performances RF que cette couche d'isolant pouvait induire était largement compensée par les bénéfices de la couche épaisse de piégeage qu'elle permettait de former.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• la couche de piégeage comprend du silicium polycristallin ;
• le silicium polycristallin est riche en carbone ;
• le silicium polycristallin est constitué de grains de silicium de dimensions comprises entre lOnm et 900 nm ;
• la couche de piégeage comprend du silicium amorphe ou poreux ;
• la couche de piégeage présente une épaisseur supérieure à 10 microns ;
• la couche de piégeage est formée d'une alternance de couches de silicium polycristallin et de couches de dioxyde de silicium.
• le substrat de base présente une résistivité inférieure à 1000 ohm.cm ou à 500 ohm.cm ou à 10 ohm.cm ;
• le substrat de base présente une résistivité supérieure à 1000 ohm.cm ou à 10k ohm.cm ;
• le substrat de base est en silicium, en quartz, en verre ou en saphir ;
• Le support comprend une deuxième couche d'isolant disposée sur la couche de piégeage.
Selon un autre aspect, l'objet de l'invention propose une structure semi-conductrice comprenant :
- un support tel que décrit précédemment ;
- une couche d'isolant sur ce support ;
- une couche utile sur la couche d'isolant.
la couche utile peut comprendre au moins un dispositif intégré.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
La figure 1 représente schématiquement un support pour une structure semi-conductrice conforme à l'invention ;
la figure 2 représente un substrat du type semiconducteur sur isolant comportant un support conforme à l'invention ;
la figure 3 présente sous la forme d'un graphe des mesures expérimentales réalisées sur un support conforme à l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 1 représente schématiquement un support 1 pour une structure semi-conductrice conforme à l'invention. Le support 1 peut avoir la forme d'une plaquette, circulaire, de dimension normalisée, par exemple de 200 mm ou 300 mm, voire 450 mm de diamètre. Mais l'invention n'est nullement limitée à ces dimensions ou à cette forme.
Ainsi, dans le cas où la structure semi-conductrice serait un dispositif intégré fini ou semi-fini, le support 1 prendra la forme d'un bloc de matériau de section longitudinale rectangulaire ou carrée dont les dimensions, de quelques millimètres à quelques centimètres, correspondent aux dimensions du dispositif intégré.
Le support 1 comprend un substrat de base 3, typiquement de plusieurs centaines de microns d'épaisseur.
Préférentiellement, et notamment lorsque le support 1 a vocation à recevoir une structure semi-conductrice dont les performances RF attendues sont élevées, le substrat de base présente une résistivité élevée, supérieure à 1000 ohm.centimètre, et plus préférentiellement encore, supérieure à 3000 ohm.centimètre. On limite de la sorte la densité des charges, trous ou électrons, qui sont susceptibles de se déplacer dans le substrat de base. Mais l'invention n'est pas limitée à un substrat de base présentant une telle résistivité, et elle procure également des avantages de performance
RF lorsque le substrat de base présente une résistivité plus conforme, de l'ordre de quelques centaines d'ohm.centimètres, par exemple inférieure à 1000 ohm.cm, ou à
500 ohm.cm ou à 10 ohm.cm.
Pour des raisons de disponibilité et de coût, le substrat de base 3 est préférentiellement en silicium monocristallin. Il peut s'agir par exemple d'un sub faible teneur en oxygène interstitiel qui présente, est bien connu en soi, une résistivité qui supérieure à 1000 ohm.centimètre. Le substrat de alternativement être formé d'un autre matériau :
s'agir par exemple de saphir, de verre, de quartz,
strat CZ à
comme cela
peut être
base peut
: il peut
de carbure
de silicium
Le comporte directement première première support 1 en contact avec, couche d'isolant en également, le substrat disposé de base silicium sur,
3,
2a.
et une
La dioxyde de couche d'isolant 2a présente une épaisseur supérieure à 20 nm, par exemple comprise entre 20 nm et 20 microns. Elle peut être obtenue par oxydation du substrat de base 3 ou par dépôt sur ce substrat. Pour limiter la durée et le coût de la formation de la première couche d'isolant, on peut choisir son épaisseur pour qu'elle soit comprise entre 100 et 200 nm, comme par exemple 145 nm.
Au-delà d'une épaisseur de 20 nm, la première couche d'isolant est stable en température même pour des budgets thermiques importants. Elle peut être notamment exposée à des températures supérieures ou égales à 1200°C pendant une durée de plusieurs heures sans se dégrader, par exemple par dissolution.
Le support 1 comporte également, disposée sur et directement en contact avec la première couche d'isolant 2a, une couche de piégeage 2. La couche de piégeage 2 présente une résistivité supérieure à 1000 ohm.cm, préférentiellement supérieure à 10 kohm.cm. Comme cela a été évoqué dans le détail en introduction de la présente demande, la couche de piégeage a pour fonction de piéger les porteurs de charges pouvant être présents dans le support 1 et de limiter leur mobilité. C'est notamment le cas lorsque le support 1 est muni d'une structure semi-conductrice émettant un champ électromagnétique pénétrant dans le support, et donc susceptible d'interagir et rendre mobile ces charges.
La couche de piégeage 2 peut, d'une manière générale, être constituée d'une couche semi-conductrice non cristalline présentant des défauts structurels tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, des pores... Ces défauts structurels forment des pièges pour les charges susceptibles de circuler dans le matériau, par exemple au niveau de liaisons chimiques non complètes ou pendantes. On prévient ainsi la conduction dans la couche de piégeage qui présente en conséquence une résistivité élevée. La couche de piégeage n'étant pas en contact direct avec le support mais avec la couche d'isolant, amorphe, les propriétés de piégeage de cette couche peuvent être préservées même lorsque le support subit un traitement thermique très important. Les défauts structurels sont peu sujets à la recristallisation.
Pour les mêmes raisons de disponibilité et de coût qui ont déjà été évoquées, la couche de piégeage 2 est préférentiellement en silicium polycristallin. Mais elle peut être constituée ou comprendre un autre matériau semi3062238 ίο conducteur et polycristallin. Alternativement, la couche de piégeage 2 peut être constituée ou comprendre du silicium amorphe ou poreux.
On peut également prévoir d'insérer au moins une couche intercalaire dans la couche de piégeage 2, par exemple une couche de carbone ou une couche composée d'un alliage de carbone et de silicium. La couche intercalaire peut également comprendre, ou être constituée, d'oxyde de silicium ou de nitrure de silicium. Dans ce cas, la couche de piégeage 2 est alors formée d'une alternance de couches de silicium polycristallin (ou d'un autre matériau, ou d'un matériau amorphe ou poreux) et de couches intercalaires de nature différente (en dioxyde ou en nitrure de silicium, en carbone...) .
Dans tous les cas, la couche de piégeage 2 présente une résistivité élevée supérieure à 1000 ohm.centimètre. À cette fin, la couche de piégeage 2 n'est pas intentionnellement dopée, c'est-à-dire qu'elle présente une concentration en dopant porteur de charges inférieure à 10 E14 atomes par centimètre cube. Elle peut être riche en azote ou en carbone afin d'améliorer sa caractéristique de résistivité.
La fabrication de la couche de piégeage 2 sur le substrat de base 3 muni de la première couche d'isolant 2a est particulièrement simple est réalisable avec des équipements de dépôt standards dans l'industrie. Il peut ainsi s'agir d'un dépôt du type RPCVD (acronyme de l'expression anglo-saxonne « Remote Plasma enhanced Chemical Vapor Déposition » ou dépôt chimique en phase vapeur assisté par plasma déporté) ou encore du type PECVD (acronyme de l'expression anglo-saxonne « Plasma Enhanced Chemical Vapor Déposition » ou dépôt chimique en phase vapeur assisté par plasma). Il peut également s'agir d'un dépôt LPCVD (acronyme de l'expression anglo-saxonne « Low Pressure Chemical Vapor Déposition » ou dépôt chimique en phase vapeur à pression sous atmosphérique).
De manière inattendue, les inventeurs de la présente demande ont observé qu'une couche de piégeage 2 à base de silicium polycristallin réalisée sur la première couche d'isolant 2a et présentant une épaisseur supérieure à 20 nm était formée de grains dont les dimensions, typiquement comprise entre 10 et 900 nm, étaient particulièrement adaptés au piégeage efficace de charges. De plus, les dimensions de ces grains sont relativement constantes dans l'épaisseur de la couche de piégeage 2, même lorsque celle-ci présente une épaisseur importante. Ces propriétés sont également maintenues après que la couche de piégeage 2 ait été exposée à un budget thermique, même important.
On note que la dimension des grains affecte directement la performance RF du support à deux titres. Tout d'abord, des grains de plus grandes tailles entraînent une densité de joints de grain moindre dans le matériau. Ces joints formant une zone privilégiée de piégeage des porteurs, la densité de pièges est réduite.
D'autre part, les grains forment également un espace de confinement pour les porteurs de charge qui y résident. Dans des grains de dimension importante, par exemple de l'ordre de grandeur d'un dispositif intégré, les charges se comportent, vues du dispositif, comme dans un matériau sans défaut.
Ces deux aspects se combinent pour diminuer la performance RF du support, lorsque les grains du poly cristal de la couche de piégeage 2 sont de tailles importantes.
Des études complémentaires ont montré que la dimension des grains doit être préférentiellement comprise entre 100 nm (en deçà de laquelle leur stabilité thermique n'est plus assurée et où l'on risque leur recristallisation en température) et 1000 nm (au-delà de laquelle la performance RF du support est affectée).
Un support 1 conforme à l'invention peut donc présenter une couche de piégeage 2 épaisse, d'épaisseur supérieure à cinq microns, et pouvant atteindre 10 microns ou 20 microns, comprenant un matériau de silicium polycristallin constitué de grains de taille comprise entre 10 et 900nm. Comme cela a été mentionné antérieurement, on peut prévoir d'insérer une ou une pluralité de couches intercalaires dans la couche de piégeage de manière à limiter la taille des grains de chaque couche polycristalline, celle-ci ayant tendance à croître avec l'épaisseur. Pour favoriser la formation de grain de petite taille, on peut ainsi choisir de limiter l'épaisseur des couches polycristallines disposées entre deux couches intercalaires à 1 micron d'épaisseur ou moins.
On note que le document commenté de l'état de la technique dissuade de placer une première couche d'isolant 2a épaisse entre la couche de piégeage 2 et le substrat de base 3, comme le préconise la présente invention. En effet, et selon ce document, la présence de charges dans cet isolant conduit à former un plan conducteur constitué de charges de signes complémentaires dans le substrat de base 3, sous la première couche d'isolant 2a. Ce plan conducteur affecte les performances radiofréquences du support 1.
De manière surprenante, les inventeurs de la présente demande ont toutefois observé que cette perte de performance était bien moindre que le gain obtenu en formant une couche de piégeage 2a d'épaisseur supérieure à 5 microns, si bien que les performances RF globales du support 1 en sont globalement améliorées.
En formant une couche de piégeage d'épaisseur supérieure à 5 microns, seuls les champs électromagnétiques pénétrant le plus en profondeur, dans l'épaisseur du substrat de base 3, sont susceptibles d'affecter les charges mobiles présentes dans ce substrat. Ces portion minoritaire des champs notamment lorsque les signaux champs ne constituent qu'une pénétrants dans le support, qui sont à leurs origines présentent une fréquence très élevée, par exemple au-delà du gigahertz .
L'accumulation de charges sous la première couche d'isolant 2a et l'interaction de ces charges avec les champs électromagnétiques pénétrants suffisamment profondément dans le support conduit à dégrader les performances RF. Mais, de manière inattendue, cette dégradation est largement compensée par l'amélioration de la performance RF liée à l'épaisseur importante, supérieure à 5 microns, de la couche de piégeage 2 .
Le graphe de la figure 3 présente les résultats d'une série d'expérimentations et de simulations préparées par la demanderesse.
Une pluralité de supports présentant des caractéristiques différentes et conforme à l'invention a été préparée. Ces supports comprennent un substrat de base consistant en une plaquette de silicium de 300 mm de diamètre et une résistivité de 17, 6. Les substrats de base ont chacun été muni d'une couche d'isolant en dioxyde de silicium de 125 nm d'épaisseur par oxydation thermique. Sur cette couche d'isolant on a formé une couche de piégeage en silicium polycristallin par RPCVD d'épaisseur de 2 microns, 7 microns, et 16 microns.
On a ensuite réalisé une mesure de caractérisation dite de distorsion de seconde harmonique sur chacun des supports ainsi préparé. Cette mesure est réalisée à 900MHz.
Cette mesure de caractérisation, dont on trouvera une description détaillée dans le document intitulé « White paper - RF SOI wafer characterisation » de janvier 2015, publié par Soitec et dans le document US2015/0168326, est particulièrement pertinente car elle est très représentative de la performance d'un dispositif intégré RF qui serait formé sur le support caractérisé.
L'axe des abscisses du graphe de la figure 3 représente l'épaisseur « e » de la couche de piégeage 2, en micron. L'axe des ordonnées représente la mesure de distorsion de seconde harmonique (désignée HD2) en dBm.
Les 6 mesures réalisées ont été représentées par des points sur le graphe de la figure 3. Ces points de mesures ont permis de calibrer une simulation de la mesure de distorsion de seconde harmonique pour un support présentant un substrat de base de résistivité déterminée et présentant une couche de piégeage en silicium polycristallin d'épaisseur déterminée. Les mesures de simulation sont représentées sur le graphe de la figure 1 par des traits plein pour différentes valeurs de résistivité du substrat de base.
On note que la performance RF de tous les supports est améliorée lorsque l'épaisseur de la couche de silicium polycristallin augmente. Plus précisément, la performance est notablement améliorée lorsque l'épaisseur de la couche de piégeage est plus importante que 5 microns. La présence de la couche d'isolant ne limite pas le niveau de performance qui peut être atteint. Ces performances sont attendues stables quelle que soit la température à laquelle pourrait être exposé le support car la couche d'isolant prévient la recristallisation de la couche de piégeage polycristalline.
Revenant à la description du support 1 représenté sur la figure 1, on peut prévoir de manière optionnelle de disposer sur la couche de piégeage 2 et directement en contact avec celle-ci, une seconde couche d'isolant 4 afin de faciliter l'assemblage du support 1 avec une structure semiconductrice. Cette seconde couche d'isolant 4 peut être formée par dépôt ou par oxydation de la couche de piégeage 2. On peut prévoir une étape de polissage avant et/ou après la formation de la seconde couche d'isolant 4, afin d'améliorer la qualité de cet assemblage.
Comme on l'a déjà évoqué, le support 1 a pour vocation de recevoir une structure semi-conductrice du côté de la couche de piégeage 2.
Cette structure peut être formée de multiples façons sur le support 1, mais avantageusement cette formation comprend une étape du transfert d'une couche utile 5 sur le support.
Comme cela est bien connu en soi, ce transfert est usuellement réalisé en assemblant la face d'un substrat donneur au support 1. Celui-ci peut être muni de la couche d'isolant 4 ou non. De la même manière, le substrat donneur peut avoir été muni préalablement d'une autre couche d'isolant 6 de même nature ou de nature différente de la deuxième couche d'isolant 4. Il peut s'agir par exemple d'oxyde de silicium ou de nitrure de silicium. L'assemblage peut être soumis à un traitement thermique de renforcement, même présentant un budget thermique important car la couche de piégeage 2 du support n'est pas sensible au risque de recristallisation grâce à la présence de la couche d'isolant 2a. Le traitement thermique de renforcement peut correspondre à un recuit de plusieurs heures à 1200°C, ce qui est généralement requis pour renforcer entièrement un collage mettant en contact deux couches d'oxyde de silicium.
Après cette étape d'assemblage, le substrat donneur est réduit en épaisseur pour former la couche utile 5. Cette étape de réduction peut être réalisée par amincissement mécanique ou chimique. Il peut s'agir également d'une fracture au niveau d'une zone fragile préalablement introduite dans le substrat donneur, par exemple selon les principes de la technologie Smart Cut™.
Des étapes de finition de la couche utile 5, telles qu'une étape de polissage, un traitement thermique sous atmosphère réductrice ou neutre, une oxydation sacrificielle peuvent être enchaînés à l'étape de réduction d'épaisseur.
Lorsque le substrat donneur est un simple substrat semiconducteur, c'est-à-dire qu'il ne comprend pas de dispositif intégré, on forme ainsi un substrat du type semiconducteur sur isolant, dans lequel la couche utile 5 est une couche de semi-conducteurs vierge, comprenant le support de l'invention et comme cela est représenté sur la figure 3. Le substrat peut être alors utilisé pour la formation de dispositifs intégrés.
Lorsque le substrat donneur a été préalablement traité pour former à sa surface des dispositifs intégrés, on dispose à l'issue de ce procédé d'une couche utile 5 qui comprend ces dispositifs.
Bien entendu l'invention n'est pas limitée au mode de mise en œuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention telle que définie par les revendications.
Par structure semi-conductrice, on désigne indifféremment un dispositif intégré que celui-ci soit formé à base de matériaux semi-conducteurs ou non. Par exemple, il peut s'agir d'un dispositif de type onde acoustique de surface ou de volume, typiquement réalisé sur et dans une couche en matériau piézo-électrique, tel que du tantalate de lithium.
On désigne également par structure semi-conductrice une couche (ou une pluralité de couches) de matériau vierge de dispositif, à base de matériau semi-conducteur ou non, et dans lequel peut être formé des dispositifs intégrés.

Claims (12)

  1. REVENDICATIONS
    1. Support (1) pour une structure semi-conductrice comprenant :
    - un substrat de base (3) ;
    - une première couche d'isolant (2a) en dioxyde de silicium disposée sur le substrat de base (3) et présentant une épaisseur supérieure à 20 nm ;
    - une couche de piégeage de charge (2) présentant une résistivité supérieure à 1000 ohm.cm et une épaisseur supérieure à 5 microns disposée sur la première couche d'isolant (2a).
  2. 2. Support (1) selon la revendication précédente dans lequel la couche de piégeage (2) comprend du silicium polycristallin.
  3. 3. Support (1) selon la revendication précédente dans lequel le silicium polycristallin est riche en carbone.
  4. 4. Support (1) selon l'une des deux revendications précédentes dans lequel le silicium polycristallin est constitué de grains de silicium de dimensions comprises entre 10 et 900 nm.
  5. 5. Support (1) selon la revendication 1 dans lequel la couche de piégeage (2) comprend du silicium amorphe ou poreux.
  6. 6. Support (1) selon l'une des revendications précédentes dans lequel la couche de piégeage (2) présente une épaisseur supérieure à 10 microns.
  7. 7. Support (1) selon l'une des revendications 1 à 4 dans lequel la couche de piégeage (2) est formée d'une alternance de couches de silicium polycristallin et de couches de dioxyde de silicium.
  8. 8. Support (1) selon l'une des revendications précédentes dans lequel le substrat de base (3) présente une résistivité inférieure à 1000 ohm.cm ou à 500 ohm.cm ou à 10 ohm.cm.
  9. 9. Support (1) selon l'une des revendications 1 à 7 dans lequel le substrat de base présente une résistivité supérieure à 1000 ohm.cm ou à 10k ohm.cm.
  10. 10. Support (1) selon l'une des revendications précédentes dans lequel le substrat de base (3) est en silicium.
    11 Support (1) selon 1 ' une des revendications 1 à 9 dans lequel le substrat de base ( 3) est en quartz, en verre ou en saphir. 12 Support (1) selon 1 ' une des revendications précédentes
    comprenant une deuxième couche d'isolant (4) disposée sur la couche de piégeage (2) .
  11. 13. Structure semi-conductrice comprenant :
    - un support (1) selon l'une des revendications 1 à 11 ;
    - une couche d'isolant (4, 6) sur le support (1) ;
    - une couche utile (5) sur la couche d'isolant (4,6).
  12. 14. Structure semi-conductrice selon la revendication précédente dans laquelle la couche utile (5) comprend au moins un dispositif intégré.
    1/2
FR1750646A 2017-01-26 2017-01-26 Support pour une structure semi-conductrice Withdrawn FR3062238A1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR1750646A FR3062238A1 (fr) 2017-01-26 2017-01-26 Support pour une structure semi-conductrice
KR1020197024048A KR20190108138A (ko) 2017-01-26 2018-01-11 반도체 구조를 위한 지지부
EP18700172.2A EP3574519B1 (fr) 2017-01-26 2018-01-11 Support pour une structure semi-conductrice
CN201880007067.4A CN110199375A (zh) 2017-01-26 2018-01-11 用于半导体结构的支撑件
US16/476,415 US11373856B2 (en) 2017-01-26 2018-01-11 Support for a semiconductor structure
SG11201906017UA SG11201906017UA (en) 2017-01-26 2018-01-11 Support for a semiconductor structure
JP2019538671A JP2020505769A (ja) 2017-01-26 2018-01-11 半導体構造用の支持体
PCT/EP2018/050677 WO2018137937A1 (fr) 2017-01-26 2018-01-11 Support pour une structure semiconductrice
TW107101223A TW201841341A (zh) 2017-01-26 2018-01-12 半導體結構用支撐件
US17/805,206 US20220301847A1 (en) 2017-01-26 2022-06-02 Support for a semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1750646A FR3062238A1 (fr) 2017-01-26 2017-01-26 Support pour une structure semi-conductrice
FR1750646 2017-01-26

Publications (1)

Publication Number Publication Date
FR3062238A1 true FR3062238A1 (fr) 2018-07-27

Family

ID=59253590

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1750646A Withdrawn FR3062238A1 (fr) 2017-01-26 2017-01-26 Support pour une structure semi-conductrice

Country Status (9)

Country Link
US (2) US11373856B2 (fr)
EP (1) EP3574519B1 (fr)
JP (1) JP2020505769A (fr)
KR (1) KR20190108138A (fr)
CN (1) CN110199375A (fr)
FR (1) FR3062238A1 (fr)
SG (1) SG11201906017UA (fr)
TW (1) TW201841341A (fr)
WO (1) WO2018137937A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110687138A (zh) * 2019-09-05 2020-01-14 长江存储科技有限责任公司 半导体结构的测量与边界特征提取方法及其装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062517B1 (fr) 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
FR3098342B1 (fr) 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
FR3113184B1 (fr) * 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
JP2023535319A (ja) * 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
US11522516B2 (en) 2020-08-27 2022-12-06 RF360 Europe GmbH Thin-film surface-acoustic-wave filter using lithium niobate
WO2022141442A1 (fr) * 2020-12-31 2022-07-07 华为技术有限公司 Circuit intégré, amplificateur de puissance et dispositif électronique
FR3127588A1 (fr) 2021-09-28 2023-03-31 Lynred Procede de realisation d’au moins une fenetre optique, fenetre optique et detecteur infrarouge associes
FR3138239B1 (fr) * 2022-07-19 2024-06-21 Soitec Silicon On Insulator Procédé de fabrication d’un substrat support pour application radiofréquences

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2933233A1 (fr) * 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US9129800B2 (en) * 2011-03-22 2015-09-08 Soitec Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US20160071959A1 (en) * 2014-09-04 2016-03-10 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016140850A1 (fr) * 2015-03-03 2016-09-09 Sunedison Semiconductor Limited Procédé pour déposer des films de silicium polycristallin de piégeage de charge sur des substrats de silicium avec une contrainte de film pouvant être maîtrisée

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US269976A (en) * 1883-01-02 John watters
US6910A (en) * 1849-11-27 Abraham johnson and henry johnson
US347597A (en) * 1886-08-17 habyey
WO2000055397A1 (fr) 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
WO2001080831A2 (fr) 2000-04-27 2001-11-01 Verion Inc. Microcapsules a liberation d'ordre nul et commande par la temperature, et procede pour leur elaboration
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
EP3734645A1 (fr) 2010-12-24 2020-11-04 QUALCOMM Incorporated Couche riche en pièges pour dispositifs à semi-conducteurs
US8772059B2 (en) * 2011-05-13 2014-07-08 Cypress Semiconductor Corporation Inline method to monitor ONO stack quality
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
JP5978986B2 (ja) 2012-12-26 2016-08-24 信越半導体株式会社 高周波半導体装置及び高周波半導体装置の製造方法
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
FR3019373A1 (fr) 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
EP3221884B1 (fr) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. Plaquettes de semi-conducteur sur isolant à haute résistivité comprenant couches de piégeage de charges et son procédé de fabrication.
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
US10006910B2 (en) * 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) * 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) * 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
KR101666753B1 (ko) 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2933233A1 (fr) * 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US9129800B2 (en) * 2011-03-22 2015-09-08 Soitec Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US20160071959A1 (en) * 2014-09-04 2016-03-10 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016140850A1 (fr) * 2015-03-03 2016-09-09 Sunedison Semiconductor Limited Procédé pour déposer des films de silicium polycristallin de piégeage de charge sur des substrats de silicium avec une contrainte de film pouvant être maîtrisée

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110687138A (zh) * 2019-09-05 2020-01-14 长江存储科技有限责任公司 半导体结构的测量与边界特征提取方法及其装置

Also Published As

Publication number Publication date
SG11201906017UA (en) 2019-08-27
US20220301847A1 (en) 2022-09-22
KR20190108138A (ko) 2019-09-23
TW201841341A (zh) 2018-11-16
CN110199375A (zh) 2019-09-03
WO2018137937A1 (fr) 2018-08-02
JP2020505769A (ja) 2020-02-20
EP3574519B1 (fr) 2020-08-19
US20200020520A1 (en) 2020-01-16
US11373856B2 (en) 2022-06-28
EP3574519A1 (fr) 2019-12-04

Similar Documents

Publication Publication Date Title
FR3062238A1 (fr) Support pour une structure semi-conductrice
EP3420583B1 (fr) Support pour une structure semi-conductrice
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
WO2016016532A1 (fr) Structure pour applications radio-frequences
EP4189734B1 (fr) Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
FR2973159A1 (fr) Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR3037438A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR2914488A1 (fr) Substrat chauffage dope
FR3058561A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
EP4176463B1 (fr) Substrat support pour structure soi et procede de fabrication associe
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
WO2021234280A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
WO2023084168A1 (fr) Procede de preparation d'un substrat support muni d'une couche de piegeage de charges
WO2023084173A1 (fr) Procede de preparation d'un substrat support muni d'une couche de piegeage de charges
WO2021234277A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
EP3863041A1 (fr) Procédé de fabrication d'un substrat structuré
EP4278374A1 (fr) Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
FR2899382A1 (fr) Procede de fabrication de structures soi avec limitation des lignes de glissement

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180727

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20220905