FR3068506A1 - Procede pour preparer un support pour une structure semi-conductrice - Google Patents

Procede pour preparer un support pour une structure semi-conductrice Download PDF

Info

Publication number
FR3068506A1
FR3068506A1 FR1756092A FR1756092A FR3068506A1 FR 3068506 A1 FR3068506 A1 FR 3068506A1 FR 1756092 A FR1756092 A FR 1756092A FR 1756092 A FR1756092 A FR 1756092A FR 3068506 A1 FR3068506 A1 FR 3068506A1
Authority
FR
France
Prior art keywords
layer
silicon
carbon
substrate
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1756092A
Other languages
English (en)
Other versions
FR3068506B1 (fr
Inventor
Young-pil Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1756092A priority Critical patent/FR3068506B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to US16/618,757 priority patent/US11508578B2/en
Priority to CN201880030608.5A priority patent/CN110612597B/zh
Priority to JP2019563544A priority patent/JP7187742B2/ja
Priority to EP18733876.9A priority patent/EP3646367B1/fr
Priority to SG11201909910S priority patent/SG11201909910SA/en
Priority to PCT/EP2018/067262 priority patent/WO2019002376A1/fr
Priority to KR1020197038520A priority patent/KR102612754B1/ko
Priority to TW107122218A priority patent/TWI770209B/zh
Publication of FR3068506A1 publication Critical patent/FR3068506A1/fr
Application granted granted Critical
Publication of FR3068506B1 publication Critical patent/FR3068506B1/fr
Priority to US17/938,427 priority patent/US12009209B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

L'invention concerne un procédé pour préparer un support (1), comprenant le placement d'un substrat (3) sur un suscepteur dans une chambre d'un équipement de dépôt, le suscepteur présentant une surface exposée non couverte par le substrat ; la mise en circulation d'un précurseur contenant du carbone dans la chambre à une température de dépôt pour former au moins une couche (2a, 2b) sur une face exposée du substrat, tout en déposant des espèces de carbone et de silicium sur la surface exposée du suscepteur. Le procédé comprend aussi, directement après l'enlèvement du substrat (3) à partir de la chambre, une première étape de gravure consistant en une mise en circulation d'un gaz de gravure dans la chambre à une première température de gravure pas supérieure à la température de dépôt pour éliminer au moins certaines des espèces de carbone et silicium déposées sur le suscepteur.

Description

PROCEDE POUR PREPARER UN SUPPORT POUR UNE STRUCTURE SEMICONDUCTRICE
DOMAINE DE L'INVENTION
La présente invention concerne un préparer un support. Le support peut être former une structure semi-conductrice procédé utilisé ayant pour pour des caractéristiques de radiofréquence améliorées.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les dispositifs intégrés sont usuellement formés sur des substrats qui servent principalement de support à leur fabrication. Toutefois, l'accroissement du degré d'intégration et des performances attendues de ces dispositifs entraine un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés. C'est particulièrement le cas des dispositifs RF, traitant des signaux dont la fréquence est comprise entre environ 3kHz et 300GHz, qui trouvent notamment leur application dans le domaine des télécommunications (téléphonie, Wi-Fi, Bluetooth...) .
A titre d'exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs intégrés, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s'y trouvent. Il s'en suit une consommation inutile d'une partie de l'énergie du signal par perte de couplage et des influences possibles entre composants par diaphonie (« crosstalk » selon la terminologie anglo-saxonne).
Selon un second exemple de couplage, les porteurs de charges du substrat peuvent entraîner la génération d'harmoniques non voulues, pouvant interférer avec les signaux se propageant dans les dispositifs intégrés et dégradant leurs qualités.
Ces phénomènes sont notamment observables lorsque le substrat employé comprend une couche enterrée d'isolant, entre un support et une couche mince sur et dans laquelle sont formés les dispositifs intégrés. Les charges piégées dans l'isolant conduisent à accumuler sous cette couche d'isolant, dans le support, des charges de signes complémentaires formant un plan conducteur. Dans ce plan conducteur, les charges mobiles sont susceptibles d'interagir fortement avec les champs électromagnétiques générés par les composants de la couche mince.
Pour se prémunir ou limiter ce phénomène, il est connu d'insérer entre l'isolant enterré et le support, directement sous l'isolant, une couche de piégeage de charges, par exemple une couche de 1 à 5 microns de silicium polycristallin. Les joints des grains formant le poly cristal constituent alors des pièges pour les porteurs de charges, ceux-ci pouvant provenir de la couche de piégeage elle-même ou du support sous-jacent. De la sorte, on prévient l'apparition du plan conducteur sous l'isolant.
Le couplage dispositif/substrat dépend alors de l'intensité d'interaction des champs électromagnétiques avec les charges mobiles du support. La densité et/ou la mobilité de ces charges sont fonction de la résistivité du support.
Lorsque la résistivité du substrat est relativement importante (et donc une densité de charge relativement peu importante), supérieure à 1000 ohm.cm, une couche de piégeage de 1 à 5 microns d'épaisseur peut être adaptée pour limiter le couplage dispositif/substrat. On préserve ainsi l'intégrité des signaux, et donc la performance radiofréquence des dispositifs intégrés de la couche mince.
Lorsque, au contraire, la résistivité du substrat est plus faible, inférieure à 1000 ohm.com, ou lorsque la performance attendue du dispositif intégré est élevée, il serait souhaitable de pouvoir former une couche de piégeage très épaisse, supérieure à 5 microns, voire à 10 ou 15 microns, pour repousser plus en profondeur dans le substrat la zone dans laquelle les charges sont mobiles. On pourrait ainsi prévenir les interactions avec les champs électromagnétiques se propageant très profondément, et améliorer encore la performance des dispositifs intégrés de la couche mince.
Toutefois, il a été observé qu'une épaisseur de couche de piégeage supérieure à 5 microns ne conduisait pas à l'amélioration de performance attendue.
Le document US 20150115480 divulgue un substrat comprenant un support pour une structure semi-conductrice, le support étant muni d'une couche de piégeage formée d'un empilement de couches polycristallines ou amorphes de silicium, de silicium germanium, de carbure de silicium et/ou de germanium. Ces couches sont passivées, c'est-àdire que leurs interfaces sont constituées d'une fine couche d'isolant tel qu'un oxyde de silicium ou de nitrure de silicium. Une telle passivation est obtenue, selon ce document, en exposant la surface libre de ces couches au cours de leur fabrication, à un environnement riche en oxygène ou en azote.
Selon ce document, la structure multicouche de la couche de piégeage permettrait de prévenir le phénomène de recristallisation de la couche polycristalline de piégeage lorsque le substrat est exposé à une très haute température, par exemple lors de sa fabrication ou de la fabrication de dispositifs intégrés sur ce substrat.
Lorsque la couche de piégeage se recristallise, même partiellement, on affecte les performances RF du substrat et des dispositifs intégrés qui y seront formés, ce qui n'est bien sûr pas souhaitable.
Le support proposé par ce document ne donne, toutefois, pas entière satisfaction.
En premier lieu, les fines couches d'isolant de passivation que ce document envisage de former ne sont généralement pas stables en température, notamment lorsque cet isolant est du dioxyde de silicium. Une exposition à haute température du support peut conduire à la dissolution de l'oxyde dans les couches polycristallines, et à la disparition des couches de passivation. Les couches de piégeage sont alors susceptibles de se recristalliser si le traitement à haute température du support se poursuit.
Si ces couches de passivation isolantes sont formées avec suffisamment d'épaisseur pour assurer leur stabilité en température, elles forment alors des barrières à la diffusion des charges présentent dans le support et dans les couches de l'empilement. Lorsque les pièges d'une couche de l'empilement sont tous saturés en porteurs de charges, ceux-ci restent confinés dans la couche et s'y accumulent, et ne peuvent être entraînés vers d'autres pièges disponibles dans d'autres couches de l'empilement. Les performances RF du substrat en sont donc détériorées.
De plus, les charges piégées dans les couches de passivation isolantes relativement épaisses conduisent à former des plans conducteurs sous leur surface, reproduisant les phénomènes observés sous une couche d'oxyde enterré d’une structure SOI qui a été décrite antérieurement. La structure polycristalline des couches de piégeage ne peut que partiellement compenser cette quantité de charges additionnelles. A nouveau, les performances RF du substrat en sont détériorées.
De plus, le procédé de fabrication du support divulgué par le document mentionné ci-dessus doit être parfaitement contrôlé pour éviter la génération de particules. La présence de telles particules sur la surface du support peut empêcher sa liaison effective sur un substrat d'honneur qui est nécessaire pour former une structure semi-conductrice comprenant un isolant enterré. Des particules peuvent également empêcher la formation de dispositifs semi-conducteurs fonctionnels sur une telle structure semi-conductrice.
Une formation de couche dans un équipement de dépôt, comme un équipement de dépôt chimique en phase vapeur (CVD), est connue pour être une source potentielle de particules, et une attention particulière est donnée pour nettoyer régulièrement la chambre de l'équipement afin d'éviter ou limiter la génération de telles particules. Dans certains cas, un gaz de gravure est mis en circulation dans la chambre à une température élevée pour enlever le dépôt qui peut s'être formé sur la paroi de la chambre et la surface du suscepteur. De tels procédés sont par exemple décrits dans les documents US 9 410 265, US 6 589 868 ou US 7 479 187. Par « suscepteur », il est fait référence à une pièce quelconque d'un matériau qui est fournie dans la chambre de dépôt pour recevoir le substrat sur lequel le dépôt va se produire.
Toutefois, les inventeurs de la présente convention ont observé que le procédé connu consistant à éviter la génération de particules n'était pas efficace quand le support était préparé par le dépôt de couches comprenant des espèces de silicium et de carbone.
OBJET DE L'INVENTION
La présente invention vise à pallier tout ou partie des inconvénients précités.
BREVE DESCRIPTION DE L'INVENTION
L'objet de l'invention propose un procédé pour préparer un support, comprenant les étapes consistant à :
- placer un substrat sur un suscepteur dans une chambre d'un équipement de dépôt, le suscepteur présentant une surface exposée non couverte par le substrat ;
- faire circuler un précurseur contenant du carbone et un précurseur contenant du silicium dans la chambre à une température de dépôt pour former au moins une couche (2a, 2b) sur une face exposée du substrat, tout en formant des dépôts de carbone et de silicium sur la surface exposée du suscepteur ;
- et, directement après l'enlèvement du substrat à partir de la chambre, appliquer une première étape de gravure en faisant circuler un gaz de gravure dans la chambre à une première température de gravure pas supérieure à la température de dépôt pour éliminer au moins certaines des espèces de carbone et de silicium déposées sur le suscepteur.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• le précurseur contenant du carbone comprend du propane, du butane ou un composé gazeux de silicium, carbone et hydrogène, tel que méthylsilane ;
• le précurseur contenant du silicium comprend du silane, disilane, trichlorosilane ou dichlorosilane ;
• Ip ςη r a i~ υπηςΊ! t* 11p* CArhnrp <B£ai X-5 KmAi X-a» X»* ^a»* Uo* t* XaA B£BI t** O X«- Va»** V».Z J. £ S*Zi* X» j£a. t*·* X»X Xaa* X»* V»»V 1 *R»A XaA »1» X»a» t»*4a X-i silicium ou graphite ;
• la température de dépôt est comprise entre 800°C et 1100°C ;
• les espèces déposées sur le suscepteur comprennent moins de 50 % d'espèces de carbone, et la première température de gravure est comprise entre 700°C et 1050°C ;
où les espèces déposées sur le suscepteur comprennent plus de 10 % d'espèces de carbone, et la première température de gravure est inférieure à 900°C ;
• le procédé comprend en outre, après la première étape de gravure, l'application d'une seconde étape de gravure en faisant circuler un gaz de gravure dans la chambre à une seconde température supérieure à la température de dépôt ;
• la seconde température de gravure est comprise entre 1100°C et 1150°C ;
• la première étape de gravure est appliquée pendant une période comprise entre 5 secondes et 15 minutes ;
• le procédé comprend en outre, en l'absence d'un substrat dans la chambre, une étape de revêtement consistant à faire circuler un précurseur contenant du silicium dans la chambre pour former une couche protectrice de polysilicium sur le suscepteur ;
• le gaz de gravure comprend du chlorure.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
- La figure 1 représente schématiquement un support pour une structure semi-conductrice conforme à un premier mode de réalisation ;
- la figure 2 représente un substrat du type semiconducteur sur isolant comprenant un support selon le premier mode de réalisation ;
- la figure 3 représente schématiquement un support pour une structure semi-conductrice selon un autre mode de réalisation ;
- la figure 4 représente un substrat du type semiconducteur sur isolant comprenant un support selon l'autre mode de réalisation.
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 1 représente schématiquement un support pour une structure semi-conductrice qui peut être formée dans un mode de réalisation particulier de la présente divulgation. Le support 1 peut avoir la forme d'une plaquette, circulaire, de dimension standard, par exemple de 200 mm ou 300 mm, voire 450 mm de diamètre. Mais l’invention n'est nullement limitée à ses dimensions ou à cette forme.
Ainsi, dans le cas où la structure semi-conductrice serait un dispositif intégré fini ou semi-fini, le support 1 prendra la forme d'un bloc de matériau de section longitudinale rectangulaire ou carré dont les dimensions, de quelques millimètres à quelques centimètres, correspondent aux dimensions du dispositif intégré.
Le support 1 comprend un substrat de base 3, typiquement de plusieurs centaines de microns d'épaisseur. Préférentiellement, et notamment lorsque le support 1 a vocation à recevoir une structure semi-conductrice dont les performances RF attendues sont élevées, le substrat de base présente une résistivité élevée, supérieure à 1000 ohm.centimètre, et plus préférentiellement encore supérieure à 3000 ohm.centimètre. On limite de la sorte la densité des charges, trous ou électrons, qui sont susceptibles de se déplacer dans le substrat de base. Mais l'invention n'est pas limitée à un substrat de base présentant une telle résistivité, et elle procure également des avantages de performance RF lorsque le substrat de base présente une résistivité plus conforme, de l'ordre de quelques centaines d'ohm.centimètre ou moins, par exemple moins que 1000 ohm. centimètre ou moins que 500 ohm.centimètre, ou même moins que 10 ohm.centimètre.
Pour des raisons de disponibilité et de coût, le substrat de base est préférentiellement en silicium. Il peut s'agir par exemple d'un substrat CZ à faible teneur en oxygène interstitiel qui présente, comme cela est bien connu en soi, une résistivité qui peut être supérieure à 1000 ohm. centimètre. Le substrat de base peut alternativement être formé d'un autre matériau : il peut s'agir par exemple de saphir, de carbure de silicium, ....
Le support 1 comporte également, directement en contact avec le substrat de base 3, une couche de piégeage
2. Comme cela a été évoqué dans le détail en introduction de la présente demande, la couche de piégeage a pour fonction de piéger les porteurs de charges pouvant être présents dans le support 1 et de limiter leur mobilité. C'est notamment le cas lorsque le support 1 est muni d'une structure semi-conductrice émettant un champ électromagnétique pénétrant dans le support, et donc susceptible d'interagir avec ces charges.
La couche de piégeage 2 comprend une couche principale polycristalline 2a.
Pour les mêmes raisons de disponibilité et de coût qui ont déjà été évoquées, la couche principale 2a est préférentiellement en silicium polycristallin. Mais elle peut être constituée d'un autre matériau semi-conducteur et polycristallin, ou comprendre une partie (par exemple une section 2a de la couche 2 sur la figure 1) en un autre matériau semi-conducteur et polycristallin. Il peut s'agir par exemple de germanium, de silicium germanium...
Dans tous les cas, la couche principale 2a présente une résistivité élevée supérieure à 3000 ohm.centimètre. À cette fin, la couche principale 2a n'est pas intentionnellement dopée, c'est-à-dire qu'elle présente une concentration de dopants inférieure à 10 E14 atomes par centimètre cube. Elle peut être riche en azote ou en carbone afin d'améliorer sa caractéristique de résistivité.
La couche de piégeage 2 comprend également, intercalée dans la couche principale 2a ou entre la couche principale 2a et le substrat de base 3, au moins une couche intercalaire polycristalline composée d'un alliage de silicium et de carbone ou de carbone, présentant une résistivité supérieure à 1000 ohm.centimètre. Il s'agit de matériaux très stables en température, c'est-à-dire que même exposé à des températures très élevées dépassant celles qui sont généralement utilisées pour la fabrication de structures semi-conductrices (500° à 1300°), ces matériaux préservent leur structure micro et macroscopique. Comme cela sera détaillé en plus de détails par la suite, l'alliage de silicium et de carbone ou le carbone constituant la couche intermédiaire peut être formé en déposant du silicium et du carbone ou par carbonisation de surface. Sa nature est généralement polycristalline, mais lorsqu'il est formé par carbonisation d'un substrat de cristalline 3, il peut avoir une nature cristalline ou partiellement cristalline.
La couche de piégeage 2 se compose ainsi de la couche principale 2a et d'au moins une couche intermédiaire 2b. Dans ce mode de réalisation particulier, il n'est pas prévu d'incorporer d'autres couches, en particulier des couches électriquement isolantes, qui pourraient modifier les propriétés avantageuses de la couche de piégeage proposée.
En intercalant au moins une telle couche intercalaire 2b dans la couche principale polycristalline 2a, on forme un empilement stable en température qui prévient la recristallisation de la couche principale polycristalline 2a lors des traitements thermiques que le support 1 peut subir.
Les inconvénients liés à l'usage d'un matériau isolant. De plus, leurs propriétés de résistivité et de polycristallinité contribuent au piégeage des charges dans la couche 2, similairement à ce qui se produit dans la couche principale 2a.
Lorsque le support 1 comporte plusieurs couches intercalaires 2b, celles-ci peuvent être de même nature ou de nature différente, cette nature restant choisie dans la liste des matériaux précités.
La couche de piégeage 2 constituée, sur un substrat de base, de la couche principale 2a et d'au moins une couche intercalaire 2b, forme donc un support pour une structure semi-conductrice stable en température, c'est-àdire peu sujet à la recristallisation, et efficace pour le piégeage des porteurs de charge. Elle présente en effet une densité très importante de pièges accessibles aux charges.
De plus, en intercalant de telle sorte au moins une couche 2b dans la couche principale 2a, il a été observé, de manière surprenante, qu'il était possible de former une couche de piégeage 2 d'épaisseur supérieure à 2 microns, permettant d'améliorer les performances RF du support.
Des études complémentaires ont montré que les grains qui forment la couche principale polycristalline 2a présentent préférentiellement une taille comprise entre 100 nm (en deçà de laquelle leur stabilité thermique n'est plus assurée et où l'on risque leur recristallisation en température) et 1000 nm (au-delà de laquelle la performance RF du support est affectée).
Il apparaît que la couche intercalaire (ou les couches) 2b composée d'un alliage de silicium et de carbone présente une différence de paramètres de maille importante avec le silicium polycristallin de la couche principale (le paramètre de maille de la couche intercalaire étant plus petit que celui de la couche principale) . On génère de la sorte une densité très importante de défauts cristallins, et on perd la relation d’épitaxie entre les couches de poly-silicium et la couche intercalaire au cours de leurs croissances. L'arrangement polycristallin particulier de la couche principale sous une couche intercalaire est perdu, et n'est pas reproduit dans la portion de la couche principale au dessus de la couche intercalaire.
Ces observations permettent d'établir des caractéristiques avantageuses de la couche de piégeage 2 conforme à l'invention.
Ainsi la couche de piégeage peut avantageusement comporter entre 1 et 10 couches intercalaires. On peut contrôler de la sorte, et sans former un empilement excessivement complexe et coûteux, la taille des grains de la couche de piégeage 2a, mêmes pour des épaisseurs de la couche de piégeage 2 importantes, supérieures à 5 microns, et voir même supérieure à 10 microns.
De préférence, chaque couche intercalaire 2b formée d'un alliage de silicium et de carbone ou formée de carbone, présente un paramètre de maille inférieur au paramètre de maille du matériau (ou des matériaux) formant la couche principale 2a.
Avantageusement, l'épaisseur de la portion de couche principale 2a comprise entre deux couches intercalées 2b successives peut être comprise entre 0,2 et 2,5 micron. On évite ainsi que les grains deviennent de taille trop importante dans la partie supérieure de cette portion.
La couche de piégeage 2 peut présenter une épaisseur supérieure à 2, voire à 10 microns. Que son épaisseur soit supérieure ou inférieure à ces limites, la couche principale 2a peut être composée de grain dont la taille est comprise entre 100 et 1000 nanomètres. On obtient alors un support 1 présentant des performances RF très améliorées par rapport à ce qu'il est possible d'obtenir avec les supports selon l'état de la technique.
Un alliage de silicium et de carbone, ou le carbone, formant la ou les couche(s) intercalaire(s) , peut présenter un coefficient de dilatation thermique très différent de celui formant la couche principale 2a. Il est dans ce cas préférable de limiter leur épaisseur, par exemple inférieur à 10 ou 5 nm. On évite de la sorte de créer des contraintes dans le support 1 lorsque celui-ci est soumis à une température élevée.
L'alliage de silicium et de carbone peut correspondre à du carbure de silicium, ou à du silicium dopé carbone. Préférentiellement, le silicium dopé carbone présente plus de 5% de carbone.
Finalement, et comme cela est représenté sur la figure 1, le support peut présenter une couche d'isolant 4 directement sur la couche de piégeage 2. Cette couche d’isolant 4, optionnelle, peut faciliter l'assemblage du support 1 avec une structure semi-conductrice.
La figure 3 représente schématiquement un support 1 qui peut être formé selon un autre mode de réalisation de la présente description.
Il comprend un substrat de base 3, similaire à celui déjà décrit en relation avec le substrat de base du premier mode de réalisation. Dans un souci de brièveté, ses caractéristiques ne sont pas répétées ici.
Le support 1 comprend aussi, sur et directement en contact avec le substrat de base 3, une première couche isolante 2c en dioxyde silicium. La première couche isolante 2c présente une épaisseur supérieure à 20 nm, par exemple comprise entre 20 nm et 20 microns. La première couche isolante 2c peut être obtenue par oxydation du substrat de base 3 ou par dépôt sur ce substrat de base 3. Pour des raisons de coût, son épaisseur peut être comprise entre 100 nm et 200 nm, par exemple de 145 nm. Au-delà de 20 nm, la première couche isolante 2c est stable, même lorsqu'elle exposée à des traitements thermiques intenses. Elle peut par conséquent être exposée à une température égale ou supérieure à 1200°C pendant de multiples heures sans être endommagée ni dégradée, par exemple par dissolution.
Le support 1 comprend également sur et directement en contact avec la première couche isolante une couche de piégeage 2. La couche de piégeage 2 présente une résistivité supérieure à 1000 ohm.cm, de préférence supérieure à 10 kohm.cm.
La couche de piégeage 2 peut généralement être constituée par une couche semi-conductrice non monocristalline ayant des défauts structurels tels que des dislocations, des limites de grain, des zones amorphes, des interstices, des inclusions, des pores... Ces défauts structurels forment des pièges pour les charges qui peuvent circuler dans le matériau, par exemple au niveau de liaisons chimiques qui ne sont pas complètes ou en attente. Une conduction est ainsi empêchée dans la couche de piégeage, qui présente par conséquent une haute résistivité. Puisque la couche de piégeage 2 n'est pas en contact direct avec le support mais avec la première couche isolante amorphe 2c, les propriétés de piégeage de cette couche peuvent être préservées même lorsque le support subit un traitement thermique très important. Les défauts structurels ne sont pas sujets à une recristallisation.
Pour les mêmes raisons de disponibilité et de coût qui ont déjà été mentionnées, la couche de piégeage 2 est de préférence faite de silicium polycristallin. Toutefois, elle peut être constituée de ou comprendre un autre matériau polycristallin et semi-conducteur. En variante, la couche de piégeage 2 peut être constituée de ou comprendre du silicium amorphe ou poreux.
Comme représenté la figure 3, la couche de piégeage comprend également au moins une couche interposée dans la couche de piégeage 2, couche de carbone ou intercalaire 2b silicium-carbone. La une couche composée couche intercalaire par exemple une d'un alliage de peut également comprendre en outre des couches intercalaires 2b par exemple d'oxyde de silicium ou nitrure de silicium. Dans ce cas, la couche de piégeage 2 est ensuite formée par une alternance de couches de silicium polycristallin (ou d'un autre matériau, ou d'un matériau amorphe ou poreux) et de couches intercalaires de différentes natures (de dioxyde ou de nitrure de silicium, de carbone, etc.).
Dans tous les cas, la couche de piégeage 2 a une résistivité élevée supérieure à 1000 ohm.centimètre. Dans ce but, la couche de piégeage n'est pas dopée intentionnellement, c'est-à-dire qu'elle a une concentration en dopant portant des charges de moins de 10 E14 atomes par centimètre cube. Elle peut être riche en azote ou carbone pour augmenter sa caractéristique de résistivité.
Finalement, et comme représenté sur la figure 3, le support peut aussi être muni d'une couche d'isolant de
surface 4, directement sur la couche de piégeage 2,
exactement comme dans le premier mode de réalisation.
La fabrication d'un support 1 selon les divers
modes de réalisations proposés est particulièrement simple et réalisable avec un équipement de dépôt standard de 1'industrie.
Le substrat de base 3 est fourni et placé dans un équipement de dépôt habituel. Le substrat de base 3 peut comprendre une couche d'oxyde natif pour former un support 1 comme décrit dans le premier mode de réalisation. Après que le substrat de base 3 ait été placé sur le suscepteur dans la chambre de dépôt, il peut être préparé avant son dépôt, par exemple pour éliminer une couche d'oxyde natif de sa surface. Cette étape n'est pas obligatoire et cet oxyde peut être préservé. Il est en effet suffisamment fin, de 1 à 2 nm, pour ne pas avoir d'effet isolant (conduction à travers cette couche par effet tunnel) dans la mesure où les traitements thermiques à venir ne l'auront pas fait complètement disparaître par dissolution.
En variante, le substrat de base peut comprendre une première couche isolante 2c pour former un support comme décrit dans le second mode de réalisation, et être placé sur le suscepteur dans la chambre de l'équipement de dépôt.
Un flux de précurseur contenant du silicium est mis à circuler à travers la chambre, par exemple du SiH4, à une température de l'ordre de 1000°C, pour former la couche principale 2a, dans le cas présent en silicium polycristallin. Un précurseur contenant du silicium peut aussi comprendre un gaz mixte de silanes, tels que silane et disilane, ou chlorosilanes, tels que trichlorosilane et dicholorosilane.
En des instants déterminés de ce processus de dépôt, un gaz précurseur est introduit dans la chambre pour une durée déterminée en vue de former la ou les couches intercalaires 2b comprenant du carbone. Le gaz précurseur peut comprendre ou être constitué, par exemple, de méthane (CH4), d'éthane (C2H6), de propane (C3H8), d'acétylène (C2H2), d'éthylène (C2H4), de butane ou d'un composé gazeux de silicium, carbone et hydrogène, tel que méthylsilane...
Le flux du précurseur contenant du silicium peut être interrompu pendant cet intervalle de temps pour former une couche intercalaire 2b riche, ou consistant, en carbone.
Alternativement, le flux du précurseur contenant du silicium peut être maintenu pendant cet intervalle de temps, pour former une couche intercalaire 2b consistant en un alliage de silicium et de carbone. La proportion de carbone et de silicium dans cet alliage peut être contrôlée en ajustant les flux des précurseurs respectifs.
Cet enchaînement peut être répété pour former la couche de piégeage 2 visée, la durée de circulation des différents flux déterminant l'épaisseur séparant les couches successives 2a, 2b.
Lorsqu'on désire, selon l'enseignement du premier mode de réalisation, disposer une couche intercalaire 2b de carbone sous la couche principale 2a et en contact avec le substrat de base 3, il peut être préférable d'éliminer la couche d'oxyde natif qui peut couvrir ce substrat. Et il possible d'exposer le substrat de base directement au gaz précurseur contenant du carbone CsHg, en l'absence du gaz précurseur contenant du silicium, à une température d'approximativement 1000°C afin de former la couche intercalaire de carbone 2b. Sa nature peut être cristalline ou partiellement cristalline si le substrat de base 3 luimême a une nature cristalline.
Pour former un tronçon 2a de la couche principale riche en carbone, il est également possible de prévoir de former ce tronçon de couche à partir de silicium polycristallin, et de recuire cette couche dans une atmosphère riche en carbone, comme CHsHg. Cette étape de recuit peut être effectuée in situ dans l'équipement de dépôt en introduisant une atmosphère riche en carbone dans la chambre, opération suivie par le dépôt du tronçon 2a de la couche principale.
Indépendamment de la séquence choisie d'étapes de dépôt, le procédé de préparation d'un support 1 selon la présente description comprend la mise en circulation de carbone contenant précurseurs et de silicium contenant des précurseurs dans la chambre de dépôt, et sur le substrat de base 3, à une température de dépôt. Cette température peut être comprise entre 800°C et 1100°C.
Cela conduit à la formation d'au moins une couche sur la surface exposée de substrat de base 3. Cela conduit aussi à un dépôt d'espèces de carbone et de silicium sur la surface exposée du suscepteur, c'est-à-dire la portion du suscepteur qui n'est pas couverte par le substrat de base
3.
Après la formation de la couche de piégeage souhaitée 2 sur le substrat de base 3, le substrat de base est enlevé de la chambre. La chambre est ensuite préparée pour le dépôt d'une autre couche de piégeage sur un autre substrat de base.
Cette préparation peut comprendre la circulation d'un gaz de gravure dans la chambre à une température élevée, supérieure à la température de dépôt. Cependant, les inventeurs de la présente invention ont observé que cette étape était particulièrement inefficace pour éliminer des dépôts de carbone et de silicium sur le suscepteur. Après avoir conduit une investigation détaillée, ils ont observé que le traitement de gravure, à une température élevée, provoquait la précipitation des dépôts de silicium et de carbone en un composé de carbone et silicium. Ce composé peut prendre la forme de flocons, s'enlevant par pelage du suscepteur, constituant une source de particules, apte à contaminer la surface de substrat pendant l'étape de dépôt supplémentaires.
Des investigations supplémentaires ont en outre montré que cette précipitation était probablement provoquée par la température élevée atteinte pendant l'étape de gravure à température élevée habituelle. Il a été observé que la température de précipitation exacte était dépendante de la proportion de carbone dans les espèces déposées sur le suscepteur, plus la proportion étant élevée, plus la température de précipitation étant basse.
Pour éviter une précipitation, les inventeurs de la présente invention proposent d'appliquer, directement après l'enlèvement du substrat à partir de la chambre de dépôt (c'est-à-dire avant tout traitement thermique qui peut provoquer une précipitation) une première de gravure consistant à faire circuler un gaz de gravure dans la chambre à une première température de gravure pas supérieure à la température de dépôt. Il a été démontré que de telles étapes étaient efficaces pour éliminer au moins certains des dépôts de carbone et de silicium sur le suscepteur.
En réduisant la température de gravure pour qu'elle soit inférieure ou égale à la température de dépôt, une précipitation complète de carbone et de silicium est empêchée, et le gaz de gravure peut éliminer les dépôts non précipités, en particulier quand la concentration d'espèces de carbone dans les dépôts est inférieure à 50 %.
Par exemple, lorsque la température de dépôt est comprise entre 800°C et 1100°C, la première température de gravure peut être comprise entre 700°C et 1050°C.
Une durée typique de la première étape de gravure est comprise entre 5 secondes et 15 minutes. Le gaz de gravure peut comprendre un agent de gravure, tel que HCl ou toute espèce contenant du chlorure, en combinaison avec un gaz rare ou un gaz réducteur, tel que de l'hydrogène. Le rapport des deux gaz peut être ajusté afin d'optimiser l'efficacité de gravure. La mise en circulation dans la chambre peut intervenir à une vitesse d'écoulement comprise entre 5 et 150 sim.
Dans le cas où les dépôts sur le suscepteur comprennent plus que 10 % d'espèces de carbone, il est préférable de réduire la température de gravure à moins de 900°C. Appliquer une première étape de gravure dans une plage de températures inférieure, par exemple inférieure à 950°C, peut réduire l'efficacité de d'enlèvement. Cela peut être compensé par l'augmentation de la durée de cette étape de gravure, ou par l'augmentation du flux du gaz de gravure, ou par l'augmentation de la proportion d'agents de gravure dans le gaz de gravure, par comparaison avec des conditions efficaces utilisées à une température de gravure de 1 000°C.
Après la première étape de gravure, la chambre peut être préparée en appliquant des étapes supplémentaires. Les étapes supplémentaires peuvent comprendre une seconde étape de gravure, à une seconde température de gravure. La seconde température de gravure peut être supérieure à la température de dépôt. La seconde étape de gravure peut être utile pour enlever d'autres espèces que le silicium et le carbone, même si une trace restante de telles espèces peut être enlevée pendant cette étape.
Les étapes suivantes peuvent aussi comprendre, en plus ou en remplacement de la seconde étape de gravure, étape de revêtement du suscepteur avec une couche protectrice. L'étape de revêtement peut être réalisée, en l'absence d'un substrat, en faisant circuler un gaz précurseur dans la chambre sous une condition de température définie pour former une couche protectrice sur le suscepteur. Le précurseur peut être un précurseur contenant du silicium pour former une couche protectrice de polysilicium.
Après le dépôt, la chambre a été préparée comme enseigné dans la présente divulgation ; un autre substrat de base 3 peut être placé dans la chambre pour la formation d'une autre couche de piégeage 2 afin de fournir un autre support 1. Il n'est pas nécessaire d'appliquer la première étape de gravure après la préparation de chaque support 1. Cette étape peut être appliquée toutes les 2 ou 10 dépôts de couches de piégeage 2, par exemple.
Un support 1 selon la révélation présente est disponible à la fin de cette phase de dépôt. Il peut subir une étape de polissage facultative sur la couche de piégeage 2 pour fournir une surface lisse facilitant son assemblage avec une structure semi-conductrice.
Le support peut être muni d'une couche isolante 4, par exemple un oxyde de silicium ou nitrure de silicium, déposé de manière habituelle. Cet isolant 4 peut alors être poli.
Comme déjà mentionné, l'objectif du support 1 est de recevoir une structure semi-conductrice sur le même côté que la couche de piégeage 2.
Cette structure peut être formée de multiples façons sur le support 1, mais avantageusement cette formation comprend une étape du transfert d'une couche mince 5 sur le support.
Comme cela est bien connu en soi, ce transfert est usuellement réalisé en assemblant la face d'un substrat donneur au support 1. Celui-ci peut être muni de la couche d'isolant 4 ou non. De la même manière, le substrat donneur peut avoir été muni préalablement d'une couche isolante 6 de même nature ou de nature différente de la couche d’isolant 4. Il peut s'agir par exemple d'oxyde de silicium ou de nitrure de silicium.
est réduit en
Cette étape
Après cette étape d'assemblage, épaisseur pour de réduction former le la amincissement substrat donneur couche mince 5.
mécanique également d'une fracture préalablement introduite ou au dans exemple selon les principes de peut être chimique. Il niveau d'une réalisée par peut s’agir zone fragile le substrat donneur, par la technologie
Smart Cut™.
Des étapes de finition de la couche utile 5, telles qu'une étape de polissage, un traitement thermique sous atmosphère réductrice ou neutre, une oxydation sacrificielle peuvent être enchaînés à l'étape de réduction d'épaisseur.
Lorsque le substrat donneur est un simple substrat, c'est-à-dire qu'il ne comprend pas un quelconque dispositif intégré, une structure semi-conductrice du type semiconducteur sur isolant, dans lequel la couche mince 5 est une couche de semi-conducteurs vierge, comprenant le support comme cela est représenté sur la figure 2 ou 4. Le substrat peut être alors utilisé pour la formation de dispositifs intégrés.
Lorsque le substrat donneur a été préalablement traité pour former à sa surface des dispositifs intégrés, on dispose à l’issue de ce procédé une couche mince 5 qui comprend ces dispositifs.
Par structure semi-conductrice, on désigne indifféremment un dispositif intégré que celui-ci soit formé à base de matériaux semi-conducteurs ou non. Par exemple, il peut s’agir d'un dispositif de type onde acoustique de surface ou de volume, typiquement réalisé sur et dans une couche en matériau piézo-électrique, tel que du tantalate de lithium.
On désigne également par structure semi-conductrice une couche de matériaux vierge de dispositif, à base de matériau semi-conducteur ou non, et dans laquelle peuvent être formés des dispositifs intégrés.
Bien que ce procédé ait été présenté en relation avec la formation d'un support pour une structure semiconductrice ayant des caractéristiques RF améliorées, le procédé peut utile dans toute situation où des dépôts de silicium et de carbone sont formés sur le suscepteur d'une chambre de dépôt. Elle peut aussi être utile pour des dépôts d'une autre nature que du silicium et du carbone, qui peuvent précipiter en des composés qui résistent à une gravure lorsqu'ils sont exposés à une température élevée

Claims (12)

  1. REVENDICATIONS
    1. Procédé pour préparer un support (1) comprenant les étapes consistant à :
    - placer un substrat (3) sur un suscepteur dans une chambre d'un équipement de dépôt, le suscepteur présentant une surface exposée non couverte par le substrat ;
    - faire circuler un précurseur contenant du carbone et un précurseur contenant du silicium dans la chambre à une température de dépôt pour former au moins une couche (2a, 2b) sur une face exposée du substrat, tout en formant des dépôts de carbone et de silicium sur la surface exposée du suscepteur ;
    - et, directement après l'enlèvement du substrat (3) à partir de la chambre, appliquer une première étape de gravure en faisant circuler un gaz de gravure dans la chambre à une première température de gravure pas supérieure à la température de dépôt pour éliminer au moins certains des dépôts de carbone et de silicium sur le suscepteur.
  2. 2. Procédé selon la revendication 1, dans lequel le précurseur contenant du carbone comprend du propane, du butane ou un composé gazeux de silicium, de carbone et d'hydrogène, tel que méthylsilane.
  3. 3. Procédé selon l'une quelconque des revendications précédentes dans lequel le précurseur contenant du silicium comprend du silane, disilane, trichlorosilane ou dicholorosilane.
  4. 4. Procédé selon l'une des revendications précédentes, dans lequel le suscepteur est fait de carbure de silicium ou de graphite.
    revendications de dépôt est
  5. 5. Procédé selon l'une quelconque des précédentes, dans lequel la température comprise entre 800°C et 1100°C.
  6. 6. Procédé selon l'une quelconque des revendications précédentes, dans lequel les espèces déposées sur le suscepteur comprennent moins de 50 % d'espèces de carbone, et la première température de gravure est comprise entre 700°C et 1050°C.
  7. 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel les espèces déposées sur le suscepteur comprennent plus de 10 % d'espèces de carbone, et la première température de gravure est inférieure à 900°C.
  8. 8. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre, après la première étape de gravure, l'application d'une seconde étape de gravure en faisant circuler un gaz de gravure dans la chambre à une seconde température supérieure à la température de dépôt.
  9. 9. Procédé selon la revendication précédente, dans lequel la seconde température de gravure est comprise entre 1100°C et 1150 C.
  10. 10. Procédé selon l'une quelconque des revendications précédentes, dans lequel la première étape de gravure est appliquée pendant une période comprise entre 5 secondes et 15 minutes.
  11. 11. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre, en l'absence d'un substrat dans la chambre, une étape de revêtement consistant à faire circuler un précurseur contenant du silicium dans la chambre pour former une couche protectrice de polysilicium sur le suscepteur.
  12. 12. Procédé selon l'une quelconque des revendications 5 précédentes, le gaz de gravure comprenant du chlorure.
FR1756092A 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice Active FR3068506B1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR1756092A FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice
KR1020197038520A KR102612754B1 (ko) 2017-06-30 2018-06-27 반도체 구조물을 위한 지지체의 제조 방법
JP2019563544A JP7187742B2 (ja) 2017-06-30 2018-06-27 半導体構造物用の支持体を作製する方法
EP18733876.9A EP3646367B1 (fr) 2017-06-30 2018-06-27 Procédé de préparation d'un support pour une structure semi-conductrice
SG11201909910S SG11201909910SA (en) 2017-06-30 2018-06-27 Process for preparing a support for a semiconductor structure
PCT/EP2018/067262 WO2019002376A1 (fr) 2017-06-30 2018-06-27 Procédé de préparation d'un support pour une structure semi-conductrice
US16/618,757 US11508578B2 (en) 2017-06-30 2018-06-27 Process for preparing a support for a semiconductor structure
CN201880030608.5A CN110612597B (zh) 2017-06-30 2018-06-27 制备用于半导体结构的支撑件的方法
TW107122218A TWI770209B (zh) 2017-06-30 2018-06-28 用於準備半導體結構用支撐件之方法
US17/938,427 US12009209B2 (en) 2017-06-30 2022-10-06 Process for preparing a support for a semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1756092A FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice
FR1756092 2017-06-30

Publications (2)

Publication Number Publication Date
FR3068506A1 true FR3068506A1 (fr) 2019-01-04
FR3068506B1 FR3068506B1 (fr) 2020-02-21

Family

ID=60923548

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1756092A Active FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice

Country Status (9)

Country Link
US (2) US11508578B2 (fr)
EP (1) EP3646367B1 (fr)
JP (1) JP7187742B2 (fr)
KR (1) KR102612754B1 (fr)
CN (1) CN110612597B (fr)
FR (1) FR3068506B1 (fr)
SG (1) SG11201909910SA (fr)
TW (1) TWI770209B (fr)
WO (1) WO2019002376A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104318B1 (fr) 2019-12-05 2023-03-03 Soitec Silicon On Insulator Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150232986A1 (en) * 2014-02-17 2015-08-20 Hitachi Kokusai Electric Inc. Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2016103924A1 (fr) * 2014-12-22 2016-06-30 昭和電工株式会社 Procédé de nettoyage de dépôts de carbure de silicium
US20170087606A1 (en) * 2015-09-28 2017-03-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770144B2 (en) * 2000-07-25 2004-08-03 International Business Machines Corporation Multideposition SACVD reactor
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
DE102010006725B4 (de) 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
JP5750339B2 (ja) * 2011-08-31 2015-07-22 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
EP2942326A1 (fr) * 2014-05-05 2015-11-11 Basf Se Prétraitement de substrat pour la croissance de graphène cohérente par déposition chimique
JP2018522412A (ja) 2015-07-23 2018-08-09 ザ ユニヴァーシティ オブ ウォーリック 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
EP3144958B1 (fr) * 2015-09-17 2021-03-17 Soitec Structure pour des applications de radiofréquence et procédé de fabrication d'une telle structure
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150232986A1 (en) * 2014-02-17 2015-08-20 Hitachi Kokusai Electric Inc. Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2016103924A1 (fr) * 2014-12-22 2016-06-30 昭和電工株式会社 Procédé de nettoyage de dépôts de carbure de silicium
US20170087606A1 (en) * 2015-09-28 2017-03-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
KR102612754B1 (ko) 2023-12-12
US11508578B2 (en) 2022-11-22
TWI770209B (zh) 2022-07-11
FR3068506B1 (fr) 2020-02-21
JP7187742B2 (ja) 2022-12-13
US20230033356A1 (en) 2023-02-02
KR20200026829A (ko) 2020-03-11
CN110612597A (zh) 2019-12-24
SG11201909910SA (en) 2019-11-28
TW201905963A (zh) 2019-02-01
US20200152459A1 (en) 2020-05-14
WO2019002376A1 (fr) 2019-01-03
EP3646367B1 (fr) 2022-09-28
CN110612597B (zh) 2023-07-14
JP2020526006A (ja) 2020-08-27
EP3646367A1 (fr) 2020-05-06
US12009209B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
EP3420583B1 (fr) Support pour une structure semi-conductrice
JP2019153797A (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
EP3997728B1 (fr) Procede de fabrication d&#39;une structure comprenant une couche mince reportee sur un support muni d&#39;une couche de piegeage de charges
FR3104318A1 (fr) Procédé de formation d&#39;un support de manipulation à haute résistivité pour substrat composite
FR2765394A1 (fr) Procede d&#39;obtention d&#39;un transistor a grille en silicium-germanium
FR3062238A1 (fr) Support pour une structure semi-conductrice
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
US12009209B2 (en) Process for preparing a support for a semiconductor structure
WO2021111062A1 (fr) Procédé de formation d&#39;un substrat de manipulation pour une structure composite ciblant des applications rf et substrat de manipulation
FR2851847A1 (fr) Relaxation d&#39;une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d&#39;une couche mince apres transfert
FR2918792A1 (fr) Procede de traitement de defauts d&#39;interface dans un substrat.
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
FR2844095A1 (fr) Procede de fabrication d&#39;un substrat composite du type sicoi comprenant une etape d&#39;epitaxie
WO2023084168A1 (fr) Procede de preparation d&#39;un substrat support muni d&#39;une couche de piegeage de charges
WO2021234277A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur sur isolant pour applications radiofrequences
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
WO2021234280A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur sur isolant pour applications radiofrequences
WO2024088942A1 (fr) Procédé de fabrication d&#39;un empilement semiconducteur hautement résistif et empilement associé

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20190104

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8