JP7187742B2 - 半導体構造物用の支持体を作製する方法 - Google Patents

半導体構造物用の支持体を作製する方法 Download PDF

Info

Publication number
JP7187742B2
JP7187742B2 JP2019563544A JP2019563544A JP7187742B2 JP 7187742 B2 JP7187742 B2 JP 7187742B2 JP 2019563544 A JP2019563544 A JP 2019563544A JP 2019563544 A JP2019563544 A JP 2019563544A JP 7187742 B2 JP7187742 B2 JP 7187742B2
Authority
JP
Japan
Prior art keywords
layer
silicon
carbon
susceptor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563544A
Other languages
English (en)
Other versions
JP2020526006A (ja
Inventor
ヤン-ピル キム,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2020526006A publication Critical patent/JP2020526006A/ja
Application granted granted Critical
Publication of JP7187742B2 publication Critical patent/JP7187742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、支持体を作製する方法に関する。支持体は、改善された無線周波数特性を有する半導体構造物を形成するために使用されてもよい。
集積デバイスは、通常、それらの製作のための支持体として主に使用される基板上に形成される。しかしながら、これらのデバイスから予想される集積度及び性能特性の増大は、それらの性能特性とデバイスがその上に形成される基板の性質との間にますます密接な結合をもたらしつつある。これは、約3kHz~300GHzの間の範囲の周波数を持つ信号を処理するRFデバイスに関する場合に特に当てはまり、その適用は、特に、遠隔通信(電話方式、Wi-Fi、Bluetooth等)の分野にある。
デバイス/基板結合の例として、集積デバイス内を伝播する高周波信号由来の電磁場は、基板の深部に浸透し、基板内部に存在する潜在的電荷キャリアと相互作用する。これは、「クロストーク」を介した構成要素間の結合損失及び潜在的影響によって、信号のエネルギーの一部の不要な消費という結果になる。
結合の第2の例によると、基板の電荷キャリアは、望ましくない高調波の発生をもたらすことがあり、これは、集積デバイス内部を伝播する信号と干渉し、それらの質を劣化させ得る。
これらの現象は、採用された基板が、支持体と集積デバイスがその上及び内部に形成される薄層との間に絶縁体の埋込層を含むときに、特に認めることができる。絶縁体に捕捉された電荷は、相補的符号の電荷が絶縁体のこの層の下に蓄積され、支持体内部に導電面を形成する結果をもたらす。この導電面において、可動電荷は、薄層の構成要素によって生成される電磁場と強く相互作用することができる。
この現象を防止又は制限するために、公知の解決策は、埋め込まれた絶縁体と絶縁体の直下の支持体との間に、電荷捕捉層、例えば、1~5ミクロンの多結晶ケイ素の層を挿入することである。多結晶を形成する粒界は、次いで、電荷キャリア用のトラップを形成し、電荷キャリアは、捕捉層自体又は下層の支持体に由来し得る。このようにして、絶縁体の下における導電面の形成は、防止される。
デバイス/基板結合は、次いで、電磁場と支持体の可動電荷との相互作用の強度に依存する。これらの電荷の密度及び/又は移動度は、支持体の抵抗率に依存する。
基板の抵抗率が比較的高く(したがって比較的低電荷密度)、1000オーム・cmより高いとき、厚さが1~5ミクロンの捕捉層は、デバイス/基板結合を限定するのに適していることがある。信号の完全性、したがって、薄層に集積されたデバイスの無線周波数性能は、このように保存される。
他方で、基板の抵抗率がより低く、1000オーム・cm未満であるとき、又は集積デバイスの予想される性能が高いとき、電荷が基板内により深く移動することができる領域を押すために、5ミクロンより若しくはさらに10ミクロン又は15ミクロンよりも大きい、非常に厚い捕捉層を形成することができることが望ましい。非常に深く伝播する電磁場との相互作用は、このように防止され得、薄層に集積されたデバイスの性能は、さらに改善され得る。
しかしながら、5ミクロンより大きい捕捉層の厚さは、予想される性能の改善をもたらさなかったことが認められた。
米国特許出願公開第2015/0115480号は、半導体構造物用の支持体を含む基板を開示し、支持体は、ケイ素、シリコンゲルマニウム、炭化ケイ素及び/又はゲルマニウムの多結晶層又は非晶質層のスタックから形成された捕捉層を備えている。これらの層は不活性化されており、換言すれば、それらの境界面は、ケイ素の酸化物又はケイ素の窒化物のような絶縁体の超薄層から構成されている。そのような不活性化は、この文献によると、これらの層の自由表面をそれらの製作の間に酸素又は窒素に富んだ環境に露出させることによって得られる。
この文献によると、捕捉層の多層構造物は、基板が非常に高い温度に露出されるとき、例えばその製作又はこの基板上における集積デバイスの製作の間に、多結晶捕捉層の再結晶化の現象を防止するために要求される。捕捉層が部分的にでも再結晶化するとき、基板及びそれの上に形成されることとなる集積デバイスのRF性能特性は影響を受け、それはもちろん望ましくない。
しかしながら、この文献によって実現される支持体では、完全な満足が得られない。
そもそも、この文献が形成することを想定している絶縁体の超薄不活性化層は、一般的に、とりわけこの絶縁体が二酸化ケイ素であるときに、温度安定ではない。高温へ支持体を露出すると、多結晶層に酸化物が溶解し、不活性化層が消失し得る。捕捉層は、高温での支持体の処理が継続する場合、次いで、再結晶化することが予想される。
これらの絶縁不活性化層が温度におけるそれらの安定性を保証するために十分な厚さを持って形成される場合、それは、次いで、存在する電荷の支持体内へ及びスタックの各層内への拡散に対する障壁を形成する。スタックのある層のトラップが全て電荷キャリアで飽和されると、電荷キャリアは、その層内に閉じ込められたままとなり、その中に蓄積し、スタックの他の層で利用できる他のトラップに向けて追い出すことができない。したがって、基板のRF性能特性は、それに応じて劣化する。
さらに、比較的厚い絶縁不活性化層に捕捉された電荷は、それらの表面の下に導電面の形成をもたらし、前に説明したSOI構造物の酸化物の埋込層の下で認められる現象を再現する。捕捉層の多結晶構造物は、付加的な電荷のこの量を部分的にのみ補償し得る。ここで、再び、基板のRF性能特性は、それに応じて劣化する。
さらに、上述の文献によって開示された支持体の製作方法は、粒子の発生を回避するために、完全に制御されなければならない。支持体の表面におけるそのような粒子の存在は、埋め込まれた絶縁体を含む半導体構造物を形成するために必要とされるドナー基板へのその有効なボンディングを妨げるおそれがある。粒子は、そのような半導体構造物上での機能的半導体デバイスの形成も妨げるおそれがある。
化学的蒸着(CVD)ツールのような堆積システムにおける層形成は、潜在的粒子源として知られており、そのような粒子の発生を回避又は制限するために、装置のチャンバを定期的に洗浄することに特別な注意が払われる。ある特定の場合において、チャンバの壁及びサセプタの表面に形成されている可能性のある堆積物を除去するために、エッチングガスを、高温でチャンバ内に流入させる。そのような方法は、例えば、文献、米国特許第9410265号、米国特許第6589868号、又は米国特許第7479187号に記載されている。用語「サセプタ」は、堆積が行われることとなる基板を受け入れるために、堆積チャンバに入れられる材料の任意の所与の部分を指す。
しかしながら、本発明の発明者らは、粒子の発生を回避することにある公知の方法は、支持体がケイ素種及び炭素種を含む層の堆積によって作製されたときに有効でないことを認めた。
本発明は、上述の不利益の全て又は一部を克服することを目的とする。
発明の主題は:
堆積システムのチャンバ内のサセプタ上に基板を配置するステップであって、サセプタが基板によって覆われていない露出表面を有する、ステップと、
炭素を含有する前駆体及びケイ素を含有する前駆体を、堆積温度でチャンバ内に流入させて、基板の露出面に少なくとも1つの層(2a、2b)を形成し、同時に、サセプタの露出表面に炭素及びケイ素の堆積物を形成するステップと、
サセプタ上に堆積された炭素種及びケイ素種のうちの少なくとも一部を排除するために、チャンバから基板を取り出した直後に、エッチングガスを、堆積温度以下の第1のエッチング温度でチャンバ内に流入させることによって、第1のエッチングステップを適用するステップと
を含む、支持体を作製する方法を提供することである。
個々に見た又は任意の技術的に実行可能な組み合わせによる、本発明の他の有利で非制限的な特徴によると、
炭素を含有する前駆体は、プロパン、ブタン、又はメチルシランのようなケイ素、炭素及び水素のガス状化合物を含み、
ケイ素を含有する前駆体は、シラン、ジシラン、トリクロロシラン、又はジクロロシランを含み、
サセプタは、炭化ケイ素又は黒鉛から構成され、
堆積温度は、800℃~1100℃の間の範囲にあり、
サセプタ上に堆積された種は、50%未満の炭素種を含み、第1のエッチング温度は、700℃~1050℃の間の範囲にあり、
ここで、サセプタ上に堆積された種は、10%を超える炭素種を含み、第1のエッチング温度は、900℃未満であり、
方法は、第1のエッチングステップの後に、エッチングガスを、堆積温度より高い第2の温度でチャンバ内に流入させることによる、第2のエッチングステップの適用をさらに含み、
第2のエッチング温度は、1100℃~1150℃の間の範囲にあり、
第1のエッチングステップは、5秒~15分の間の範囲の期間にわたって適用され、
方法は、チャンバ内に基板がないとき、ケイ素を含有する前駆体をチャンバ内に流入させて、サセプタ上にポリシリコンの保護層を形成するコーティングステップをさらに含み、
エッチングガスは、塩化物を含む。
本発明の他の特徴及び利点は、添付の図に関する、後続する本発明の詳細な説明から明らかになるであろう。
第1の実施形態による半導体構造物用の支持体の概略図である。 第1の実施形態による支持体を含む半導体オンインシュレータタイプの基板を示す図である。 別の実施形態による半導体構造物用の支持体の概略図である。 他の実施形態による支持体を含む半導体オンインシュレータタイプの基板を示す図である。
図1は、本開示の特定の実施形態において形成されてもよい半導体構造物用の支持体を概略的に示す。支持体1は、標準的な寸法、例えば、直径において200mm又は300mm又はさらには450mmを持つ、円形ウエハの形態をとっていてもよい。しかしながら、本発明は、いかなる形でも、これらの寸法又はこの形状に制限されない。
したがって、半導体構造物が完成又は半完成集積デバイスであった場合、支持体1は、その寸法、数ミリメートル~数センチメートル、が集積デバイスの寸法に対応する、長手方向の長方形又は正方形断面を持つ材料のブロックの形態をとり得る。
支持体1は、典型的には厚さが数百ミクロンのベース基板3を含む。とりわけ支持体1が予想されるRF性能特性の高い半導体構造物を受け入れることを意図する場合、ベース基板は、1000オーム・センチメートルより高い、より好ましくは3000オーム・センチメートルより一層高い、高い抵抗率を有することが好ましい。このように、ベース基板内を移動することのできる電荷、正孔又は電子の密度は制限される。しかしながら、本発明は、そのような抵抗率を示すベース基板に制限されず、ベース基板が、数百オーム・センチメートル以下の程度のより通常の抵抗率、例えば1000オーム・センチメートル未満、又は500オーム・センチメートル未満、又はさらに10オーム・センチメートル未満を示すとき、RF性能の利点ももたらす。
入手可能性及びコストのために、ベース基板は、ケイ素製であることが好ましい。それは、例えば、低い格子間酸素含有量を有し、それ自体よく知られているように、1000オーム・センチメートルより高くなり得る抵抗率を有する、CZ基板であってもよい。ベース基板は、或いはまた、別の材料から形成されてもよく、これは、例えば、サファイア、炭化ケイ素等であってもよい。
支持体1は、また、ベース基板3と直接接触して、捕捉層2を含む。本願の序文において詳細に論じられたように、捕捉層は、支持体1内に存在する可能性のある電荷キャリアを捕捉し、それらの移動度を制限する役割を有する。これは、支持体1が、支持体内に浸透する電磁場を放射する半導体構造物を備え、したがって、これらの電荷と相互作用し得るときに顕著である。
捕捉層2は、主要多結晶層2aを含む。
既に言及された入手可能性及びコストの同一の理由のために、主要層2aは、多結晶ケイ素製であることが好ましい。しかしながら、それは、別の半導体及び多結晶材料から構成されていてもよく、又は別の半導体及び多結晶材料製の部分(例えば、図1における層2の区域2a)を含んでもよい。これは、例えば、ゲルマニウム、シリコンゲルマニウム等であってもよい。
いずれの場合でも、主要層2aは、3000オーム・センチメートルより大きい、高い抵抗率を有する。この目的のために、主要層2aは、意図的にドープされておらず、換言すれば、それは、10E+14原子毎立方センチメートル未満のドーパントの濃度を有する。それは、その抵抗率を高めるために、窒素又は炭素に富んでいてもよい。
捕捉層2は、また、主要層2a内に又は主要層2aとベース基板3との間に挿入されており、1000オーム・センチメートルより高い抵抗率を示す、ケイ素及び炭素の又は炭素の合金から構成された少なくとも1つの多結晶中間層を含む。これらは、温度において非常に安定である材料であり、換言すれば、半導体構造物の製作のために一般的に使用されるもの(500°~1300°)を超える非常に高い温度に露出されたときでさえも、これらの材料は、それらの微視的及び巨視的構造を保つ。以下により詳細に詳述されるように、中間層を形成するケイ素及び炭素の合金又は炭素は、ケイ素及び炭素を堆積させることによって又は表面炭化によって、形成されてもよい。その性質は、概して多結晶性であるが、それが結晶基板3の炭化によって形成されると、結晶性又は部分結晶性を有し得る。
捕捉層2は、このように、主要層2a及び少なくとも1つの中間層2bから構成されている。この特定の実施形態において、設けられた捕捉層の有利な特性を変え得る、他の層、特に電気絶縁層を組み込まないとの発想である。
主要多結晶層2a内に少なくとも1つのそのような中間層2bを挿入することによって、温度安定なスタックが形成され、これは、支持体1が受ける可能性のある熱処理ステップの間の主要多結晶層2aの再結晶化を防止する。
絶縁材料の使用は、異なる不利益を生み出し得る。加えて、それらの抵抗率及び多結晶性の性質は、主要層2aにおいて起こるものと同様に、層2内の電荷の捕捉に寄与する。
支持体1がいくつかの中間層2bを含むとき、中間層は、同じ性質でも又は異なる性質でもよく、この性質は、やはり上述の材料のリスト内から選択される。
ベース基板上に主要層2a及び少なくとも1つの中間層2bから構成された捕捉層2は、したがって、温度安定である、換言すれば、容易に再結晶化されず、電荷キャリアの捕捉に効率的である、半導体構造物用の支持体を形成する。それは、実際に、電荷にアクセス可能な非常に高密度のトラップを有する。
さらに、このようにして少なくとも1つの層2bを主要層2a内に挿入することによって、驚くべきことに、2ミクロンより大きい厚さの捕捉層2を形成することができ、支持体のRF性能特性が改善されることを可能にしたことが認められた。
補足的研究は、主要多結晶層2aを形成する結晶粒は100nm(それ未満では熱安定性がもはや保証されず、温度による再結晶化のリスクがある)~1000nm(それを超えると支持体のRF性能が影響を受ける)の間の範囲のサイズを有することが好ましいことを示した。
ケイ素及び炭素の合金から構成された中間層(又は複数の中間層)2bは、主要層の多結晶ケイ素と格子定数の著しい差を示すことが判明した(中間層の格子定数は、主要層のものより小さい)。このようにして、非常に高密度の結晶欠陥が生み出され、ポリシリコンの層と中間層との間のエピタキシャル関係は、それらが成長するにつれ失われる。中間層の下の主要層の特定の多結晶配置は、失われ、中間層の上の主要層の部分内に再生されない。
これらの観察は、捕捉層2の有利な特性が本発明によって確立されることを可能にする。
したがって、捕捉層は、有利には、1~10層の間の中間層を含んでもよい。このようにして、過度に複雑でコストのかかるスタックを形成することなく、捕捉層2aの結晶粒のサイズは、5ミクロンより大きい、さらに10ミクロンより大きい、捕捉層2の重要な厚さに関してさえ、制御され得る。
ケイ素及び炭素の合金から又は炭素から形成された各中間層2bは、主要層2aを形成する材料(又は複数の材料)の格子定数未満の格子定数を有することが好ましい。
有利には、2つの連続する挿入された層2bの間に含まれている主要層2aの部分の厚さは、0.2~2.5ミクロンの間の範囲にあってもよい。結晶粒は、したがって、この部分の上部において大きくなりすぎることが防止されている。
捕捉層2は、2ミクロン又はさらに10ミクロンより大きい厚さを有していてもよい。その厚さがこれらの限界より大きいか小さいかに関わらず、主要層2aは、そのサイズが100~1000ナノメートルの間の範囲にある結晶粒から構成されていてもよい。先行技術による支持体について得ることができるものに関して大いに改善されたRF性能特性を示す支持体1は、次いで得られる。
中間層(複数可)を形成するケイ素及び炭素の合金又は炭素は、主要層2aを形成するものとは非常に異なる熱膨張係数を示してもよい。この場合において、それらの厚さを、例えば10nm未満又は5nm未満に制限することが好ましい。このようにして、高温に供された際に、支持体1に応力を生むことは回避される。
ケイ素及び炭素の合金は、炭化ケイ素に、又は炭素ドープされたケイ素に対応してもよい。炭素ドープされたケイ素は、5%を超える炭素を有することが好ましい。
最後に、図1に示されるように、支持体は、捕捉層2上に直接、絶縁層4を有していてもよい。この絶縁層4は、任意選択であるが、支持体1と半導体構造物との組み立てを容易にし得る。
図3は、本記載の別の実施形態により形成されていてもよい支持体1を概略的に示す。
それは、第1の実施形態のベース基板に関連して既に記載されたものと同様のベース基板3を含む。簡略のために、その特性は、ここでは繰り返されない。
支持体1は、また、ベース基板3上に及びベース基板3と直接接触して、二酸化ケイ素の第1の絶縁層2cを含む。第1の絶縁層2cは、20nmより大きい、例えば20nm~20ミクロンの間の範囲の、厚さを有する。第1の絶縁層2cは、ベース基板3の酸化によって、又はこのベース基板3への堆積によって、得られてもよい。コストの理由のために、その厚さは、100nm~200nmの間の範囲、例えば145nmであってもよい。20nmを超えると、第1の絶縁層2cは、それが激しい熱処理ステップに露出されたときでさえ、安定している。それは、したがって、例えば溶解によって損傷を受け又は劣化することなく、1200℃以上の温度に何時間にもわたって露出されてもよい。
支持体1は、また、第1の絶縁層上に及び第1の絶縁層と直接接触して、捕捉層2を含む。捕捉層2は、1000オーム・cmより高い、10kオーム・cmより高いことが好ましい、抵抗率を有する。
捕捉層2は、一般的に、転位、粒界、非晶質領域、間隙、包含物、孔等のような構造欠陥を有する非単結晶半導体層から構成されていてもよい。これらの構造欠陥は、例えば完成していない又は進行中の化学結合を介して、材料内部を流れることができる電荷のトラップを形成する。伝導は、したがって、捕捉層において防がれ、これは、結果として高い抵抗率を有する。捕捉層2は、支持体と直接接触していないが、第1の非晶質絶縁層2cと直接接触しているので、この層の捕捉特性は、支持体が非常に重要な熱処理に供されたときでさえ、保たれ得る。構造欠陥は、再結晶化を受けない。
既に言及された入手可能性及びコストの同一の理由のために、捕捉層2は、多結晶ケイ素製であることが好ましい。しかしながら、それは、別の多結晶半導体材料から構成されていてもよく、又は別の多結晶半導体材料を含んでもよい。変形として、捕捉層2は、非晶質ケイ素又は多孔質ケイ素から構成されていてもよく、又は非晶質ケイ素又は多孔質ケイ素を含んでもよい。
図3に示されるように、捕捉層2は、また、捕捉層2内に挿入された少なくとも1つの中間層2b、例えば、炭素の層又はケイ素炭素の合金から構成された層を含む。中間層は、また、例えば、酸化ケイ素又は窒化ケイ素の中間層2bをさらに含んでもよい。この場合において、捕捉層2は、多結晶ケイ素の(又は別の材料の、又は非晶質の、又は多孔質材料の)の層、及び様々な性質の(二酸化ケイ素又は窒化ケイ素の、炭素の等)中間層の交番によって続いて形成される。
いずれの場合でも、捕捉層2は、1000オーム・センチメートルより高い、高い抵抗率を有する。この目的のために、捕捉層は、意図的にドープされておらず、換言すれば、それは、10E+14原子毎立方センチメートル未満の電荷を担持するドーパントの濃度を有する。それは、その抵抗率特性を高めるために、窒素又は炭素に富んでいてもよい。
最後に、図3に示されるように、支持体は、また、第1の実施形態においてと全く同様に、捕捉層2に直接、絶縁体表面層4を備えていてもよい。
提供される様々な実施形態による支持体1の製作は、特に単純であり、本産業の標準的な堆積ツールを用いて達成可能である。
ベース基板3は、通常の堆積システムに設け、配置される。ベース基板3は、第1の実施形態に記載されるような支持体1を形成するように、自然酸化物の層を含んでもよい。ベース基板3が堆積チャンバ内でサセプタ上に配置された後に、それは、例えばその表面からの自然酸化物の層の排除のために、その堆積の前に準備してもよい。このステップは、必須ではなく、この酸化物は、保存してもよい。それは、実際に十分に薄く、1~2nmであり、たとえ来るべき熱処理ステップが溶解によってそれを完全に消失させない場合であっても、絶縁効果を有さない(トンネル効果によるこの層を通る伝導)。
変形として、ベース基板は、第2の実施形態に記載されるような支持体を形成するために、第1の絶縁層2cを含んでもよく、堆積装置のチャンバ内のサセプタ上に配置してもよい。
多結晶ケイ素のこの場合において、主要層2aを形成するために、ケイ素を含有する前駆体、例えばSiHを、1000℃程度の温度でチャンバに流す。ケイ素を含有する前駆体は、また、シラン及びジシランのようなシラン類、又はトリクロロシラン及びジクロロシランのようなクロロシランの気体混合物を含んでもよい。
この堆積プロセスの間の時間における所与の瞬間において、前駆体ガスは、炭素を含む中間層又は中間層2bを形成することを目指して、所与の持続期間にわたってチャンバ内に導入される。前駆体ガスは、例えば、メタン(CH)、エタン(C)、プロパン(C)、アセチレン(C)、エチレン(C)、ブタン、又はメチルシランのようなケイ素、炭素及び水素のガス状化合物等を含み又はそれらから構成されてもよい。
ケイ素を含有する前駆体の流れは、炭素に富んだ又は炭素からなる中間層2bを形成するように、この時間間隔の間、中断してもよい。
或いはまた、ケイ素を含有する前駆体の流れは、ケイ素及び炭素の合金からなる中間層2bを形成するように、この時間間隔の間、維持してもよい。この合金における炭素とケイ素との比率は、それぞれの前駆体の流れを調整することによって制御することができる。
このシーケンスは、標的とされた捕捉層2を形成するために繰り返されてもよく、様々なガスの流れの持続期間は、連続する層2a、2bを分離する厚さを決定する。
第1の実施形態の教示により、主要層2aの下でベース基板3と接触して炭素の中間層2bを堆積させることが所望な場合、この基板を覆うことのできる自然酸化物の層を除去することが好ましい場合がある。したがって、炭素の中間層2bを形成するために、ケイ素を含有する前駆体ガスの不在下で、およそ1000℃の温度で、ベース基板を、炭素Cを含有する前駆体ガスに直接露出することができる。その性質は、ベース基板3自体が結晶性を有する場合、結晶性又は部分結晶性となり得る。
炭素に富んだ主要層の区域2aを形成するために、また、この層区域を多結晶ケイ素から形成し、この層を、CHのような炭素に富んだ雰囲気においてアニールすることができる。このアニールステップは、炭素に富んだ雰囲気をチャンバ内に導入することによって、堆積装置内でインサイチュで実施されてもよく、この操作の後に、主要層の区域2aの堆積が続く。
選択された堆積ステップのシーケンスに関わらず、本記載による支持体1の作製方法は、堆積温度で、堆積チャンバ内及びベース基板3上において、炭素含有前駆体を流す工程、及びケイ素含有前駆体を流す工程を含む。この温度は、800℃~1100℃の間の範囲にあってもよい。
これは、露出されたベース基板表面3に少なくとも1つの層の形成をもたらす。これは、また、サセプタの露出表面、換言すれば、ベース基板3によって覆われていないサセプタの部分に炭素種及びケイ素種の堆積をもたらす。
ベース基板3上における捕捉層2の所望の形成の後に、ベース基板は、チャンバから除去される。チャンバは、別のベース基板上における別の捕捉層の堆積のために続いて準備される。
この準備は、エッチングガスを、堆積温度より高い高温で、チャンバに流す工程を含んでもよい。しかしながら、本発明の発明者らは、このステップは、サセプタ上の炭素及びケイ素の堆積物を除去するために、特に非効率であったことを認めた。詳細な調査を行った後、本発明者らは、高温でのエッチング処理は、ケイ素及び炭素の堆積物の炭素及びケイ素の化合物への析出を引き起こしたことを認めた。この化合物は、フレークの形態をとり得るが、サセプタから剥離によって除去され、追加の堆積工程の間に基板表面を汚染させ得る粒子源を構成する。
追加調査では、この析出は、おそらく、高温での通常のエッチングステップの間に到達する高温によって引き起こされたことをさらに示した。析出の正確な温度は、サセプタ上に堆積された種における炭素の比率に依存することが認められており、比率が高いほど、析出の温度が低い。
析出を回避するために、本発明の発明者らの発想は、堆積チャンバから基板を取り出した直後に(換言すれば、析出を引き起こす可能性のある任意の熱処理の前に)、エッチングガスを堆積温度以下の第1のエッチング温度でチャンバ内に流入させる、第1のエッチングステップを適用することである。そのようなステップは、サセプタ上における炭素及びケイ素の堆積物の少なくとも一部を排除するために有効であったことが示されている。
エッチング温度を、堆積温度以下になるように低減させることによって、炭素及びケイ素の完全な析出が防止され、エッチングガスが、特に堆積物中の炭素種の濃度が50%未満であるときに、非析出堆積物を排除し得る。
例えば、堆積温度が800℃~1100℃の間の範囲にあるとき、第1のエッチング温度は、700℃~1050℃の間の範囲にあってもよい。
第1のエッチングステップの典型的な持続期間は、5秒~15分の間の範囲にある。エッチングガスは、HCl又は塩化物を含有する任意の種のようなエッチング剤を、希ガス又は水素のような還元ガスと組み合わせて含んでもよい。2つのガスの比は、エッチング効率を最適化するために調整されてもよい。チャンバ内におけるガスの流れは、5~150スタンダードリットル毎分(slm)の範囲の流量で適用されてもよい。
サセプタ上への堆積物が10%を超える炭素種を含む場合において、エッチング温度を900℃未満に低減させることが好ましい。例えば950℃未満の、より低い温度範囲内で第1のエッチングステップを適用することは、除去の効率を低減させる可能性がある。これは、1,000℃のエッチング温度で使用される効率的な条件との比較により、このエッチングステップの持続期間の増大によって、又はエッチングガスの流れの増大によって、又はエッチングガスにおけるエッチング剤の比率の増大によって、補償され得る。
第1のエッチングステップの後、チャンバは、追加のステップを適用することによって準備されてもよい。追加のステップは、第2のエッチング温度での第2のエッチングステップを含んでもよい。第2のエッチング温度は、堆積温度より高くてもよい。第2のエッチングステップは、ケイ素及び炭素以外の種を除去するために、たとえそのような種の残りの痕跡がこのステップの間に除去される可能性がある場合でも、有用であってもよい。
その後のステップは、また、第2のエッチングステップに加えて又はその代わりに、サセプタを保護層でコーティングするステップを含んでもよい。コーティングステップは、基板の不在下で、前駆体ガスを、サセプタに保護層を形成するために定義された温度条件下で、チャンバ内に流入させることによって、実施されてもよい。前駆体は、ポリシリコンの保護層を形成するように、ケイ素を含有する前駆体であってもよい。
堆積後に、チャンバを本開示における教示に従って準備した。別の支持体1を得るために、別のベース基板3を、別の捕捉層2を形成するためにチャンバ内に配置してもよい。各支持体1の作製の後に、第1のエッチングステップを適用する必要はない。このステップは、例えば、捕捉層2の堆積2回又は10回ごとに適用されてもよい。
本開示による支持体1は、この堆積段階の終わりに、入手可能である。それは、捕捉層2に対する任意選択の研磨ステップを受けて、半導体構造物との組み立てを容易にする平滑表面を得ることもある。
支持体は、絶縁層4、例えば、通常の手段で堆積されたケイ素の酸化物又はケイ素の窒化物を有していてもよい。この絶縁体4は、次いで研磨されてもよい。
既に述べられたように、支持体1の目的は、捕捉層2と同一の側に半導体構造物を受け入れることである。
この構造物は、支持体1上に多くの方法で形成し得るが、この形成は、支持体上に薄層5を移送させるステップを含むことが有利である。
それ自体がよく知られているように、この移送は、通常、支持体1にドナー基板の面を組み合わせることによって実施される。支持体は、絶縁層4などを有していてもよい。同じように、ドナー基板は、絶縁層4と同じ性質又は異なる性質の絶縁層6の被膜をあらかじめ有していてもよい。これは、例えば、酸化ケイ素又は窒化ケイ素であってもよい。
この組み立てステップの後、ドナー基板は、薄層5を形成するように、厚さが低減させられる。この低減ステップは、機械的又は化学的薄化によって実施されてもよい。これは、また、例えばSmart Cut(商標)技術の原理によると、ドナー基板にあらかじめ導入された脆弱領域内の破砕であってもよい。
研磨ステップ、還元雰囲気又は中性雰囲気下における熱処理、犠牲酸化のような、有用層5を仕上げるステップが、厚さ低減ステップに付与されていてもよい。
ドナー基板が単純に基板であるとき、換言すれば、それが何ら集積デバイスを含まないとき、薄層5が半導体のバージン層である半導体オンインシュレータタイプの半導体構造物は、図2又は図4に示されるように、支持体を含む。基板は、次いで、集積デバイスの形成のために使用されてもよい。
ドナー基板が、その表面に集積デバイスを形成するためにあらかじめ処理されているとき、この方法は、これらのデバイスを含む薄層5をもたらす。
用語「半導体構造物」は、半導体材料から形成されているかいないかによらず、任意の所与の集積デバイスを示す。例えば、それは、タンタル酸リチウムのような圧電材料製の層上又は層内に典型的に形成される、表面又はバルク音響波タイプのデバイスであってもよい。
用語「半導体構造物」は、また、半導体材料又は別のものからなり、集積デバイスがその中で形成される、バージンデバイス材料の層を指す。
この方法は、改善されたRF特性を有する半導体構造物用の支持体の形成に関連して示されてきたが、方法は、ケイ素及び炭素の堆積が堆積チャンバのサセプタ上に形成される任意の状況において役立ち得る。それは、また、ケイ素及び炭素以外の自然物の堆積のために有効であってもよく、それは、それらが高温に露出されたときにエッチングプロセスをレジストする化合物に析出してもよい。

Claims (10)

  1. 支持体(1)を作製する方法であって、
    堆積システムのチャンバ内のサセプタ上に基板(3)を配置するステップであって、前記サセプタが前記基板によって覆われていない露出表面を有する、ステップと、
    炭素を含有する前駆体及びケイ素を含有する前駆体を、800℃~1100℃の間の範囲にある堆積温度で前記チャンバ内に流入させて、前記基板の露出面に少なくとも1つの層(2a、2b)を形成し、同時に、前記サセプタの前記露出表面に炭素及びケイ素の堆積物を形成するステップと、
    前記チャンバから前記基板(3)を取り出した直後に、エッチングガスを、前記堆積温度以下の第1のエッチング温度で前記チャンバ内に流入させることにより第1のエッチングステップを適用して、前記サセプタ上の炭素及びケイ素の前記堆積物のうちの少なくとも一部を排除するステップと、
    を含み、
    前記サセプタ上に堆積された種が、50%未満の炭素種を含み、前記第1のエッチング温度が、700℃~1050℃の間の範囲にある、方法。
  2. 炭素を含有する前記前駆体が、プロパン、ブタン、又はメチルシランのようなケイ素、炭素及び水素のガス状化合物を含む、請求項1に記載の方法。
  3. ケイ素を含有する前記前駆体が、シラン、ジシラン、トリクロロシラン、又はジクロロシランを含む、請求項1又は2に記載の方法。
  4. 前記サセプタが、炭化ケイ素製又は黒鉛製である、請求項1~3のいずれか一項に記載の方法。
  5. 前記サセプタ上に堆積された前記種が、10%を超える炭素種を含み、前記第1のエッチング温度が、900℃未満である、請求項1に記載の方法。
  6. 前記第1のエッチングステップの後に、エッチングガスを、前記堆積温度より高い第2の温度で前記チャンバ内に流入させることによる、第2のエッチングステップの適用をさらに含む、請求項1~のいずれか一項に記載の方法。
  7. 前記第2のエッチング温度が、1100℃~1150℃の間の範囲にある、請求項に記載の方法。
  8. 前記第1のエッチングステップが、5秒~15分の間の範囲の期間にわたって適用される、請求項1~のいずれか一項に記載の方法。
  9. 前記チャンバ内に基板がないとき、ケイ素を含有する前駆体を、前記チャンバ内に流入させて、前記サセプタにポリシリコンの保護層を形成させるコーティングステップをさらに含む、請求項1~のいずれか一項に記載の方法。
  10. 前記エッチングガスが、塩化物を含む、請求項1~のいずれか一項に記載の方法。
JP2019563544A 2017-06-30 2018-06-27 半導体構造物用の支持体を作製する方法 Active JP7187742B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756092 2017-06-30
FR1756092A FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice
PCT/EP2018/067262 WO2019002376A1 (en) 2017-06-30 2018-06-27 METHOD FOR PREPARING A SUPPORT FOR A SEMICONDUCTOR STRUCTURE

Publications (2)

Publication Number Publication Date
JP2020526006A JP2020526006A (ja) 2020-08-27
JP7187742B2 true JP7187742B2 (ja) 2022-12-13

Family

ID=60923548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563544A Active JP7187742B2 (ja) 2017-06-30 2018-06-27 半導体構造物用の支持体を作製する方法

Country Status (9)

Country Link
US (2) US11508578B2 (ja)
EP (1) EP3646367B1 (ja)
JP (1) JP7187742B2 (ja)
KR (1) KR102612754B1 (ja)
CN (1) CN110612597B (ja)
FR (1) FR3068506B1 (ja)
SG (1) SG11201909910SA (ja)
TW (1) TWI770209B (ja)
WO (1) WO2019002376A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104318B1 (fr) 2019-12-05 2023-03-03 Soitec Silicon On Insulator Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051350A (ja) 2011-08-31 2013-03-14 Nuflare Technology Inc 気相成長方法及び気相成長装置
JP2017059830A (ja) 2015-09-17 2017-03-23 ソワテク 高周波用途のための構造および同構造の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770144B2 (en) * 2000-07-25 2004-08-03 International Business Machines Corporation Multideposition SACVD reactor
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
DE102010006725B4 (de) 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
EP2942326A1 (en) * 2014-05-05 2015-11-11 Basf Se Substrate pre-treatment for consistent graphene growth by chemical deposition
JP6639022B2 (ja) * 2014-12-22 2020-02-05 昭和電工株式会社 炭化珪素堆積物のクリーニング方法
AU2016296147A1 (en) 2015-07-23 2018-01-18 The University Of Warwick Growing expitaxial 3C-siC on single-crystal silicon
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051350A (ja) 2011-08-31 2013-03-14 Nuflare Technology Inc 気相成長方法及び気相成長装置
JP2017059830A (ja) 2015-09-17 2017-03-23 ソワテク 高周波用途のための構造および同構造の製造方法

Also Published As

Publication number Publication date
KR20200026829A (ko) 2020-03-11
KR102612754B1 (ko) 2023-12-12
CN110612597B (zh) 2023-07-14
US12009209B2 (en) 2024-06-11
TW201905963A (zh) 2019-02-01
CN110612597A (zh) 2019-12-24
FR3068506A1 (fr) 2019-01-04
US11508578B2 (en) 2022-11-22
SG11201909910SA (en) 2019-11-28
US20230033356A1 (en) 2023-02-02
JP2020526006A (ja) 2020-08-27
US20200152459A1 (en) 2020-05-14
TWI770209B (zh) 2022-07-11
EP3646367A1 (en) 2020-05-06
FR3068506B1 (fr) 2020-02-21
EP3646367B1 (en) 2022-09-28
WO2019002376A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI787172B (zh) 用於半導體結構的支撐件
US20060049399A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
US12009209B2 (en) Process for preparing a support for a semiconductor structure
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
EP4070368B1 (en) Method for forming a high resistivity handle support for a composite substrate
JP2012199550A (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
JP7230297B2 (ja) 集積された高周波デバイスのための基板及びそれを製造するための方法
JP2023504594A (ja) Rf用途を目的とした複合構造のためのハンドル基板を形成するためのプロセス
TWI751352B (zh) 集成射頻元件用底材及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221104

R150 Certificate of patent or registration of utility model

Ref document number: 7187742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150