JP2017059830A - 高周波用途のための構造および同構造の製造方法 - Google Patents

高周波用途のための構造および同構造の製造方法 Download PDF

Info

Publication number
JP2017059830A
JP2017059830A JP2016181676A JP2016181676A JP2017059830A JP 2017059830 A JP2017059830 A JP 2017059830A JP 2016181676 A JP2016181676 A JP 2016181676A JP 2016181676 A JP2016181676 A JP 2016181676A JP 2017059830 A JP2017059830 A JP 2017059830A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
silicon layer
single crystal
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016181676A
Other languages
English (en)
Inventor
ビック−イェン、グエン
Nguyen Bich-Yen
クリストフ、マレビル
Christophe Maleville
シナン、ギョクテペリ
Goktepeli Sinan
アンソニー、マーク、ミスチオーネ
Mark Miscione Anthony
アラン、デュバレ
Duvallet Alain
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
PSemi Corp
Original Assignee
Soitec SA
Peregrine Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Peregrine Semiconductor Corp filed Critical Soitec SA
Publication of JP2017059830A publication Critical patent/JP2017059830A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高周波用途のための構造および同構造の製造方法を提供すること。【解決手段】本発明は、高周波用途のための構造（１００）に関し、この構造（１００）は、−単結晶基板（１）と、−単結晶基板（１）の直上の多結晶シリコン層（２）と、−高周波コンポーネントを受け取ることが意図された、多結晶シリコン層（２）の上の活性層（３）と、を備え、多結晶シリコン層（２）と単結晶基板との界面（Ｉ）から延在する、多結晶シリコン層（２）の少なくとも第１の部分（２ａ）は、多結晶シリコンの粒界に位置する炭素原子および／または窒素原子を、２％から２０％の間に含まれる濃度で含む、ことを特徴とする。本発明は、さらに、同構造の製造方法に関する。【選択図】図２

Description

本発明は、高周波用途のための構造および同構造の製造方法に関する。
高周波（ＲＦ）用途において、異なるタイプの構造がＲＦコンポーネントを作製するために用いられうる。
これらの構造の中で、ＨＲ−ＳＯＩ（「高抵抗率シリコン・オン・インシュレータ」の頭字語）タイプの基板が対象となる。
本明細書において、「高抵抗率」とは、５００Ｏｈｍ・ｃｍよりも大きい電気抵抗率を意味する。
シリコン・オン・インシュレータ（ＳＯＩ）構造は、シリコン・ベース基板、誘電体（例えば酸化物）層（通常「埋め込み酸化物」（ＢＯＸ）層と呼ばれる）およびシリコン活性層を連続して備える。
高周波（ＲＦ）スイッチに必要な挿入損失、高調波歪みおよび絶縁性能を改善するために、ＳＯＩ基板のシリコン・ベース基板は、高抵抗率ベース基板によって置換され、ＨＲ−ＳＯＩを形成した。
ＲＦ用途向けにＨＲ−ＳＯＩウェハを採用することにより、ＲＦフロントエンド・モジュールのモノリシック集積化が可能となった。これは、小型化、信頼性の向上、性能の改善およびシステム・コストの低減をもたらす。
ＨＲ−ＳＯＩ基板は、２Ｇおよび３Ｇ用途に非常に適しているが、Ｓｉ／ＳｉＯ２界面近傍で、自由キャリアを引きつける固定酸化物電荷のために、埋め込み酸化物の下に寄生表面伝導（ＰＳＣ）層が誘発されることに苦しむ。
これは、基板の有効抵抗率を、１桁よりも大きく大幅に低減し、次世代の性能要件を満足する際の基板能力を制限する。
この固有の制限に対処し、有効抵抗率を改善するために、多結晶シリコン層は、誘電体層と高抵抗率ベース基板との間に導入され、誘電体層の下にトラップ・リッチ層を形成し、ＰＳＣを凍結する。
これらのトラップは、ＲＦコンポーネントが作製されることになっている多結晶シリコン層の粒界から生じる。
文献ＷＯ２０１２／１２７００６に対する参照が可能である。
図１は、多結晶シリコン（「ポリシリコン」とも称される）層２’と、酸化物層４と、基板の活性層を形成する単結晶シリコン層３と、によって連続して覆われているＨＲシリコン基板１を備えた強化されたＨＲ−ＳＯＩ構造を示す。
この種の強化されたＨＲ−ＳＯＩ構造は、
−ＨＲシリコン基板を提供するステップと、
−多結晶シリコン層を前記ＨＲシリコン基板の上に堆積させるステップと、
−前記ＨＲシリコン基板の上に、転写されるべき活性層を画定する弱化ゾーンであって、原子種をドナー基板に注入することによって得られうる弱化ゾーンを備える単結晶シリコン・ドナー基板を提供するステップと、
−多結晶シリコン基板および単結晶ドナー基板の少なくとも１つの上に、例えば前記基板の少なくとも１つを酸化させることによって、誘電体層を形成するステップと、
−ドナー基板およびＨＲシリコン基板を接合するステップであって、少なくとも１つの誘電体層が接合界面に存在し、前記少なくとも１つの誘電体層がＢＯＸ層を形成する、接合するステップと、
−ドナー基板を弱化ゾーンに沿って分離するステップであって、これにより、単結晶活性層をＨＲシリコン基板上に転写させる、分離するステップと、
を備えるＳｍａｒｔ Ｃｕｔ（登録商標）法によって作製されうる。
この方法から生じた強化されたＨＲ−ＳＯＩ構造は、ＢＯＸ層と下層との間の界面に、注入および酸化のステップに起因する残余の電荷を含む。
前記電荷は、活性層内または活性層上に後に形成されるコンポーネントのＲＦ性能を悪化させる。特に、前記電荷は、隣接するＲＦコンポーネント間の望ましくない相互作用を引き起こしうる。
多結晶シリコン層は、前記電荷をトラップし、それゆえＲＦ性能に対する前記電荷の悪影響を回避することを意図している。実際、多結晶シリコン層の表面は、ＢＯＸ層との界面で前記電荷をトラップすることを可能にする複数の粒界を備える。
この主題に関するさらなる情報は、Ｄ．Ｌｅｄｅｒｅｒ、Ｒ．ＬｏｂｅｔおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ Ｉｎｔｌ． ＳＯＩ Ｃｏｎｆ．、４６〜４７ページ、２００４年、Ｄ．ＬｅｄｅｒｅｒおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒ ｆａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２６巻、第１１号、８０５〜８０７ページ、２００５年、Ｄ．ＬｅｄｅｒｅｒおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「ＲＦ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｍｅｒｃｉａｌ ＳＯＩ ｔｅｃｈｎｏｌｏｇｙ ｔｒａｎｓｆｅｒｒｅｄ ｏｎｔｏ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、第５５巻、第７号、１６６４〜１６７１ページ、２００８年、および、Ｄ．Ｃ．Ｋｅｒｒら、「Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ−ｒｉｃｈ ｌａｙｅｒ」、９７８−１−４２４４−１８５６−５／０８、ＩＥＥＥ ２００８ ＩＥＥＥの刊行物に見られる。
しかしながら、この種のＨＲ−ＳＯＩ構造を製造することは、高温で実行される複数のステップを含む（例えば、熱処理は、接合強度を補強するために接合後に実行される）。前記高温は、多結晶シリコン層の再結晶化を誘発し、下層のＨＲシリコン基板（単結晶である）は、この種の再結晶化のための種として作用する。換言すれば、再結晶化フロントは、多結晶シリコン層を通り、ＨＲ単結晶シリコン基板との界面から伝播する。
再結晶化するとき、ポリシリコン層は、粒界の数の減少およびより大きい粒径のばらつきにより、そのトラップ効率を失い、その結果、表層粗さの増大および電荷トラップの均一性が生ずる可能性がある。
再結晶化を制限するために、ポリシリコン層の厚さは、高温ステップ終了時、ポリシリコン層の少なくとも一部が再結晶化していないような十分な厚さに設定されうる。
さらに、ポリシリコン層がその粗さを減らすために堆積後研磨されなければならず、前記研磨するステップがポリシリコン層のある程度の厚さを取り除くという事実を補償するために、厚い堆積厚さもまた必要である。
これらの理由から、現在の強化されたＨＲ−ＳＯＩ構造では、堆積するポリシリコン層は、概して２μｍよりも厚い厚さを有する。
しかしながら、ポリシリコン層の厚さを増加させることには欠点がある。実際に、ポリシリコン層が化学蒸着（ＣＶＤ）を使用して堆積されるとき、ポリシリコンは、最初に、核をＨＲシリコン基板の表面上に形成し、次に、ポリシリコン層の厚さが増大するにつれて実質的に円錐の様に次第に拡大する小さい粒を形成する。その結果、ＨＲシリコン基板の反対側のポリシリコン層の表面は、ＨＲシリコン基板との界面に位置する表面よりも少ない粒界を備える。したがって、ポリシリコン層の厚さが大きいほど、粒界の数は少なく、それゆえ、ポリシリコン層のトラップ効率はより低い。
ＷＯ２０１２／１２７００６
Ｄ．Ｌｅｄｅｒｅｒ、Ｒ．ＬｏｂｅｔおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ Ｉｎｔｌ． ＳＯＩ Ｃｏｎｆ．、４６〜４７ページ、２００４年 Ｄ．ＬｅｄｅｒｅｒおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒ ｆａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２６巻、第１１号、８０５〜８０７ページ、２００５年 Ｄ．ＬｅｄｅｒｅｒおよびＪ．−Ｐ．Ｒａｓｋｉｎ、「ＲＦ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｍｅｒｃｉａｌ ＳＯＩ ｔｅｃｈｎｏｌｏｇｙ ｔｒａｎｓｆｅｒｒｅｄ ｏｎｔｏ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、第５５巻、第７号、１６６４〜１６７１ページ、２００８年 Ｄ．Ｃ．Ｋｅｒｒら、「Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ−ｒｉｃｈ ｌａｙｅｒ」、９７８−１−４２４４−１８５６−５／０８、ＩＥＥＥ ２００８ ＩＥＥＥ
本発明の目的は、上述の課題を解決し、特に多結晶シリコン層のトラップ効率を悪化させずに前記層の厚さを減らすことを可能にすることである。
したがって、本発明は、高周波用途のための構造であって、
−単結晶基板と、
−単結晶基板の直上の多結晶シリコン層と、
−高周波コンポーネントを受け取ることを意図した、多結晶シリコン層の上の活性層と
を備え、
多結晶シリコン層と単結晶基板との界面から延在する、多結晶シリコン層の少なくとも第１の部分が、多結晶シリコンの粒界に位置する炭素原子および／または窒素原子を、２％から２０％の間に含まれる濃度で含む、ことを特徴とする構造を提供する。
以下でさらに詳述されるように、炭素原子および／または窒素原子は、多結晶シリコンの粒界でトラップされ、再結晶化速度を遅くする。
これにより、ポリシリコン層の厚さを減らすとともに、熱処理終了時の前記層の完全な再結晶化を回避することが可能になる。
厚さが減少したこの種のポリシリコン層は、単結晶基板の反対側の表面で、より多数の粒界を備え、それゆえ、前記表面に存在する電荷をより厚い層よりも効率的にトラップする。さらに、ポリシリコンの減少した厚さは、限られた表層粗さを誘発し、それゆえ、研磨するステップを最小化し、ウェハ全体にわたる粒径、および、ウェハ間の粒径のより高い均一性を最小化する。
一実施形態によれば、多結晶シリコン層全体は、炭素原子および／または窒素原子を含む。
このような場合、多結晶シリコン層の厚さは、２００から１０００ｎｍの範囲である。
別の実施形態によれば、多結晶シリコン層は、炭素原子および／または窒素原子を含む第１の部分の上に、炭素原子および／または窒素原子を含まない第２の部分をさらに備える。
「含まない」とは、炭素原子および／または窒素原子の濃度が０．５％未満であることを意味する。
このような場合、多結晶シリコン層の第１の部分の厚さは、有利には、１０から２００ｎｍの範囲である。したがって多結晶シリコン層の全体の厚さは、好ましくは、２０から５００ｎｍの範囲である。
一実施形態によれば、単結晶基板は、５００Ｏｈｍ・ｃｍよりも大きい電気抵抗率を有する単結晶シリコン、炭化ケイ素および／またはゲルマニウムのうちの少なくとも１つを備える。
一実施形態によれば、活性層は、半導性材料、誘電材料、強誘電材料、ならびに少なくとも１つのキャビティおよび前記キャビティ上の少なくとも１つの懸架要素（ｓｕｓｐｅｎｄｅｄ ｅｌｅｍｅｎｔ）を備えた基礎構造のうちの少なくとも１つを備える。
別の実施形態によれば、構造は多結晶シリコン層の上に誘電体層をさらに備え、活性層は、前記誘電体層の上にある。
本発明の別の目的は、このような構造を製造する方法に関するものである。
前記方法は、
−単結晶基板を提供することと、
−前記単結晶基板の上に、多結晶シリコン層を堆積させることと、
−高周波コンポーネントを受け取ることが意図される活性層を備えたドナー基板を提供することと、
−多結晶シリコン層および活性層が接合界面にあるように、単結晶基板およびドナー基板を接合することと、
−活性層を単結晶基板および多結晶シリコン層上に転写することと、
を備え、
単結晶基板との界面に位置する、多結晶シリコン層の少なくとも第１の部分の堆積の間、炭素原子および／または窒素原子が、前記第１の部分内に堆積されることを特徴とする。
有利には、多結晶シリコン層は、低圧化学蒸着法（ＬＰＣＶＤ）によってリアクタ内で堆積される。
炭素原子および／または窒素原子を含有するガスは、ＬＰＣＶＤリアクタ内に導入され、少なくとも第１の部分を形成する。
一実施形態によれば、前記ガスは、多結晶シリコン層の全体の堆積の間、ＬＰＣＶＤリアクタ内に導入される。
したがって多結晶シリコン層の厚さは、好ましくは、２００から１０００ｎｍの範囲である。
別の実施形態によれば、第１の部分が堆積された後、方法は、ＬＰＣＶＤリアクタ内への炭素原子および／または窒素原子を含有するガスの導入を停止することと、炭素および／または窒素を含まない多結晶層の第２の部分をさらに堆積させることと、を備え、第２の部分内の炭素および／または窒素の濃度は、０．５％未満である。
したがって多結晶シリコン層の第１の部分の厚さは、好ましくは、１０から２００ｎｍの範囲である。
別の実施形態によれば、方法は、誘電体層を多結晶シリコン層の上におよび／またはドナー基板の活性層の上に形成することをさらに備える。
本発明のさらなる特徴および効果は、添付の図面に基づいて、以下の詳細な説明から明らかになる。
ポリシリコン層を備えた絶縁体構造上の既知の半導体の断面図を示す。 本発明の一実施形態による構造の断面図を示す。 本発明の別の実施形態による構造の断面図を示す。 本発明による構造の製造方法の複数のステップを示す。 本発明による構造の製造方法の複数のステップを示す。 本発明による構造の製造方法の複数のステップを示す。 本発明による構造の製造方法の複数のステップを示す。
図面が一定の比率ではない場合があるということに留意されたい。
図２は、本発明の第１の実施形態による構造１００を例示する。
構造１００は、単結晶基板１を備える。
単結晶基板は、単一の材料からなるバルク基板とすることもできるし、多数の異なる材料の積層からなり、単結晶材料が少なくとも基板の主表面に位置している複合基板とすることもできる。
有利には、単結晶基板は、５００Ｏｈｍ・ｃｍよりも大きい電気抵抗率を有する単結晶シリコンからなるが、他の材料が選択されてもよい。
例えば、以下の材料、すなわち、シリコン、炭化ケイ素、ゲルマニウムまたは前記材料の少なくとも２つの組み合わせは、単結晶基板を形成するために用いることができる。
多結晶シリコン層２は、単結晶基板１の直上に延在している。「直上」とは、多結晶シリコンが、界面Ｉで単結晶基板の材料に接触していることを意味し、特に、多結晶層または非結晶層が、単結晶基板１と多結晶シリコン層２との間に配置されていないことを意味する。
多結晶シリコン層２は、炭素および／または窒素を含み、これは炭素原子および／または窒素原子が、多結晶シリコンの粒界に位置することを意味する。以下でさらに詳述するように、前記炭素原子および／または窒素原子は、概して、ポリシリコンの成長の間に導入される。
ポリシリコン層２内の炭素原子の濃度は、２〜２０％の範囲であり、それは、オージェ電子分光法または二次イオン質量分析法のような化学組成特性化技術を使用して決定可能である。
炭素および／または窒素の前記濃度は、層２の厚さの全体にわたって均一でもよいし、層２の厚さに沿って変化してもよい。
多結晶シリコン層２の厚さは、概して２００から１０００ｎｍの範囲であり、これは、図１に示したような従来技術の構造よりもはるかに薄い。
誘電体層４、例えば酸化物層は、ポリシリコン層２の上に存在することができる。しかしながら、この層４は、任意である。
構造１００は、さらに、ポリシリコン層２の上に（または、存在する場合には、誘電体層４の上に）高周波コンポーネントを受け取ることを意図した活性層を備える。それゆえ、前記高周波コンポーネント（図示せず）は、前記活性層３の上に、または、前記活性層３の中に形成されうる。
活性層３は、半導性材料、誘電材料、強誘電材料、および／または、少なくとも１つのキャビティと前記キャビティ上の少なくとも１つの懸架要素を備えた基礎構造を備えることができる。
図３は、本発明の第２の実施形態による構造１００を例示する。
図２と同一の参照番号によって示される要素は、同一であるので、再び詳述する必要はない。
図２の構造と比較すると、図３の構造は、２つの部分からなるポリシリコン層２を備え、２つの部分とは、界面Ｉから延在する第１の部分２ａおよび第１の部分２ａの上に延在する第２の部分２ｂである。
第１の部分２ａは、炭素および／または窒素を含む。
ポリシリコン層の第１の部分２ａ内の炭素原子および／または窒素原子の濃度は、２％〜２０％の範囲である。
前記第１の部分２ａの厚さは、１０から２００ｎｍの範囲である。
対照的に、第２の部分２ｂは、炭素原子および／または窒素原子を実質的に含まない。いくらかの炭素原子および／または窒素原子が、例えば製造方法の間、前記第２の部分に混入しうると仮定するならば、前記第２の部分の炭素原子および／または窒素原子の濃度は、０．５％未満である。
図２および図３に示される構造の製造方法は、図４Ａ〜４Ｄに関して記載されている。
一方では、図４Ａに示すように、単結晶基板１が提供されている。
前記基板は、多結晶層の堆積を実行するように、リアクタ内に導入される。堆積技術は、有利には、低圧化学蒸着法（ＬＰＣＶＤ）またはプラズマ強化ＬＰＣＶＤである。
そのために、シラン（ＳｉＨ４）、ジシラン（Ｓ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）およびメタン（ＣＨ４）またはメチルシラン（ＳｉＨ３ＣＨ３）がリアクタ内に導入される。リアクタ内の温度は、概して５００°Ｃから９００°Ｃの範囲である。
メチルシランまたはメタンの導入と並行して、炭素原子および／または窒素原子を、成長している多結晶シリコン層に導入するように、前記炭素および／または窒素を含有するガスがリアクタ内に導入される。前記炭素および／または窒素を含有するガスの濃度は、５０から３００ｓｃｃｍの間に含まれる。
その結果、炭素および／または窒素を含むポリシリコンの第１の部分２ａは、単結晶基板１の上に得られる。この第１の部分２ａの厚さは、１０から２００ｎｍの間に含まれる。
一実施形態によれば、炭素および／または窒素を含有するガスの導入と並行したポリシリコンの成長は、２００から１０００ｎｍの間の厚さを有する最終的なポリシリコン層を得るまで続けられうる。このような場合、ポリシリコン層の全体は、炭素および／または窒素を含む（図４Ｂ左）。
代替実施形態によれば、第１の部分２ａの形成と炭素および／または窒素を含まないポリシリコンの第２の部分２ｂの成長とが、２０から５００ｎｍまでのポリシリコン層２の全体厚さを得るまで続けられた後、炭素および／または窒素を含有するガスの導入は停止される（図４Ｂ右）。この実施形態の利点は、リアクタ内に導入される炭素の量が制限され、それゆえ、炭素によってリアクタ壁を汚すことが最小化されるということである。それゆえ、リアクタは、上述した実施形態の場合よりも清掃が少なくてよい。
次に、ポリシリコン層で覆われている単結晶基板は、リアクタから取り出される。
他方では、図４Ｃに示すように、構造の活性層を形成することが意図される層３を備えたドナー基板３０が提供される。層３は、例えば弱化ゾーン３１によってドナー基板３０内で区切られることができる。弱化ゾーンは、種の注入によって、または、他の任意の好適な方法によって形成されうる。これらの技術は、それ自体は公知であり、本明細書においてさらに詳細に記載される必要はない。
誘電体層は、ポリシリコン層の上におよび／またはドナー基板の活性層の上に形成されてもよい。例えば、前記誘電体層は、ポリシリコン層および／またはドナー基板の酸化によって得られてもよい。例として、このような誘電体層４は、図４Ｃにおいて、ドナー基板３０の活性層３の上に示されている。誘電体層がポリシリコン層およびドナー基板の両方の上に形成されるとき、両方の誘電体層は、接合後、埋め込み誘電体層をともに形成する。
次に、図４Ｄに示すように、多結晶シリコン層２および活性層３（または、適切な場合、層２および／または層３の上に存在する誘電体層）が接合界面にあるように、単結晶基板１およびドナー基板３０は接合される。
熱処理が接合強度を補強するために実行される。この熱処理の温度は、概して１００から１２５０°Ｃの間に含まれ、その期間は、一般的に１０秒から２時間の範囲である。
このような処理の熱量は、再結晶化のための種を形成する単結晶基板との界面からポリシリコン層の再結晶化を誘発するのに十分である。しかしながら、単結晶基板１に接触するポリシリコン層の少なくとも部分２ａ内の炭素原子の存在のため、炭素原子がポリシリコンの粒界をブロックするので、再結晶化速度は実質的に低下する。それゆえ、約１００ｎｍほどの厚さの炭素および／または窒素を含むポリシリコン領域でさえ、ポリシリコン層２は、熱処理終了時、完全には再結晶化しない。
次に、活性層３は、ドナー基板３０の残部３２を除去することによって、単結晶基板１およびポリシリコン層２上に転写される。前記除去は、弱化ゾーン３１に沿ってドナー基板を破断することによって（Ｓｍａｒｔ Ｃｕｔ（登録商標）法）、または、ドナー基板をエッチングおよび／またはグラインドすることによって実行され、活性層３のみを残すことができる。
結果として生じる構造は、図２（ポリシリコン層がその全厚さに炭素および／または窒素を含む場合）または図３（ポリシリコン層の第１の部分のみが炭素および／または窒素を含む場合）に示される。
このような構造では、ポリシリコン層２は、２００から１０００ｎｍ（または、図３に関して表される状況ではさらに１０から５００ｎｍ）の厚さを有し、これは、単結晶基板の反対側の表面で、図１のより厚い層２’内よりも多数の粒界を提供する。その結果、前記ポリシリコン層は、より厚い層よりも効率的に、前記表面に存在する電荷をトラップする。
さらに、多結晶シリコン層２は、図１の層２’よりも薄いので、粗さも小さく、それゆえ、ドナー基板に接合する前の研磨も少なくてよい。その結果、ポリシリコン層を形成するとき、研磨による材料のより小さい損失が考慮されればよい。
１ 単結晶基板
２ 多結晶シリコン層、ポリシリコン層
２ａ 第１の部分
２ｂ 第２の部分
３ 活性層
３０ ドナー基板
３１ 弱化ゾーン
３２ 残部
４ 誘電体層
１００ 構造
Ｉ 界面

Claims (17)

  1. 無線周波数高周波応用のため向けの構造（１００）であって、
    −単結晶基板（１）と、
    −前記単結晶基板（１）の直上の多結晶シリコン層（２）と、
    −高周波コンポーネントを受け取ることが意図された、前記多結晶シリコン層（２）の上の活性層（３）と
    を備えた構造（１００）において、
    前記多結晶シリコン層（２）と前記単結晶基板（１）との界面（Ｉ）から延在する、前記多結晶シリコン層（２）の少なくとも第１の部分（２ａ）が、多結晶シリコンの粒界に位置する炭素原子および／または窒素原子を、２％から２０％の間に含まれる濃度で含むことを特徴とする、構造（１００）。
  2. 前記多結晶シリコン層（２）の全体が、炭素原子および／または窒素原子を含む、請求項１に記載の構造。
  3. 前記多結晶シリコン層（２）の厚さは、２００から１０００ｎｍの範囲である、請求項２に記載の構造。
  4. 前記多結晶シリコン層（２）は、炭素原子および／または窒素原子を含む前記第１の部分（２ａ）の上に第２の部分（２ｂ）をさらに備え、前記第２の部分（２ｂ）は、前記第２の部分（２ｂ）内の炭素および／または窒素の前記濃度が０．５％未満であるという点で炭素原子および／または窒素原子を含まない、請求項１から３のいずれか一項に記載の構造。
  5. 前記多結晶シリコン層の前記第１の部分（２ａ）の厚さは、１０から２００ｎｍの範囲である、請求項４に記載の構造。
  6. 前記多結晶シリコン層（２）の厚さは、２０から５００ｎｍの範囲である、請求項４または５に記載の構造。
  7. 前記単結晶基板（１）は、５００Ｏｈｍ・ｃｍよりも大きい電気抵抗率を有する単結晶シリコン、炭化ケイ素および／またはゲルマニウムのうちの少なくとも１つを備える、請求項１から６のいずれか一項に記載の構造。
  8. 前記活性層（３）は、半導性材料、誘電材料、強誘電材料、ならびに少なくとも１つのキャビティおよび前記キャビティ上の少なくとも１つの懸架要素（ｓｕｓｐｅｎｄｅｄ ｅｌｅｍｅｎｔ）を備えた基礎構造のうちの少なくとも１つを備える、請求項１から７のいずれか一項に記載の構造。
  9. 前記多結晶シリコン層（２）の上に誘電体層（４）をさらに備え、前記活性層（３）は前記誘電体層（４）の上にある、請求項１から８のいずれか一項に記載の構造。
  10. 高周波用途のための構造（１００）を製造する方法であって、
    −単結晶基板（１）を提供することと、
    −前記単結晶基板（１）の上に、多結晶シリコン層（２）を堆積させることと、
    −高周波コンポーネントを受け取ることが意図される活性層（３）を備えたドナー基板（３０）を提供することと、
    −前記多結晶シリコン層（２）および前記活性層（３）が接合界面にあるように、前記単結晶基板（１）および前記ドナー基板（３０）を接合することと、
    −前記活性層（３）を前記単結晶基板（１）および前記多結晶シリコン層（２）に転写することと
    を備えた方法において、
    前記単結晶基板との界面に位置する、前記多結晶シリコン層（２）の少なくとも第１の部分（２ａ）の堆積の間、炭素原子および／または窒素原子が、前記第１の部分（２ａ）内に堆積されることを特徴とする、方法。
  11. 前記多結晶シリコン層（２）は、低圧化学蒸着法（ＬＰＣＶＤ）によってリアクタ内で堆積される、請求項１０に記載の方法。
  12. 炭素原子および／または窒素原子を含有するガスは、ＬＰＣＶＤリアクタ内に導入され、少なくとも前記第１の部分（２ａ）を形成する、請求項１１に記載の方法。
  13. 前記ガスは、前記多結晶シリコン層（２）の全体の前記堆積の間、前記ＬＰＣＶＤリアクタ内に導入される、請求項１２に記載の方法。
  14. 前記多結晶シリコン層の厚さは、２００から１０００ｎｍの範囲である、請求項１３に記載の方法。
  15. 前記第１の部分（２ａ）が堆積された後、前記ＬＰＣＶＤリアクタ内への前記炭素原子および／または窒素原子を含む前記ガスの前記導入を停止することと、炭素および／または窒素を含まない、前記多結晶シリコン層（２）の第２の部分（２ｂ）をさらに堆積させることと、を備え、前記第２の部分（２ｂ）内の炭素および／または窒素の濃度は、０．５％未満である、請求項１２に記載の方法。
  16. 前記多結晶シリコン層（２）の前記第１の部分（２ａ）の厚さは、１０から２００ｎｍの範囲である、請求項１５に記載の方法。
  17. 誘電体層（４）を前記多結晶シリコン層（２）の上におよび／または前記ドナー基板（３０）の前記活性層（３）の上に形成することをさらに備える、請求項１０から１６のいずれか一項に記載の方法。
JP2016181676A 2015-09-17 2016-09-16 高周波用途のための構造および同構造の製造方法 Pending JP2017059830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15306431.6A EP3144958B1 (en) 2015-09-17 2015-09-17 Structure for radiofrequency applications and process for manufacturing such a structure
EP15306431.6 2015-09-17

Publications (1)

Publication Number Publication Date
JP2017059830A true JP2017059830A (ja) 2017-03-23

Family

ID=54199141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181676A Pending JP2017059830A (ja) 2015-09-17 2016-09-16 高周波用途のための構造および同構造の製造方法

Country Status (7)

Country Link
US (1) US9824915B2 (ja)
EP (1) EP3144958B1 (ja)
JP (1) JP2017059830A (ja)
KR (1) KR102535458B1 (ja)
CN (1) CN106548928B (ja)
SG (1) SG10201607776YA (ja)
TW (1) TWI702710B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026829A (ko) * 2017-06-30 2020-03-11 소이텍 반도체 구조물을 위한 지지체의 제조 방법
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
JP2021520062A (ja) * 2018-03-29 2021-08-12 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
WO2023090019A1 (ja) * 2021-11-17 2023-05-25 信越半導体株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
US12009209B2 (en) 2017-06-30 2024-06-11 Soitec Process for preparing a support for a semiconductor structure

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014311B2 (en) * 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
US11063117B2 (en) * 2017-04-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having carrier-trapping layers with different grain sizes
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
FR3091011B1 (fr) * 2018-12-21 2022-08-05 Soitec Silicon On Insulator Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
US11362176B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company Limited RFSOI semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile
CN112564662B (zh) * 2020-12-11 2023-01-20 济南晶正电子科技有限公司 复合衬底及其制备方法、电子元器件
FR3133481A1 (fr) * 2022-03-11 2023-09-15 Soitec Procédé de fabrication d’une structure multicouche de type semi-conducteur sur isolant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
US20150072504A1 (en) * 2013-06-28 2015-03-12 International Business Machines Corporation High linearity soi wafer for low-distortion circuit applications
US20150115480A1 (en) * 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
CN1226774C (zh) * 2003-08-11 2005-11-09 中国科学院上海技术物理研究所 含氧化多孔硅的低阻硅衬底及其制备
US20050106888A1 (en) * 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
CN101326642A (zh) * 2005-10-04 2008-12-17 尼特罗奈克斯公司 用于宽带应用的氮化镓材料晶体管及方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8778754B2 (en) * 2008-09-15 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N and P work functions in high-K/metal gate devices
EP3734645A1 (en) * 2010-12-24 2020-11-04 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9178058B2 (en) * 2013-03-13 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. RF switch on high resistive substrate
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
US20150072504A1 (en) * 2013-06-28 2015-03-12 International Business Machines Corporation High linearity soi wafer for low-distortion circuit applications
US20150115480A1 (en) * 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026829A (ko) * 2017-06-30 2020-03-11 소이텍 반도체 구조물을 위한 지지체의 제조 방법
JP2020526006A (ja) * 2017-06-30 2020-08-27 ソイテックＳｏｉｔｅｃ 半導体構造物用の支持体を作製する方法
US11508578B2 (en) 2017-06-30 2022-11-22 Soitec Process for preparing a support for a semiconductor structure
JP7187742B2 (ja) 2017-06-30 2022-12-13 ソイテック 半導体構造物用の支持体を作製する方法
KR102612754B1 (ko) * 2017-06-30 2023-12-12 소이텍 반도체 구조물을 위한 지지체의 제조 방법
US12009209B2 (en) 2017-06-30 2024-06-11 Soitec Process for preparing a support for a semiconductor structure
JP2021520062A (ja) * 2018-03-29 2021-08-12 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
JP7332618B2 (ja) 2018-03-29 2023-08-23 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
KR20210027261A (ko) * 2018-07-05 2021-03-10 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
KR102652250B1 (ko) 2018-07-05 2024-03-28 소이텍 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
WO2023090019A1 (ja) * 2021-11-17 2023-05-25 信越半導体株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
KR20170033792A (ko) 2017-03-27
EP3144958A1 (en) 2017-03-22
SG10201607776YA (en) 2017-04-27
TW201724467A (zh) 2017-07-01
US20170084478A1 (en) 2017-03-23
KR102535458B1 (ko) 2023-05-23
CN106548928A (zh) 2017-03-29
CN106548928B (zh) 2019-09-24
US9824915B2 (en) 2017-11-21
TWI702710B (zh) 2020-08-21
EP3144958B1 (en) 2021-03-17

Similar Documents

Publication Publication Date Title
KR102535458B1 (ko) 라디오주파수 어플리케이션들을 위한 구조물 및 이러한 구조물의 제조 방법
JP6730402B2 (ja) 高抵抗率ｓｏｉウエハおよびその製造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP6454411B2 (ja) 高抵抗率シリコンオンインシュレータ基板の製造方法
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR101379885B1 (ko) 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
EP3195352B1 (en) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US20030003679A1 (en) Creation of high mobility channels in thin-body SOI devices
US11587824B2 (en) Method for manufacturing semiconductor structure
US20220076991A1 (en) Substrate of the semi-conductor-on-insulator type for radiofrequency applications
JP7230297B2 (ja) 集積された高周波デバイスのための基板及びそれを製造するための方法
JP2017510080A (ja) Ｓｏｉ基板の製造に適した半導体ウエハの製造方法及びその方法により得られたｓｏｉ基板ウエハ
KR102612754B1 (ko) 반도체 구조물을 위한 지지체의 제조 방법
US12009209B2 (en) Process for preparing a support for a semiconductor structure
CN116487242A (zh) 抑制射频器件欧姆损耗的方法及射频器件
TW202006896A (zh) 集成射頻元件用底材及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201013