CN101326642A - 用于宽带应用的氮化镓材料晶体管及方法 - Google Patents

用于宽带应用的氮化镓材料晶体管及方法 Download PDF

Info

Publication number
CN101326642A
CN101326642A CNA2006800412664A CN200680041266A CN101326642A CN 101326642 A CN101326642 A CN 101326642A CN A2006800412664 A CNA2006800412664 A CN A2006800412664A CN 200680041266 A CN200680041266 A CN 200680041266A CN 101326642 A CN101326642 A CN 101326642A
Authority
CN
China
Prior art keywords
transistor
output signal
rce
less
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800412664A
Other languages
English (en)
Inventor
凯文·J·林西克姆
阿普尔瓦·D·乔杜里
杰弗里·马奈特
瓦尔特·H·纳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitronex Corp
Original Assignee
Nitronex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37622338&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101326642(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitronex Corp filed Critical Nitronex Corp
Publication of CN101326642A publication Critical patent/CN101326642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了氮化镓材料晶体管及与其有关的方法。所述晶体管可以用于功率应用，通过放大输入信号来产生功率增大的输出信号。所述晶体管可以被设计成在(根据频率限定的)特定传输信道内发送输出信号的大部分，同时使相邻信道中的传输最小化。这种能力给予晶体管良好的线性度，良好的线性度导致高的信号质量并且限制所传输数据中的错误。这些特性使晶体管能够用于RF功率应用，包括基于OFDM调制的宽带功率应用(例如，WiMAX、WiBRO及其它宽带功率应用)。

Description

用于宽带应用的氮化镓材料晶体管及方法
相关申请
本申请要求2005年10月4日提交的序列号为60/723,824的美国专利申请的优先权，该美国专利申请通过引用结合于此。
技术领域
本发明总体上涉及氮化镓材料器件，更具体地，涉及氮化镓材料晶体管及与其有关的方法。
背景技术
氮化镓材料包括氮化镓(GaN)及其合金如氮化铝镓(AlGaN)、氮化铟镓(InGaN)以及氮化铝铟镓(AlInGaN)。这些材料是具有相对宽的直接带隙的半导体化合物，这种相对宽的直接带隙允许出现高能量的电子跃迁。除了别的以外，氮化镓材料具有许多吸引人的特性，包括高电子迁移率、能高效地发射蓝光以及能在高频发射信号。因此，氮化镓材料正在许多微电子应用如晶体管和光电器件中被研究。
尽管有上述吸引人的特性，关于开发基于氮化镓材料的器件还是存在许多挑战。例如，由于氮化镓材料和基板材料之间的特性差异(如晶格常数和热膨胀系数)，在特定基板上，特别是硅基板上，生长高质量的氮化镓材料可能是困难的。此外，形成满足特定应用的特性需求的氮化镓材料器件也是个挑战。
射频功率晶体管的应用可能有特别苛刻的特性需求。例如，用于无线通信(例如无线基站应用)的射频功率晶体管可能需要满足涉及输出功率、线性度、增益以及效率的特性需求。
发明内容
本发明提供了氮化镓材料晶体管及与其有关的方法。
在一个方面，本发明提供了一种用于接收输入信号并发送输出信号的器件。所述器件包括至少一个晶体管结构用以接收输入信号。所述至少一个晶体管包括形成于氮化镓材料区中的至少一个有源区。所述至少一个晶体管结构用于放大输入信号以形成输出信号。所述输出信号在被发送时具有小于或等于-10dB的RCE。
在另一个方面，本发明提供了一种用于从射频(RF)输入信号生成RF输出信号的器件。所述器件包括至少一个晶体管，所述至少一个晶体管具有形成于氮化镓材料层中的至少一个有源区。所述至少一个晶体管被设置成接收RF输入信号，并且如果存在RF输入信号，则放大RF输入信号以提供RF输出信号。所述器件包括至少一个匹配电路，所述至少一个匹配电路用于变换该器件的至少一个阻抗，使得当器件被加载了负载时，RF输出信号能够以小于或等于-10dB的RCE被发送。
在另一个方面，本发明提供了一种生成输出信号以进行无线发送的方法。所述方法包括接收包含待发送息的输入信号。所述方法还包括通过至少一个晶体管结构来放大输入信号以提供输出信号，所述晶体管结构具有形成于氮化镓材料区中的至少一个有源区。所述方法还包括发送输出信号，使得输出信号具有小于或等于-10dB的RCE。
当结合附图考虑时，本发明的其它方面、实施例以及特点将从以下的本发明的详细描述中变得明显。附图是示意性的，而不是旨在按比例被绘制。在这些图中，在不同的图中示出的每个相同的或基本相似的部件由唯一的数字或符号表示。为了清楚起见，不是在每个图中的每个部件都被标注。在图示对于本领域技术人员理解本发明不是必需的情况下，也不是本发明的每个实施例的每个部件都被示出。通过引用结合于此的所有专利申请和专利通过引用被完整地结合于此。在有冲突的情况下，以本说明书(包括限定)为准。
附图说明
图1A和1B分别图示了根据本发明的一个实施例的晶体管构造块结构的横截面图和顶视图。
图2是根据本发明的一个实施例的晶体管单位单元的俯视图。
图3是根据本发明的一个实施例的功率晶体管的俯视图。
图4是根据本发明的一个实施例的匹配网络的示图。
图5A和5B示出了分别针对系统类型G和D示出的频谱质量要求(spectrum mass requirement)。
图6示出了根据本发明的一个实施例的器件的作为温度函数的特性。
图7A-7L示出了根据在示例1中描述的根据本发明的晶体管的特性。
具体实施方式
本发明提供了氮化镓材料晶体管及与其相关的方法。晶体管可以被用于功率应用，通过放大输入信号以产生具有增大功率的输出信号。晶体管可以被设计成在(根据频率限定的)特定传输信道内发送输出信号的大部分，而使相邻通道中的传输最小化。这种能力给予晶体管良好的线性度，这种良好的线性度导致高的信号质量，并且限制了所发送数据中的错误。如在下面进一步所描述的，晶体管可以被设计成实现低RCE(相对星座误差)值和低EVM(误差矢量幅度)值(都是良好线性度的尺度)，而仍然以高漏极效率和/或高输出功率工作。晶体管也可以按照频谱掩模要求(如ETSI EN 301 201 V1.6.1(2003-02)中的要求)来工作。这些特性使晶体管能够用于RF功率应用，包括基于OFDM调制的宽带功率应用(如WiMAX、WiBRO及其它宽带功率应用)。
图1A和1B分别图示了根据本发明的一个实施例的晶体管构造块结构10的横截面图和顶视图。结构10包括氮化镓材料区12。在图示的实施例中，晶体管结构包括形成于氮化镓材料区上的源极14、漏极16以及栅极18。氮化镓材料区形成于基板20上，并且如图所示，过渡层22可以形成于基板和氮化镓材料区之间。晶体管包括钝化层24，该钝化层24保护和钝化氮化镓材料区的表面。在示出的实施例中，通孔26形成于钝化层内，栅极部分地形成在钝化层中。如下面进一步描述的，多个构造块结构10可以被组合以构造功率晶体管器件。
当结构(例如层、区)被称作是在另一个结构“上”、“之上”或“上方”时，其可以是直接地在另一个结构上，或者也可以存在插入结构(例如层、区)。“直接在”另一个结构上或与另一个结构“相接触”的结构意味着不存在插入结构。还应当理解，当结构被称作是在另一个结构“上”、“之上”、“上方”或与另一个结构“相接触”时，其可以覆盖整个结构或该结构的一部分。
应当理解，图1A和1B中所示出的晶体管结构示出了本发明的实施例，但不应被认为是限制。其它晶体管结构也在本发明的范围内，包括具有不同层、不同层布置以及不同特性的晶体管结构。
图2是根据本发明的一个实施例的晶体管单位单元30的俯视图。在该实施例中，晶体管单位单元包括10个晶体管构造块结构。如图所示，单位单元中的源极被连接到公共源极焊盘(pad)32，栅极被连接到公共栅极焊盘34，并且漏极被连接到公共漏极焊盘36。在图示的单位单元中，10个栅极被连接到栅极焊盘，6个源极被连接到源极焊盘，5个漏极被连接到栅极焊盘。
应当理解，在本发明的其它实施例中，晶体管单位单元可以包括不同数目的构造块结构和/或具有不同类型的电极和焊盘连接。
图3是根据本发明的一个实施例的功率晶体管40的俯视图。该功率晶体管包括多个并行设置的晶体管单位单元30。在图示的实施例中，所述晶体管包括18个单位单元，然而其它数目的单位单元也是可以的。来自单位单元的相应漏极焊盘36被对准以形成漏极总线42。相应的源极焊盘32被连接到源极总线43。并且，相应的栅极焊盘被连接到栅极总线44。
在一些实施例中，可以将功率晶体管40附着到封装上以形成最终封装的器件。如下面进一步描述的，也可以将其它部件(如匹配网络部件)附着到封装上。可以使用接合线来构成部件、功率晶体管以及封装(如果需要)之间的电连接。可以将单个功率晶体管附着到单个封装上。然而，应当理解，也可以将多个功率晶体管附着到单个封装上。
封装可以由本领域已知的适当封装材料构成。在一些实施例中，封装材料由金属和/或金属合金形成。例如，封装可以由涂敷有金的铜/钨合金形成。在一些情况下，封装可以至少部分地包括陶瓷材料。
在一些实施例中，可以不将晶体管40附着到封装上。代替地，可以将晶体管直接附着到电路板或热沉上。当被附着到电路板上时，其它部件也可以被附着到同一电路板上。
本发明的晶体管可以以共源配置工作。在这种配置中，源极焊盘(以及源极)被连接到地，来自源的输入信号由栅极焊盘(以及栅极)接收，并且输出信号从漏极焊盘(以及漏极)被发送到由晶体管驱动的负载。然而，晶体管也可以以其它配置工作。
晶体管通常被连接到阻抗匹配网络，除了其它功能以外，阻抗匹配网络还对阻抗进行变换。阻抗匹配网络可以包括(例如形成在输入信号源和栅极焊盘之间的)输入匹配网络和(例如形成在漏极焊盘和负载之间的)输出匹配网络。输入匹配网络被设计成将晶体管的输入阻抗变换到所需阻抗(例如变换到较大的阻抗以使任何后续外部匹配容易)。输出匹配网络被设计成将晶体管的输出阻抗变换到所需阻抗(例如变换到较大的阻抗以使任何后续外部匹配容易)。例如，经变换的输入和输出阻抗可以在1欧姆和50欧姆之间。本发明的晶体管可以有利地对于给定的RF输出功率值具有高阻抗，其可以允许使用具有简单设计的匹配网络。
匹配网络可以由任何能够变换阻抗的部件或零件组成。这样的部件包括将阻抗变换已知量的器件(例如电容器、电感器、电阻器)。因此，这些器件可以按照需要被连接以形成变换阻抗的网络。
可以在匹配网络中使用的适当电容器包括传统电容部件。适当电感器包括接合线。可以选择与接合线相关联的多个变量(例如，数目、成分、尺寸、与相邻线的接近程度)以实现所需效果。
这些部件可以被安装到与晶体管相同的实体(例如，封装、热沉或电路板)上。在一些情况下，部件可以与所安装的晶体管相分离。也可以直接在与晶体管相同的半导体基板上形成某些部件(例如电容器)。
应当理解，匹配网络可以包括其它变换阻抗的部件或零件。例如，某些晶体管零件(例如，源极和栅极接触焊盘)的尺寸可以变换阻抗，并且，因此可以被认为是匹配网络的一部分。在一些实施例中，接合线可以被连接到封装自身，其可以使得封装成为匹配网络的一部分。匹配网络也可以包括未被描述于此的其它变换阻抗的部件。
如上所述，匹配网络被设计成将阻抗变换到所需值。匹配网络也可以被设计成帮助实现所需器件性能。例如，匹配网络可以被设计成影响线性度(如RCE值)、效率、增益以及输出功率(或功率密度)。通常，可以通过以实现所需结果的方式设置部件和零件来设计匹配网络。通常，可以使用器件模拟工具和试验来测试和优化所述设计。
可以有多种适当的匹配网络设计。在图4的实施例中示出了一个适当的匹配网络。在该实施例中，输入匹配网络包括位于封装输入引线(法兰)和每个相应的栅极焊盘之间的部件的布置。如图所示，所述布置包括一下部件：电感器1、电容器1、电容器2以及电感器3。电感器1是将封装连接到第一电容器的接合线组。电感器2是连接电容器1和电容器2的接合线组。电感器3是将电容器2连接到晶体管的接合线组。电容器1-2是分离的电容器部件。
输出匹配网络包括位于每个相应的漏极焊盘和封装输出引线(法兰)之间的部件的布置。所述布置包括电感器4，所述电感器4是连接晶体管和输出引线的接合线组。
在一些实施例中，电感器1-4具有50皮亨和1000皮亨之间的电感，并且，在一些实施例中，具有75皮亨和350皮亨之间的电感。例如，在一个适当的匹配网络中，电感器1是103皮亨，电感器2是150皮亨，电感器3是300皮亨，电感器4是290皮亨。
在一些实施例中，电容器1-2具有大约5皮法到100皮法之间的电容。在一些实施例中，电容器3具有大约50皮法到1000皮法之间的电容，并且，在一些实施例中，具有大约50皮法到500皮法之间的电容。例如，在一个适当的匹配网络中，电容器1是30皮法，电容器2是25皮法，电容器3是125皮法。
如在下面进一步描述的，可以使用图4中示出的匹配网络来实现良好的性能特性，包括高的RCE值、效率以及功率密度。然而，应当理解，其它的匹配网络也是适当的。
如上所述，本发明的晶体管可以呈现出吸引人的电特性，包括良好的线性度、高的效率、高的输出功率以及高的增益。
如本领域技术人员所公知的，可以由RCE(相对星座误差)测量值来表征线性度。具体地，RCE测量值可以被用于表征宽带应用中所使用的晶体管的线性度(例如WiMAX、WiBro)。通常，RCE是发射机的调制准确度的尺度。其被确定为通过多个符号、帧及包测量的星座中的每个点的幅度误差的RMS平均值。
RCE通常以分贝(dB)来表示。本发明的晶体管可以呈现出小于或等于大约-10dB的RCE。在一些情况下，RCE可以小于或等于-13dB。在一些情况下，RCE可以小于或等于-16dB；在一些情况下，小于或等于-18.5dB；在一些情况下，小于或等于-21.5dB；在一些情况下，小于或等于-25dB；在一些情况下，小于或等于-28.5dB；并且，在一些情况下，小于或等于-31dB。其它RCE值也是可以实现的。
所需RCE值可以依赖于“突发类型”。对于给定的突发类型，本发明的晶体管可以具有小于或等于表中所述值的RCE值。这样的晶体管遵循IEEE 802.16-2004标准中定义的要求，该IEEE标准通过引用结合于此。为了实现高数据传输率同时保持最低水平的传输错误率，用户数据流按时间被切片，被随机化或被调制，并作为能量“突发”被发送。WiMAX标准允许根据需要的数据传输能力将每个突发调制成多种不同的类型，即BPSK、QPSK、16-QAM或64-QAM。通常，BPSK是用于传输的最低效率的方式，需要最低的带宽，而64-QAM是最高效率的方式，需要最大的带宽。
  突发类型   RCE规格(dB)
  BPSK(1/2)   -13
  QPSK(1/2)   -16
  QPSK(3/4)   -18.5
  16QAM(1/2)   -21.5
  16QAM(3/4)   -25
  64QAM(2/3)   -28.5
  64QAM(3/4)   -31(2.5％)
晶体管可以被设计成根据其应用而具有特定RCE值。可以通过匹配网络、工作状况以及其它设计特征(除了别的以外，例如，层的成分、栅长度、栅节距)来部分地控制RCE值。在一些情况下，可能需要大于-45dB的RCE以限制对其它特性的牺牲。然而，有利地，如下面所进一步描述的，本发明的晶体管对于许多RF功率晶体管应用可以呈现出足够低的RCE，同时还呈现出足够高的效率和输出功率。
在一些情况下，在5dB输出功率的范围内，RCE的变化小于10％。在一些情况下，在5％效率的范围内，RCE的变化小于10％。在一些情况下，在10％效率的范围内，RCE的变化小于10％。
如本领域技术人员所公知的，线性度可以由EVM测量值来表征。具体地，EVM(误差矢量幅度)测量值可以被用于表征宽带应用(例如，WiMAX、WiBro)中所使用的晶体管的线性度。EVM通常以百分数表示。例如，EVM可以小于或等于5％；在一些实施例中，小于或等于4％；在一些实施例中，小于或等于2％；以及，在一些实施例中，小于或等于1％；或者甚至小于或等于0.5％。在一些情况下，可能需要大于-0.1％的EVM以限制对其它特性的牺牲。尽管如此，但是有利地，如下面所进一步描述的，本发明的晶体管可以对于许多RF功率晶体管应用呈现出足够低的EVM，同时还呈现出足够高的效率和输出功率。
本发明的晶体管也可以遵循包括ETSI EN 301 021 V1.6.1(2003-02)中的要求的频谱掩模(spectrum mask)要求，该ETSI规范通过引用结合于此。例如，本发明的晶体管可以遵循图5A和5B中所示的分别针对系统类型G和D的频谱质量要求。
本发明的晶体管也可以遵循联邦通信委员会文件(FCC 04-258，2004年10月29日发布)中的要求，该联邦通信委员会文件通过引用结合于此。这些要求包括以下：采用数字调制以便主要用于发送视频节目的、工作在单个6MHz信道上的、具有超过-9dBW的EIRP的数字发射机的最大带外功率在6MHz信道的边缘相对于许可的平均6MHz信道功率水平被衰减至少25dB，然后在超过最近信道边缘250kHz处沿着线性斜率被衰减到至少40dB，然后在上部许可信道边缘以上3MHz处和下部许可信道边缘以下3MHz处沿着线性斜率从这个水平被衰减到至少60dB，然后在所有其它频率被衰减到至少60dB；并且，对于移动数字台，衰减因数在信道边缘不小于43+log(P)dB，且在距信道边缘5.5MHz处不小于55+log(P)dB。
在一些实施例中，在距频带边缘(从信道中心偏移6.5MHz和8.5MHz)1MHz和3MHz处测量最大带外综合功率。在10MHz BW测量信道功率，而在1MHz BW测量相邻信道功率。
效率(即漏极效率)被定义为输出功率除以漏极电压和漏极电流的乘积。本发明的晶体管可以以大于或等于20％(例如，在22％和30％之间)的效率工作。在一些实施例中，晶体管以大于或等于30％的效率工作。并且，在一些实施例中，晶体管以大于或等于40％的效率工作。高的效率可能导致牺牲其它特性如RCE和输出功率，并且因此，在一些情况下，可能需要效率小于45％。可以通过匹配网络、工作状况以及其它设计特征(除了别的以外，例如，层的成分、栅长度、栅节距)来部分地控制效率。
本发明的晶体管可以以上述RCE和EVM值在这些效率下工作。例如，晶体管可以以小于或等于-10dB的RCE以及大于或等于20％(例如，在20％和45％之间或在20％和40％之间)的效率或者大于或等于30％的效率工作。在一些情况下，晶体管可以在大于或等于20％的器件效率下以小于或等于-18.5dB的RCE工作。应当理解，本发明的晶体管可以具有其它的效率和RCE值组合，包括上升值的任意组合。
可以利用标准技术来测量输出功率。可能有用的是用功率密度来表示输出功率，功率密度是输出功率除以栅范围(gate periphery)(W/mm)。输出功率主要依赖于晶体管的尺寸。在一些情况下，在OFDM调制情况下，平均输出功率在大约0.5W和大约40W之间。
本发明的晶体管可以具有大于或等于0.1W/mm的功率密度。在一些实施例中，功率密度可以大于或等于0.5W/mm；并且，在一些实施例中，功率密度可以大于或等于1.0W/mm。在一些情况下，可能需要小于或等于10W/mm的功率密度以限制对其它特性如RCE值和效率的牺牲。通过匹配网络、工作状况以及其它设计特征(除了别的以外，例如，层的成分、栅长度、栅节距)可以部分地控制功率密度。
本发明的晶体管可以以具有上述RCE和EVM值(以及效率值)的这些功率密度工作。
本发明的晶体管也可以以对于RF功率晶体管市场(包括宽带应用)是足够的增益工作。增益被定义为输出功率除以输入功率，并且可以用单位dB来表示。本发明的晶体管可以具有大于或等于5dB的增益。在一些实施例中，增益可以大于或等于12dB(例如，在12和15之间)。在一些情况下，可能需要小于或等于18dB的增益以限制对其他特性的牺牲。
也可以使用偏置状况来控制RCE(EVM)值、效率以及输出功率。例如，已经发现，在一些情况下，工作在AB类状况下可能是优选的。如本领域技术人员所公知的，AB类工作是当晶体管以这样的方式被偏置时，电流在输入信号的51％-99％时间内流入器件。AB类处于工作在输入信号的100％的A类和工作在输入信号的50％的B类之间。可能特别优选的是工作在尽可能接近最大线性功率的深AB类。在一些实施例中，可能优选的是工作在输入信号的51％和75％之间；在一些情况下，可能优选的是工作在输入信号的51％和60％之间(例如大约55％)。
然而，应当理解，如果在本发明的一些实施例中工作(不是AB类)，当工作在其它类时，也可能实现所需的线性度。
在一些情况下，晶体管工作在高达300伏特的漏极电压。在一些情况下，漏极电压可以高达100伏特或高达50伏特(例如，12伏特、28伏特或48伏特)。适当的栅极电压可以是0伏特和-10伏特之间。
本发明的晶体管可以工作在大约500MHz和大约10GHz之间的频率范围；并且，在一些情况下，可以工作在大约2GHz和大约6GHz之间的频率范围(例如，3.3-3.8GHz；或2.3-2.7GHz；或大约5.8GHz)。应当理解，在这些实施例中，晶体管的输入和/或输出信号可以在这些频率范围内。
在一些情况下，本发明的晶体管可以有利地在相当宽的频率范围内呈现出上述特性值(即，RCE、EVM、效率、输出功率、功率密度、增益)。例如，在一些实施例中，可以在至少100MHz的带宽上呈现出上述特性值；或者，在其它实施例中，可以在至少200MHz的带宽上呈现出上述特性值。
应当理解，本发明的晶体管可以同时工作在上述RCE和EVM值，而呈现出上述功率密度、效率和增益。
在一些实施例中，器件性能不因温度变化而受到负面影响。即，本发明的器件具有好的温度稳定性。图6示出了作为对根据本发明实施例的器件进行测量而得到的温度的函数的特性。例如，在-40℃到80℃的温度范围内的增益变化可小于4dB，或者甚至小于2dB；效率改变可小于10％，或者甚至小于5％。
上述特性使得本发明的晶体管能够被用于RF功率应用。具体地，这些晶体管对于基于OFDM调制的宽带功率应用(例如，WiMAX、WiBro和其它宽带功率应用)是适当的。然而，应当理解，本发明的器件可以被用于其它应用。
再次参考图1，晶体管结构的氮化镓材料区12用作有源区。即，从源极延伸到漏极的导电通道形成在氮化镓材料区中。氮化镓材料区包括至少一个氮化镓材料层。这里所使用的用语“氮化镓材料”指的是氮化镓(GaN)以及任何其合金，除了别的以外，如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))、氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))。通常，当存在砷和/或磷时，砷和/或磷是低浓度的(即，小于百分之5重量)。在特定的优选实施例中，氮化镓材料具有高浓度的镓并且包括很小量或不包括铝和/或铟。在高镓浓度的实施例中，(x+y)的和可以小于0.4、小于0.2、小于0.1或甚至更小。在一些情况下，优选的是氮化镓材料层具有氮化镓(即x+y＝0)化合物。氮化镓材料可以被n型或p型掺杂，或者可以是本征的。共有的美国专利No.6,649,287中描述了适当的氮化镓材料，该美国专利通过引用结合于此。
在一些情况下，氮化镓材料区包括仅一个氮化镓材料层。在其它情况下，氮化镓材料区包括多于一个的氮化镓材料层。例如，氮化镓材料区可以包括多个层(12a、12b、12c)，如图所示。在特定的实施例中，可能优选的是，氮化镓材料层12b的铝浓度大于氮化镓材料层12a的铝浓度。例如，氮化镓材料层12b(参考任何上述氮化镓材料)的x值可以在0.05和1.0之间，大于氮化镓材料层12a的x值，或在0.05和0.5之间，大于氮化镓材料层12a的x值。例如层12b由Al0.26Ga0.74N形成，而层12a由GaN形成。这种铝浓度的不同可以导致在层12a、12b的分界面形成高导电区(即，2-D电子气区)。在该说明的性实施例中，层12c可以由GaN形成。
氮化镓材料区12也可以包括一个或多个不具有氮化镓材料成分的层，如其它III-V化合物或合金、氧化物层以及金属层。
氮化镓材料区有足够高的质量以便允许在其中形成器件。优选地，氮化镓材料区具有低裂缝水平和低缺陷水平。如下面进一步所描述的，过渡层22(特别是当成分上渐变时)可以减少裂缝和/或缺陷形成。在以上通过引用而结合的美国专利No.6,649,287中描述了具有低裂缝水平的氮化镓材料。在一些情况下，氮化镓材料区具有小于0.005μm/μm2的裂缝水平。在一些情况下，氮化镓材料区具有小于0.001μm/μm2的非常低的裂缝水平。在特定情况下，可能优选的是，氮化镓材料区是基本上无裂缝的，所述基本上无裂缝被定义为小于0.0001μm/μm2的裂缝水平。
在一些实施例中，可优选具有低位错密度的氮化镓材料。在2004年7月7日提交的名称为“III-Nitrid Materials Including LowDislocation Densities and Methods Associated With the Same”的序列号为No.10/886,506的共有的、共同未决的美国专利申请中描述了适当的氮化镓材料及形成所述氮化镓材料的工艺。
在特定情况下，氮化镓材料区包括具有单晶结构的一个或多个层。在一些情况下，氮化镓材料区包括具有纤锌矿型(六角形)结构的一个或多个层。
氮化镓材料区的厚度以及不同层的数目至少部分地由特定器件的要求来控制。至少，氮化镓材料区的厚度是足够的以允许形成所需结构或器件。氮化镓材料区一般具有大于0.1微米的厚度，虽然并不总是这样。在其它情况下，氮化镓材料区12具有大于0.5微米、大于0.75微米、大于1.0微米、大于2.0微米或者甚至大5.0微米的厚度。
如上所述，器件包括形成在氮化镓材料区12的表面上的钝化层24。在2003年10月17日提交的名称为“Gallium Nitride Material DevicesIncludeing an Electrode-Defining Layer and Methods of Forming TheSame”的序列号为No.10/740,376的共有的、共同未决的美国专利申请中描述了适当的钝化层(其中一些作为电极限定层)，该美国专利申请通过引用结合于此。
对于钝化层24，适当的成分包括但不限于氮化物基化合物(例如，氮化硅化合物)、氧化物基化合物(例如，氧化硅化合物)、聚酰亚胺、其它电介质材料或者这些成分的组合(例如，氧化硅和氮化硅)。在一些情况下，可能优选的是，钝化层是氮化硅化合物(例如，Si3N4)或非化学计量氮化硅化合物。
在特定的优选实施例中，基板20是硅基板。可以优选硅基板，因为它们易于得到、相对便宜并且有高的晶体质量。
在此所使用的硅基板指的是包括硅表面的任何基板。除了别的以外，适当的硅基板的示例包括完全由硅(例如，体硅晶圆)组成的基板、绝缘体上硅(SOI)基板、蓝宝石上硅基板(SOS)以及SIMOX基板。适当的硅基板也包括具有接合到另外的材料如钻石、AlN或其它多晶材料的硅晶圆的基板。可以使用具有不同结晶取向(crystallographic orientation)的硅基板。在一些情况下，优选硅(111)基板。在其他情况下，优选硅(100)基板。
应当理解，也可以使用其它类型的基板，包括蓝宝石基板、碳化硅基板、磷化铟基板、锗化硅基板、砷化镓基板、氮化镓材料基板、氮化铝基板或其它III-V化合物基板。然而，在不使用硅基板的实施例中，可能不会实现与硅基板有关的优势。
应当理解，虽然说明性的实施例包括基板，但是本发明的其它实施例也可以没有基板。在这些实施例中，可以在处理过程中去除基板。在其它实施例中，基板也可以用作氮化镓材料区。即，基板和氮化镓材料区是同一区域。
基板20可以具有任何适当的尺寸，并且其具体尺寸部分地由应用和基板类型控制。适当的直径可以包括但不限于2英寸(50mm)、4英寸(100mm)、6英寸(150mm)和8英寸(200mm)。
在一些情况下，可能优选的是，基极相对厚，如大于大约125微米(例如，在大约125微米和大约800微米之间，或在大约400微米和800微米之间)。相对厚的基板可以容易地获得、处理并且可以抵抗弯曲，在一些情况下，当使用薄基板时会出现弯曲。在其它实施例中，使用薄基板(例如，小于125微米)。虽然薄基板可能不具有与较厚基板有关的优势，但是薄基板可以有其它优势，包括方便处理和/或减少处理步骤的数目。在一些处理中，基板最初是相当厚的(例如，在大约200微米和800微米之间)，然后在随后的处理步骤中变薄(例如，小于150微米)。
在一些优选实施例中，在最终的器件或结构中，基板是基本上平坦的。基本上平坦的基板可以与有纹理的和/或其中形成有沟槽的基板(例如，如美国专利No.6,265,289中的基板)区分开。在说明性的实施例中，在基板上形成的区/层(例如，过渡层、氮化镓材料区等等)也可以是基本上平坦的。如下面进一步所描述的，这样的区/层可以在垂直(例如，非横向的)生长过程中生长出来。在一些实施例中，平坦的基板和区/层可以是有优势的，例如，会简化处理。然而应当理解，在本发明的一些实施例中，可以使用如下所述的横向生长过程。
可以在沉积氮化镓材料区12之前在基板20上形成过渡层22。过渡层可以实现以下的一个或多个：通过降低由于氮化镓材料和基板的热膨胀率的差别而引起的热应力来减少氮化镓材料区12中的裂缝形成；通过降低由于氮化镓材料和基板的晶格常数的不同而出现的晶格应力来减少氮化镓材料区中的缺陷形成；以及，通过减小基板和氮化镓材料的带隙之间的差来提高基板和氮化镓材料区之间的导电性。当利用硅基板时，由于氮化镓材料和硅之间的热膨胀率和晶格常数的巨大差别，过渡层的存在可能是特别优选的。应当理解，也可以因为各种其它原因而在基板和氮化镓材料区之间形成过渡层。在一些情况下，例如当未使用硅基板时，器件也可以不包括过渡层。
过渡层22的成分至少部分地依赖于基板的类型以及氮化镓材料区12的成分。在一些利用硅基板的实施例中，过渡层可以优选地包括成分上渐变的过渡层，这种过渡层具有在该层的至少一部分上变化的成分。例如，在2000年12月14日提交的名称为“Gallium Nitride Materials andMethods”的共有的美国专利No.6,649,287中描述了适当的成分上渐变的过渡层，该美国专利通过引用结合于此。成分上渐变的过渡层在通过降低由于氮化镓材料和基板(例如，硅)之间的热膨胀率的差别而引起的热应力以减少在氮化镓材料区中的裂缝形成方面特别有效。在一些实施例中，当成分上渐变的过渡层由氮化镓合金比如AlxInyGa(1-x-y)N、AlxGa(1-x)N或InyGa(1-y)N形成，其中0≤x≤1、0≤y≤1。在这些实施例中，合金元素(例如Ga、Al、In)中的至少一种元素的浓度通常在该层的横截面厚度的至少一部分上是变化的。例如，当过渡层具有AlxInyGa(1-x-y)N成分时，x和/或y可以变化；当过渡层具有AlxGa(1-x)N成分时，x可以变化；并且，当过渡层具有InyGa(1-y)N成分时，y可以变化。
在特定的优选实施例中，理想的是过渡层在后表面具有低的镓浓度，该低的镓浓度渐变到在前表面的高的镓浓度。已经发现这样的过渡层在减轻氮化镓材料区内的内应力方面特别有效。例如，过渡层可以具有AlxGa(1-x)N成分，其中x从过渡层的后表面到过渡层的前表面减小(例如，x从在过渡层的后表面的值1减小到在过渡层的前表面的值0)。过渡层的成分例如可以不连续地(例如，按阶地)或连续地渐变。一个不连续的渐变可以包括朝着氮化镓材料区方向进行的AlN、Al0.6Ga0.4N以及Al0.3Ga0.7N阶段。
在一些情况下，过渡层具有单晶结构。
应当理解，在一些实施例中，过渡层22在其厚度上具有恒定的(即，不变的)成分。
源极、漏极和栅极可以由任何适当的导电材料形成，比如金属(例如，Au、Ni、Pt)、金属化合物(例如，WSi、WSiN)、合金、半导体、多晶硅、氮化物或这些材料的组合。特别地，栅极的尺寸对于器件的性能可以是重要的。在说明性的实施例中，形成于钝化层中的通孔26(至少部分地)限定了栅极尺寸。因此，通过控制通孔的形状，可限定所需的栅尺寸。在以上通过引用而结合的序列号为No.10/740,376的美国专利申请中描述了适当的通孔尺寸和栅尺寸。
在一些实施例中，电极可以延伸到氮化镓材料区中。例如，当形成电极时，在后续退火步骤(例如，RTA)期间，沉积在氮化镓材料区表面上的电极材料(例如，金属)可以扩散到氮化镓材料区中。特别地，源极和漏极可以包括这些扩散到氮化镓材料区中的部分。在此所使用的这些电极仍然被认为是形成在氮化镓材料区上。
源极焊盘、栅极焊盘和漏极焊盘可以由任何适当的导电材料形成，比如金属(例如，Au、Ni、Pt)、金属化合物(例如，WSi、WSiN)、合金、半导体、多晶硅、氮化物或这些材料的组合。在一些实施例中，焊盘由与对应的电极相同的材料形成。
图1A和1B示出的器件还包括封装层36，如本领域技术人员已知的，封装层封装结构的下伏层以提供化学的和/或电的保护。封装层可以由包括氧化物或氮化物的任何适当的材料形成。
应当理解，晶体管结构可以包括其它层。例如，晶体管结构可以包括图1A和1B中没有示出的另外的特性。例如，晶体管结构可以包括直接形成在基板20的表面上的张力吸收层。在2004年6月28日提交的名称为“Gallium Nitride Materials and Methods Associated With the Same”的序列号为No.10/879,703的共有的、共同未决的美国专利申请中描述了适当的张力吸收层，该美国专利申请通过引用结合于此。在一个实施例中，可能优选的是，张力吸收层非常薄(例如，厚度在大约10埃和大约100埃之间)并且由非晶氮化硅基材料形成。
在一些实施例中，可以存在其它层(例如，中间层)。例如，在以上通过引用而结合的美国专利No.6,649,287中描述和说明了适当的中间层。在本发明的其它实施例中，可以不存在在此示出的层。在此示出的结构和器件的其它改型会被本领域技术人员所了解并且被本发明所包括。
可以利用采用传统处理技术的方法来形成本发明的结构和器件。通常，在基板上形成材料层的堆叠，该基板随后被处理(例如，切割)以形成所需的最终结构(例如，晶体管)。
例如，可以利用传统技术来形成、图案化、蚀刻以及注入图1A和1B的晶体管结构的层和区。
除了其它技术以外，例如，可以利用金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)以及氢化物气相外延(HVPE)来沉积过渡层22和氮化镓材料区12。优选的技术可以部分地依赖于层的成分。MOCVD处理可以是优选的。在以上通过引用而结合的美国专利No.6,649,287中描述了用于在硅基板之上形成过渡层(例如，成分上渐变的过渡层)和氮化镓材料区的适当的MOCVD工艺。当半导体材料区具有不同层时，在一些情况下，利用单个沉积步骤(例如，MOCVD步骤)来形成整个氮化镓材料区是优选的。当利用单个沉积步骤时，处理参数在适当的时间被适当的改变以形成不同层。在特定的优选情况下，可以用单个生长步骤来形成过渡层和氮化镓材料区。
当存在张力吸收层时，可以利用以上通过引用而结合的序列号为No.10/879,703的美国专利申请中描述的技术来形成所述张力吸收层。
可以利用任何适当的技术来沉积钝化层24。所使用的技术部分地依赖于钝化层的成分。适当的技术包括但不限于CVD、PECVD、LP-CVD、ECR-CVD、ICP-CVD、蒸发以及溅射。当钝化层是由氮化硅材料形成时，使用PECVD来沉积该层可以是优选的。
当存在通孔时，可以利用蚀刻技术在钝化层内形成通孔26。优选地使用等离子体蚀刻技术来形成尺寸可控的通孔。
可以利用已知技术如蒸发技术在氮化镓材料区上沉积源极、漏极和栅极。在电极包括两种金属的情况下，所述金属通常在相继的步骤中被沉积。可以利用传统的方法来图案化所沉积的金属层以形成电极。在一些实施例中，特别是当形成源极和漏极时，也可以使用退火步骤(例如，RTA)，在退火步骤中，所沉积的电极材料扩散到氮化镓材料区中。
在以上通过引用而结合的共有的、共同未决的序列号为No.10/740,376的美国专利申请中描述了用于形成钝化层、通孔以及电极的适当技术。
也可以利用已知的技术来沉积和图案化源极焊盘、漏极焊盘以及栅极焊盘。
在一些实施例中，可以形成隔离区，其将有源区电隔离。在以上通过引用而结合于此的2004年6月28日提交的名称为“Gallium NitrideMaterial Structures Including Isolation Regions and Methods”的序列号为No.10/879,795的、共有的、共同未决的美国专利申请中描述了用于形成绝缘区的适当工艺。
上述工艺用于形成包括所需材料层和特征的半导体晶圆。可以利用传统技术对晶圆进行进一步处理以产生所需结构。在一些方法中，晶圆可以从后面被减薄。然后可以在后面沉积金属层(例如，金)。晶圆可以被切割以形成晶体管(例如，晶片)，晶体管可以被进一步处理。当安装到封装时，晶体管可以被放置在封装中并且经受足以将晶体管焊接到封装材料上的加热步骤。在其他实施例中，利用已知技术将晶体管安装到其它实体(例如，热沉)。
应当理解，除了在此具体描述的那些方法以外，本发明还包括其它方法。同样，以上所述的方法的改型会被本领域技术人员所了解，并且在本发明的范围内。
以下示例不是限制性的，而是为了说明的目的而给出。
示例1
制造和测试了设计上类似于图1-3所示出的结构的高电子迁移率晶体管(HEMT)。所述晶体管包括形成在硅基板上的氮化镓材料区。
所述晶体管被设计成工作在3.3-3.9GHz(WiMAX应用)。使用以下测试条件(除非另外说明)：25+/-3摄氏度的壳温；单个载波OFDM波形64-QAM3/4；8个突发；20毫秒帧；15毫秒帧数据；3.5MHz信道带宽；在CCDF上0.01％概率处的峰值/平均值＝10.3dB；频率＝3400-3600MHz；Pout＝38dBm；Vdd＝28V；Idq＝750mA。
图7A-7L示出了测试的结果。图7A示出了在演示板中测量到的OFDM性能(3400&3600MHz)。图7B示出了在演示板中测量到的ETSI掩模顺从性(ETSI mask compliance)。图7C示出了在负载牵引系统中在Pout＝38dBm时测量到的OFDM性能(3300-3800MHz)。图7D示出了在3500MHz的OFDM性能对IDQ。图7E示出了在验证板中测量的在3400MHz、28V及750mA情况下关于温度的器件线性度。图7F示出了在演示板中测量的在3400MHz、28V及750mA情况下有关温度的器件增益和DE。图7G示出了在3500MHz、28V及750mA情况下的IMD3性能。图7H示出了在PIN＝0dBm、28V及750mA情况下在演示板中测量的RL和S21。图7I示出了在28V、750mA及3500MHz的情况下(对于所有功率扫描都是恒定阻抗状态)CW、脉冲CW以及PEP的功率扫描的比较。图7J示出了在28V、750mA及3500MHz情况下(对于所有扫描都是恒定阻抗状态)CW、脉冲CW以及PEP的功率扫描的比较。图7K示出了在28V、750mA及3500MHz情况下的CW功率扫描。图7L示出了基于90WPDISS及1.95℃/W的降额(derating)曲线。
该示例证明本发明的晶体管可以呈现出良好的特性，包括线性度特性。
尽管已经描述了本发明的至少一个实施例的若干方面，但是应当认识到，本领域技术人员将容易地想到各种变化、改型和改进。这些变化、改型和改进旨在成为本公开的一部分，并且旨在落入在本发明的精神和范围内。因此，前述说明书和附图仅作为示例。

Claims (41)

1.一种用于接收输入信号并发送输出信号的器件，所述器件包括：
至少一个晶体管结构，用以接收所述输入信号，所述至少一个晶体管包括形成在氮化镓材料区中的至少一个有源区，所述至少一个晶体管结构用于放大所述输入信号以形成所述输出信号，
其中所述输出信号在被发送时具有小于或等于-10dB的RCE。
2.如权利要求1所述的器件，其中所述输出信号具有小于-18.5dB的RCE。
3.如权利要求1所述的器件，其中所述输出信号在大于或等于20％的器件效率下具有小于或等于-10dB的RCE。
4.如权利要求1所述的器件，其中所述输出信号在大于或等于20％的器件效率下具有小于或等于-18.5dB的RCE。
5.如权利要求1所述的器件，其中所述输出信号在大于或等于30％的器件效率下具有小于或等于-10dB的RCE。
6.如权利要求1所述的器件，其中所述器件效率在20％和40％之间。
7.如权利要求1所述的器件，其中所述至少一个晶体管结构包括与所述至少一个有源区相关联的源极、栅极以及漏极。
8.如权利要求1所述的器件，其中所述器件具有0.1W/mm和10W/mm之间的功率密度。
9.如权利要求1所述的器件，其中所述栅极接收所述输入信号，并且经放大的信号在所述漏极被提供。
10.如权利要求1所述的器件，还包括用于变换所述器件的阻抗的至少一个匹配部件。
11.如权利要求1所述的器件，其中所述至少一个匹配部件包括用于变换所述器件的输入阻抗的输入匹配电路。
12.如权利要求1所述的器件，其中所述至少一个匹配部件包括用于变换所述器件的输出阻抗的输出匹配电路。
13.如权利要求1所述的器件，其中所述RCE在5dB输出功率范围内变化小于10％。
14.如权利要求1所述的器件，其中所述RCE在5％效率范围内变化小于10％。
15.如权利要求1所述的器件，其中所述RCE在10％效率范围内变化小于10％。
16.如权利要求1所述的器件，其中所述输入信号是OFDM调制信号。
17.如权利要求1所述的器件，其中所述至少一个晶体管结构包括多个晶体管结构。
18.如权利要求1所述的器件，其中所述至少一个晶体管结构包括硅基板，其中所述氮化镓材料区形成在所述硅基板上。
19.如权利要求1所述的器件，还包括形成在所述硅基板和所述氮化镓材料区之间的过渡层。
20.如权利要求1所述的器件，其中所述过渡层是成分上渐变的。
21.如权利要求1所述的器件，其中所述输出信号包括单个载波信号。
22.如权利要求1所述的器件，其中所述输出信号包括多个载波信号。
23.如权利要求1所述的器件，其中所述输入信号是射频信号，并且所述至少一个晶体管作为AB类放大器来工作。
24.如权利要求1所述的器件，其中所述输入信号是射频信号，并且其中电流在所述输入信号的每个射频周期的51％和99％之间流过所述至少一个晶体管。
25.如权利要求1所述的器件，其中电流在所述输入信号的每个射频周期的51％和75％之间流过所述至少一个晶体管。
26.如权利要求1所述的器件，其中电流在所述输入信号的每个射频周期的51％和60％之间流过所述至少一个晶体管。
27.如权利要求1所述的器件，其中电流在所述输入信号的每个射频周期的基本上55％流过所述至少一个晶体管。
28.如权利要求1所述的器件，其中所述器件具有小于或等于5％的EVM。
29.如权利要求1所述的器件，其中所述器件具有小于或等于1％的EVM。
30.一种用于从射频输入信号生成射频输出信号的器件，所述器件包括：
至少一个晶体管，其具有形成在氮化镓材料层中的至少一个有源区，所述至少一个晶体管被设置成接收所述射频输入信号，并且当存在所述射频输入信号时，放大所述射频输入信号以提供所述射频输出信号；以及
至少一个匹配电路，其用于变换所述器件的至少一个阻抗，使得当所述器件被加载了负载时，所述射频输出信号能够以小于或等于-10dB的RCE被发送。
31.一种生成输出信号以进行无线发送的方法，所述方法包括：
接收包含待发送信息的输入信号；
通过至少一个晶体管结构来放大所述输入信号以提供所述输出信号，所述至少一个晶体管结构具有形成在氮化镓材料区中的至少一个有源区；以及
发送所述输出信号，使得所述输出信号具有小于或等于-10dB的RCE。
32.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号具有在-10dB和-45dB之间的RCE的动作。
33.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号在大于或等于20％的器件效率下具有小于或等于-10dB的RCE的动作。
34.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号在20％和40％之间的器件效率下具有小于或等于-18.5dB的RCE的动作。
35.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号具有在5dB输出功率范围内变化小于10％的RCE的动作。
36.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号具有在5％效率范围内变化小于10％的RCE的动作。
37.如权利要求31所述的方法，其中所述发送动作包括发送所述输出信号、使得所述输出信号具有在10％效率范围内变化小于10％的RCE的动作。
38.如权利要求31所述的方法，其中所述输入信号是OFDM调制信号。
39.如权利要求31所述的方法，其中放大所述输入信号包括使所述至少一个晶体管作为AB类放大器来工作。
40.如权利要求31所述的方法，其中所述输入信号是射频信号，并且其中放大所述输入信号包括操作所述至少一个晶体管，使得电流在所述输入信号的每个射频周期的51％和99％之间流到所述至少一个晶体管中。
41.如权利要求31所述的方法，还包括通过至少一个匹配网络来变换输入阻抗和输出阻抗中的至少一个的动作。
CNA2006800412664A 2005-10-04 2006-10-04 用于宽带应用的氮化镓材料晶体管及方法 Pending CN101326642A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72382405P 2005-10-04 2005-10-04
US60/723,824 2005-10-04

Publications (1)

Publication Number Publication Date
CN101326642A true CN101326642A (zh) 2008-12-17

Family

ID=37622338

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800412664A Pending CN101326642A (zh) 2005-10-04 2006-10-04 用于宽带应用的氮化镓材料晶体管及方法

Country Status (4)

Country Link
US (1) US20070202360A1 (zh)
KR (1) KR20080072833A (zh)
CN (1) CN101326642A (zh)
WO (1) WO2007041710A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170863A (zh) * 2014-03-07 2016-11-30 美光科技公司 包含具有邻近于源极边缘的源极触点的存储器阵列的设备
CN106548928A (zh) * 2015-09-17 2017-03-29 索泰克公司 用于射频应用的结构体和制造该结构体的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111217A (ja) * 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
US8507920B2 (en) * 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
WO2014028468A2 (en) * 2012-08-13 2014-02-20 The Curators Of The University Of Missouri An optically activated linear switch for radar limiters or high power switching applications
US9666685B2 (en) * 2014-09-23 2017-05-30 National Tsing Hua University RF power transistor
US10069002B2 (en) 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843440A (en) * 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
DE69633203T2 (de) * 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP0942459B1 (en) * 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
WO1999001593A2 (en) * 1997-07-03 1999-01-14 Cbl Technologies Elimination of defects in epitaxial films
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) * 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
US6426512B1 (en) * 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US7687888B2 (en) * 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
JP4618445B2 (ja) * 2004-06-23 2011-01-26 日本電気株式会社 確率密度関数で重み付けした積分処理を用いた線形性評価方法と、それを用いた回路シミュレータ、評価装置、通信回路、およびプログラム
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170863A (zh) * 2014-03-07 2016-11-30 美光科技公司 包含具有邻近于源极边缘的源极触点的存储器阵列的设备
US10050049B2 (en) 2014-03-07 2018-08-14 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
CN106170863B (zh) * 2014-03-07 2019-07-05 美光科技公司 包含具有邻近于源极边缘的源极触点的存储器阵列的设备
US10879255B2 (en) 2014-03-07 2020-12-29 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
CN106548928A (zh) * 2015-09-17 2017-03-29 索泰克公司 用于射频应用的结构体和制造该结构体的方法
CN106548928B (zh) * 2015-09-17 2019-09-24 索泰克公司 用于射频应用的结构体和制造该结构体的方法

Also Published As

Publication number Publication date
WO2007041710A2 (en) 2007-04-12
WO2007041710A3 (en) 2007-05-24
US20070202360A1 (en) 2007-08-30
KR20080072833A (ko) 2008-08-07

Similar Documents

Publication Publication Date Title
US7135720B2 (en) Gallium nitride material transistors and methods associated with the same
CN101326642A (zh) 用于宽带应用的氮化镓材料晶体管及方法
US9978858B2 (en) Methods of manufacturing gallium nitride devices
JP5325930B2 (ja) Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
US9112010B2 (en) Nitride-based semiconductor device
US20050145851A1 (en) Gallium nitride material structures including isolation regions and methods
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
US8003975B2 (en) Semiconductor integrated circuit device and method for fabricating the same
US8358005B2 (en) Packaged gallium nitride material transistors and methods associated with the same
US20060214289A1 (en) Gallium nitride material-based monolithic microwave integrated circuits
CN116034541A (zh) 与rf功率放大器的封装上阻抗匹配网络集成的多级去耦网络
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
Shealy et al. Gallium nitride (GaN) HEMT's: progress and potential for commercial applications
Neininger et al. Advances in GaN Devices and Circuits at Higher mm-Wave Frequencies
Ueda et al. GaN transistors for power switching and millimeter-wave applications
Harrouche et al. GaN‐based HEMTs for millimeter‐wave applications
CN105047692A (zh) 用于高电子迁移率晶体管的衬底
WO2022163196A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN201532950U (zh) 一种氮化镓高电子迁移率晶体管
Harrouche et al. GaN-based HEMTs for mm-wave applications
WO2022222046A1 (zh) 半导体器件、电子设备及形成半导体器件的方法
Cheng et al. Monolithic integrated C-band low noise amplifier using AlGaN/graded-AlGaN/GaN HEMTs
Shigematsu et al. C-band GaN-HEMT power amplifier with over 300-W output power and over 50-% efficiency
Johnson et al. GaN-on-Si HEMTs: From device technology to product insertion
CN118522761A (zh) 半导体器件及其制备方法、芯片、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081217