JP3517867B2 - GaN系の半導体素子 - Google Patents

GaN系の半導体素子

Info

Publication number
JP3517867B2
JP3517867B2 JP10543298A JP10543298A JP3517867B2 JP 3517867 B2 JP3517867 B2 JP 3517867B2 JP 10543298 A JP10543298 A JP 10543298A JP 10543298 A JP10543298 A JP 10543298A JP 3517867 B2 JP3517867 B2 JP 3517867B2
Authority
JP
Japan
Prior art keywords
layer
gan
based semiconductor
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10543298A
Other languages
English (en)
Other versions
JPH11177141A (ja
Inventor
敏明 千代
静代 野杁
直樹 柴田
潤 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP10543298A priority Critical patent/JP3517867B2/ja
Priority to US09/170,128 priority patent/US6100545A/en
Publication of JPH11177141A publication Critical patent/JPH11177141A/ja
Priority to US09/525,425 priority patent/US6335217B1/en
Priority to US09/972,898 priority patent/US6589808B2/en
Application granted granted Critical
Publication of JP3517867B2 publication Critical patent/JP3517867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はGaN系の半導体
素子に関する。
【0002】
【従来の技術】GaN系の半導体は例えば青色発光素子
として利用できることが知られている。かかる発光素子
では、基板として一般的にサファイアが用いられる。
【0003】
【発明が解決しようとする課題】このサファイア製の基
板において解決すべき課題の一つとして次のものがあ
る。即ちサファイア製の基板は透明であるため、本来素
子の上面から取り出したい発光素子の光が素子下面のサ
ファイア製の基板を透過してしまう。そのため、発光素
子で発光させた光が有効に利用できない。
【0004】サファイア製の基板はまた高価である。更
には、サファイア製の基板は絶縁体であるため同一面側
に電極を形成する必要があり、半導体層の一部をエッチ
ングしなければならず、それに応じてボンディングの工
程も2倍となる。また、同一面側にn、p両電極を形成
するため、素子サイズの小型化にも制限があった、加え
て、チャージアップの問題もあった。
【0005】また、サファイア製の基板の代わりにSi
(シリコン)製の基板の使用が考えられるが、本発明者
の検討によれば、Si製の基板の上にGaN系の半導体
層を成長させることは非常に困難であった。その原因の
一つとして、SiとGaN系の半導体の熱膨張率の差が
ある。Siの線膨張係数が4.7 X 10−6/Kであ
るのに対しGaNの線膨張係数は5.59 X 10
−6/Kであり、前者が後者より小さい。従って、Ga
N系の半導体層を成長させる際に加熱をすると、Si製
の基板が伸長されGaN系の半導体層側が圧縮するよう
に素子が変形する。このとき、GaN系の半導体層内の
格子に引っ張り応力が生じ、その結果クラックの発生す
るおそれがある。また、クラックが生じないまでも格子
に歪みが生じる。従って、GaN系の半導体素子がその
本来の機能を発揮できなくなる。
【0006】この発明はこのような課題に鑑みて、新規
な構成のGaN系の半導体素子を提供することを目的と
する。この発明の他の目的はGaN系の半導体素子の中
間体となる新規な構成の積層体を提供することにある。
【0007】
【課題を解決するための手段】そこで、本発明者らはG
aN系の半導体層を成長させるのに適した新規な基板を
見いだすべく鋭意検討した。その結果、特願平9−29
3465号(出願人整理番号970152/代理人整理
番号P0060)において、以下の事項に想到し、これ
を開示した。即ち、基板の上にGaN系の半導体をヘテ
ロエピタキシャル成長させるには、基板は下記の要件
〜のうちの少なくとも2つを満足する必要があると考
るに至った。 GaN系の半導体と基板との密着性が良好なこと GaN系の半導体の熱膨張係数と基板の熱膨張係数
とが近いこと 基板の弾性率が低いこと 基板の結晶構造がGaN系の半導体と同じであるこ
と |基板の格子定数−GaN系の半導体の格子定数|
/GaN系の半導体の格子定数 ≦ 0.05である
(即ち、基板の格子定数とGaN系の半導体層の格子定
数との差が±5%以下である)こと、 勿論、好ましくは上記の要件のうちの少なくとも3つ、
更に好ましくは上記要件のうち少なくとも4つ、そし
て、最も好ましくは、5つの要件の全てを満足する。
【0008】このような条件を満足する材料として、既
述の先の出願特願平9−293465号ではいくつかの
金属材料に注目している。その中の一つとしてTiが開
示されている。また、当該先の出願によれば基板は少な
くともその表面、即ちGaN系の半導体層に接する面に
おいて上記の要件を満足しておればよい。従って、基板
の基体部分を任意の材料で形成して基板の表面部分を上
記の要件を満足する材料で形成することもできる。サフ
ァイア製の基板の場合と同様に、半導体層と基板との間
にAlNやGaNのようなAlInGa1−a−b
N(a=0、b=0、a=b=0を含む)からなるバッ
ファ層を介在させることができる。
【0009】一方、特願平9−293463号(出願人
整理番号970136/代理人整理番号P0057)に
よれば、Si製の基板とGaN系の半導体層との間に応
力緩衝用の為のバッファ層が介在される構成の半導体素
子が開示されている。この応力緩衝用バッファ層を構成
する材料として当該先の出願特願平9−293465号
ではいくつかの金属材料に注目しているが、その中の一
つとしてTiが開示されている。即ち、Si製の基板上
にTi層が形成され、その上にGaN系の半導体層が形
成される構成の半導体素子が開示されている。
【0010】この発明は、上記2つの先の出願で開示し
た事項に基づいてなされた。そしてそれを更に改良及び
発展させたものである。即ち、この発明の第1の局面は
つぎのとおりである。GaN系の半導体層と、該半導体
層に対向する面がTi製とされた基板と、を備えてなる
GaN系の半導体素子。
【0011】このように構成された半導体素子によれ
ば、GaN系の半導体層が発光素子構造を採る場合、こ
の基板自体が反射層の役目をする。従って、素子で発光
された光を有効に利用できる。よって、透明なサファイ
ア製の基板を用いた発光素子若しくは受光素子で必要と
されていた別個の反射層の形成が不要となる。また、G
aAsのように光を吸収する材料で基板を形成した場合
における当該基板の除去作業が不要になる。
【0012】(GaN系の半導体層について) GaN系の半導体とは III 族窒化物半導体であって、
一般的にはAlGaIn1−X−YN(0≦X≦
1、0≦Y≦1、0≦X+Y≦1)で表される。また、
任意のドーパントを含むものであっても良い。発光素子
及び受光素子では、周知のように、発光層が異なる導電
型の半導体層(クラッド層)で挟まれる構成であり、発
光層には超格子構造やダブルヘテロ構造等が採用され
る。FET構造に代表される電子デバイスをGaN系の
半導体で形成することもできる。GaN系の半導体層は
周知の有機金属化合物気相成長法(以下、「MOCVD
法」という。)により形成される。また、周知の分子線
結晶成長法(MBE法)によっても形成することができ
る。
【0013】(基板について) 基板はその表面、即ちGaN系の半導体層に対向する面
がTiで形成されておればよい。従って、基板の表面層
のみをTi製として下側の層(基体層)を他の任意の材
料で形成することができる。また、基板の基体層を低純
度若しくは不純物を含んだTi材料若しくはTi合金で
形成しておき、表面層を高純度のTiで形成することも
できる。なお、GaN系の半導体層に対向する面は単結
晶Ti製とすることが好ましい。また、結晶構造が実質
的に維持されている条件の下で、TiをTi合金に代え
ることもできる。
【0014】基板は全体として導電性を有することが好
ましい。基板を導電性とすれば、基板に電極を接続し、
基板側よりGaN系の半導体層に通電することが可能に
なる。従って、GaN系の半導体層で発光素子又は受光
素子を構成するとき必要とされた当該半導体層に対する
複雑なエッチングが不要になる。図21の例で言えば、
nクラッド層が基板を介して外部に電気的に接続可能と
なる。一方、従来のサファイア製の基板の場合は、これ
が絶縁性であったため発光層及びpクラッド層をエッチ
ングしてnクラッド層を露出し、これを外部と電気的に
接続させる必要があったが、本願では基板から半導体層
へ通電可能となったので、外部電源に対するボンディン
グも容易になる。更には、アースをとればチャージアッ
プの問題も容易に解決される。
【0015】このように基板に導電性を与えるために
は、基板の基体層をCr、Hf、Nb、Re、Ta、T
i、V、Zr及びYなどの導電性の金属、Si、GaA
s、InP、GaP、ZnO並びにZnSe等で形成す
る。かかる基体層に対し、プラズマCVD、熱CVD、
光CVD等のCVD(Chemical Vapour
Deposition)、スパッタ、蒸着等の(Ph
ysical Vapour Deposition)
等の方法でTi層が形成される。
【0016】
【発明の実施の形態】この発明の一の実施の形態によれ
ば、基板の基体層としてサファイアを採用し、当該サフ
ァイア基体層の表面に単結晶Ti層が蒸着される。図1
はTi単結晶の結晶性の膜厚依存性を示す。図1の結果
を得たときのTi層の形成条件は次の通りである。 蒸着速度:0.5nm/s 蒸着温度:150℃ 膜厚:測定対象 なお、図1の縦軸の強度はTi層に対してφ(PHI)
スキャンを実行したとき得られた6本のピークの平均強
度(相対値)である。縦軸の強度が大きいほど結晶性が
良い。GaN系の半導体層の結晶性を向上するためには
その土台となるTi層にも高い結晶性が要求されること
は言うまでもない。なお、Ti単結晶に対するφ(PH
I)スキャンでは、サンプルを360度回転させたとき
に六方晶の(1 0 1- 2)面に対応する6つのピーク
が得られる。このようにφ(PHI)スキャンで6本の
ピークが観測されたTi層は単結晶であるか又は単結晶
に近いと考えられる。φ(PHI)スキャンについては
Journal of Electronic Materials, Vol. 25, No. 11,
pp. 1740-1747, 1996 を参照されたい。
【0017】また、図1の結果を得るに当たってTi層
を形成する前に下記の前処理を行う。他の図に示す結果
を得たときも同様である。チャンバ内へサファイア基体
層をセットし、工業的に汎用される真空ポンプで3×1
−5Torrまで真空引きしその後窒素ガスでチャン
バ内を充満する。この作業を3回繰り返す。これは、チ
ャンバ内の酸素を減らしTiが酸化されるのを未然に防
止するためである。従って、チャンバ内の酸素を充分に
排出できれば他の方法を採ることも可能である。なお、
本発明者らの検討によれば、現在工業的に汎用される蒸
着装置に付設の真空装置の能力では真空度に限度(通
常:〜10−7Torr)があるので、かかる窒素パー
ジを繰り返すことが不可欠であった。勿論、窒素ガスの
代わりに他の不活性ガスを用いることができる。次に、
窒素ガスを拡散ポンプで8×10−7Torrまで真空
引きする。
【0018】かかる前処理の終了後、基体層をランプヒ
ータで所定の温度に加熱するとともに、Tiのバルクに
電子ビームを照射してこれを融解し、サファイア基体層
上に単結晶Ti層を蒸着させた。
【0019】φ(PHI)スキャンはフィリップス社製
の4軸型単結晶回折計(製品名: X-pert )により行っ
た(以下のφ(PHI)スキャンについても同じ。)。
図2にφ(PHI)スキャンの結果(Ti層:300n
mのとき)の一例を示す。図2に現れたTiの(1 0
1- 2)面に対応する6つのピークの強度(相対値)の
平均が図1の縦軸の値となる。
【0020】図1の結果より、Ti以外の材料製の基体
層の表面に形成されるTi層の膜厚は1000〜150
00オングストローム(100〜1500nm)とする
ことが好ましい。Ti層の膜厚が100nm未満である
と充分な結晶性を得られず、また1500nmを越えて
Ti層を厚くする必要はない。成膜のために時間を要す
るだけであるからである。成膜の時間に制約のない場合
は上限を設ける必要はない。また、この程度の膜厚のT
i層を設けることにより、GaN系の半導体層で発光し
た光のうち基板側へ放出されたものは当該Ti層で反射
され、基板を透過することがない。従って、GaN系の
半導体層で生じた光の実質的に全部が素子の表面から取
り出されることとなり、当該光の有効利用が達成され
る。更に好ましくは、Ti層の膜厚を2000〜100
00オングストローム(200〜1000nm)とす
る。
【0021】図3はサファイア基体層上におけるTi蒸
着膜結晶性の蒸着速度依存性を示す。図の縦軸はφ(P
HI)スキャンにより得たピークの平均強度(相対値)
である。なお、図3の結果を得たときのTi層の形成条
件は次の通りであった。 蒸着速度:測定対象 蒸着温度:150℃ 膜厚:300nm
【0022】図3の結果より、Ti層の蒸着速度は0.
5nm/s以上とすることが好ましいことがわかる。な
お、Tiの蒸着速度を2nm/s以上とすることは現実
的でない。表面モフォロジーの劣化が見られるからであ
る。
【0023】図4はサファイア基体層上におけるTi蒸
着膜結晶性の蒸着温度(蒸着時の基体層温度)依存性を
示す。図の縦軸はφ(PHI)スキャンにより得たピー
クの平均強度(相対値)である。なお、図4の結果を得
たときのTi層の形成条件は次の通りであった。 蒸着速度:0.5nm/s 蒸着温度:測定対象 膜厚:300nm
【0024】図4の結果より、サファイア基体層を特に
加熱しない、いわゆる室温状態から350℃の間で充分
な結晶性が得られることが予想される。更に好ましくは
25〜250℃であり、更に更に好ましくは150〜2
50℃である。なお、本発明者らの検討によれば、蒸着
温度は130〜170℃とすることが好ましいことがわ
かった。更に好ましくはほぼ150℃である。170℃
より高い温度にするとTiのc軸配向性が低下おそれが
あるからである。
【0025】図5はサファイア基体層上におけるTi蒸
着膜結晶性の熱処理温度依存性を示す。図5の結果を得
たときのTi層の形成条件は次の通りであった。 蒸着速度:0.5nm/s 蒸着温度:150℃ 膜厚:300nm このようにして得られたTi/サファイアを熱処理炉に
おいて横軸に示すそれぞれの温度まで加熱(5分間)し
たときのものである。縦軸は図1と同様にφ(PHI)
スキャンにより得たピークの平均強度(相対値)であ
る。
【0026】図5の結果より、Ti層に750℃を越え
る温度を加えるとその結晶性が低下することがわかる。
換言すれば、Ti層の上に少なくとも一つのGaN系の
半導体層を成長させるまではTi層を750℃以下に保
持しておくことが好ましい。当該第1のGaN系の半導
体層の形成後はこの上に第2のGaN系の半導体層を形
成することができるので、第1のGaN系の半導体層の
結晶性が保持される温度が臨界温度となる。この臨界温
度においてTi層の結晶性が低下しても、第1のGaN
系の半導体層の結晶性が維持されている限り、第2のG
aN系の半導体層の結晶性に影響が出ないからである。
図5の結果より、Ti層の上に少なくとも一つのGaN
系の半導体層を成長させるまではTi層を600℃以下
に保持しておくことが更に好ましい。
【0027】図6はサファイア基体層上に形成されたT
i層の上に更にAlN製のバッファ層を形成し、その上
に成長されたGaN層の結晶性を評価するための2θ−
ω(2θ:20−100度)スキャンの結果を示す。こ
の2θ−ωスキャンもフィリップス社製の4軸型単結晶
回折計(製品名: X-pert )により行った(以下の2θ
−ωスキャンの測定結果も同じ。)。図6の結果を得た
ときのTi層の形成条件は次の通りであった。 蒸着速度:0.5nm/s 蒸着温度:150℃ 膜厚:300nm なお、以下の測定結果についても同じ条件でTi層を形
成した。
【0028】また、AlN製のバッファ層を形成する前
に真空中(3×10−5Torr)でTi/サファイア
を600℃で5分間加熱した(真空クリーニング)。A
lN製のバッファ層は下記の条件でMOCVD法により
形成した。 反応容器内圧力 : 常圧 温度 : 400℃ 材料ガス1 : アンモニア 材料ガス2 : TMA キャリアガス :
【0029】GaN層は下記の条件でMOCVD法によ
り形成した。 反応容器内圧力 : 常圧 温度 : 1000℃ 材料ガス1 : アンモニア 材料ガス2 : TMG キャリアガス : なお、以下の例においてGaN層の形成条件は上記と同
一である。
【0030】図7は図6と同じ試料についてφ(PH
I)スキャンを行ったときの結果である。図6及び図7
の結果から、Ti/サファイア上に、AlNバッファ層
を介して、成長されたGaNは好ましい結晶性を有する
ことがわかる。従って、かかるAlN/Ti/サファイ
ア上にGaN系の半導体層を成長させれば、この半導体
層によって充分機能し得る発光素子等の半導体素子を形
成することができる。
【0031】図8はサファイア基体層上に形成されたT
i層の上に更にAlGaN製のバッファ層を形成し、そ
の上に成長されたGaN層の結晶性を評価するための2
θ−ω(2θ:20−100度)スキャンの結果を示
す。なお、AlGaN製のバッファ層を形成する前に真
空中(3×10−5Torr)でTi/サファイアを6
00℃で5分間加熱した(真空クリーニング)。AlG
aN製のバッファ層は下記の条件でMOCVD法により
形成した。 チャンバ内圧力 : 常圧 温度 : 300℃ 材料ガス1 : アンモニア 材料ガス2 : TMA 材料ガス3 : TMG キャリアガス :
【0032】GaN層は図6及び図7の場合と同一の条
件でMOCVD法により形成した。図9は図8と同じ試
料についてφ(PHI)スキャンを行ったときの結果で
ある。図9及び図8の結果から、Ti/サファイア上
に、AlGaNバッファ層を介して、成長されたGaN
は好ましい結晶性を有することがわかる。図6及び図7
との比較から、バッファ層をAlGaN製とするとその
上に形成されるGaN層の結晶性がより良くなることが
わかる。
【0033】図10はTi/サファイア上に、AlGa
Nバッファ層を介して、成長されたGaNの結晶性を評
価するロッキングカーブである。当該ロッキングカーブ
の結果から、当業者であれば、このGaNが発光素子を
構成する半導体層として充分な特性を持つことがわか
る。
【0034】図11はAlGaN製のバッファ層の成長
温度とGaN結晶性との関係を示す。図の縦軸は図9と
同様にして得られたφ(PHI)スキャンの6本のピー
ク強度の平均値(相対値)である。なお、Ti層の形成
条件は既述のとおりである。このTi層に対するクリー
ニングはチャンバ内を真空(3×10−5Torr)に
して600℃、5分間行った。AlGaN製のバッファ
層のMOCVDの条件は次の通りであった。 チャンバ内圧力 : 常圧 温度 : 測定対象 材料ガス1 : アンモニア 材料ガス2 : TMA 材料ガス3 : TMG キャリアガス : キャリアガス流量比(TMG/(TMG+TMA)): 0.625
【0035】図11の結果から、AlGaN製のバッフ
ァ層の成長温度は250〜350℃とすることが好まし
い。更に好ましくは280〜330℃である。更に更に
好ましくはほぼ300℃である。
【0036】図12はAlGaN製のバッファ層を形成
する際のTMGとTMAのキャリアガス流量比とGaN
結晶性との関係を示す。図の縦軸は図9と同様にして得
られたφ(PHI)スキャンの6本のピーク強度の平均
値(相対値)である。なお、Ti層の形成条件は既述の
とおりである。このTi層に対するクリーニングはチャ
ンバ内を真空(3×10−5Torr)にして600
℃、5分間行った。AlGaN製のバッファ層のMOC
VDの条件は次の通りであった。 チャンバ内圧力 : 常圧 温度 : 300℃ 材料ガス1 : アンモニア 材料ガス2 : TMA 材料ガス3 : TMG キャリアガス : キャリアガス流量比(TMG/(TMG+TMA)): 測定対象 GaN層の形成条件は既述のとおりである。
【0037】図12の結果からキャリアガスの流量比は
TMG/(TMG+TMA)=0.4〜0.8とするこ
とが好ましいことがわかる。従って、反応容器内に供給
される材料ガスのモル比でいうと、TMG/(TMG+
TMA)=0.53〜0.87とすることが好ましい。
更に好ましくは、同流量比0.5〜0.7(同モル比=
0.63〜0.80)である。更に更に好ましくは同流
量比0.60〜0.65である。今のところ、同流量比
=0.625(同モル比=0.737)が最も好ましい
と考えられる。
【0038】本発明者らの検討によれば、図12の結果
を得たときの条件においてキャリアガス流量比をTMG
/(TMG+TMA)=0.625とすると、バッファ
層の組成はAl0.9Ga0.1Nであった。Al
1−aN製のバッファ層においてAlの組成比aは
0.85〜0.95とすることが好ましい。
【0039】図13はTi/サファイアのクリーニング
温度とGaNの結晶性との関係を示す。図の縦軸は図9
と同様にして得られたφ(PHI)スキャンの6本のピ
ーク強度の平均値(相対値)である。なお、Ti層の形
成条件は既述のとおりである。AlGaNバッファ層及
びGaN層の形成条件は図8の場合と同一である。尚、
図中黒塗り三角で示すクリーニングの結果はサファイア
基体層上にTiを蒸着させた基板をMOCVDチャンバ
内で真空(真空度:3×10−5Torr)にして、ラ
ンプヒータで基板を所望の温度まで加熱し、その温度で
5分間維持し、その後放冷したときのものである。一
方、図中の白抜き三角(△)で示すクリーニングの結果
はサファイア基体層上にTiを蒸着させた基板をMOC
VDチャンバへ水素を供給し(チャンバ内:1気圧)、
ランプヒータで基板を所望の温度まで加熱し、その温度
で5分間維持し、その後放冷したときのものである。
【0040】図13の結果から、サファイア基体層上に
Ti層を蒸着した後、バッファ層を形成する前に、Ti
層を真空中で加熱してクリーニングすると結晶性の高い
GaN層の得られることがわかる。クリーニングの温度
は500〜750℃とすることが好ましい。更に好まし
くは550〜700℃である。更に更に好ましくは60
0〜650℃である。クリーニングを行うときの真空度
は特に限定されないが、Ti層から不純物を除去する見
地から、できる限り高い真空度を達成することが好まし
い。
【0041】以上の結果はサファイア基体層とTi層と
の組み合わせに関するものであるが、Si及びその他の
材料製の基体層上にTi層を形成した場合についても同
様のことがいえると考えられる。
【0042】図14は基体層のSi(111)面上に蒸
着したTi結晶性のウエハ洗浄依存性を示す。但し、T
i層の蒸着条件は次のとおりである(サファイア基体層
のときと同じ)。 蒸着速度:0.5nm/s 蒸着温度:150℃ 膜厚:300nm Si基体層に対して、サファイア基体層の場合と同様に
して窒素パージによりチャンバ内から実質的に酸素を除
去し、その(111)面にTi層を蒸着したときの結果
を図14の実線で示す。なお、図14はTi層の(1
0 1- 2)面に対するφ(PHI)スキャンの結果を示
している。一方、図14の破線は窒素パージの前に予め
バッファードフッ酸でSi基体層を10秒間洗浄したと
きのものである。図15は図14の試料のTi層の(1
1 2- 2)面に対するφ(PHI)スキャンの結果を
示している。
【0043】図14及び図15の結果より、予めバッフ
ァードフッ酸で洗浄したSi基体層の上に蒸着されたT
i層は良い結晶性を持つが、当該酸洗浄の省略されたS
i基体層上に蒸着されたTi層の結晶性は非常に悪いこ
とがわかる。
【0044】図16は図14のものと同様にSi基体層
の(100)面上に蒸着したTi層の(1 0 1- 2)
面に対するφ(PHI)スキャンの結果を示す。図17
は同じくSi基体層の(100)面上に蒸着したTi層
の(1 1 2-2)面に対するφ(PHI)スキャンの結
果を示す。
【0045】図16及び図17の結果から、Si基体層
の(100)面上に蒸着したTi層は、酸洗浄の有無に
拘わらず、その結晶性が非常に悪いことがわかる。以
上、図14〜17の結果より、Si基体層の上に単結晶
のTi層を形成するにはSi基体層の(111)面上に
Tiを蒸着させること及びSi基体層を予めバッファー
ドフッ酸やフッ酸等で酸洗浄することが必要である。
【0046】
【実施例】次に、この発明の第1の実施例の説明をす
る。この実施例は発光ダイオード10であり、その構成
を図18に示す。
【0047】各半導体層のスペックは次の通りである。 層 : 組成:ドーパント (膜厚) pクラッド層 6 : p−GaN : Mg ( 0.3 μ m ) 発光層 5 : 超格子構造 量子井戸層 : In0.15Ga0.85N ( 3.5nm) バリア層 : GaN ( 3.5nm ) 量子井戸層とバリア層の繰り返し数: 1 〜 10 nクラッド層 4 : n−GaN:Si ( 4 μ m ) バッファ層 3 : Al0.9Ga0.1N ( 15nm ) Ti層 2 : Ti単結晶 ( 300nm ) 基体層 1 : サファイア ( 300 μ m )
【0048】nクラッド層4は発光層5側の低電子濃度
層とバッファ層3側の高電子濃度n層とからなる
2層構造とすることができる。発光層5は超格子構造の
ものに限定されず、シングルへテロ型、ダブルへテロ型
及びホモ接合型のものなどを用いることができる。発光
層5とpクラッド層6との間にマグネシウム等のアクセ
プタをドープしたバンドギャップの広いAlIn
1−X−YN( X=0,Y=0,X=Y=0 を含む)層を介在さ
せることができる。これは発光層5中に注入された電子
がpクラッド層6に拡散するのを防止するためである。
pクラッド層6を発光層5側の低ホール濃度p層と電
極7側の高ホール濃度p層とからなる2層構造とする
ことができる。
【0049】上記において、バッファ層3までの形成方
法は図10の結果を得たときと同様である。
【0050】各GaN系の半導体層は周知のMOCVD
法により形成される。この成長法においては、アンモニ
アガスと III 族元素のアルキル化合物ガス、例えばト
リメチルガリウム(TMG ) 、トリメチルアルミニウ
ム(TMA)やトリメチルインジウム(TMI)とを適
当な温度に加熱された基板上に供給して熱分解反応さ
せ、もって所望の結晶を基板の上に成長させる。
【0051】透光性電極7は金を含む薄膜であり、pク
ラッド層6の上面の実質的な全面を覆って積層される。
p電極8も金を含む材料で構成されており、蒸着により
透光性電極7の上に形成される。n電極9がnクラッド
層4に蒸着される。
【0052】(第2実施例) 図19にこの発明の第2の実施例の半導体素子を示す。
この実施例の半導体素子は発光ダイオード20であり、
図18に示した第1の実施例の発光ダイオード10と同
一の部分には同一の符号を付してその説明を省略する。
即ち、この実施例の発光ダイオード20はバッファ層2
3をAlN製としたものである。
【0053】(第3実施例) 図20にこの発明の第3の実施例の半導体素子を示す。
この実施例の半導体素子は発光ダイオード30であり、
図18に示した第1の実施例の発光ダイオード10と同
一の部分には同一の符号を付してその説明を省略する。
即ち、この実施例の発光ダイオード30はバッファ層が
省略されているものである。この場合、nクラッド層は
MBE法により形成する。
【0054】(第4実施例) 図21にこの発明の第4の実施例の半導体素子を示す。
この実施例の半導体素子は発光ダイオード40である。
各半導体層のスペックは次の通りである。 層 : 組成:ドーパント (膜厚) pクラッド層 46 : p−GaN : Mg ( 0.3 μ m ) 発光層 45 : 超格子構造 量子井戸層 : In0.15Ga0.85N ( 3.5nm) バリア層 : GaN ( 3.5nm ) 量子井戸層とバリア層の繰り返し数: 1 〜 10 nクラッド層 44 : n−GaN:Si ( 4 μ m ) バッファ層 43 : Al0.9Ga0.1N ( 15nm ) Ti層 42 : Ti単結晶 ( 300nm ) 基体層 41 : Si(111)面 ( 300 μ m )
【0055】AlGaN製のバッファ層43は、第2実
施例と同様に、AlN製のものに置換することができ
る。また、第3実施例と同様にバッファ層43を省略す
ることもできる。GaN系の半導体層44〜46は、第
1の実施例で説明したように、他の構成の層にそれぞれ
置換することができる。また、それぞれの形成方法も第
1の実施例と同様である。但し、バッファ層を省略した
ときは、Ti層に隣接するGaN系の半導体層をMBE
法で形成する。
【0056】上記において、Ti層42の形成方法は図
14の破線の結果を得たときと同様である。AlGaN
製のバッファ層43は第1の実施例と同様にして形成さ
れた。
【0057】透光性電極47は金を含む薄膜であり、p
クラッド層46の上面の実質的な全面を覆って積層され
る。p電極48も金を含む材料で構成されており、蒸着
により透光性電極7の上に形成される。基体層41はそ
のままのn電極として利用できる。
【0058】図22に第4実施例の変形態様を示す。な
お、図21と同一の層には同一の符号を付してその説明
を省略する。図22に示すように、バッファ層43の上
にpクラッド層46、発光層45及びnクラッド層44
を順に成長させて発光素子50を構成することもでき
る。この素子50の場合、抵抗値の低いnクラッド層4
4が最上面となるのでここの透光性電極(図21の符号
47参照)を省略することが可能となる。図の符号58
はn電極である。基体層41はそのままp電極として利
用できる。
【0059】このように構成された第4実施例の半導体
素子では、先の出願である特願平9−293463号に
記載の通りTi層が応力緩衝用のバッファ層となるの
で、Si基体層とGaN系の半導体層との熱膨張率の差
に起因するクラックはGaN系の半導体層に殆ど入らな
くなる。
【0060】なお、本発明が適用される素子は上記の発
光ダイオードに限定されるものではなく、受光ダイオー
ド、レーザダイオード等の光素子の他、FET構造の電
子デバイスにも適用できる。また、これらの素子の中間
体としての積層体にも本発明は適用されるものである。
【0061】この発明は上記発明の実施の形態及び実施
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で当業者が想到し得る種々の変形態
様を包含する。
【0062】以下、次の事項を開示する。 (80) サファイア基体層を準備し、実質的に酸素が
除去された環境のもとで該サファイア基体層へTiを蒸
着あるいはスパッタすることを特徴とするサファイア基
体層の上に実質的に単結晶のTi層を形成する方法。 (81) 前記Ti層の成膜速度が0.5nm/s以上
である、ことを特徴とする、(80)に記載の方法。 (82) 前記Ti層の成膜温度は室温〜250℃であ
る、ことを特徴とする、(80)に記載の方法。
【0063】(83) 前記Ti層の成膜温度はほぼ1
50℃である、ことを特徴とする(80)に記載の方
法。 (84) 前記Ti層層の膜厚を100〜1500nm
とする、ことを特徴とする(80)〜(83)のいずれ
かに記載の方法。 (85) 前記Ti層の膜厚を200〜1000nmと
する、ことを特徴とする(80)〜(83)のいずれか
に記載の方法。
【0064】(86) 前記酸素が除去された環境は、
蒸着装置のチャンバ内を真空引きした後、該チャンバ内
へ不活性ガスを充満させる工程を1回もしくは複数回行
い、その後、前記チャンバ内を真空引きすることにより
行う、ことを特徴とする(80)〜(85)のいずれか
に記載の方法。
【0065】(90) Si基体層を準備し、該Si基
体層を酸洗浄し、実質的に酸素が除去された環境の下で
該基体層のSi(111)面にTiを成膜することを特
徴とするSi基体層上に実質的に単結晶のTi層を形成
する方法。 (91) 前記酸洗浄はフッ酸若しくはバッファードフ
ッ酸を含む液により行われる、ことを特徴とする(9
0)に記載の方法。 (92) 前記Ti層の成膜速度が0.5nm/s以上
である、ことを特徴とする、(90)若しくは(91)
に記載の方法。
【0066】(93) 前記Ti層の成膜温度は室温〜
250℃である、ことを特徴とする(90)若しくは
(91)に記載の方法。 (94) 前記Ti層の成膜温度はほぼ150℃であ
る、ことを特徴とする(90)若しくは(91)に記載
の方法。 (95) 前記Ti層の膜厚を100〜1500nmと
する、ことを特徴とする(90)〜(94)のいずれか
に記載の方法。
【0067】(96) 前記Ti層の膜厚を200〜1
000nmとする、ことを特徴とする(90)〜(9
4)のいずれかに記載の方法。 (97) 前記酸素が除去された環境は、蒸着装置のチ
ャンバ内を真空引きした後、該チャンバ内へ不活性ガス
を充満させる工程を1回もしくは複数回行い、その後、
前記チャンバ内を真空引きすることにより行う、ことを
特徴とする(90)〜(96)のいずれかに記載の方
法。
【0068】(100) Ti単結晶面上にGaN系の
半導体層を形成する前に、前記Ti単結晶面を減圧下で
加熱することを特徴とするGaN系の半導体層の成長方
法。 (101) 前記加熱温度は500〜750℃である、
ことを特徴とする(100)に記載の方法。 (102) 前記加熱温度は550〜700℃である、
ことを特徴とする(100)に記載の方法。 (103) 前記加熱温度は600〜650℃である、
ことを特徴とする(100)に記載の方法。
【図面の簡単な説明】
【図1】図1はサファイア基体層上に蒸着されたTi層
の結晶性の膜厚依存性を示すグラフ図である。
【図2】図2はサファイア基体層上に蒸着されたTi層
のφ(PHI)スキャンの結果を示すチャート図であ
る。
【図3】図3はサファイア基体層上に蒸着されたTi層
の結晶性の蒸着速度依存性を示すグラフ図である。
【図4】図4はサファイア基体層上に蒸着されたTi層
の結晶性の蒸着温度依存性を示すグラフ図である。
【図5】図5はサファイア基体層上に蒸着されたTi層
を熱処理したときのTi層の結晶性と当該熱処理温度と
の関係を示すグラフ図である。
【図6】サファイア基体層上に形成されたTi層の上に
更にAlN製のバッファ層を形成し、その上に成長され
たGaN層の結晶性を評価するための2θ−ωスキャン
の結果を示すチャート図である。
【図7】図7は図6と同じ試料についてφ(PHI)ス
キャンを行ったときの結果を示すチャート図である。
【図8】図8はサファイア基体層上に形成されたTi層
の上に更にAlGaN製のバッファ層を形成し、その上
に成長されたGaN層の結晶性を評価するための2θ−
ωスキャンの結果を示すチャート図である。
【図9】図9は図8と同じ試料についてφ(PHI)ス
キャンを行ったときの結果を示すチャート図である。
【図10】図10はTi/サファイア上に、AlGaN
バッファ層を介して、成長されたGaNの結晶性を評価
するロッキングカーブを示すチャート図である。
【図11】図11はAlGaN製のバッファ層の成長温
度とGaN結晶性との関係を示すグラフ図である。
【図12】図12はAlGaN製のバッファ層を形成す
る際のTMGとTMAのキャリアガス流量比とGaN結
晶性との関係を示すグラフ図である。
【図13】図13はTi/サファイアのクリーニング温
度とGaNの結晶性との関係を示すグラフ図である。
【図14】図14は基体層のSi(111)面上に蒸着
したTi層の(1 0 1- 2)面に対するφ(PHI)
スキャンの結果を示すチャート図である。
【図15】図15は図14の試料のTi層の(1 1 2-
2)面に対するφ(PHI)スキャンの結果を示すチ
ャート図である。
【図16】図16は基体層のSi(100)面上に蒸着
したTi層の(1 0 1- 2)面に対するφ(PHI)
スキャンの結果を示すチャート図である。
【図17】図17は図16の試料のTi層の(1 1 2-
2)面に対するφ(PHI)スキャンの結果を示すチ
ャート図である。
【図18】図18はこの発明の第1実施例の半導体素子
の構成を示す断面図である。
【図19】図19はこの発明の第2の実施例の半導体素
子の構成を示す断面図である。
【図20】図20はこの発明の第3実施例の半導体素子
の構成を示す断面図である。
【図21】図21はこの発明の第4の実施例の半導体素
子の構成を示す断面図である。
【図22】図22はこの発明の第4の実施例の変形態様
を示す断面図である。
【符号の説明】
10、20、30、40、50 発光素子 1、41 基体層 2、42 Ti層 3、43 バッファ層 4、5、6、44、45、46 GaN系の半導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 潤 愛知県西春日井郡春日町大字落合字長畑 1番地 豊田合成株式会社内 (56)参考文献 特開 平3−183173(JP,A) 特開 平10−321954(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01L 31/10 H01S 5/00 - 5/50 C03B 23/00 - 25/22 H01L 21/205 JICSTファイル(JOIS)

Claims (68)

    (57)【特許請求の範囲】
  1. 【請求項1】 GaN系の半導体層と、 該半導体層に対向する面が単結晶のTiとされた基板
    と、 を備えてなるGaN系の半導体素子。
  2. 【請求項2】 前記基板は基体層と実質的に単結晶のT
    i層とを備えてなる、ことを特徴とする請求項1に記載
    の半導体素子。
  3. 【請求項3】 前記Ti層の膜厚は100〜1500n
    mである、ことを特徴とする請求項2に記載の半導体素
    子。
  4. 【請求項4】 前記Ti層の膜厚は200〜1000n
    mである、ことを特徴とする請求項2に記載の半導体素
    子。
  5. 【請求項5】 前記基体層はサファイアからなることを
    特徴とする、請求項2〜4のいずれかに記載の半導体素
    子。
  6. 【請求項6】 前記基体層はSi、GaP、GaAs、
    InP、ZnSe及びZnOから選択される少なくとも
    1つの材料からなることを特徴とする、請求項2〜4の
    いずれかに記載の半導体素子。
  7. 【請求項7】 GaN系の半導体層と、 その表面が単結晶のTiとされた基板と、 前記基板と前記半導体層との間に介在されるAl In
    Ga 1−a−bN(a=0、b=0、a=b=0を含
    む)からなるバッファ層と、 を備えてなるGaN系の半導体素子。
  8. 【請求項8】 前記バッファ層はAlGa1−a
    (a=0.85〜0.95)である、ことを特徴とする
    請求項7に記載の半導体素子。
  9. 【請求項9】 前記バッファ層はAlGa1−a
    (aは0.9)である、ことを特徴とする請求項7に記
    載の半導体素子。
  10. 【請求項10】 基体層を準備する工程、 該基体層の上に単結晶のTi層を形成する工程、 該Ti層の上にGaN系の半導体層を形成する工程、 を含んでなるGaN系の半導体素子の製造方法。
  11. 【請求項11】 全体が実質的にTiの単結晶となるよ
    うに前記Ti層は前記基体層の上へ蒸着あるいはスパッ
    タにより形成される、ことを特徴とする請求項10に記
    載の半導体素子の製造方法。
  12. 【請求項12】 酸素を実質的に除去したチャンバ内で
    前記基体層の上へ前記Ti層が形成される、ことを特徴
    とする請求項11に記載の半導体素子の製造方法。
  13. 【請求項13】 前記Ti層の成膜速度が0.5nm/
    s以上である、ことを特徴とする、請求項11若しくは
    12に記載の半導体素子の製造方法。
  14. 【請求項14】 前記Ti層の成膜温度は室温〜250
    ℃である、ことを特徴とする請求項11〜13のいずれ
    かに記載の半導体素子の製造方法。
  15. 【請求項15】 前記Ti層の成膜温度はほぼ150℃
    である、ことを特徴とする請求項11〜13のいずれか
    に記載の半導体素子の製造方法。
  16. 【請求項16】 前記基体層はサファイア製であり、該
    基体層の上に前記Ti層が蒸着される、ことを特徴とす
    る請求項10〜15のいずれかに記載の半導体素子の製
    造方法。
  17. 【請求項17】 前記基体層はSi製であり、該基体層
    の上に前記Ti層が蒸着される、ことを特徴とする請求
    項10〜15のいずれかに記載の半導体素子の製造方
    法。
  18. 【請求項18】 前記Ti層は前記基体層のSi(11
    1)面上に成膜される、ことを特徴とする請求項17に
    記載の半導体素子の製造方法。
  19. 【請求項19】 前記Ti層を成膜する前に、前記基体
    層のSiを酸洗浄する工程が更に含まれる、ことを特徴
    とする請求項17若しくは18に記載の半導体素子の製
    造方法。
  20. 【請求項20】 前記酸洗浄はフッ酸若しくはバッファ
    ードフッ酸を含む液で行われる、ことを特徴とする請求
    項19に記載の半導体素子の製造方法。
  21. 【請求項21】 基体層を準備する工程、 該基体層の上に単結晶のTi層を形成する工程、 該Ti層の上にAl In Ga 1−a−b N(a=
    0、b=0、a=b=0を含む)からなるバッファ層を
    形成する工程、 該バッファ層の上にGaN系の半導体層を形成する工
    程、 を含んでなるGaN系の半導体素子の製造方法。
  22. 【請求項22】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、250〜3
    50℃の温度で、成長させる工程が更に含まれる、こと
    を特徴とする請求項21に記載の半導体素子の製造方
    法。
  23. 【請求項23】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、280〜3
    30℃の温度で、成長させる工程が更に含まれる、こと
    を特徴とする請求項21に記載の半導体素子の製造方
    法。
  24. 【請求項24】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、ほぼ300
    ℃の温度で、成長させる工程が更に含まれる、ことを特
    徴とする請求項21に記載の半導体素子の製造方法。
  25. 【請求項25】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=0.53
    〜0.87のモル比で、成長させる工程が更に含まれ
    る、ことを特徴とする請求項21〜24のいずれかに記
    載の半導体素子の製造方法。
  26. 【請求項26】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=0.63
    〜0.80のモル比で、成長させる工程が更に含まれ
    る、ことを特徴とする請求項21〜24のいずれかに記
    載の半導体素子の製造方法。
  27. 【請求項27】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=ほぼ0.
    737のモル比で、成長させる工程が更に含まれる、こ
    とを特徴とする請求項21〜24のいずれかに記載の半
    導体素子の製造方法。
  28. 【請求項28】 前記バッファ層を形成する前に、前記
    Ti層を真空中でクリーニングする工程が更に含まれ
    る、ことを特徴とする請求項21〜27のいずれかに記
    載の半導体素子の製造方法。
  29. 【請求項29】 前記クリーニングは実質的な真空中で
    前記Ti層を500〜750℃に加熱することにより行
    われる、ことを特徴とする請求項28に記載の半導体素
    子の製造方法。
  30. 【請求項30】 前記クリーニングは実質的な真空中で
    前記Ti層を550〜700℃に加熱することにより行
    われる、ことを特徴とする請求項28に記載の半導体素
    子の製造方法。
  31. 【請求項31】 前記クリーニングは実質的な真空中で
    前記Ti層を600〜650℃に加熱することにより行
    われる、ことを特徴とする請求項28に記載の半導体素
    子の製造方法。
  32. 【請求項32】少なくとも一つの前記GaN系の半導体
    層が形成されるまでの間、前記Ti層は750℃以下に
    保たれる、ことを特徴とする請求項10〜31のいずれ
    かに記載の半導体素子の製造方法。
  33. 【請求項33】少なくとも一つの前記GaN系の半導体
    層が形成されるまでの間、前記Ti層は600℃以下に
    保たれる、ことを特徴とする請求項10〜31のいずれ
    かに記載の半導体素子の製造方法。
  34. 【請求項34】 前記半導体素子は発光素子あるいは受
    光素子である、ことを特徴とする請求項1〜9のいずれ
    かに記載の半導体素子。
  35. 【請求項35】 前記半導体素子は発光素子あるいは受
    光素子である、ことを特徴とする請求項10〜33のい
    ずれかに記載の半導体素子の製造方法。
  36. 【請求項36】 GaN系の半導体層と、 該半導体層に対向する面が単結晶のTiとされた基板
    と、 を備えてなる積層体。
  37. 【請求項37】 前記基板は基体層と実質的に単結晶の
    Ti層とを備えてなる、ことを特徴とする請求項36に
    記載の積層体。
  38. 【請求項38】 前記Ti層の膜厚は100〜1500
    nmである、ことを特徴とする請求項37に記載の積層
    体。
  39. 【請求項39】 前記Ti層の膜厚は200〜1000
    nmである、ことを特徴とする請求項37に記載の積層
    体。
  40. 【請求項40】 前記基体層はサファイアからなること
    を特徴とする、請求項37〜39のいずれかに記載の積
    層体。
  41. 【請求項41】 前記基体層はSi、GaP、GaA
    s、InP、ZnSe及びZnOから選択される少なく
    とも1つの材料からなることを特徴とする、請求項37
    〜39のいずれかに記載の積層体。
  42. 【請求項42】 GaN系の半導体層と、 Al In Ga 1−a−b N(a=0、b=0、a=
    b=0を含む)からなるバッファ層と、 その表面が単結晶のTiとされた基板と、 を備えてなる積層体。
  43. 【請求項43】 前記バッファ層はAlGa1−a
    (a=0.85〜0.95)である、ことを特徴とする
    請求項42に記載の積層体。
  44. 【請求項44】 前記バッファ層はAlGa1−a
    (aは0.9)である、ことを特徴とする請求項42に
    記載の積層体。
  45. 【請求項45】 基体層を準備する工程、 該基体層の上に単結晶のTi層を形成する工程、 該Ti層の上にGaN系の半導体層を形成する工程、 を含んでなる積層体の製造方法。
  46. 【請求項46】 全体が実質的にTiの単結晶となるよ
    うに前記Ti層は前記基体層の上へ蒸着あるいはスパッ
    タにより形成される、ことを特徴とする請求項45に記
    載の積層体の製造方法。
  47. 【請求項47】 酸素を実質的に除去したチャンバ内で
    前記基体層の上へ前記Ti層が形成される、ことを特徴
    とする請求項46に記載の積層体の製造方法。
  48. 【請求項48】 前記Ti層の成膜速度が0.5nm/
    s以上である、ことを特徴とする、請求項46若しくは
    47に記載の積層体の製造方法。
  49. 【請求項49】 前記Ti層の成膜温度は室温〜250
    ℃である、ことを特徴とする請求項46〜48のいずれ
    かに記載の積層体の製造方法。
  50. 【請求項50】 前記Ti層の成膜温度はほぼ150℃
    である、ことを特徴とする請求項46〜48のいずれか
    に記載の積層体の製造方法。
  51. 【請求項51】 前記基体層はサファイア製であり、該
    基体層の上に前記Ti層が蒸着される、ことを特徴とす
    る請求項45〜50のいずれかに記載の積層体の製造方
    法。
  52. 【請求項52】 前記基体層はSi製であり、該基体層
    の上に前記Ti層が蒸着される、ことを特徴とする請求
    項45〜50のいずれかに記載の積層体の製造方法。
  53. 【請求項53】 前記Ti層は前記基体層のSi(11
    1)面上に成膜される、ことを特徴とする請求項52に
    記載の積層体の製造方法。
  54. 【請求項54】 前記Ti層を成膜する前に、前記基体
    層のSiを酸洗浄する工程が更に含まれる、ことを特徴
    とする請求項52若しくは53に記載の積層体の製造方
    法。
  55. 【請求項55】 前記酸洗浄はフッ酸若しくはバッファ
    ードフッ酸を含む液で行われる、ことを特徴とする請求
    項54に記載の積層体の製造方法。
  56. 【請求項56】 基体層を準備する工程、 該基体層の上に単結晶のTi層を形成する工程、 該Ti層の上にAl In Ga 1−a−b N(a=
    0、b=0、a=b=0を含む)からなるバッファ層を
    形成する工程、 該バッファ層の上にGaN系の半導体層を形成する工
    程、 を含んでなる積層体の製造方法。
  57. 【請求項57】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、250〜3
    50℃の温度で、成長させる工程が更に含まれる、こと
    を特徴とする請求項56に記載の積層体の製造方法。
  58. 【請求項58】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、280〜3
    30℃の温度で、成長させる工程が更に含まれる、こと
    を特徴とする請求項56に記載の積層体の製造方法。
  59. 【請求項59】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、ほぼ300
    ℃の温度で、成長させる工程が更に含まれる、ことを特
    徴とする請求項56に記載の積層体の製造方法。
  60. 【請求項60】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=0.53
    〜0.87のモル比で、成長させる工程が更に含まれ
    る、ことを特徴とする請求項56〜59のいずれかに記
    載の積層体の製造方法。
  61. 【請求項61】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=0.63
    〜0.80のモル比で、成長させる工程が更に含まれ
    る、ことを特徴とする請求項56〜59のいずれかに記
    載の積層体の製造方法。
  62. 【請求項62】 前記Ti層と前記GaN系の半導体層
    との間にAlGaNからなるバッファ層を、Gaの材料
    ガス/(Gaの材料ガス+Alの材料ガス)=ほぼ0.
    737のモル比で、成長させる工程が更に含まれる、こ
    とを特徴とする請求項56〜59のいずれかに記載の積
    層体の製造方法。
  63. 【請求項63】 前記バッファ層を形成する前に、前記
    Ti層を真空中でクリーニングする工程が更に含まれ
    る、ことを特徴とする請求項56〜62のいずれかに記
    載の積層体の製造方法。
  64. 【請求項64】 前記クリーニングは実質的な真空中で
    前記Ti層を500〜750℃に加熱することにより行
    われる、ことを特徴とする請求項63に記載の積層体の
    製造方法。
  65. 【請求項65】 前記クリーニングは実質的な真空中で
    前記Ti層を550〜700℃に加熱することにより行
    われる、ことを特徴とする請求項63に記載の積層体の
    製造方法。
  66. 【請求項66】 前記クリーニングは実質的な真空中で
    前記Ti層を600〜650℃に加熱することにより行
    われる、ことを特徴とする請求項63に記載の積層体の
    製造方法。
  67. 【請求項67】 少なくとも一つの前記GaN系の半導
    体層が形成されるまでの間、前記Ti層は750℃以下
    に保たれる、ことを特徴とする請求項45〜66のいず
    れかに記載の積層体の製造方法。
  68. 【請求項68】 少なくとも一つの前記GaN系の半導
    体層が形成されるまでの間、前記Ti層は600℃以下
    に保たれる、ことを特徴とする請求項45〜66のいず
    れかに記載の積層体の製造方法。
JP10543298A 1997-10-10 1998-03-31 GaN系の半導体素子 Expired - Fee Related JP3517867B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10543298A JP3517867B2 (ja) 1997-10-10 1998-03-31 GaN系の半導体素子
US09/170,128 US6100545A (en) 1997-10-10 1998-10-13 GaN type semiconductor device
US09/525,425 US6335217B1 (en) 1997-10-10 2000-03-14 GaN type semiconductor device fabrication
US09/972,898 US6589808B2 (en) 1997-10-10 2001-10-10 GaN type semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9-293463 1997-10-10
JP9-293465 1997-10-10
JP09293465 1997-10-10
JP09293463 1997-10-10
JP10543298A JP3517867B2 (ja) 1997-10-10 1998-03-31 GaN系の半導体素子

Publications (2)

Publication Number Publication Date
JPH11177141A JPH11177141A (ja) 1999-07-02
JP3517867B2 true JP3517867B2 (ja) 2004-04-12

Family

ID=27310483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10543298A Expired - Fee Related JP3517867B2 (ja) 1997-10-10 1998-03-31 GaN系の半導体素子

Country Status (2)

Country Link
US (1) US6100545A (ja)
JP (1) JP3517867B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232429A1 (en) * 1997-05-08 2004-11-25 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
US6268618B1 (en) 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JP2000286448A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP2001144331A (ja) * 1999-09-02 2001-05-25 Toyoda Gosei Co Ltd 発光装置
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
EP2276059A1 (en) * 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Iii族窒化物系化合物半導体素子
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
JP2003309285A (ja) * 2002-04-16 2003-10-31 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法。
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
KR100543696B1 (ko) * 2002-09-09 2006-01-20 삼성전기주식회사 고효율 발광 다이오드
TW579610B (en) * 2003-01-30 2004-03-11 Epistar Corp Nitride light-emitting device having adhered reflective layer
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
CN100433377C (zh) * 2003-09-05 2008-11-12 晶元光电股份有限公司 具有粘贴反射层的氮化物发光元件
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Iii族窒化物半導体基板およびその製造方法
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
TWI281758B (en) * 2004-04-28 2007-05-21 Showa Denko Kk Transparent positive electrode
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
EP1831919A2 (en) * 2004-10-28 2007-09-12 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US7969708B2 (en) * 2007-11-01 2011-06-28 Taiwan Semiconductor Company, Ltd. Alpha tantalum capacitor plate
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
WO2009108733A2 (en) 2008-02-25 2009-09-03 Lightwave Photonics, Inc. Current-injecting/tunneling light-emitting device and method
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
WO2013138676A1 (en) * 2012-03-14 2013-09-19 Robbie Jorgenson Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
KR102383837B1 (ko) 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857415A (en) * 1987-05-29 1989-08-15 Raytheon Company Method of producing single crystalline magnetic film having bi-axial anisotropy
US5641582A (en) * 1992-04-16 1997-06-24 Komatsu Ltd. Thin-film EL element
US5977604A (en) * 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes

Also Published As

Publication number Publication date
US6100545A (en) 2000-08-08
JPH11177141A (ja) 1999-07-02

Similar Documents

Publication Publication Date Title
JP3517867B2 (ja) GaN系の半導体素子
JP3505357B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US6589808B2 (en) GaN type semiconductor device
US6117700A (en) Method for fabricating semiconductor device having group III nitride
US6861663B2 (en) Group III nitride compound semiconductor light-emitting device
JP3712770B2 (ja) 3族窒化物半導体の製造方法及び半導体素子
JPH08116090A (ja) 半導体発光素子の製法
JPH1140850A (ja) 3族窒化物半導体素子の製造方法
JP4214859B2 (ja) 窒化ガリウム(GaN)基板の製造方法
US6150674A (en) Semiconductor device having Alx Ga1-x N (0<x<1) substrate
JP3480297B2 (ja) 半導体素子
JP3836245B2 (ja) 窒化ガリウム系化合物半導体素子
JP2000114599A (ja) 半導体発光素子
JP3695205B2 (ja) GaN系の半導体素子
JP3444208B2 (ja) GaN系の半導体素子
JP2000091629A (ja) 窒化ガリウム系化合物半導体発光素子
JP3436152B2 (ja) GaN系の半導体素子
JP3646502B2 (ja) 3族窒化物半導体素子の製造方法
JP3765457B2 (ja) 半導体素子
JPH1126812A (ja) 3族窒化物半導体素子及びその製造方法
JPH10303458A (ja) 窒化ガリウム系化合物半導体素子
JP3219231B2 (ja) 化合物半導体発光素子およびその製造方法
JPH11317543A (ja) 半導体素子
JP4289203B2 (ja) GaN系半導体
JP3456404B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees