JPH1140850A - ３族窒化物半導体素子の製造方法 - Google Patents
３族窒化物半導体素子の製造方法Info
- Publication number
- JPH1140850A JPH1140850A JP21400397A JP21400397A JPH1140850A JP H1140850 A JPH1140850 A JP H1140850A JP 21400397 A JP21400397 A JP 21400397A JP 21400397 A JP21400397 A JP 21400397A JP H1140850 A JPH1140850 A JP H1140850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- iii nitride
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】Si基板上に3族窒化物半導体を良好に結晶成長
させること。 【解決手段】n型Si基板1上に,SiドープのAl0.15Ga0.85N
から成る中間層2,SiドープのGaNから成る第1層31とSiド
ープのGa0.80In0.20Nから成る第2層32とが交互に積層さ
れた超格子層3,SiドープのGaNから成る高キャリア濃度
層4,GaNから成るバリア層51とGa0.80In0.20N から成る
井戸層52とが交互に所定周期で積層された多重量子井戸
層5,p型Al0.15Ga0.85Nから成るクラッド層6,p型GaNから
成るコンタクト層7が順次形成されている。コンタクト
層7の上にはCoとAuの蒸着により透光性電極9が形成さ
れ, 基板下面1aにはAl又はAuから成る電極8が形成され
ている。中間層2,超格子層3により基板1との熱膨張係数
の違いによる歪みが吸収されるので，結晶性が向上す
る。又, 基板1の両側に電極8,9を形成できるのでエッチ
ングを要せず,製造効率が向上する。
させること。 【解決手段】n型Si基板1上に,SiドープのAl0.15Ga0.85N
から成る中間層2,SiドープのGaNから成る第1層31とSiド
ープのGa0.80In0.20Nから成る第2層32とが交互に積層さ
れた超格子層3,SiドープのGaNから成る高キャリア濃度
層4,GaNから成るバリア層51とGa0.80In0.20N から成る
井戸層52とが交互に所定周期で積層された多重量子井戸
層5,p型Al0.15Ga0.85Nから成るクラッド層6,p型GaNから
成るコンタクト層7が順次形成されている。コンタクト
層7の上にはCoとAuの蒸着により透光性電極9が形成さ
れ, 基板下面1aにはAl又はAuから成る電極8が形成され
ている。中間層2,超格子層3により基板1との熱膨張係数
の違いによる歪みが吸収されるので，結晶性が向上す
る。又, 基板1の両側に電極8,9を形成できるのでエッチ
ングを要せず,製造効率が向上する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン(Si)基板
上に形成された３族窒化物半導体素子の製造方法に関す
る。
上に形成された３族窒化物半導体素子の製造方法に関す
る。
【０００２】
【従来の技術】従来、３族窒化物半導体素子は、サファ
イア基板上にAlN 又はGaN からなるバッファ層を介して
ｎ層、ｐ層又はｎ層、発光層、ｐ層を結晶成長していた
が、サファイア基板が高価であること、又、サファイア
基板が絶縁性であるので電極を素子の同一面側に形成せ
ざるを得ず、そのためにｎ層までエッチングを要するこ
と、ｎ層内での電流パスが長くなり、駆動電圧が若干高
くなること、ｎ電極、ｐ電極のそれぞれに対してワイヤ
ボンディングが必要（合計２本）であること等の問題が
ある。そのために、導電性であるSi基板の適用が望まれ
ていた。しかし、Si基板上にAlN を介することで３族窒
化物半導体のエピタキシャル成長が可能となるが、基板
とAlN との熱膨張係数の違いによりクラックを生ずると
いう問題があった。この問題を解決するために、例えば
特開平8-56015 号公報に開示されている技術がある。こ
の技術は、図３に示されるように、Si基板１１をメタン
ガス雰囲気中で熱処理することによりSi基板１１の表面
を炭化し、基板１１内にSiからSiCに連続的に変化したS
iC 層１２を形成し、SiC 層１２上にバッファ層としてG
aNから成る非晶質層１３を膜厚約200nm 程度形成し、非
晶質層１３上に上にGaN から成る単結晶層１４を形成す
るものである。
イア基板上にAlN 又はGaN からなるバッファ層を介して
ｎ層、ｐ層又はｎ層、発光層、ｐ層を結晶成長していた
が、サファイア基板が高価であること、又、サファイア
基板が絶縁性であるので電極を素子の同一面側に形成せ
ざるを得ず、そのためにｎ層までエッチングを要するこ
と、ｎ層内での電流パスが長くなり、駆動電圧が若干高
くなること、ｎ電極、ｐ電極のそれぞれに対してワイヤ
ボンディングが必要（合計２本）であること等の問題が
ある。そのために、導電性であるSi基板の適用が望まれ
ていた。しかし、Si基板上にAlN を介することで３族窒
化物半導体のエピタキシャル成長が可能となるが、基板
とAlN との熱膨張係数の違いによりクラックを生ずると
いう問題があった。この問題を解決するために、例えば
特開平8-56015 号公報に開示されている技術がある。こ
の技術は、図３に示されるように、Si基板１１をメタン
ガス雰囲気中で熱処理することによりSi基板１１の表面
を炭化し、基板１１内にSiからSiCに連続的に変化したS
iC 層１２を形成し、SiC 層１２上にバッファ層としてG
aNから成る非晶質層１３を膜厚約200nm 程度形成し、非
晶質層１３上に上にGaN から成る単結晶層１４を形成す
るものである。
【０００３】
【発明が解決しようとする課題】しかしながら、SiC 上
へのGaN の形成は困難であり、又、非晶質層１３を、サ
ファイア基板上に形成されるGaN 非晶質層と同等の品質
を有するものを得ることは困難である。従って、Si基板
上において、素子を形成できる程の良質なAlGaInN 半導
体は未だ得られていない。
へのGaN の形成は困難であり、又、非晶質層１３を、サ
ファイア基板上に形成されるGaN 非晶質層と同等の品質
を有するものを得ることは困難である。従って、Si基板
上において、素子を形成できる程の良質なAlGaInN 半導
体は未だ得られていない。
【０００４】本発明の目的は、上記課題に鑑み、Si基板
上に３族窒化物半導体を良好に結晶成長させることで、
Si基板を用いた素子の特性を改善することである。
上に３族窒化物半導体を良好に結晶成長させることで、
Si基板を用いた素子の特性を改善することである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の手段によれば、Si基板上に(Al
X1Ga1-X1)Y1In1-Y1N(0≦X1≦1,0≦Y1≦1)から成る第１
層と、(AlX2Ga1-X2)Y2In1-Y2N(0≦X2≦1,0≦Y2≦1)から
成る第２層とが、交互に積層された超格子層が形成さ
れ、この超格子層上に一般式(AlX3Ga1-X3)Y3In1-Y3N(0
≦X3≦1,0≦Y3≦1)で表される複数の層から成る素子層
が形成される。尚、ここでいう素子層とは、発光層やト
ランジスタ機能を有する素子なども含む。このように、
Si基板上に、３族窒化物半導体から成る第１層と第２層
とが積層された超格子層上に素子層を形成することによ
り、基板との熱膨張係数の違いによる歪みを超格子層で
吸収することができ、クラックの発生を防止し、超格子
層上に形成される素子層の結晶性が向上し、高品質な半
導体素子を得ることができる。
めに、請求項１に記載の手段によれば、Si基板上に(Al
X1Ga1-X1)Y1In1-Y1N(0≦X1≦1,0≦Y1≦1)から成る第１
層と、(AlX2Ga1-X2)Y2In1-Y2N(0≦X2≦1,0≦Y2≦1)から
成る第２層とが、交互に積層された超格子層が形成さ
れ、この超格子層上に一般式(AlX3Ga1-X3)Y3In1-Y3N(0
≦X3≦1,0≦Y3≦1)で表される複数の層から成る素子層
が形成される。尚、ここでいう素子層とは、発光層やト
ランジスタ機能を有する素子なども含む。このように、
Si基板上に、３族窒化物半導体から成る第１層と第２層
とが積層された超格子層上に素子層を形成することによ
り、基板との熱膨張係数の違いによる歪みを超格子層で
吸収することができ、クラックの発生を防止し、超格子
層上に形成される素子層の結晶性が向上し、高品質な半
導体素子を得ることができる。
【０００６】請求項２に記載の手段によれば、基板と超
格子層との間に単結晶の (AlX4Ga1-X4) Y4In1-Y4N(0≦X
4≦1,0≦Y4≦1)から成る中間層を形成することにより、
基板との熱膨張係数の違いによる歪みを中間層と超格子
層とで吸収できるので、結晶性がより向上する。
格子層との間に単結晶の (AlX4Ga1-X4) Y4In1-Y4N(0≦X
4≦1,0≦Y4≦1)から成る中間層を形成することにより、
基板との熱膨張係数の違いによる歪みを中間層と超格子
層とで吸収できるので、結晶性がより向上する。
【０００７】請求項３に記載の手段によれば、第１層を
GaN で構成し、第２層をGaY5In1-Y5N (0≦Y5＜1)で構成
することにより、超格子層による歪みの吸収をより効果
的に行える。又、請求項４に記載の手段の如く、中間層
の組成をAlX5Ga1-X5N (0≦X5≦1)とすることにより、中
間層による歪みの吸収をより効果的に行える。
GaN で構成し、第２層をGaY5In1-Y5N (0≦Y5＜1)で構成
することにより、超格子層による歪みの吸収をより効果
的に行える。又、請求項４に記載の手段の如く、中間層
の組成をAlX5Ga1-X5N (0≦X5≦1)とすることにより、中
間層による歪みの吸収をより効果的に行える。
【０００８】請求項５に記載の手段によれば、Siドープ
により超格子層がｎ型にされることで、それら各層が低
抵抗化されるので、素子の駆動電圧を低減できる。又、
基板の裏面に電極を形成できる。又、請求項６に記載の
手段の如く、Siドープにより超格子層及び中間層がｎ型
にされることで、それら各層が低抵抗化されるので、素
子の駆動電圧をより低減できる。又、基板の裏面に電極
を形成できる。
により超格子層がｎ型にされることで、それら各層が低
抵抗化されるので、素子の駆動電圧を低減できる。又、
基板の裏面に電極を形成できる。又、請求項６に記載の
手段の如く、Siドープにより超格子層及び中間層がｎ型
にされることで、それら各層が低抵抗化されるので、素
子の駆動電圧をより低減できる。又、基板の裏面に電極
を形成できる。
【０００９】請求項７に記載の手段によれば、素子層の
最上層に第１の電極が形成され、基板の裏面に第２の電
極が形成されることにより、基板の両側に電極を設ける
ことができるので、従来のように基板の同一側に電極を
設けてエッチングする必要がなく、製造工程が簡素化で
きる。又、半導体層内での電流パスが短縮されるので、
駆動電圧をより低減できる。さらに、ワイヤボンディン
グ数を半減できる。
最上層に第１の電極が形成され、基板の裏面に第２の電
極が形成されることにより、基板の両側に電極を設ける
ことができるので、従来のように基板の同一側に電極を
設けてエッチングする必要がなく、製造工程が簡素化で
きる。又、半導体層内での電流パスが短縮されるので、
駆動電圧をより低減できる。さらに、ワイヤボンディン
グ数を半減できる。
【００１０】請求項８に記載の手段によれば、２族元素
のドープにより超格子層がｐ型にされることで、それら
各層が低抵抗化される。これにより、素子の駆動電圧を
軽減できると共に、光取出側の層の端の一部に小さく第
１の電極を形成できるので、その電極を非透光性とする
ことができる。又、請求項９に記載の手段の如く、２族
元素のドープにより超格子層及び中間層がｐ型にされる
ことで、それら各層が低抵抗化される。これにより、素
子の駆動電圧をより低減できると共に、第１の電極に非
透光性電極を用いることができる。
のドープにより超格子層がｐ型にされることで、それら
各層が低抵抗化される。これにより、素子の駆動電圧を
軽減できると共に、光取出側の層の端の一部に小さく第
１の電極を形成できるので、その電極を非透光性とする
ことができる。又、請求項９に記載の手段の如く、２族
元素のドープにより超格子層及び中間層がｐ型にされる
ことで、それら各層が低抵抗化される。これにより、素
子の駆動電圧をより低減できると共に、第１の電極に非
透光性電極を用いることができる。
【００１１】請求項１０に記載の手段によれば、中間層
の組成を0＜X5≦0.4とすることで、より良質な結晶性を
得ることができる。
の組成を0＜X5≦0.4とすることで、より良質な結晶性を
得ることができる。
【００１２】請求項１１に記載の手段によれば、素子層
を、バリア層と井戸層とが交互に所定周期で積層された
多重量子井戸構造とすることで、高発光強度を得ること
ができる。
を、バリア層と井戸層とが交互に所定周期で積層された
多重量子井戸構造とすることで、高発光強度を得ること
ができる。
【００１３】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図１は、Si基板１上に形成されたGa
N 系化合物半導体で形成された発光素子１０の模式的な
断面構成図である。ｎ型Si基板１の上にはSiドープのAl
0.15Ga0.85N から成る膜厚約20nmの単結晶の中間層２が
設けられ、その上にはSiドープの膜厚約35ÅのGaN から
成る第１層３１とSiドープの膜厚約35ÅのGa0.80In0.20
N から成る第２層３２とが交互に所定周期で積層された
超格子層３が設けられている。この超格子層３の上に、
SiドープのGaN から成る膜厚約4.0 μｍの高キャリア濃
度層４が形成されている。この高キャリア濃度層４の上
には、膜厚約35ÅのGaN から成るバリア層５１と膜厚約
35ÅのGa0.80In0.20N から成る井戸層５２とが交互に所
定周期で積層されたＭＱＷ構造の多重量子井戸層（発光
層）５が形成されている。バリア層５１は６層、井戸層
５２は５層で構成されている。多重量子井戸層５の上に
はｐ型Al0.15Ga0.85N から成る膜厚約50nmのクラッド層
６が形成されている。さらに、クラッド層６の上にはｐ
型GaN から成る膜厚約100nm のコンタクト層７が形成さ
れている。高キャリア濃度層３からコンタクト層７まで
が発光素子を形成している素子層である。又、コンタク
ト層７の上には金属蒸着による透光性の電極（第１の電
極）９が形成され、基板１の裏面１ａ上には電極（第２
の電極）８が形成されている。透光性の電極９は、コン
タクト層７に接合する膜厚約40Åのコバルト(Co)と、こ
のCoに接合する膜厚約60Åの金(Au)とで構成されてい
る。電極８は膜厚約１μｍのアルミニウム(Al)又はAuで
構成されている。
基づいて説明する。図１は、Si基板１上に形成されたGa
N 系化合物半導体で形成された発光素子１０の模式的な
断面構成図である。ｎ型Si基板１の上にはSiドープのAl
0.15Ga0.85N から成る膜厚約20nmの単結晶の中間層２が
設けられ、その上にはSiドープの膜厚約35ÅのGaN から
成る第１層３１とSiドープの膜厚約35ÅのGa0.80In0.20
N から成る第２層３２とが交互に所定周期で積層された
超格子層３が設けられている。この超格子層３の上に、
SiドープのGaN から成る膜厚約4.0 μｍの高キャリア濃
度層４が形成されている。この高キャリア濃度層４の上
には、膜厚約35ÅのGaN から成るバリア層５１と膜厚約
35ÅのGa0.80In0.20N から成る井戸層５２とが交互に所
定周期で積層されたＭＱＷ構造の多重量子井戸層（発光
層）５が形成されている。バリア層５１は６層、井戸層
５２は５層で構成されている。多重量子井戸層５の上に
はｐ型Al0.15Ga0.85N から成る膜厚約50nmのクラッド層
６が形成されている。さらに、クラッド層６の上にはｐ
型GaN から成る膜厚約100nm のコンタクト層７が形成さ
れている。高キャリア濃度層３からコンタクト層７まで
が発光素子を形成している素子層である。又、コンタク
ト層７の上には金属蒸着による透光性の電極（第１の電
極）９が形成され、基板１の裏面１ａ上には電極（第２
の電極）８が形成されている。透光性の電極９は、コン
タクト層７に接合する膜厚約40Åのコバルト(Co)と、こ
のCoに接合する膜厚約60Åの金(Au)とで構成されてい
る。電極８は膜厚約１μｍのアルミニウム(Al)又はAuで
構成されている。
【００１４】次に、この発光素子１０の製造方法につい
て説明する。発光素子１０は、有機金属気相成長法（以
下「ＭＯＶＰＥ」と略す）による気相成長により製造さ
れた。用いられたガスは、アンモニア(NH3) 、キャリア
ガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)（以下
「TMG 」と記す）、トリメチルアルミニウム(Al(CH3)3)
（以下「TMA 」と記す）、トリメチルインジウム(In(CH
3)3)（以下「TMI 」と記す）、シラン(SiH4)とシクロペ
ンタジエニルマグネシウム(Mg(C5H5)2) （以下「CP2Mg
」と記す）である。
て説明する。発光素子１０は、有機金属気相成長法（以
下「ＭＯＶＰＥ」と略す）による気相成長により製造さ
れた。用いられたガスは、アンモニア(NH3) 、キャリア
ガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)（以下
「TMG 」と記す）、トリメチルアルミニウム(Al(CH3)3)
（以下「TMA 」と記す）、トリメチルインジウム(In(CH
3)3)（以下「TMI 」と記す）、シラン(SiH4)とシクロペ
ンタジエニルマグネシウム(Mg(C5H5)2) （以下「CP2Mg
」と記す）である。
【００１５】まず、フッ酸系溶液(HF:H2O=1:1)を用いて
洗浄した (111)面又は (100)面を主面としたｎ−Si基板
１をＭＯＶＰＥ装置の反応室に載置されたサセプタに装
着する。次に、常圧でH2を流速2 liter/分で約10分間反
応室に流しながら温度1150℃で基板１をベーキングし
た。次に、基板１の温度を1150℃に保持し、N2又はH2を
10liter/分、NH3 を10liter/分、TMG を1.0 ×10-4モル
／分、TMA を1.0 ×10-4モル／分、H2ガスにより0.86pp
m に希釈されたシランを20×10-8モル／分で供給し、膜
厚約20nm、Si濃度1.0 ×1018/cm3のAl0.15Ga0.85N から
成る中間層２を形成した。
洗浄した (111)面又は (100)面を主面としたｎ−Si基板
１をＭＯＶＰＥ装置の反応室に載置されたサセプタに装
着する。次に、常圧でH2を流速2 liter/分で約10分間反
応室に流しながら温度1150℃で基板１をベーキングし
た。次に、基板１の温度を1150℃に保持し、N2又はH2を
10liter/分、NH3 を10liter/分、TMG を1.0 ×10-4モル
／分、TMA を1.0 ×10-4モル／分、H2ガスにより0.86pp
m に希釈されたシランを20×10-8モル／分で供給し、膜
厚約20nm、Si濃度1.0 ×1018/cm3のAl0.15Ga0.85N から
成る中間層２を形成した。
【００１６】次に、基板１の温度を600 ℃にしてN2又は
H2を20liter/分、NH3 を10liter/分、TMG を2.0 ×10-4
モル／分、H2ガスにより0.86ppm に希釈されたシランを
20×10-8モル／分で供給して、膜厚約35ÅのGaN から成
る第１層３１を形成した。次に、同一温度で、N2又は
H2、NH3 、シランの供給量を一定として、TMG を7.2 ×
10-5モル／分、TMI を0.19×10-4モル／分で供給して、
膜厚約35ÅのGa0.80In0.20N から成る第２層３２を形成
した。さらに、第１層３１と第２層３２を同一条件で３
０周期形成し、その上に第１層３１を形成した。このよ
うにして３０周期の超格子層３を形成した。次に、基板
１の温度を1150℃に保持し、H2を20liter/分、NH3 を10
liter/分、TMG を1.7 ×10-4モル／分、H2ガスにより0.
86ppm に希釈されたシランを20×10-8モル／分で供給
し、膜厚約4.0 μｍ、電子濃度2 ×1018/cm3、Si濃度4
×1018/cm3のGaN から成る高キャリア濃度層４を形成し
た。
H2を20liter/分、NH3 を10liter/分、TMG を2.0 ×10-4
モル／分、H2ガスにより0.86ppm に希釈されたシランを
20×10-8モル／分で供給して、膜厚約35ÅのGaN から成
る第１層３１を形成した。次に、同一温度で、N2又は
H2、NH3 、シランの供給量を一定として、TMG を7.2 ×
10-5モル／分、TMI を0.19×10-4モル／分で供給して、
膜厚約35ÅのGa0.80In0.20N から成る第２層３２を形成
した。さらに、第１層３１と第２層３２を同一条件で３
０周期形成し、その上に第１層３１を形成した。このよ
うにして３０周期の超格子層３を形成した。次に、基板
１の温度を1150℃に保持し、H2を20liter/分、NH3 を10
liter/分、TMG を1.7 ×10-4モル／分、H2ガスにより0.
86ppm に希釈されたシランを20×10-8モル／分で供給
し、膜厚約4.0 μｍ、電子濃度2 ×1018/cm3、Si濃度4
×1018/cm3のGaN から成る高キャリア濃度層４を形成し
た。
【００１７】上記の高キャリア濃度層４を形成した後、
基板１の温度を900 ℃にしてN2又はH2を20liter/分、NH
3 を10liter/分、TMG を2.0 ×10-4モル／分で供給し
て、膜厚約35ÅのGaN から成るバリア層５１を形成し
た。次に、基板１の温度を600 ℃まで低下させ、N2又は
H2、NH3 の供給量を一定として、TMG を7.2 ×10-5モル
／分、TMI を0.19×10-4モル／分で供給して、膜厚約35
ÅのGa0.80In0.20N から成る井戸層５２を形成した。さ
らに、バリア層５１と井戸層５２を同一条件で５周期形
成し、その上にバリア層５１を形成した。このようにし
て５周期の多重量子井戸層５を形成した。
基板１の温度を900 ℃にしてN2又はH2を20liter/分、NH
3 を10liter/分、TMG を2.0 ×10-4モル／分で供給し
て、膜厚約35ÅのGaN から成るバリア層５１を形成し
た。次に、基板１の温度を600 ℃まで低下させ、N2又は
H2、NH3 の供給量を一定として、TMG を7.2 ×10-5モル
／分、TMI を0.19×10-4モル／分で供給して、膜厚約35
ÅのGa0.80In0.20N から成る井戸層５２を形成した。さ
らに、バリア層５１と井戸層５２を同一条件で５周期形
成し、その上にバリア層５１を形成した。このようにし
て５周期の多重量子井戸層５を形成した。
【００１８】次に、基板１の温度を1100℃に保持し、N2
又はH2を10liter/分、NH3 を10liter/分、TMG を1.0 ×
10-4モル／分、TMA を1.0 ×10-4モル／分、CP2Mg を2
×10-5モル／分で供給して、膜厚約50nm、濃度5 ×1019
/cm3のマグネシウム(Mg)をドープしたｐ型Al0.15Ga0.85
N から成るクラッド層６を形成した。次に、基板１の温
度を1100℃に保持し、N2又はH2を20liter/分、NH3 を10
liter/分、TMG を1.12×10-4モル／分、CP2Mg を2 ×10
-5モル／分で供給して、膜厚約100nm 、濃度5 ×1019/c
m3のMgをドープしたｐ型GaN から成るコンタクト層７を
形成した。
又はH2を10liter/分、NH3 を10liter/分、TMG を1.0 ×
10-4モル／分、TMA を1.0 ×10-4モル／分、CP2Mg を2
×10-5モル／分で供給して、膜厚約50nm、濃度5 ×1019
/cm3のマグネシウム(Mg)をドープしたｐ型Al0.15Ga0.85
N から成るクラッド層６を形成した。次に、基板１の温
度を1100℃に保持し、N2又はH2を20liter/分、NH3 を10
liter/分、TMG を1.12×10-4モル／分、CP2Mg を2 ×10
-5モル／分で供給して、膜厚約100nm 、濃度5 ×1019/c
m3のMgをドープしたｐ型GaN から成るコンタクト層７を
形成した。
【００１９】次に、コンタクト層７上にフォトレジスト
を塗布し、フォトリソグラフによりコンタクト層７上の
電極形成部分のフィトレジストを除去して窓を形成し、
コンタクト層７を露出させる。露出させたコンタクト層
７の上に、10-6Torrオーダ以下の高真空に排気した後、
Coを膜厚約40Åに成膜し、このCo上にAuを膜厚約60Åに
成膜する。次に、試料を蒸着装置から取り出し、リフト
オフ法によりフォトレジスト上に堆積したCoとAuとを除
去し、コンタクト層７に対する透光性の電極９を形成す
る。
を塗布し、フォトリソグラフによりコンタクト層７上の
電極形成部分のフィトレジストを除去して窓を形成し、
コンタクト層７を露出させる。露出させたコンタクト層
７の上に、10-6Torrオーダ以下の高真空に排気した後、
Coを膜厚約40Åに成膜し、このCo上にAuを膜厚約60Åに
成膜する。次に、試料を蒸着装置から取り出し、リフト
オフ法によりフォトレジスト上に堆積したCoとAuとを除
去し、コンタクト層７に対する透光性の電極９を形成す
る。
【００２０】この後、試料雰囲気を真空ポンプで排気
し、O2ガスを供給して圧力３Paとし、その状態で雰囲気
温度を約550 ℃にして、３分程度、加熱し、コンタクト
層７、クラッド層６をｐ型低抵抗化すると共にコンタク
ト層７と電極９との合金化処理を行った。次に、基板１
の裏面１ａ上にフォトレジストを塗布し、フォトリソグ
ラフィにより電極形成領域に窓を形成し、10-6Torrオー
ダ以下の高真空に排気した後、膜厚約１μｍのAl又はAu
を蒸着する。この後、フォトレジストを除去することに
より、基板１の裏面１ａ上に電極８が形成される。
し、O2ガスを供給して圧力３Paとし、その状態で雰囲気
温度を約550 ℃にして、３分程度、加熱し、コンタクト
層７、クラッド層６をｐ型低抵抗化すると共にコンタク
ト層７と電極９との合金化処理を行った。次に、基板１
の裏面１ａ上にフォトレジストを塗布し、フォトリソグ
ラフィにより電極形成領域に窓を形成し、10-6Torrオー
ダ以下の高真空に排気した後、膜厚約１μｍのAl又はAu
を蒸着する。この後、フォトレジストを除去することに
より、基板１の裏面１ａ上に電極８が形成される。
【００２１】上記に示されるように、Si基板１上にSiド
ープのAl0.15Ga0.85N から成る中間層２と、Siドープの
GaN から成る第１層３１とSiドープのGa0.80In0.20N か
ら成る第２層３２とから成る超格子層３を順次積層する
ことにより、基板１との熱膨張係数の違いによる歪みを
それら各層で吸収することができるので、クラックが発
生することがない。よって、結晶性が向上し、高品質な
発光素子１０を得ることができる。又、導電性であるSi
基板１を用いることで、基板１の両側に電極８、９を設
けることができるので、従来のように絶縁性基板を用い
てｎ層までエッチングを行い、同一側に電極を設ける場
合に比べて製造工程が簡略化され、生産性が向上する。
又、基板１の裏面と最上層に、それぞれ電極８、９を設
けることで、電流パスが短縮され、駆動電圧を低減でき
る。又、中間層２及び超格子層３がSiドープの導電性と
することも、駆動電圧の低減に寄与できる。又、このよ
うにして形成された発光素子１０のワイヤボンディング
が低減される。従来では、図２（ｂ）に示されるよう
に、絶縁性基板を用いるので発光素子２０の同一側に電
極が設けられ、発光素子２０を平坦部２０４に載置し、
各電極とリードフレーム２０１、２０１との間をワイヤ
ボンディングする必要があった。本実施例では、図２
（ａ）に示されるように、平坦部２０４上に発光素子１
０を載置することで、電極８とリードフレーム２０１と
が電気的に接続するので、ワイヤボンディングは電極９
とリードフレーム２０２との間だけで十分である。
ープのAl0.15Ga0.85N から成る中間層２と、Siドープの
GaN から成る第１層３１とSiドープのGa0.80In0.20N か
ら成る第２層３２とから成る超格子層３を順次積層する
ことにより、基板１との熱膨張係数の違いによる歪みを
それら各層で吸収することができるので、クラックが発
生することがない。よって、結晶性が向上し、高品質な
発光素子１０を得ることができる。又、導電性であるSi
基板１を用いることで、基板１の両側に電極８、９を設
けることができるので、従来のように絶縁性基板を用い
てｎ層までエッチングを行い、同一側に電極を設ける場
合に比べて製造工程が簡略化され、生産性が向上する。
又、基板１の裏面と最上層に、それぞれ電極８、９を設
けることで、電流パスが短縮され、駆動電圧を低減でき
る。又、中間層２及び超格子層３がSiドープの導電性と
することも、駆動電圧の低減に寄与できる。又、このよ
うにして形成された発光素子１０のワイヤボンディング
が低減される。従来では、図２（ｂ）に示されるよう
に、絶縁性基板を用いるので発光素子２０の同一側に電
極が設けられ、発光素子２０を平坦部２０４に載置し、
各電極とリードフレーム２０１、２０１との間をワイヤ
ボンディングする必要があった。本実施例では、図２
（ａ）に示されるように、平坦部２０４上に発光素子１
０を載置することで、電極８とリードフレーム２０１と
が電気的に接続するので、ワイヤボンディングは電極９
とリードフレーム２０２との間だけで十分である。
【００２２】上記実施例において、中間層２を設けず、
Si基板１上に直接超格子層３を形成し、その上に素子層
を形成してもよい。又、上記実施例において、Si基板
１、中間層２及び超格子層３をｎ型としたが、ｐ型Si基
板を用い、中間層２及び超格子層３をマグネシウム(Mg)
などの２族元素のドーピングによりｐ型にしてもよい。
又、中間層２はノンドープでもよい。これにより、コン
タクト層７上に、その層の隅に小さな電極９を形成すれ
ばよく、その電極は透光性とする必要がない。又、中間
層２の組成をAl0.15Ga0.85Nとしたが、(AlX4Ga1-X4)Y4I
n1-Y4N(0≦X4≦1,0≦Y4≦1)を満たしていればよく、望
ましくは、0＜X4≦0.4,Y4=1であればよい。又、第１層
３１及び第２層３の形成温度を600 ℃にしたが、400 〜
800 ℃の範囲であればよい。又、第１層３１の組成をGa
N としたが、(AlX1Ga1-X1)Y1In1-Y1N(0≦X1≦1,0≦Y1≦
1)を満たしていればよい。又、第２層３２の組成をGa
0.80In0.20N としたが、(AlX2Ga1-X2)Y2In1-Y2N(0≦X2
≦1,0≦Y2≦1,X1≠X2,又はY1≠Y2)を満たしていればよ
い。又、超格子層３は、第１層３１と第２層３２とが交
互に３１周期積層された構成としたが、必要な周期だけ
或いは非周期で積層してよい。又、バリア層５１の組成
をGaNとし、井戸層５２の組成をGa0.80In0.20Nとした
が、それら各層は(AlX3Ga1-X3)Y3In1-Y3N(0≦X3≦1,0≦
Y3≦1)を満たしていればよい。又、多重量子井戸層５
は、必要な周期だけバリア層５１と井戸層５２を積層し
てよい。又、発光層として多重量子井戸層５を設けた
が、ＳＱＷ構造でもよい。又、発光層以外のトランジス
タ機能など他の機能を有する素子層を設けた構成として
もよい。本発明はＬＥＤやＬＤなどの発光素子や受光素
子、トランジスタなどのスイッチング素子に適用でき
る。
Si基板１上に直接超格子層３を形成し、その上に素子層
を形成してもよい。又、上記実施例において、Si基板
１、中間層２及び超格子層３をｎ型としたが、ｐ型Si基
板を用い、中間層２及び超格子層３をマグネシウム(Mg)
などの２族元素のドーピングによりｐ型にしてもよい。
又、中間層２はノンドープでもよい。これにより、コン
タクト層７上に、その層の隅に小さな電極９を形成すれ
ばよく、その電極は透光性とする必要がない。又、中間
層２の組成をAl0.15Ga0.85Nとしたが、(AlX4Ga1-X4)Y4I
n1-Y4N(0≦X4≦1,0≦Y4≦1)を満たしていればよく、望
ましくは、0＜X4≦0.4,Y4=1であればよい。又、第１層
３１及び第２層３の形成温度を600 ℃にしたが、400 〜
800 ℃の範囲であればよい。又、第１層３１の組成をGa
N としたが、(AlX1Ga1-X1)Y1In1-Y1N(0≦X1≦1,0≦Y1≦
1)を満たしていればよい。又、第２層３２の組成をGa
0.80In0.20N としたが、(AlX2Ga1-X2)Y2In1-Y2N(0≦X2
≦1,0≦Y2≦1,X1≠X2,又はY1≠Y2)を満たしていればよ
い。又、超格子層３は、第１層３１と第２層３２とが交
互に３１周期積層された構成としたが、必要な周期だけ
或いは非周期で積層してよい。又、バリア層５１の組成
をGaNとし、井戸層５２の組成をGa0.80In0.20Nとした
が、それら各層は(AlX3Ga1-X3)Y3In1-Y3N(0≦X3≦1,0≦
Y3≦1)を満たしていればよい。又、多重量子井戸層５
は、必要な周期だけバリア層５１と井戸層５２を積層し
てよい。又、発光層として多重量子井戸層５を設けた
が、ＳＱＷ構造でもよい。又、発光層以外のトランジス
タ機能など他の機能を有する素子層を設けた構成として
もよい。本発明はＬＥＤやＬＤなどの発光素子や受光素
子、トランジスタなどのスイッチング素子に適用でき
る。
【図１】本発明の具体的な実施例に係わる３族窒化物半
導体素子の構造を示した模式図。
導体素子の構造を示した模式図。
【図２】３族窒化物半導体素子をリードフレーム上に載
置した状態を示した模式図。
置した状態を示した模式図。
【図３】従来のSi基板上に形成された３族窒化物半導体
素子の構造を示した模式図。
素子の構造を示した模式図。
１ シリコン基板 ２ 中間層 ３ 超格子層 ４ 高キャリア濃度層 ５ 多重量子井戸層 ６ クラッド層 ７ コンタクト層 ８、９ 電極 １０ 発光素子 ３１ 第１層 ３２ 第２層 ５１ バリア層 ５２ 井戸層
Claims (11)
- 【請求項１】 シリコン(Si)から成る基板上に形成され
た３族窒化物半導体素子の製造方法において、 前記基板上に、(AlX1Ga1-X1)Y1In1-Y1N(0≦X1≦1,0≦Y1
≦1)から成る第１層と、(AlX2Ga1-X2)Y2In1-Y2N(0≦X2
≦1,0≦Y2≦1)から成る第２層とが、交互に積層された
超格子層を形成し、 前記超格子層の上に一般式(AlX3Ga1-X3)Y3In1-Y3N(0≦X
3≦1,0≦Y3≦1)で表される複数の層から成る素子層を形
成することを特徴とする３族窒化物半導体素子の製造方
法。 - 【請求項２】 前記基板と前記超格子層との間に、単結
晶の(AlX4Ga1-X4)Y4In1-Y4N(0≦X4≦1,0≦Y4≦1)から成
る中間層を形成することを特徴とする請求項１に記載の
３族窒化物半導体素子の製造方法。 - 【請求項３】 前記第１層はGaNから成り、前記第２層
はGaY5In1-Y5N(0≦Y5＜1)から成ることを特徴とする請
求項１又は２に記載の３族窒化物半導体素子の製造方
法。 - 【請求項４】 前記中間層はAlX5Ga1-X5N (0≦X5≦1)か
ら成ることを特徴とする請求項２又は３に記載の３族窒
化物半導体素子の製造方法。 - 【請求項５】 前記超格子層は、シリコン(Si)がドープ
されたｎ型伝導形であることを特徴とする請求項１乃至
４のいずれか１項に記載の３族窒化物半導体素子の製造
方法。 - 【請求項６】 前記超格子層及び前記中間層は、シリコ
ン(Si)がドープされたｎ型伝導形であることを特徴とす
る請求項２又は５に記載の３族窒化物半導体素子の製造
方法。 - 【請求項７】 前記素子層の最上層に第１の電極を形成
し、前記基板の裏面に第２の電極を形成することを特徴
とする請求項１乃至６のいずれか１項に記載の３族窒化
物半導体素子の製造方法。 - 【請求項８】 前記超格子層は、２族元素がドープされ
たｐ型伝導形であることを特徴とする請求項１、３、４
のいずれか１項に記載の３族窒化物半導体素子の製造方
法。 - 【請求項９】 前記超格子層及び前記中間層は、２族元
素がドープされたｐ型伝導形であることを特徴とする請
求項２乃至４のいずれか１項に記載の３族窒化物半導体
素子の製造方法。 - 【請求項１０】 前記中間層の組成は、0＜X5≦0.4であ
ることを特徴とする請求項４に記載の３族窒化物半導体
素子の製造方法。 - 【請求項１１】 前記素子層が、バリア層と井戸層とが
交互に所定周期で積層された多重量子井戸構造を有する
ことを特徴とする請求項１乃至１０のいずれか１項に記
載の３族窒化物半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21400397A JP3606015B2 (ja) | 1997-07-23 | 1997-07-23 | ３族窒化物半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21400397A JP3606015B2 (ja) | 1997-07-23 | 1997-07-23 | ３族窒化物半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140850A true JPH1140850A (ja) | 1999-02-12 |
| JP3606015B2 JP3606015B2 (ja) | 2005-01-05 |
Family
ID=16648661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21400397A Expired - Fee Related JP3606015B2 (ja) | 1997-07-23 | 1997-07-23 | ３族窒化物半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3606015B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274376A (ja) * | 2000-03-24 | 2001-10-05 | Furukawa Electric Co Ltd:The | 低抵抗ＧａＮ系緩衝層 |
| JP2002208729A (ja) * | 2001-01-11 | 2002-07-26 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| US6500689B2 (en) * | 1996-11-29 | 2002-12-31 | Toyoda Gosei Co., Ltd. | Process for producing GaN related compound semiconductor |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| WO2002097904A3 (en) * | 2001-05-30 | 2003-02-20 | Cree Inc | Group iii nitride based light emitting diode structures with a quantum well and superlattice |
| US6531716B2 (en) | 2000-04-21 | 2003-03-11 | Showa Denko Kabushiki Kaisha | Group-III nitride semiconductor light-emitting device and manufacturing method for the same |
| JP2003077835A (ja) * | 2001-09-06 | 2003-03-14 | Ngk Insulators Ltd | Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板 |
| EP1401027A1 (en) * | 2001-05-30 | 2004-03-24 | Cree, Inc. | Group III nitride based light emitting diode with a superlattice structure |
| US6872967B2 (en) | 2000-03-24 | 2005-03-29 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and manufacturing method thereof |
| JP2006060074A (ja) * | 2004-08-20 | 2006-03-02 | Sumitomo Electric Ind Ltd | ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス |
| JP2006310362A (ja) * | 2005-04-26 | 2006-11-09 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス |
| WO2007052840A1 (en) * | 2005-11-07 | 2007-05-10 | Showa Denko K.K. | Semiconductor light-emitting diode |
| JP2007149713A (ja) * | 2005-11-07 | 2007-06-14 | Showa Denko Kk | 半導体発光ダイオード |
| JP2010047463A (ja) * | 2009-06-09 | 2010-03-04 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス |
| US7692182B2 (en) | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP2011077547A (ja) * | 2010-12-20 | 2011-04-14 | Sumitomo Electric Ind Ltd | 半導体デバイスの製造方法およびｉｉｉ族窒化物結晶基板 |
| US8344398B2 (en) | 2007-01-19 | 2013-01-01 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US8507924B2 (en) | 2004-07-02 | 2013-08-13 | Cree, Inc. | Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming |
| US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US8575592B2 (en) | 2010-02-03 | 2013-11-05 | Cree, Inc. | Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses |
| US8679876B2 (en) | 2006-11-15 | 2014-03-25 | Cree, Inc. | Laser diode and method for fabricating same |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| US9076913B2 (en) | 2011-06-21 | 2015-07-07 | Toyoda Gosei Co., Ltd. | Group iii nitride semiconductor light-emitting element |
| US9129977B2 (en) * | 2000-08-04 | 2015-09-08 | The Regents Of The University Of California | Method of controlling stress in group-III nitride films deposited on substrates |
| US9337381B2 (en) | 2013-10-21 | 2016-05-10 | Samsung Electronics Co., Ltd. | Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure |
| JP2016092169A (ja) * | 2014-11-04 | 2016-05-23 | エア・ウォーター株式会社 | 半導体装置およびその製造方法 |
| JPWO2019188318A1 (ja) * | 2018-03-26 | 2021-04-08 | パナソニック株式会社 | 半導体発光素子 |
| CN113451459A (zh) * | 2020-11-02 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 发光二极管、外延结构及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102002898B1 (ko) | 2012-09-04 | 2019-07-23 | 삼성전자 주식회사 | 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자 |
-
1997
- 1997-07-23 JP JP21400397A patent/JP3606015B2/ja not_active Expired - Fee Related
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500689B2 (en) * | 1996-11-29 | 2002-12-31 | Toyoda Gosei Co., Ltd. | Process for producing GaN related compound semiconductor |
| US6573117B2 (en) | 1996-11-29 | 2003-06-03 | Toyoda Gosei Co., Ltd. | GaN related compound semiconductor and process for producing the same |
| US6872967B2 (en) | 2000-03-24 | 2005-03-29 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and manufacturing method thereof |
| JP2001274376A (ja) * | 2000-03-24 | 2001-10-05 | Furukawa Electric Co Ltd:The | 低抵抗ＧａＮ系緩衝層 |
| US6531716B2 (en) | 2000-04-21 | 2003-03-11 | Showa Denko Kabushiki Kaisha | Group-III nitride semiconductor light-emitting device and manufacturing method for the same |
| US9129977B2 (en) * | 2000-08-04 | 2015-09-08 | The Regents Of The University Of California | Method of controlling stress in group-III nitride films deposited on substrates |
| US9691712B2 (en) | 2000-08-04 | 2017-06-27 | The Regents Of The University Of California | Method of controlling stress in group-III nitride films deposited on substrates |
| JP2002208729A (ja) * | 2001-01-11 | 2002-07-26 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| US7312474B2 (en) | 2001-05-30 | 2007-12-25 | Cree, Inc. | Group III nitride based superlattice structures |
| JP2012070009A (ja) * | 2001-05-30 | 2012-04-05 | Cree Inc | 量子井戸と超格子とを有するｉｉｉ族窒化物系発光ダイオード構造 |
| US6958497B2 (en) | 2001-05-30 | 2005-10-25 | Cree, Inc. | Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| US8546787B2 (en) | 2001-05-30 | 2013-10-01 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| US9054253B2 (en) | 2001-05-30 | 2015-06-09 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| US9112083B2 (en) | 2001-05-30 | 2015-08-18 | Cree, Inc. | Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| US8227268B2 (en) | 2001-05-30 | 2012-07-24 | Cree, Inc. | Methods of fabricating group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| CN100350637C (zh) * | 2001-05-30 | 2007-11-21 | 克里公司 | 具有量子阱和超晶格的基于ⅲ族氮化物的发光二极管结构 |
| JP2012070008A (ja) * | 2001-05-30 | 2012-04-05 | Cree Inc | 量子井戸と超格子とを有するｉｉｉ族窒化物系発光ダイオード構造 |
| EP2075855A3 (en) * | 2001-05-30 | 2009-09-30 | Cree, Inc. | Group III nitride based light emitting diode with a superlattice structure |
| JP2009260398A (ja) * | 2001-05-30 | 2009-11-05 | Cree Inc | 量子井戸と超格子とを有するｉｉｉ族窒化物系発光ダイオード構造 |
| WO2002097904A3 (en) * | 2001-05-30 | 2003-02-20 | Cree Inc | Group iii nitride based light emitting diode structures with a quantum well and superlattice |
| US7692182B2 (en) | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| EP1401027A1 (en) * | 2001-05-30 | 2004-03-24 | Cree, Inc. | Group III nitride based light emitting diode with a superlattice structure |
| US8044384B2 (en) | 2001-05-30 | 2011-10-25 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP2003037287A (ja) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | 発光素子 |
| JP2003077835A (ja) * | 2001-09-06 | 2003-03-14 | Ngk Insulators Ltd | Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板 |
| US8507924B2 (en) | 2004-07-02 | 2013-08-13 | Cree, Inc. | Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming |
| JP2006060074A (ja) * | 2004-08-20 | 2006-03-02 | Sumitomo Electric Ind Ltd | ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス |
| JP2006310362A (ja) * | 2005-04-26 | 2006-11-09 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス |
| KR100992499B1 (ko) * | 2005-11-07 | 2010-11-08 | 쇼와 덴코 가부시키가이샤 | 반도체 발광 다이오드 |
| JP2007149713A (ja) * | 2005-11-07 | 2007-06-14 | Showa Denko Kk | 半導体発光ダイオード |
| US8299451B2 (en) | 2005-11-07 | 2012-10-30 | Showa Denko K.K. | Semiconductor light-emitting diode |
| WO2007052840A1 (en) * | 2005-11-07 | 2007-05-10 | Showa Denko K.K. | Semiconductor light-emitting diode |
| US8679876B2 (en) | 2006-11-15 | 2014-03-25 | Cree, Inc. | Laser diode and method for fabricating same |
| US8344398B2 (en) | 2007-01-19 | 2013-01-01 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US9041139B2 (en) | 2007-01-19 | 2015-05-26 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| JP2010047463A (ja) * | 2009-06-09 | 2010-03-04 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス |
| US8575592B2 (en) | 2010-02-03 | 2013-11-05 | Cree, Inc. | Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses |
| JP2011077547A (ja) * | 2010-12-20 | 2011-04-14 | Sumitomo Electric Ind Ltd | 半導体デバイスの製造方法およびｉｉｉ族窒化物結晶基板 |
| US9076913B2 (en) | 2011-06-21 | 2015-07-07 | Toyoda Gosei Co., Ltd. | Group iii nitride semiconductor light-emitting element |
| US9337381B2 (en) | 2013-10-21 | 2016-05-10 | Samsung Electronics Co., Ltd. | Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure |
| JP2016092169A (ja) * | 2014-11-04 | 2016-05-23 | エア・ウォーター株式会社 | 半導体装置およびその製造方法 |
| JPWO2019188318A1 (ja) * | 2018-03-26 | 2021-04-08 | パナソニック株式会社 | 半導体発光素子 |
| CN113451459A (zh) * | 2020-11-02 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 发光二极管、外延结构及其制作方法 |
| CN113451459B (zh) * | 2020-11-02 | 2022-05-13 | 重庆康佳光电技术研究院有限公司 | 发光二极管、外延结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3606015B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3606015B2 (ja) | ３族窒化物半導体素子の製造方法 | |
| JP4948134B2 (ja) | 窒化物半導体発光素子 | |
| US6861663B2 (en) | Group III nitride compound semiconductor light-emitting device | |
| JPWO2008153130A1 (ja) | 窒化物半導体発光素子及び窒化物半導体の製造方法 | |
| JP2003142728A (ja) | 半導体発光素子の製造方法 | |
| JP3960815B2 (ja) | 半導体発光素子 | |
| JP3612985B2 (ja) | 窒化ガリウム系化合物半導体素子及びその製造方法 | |
| JP5579435B2 (ja) | 窒化物系半導体装置およびその製造方法 | |
| JP2002043618A (ja) | 窒化物半導体の製造方法 | |
| JP4668225B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| JP3703975B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3836245B2 (ja) | 窒化ガリウム系化合物半導体素子 | |
| JPH09266327A (ja) | ３族窒化物化合物半導体発光素子 | |
| JP2000261035A (ja) | ＧａＮ系の半導体素子 | |
| JP3763701B2 (ja) | 窒化ガリウム系半導体発光素子 | |
| JPH10303458A (ja) | 窒化ガリウム系化合物半導体素子 | |
| JP3642199B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP3712870B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3753369B2 (ja) | 窒化物系半導体発光素子 | |
| JP2006344930A (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP3219231B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| JPWO2008153065A1 (ja) | 半導体発光素子及びその製造方法 | |
| JP2002185041A (ja) | 半導体素子 | |
| JPH10178201A (ja) | 半導体発光素子の製造方法 | |
| JPH11214750A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |