JP3396356B2 - 半導体装置,及びその製造方法 - Google Patents
半導体装置,及びその製造方法Info
- Publication number
- JP3396356B2 JP3396356B2 JP32172595A JP32172595A JP3396356B2 JP 3396356 B2 JP3396356 B2 JP 3396356B2 JP 32172595 A JP32172595 A JP 32172595A JP 32172595 A JP32172595 A JP 32172595A JP 3396356 B2 JP3396356 B2 JP 3396356B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- stress absorption
- semiconductor device
- absorption layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 147
- 238000010521 absorption reaction Methods 0.000 claims description 133
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 65
- 150000001875 compounds Chemical class 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 59
- 239000000203 mixture Substances 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 340
- 230000035882 stress Effects 0.000 description 138
- 239000007789 gas Substances 0.000 description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 25
- 229910052594 sapphire Inorganic materials 0.000 description 19
- 239000010980 sapphire Substances 0.000 description 19
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 13
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 238000005452 bending Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000005253 cladding Methods 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 229910052984 zinc sulfide Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004871 chemical beam epitaxy Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002003 electron diffraction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
その製造方法に関し、特にSi基板上にGaN系化合物
からなる高品質半導体結晶膜を有する半導体装置,及び
その製造方法に関するものである。
堆積するのに使用される成長方法は、2つのグループの
方法に区別される。すなわち、1つのグループは、MO
CVD(metal organic chemical vapor deposition )
法,又はプラズマアシスティッドMOCVD法のような
MOCVD法の変形例,のような方法を含むものであ
る。このグループの全ての方法は、10〜1030hP
aの代表的反応炉圧,及び500〜1100°Cにわた
る高品質GaNの成長温度により特徴付けられる。Ga
Nの成長を制御するメカニズムは、気相化学反応、及び
基板表面または半導体膜表面間の化学反応を含むもので
ある。
am epitaxy) 法のような方法, 及びGSMBE(gas so
urce MBE) 法,CBE(chemical beam epitaxy)
法,又はMOMBE(metal organic MBE)法のよう
な関連する方法を含むものである。このグループは、
0.001hPa以下の低い炉圧, 及び気相反応がない
ことによりMOCVD法とは異なっている。
示す模式図であり、図において、30はサファイヤ基
板、31は反応炉、32はサセプタ、33はヒータ、3
4は反応ガス注入パイプ、35は注入サブパイプ、36
は排出ポンプ、37はモータ、38は排出パイプであ
る。GaNエピタキシャル層は、以下のステップにより
サファイア基板30上に4μmの膜厚を持つように成長
される。この間、反応炉31は、1030hPaの圧力
に保持される。まず、2インチの直径をもつ洗浄された
サファイア基板30がサセプタ32上に配置される。次
に、ステンレススティール製の反応炉31内の空気が排
出ポンプ36により十分に排出され、H2 ガスが反応炉
31内に導入され、これにより反応炉31内の空気をH
2 ガスにより置き換える。次に、H2ガスを、反応炉1
内の反応ガス注入パイプ34,及び反応炉31の上部に
ある注入サブパイプ35から反応炉31内に供給しなが
ら、サセプタ32は1060°Cにまでヒータ33によ
り加熱される。この状態は、サファイア基板30の表面
から酸化膜を除去するために、10分間保たれる。サセ
プタ32の温度は、その後、500°Cに下げられ、サ
ファイヤ基板30は温度が安定するまで、そのまま維持
される。
サブパイプ35から注入され、アンモニア(NH3)ガス
とH2 ガスのガス混合物が反応ガス注入パイプ34から
供給される。注入サブパイプ35から供給されるH2 ガ
スとN2 ガスの各々のフローレートは、10リットル/
minであり、反応ガス注入パイプ34から供給される
アンモニアガス及びH2 ガスのフローレートは、それぞ
れ4リットル/min,1リットル/minである。こ
の状態は、サセプタ32の温度が500°Cで安定化さ
れるまで、維持される。
ス注入パイプ34から供給されるアンモニアガス及びH
2 ガスに加えて、TMG(trimethylgallium) ガスが、
2.7×10-5mol/minのフローレートで1 分間
流れる。続いて、TMGガスのみが、バッファ層の成長
を止めるために止められる。その結果、0.02μm厚
のバッファ層が形成される。
がら1020°Cに上昇される。サセプタ32の温度が
1020°Cにまで上昇された後、反応ガス注入パイプ
34から供給されるアンモニアガス及びH2 ガスに加え
て、TMGガスが、5.4×10-5mol/minのフ
ローレートで60分間流れ、これにより、GaNエピタ
キシャル層を4.0μmの膜厚を持つよう成長させる。
は、上述した条件のもとに、注入サブパイプ35から一
定に供給され、反応炉31の内部は、反応ガスで汚染さ
れることはない。さらに、サセプタ32は、モータ37
により5rpmの速度で回転せられ、結晶を一定に成長
させる。ガスが供給される間、供給されるガスは、排出
ポンプ36の配管から分岐される排出パイプ38から外
に排出される。このようにして、0.02μm厚のGa
Nバッファ層と、4μm厚のGaNエピタキシャル層が
サファイア基板30上に成長させられる(USP5,290,393
号公報参照)。
4),p.119に記載された,他のMOCVD法を示す高速回
転ディスクMOCVD反応炉の簡単な模式図であり、図
において、39はMOCVD反応炉、40は窒素源分配
マニホールド、41はIII 族分配マニホールド、42は
調整ニードルバルブ、43はスクリーン、44はウエハ
キャリアである。MOCVD反応炉39は種々の側面で
図8の反応炉とは異なる。第1に、全てのガスは、上面
から供給される。III 族源は、III 族分配マニホールド
41により供給され、窒素ガス源は、III 族源とは分離
され、窒素源分配マニホールド40により供給される。
全てのガスの流れの分布は、調整ニードルバルブ42に
より最適化することができる。さらに、水素の均一な流
れがスクリーン43から供給される。ガスはウエハキャ
リア44上にマウントされた基板(図示せず)に到達
し、反応して、所望の半導体膜を形成する。膜の均一性
を改善するため、ウエハキャリア44に高速の回転(5
00〜1000rpm)が与えられる。反応炉39の動
作圧力は、好ましくは、76〜200torr(約10〜2
6hPa)の範囲内にある。また、高品質のGaNを薄
いGaNバッファ層上に1030°Cの高い成長温度で
成長することができ、このGaNバッファ層は、200
torr(約26hPa)の炉圧で、アンモニアガス
と、TMGを用いて540°で堆積される。
p.912 に記載された,GaNの成長のために使用される
代表的なMBE法を示すMBEチャンバの模式図であ
り、図において、45は高真空MBEチャンバ、46は
基板、47はガス注入器、48はMBE炉、49は電子
回折装置、50は基板ヒータである。
aNは、以下の工程により成長される。まず、基板46
が高真空MBEチャンバ45内に移送され、何らガスに
露出されることなく、例えば約900°Cの高温で熱ア
ニールされる。次に、基板46はガス注入器47を介し
て窒素源ガスに露出されることにより、例えば400°
Cの基板温度で窒化される。GaN又はAlNのいずれ
かの低温バッファ層がGa源ビームを導入することによ
り堆積される。このGa源ビームとして、MBE炉48
からの原子状ガリウムのビーム, あるいは適切なガス注
入器により導入されるTEG(trietylgallium) 又はT
MGのような有機金属ガリウム前駆体を用いることがで
きる。最後に、高品質GaN層が、例えば600〜86
0°Cの範囲内の高温で堆積される。この方法の利点
は、電子回折装置(RHHED)49による膜質のその
場での解析が可能であることである。窒素のための最も
好ましい前駆体は、NH3, あらかじめクラックされた
N2 及びHN3 であり、一方、Gaに最も好ましい前駆
体として、しばしばTMGまたはTEGが使用される。
キャリアガスは、N2 とH2 の混合物とするのが好まし
い。さらに、MBE法に関連する方法においては、窒素
ラジカルまたは原子を、ECRプラズマ、N2のマイク
ロ波活性化, またはNH3 の温度クラッキングにより生
成することができる。
いることのできる最も一般的な基板,及び成長した構造
について説明する(USP5,290,393号公報参照) 。GaN
化合物の成長用の最も一般的に使用される基板はサファ
イア,及びSiCウエハである。図11は高品質GaN
化合物層を生成するための1つの可能な構造を示す模式
断面図であり、図において、60はサファイヤ又はSi
C基板、61は低温Gax Alx-1 Nバッファ層、62
はGax Alx-1 N化合物半導体層である。
に、適切な洗浄手続きの後に、化学組成Gax Al1-x
N(0≦x≦1)の低温バッファ層21が、200°C
〜700°Cの範囲の低温度で10nm〜200nmの
膜厚に堆積される。得られた層は、単結晶というよりむ
しろアモルファスである。次に、このアモルファスから
なる低温バッファ層21を滑らかな単結晶層に変換し、
これを次のGax Alx-1 N(0≦x≦1)からなる化
合物半導体層22の成長の基板として使用するために、
基板温度を上昇させる。この化合物半導体層22は、7
00°C〜1150°Cの範囲の温度で堆積され、高品
質の光学的, 及び電気的特性を示す。
サファイア,又はSiC基板を用いた一般的な高品質G
aNの成長方法には以下の問題がある。すなわち、基板
の価格が、代表的な価格として、サファイアの場合、直
径2インチの大きさで1ウエハ当たり65〜240ド
ル、SiCの場合、1cm×1cmの大きさで1ピース
当たり200ドルと高価である。また、GaNとSiC
との間の格子不整合が約3.5%であり、一方、GaN
とサファイアとの間の格子不整合はさらに大きく、約1
6%である。
て、サファイヤは絶縁体であるため、基板の背面側に電
極を形成することができない。従って、電極を形成する
プロセスはより高価となる。また、サファイアの熱膨張
係数がGaNのそれと大きく異なるため、成長プロセス
がさらに複雑となる。さらに、サファイアはウルツ鉱型
結晶構造であるために、レーザーデバイスの製造に必要
な,基板の劈開ができないという問題がある。
告がなされている。例えば、図12は、USP5,239,188
に記載された,Si 基板上にGaN化合物半導体層を成
長した半導体装置の構造を示す図であり、図において、
基板63は低抵抗をもつ低価格のn−Si (111)基
板からなり、この基板63上に、低温AlNバッファ層
24が上述の一般的な方法で堆積され、この低温AlN
バッファ層64上に、より高品質なn−GaN層65,
及びp−GaN層66が、高温で順次堆積される。な
お、67はp型電極、68はn型電極である。この構造
では、Si基板の使用により、上述の問題のうち、基板
価格の問題及びサファイヤ基板に関する問題は解決され
るが、SiとGaNの格子不整合が約20%と高いた
め、この格子不整合に関連して新しい問題が起こる。す
なわち、上記構造では、最も柔らかい層は、GaN層6
5,66及びSi基板63であり、このためGaN層6
5,66において多数の転位が依然として観察され、さ
らに、格子不整合によるSi基板63内のストレスによ
り、ウエハの曲がりを生じる。このウエハの曲がりは、
この技術の使用を決定的に限界づけるものである。
みがなされており(Ueta et al.inMRS 339 (1994),p.45
9参照)、この試みでは、Si基板を使用し、GaN層
の堆積の前にGaAs層を導入している。そして、転位
は、より小さい体積弾性係数をもつ物質内において形成
される傾向があり、このため、GaN層より小さい体積
弾性係数を有するGaAs層に多くの転位が形成され、
GaN層の転位が減少することが報告されている。しか
しながら, この試みでは、200nm〜2000nmの
範囲の厚さの,むしろ厚いGaAs層について報告され
ているだけであり、GaAs層の最適な厚みや、高温に
おいて分解しやすいGaAs層の保護方法等のGaAs
層の最適な成長条件は報告されていない。
なされたもので、Si基板とGaN系化合物半導体層と
の間に、よりストレス吸収性に優れたストレス吸収層を
設けることにより、あるいはストレス吸収層上にGaN
系化合物バッファ層を設けることにより、GaN系化合
物半導体層の品質を向上させ、かつSi基板の曲がりを
防止することができる半導体装置を提供することを目的
とする。
aN系化合物バッファ層の成長条件を最適化することに
より、Si基板上に高品質のGaN系化合物半導体層を
形成することができる半導体装置の製造方法を提供する
ことを目的とする。
る半導体装置は、Si基板と、該Si基板上に形成され
た、GaAsからなるストレス吸収層と、該ストレス吸
収層上に形成された、組成がAlx Ga1-x-y Iny N
(0≦x≦1,0≦y≦1)である化合物からなるバッ
ファ層と、該バッファ層上に形成された、組成がAlx
Ga1-x-y Iny N(0≦x≦1,0≦y≦1)である
化合物半導体層とを備えたものである。
上記の半導体装置(請求項1)において、上記ストレス
吸収層の厚みが1nm〜300nmであるようにしたも
のである。
Si基板と、該Si基板上の一部の領域上に形成され
た、SiO x ,SiN x ,又はSiONからなる低結合
力層と、該低結合力層上、及び上記Si基板上の該低結
合力層が形成された領域以外の領域上に形成された、G
aAsからなるストレス吸収層と、該ストレス吸収層上
に形成された、組成がAlx Ga1-x-y Iny N(0≦
x≦1,0≦y≦1)である化合物半導体層とを備えた
ものである。
上記の半導体装置(請求項3)において、上記ストレス
吸収層上に、組成がAlx Ga1-x-y Iny N(0≦x
≦1,0≦y≦1)である化合物からなるバッファ層が
形成され、該バッファ層上に上記化合物半導体層が形成
されているものである。
Si基板と、該Si基板上に形成された、Asからなる
ストレス吸収層と、該ストレス吸収層上に形成された、
組成がAlx Ga1-x-y Iny N(0≦x≦1,0≦y
≦1)である化合物からなるバッファ層と、該バッファ
層上に形成された、組成がAlx Ga1-x-y Iny N
(0≦x≦1,0≦y≦1)である化合物半導体層とを
備えたものである。
上記の半導体装置(請求項1,3,又は5のいずれか)
において、上記Si基板は、その一主面が{100}
面,又は{111}面であるようにしたものである。
上記の半導体装置(請求項1,3,又は5のいずれか)
において、上記Si基板,上記ストレス吸収層,及び上
記バッファ層が、導電型を形成するための不純物を含
み、上記化合物半導体層が、導電型を形成するための不
純物を含み、光−電気変換,又は電気−光変換デバイス
構造を構成するものであり、かつ上記組成のx,及びy
が上記デバイス構造に応じた値を有するものであるよう
にしたものである。
造方法は、Si基板上に、アモルファス,又は多結晶構
造を有するGaAs又はAsからなるストレス吸収層を
形成する工程と、上記ストレス吸収層上に、該ストレス
吸収層が分解しないような温度で、組成がAlx Ga
1-x-y Iny N(0≦x≦1,0≦y≦1)であるバッ
ファ層を形成する工程と、上記ストレス吸収層,及び上
記バッファ層のうちの少なくともバッファ層の一部を、
部分的に単結晶に変換する工程と、上記部分的に単結晶
に変換されたバッファ層上に、単結晶からなる,組成が
Alx Ga1-x-yIny N(0≦x≦1,0≦y≦1)
である化合物半導体層を形成する工程とを含むものであ
る。
造方法は、上記の半導体装置の製造方法(請求項8)に
おいて、上記ストレス吸収層がGaAsからなり、かつ
該ストレス吸収層を、200°C〜600°Cで形成す
るようにしたものである。
製造方法は、上記の半導体装置の製造方法(請求項8)
において、上記ストレス吸収層がAsからなり、かつ該
ストレス吸収層を、室温〜550°Cで形成するように
したものである。
求項1)は、図1に示されるように、Si基板(1)
と、該Si基板(1)上に形成された、GaAsからな
るストレス吸収層(2)と、該ストレス吸収層(2)上
に形成された、組成がAlx Ga1-x-y Iny N(0≦
x≦1,0≦y≦1)である化合物からなるバッファ層
(3)と、該バッファ層(3)上に形成された、組成が
Alx Ga1-x-y Iny N(0≦x≦1,0≦y≦1)
である化合物半導体層(4)とを備えたものである。こ
れにより、バッファ層(3)が、GaAsからなるスト
レス吸収層(2)を、化合物半導体層(4)を形成する
際の高温度から保護し、ストレス吸収層(2)が分解す
るのが防止される。この結果、体積弾性係数の最も小さ
いGaAsからなるストレス吸収層(2)でSi基板
(1)と化合物半導体層(4)との格子不整合によるス
トレスが吸収され、バッファ層(3)上に転位が低減さ
れた化合物半導体層(4)を成長することができ、かつ
Si基板が曲がるのを防止することができる。
導体装置(請求項2)は、図1に示されるように,上記
の構成1の半導体装置において、上記ストレス吸収層
(2)の厚みが1nm〜300nmであるようにしたも
のである。これにより、バッファ層上にGaN系化合物
を成長させる場合、該バッファ層の厚みが,このように
薄い範囲において、その欠陥が低減されることから、化
合物半導体層(4)の欠陥を減少することができる。
は、図3に示されるように,Si基板(1)と、該Si
基板(1)上の一部の領域に形成された、SiO x Si
N x ,又はSiONからなる低結合力層(7)と、該低
結合力層(7)上、及び上記Si基板(1)上の該低結
合力層(7)が形成された領域以外の領域上に形成され
た、GaAsからなるストレス吸収層(2)と、該スト
レス吸収層(2)上に形成された、組成がAlx Ga
1-x-y Iny N(0≦x≦1,0≦y≦1)である化合
物半導体層(4)とを備えたものである。これにより、
SiO x SiN x ,又はSiONよりなる低結合力層
(7)とストレス吸収層(2)との間の結合力が、Si
基板(1)とストレス吸収層(2)との間の結合力より
小さくなり、該低結合力層(7)とストレス吸収層
(2)との間でより多くのストレスが吸収され、ストレ
ス吸収層(2)とSi基板(1)と間のストレスが低減
される。このため、Si基板(1)の曲がり,及びクラ
ックの発生をより適切に防止することができる。また、
上記低結合力層(7)を、SiO x SiN x ,又はSi
ONとしたので、Si基板(1)を酸化又は窒化するこ
とにより、低結合力層(7)を容易に形成することがで
きる。
導体装置(請求項4)は、図3に示されるように,上記
上記の構成1の半導体装置において、上記ストレス吸収
層(2)上に、組成がAlx Ga1-x-y Iny N(0≦
x≦1,0≦y≦1)である化合物からなるバッファ層
(3)が形成され、該バッファ層(3)上に上記化合物
半導体層(4)が形成されているものである。これによ
り、バッファ層(3)が、ストレス吸収層(2)を、化
合物半導体層(4)を形成する際の高温度から保護し、
ストレス吸収層(2)が分解するのが防止される。
は、図5に示されるように,Si基板(1)と、該Si
基板(1)上に形成された、Asからなるストレス吸収
層(2)と、該ストレス吸収層(2)上に形成された、
組成がAlx Ga1-x-y Iny N(0≦x≦1,0≦y
≦1)である化合物からなるバッファ層(3)と、該バ
ッファ層(4)上に形成された、組成がAlx Ga
1-x-y InyN(0≦x≦1,0≦y≦1)である化合
物半導体層(4)とを備えたものである。これにより、
バッファ層(3)が、Asからなるストレス吸収層
(2)を、化合物半導体層(4)を形成する際の高温度
から保護し、ストレス吸収層(2)が分解するのが防止
される。この結果、体積弾性係数の最も小さいAsから
なるストレス吸収層(2)でSi基板(1)と化合物半
導体層(4)との格子不整合によるストレスが吸収さ
れ、バッファ層(3)上に転位が低減された化合物半導
体層(4)を成長することができ、かつSi基板(1)
が曲がるのを防止することができる。
は、図1,3,5に示されるように,上記の実施の形態
1〜3のいずれかの半導体装置において、上記Si基板
(1)は、その一主面が{100}面,又は{111}
面であるようにしたものである。これにより、Si基板
(1)の主面が{100}面である場合は、基板を劈開
することが可能となり、Si基板(1)の主面が{11
1}面である場合は、該Si基板(1)の主面がGaA
sストレス吸収層(2)と同じウルツ鉱型結晶構造とな
り、該GaAsストレス吸収層(2)の結晶性をよくす
ることができる。
は、図6に示されるように,上記の実施の形態1〜3の
いずれかの半導体装置において、上記Si基板(10
1),上記ストレス吸収層(102),及び上記バッフ
ァ層(103)が、導電型を形成するための不純物を含
み、上記化合物半導体層(105〜107)が、導電型
を形成するための不純物を含み、光−電気変換,又は電
気−光変換デバイス構造を構成するものであり、かつ上
記組成のx,及びyが上記デバイス構造に応じた値を有
するものであるようにしたものである。これにより、本
発明を半導体レーザ装置に適用することが可能となり、
安価なSi基板(101)を使用することができ、低コ
ストな半導体レーザ装置を得ることができる。また、S
i基板(101)は、劈開が可能であり、かつその下面
に電極(109)を形成することができるので、半導体
レーザ装置の製造工程において追加の処理を必要とせ
ず、これらの効果により、さらに低コストな半導体レー
ザ装置を得ることができる。
は、図1〜5に示されるように,Si基板(1)上に、
アモルファス,又は多結晶構造を有するGaAs又はA
sからなるストレス吸収層(2,122)を形成する工
程と、上記ストレス吸収層(2,122)上に、該スト
レス吸収層が分解しないような温度で、組成がAlx G
a1-x-y Iny N(0≦x≦1,0≦y≦1)である化
合物からなるバッファ層(3)を形成する工程と、上記
ストレス吸収層,及び上記バッファ層のうちの少なくと
もバッファ層(3)の一部を、部分的に単結晶に変換す
る工程と、上記部分的に単結晶に変換されたバッファ層
(3)上に、単結晶からなる,組成がAlx Ga1-x-y
Iny N(0≦x≦1,0≦y≦1)である化合物半導
体層(4)を形成する工程とを含むものである。これに
より、ストレス吸収層(2,122)上に、該ストレス
吸収層(2,122)を分解させることなくバッファ層
(3)を形成することができ、さらにこのバッファ層
(3)により、ストレス吸収層(2,122)が、化合
物半導体層(4)を形成する際の高温から保護され、分
解するのが防止される。また、低温でアモルファス,又
は多結晶構造に形成されたバッファ層(3)が、単結晶
に変換されるので、その上に形成される化合物半導体層
(4)の結晶性が良好となり、かつこの変換の際に、バ
ッファ層(3)は、そのストレスがストレス吸収層
(2,122)で吸収されてなくなるので、その上に形
成される化合物半導体層(4)の転位が低減される。
は、図1に示されるように,上記の構成1の半導体装置
の製造方法において、上記ストレス吸収層(2)がGa
Asからなり、かつ該ストレス吸収層(2)を、200
°C〜600°Cで形成するようにしたものである。こ
れにより、上記GaAsストレス吸収層(2)の構造を
安定してアモルファス,又は多結晶構造とすることがで
きる。
0)は、図5に示されるように,上記の構成1の半導体
装置の製造方法において、上記ストレス吸収層(12
2)がAsからなり、かつ該ストレス吸収層(122)
を、室温〜550°Cで形成するようにしたものであ
る。これにより、上記Asストレス吸収層(122)の
構造を安定してアモルファス,又は多結晶構造とするこ
とができる。
は、本実施例1による半導体装置の構造を模式的に示す
断面図であり、図において、1はSi基板であり、該S
i基板1上にGaAsからなるストレス吸収層2が配置
され、該ストレス吸収層2上に低温GaNバッファ層3
が配置され、該低温GaNバッファ層3上にGaN化合
物半導体層4が配置されている。このGaN化合物半導
体層4は所望のデバイス構造(図示せず)の一部を構成
しており、このGaN化合物半導体層4上には上記デバ
イス構造を形成するように他のGaN化合物半導体層が
配置され、さらに該デバイス構造に応じた電極(図示せ
ず)が配置される。また、上記Si基板1は、その主面
が{100}面,又は{111}面であるようにするの
が好ましい。すなわち、本半導体装置が、例えば半導体
レーザである場合は、基板を劈開する必要があるため、
Si基板1の主面を{100}面とする。一方、半導体
装置が基板を劈開する必要がないデバイスである場合
は、GaAsストレス吸収層2がウルツ鉱型結晶構造で
あるため、Si基板1の主面を、該ストレス吸収層2と
同じくウルツ鉱型結晶構造となるよう、{111}面と
すると、上記ストレス吸収層2の結晶性をよくすること
ができる。
導体装置の製造方法を模式的に示す工程断面図であり、
図において、図1と同一符号は同一又は相当する部分を
示す。
施例1による半導体装置の製造方法を説明する。本製造
方法には、従来の技術で述べたMOCVD法,MBE
法,及びそれらの関連方法のいずれをも用いることがで
きる。
基板1を、従来同様に準備し、サセプタ上に置く。次
に、Si基板1の残りの不純物を洗浄する。この洗浄方
法としては、例えば、MBE法においては原子水素によ
る処理を、またMOCVD関連法においては高温処理を
用いることができる。
板温度で、アモルファス構造を有するGaAsストレス
吸収層2を、1nm〜300nmの膜厚に堆積する(図
2(a) )。次に、このGaAsストレス吸収層2上に、
該GaAsストレス吸収層2が分解しないよう、200
°C〜700°Cの範囲の基板温度で、アモルファス構
造を有するGaNバッファ層3を堆積する(図2(b)
)。この場合、GaAsストレス吸収層2,及びGa
Nバッファ層3はそれぞれ多結晶構造としてもかまわな
い。次に、基板温度を、アモルファス構造であるGaA
sストレス吸収層2,及びGaNバッファ層を単結晶に
変換するために上昇させる。この単結晶化のための温度
は、500°C〜1150°Cの範囲の温度とするのが
好ましい。この変換工程において、GaAsストレス吸
収層2の結晶構造がSi基板の結晶構造に対応するよう
に形成され、その上側に位置するGaNバッファ層3の
結晶構造はこの単結晶化されたGaAsストレス吸収層
の結晶構造に対応するように形成される。そして、この
プロセスの間に、Si基板1とGaNバッファ層3との
間の格子不整合によるストレスのほとんどは、最も柔ら
かい層, 即ちGaAsストレス吸収層2で吸収される。
ここで、最上層のGaNバッファ層3は、基板温度が9
00°C以上に上がったときに、GaAsストレス吸収
層2を保護し、GaAsストレス吸収層2が分解するの
を防止する。
場合には900°C以上の温度で、MBE法,及びその
関連方法の場合には600°C以上の温度で、GaN化
合物半導体層4をそれぞれ成長させる(図2(c) )。そ
して、以降、所定のデバイス構造を形成するように他の
GaN化合物半導体層(図示せず)を成長させ、所定の
電極(図示せず)を形成して半導体装置を完成する。こ
こで、これらのデバイス構造を成長する際に、その内部
に蓄積された熱ストレスは、Si基板1が冷却されると
きにGaNストレス吸収層2に吸収される。
い層はGaN層であり、欠陥(転位)は常に高い体積弾
性係数を有する物質から低い体積弾性係数を有する物質
に伝搬するため、GaN層に欠陥が伝搬するのを避ける
ことができなかったが、本実施例1においては、Si基
板1とGaN化合物半導体層4との間に、Si基板1,
及びGaN化合物半導体層4の体積弾性係数より小さい
体積弾性係数を有するGaAsストレス吸収層2を設け
ているから、Si基板1とGaN化合物半導体層4との
間の格子不整合によるストレスはこのGaAsストレス
吸収層2で吸収することができ、このストレスによりG
aAsストレス吸収層2で欠陥が発生しても、それがG
aN化合物半導体層4に伝搬することはなく、従って、
欠陥の少ないGaN化合物半導体層4を得ることができ
る。この結果、安価なSi基板1をGaN系デバイスに
用いることが可能となり、これにより、GaN系デバイ
スの価格を十分に低減することが可能となる。
上に低温でアモルファス,又は多結晶のGaAsストレ
ス吸収層2を形成し、次いで該GaAsストレス吸収層
2上にGaNバッファ層3を,200°C〜700°C
の範囲の温度で形成するから、GaAsストレス吸収層
2上に、該GaAsストレス吸収層2を分解させること
なくGaNバッファ層3を形成することができ、さらに
このGaNバッファ層3により、GaAsストレス吸収
層2が、化合物半導体層4を形成する際の高温から保護
され、該GaAsストレス吸収層2が分解するのが防止
される。
物半導体層4を成長する前に、低温でアモルファス,又
は多結晶構造に形成されたGaAsストレス吸収層2,
及びGaNバッファ層3を単結晶に変換する工程を設け
るから、該GaNバッファ層3の上に形成されるGaN
化合物半導体層4の結晶性が良好となり、かつGaNバ
ッファ層3は、この単結晶への変換の際に、そのストレ
スがストレス吸収層2で吸収されてなくなるので、その
上に形成される化合物半導体層4の欠陥がより低減され
る。
ファ層3の単結晶への変換を500°C〜1150°C
で行うから、該変換を、アモルファス又は多結晶を単結
晶へ変換することが可能となる温度である500°Cか
ら、GaN化合物半導体4の成長温度である1150°
Cまでの温度範囲で行うこととなり、GaNバッファ層
3の単結晶への変換を最適に行うことができる。
トレス吸収層2の厚みを1nm〜300nmと薄くして
いるから、GaN化合物半導体層4の欠陥を最も少なく
することができる。
板1の主面を、{100}面,又は{111}面である
ようにしたから、Si基板1の主面が{100}面であ
る場合は、基板を劈開することが可能となり、Si基板
1の主面が{111}面である場合は、該Si基板1の
主面がGaAsストレス吸収層2と同じウルツ鉱型結晶
構造となり、該GaAsストレス吸収層2の結晶性をよ
くすることができる。
トレス吸収層2を、200°C〜600°Cで形成する
から、該GaAsストレス吸収層2の構造を安定してア
モルファス,又は多結晶構造とすることができる。
上へのGaAsストレス吸収層2,低温GaNバッファ
層3,及びGaN化合物半導体層4の形成を、MOCV
D法,MBE法,及びCBE法のいずれかの方法により
行うから、最適に半導体装置を作製することができる。
明する。図3は、本実施例2による半導体装置の構造を
模式的に示す断面図であり、図において、図1と同一符
号は同一又は相当する部分を示しており、7はSi基板
1上の所定の領域に形成された、SiOx SiNx ,又
はSiON の誘電体からなる低結合力層であり、この
低結合力層7上,及びSi基板1上の上記所定の領域以
外の領域上にGaAsストレス吸収層2が形成配置され
ている。
導体装置の製造方法を模式的に示す工程断面図であり、
図において、図2,及び図3と同一符号は同一又は相当
する部分を示している。本実施例2による半導体装置
は、Si基板1上に、低結合力層7を、所定のパターン
に基づきSi基板1を酸化又は窒化することにより形成
し(図4(a) )、この低結合力層7上,及びSi基板1
上にストレス吸収層2を形成し(図4(b) )、以降、実
施例1の場合と同様の工程を施すことにより作製する
(図4(c),図4(d) )。ここで、低結合力層7のパター
ンは、例えば、0.2μm〜2000μmの寸法を有す
る矩形又は円形とし、膜厚10nm〜100nmとされ
る。そして、該低結合力層7のパターンの幅は、Si基
板1の上面が十分広く露出し、それによりGaAsスト
レス吸収層2の結晶構造が該Si基板1の結晶構造に基
づいて形成され得るような大きさの幅とする必要があ
る。また、低結合力層7の材料としては、Siの結合数
より少ない結合数を有するものであればよく、Si
Ox ,SiNx ,又はSiON以外のものを用いること
ができる。一方、このSiOx ,SiNx ,SiONを
用いると、Si基板1を酸化又は窒化することにより低
結合力層7を容易に形成することができるという利点が
ある。
i基板1上の所定の領域に、SiOx ,SiNx ,又は
SiONの誘電体からなる低結合力層7が形成され、該
低結合力層7上、及び上記Si基板1上の上記所定の領
域以外の領域にGaAsストレス吸収層2が形成される
から、Si基板1の結合数より結合数が少ない低結合力
層7とGaAsストレス吸収層2との間の結合力が、S
i基板1とGaAsストレス吸収層2との間の結合力よ
り小さくなり、該低結合力層7とストレス吸収層2との
間でより多くのストレスが吸収され、ストレス吸収層2
とSi基板1と間のストレスが低減される。このため、
Si基板1の曲がり,及びクラックの発生をより適切に
防止することができる。
トレス吸収層2にGaNバッファ層3を,低温で形成す
るから、GaAsストレス吸収層2上に、該GaAsス
トレス吸収層2を分解させることなくGaNバッファ層
3を形成することができ、さらにこのGaNバッファ層
3により、GaAsストレス吸収層2が、化合物半導体
層4を形成する際の高温から保護され、該GaAsスト
レス吸収層2が分解するのが防止される。
いて説明する。図5は、本実施例3による半導体装置の
構造を模式的に示す断面図であり、図において、図1と
同一符号は同一又は相当する部分を示しており、122
は図1のGaAsからなるストレス吸収層2に代えて配
置された,Asからなるストレス吸収層である。本実施
例3による半導体装置は、Asストレス吸収層122の
形成温度を除き、実施例1の場合と同様にして製造する
ことができる。このAsストレス吸収層122の形成温
度は、該Asストレス吸収層122の構造を安定してア
モルファス,又は多結晶構造とするため、室温〜550
°Cとするのが好ましい。ここで、Asは、Si基板
1,及びGaN化合物半導体4の体積弾性係数より小さ
い体積弾性係数を有するので、GaAsと同様、ストレ
ス吸収層として用いることができるものである。また、
Asは、GaAsと同様、GaN化合物半導体4を成長
させるのに必要な温度では分解するので、保護層として
のGaNバッファ層3を必要とする。また、Asストレ
ス吸収層122は、厚過ぎると、柔らか過ぎたり、ある
いは不安定となるので、Asストレス吸収層122の厚
みは2,3原子層〜数nmの範囲とするのが好ましい。
i基板1上に、Asストレス吸収層122、GaNバッ
ファ層3、及びGaN化合物半導体層4を順次形成する
ものとしたから、上記Asストレス吸収層122は、G
aNバッファ層3により化合物半導体層4を形成する際
の高温度から保護されることとなり、該Asストレス吸
収層122が分解するのが防止される。この結果、Si
基板1と化合物半導体層4との格子不整合によるストレ
スが、体積弾性係数の最も小さいAsストレス吸収層1
22でもって吸収され、GaNバッファ層3上に欠陥が
低減された化合物半導体層4を成長することができ、か
つSi基板1が曲がるのを防止することができる。
いて説明する。図6は、本実施例4による半導体レーザ
装置の構造を模式的に示す断面図であり、図において、
101はp−Si基板であり、該p−Si基板101上
にp−GaAsからなるストレス吸収層102が配置さ
れ、該p−GaAsストレス吸収層102上に低温p−
GaNバッファ層103が配置され、該低温p−GaN
バッファ層103上にp−GaNバッファ層104が配
置され、該p−GaNバッファ層104上にp−AlG
aInNクラッド層105が配置され、該p−AlGa
InNクラッド層105上にアンドープAlGaInN
活性層106が配置され、該アンドープAlGaInN
活性層106上にn−AlGaInNクラッド層107
が配置され、該n−AlGaInNクラッド層107上
の一部の領域にp−電流阻止層108が配置され、該n
−AlGaInNクラッド層107上,及びp−電流阻
止層108上の残りの領域にn型電極110が配置さ
れ、上記p−Si基板の下面にn型電極109が配置さ
れている。
導体レーザ装置の製造方法を模式的に示す工程断面図で
あり、図において、図6と同一符号は同一又は相当する
部分を示す。本実施例4では、デバイスが半導体レーザ
装置であるので、p−Si基板101を劈開する必要が
あり、このため、該基板101にはその主面が{10
0}面であるp−Si基板が用いられる。そして、p−
GaNバッファ層104を堆積する工程(図7(c) )ま
では実施例1の場合と全く同様であり、次いで、p−A
lGaInNクラッド層105からp−電流ブロック層
108までの各層を順次堆積し(図7(d) 〜図7(g)
)、次いで、p−電流ブロック層108の所定の領域
をエッチングにより除去し、次いで、p−電流ブロック
層108上,及びn−AlGaInNクラッド層107
上の上記所定の領域にn型電極110を、n−Si基板
101の下面にp型電極109をそれぞれ形成する(図
6)。その後、p−Si基板101を劈開し、半導体レ
ーザ装置を完成する。
ストレス吸収層102,及びGaNバッファ層103を
所定の導電型にドープして導電性をそれぞれ付与し、G
aNバッファ層103上に、半導体レーザ構造を形成す
るよう複数のAlGaInN半導体層105〜107,
電流阻止層108,及び電極109,108を配置する
ことにより、本発明を半導体レーザ装置に適用すること
ができる。これにより、安価なSi基板を使用すること
ができ、低コストな半導体レーザ装置を得ることができ
る。また、Si基板は、劈開が可能であり、かつその下
面に電極109を形成することができるので、半導体レ
ーザ装置の製造工程において追加の処理を必要とせず、
これらの効果により、さらに低コストな半導体レーザ装
置を得ることができる。
造を構成する化合物半導体層として、化合物半導体層4
にはGaNを、化合物半導体層105〜107にはAl
GaInNをそれぞれ用いたが、該化合物半導体層に
は、これらに限られず、組成がAlx Ga1-x-y Iny
N(0≦x≦1,0≦y≦1)である任意の化合物を用
いることができる。
ァ層3,103には、GaNを用いたが、該低温バッフ
ァ層には、これらに限られず、組成がAlx Ga1-x-y
Iny N(0≦x≦1,0≦y≦1)である任意の化合
物を用いることができる。また、この低温バッファ層
は、組成が化合物半導体層と異なっていてもよい。
ザ装置に適用する場合を説明したが、他の光−電気変
換,又は電気−光変換半導体デバイスにも同様に本発明
を適用することができる。
GaAsストレス吸収層102を設けたが、Si基板1
01上の一部の領域に低結合力層を設け、該低結合力層
上,及びSi基板101上の残りの領域に該GaAsス
トレス吸収層102を設けてもよく、また、上記GaA
sストレス吸収層102に代えて、Asストレス吸収層
を設けてもよい。
模式的に示す断面図である。
法を示す工程断面図である。
模式的に示す断面図である。
法を示す工程断面図である。
模式的に示す断面図である。
構造を模式的に示す断面図である。
製造方法を示す工程断面図である。
図である。
OCVD反応炉の簡単な模式図である。
MBE法を示すMBEチャンバの模式図である。
物半導体装置の構造を示す模式断面図である。
体装置の構造を示す模式断面図である。
GaNバッファ層、4GaN化合物半導体層、7 低結
合力層、101 p−Si基板、102 p−GaAs
ストレス吸収層、103 低温p−GaNバッファ層、
104 p−GaNバッファ層、105 p−AlGa
InNクラッド層、106 アンドープAlGaInN
クラッド層、107 n−AlGaInNクラッド層、
108 p−電流阻止層、109 p型電極、110
n型電極、122 Asストレス吸収層。
Claims (10)
- 【請求項1】 Si基板と、 該Si基板上に形成された、GaAsからなるストレス
吸収層と、 該ストレス吸収層上に形成された、組成がAlx Ga
1-x-y Iny N(0≦x≦1,0≦y≦1)である化合
物からなるバッファ層と、 該バッファ層上に形成された、組成がAlx Ga1-x-y
Iny N(0≦x≦1,0≦y≦1)である化合物半導
体層とを備えたことを特徴とする半導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 上記ストレス吸収層の厚みが1nm〜300nmである
ことを特徴とする半導体装置。 - 【請求項3】 Si基板と、 該Si基板上の一部の領域に形成された、SiO x ,S
iN x ,又はSiONからなる低結合力層と、 該低結合力層上、及び上記Si基板上の該低結合力層が
形成された領域以外の領域上に形成された、GaAsか
らなるストレス吸収層と、 該ストレス吸収層上に形成された、組成がAlx Ga
1-x-y Iny N(0≦x≦1,0≦y≦1)である化合
物半導体層とを備えたことを特徴とする半導体装置。 - 【請求項4】 請求項3に記載の半導体装置において、 上記ストレス吸収層上に、組成がAlx Ga1-x-y In
y N(0≦x≦1,0≦y≦1)である化合物からなる
バッファ層が形成され、該バッファ層上に上記化合物半
導体層が形成されていることを特徴とする半導体装置。 - 【請求項5】 Si基板と、 該Si基板上に形成された、Asからなるストレス吸収
層と、 該ストレス吸収層上に形成された、組成がAl x Ga
1-x-y In y N(0≦x≦1,0≦y≦1)である化合
物からなるバッファ層と、 該バッファ層上に形成された、組成がAl x Ga 1-x-y
In y N(0≦x≦1,0≦y≦1)である化合物半導
体層とを備えた ことを特徴とする半導体装置。 - 【請求項6】 請求項1,3,又は5のいずれかに記載
の半導体装置におい て、 上記Si基板は、その一主面が{100}面,又は{1
11}面である ことを特徴とする半導体装置。 - 【請求項7】 請求項1,3,又は5のいずれかに記載
の半導体装置において、 上記Si基板,上記ストレス吸収層,及び上記バッファ
層は、導電型を形成するための不純物を含み、 上記化合物半導体層は、導電型を形成するための不純物
を含み、光−電気変換,又は電気−光変換デバイス構造
を構成するものであり、かつ上記組成のx,及びyが上
記デバイス構造に応じた値を有するもの であることを特
徴とする半導体装置。 - 【請求項8】 Si基板上に、アモルファス,又は多結
晶構造を有するGaAs又はAsからなるストレス吸収
層を形成する工程と、 上記ストレス吸収層上に、該ストレス吸収層が分解しな
いような温度で、組成がAl x Ga 1-x-y In y N(0
≦x≦1,0≦y≦1)である化合物からなるバッファ
層を形成する工程と、 上記ストレス吸収層,及び上記バッファ層のうちの少な
くともバッファ層の一部を、部分的に単結晶に変換する
工程と、 上記部分的に単結晶に変換されたバッファ層上に、単結
晶からなる,組成がAl x Ga 1-x-y In y N(0≦x
≦1,0≦y≦1)である化合物半導体層を形成する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項8に記載の半導体装置の製造方法
において、 上記ストレス吸収層がGaAsからなり、かつ該ストレ
ス吸収層を、200°C〜600°Cで形成する ことを
特徴とする半導体装置の製造方法。 - 【請求項10】 請求項8に記載の半導体装置の製造方
法において、 上記ストレス吸収層がAsからなり、かつ該ストレス吸
収層を、室温〜550°Cで形成することを特徴とする
半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32172595A JP3396356B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置,及びその製造方法 |
TW085102598A TW307049B (en) | 1995-12-11 | 1996-03-04 | Semiconductor apparatus and manufacturing method thereof |
US08/680,850 US5760426A (en) | 1995-12-11 | 1996-07-16 | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 |
EP96113022A EP0779666A3 (en) | 1995-12-11 | 1996-08-13 | Semiconductor device and method of fabricating semiconductor device |
KR1019960062361A KR970052034A (ko) | 1995-12-11 | 1996-12-06 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32172595A JP3396356B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置,及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09162125A JPH09162125A (ja) | 1997-06-20 |
JP3396356B2 true JP3396356B2 (ja) | 2003-04-14 |
Family
ID=18135749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32172595A Expired - Fee Related JP3396356B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置,及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5760426A (ja) |
EP (1) | EP0779666A3 (ja) |
JP (1) | JP3396356B2 (ja) |
KR (1) | KR970052034A (ja) |
TW (1) | TW307049B (ja) |
Families Citing this family (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998047170A1 (en) | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
US6784463B2 (en) | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
JP3480297B2 (ja) * | 1997-10-10 | 2003-12-15 | 豊田合成株式会社 | 半導体素子 |
JP4783483B2 (ja) | 1997-11-07 | 2011-09-28 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 半導体基板および半導体基板の形成方法 |
GB2331307A (en) * | 1997-11-15 | 1999-05-19 | Sharp Kk | Growth of buffer layer by molecular beam epitaxy |
KR100450784B1 (ko) * | 1997-12-12 | 2004-11-16 | 삼성전기주식회사 | Gan단결정제조방법 |
US6051849A (en) | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
US6608327B1 (en) * | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
JPH11274467A (ja) | 1998-03-26 | 1999-10-08 | Murata Mfg Co Ltd | 光電子集積回路素子 |
US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
US6344375B1 (en) * | 1998-07-28 | 2002-02-05 | Matsushita Electric Industrial Co., Ltd | Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same |
US6255198B1 (en) | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
US6177688B1 (en) | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
US6300590B1 (en) * | 1998-12-16 | 2001-10-09 | General Scanning, Inc. | Laser processing |
TW449937B (en) * | 1999-02-26 | 2001-08-11 | Matsushita Electronics Corp | Semiconductor device and the manufacturing method thereof |
US6190925B1 (en) * | 1999-04-28 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Epitaxially grown lead germanate film and deposition method |
JP3587081B2 (ja) | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子 |
JP3555500B2 (ja) | 1999-05-21 | 2004-08-18 | 豊田合成株式会社 | Iii族窒化物半導体及びその製造方法 |
US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
US6475882B1 (en) * | 1999-12-20 | 2002-11-05 | Nitride Semiconductors Co., Ltd. | Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device |
US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
JP2001185493A (ja) | 1999-12-24 | 2001-07-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 |
JP4432180B2 (ja) | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体 |
US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
KR20020084194A (ko) | 2000-03-14 | 2002-11-04 | 도요다 고세이 가부시키가이샤 | Iii족 질화물계 화합물 반도체의 제조방법 및 iii족질화물계 화합물 반도체 소자 |
JP2001267242A (ja) | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体及びその製造方法 |
TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
JP2001313259A (ja) | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体基板の製造方法及び半導体素子 |
JP3285341B2 (ja) | 2000-06-01 | 2002-05-27 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
AU2001264987A1 (en) * | 2000-06-30 | 2002-01-14 | Motorola, Inc., A Corporation Of The State Of Delware | Hybrid semiconductor structure and device |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US7687888B2 (en) | 2000-08-04 | 2010-03-30 | The Regents Of The University Of California | Method of controlling stress in gallium nitride films deposited on substrates |
US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
JP3466144B2 (ja) | 2000-09-22 | 2003-11-10 | 士郎 酒井 | 半導体の表面を荒くする方法 |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6649287B2 (en) * | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
US6956250B2 (en) | 2001-02-23 | 2005-10-18 | Nitronex Corporation | Gallium nitride materials including thermally conductive regions |
US6611002B2 (en) | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
JP2002280314A (ja) | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体の製造方法、及びそれに基づくiii族窒化物系化合物半導体素子 |
JP3520919B2 (ja) | 2001-03-27 | 2004-04-19 | 士郎 酒井 | 窒化物系半導体装置の製造方法 |
US20040029365A1 (en) * | 2001-05-07 | 2004-02-12 | Linthicum Kevin J. | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
JP3548735B2 (ja) | 2001-06-29 | 2004-07-28 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
JP3690326B2 (ja) | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法 |
US7005685B2 (en) | 2002-02-28 | 2006-02-28 | Shiro Sakai | Gallium-nitride-based compound semiconductor device |
TW574762B (en) * | 2002-10-16 | 2004-02-01 | Univ Nat Cheng Kung | Method for growing monocrystal GaN on silicon substrate |
JP4382748B2 (ja) * | 2003-03-19 | 2009-12-16 | 独立行政法人科学技術振興機構 | 半導体結晶成長方法 |
TWI240969B (en) | 2003-06-06 | 2005-10-01 | Sanken Electric Co Ltd | Nitride semiconductor device and method for manufacturing same |
WO2005060007A1 (en) * | 2003-08-05 | 2005-06-30 | Nitronex Corporation | Gallium nitride material transistors and methods associated with the same |
JP2005093682A (ja) * | 2003-09-17 | 2005-04-07 | Toyoda Gosei Co Ltd | GaN系半導体発光素子及びその製造方法 |
US7071498B2 (en) * | 2003-12-17 | 2006-07-04 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
US20050145851A1 (en) * | 2003-12-17 | 2005-07-07 | Nitronex Corporation | Gallium nitride material structures including isolation regions and methods |
US7339205B2 (en) * | 2004-06-28 | 2008-03-04 | Nitronex Corporation | Gallium nitride materials and methods associated with the same |
US7361946B2 (en) * | 2004-06-28 | 2008-04-22 | Nitronex Corporation | Semiconductor device-based sensors |
US7687827B2 (en) * | 2004-07-07 | 2010-03-30 | Nitronex Corporation | III-nitride materials including low dislocation densities and methods associated with the same |
US20060214289A1 (en) * | 2004-10-28 | 2006-09-28 | Nitronex Corporation | Gallium nitride material-based monolithic microwave integrated circuits |
KR100624448B1 (ko) * | 2004-12-02 | 2006-09-18 | 삼성전기주식회사 | 반도체 발광소자 및 그 제조방법 |
US7247889B2 (en) | 2004-12-03 | 2007-07-24 | Nitronex Corporation | III-nitride material structures including silicon substrates |
US7365374B2 (en) * | 2005-05-03 | 2008-04-29 | Nitronex Corporation | Gallium nitride material structures including substrates and methods associated with the same |
JP2007042857A (ja) * | 2005-08-03 | 2007-02-15 | Nichia Chem Ind Ltd | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 |
US20070202360A1 (en) * | 2005-10-04 | 2007-08-30 | Nitronex Corporation | Gallium nitride material transistors and methods for wideband applications |
JP5243256B2 (ja) * | 2005-11-01 | 2013-07-24 | マサチューセッツ インスティテュート オブ テクノロジー | モノリシックに集積化された半導体材料およびデバイス |
WO2007064689A1 (en) * | 2005-12-02 | 2007-06-07 | Nitronex Corporation | Gallium nitride material devices and associated methods |
US7566913B2 (en) | 2005-12-02 | 2009-07-28 | Nitronex Corporation | Gallium nitride material devices including conductive regions and methods associated with the same |
US20100269819A1 (en) * | 2006-08-14 | 2010-10-28 | Sievers Robert E | Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions |
US8362503B2 (en) * | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
US7825432B2 (en) | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
KR101202073B1 (ko) | 2007-03-23 | 2012-11-15 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 화합물 반도체 적층체 및 그의 제조 방법 및 반도체 디바이스 |
US7745848B1 (en) | 2007-08-15 | 2010-06-29 | Nitronex Corporation | Gallium nitride material devices and thermal designs thereof |
US8026581B2 (en) * | 2008-02-05 | 2011-09-27 | International Rectifier Corporation | Gallium nitride material devices including diamond regions and methods associated with the same |
US8343824B2 (en) * | 2008-04-29 | 2013-01-01 | International Rectifier Corporation | Gallium nitride material processing and related device structures |
JP5272160B2 (ja) * | 2008-09-19 | 2013-08-28 | 旭化成エレクトロニクス株式会社 | 化合物半導体積層体及び半導体デバイス |
US8299351B2 (en) * | 2009-02-24 | 2012-10-30 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Epitaxial growth of III-V compounds on (111) silicon for solar cells |
KR100999684B1 (ko) * | 2009-10-21 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
US9312436B2 (en) | 2011-05-16 | 2016-04-12 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
KR101547546B1 (ko) | 2013-09-17 | 2015-08-28 | 서울대학교산학협력단 | 박막 구조체 및 그 제조방법 |
US9673281B2 (en) | 2015-09-08 | 2017-06-06 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions |
US10211294B2 (en) | 2015-09-08 | 2019-02-19 | Macom Technology Solutions Holdings, Inc. | III-nitride semiconductor structures comprising low atomic mass species |
US9806182B2 (en) | 2015-09-08 | 2017-10-31 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation using elemental diboride diffusion barrier regions |
US9799520B2 (en) | 2015-09-08 | 2017-10-24 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation via back side implantation |
US20170069721A1 (en) | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
US9627473B2 (en) | 2015-09-08 | 2017-04-18 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation in III-nitride material semiconductor structures |
US9773898B2 (en) | 2015-09-08 | 2017-09-26 | Macom Technology Solutions Holdings, Inc. | III-nitride semiconductor structures comprising spatially patterned implanted species |
US9704705B2 (en) | 2015-09-08 | 2017-07-11 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation via reaction with active species |
US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
US11038023B2 (en) | 2018-07-19 | 2021-06-15 | Macom Technology Solutions Holdings, Inc. | III-nitride material semiconductor structures on conductive silicon substrates |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5290393A (en) * | 1991-01-31 | 1994-03-01 | Nichia Kagaku Kogyo K.K. | Crystal growth method for gallium nitride-based compound semiconductor |
JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
-
1995
- 1995-12-11 JP JP32172595A patent/JP3396356B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-04 TW TW085102598A patent/TW307049B/zh not_active IP Right Cessation
- 1996-07-16 US US08/680,850 patent/US5760426A/en not_active Expired - Lifetime
- 1996-08-13 EP EP96113022A patent/EP0779666A3/en not_active Withdrawn
- 1996-12-06 KR KR1019960062361A patent/KR970052034A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH09162125A (ja) | 1997-06-20 |
KR970052034A (ko) | 1997-07-29 |
US5760426A (en) | 1998-06-02 |
EP0779666A2 (en) | 1997-06-18 |
TW307049B (en) | 1997-06-01 |
EP0779666A3 (en) | 2000-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3396356B2 (ja) | 半導体装置,及びその製造方法 | |
US5990495A (en) | Semiconductor light-emitting element and method for manufacturing the same | |
JP3822318B2 (ja) | 半導体発光素子及びその製造方法 | |
US7176479B2 (en) | Nitride compound semiconductor element | |
US6146916A (en) | Method for forming a GaN-based semiconductor light emitting device | |
US8882910B2 (en) | AlGaN substrate and production method thereof | |
US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
US20040247947A1 (en) | Method for fabricating a III nitride film, an underlayer for fabricating a III nitride film and a method for fabricating the same underlayer | |
JP3361285B2 (ja) | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 | |
JPH08293643A (ja) | 化合物半導体発光素子およびその製造方法 | |
US8017973B2 (en) | Nitride semiconductor light-emitting device including a buffer layer on a substrate and method for manufacturing the same | |
JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
JPH11251632A (ja) | GaN系半導体素子の製造方法 | |
JP3279528B2 (ja) | 窒化物系iii−v族化合物半導体の製造方法 | |
US20110062016A1 (en) | Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element | |
JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
KR100682272B1 (ko) | 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 | |
EP1474824B1 (en) | Production method for group iii nitride semiconductor layer | |
JP2000228539A (ja) | 窒素化合物半導体の製造方法 | |
JP2927768B1 (ja) | 半導体装置およびその製造方法 | |
JP2001148544A (ja) | 半導体発光素子 | |
JPH10150245A (ja) | 窒化ガリウム系半導体の製造方法 | |
US6706620B2 (en) | Method for fabricating a nitride film | |
JP2001057463A (ja) | 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法 | |
JPH10326750A (ja) | 高品質GaN系層の選択成長方法、高品質GaN系層成長基板および高品質GaN系層成長基板上に作製した半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |