JPH08293643A - 化合物半導体発光素子およびその製造方法 - Google Patents
化合物半導体発光素子およびその製造方法Info
- Publication number
- JPH08293643A JPH08293643A JP9863395A JP9863395A JPH08293643A JP H08293643 A JPH08293643 A JP H08293643A JP 9863395 A JP9863395 A JP 9863395A JP 9863395 A JP9863395 A JP 9863395A JP H08293643 A JPH08293643 A JP H08293643A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- temperature
- light emitting
- compound semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/095—Laser devices
Abstract
(57)【要約】
【目的】 化合物半導体発光素子の製造工程においてＩ
ｎの遊離を極力抑え、制御性に優れた結晶成長を可能と
し、良質の活性層および活性層の界面を提供することを
目的とする。 【構成】 Ｉｎを含む活性層５の形成後、Ｉｎの遊離が
生じない程度の温度で蒸発防止層６を形成する。蒸発防
止層６としてｐ型ＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）など
が用いられる。上部クラッド層７を形成するため基板温
度を１０２０℃程度の高温に上げても蒸発防止層６の存
在により活性層５からＩｎの遊離が生ずることがない。
これによりＩｎの組成比を制御することが容易となり、
かつ良質の活性層および活性層の界面を提供することが
できる。
ｎの遊離を極力抑え、制御性に優れた結晶成長を可能と
し、良質の活性層および活性層の界面を提供することを
目的とする。 【構成】 Ｉｎを含む活性層５の形成後、Ｉｎの遊離が
生じない程度の温度で蒸発防止層６を形成する。蒸発防
止層６としてｐ型ＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）など
が用いられる。上部クラッド層７を形成するため基板温
度を１０２０℃程度の高温に上げても蒸発防止層６の存
在により活性層５からＩｎの遊離が生ずることがない。
これによりＩｎの組成比を制御することが容易となり、
かつ良質の活性層および活性層の界面を提供することが
できる。
Description
【０００１】
【産業上の利用分野】この発明は化合物半導体発光素子
およびその製造方法に関するもので、特に青色領域で発
光可能な半導体レーザダイオードや発光ダイオードに関
するものである。
およびその製造方法に関するもので、特に青色領域で発
光可能な半導体レーザダイオードや発光ダイオードに関
するものである。
【０００２】
【従来の技術】図１７は、従来の青色領域で発光可能な
ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ系化合物半導体発
光素子（半導体レーザ、発光ダイオード）の模式断面を
示す図である。
ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ系化合物半導体発
光素子（半導体レーザ、発光ダイオード）の模式断面を
示す図である。
【０００３】図を参照して半導体発光素子はサファイア
（０００１）基板１と、サファイア（０００１）基板１
上に順に積層されたＧａＮまたはＡｌＮバッファ層２、
ｎ型ＧａＮ層３、ｎ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）
下部クラッド層４、ノンドープまたはＺｎドープＩｎY
Ｇａ1-Y Ｎ（０≦Ｙ≦１）活性層（または発光層とも呼
ばれる）５、ｐ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）上部
クラッド層７およびｐ型ＧａＮキャップ層８により構成
される。またｎ型ＧａＮ層３にはｎ型電極１０が、ｐ型
ＧａＮキャップ層８にはｐ型電極９が形成されている。
（０００１）基板１と、サファイア（０００１）基板１
上に順に積層されたＧａＮまたはＡｌＮバッファ層２、
ｎ型ＧａＮ層３、ｎ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）
下部クラッド層４、ノンドープまたはＺｎドープＩｎY
Ｇａ1-Y Ｎ（０≦Ｙ≦１）活性層（または発光層とも呼
ばれる）５、ｐ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）上部
クラッド層７およびｐ型ＧａＮキャップ層８により構成
される。またｎ型ＧａＮ層３にはｎ型電極１０が、ｐ型
ＧａＮキャップ層８にはｐ型電極９が形成されている。
【０００４】このような化合物半導体発光素子は一般的
には有機金属気相成長法（以下「ＭＯＣＶＤ法」とい
う。）により、以下の工程を経て製造される。
には有機金属気相成長法（以下「ＭＯＣＶＤ法」とい
う。）により、以下の工程を経て製造される。
【０００５】（１） 温度約１０５０℃にてサファイア
基板１の表面処理を行なう。 （２） 基板温度を約５１０℃まで下げ、薄層のＧａＮ
またはＡｌＮバッファ層２を成長させる。
基板１の表面処理を行なう。 （２） 基板温度を約５１０℃まで下げ、薄層のＧａＮ
またはＡｌＮバッファ層２を成長させる。
【０００６】（３） 基板温度を１０２０℃まで上げ、
ｎ型ＧａＮ層３を成長させる。 （４） 同温度にて、ｎ型ＡｌＧａＮ下部クラッド層４
を成長させる。
ｎ型ＧａＮ層３を成長させる。 （４） 同温度にて、ｎ型ＡｌＧａＮ下部クラッド層４
を成長させる。
【０００７】（５） 基板温度を約８００℃に下げ、ノ
ンドープＩｎＧａＮ系活性層（またはＺｎドープ発光
層）５を約１００〜５００Åの厚さに成長させる。
ンドープＩｎＧａＮ系活性層（またはＺｎドープ発光
層）５を約１００〜５００Åの厚さに成長させる。
【０００８】（６） 基板温度を約１０２０℃に上げ
て、ｐ型ＡｌＧａＮ上部クラッド層７を成長させる。
て、ｐ型ＡｌＧａＮ上部クラッド層７を成長させる。
【０００９】（７） 同温度にてｐ型ＧａＮキャップ層
８を成長させる。 （８） エッチングを行なった後、ｐ型電極９およびｎ
型電極１０を形成する。
８を成長させる。 （８） エッチングを行なった後、ｐ型電極９およびｎ
型電極１０を形成する。
【００１０】以上に述べた工程において、Ｉｎを含む活
性層５を成長させるときの温度を約８００℃とするの
は、Ｉｎの蒸気圧は比較的高いため、１０００℃以上の
成長温度では所望のＩｎ比を得ることができないためで
ある。またＡｌＧａＮクラッド層の成長温度を１０２０
℃とするのはＡｌＧａＮクラッド層は１０００℃以上の
温度で成長させないと、良好な結晶品質の膜とすること
ができないためである。
性層５を成長させるときの温度を約８００℃とするの
は、Ｉｎの蒸気圧は比較的高いため、１０００℃以上の
成長温度では所望のＩｎ比を得ることができないためで
ある。またＡｌＧａＮクラッド層の成長温度を１０２０
℃とするのはＡｌＧａＮクラッド層は１０００℃以上の
温度で成長させないと、良好な結晶品質の膜とすること
ができないためである。
【００１１】そのため前述した工程（４）〜（６）間に
おいて、発光素子は図１６に示される成長温度プロファ
イルを辿ることになるのである。図１６中、横軸は半導
体の成長方向を、縦軸は成長温度を示す。
おいて、発光素子は図１６に示される成長温度プロファ
イルを辿ることになるのである。図１６中、横軸は半導
体の成長方向を、縦軸は成長温度を示す。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た従来の化合物半導体の製造方法には、ｐ型ＡｌＧａＮ
上部クラッド層７を成長させるため基板温度を約１０２
０℃まで上げたときに、その前の工程で作られたＩｎを
含む活性層（発光層）５からＩｎの遊離が生じるという
問題点があった。Ｉｎの遊離が生じることは、活性層５
と上部クラッド層７との界面の悪化を招いたり、活性層
５の膜厚やＩｎの混晶比を制御することが困難になると
いう結果に結び付いていた。
た従来の化合物半導体の製造方法には、ｐ型ＡｌＧａＮ
上部クラッド層７を成長させるため基板温度を約１０２
０℃まで上げたときに、その前の工程で作られたＩｎを
含む活性層（発光層）５からＩｎの遊離が生じるという
問題点があった。Ｉｎの遊離が生じることは、活性層５
と上部クラッド層７との界面の悪化を招いたり、活性層
５の膜厚やＩｎの混晶比を制御することが困難になると
いう結果に結び付いていた。
【００１３】この発明は上記問題点を解決するためにな
されたもので、化合物半導体発光素子の製造工程におい
てＩｎの遊離を極力抑え、かつ制御性に優れた結晶成長
を可能とし、また良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことを目的とする。
されたもので、化合物半導体発光素子の製造工程におい
てＩｎの遊離を極力抑え、かつ制御性に優れた結晶成長
を可能とし、また良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】請求項１に記載の化合物
半導体発光素子は、基板と、基板上に形成された下部ク
ラッド層と、下部クラッド層上に形成されたＩｎを含む
活性層と、活性層上に形成された蒸発防止層と、蒸発防
止層上に形成された上部クラッド層とを含むものであ
る。
半導体発光素子は、基板と、基板上に形成された下部ク
ラッド層と、下部クラッド層上に形成されたＩｎを含む
活性層と、活性層上に形成された蒸発防止層と、蒸発防
止層上に形成された上部クラッド層とを含むものであ
る。
【００１５】請求項２に記載の化合物半導体発光素子
は、請求項１に記載の化合物半導体発光素子であって、
基板と、下部クラッド層との間に形成されたバッファ層
をさらに備えたものである。
は、請求項１に記載の化合物半導体発光素子であって、
基板と、下部クラッド層との間に形成されたバッファ層
をさらに備えたものである。
【００１６】請求項３に記載の化合物半導体発光素子
は、請求項１または２に記載の化合物半導体発光素子で
あって、上部クラッド層上に形成されたキャップ層をさ
らに備えたものである。
は、請求項１または２に記載の化合物半導体発光素子で
あって、上部クラッド層上に形成されたキャップ層をさ
らに備えたものである。
【００１７】請求項４に記載の化合物半導体発光素子
は、請求項１から３のいずれかに記載の化合物半導体発
光素子であって、活性層はＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋
Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構
成されるものである。
は、請求項１から３のいずれかに記載の化合物半導体発
光素子であって、活性層はＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋
Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構
成されるものである。
【００１８】請求項５に記載の化合物半導体発光素子
は、請求項１から４のいずれかに記載の化合物半導体発
光素子であって、蒸発防止層はＡｌX Ｇａ1-X Ｎ（０≦
Ｘ≦１）により構成されるものである。
は、請求項１から４のいずれかに記載の化合物半導体発
光素子であって、蒸発防止層はＡｌX Ｇａ1-X Ｎ（０≦
Ｘ≦１）により構成されるものである。
【００１９】請求項６に記載の化合物半導体発光素子の
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、第１の温度以下の第２の温度で活性層上にＡｌX Ｇ
ａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防止層を
形成する第３のステップとを備えたものである。
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、第１の温度以下の第２の温度で活性層上にＡｌX Ｇ
ａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防止層を
形成する第３のステップとを備えたものである。
【００２０】請求項７に記載の化合物半導体発光素子の
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、第１の温度以上の第２の温度で、活性層上にＡｌX
Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防止層
を形成する第３のステップと、第２の温度以上の第３の
温度で、蒸発防止層上に上部クラッド層を形成する第４
のステップとを備えたものである。
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、第１の温度以上の第２の温度で、活性層上にＡｌX
Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防止層
を形成する第３のステップと、第２の温度以上の第３の
温度で、蒸発防止層上に上部クラッド層を形成する第４
のステップとを備えたものである。
【００２１】請求項８に記載の化合物半導体発光素子の
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で前記下部クラッド層上にＡｌX ＧａY
Ｉｎ Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ
≦１）により構成される活性層を形成する第２のステッ
プと、前記第１の温度とほぼ同じ温度で、前記活性層上
にＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸
発防止層を形成する第３のステップとを備えたものであ
る。
製造方法は、下部クラッド層を形成する第１のステップ
と、第１の温度で前記下部クラッド層上にＡｌX ＧａY
Ｉｎ Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ
≦１）により構成される活性層を形成する第２のステッ
プと、前記第１の温度とほぼ同じ温度で、前記活性層上
にＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸
発防止層を形成する第３のステップとを備えたものであ
る。
【００２２】
【作用】請求項１から５のいずれかに記載の化合物半導
体発光素子は、活性層上に蒸発防止層を備える。この蒸
発防止層の存在により、従来化合物半導体発光素子の製
造中に生じていた活性層中のＩｎの遊離が防止される。
体発光素子は、活性層上に蒸発防止層を備える。この蒸
発防止層の存在により、従来化合物半導体発光素子の製
造中に生じていた活性層中のＩｎの遊離が防止される。
【００２３】請求項６に記載の化合物半導体発光素子の
製造方法では、第１のステップにより下部クラッド層が
形成される。第２のステップにより、第１の温度で下部
クラッド層上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝１
かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される活
性層が形成される。第３のステップにおいて、第１の温
度以下の第２の温度で活性層上にＡｌX Ｇａ1-X Ｎ（０
≦Ｘ≦１）により構成される蒸発防止層が形成される。
製造方法では、第１のステップにより下部クラッド層が
形成される。第２のステップにより、第１の温度で下部
クラッド層上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝１
かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される活
性層が形成される。第３のステップにおいて、第１の温
度以下の第２の温度で活性層上にＡｌX Ｇａ1-X Ｎ（０
≦Ｘ≦１）により構成される蒸発防止層が形成される。
【００２４】請求項７に記載の化合物半導体発光素子の
製造方法では、第１のステップにおいて下部クラッド層
が形成される。第２のステップにおいて下部クラッド層
上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ
・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形成
される。第３のステップにおいて、第１の温度以上の第
２の温度で活性層上にＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）
により構成される蒸発防止層が形成される。第４のステ
ップにおいて、第２の温度以上の第３の温度で蒸発防止
層上に上部クラッド層が形成される。
製造方法では、第１のステップにおいて下部クラッド層
が形成される。第２のステップにおいて下部クラッド層
上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ
・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形成
される。第３のステップにおいて、第１の温度以上の第
２の温度で活性層上にＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）
により構成される蒸発防止層が形成される。第４のステ
ップにおいて、第２の温度以上の第３の温度で蒸発防止
層上に上部クラッド層が形成される。
【００２５】請求項８に記載の化合物半導体発光素子の
製造方法では、第１のステップにおいて下部クラッド層
が形成される。第２のステップにおいて第１の温度で下
部クラッド層上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝
１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される
活性層が形成される。第３のステップにおいて、第１の
温度とほぼ同じ温度で活性層上にＡｌX Ｇａ1-X Ｎ（０
≦Ｘ≦１）により構成される蒸発防止層が形成される。
製造方法では、第１のステップにおいて下部クラッド層
が形成される。第２のステップにおいて第１の温度で下
部クラッド層上にＡｌX ＧａY ＩｎZ Ｎ（Ｘ＋Ｙ＋Ｚ＝
１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される
活性層が形成される。第３のステップにおいて、第１の
温度とほぼ同じ温度で活性層上にＡｌX Ｇａ1-X Ｎ（０
≦Ｘ≦１）により構成される蒸発防止層が形成される。
【００２６】
【実施例】以下本発明の実施例を順に説明する。なお本
実施例は成長条件、有機金属化合物ガスの種類、使用材
料などを下記のものに限定するものではない。本実施例
は特許請求の範囲内において種々の変更を加えることが
できる。
実施例は成長条件、有機金属化合物ガスの種類、使用材
料などを下記のものに限定するものではない。本実施例
は特許請求の範囲内において種々の変更を加えることが
できる。
【００２７】（第１の実施例）第１の実施例ではサファ
イア（０００１）ｃ面が基板として用いられ、ＭＯＣＶ
Ｄ法により各々の層の成長が行なわれる。またＩＩＩ族
ガス源としてトリメチルガリウム（ＴＭＧ）、トリメチ
ルアルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3 ）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が各々用
いられ、キャリアガスとしてＨ2 が用いられる。
イア（０００１）ｃ面が基板として用いられ、ＭＯＣＶ
Ｄ法により各々の層の成長が行なわれる。またＩＩＩ族
ガス源としてトリメチルガリウム（ＴＭＧ）、トリメチ
ルアルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3 ）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が各々用
いられ、キャリアガスとしてＨ2 が用いられる。
【００２８】図１は本発明の第１の実施例における半導
体レーザダイオードの模式断面図である。
体レーザダイオードの模式断面図である。
【００２９】図を参照して本実施例における半導体レー
ザダイオードは、サファイア基板１と、サファイア（０
００１）ｃ面基板１上に順に形成された、ＧａＮまたは
ＡｌＮバッファ層２、ｎ型ＧａＮ層３、ｎ型Ａｌ0.1 Ｇ
ａ0.9 Ｎ下部クラッド層４、ノンドープまたはＳｉドー
プＩｎ0.2 Ｇａ0.8 Ｎ活性層（または発光層ともいう）
５、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６、ｐ型Ａ
ｌ0.1 Ｇａ0.9 Ｎ上部クラッド層７、ｐ型ＧａＮキャッ
プ層８により構成される。またｎ型ＧａＮ層３にはｎ型
電極１０が、ｐ型ＧａＮキャップ層８にはｐ型電極９が
形成される。
ザダイオードは、サファイア基板１と、サファイア（０
００１）ｃ面基板１上に順に形成された、ＧａＮまたは
ＡｌＮバッファ層２、ｎ型ＧａＮ層３、ｎ型Ａｌ0.1 Ｇ
ａ0.9 Ｎ下部クラッド層４、ノンドープまたはＳｉドー
プＩｎ0.2 Ｇａ0.8 Ｎ活性層（または発光層ともいう）
５、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６、ｐ型Ａ
ｌ0.1 Ｇａ0.9 Ｎ上部クラッド層７、ｐ型ＧａＮキャッ
プ層８により構成される。またｎ型ＧａＮ層３にはｎ型
電極１０が、ｐ型ＧａＮキャップ層８にはｐ型電極９が
形成される。
【００３０】この半導体の積層状態が、図１７に示され
る従来の半導体の積層状態と異なる点は、蒸発防止層６
が活性層５と上部クラッド層７との間に設けられている
点である。
る従来の半導体の積層状態と異なる点は、蒸発防止層６
が活性層５と上部クラッド層７との間に設けられている
点である。
【００３１】そして図１に示される半導体レーザは以下
に示される工程により形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板１を導入
し、基板をＨ2 中で基板温度約１０５０℃で加熱し、基
板の表面処理を行なう。
に示される工程により形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板１を導入
し、基板をＨ2 中で基板温度約１０５０℃で加熱し、基
板の表面処理を行なう。
【００３２】（２） 基板温度を約５００℃まで下げ、
ＧａＮまたはＡｌＮバッファ層２を成長させる。このと
きバッファ層２の層厚はＧａＮであれば２５０Å、Ａｌ
Ｎであれば５００Åである。
ＧａＮまたはＡｌＮバッファ層２を成長させる。このと
きバッファ層２の層厚はＧａＮであれば２５０Å、Ａｌ
Ｎであれば５００Åである。
【００３３】（３） 基板温度を約１０２０℃まで上
げ、ｎ型ＧａＮ層３を約４μｍ程度の厚さに成長させ
る。この時点で図３に示される積層構造が形成される。
げ、ｎ型ＧａＮ層３を約４μｍ程度の厚さに成長させ
る。この時点で図３に示される積層構造が形成される。
【００３４】（４） 同じ基板温度でｎ型Ａｌ0.1 Ｇａ
0.9 Ｎ下部クラッド層４を約１μｍの厚さに成長させ
る。このときの基板の積層状態を図４に示す。
0.9 Ｎ下部クラッド層４を約１μｍの厚さに成長させ
る。このときの基板の積層状態を図４に示す。
【００３５】（５） 基板温度を約８００℃に下げて、
ノンドープ（non-doped ）またはＳｉドープＩｎ0.2 Ｇ
ａ0.8 Ｎ活性層（または発光層）を約２００Åの膜厚で
成長させる。このときの基板の積層状態を図５に示す。
ノンドープ（non-doped ）またはＳｉドープＩｎ0.2 Ｇ
ａ0.8 Ｎ活性層（または発光層）を約２００Åの膜厚で
成長させる。このときの基板の積層状態を図５に示す。
【００３６】（６） 基板温度をノンドープまたはＳｉ
ドープＩｎ0.2 Ｇａ0.8 Ｎ活性層（または発光層）成長
温度以下に下げて、成長温度約５００〜８００℃にて薄
層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６を成長させる。
このときの基板の積層状態を図６に示す。
ドープＩｎ0.2 Ｇａ0.8 Ｎ活性層（または発光層）成長
温度以下に下げて、成長温度約５００〜８００℃にて薄
層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６を成長させる。
このときの基板の積層状態を図６に示す。
【００３７】（７） 基板温度を約１０２０℃まで上
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層７を約１μ
ｍの層厚で成長させる。
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層７を約１μ
ｍの層厚で成長させる。
【００３８】（８） 次に同温度にてｐ型電極ＧａＮキ
ャップ層８を約１μｍの厚さに成長させる。このときの
基板の積層状態を図７に示す。
ャップ層８を約１μｍの厚さに成長させる。このときの
基板の積層状態を図７に示す。
【００３９】薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
【００４０】以上のように製造されたウェハには温度約
７００℃においてＮ2 中で熱アニーリングが行なわれ
る。熱アニーリングにより、薄層ｐ型Ａｌ0.05Ｇａ0.95
Ｎ蒸発防止層６、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド
層７をおよびｐ型ＡｌＮキャップ層８は高濃度ｐ型層に
変化する。
７００℃においてＮ2 中で熱アニーリングが行なわれ
る。熱アニーリングにより、薄層ｐ型Ａｌ0.05Ｇａ0.95
Ｎ蒸発防止層６、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド
層７をおよびｐ型ＡｌＮキャップ層８は高濃度ｐ型層に
変化する。
【００４１】次に電極付けを行なうために、ウェハの一
部はｎ型ＧａＮ層３が露出するまでエッチングされる、
その後ｐ型電極９およびｎ型電極１０がそれぞれ形成さ
れる。以上の工程を経て図１に示されるＡｌＧａＮ／Ｉ
ｎＧａＮ／ＡｌＧａＮ系半導体レーザダイオードは製造
される。
部はｎ型ＧａＮ層３が露出するまでエッチングされる、
その後ｐ型電極９およびｎ型電極１０がそれぞれ形成さ
れる。以上の工程を経て図１に示されるＡｌＧａＮ／Ｉ
ｎＧａＮ／ＡｌＧａＮ系半導体レーザダイオードは製造
される。
【００４２】図２は図１の半導体レーザダイオードの下
部クラッド層４から上部クラッド層７までを形成する間
における結晶の成長温度プロファイルを示す図である。
部クラッド層４から上部クラッド層７までを形成する間
における結晶の成長温度プロファイルを示す図である。
【００４３】このように本実施例における化合物半導体
発光素子では活性層５の形成後、活性層５の成長温度以
下の温度で蒸発防止層６が形成され、その後基板温度約
１０２０℃にて上部クラッド層７が形成される。そのた
め活性層５中に含まれるＩｎの遊離が生ずることは防止
され、これにより良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことが可能となり、かつその製造工程においては制御性
に優れた結晶成長が可能となる。
発光素子では活性層５の形成後、活性層５の成長温度以
下の温度で蒸発防止層６が形成され、その後基板温度約
１０２０℃にて上部クラッド層７が形成される。そのた
め活性層５中に含まれるＩｎの遊離が生ずることは防止
され、これにより良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことが可能となり、かつその製造工程においては制御性
に優れた結晶成長が可能となる。
【００４４】図８は本実施例の変形例である発光ダイオ
ードの模式断面図である。図８を参照して発光ダイオー
ドは図１に示される半導体レーザダイオードと異なり、
ｐ型電極９が小さく形成される。これは活性層５により
発せられた光を上部クラッド層７およびキャップ層８を
介して上方にも出力させるためである。
ードの模式断面図である。図８を参照して発光ダイオー
ドは図１に示される半導体レーザダイオードと異なり、
ｐ型電極９が小さく形成される。これは活性層５により
発せられた光を上部クラッド層７およびキャップ層８を
介して上方にも出力させるためである。
【００４５】（第２の実施例）図９は本発明の第２の実
施例における化合物半導体発光素子の下部クラッド層か
ら上部クラッド層までの成長温度プロファイルを示す図
である。
施例における化合物半導体発光素子の下部クラッド層か
ら上部クラッド層までの成長温度プロファイルを示す図
である。
【００４６】本実施例における化合物半導体発光素子の
積層構造は図１および図８に示される第１の実施例と同
一であるので、ここでの説明を繰返さない。第２の実施
例における化合物半導体発光素子は蒸発防止層をＩｎを
含む活性層の成長温度以上かつ上部クラッド層の成長温
度以下の基板温度で形成することを特徴としている。
積層構造は図１および図８に示される第１の実施例と同
一であるので、ここでの説明を繰返さない。第２の実施
例における化合物半導体発光素子は蒸発防止層をＩｎを
含む活性層の成長温度以上かつ上部クラッド層の成長温
度以下の基板温度で形成することを特徴としている。
【００４７】第２の実施例において結晶の成長にはＭＯ
ＣＶＤ法が用いられ、基板としてサファイア（０００
１）ｃ面が用いられる。またＩＩＩ族ガス源としてトリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアンモニア（ＮＨ3 ）が用い
られる。またｎ型ドーパント源としてモノシラン（Ｓｉ
Ｈ4 ）が、ｐ型ドーパント源としてビスシクロペンタジ
エニルマグネシウム（Ｃｐ2 Ｍｇ）が、キャリアガスと
してＨ2 が用いられる。その製造工程を以下に説明す
る。
ＣＶＤ法が用いられ、基板としてサファイア（０００
１）ｃ面が用いられる。またＩＩＩ族ガス源としてトリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアンモニア（ＮＨ3 ）が用い
られる。またｎ型ドーパント源としてモノシラン（Ｓｉ
Ｈ4 ）が、ｐ型ドーパント源としてビスシクロペンタジ
エニルマグネシウム（Ｃｐ2 Ｍｇ）が、キャリアガスと
してＨ2 が用いられる。その製造工程を以下に説明す
る。
【００４８】（１） ＭＯＣＶＤ装置内にサファイア基
板を導入し、基板をＨ2 中で基板温度約１０５０℃で加
熱し、基板の表面処理を行なう。
板を導入し、基板をＨ2 中で基板温度約１０５０℃で加
熱し、基板の表面処理を行なう。
【００４９】（２） 基板温度を約５００℃まで下げ、
ＧａＮまたはＡｌＮバッファ層を形成する。このときの
バッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮで
あれば５００Åである。
ＧａＮまたはＡｌＮバッファ層を形成する。このときの
バッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮで
あれば５００Åである。
【００５０】（３） 基板温度を約１０２０℃まで上げ
て、ｎ型ＧａＮ層を約４μｍ程度成長させる。
て、ｎ型ＧａＮ層を約４μｍ程度成長させる。
【００５１】（４） 同じ基板温度でｎ型Ａｌ0.1 Ｇａ
0.9 Ｎ下部クラッド層４を約１μｍ成長させる。
0.9 Ｎ下部クラッド層４を約１μｍ成長させる。
【００５２】（５） 基板温度を約８００℃に下げ、ノ
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層
（または「発光層」ともいう。）を約２００Åの膜厚で
成長させる。
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層
（または「発光層」ともいう。）を約２００Åの膜厚で
成長させる。
【００５３】（６） 基板温度をノンドープまたはＳｉ
ドープＩｎ0.2 Ｇａ0.8 Ｎ活性層の成長温度以上かつｐ
型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層の成長温度以下で
ある、約９００℃にて薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発
防止層を成長させる。
ドープＩｎ0.2 Ｇａ0.8 Ｎ活性層の成長温度以上かつｐ
型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層の成長温度以下で
ある、約９００℃にて薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発
防止層を成長させる。
【００５４】（７） 基板温度を約１０２０℃まで上
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を約１μｍ
成長させる。
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を約１μｍ
成長させる。
【００５５】（８） ｐ型電極ＧａＮキャップ層を約１
μｍ成長させる。薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止
層は、基板温度を約１０２０℃まで上げる間に良質膜と
なる。
μｍ成長させる。薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止
層は、基板温度を約１０２０℃まで上げる間に良質膜と
なる。
【００５６】結晶の成長後ウェハには熱アニーリング、
エッチングが行なわれた後電極の形成が行なわれる。こ
れらの工程は第１の実施例と同一であるのでここでの説
明を繰返さない。
エッチングが行なわれた後電極の形成が行なわれる。こ
れらの工程は第１の実施例と同一であるのでここでの説
明を繰返さない。
【００５７】以上に述べたように本実施例ではＩｎを含
む活性層の形成後、活性層の成長温度以上かつ上部クラ
ッド層の成長温度以下で蒸発防止層を形成するため、Ｉ
ｎの遊離を防止することができ、制御性に優れた結晶成
長が可能となり、良質のＩｎを含む活性層および活性層
の界面を提供することが可能となる。
む活性層の形成後、活性層の成長温度以上かつ上部クラ
ッド層の成長温度以下で蒸発防止層を形成するため、Ｉ
ｎの遊離を防止することができ、制御性に優れた結晶成
長が可能となり、良質のＩｎを含む活性層および活性層
の界面を提供することが可能となる。
【００５８】（第３の実施例）第３の実施例において製
造される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層状態と同一であるのでここでの説明を繰返さ
ない。
造される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層状態と同一であるのでここでの説明を繰返さ
ない。
【００５９】図１０は本発明の第３の実施例における化
合物半導体発光素子の下部クラッド層から上部クラッド
層の形成の間の温度プロファイルを示す図である。
合物半導体発光素子の下部クラッド層から上部クラッド
層の形成の間の温度プロファイルを示す図である。
【００６０】本実施例における化合物半導体発光素子の
製造工程は、蒸発防止層の成長温度をＩｎを含む活性層
の成長温度とほぼ同じにすることを特徴としている。
製造工程は、蒸発防止層の成長温度をＩｎを含む活性層
の成長温度とほぼ同じにすることを特徴としている。
【００６１】本実施例において化合物半導体発光素子の
製造方法にはＭＯＣＶＤ法が用いられる。また基板とし
てサファイア（０００１）ｃ面が用いられ、ＩＩＩ族ガ
ス源としてトリメチルガリウム（ＴＭＧ）、トリメチル
アルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3 ）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が、キャ
リアガスとしてＨ2 が用いられる。その製造工程を以下
に説明する。
製造方法にはＭＯＣＶＤ法が用いられる。また基板とし
てサファイア（０００１）ｃ面が用いられ、ＩＩＩ族ガ
ス源としてトリメチルガリウム（ＴＭＧ）、トリメチル
アルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3 ）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が、キャ
リアガスとしてＨ2 が用いられる。その製造工程を以下
に説明する。
【００６２】（１） ＭＯＣＶＤ装置内にサファイア基
板を導入し、基板をＨ2 中で基板温度約１０５０℃で加
熱し、基板の表面処理を行なう。
板を導入し、基板をＨ2 中で基板温度約１０５０℃で加
熱し、基板の表面処理を行なう。
【００６３】（２） 基板温度を約５００℃まで下げ、
ＧａＮまたはＡｌＮバッファ層を成長させる。このとき
のバッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮ
であれば５００Åである。
ＧａＮまたはＡｌＮバッファ層を成長させる。このとき
のバッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮ
であれば５００Åである。
【００６４】（３） 基板温度を約１０２０℃まで上
げ、ｎ型ＧａＮ層を約４μｍ程度成長させる。
げ、ｎ型ＧａＮ層を約４μｍ程度成長させる。
【００６５】（４） 同じ基板温度でｎ型Ａｌ0.1 Ｇａ
0.9 Ｎ下部クラッド層を約１μｍ成長させる。
0.9 Ｎ下部クラッド層を約１μｍ成長させる。
【００６６】（５） 基板温度を約８００℃に下げてノ
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層を
約２００Åの層厚で成長させる。
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層を
約２００Åの層厚で成長させる。
【００６７】（６） ノンドープまたはＳｉドープＩｎ
0.2 Ｇａ0.8 Ｎ活性層の成長温度とほぼ同じ成長温度に
て、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長させ
る。
0.2 Ｇａ0.8 Ｎ活性層の成長温度とほぼ同じ成長温度に
て、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長させ
る。
【００６８】（７） 基板温度を約１０２０℃まで上
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を約１μｍ
成長させる。
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を約１μｍ
成長させる。
【００６９】（８） ｐ型ＧａＮキャップ層を約１μｍ
成長させる。薄層ｐ型Ａｌ0.05Ｇａ 0.95Ｎ蒸発防止層
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
成長させる。薄層ｐ型Ａｌ0.05Ｇａ 0.95Ｎ蒸発防止層
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
【００７０】また製造されたウェハは熱アニーリング、
エッチングおよび電極形成の工程を経て半導体レーザや
発光ダイオードなどの素子とされる。これらの工程は第
１の実施例と実質的に同一であるのでここでの説明を繰
返さない。
エッチングおよび電極形成の工程を経て半導体レーザや
発光ダイオードなどの素子とされる。これらの工程は第
１の実施例と実質的に同一であるのでここでの説明を繰
返さない。
【００７１】（第４の実施例）図１１は本発明の第４の
実施例における化合物半導体発光素子の模式断面図であ
る。
実施例における化合物半導体発光素子の模式断面図であ
る。
【００７２】図を参照して本実施例における化合物半導
体発光素子は、積層されたｎ型電極１０、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓバッファ層１２、ｎ型Ａｌ0.8
Ｇａ 0.2 Ａｓ下部クラッド層１３、活性層２０、ｐ型
（Ｍｇドープ）Ａｌ0.8 Ｇａ0. 2 Ａｓ上部クラッド層１
７、絶縁層１８、ｐ型ＧａＡｓキャップ層１９およびｐ
型電極９により構成される。また活性層２０は図面に対
して下からノンドープＧａＡｓ層１４、ノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５およびノン
ドープＧａＡｓ蒸発防止層１６の順に積層された化合物
半導体により構成される。
体発光素子は、積層されたｎ型電極１０、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓバッファ層１２、ｎ型Ａｌ0.8
Ｇａ 0.2 Ａｓ下部クラッド層１３、活性層２０、ｐ型
（Ｍｇドープ）Ａｌ0.8 Ｇａ0. 2 Ａｓ上部クラッド層１
７、絶縁層１８、ｐ型ＧａＡｓキャップ層１９およびｐ
型電極９により構成される。また活性層２０は図面に対
して下からノンドープＧａＡｓ層１４、ノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５およびノン
ドープＧａＡｓ蒸発防止層１６の順に積層された化合物
半導体により構成される。
【００７３】活性層近傍のエネルギレベルを図１２に示
す。また本実施例における化合物半導体発光素子にはフ
ォトリソグラフィーとウエットエッチングにより幅３μ
ｍのリッジ導波構造が形成されている。
す。また本実施例における化合物半導体発光素子にはフ
ォトリソグラフィーとウエットエッチングにより幅３μ
ｍのリッジ導波構造が形成されている。
【００７４】本実施例における化合物半導体発光素子は
ＭＯＣＶＤ法により形成される。本実施例においては基
板としてＧａＡｓが用いられ、ＩＩＩ族ガス源としてト
リメチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアルシン（ＡｓＨ3 ）が用い
られ、ｎ型ドーパント源としてＳｅが、ｐ型ドーパント
源としてＭｇおよびＺｎが、キャリアガスとしてＨ2 が
用いられる。そして本実施例における化合物半導体発光
素子は以下の工程により製造される。
ＭＯＣＶＤ法により形成される。本実施例においては基
板としてＧａＡｓが用いられ、ＩＩＩ族ガス源としてト
リメチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアルシン（ＡｓＨ3 ）が用い
られ、ｎ型ドーパント源としてＳｅが、ｐ型ドーパント
源としてＭｇおよびＺｎが、キャリアガスとしてＨ2 が
用いられる。そして本実施例における化合物半導体発光
素子は以下の工程により製造される。
【００７５】（１） ＭＯＣＶＤ装置内にｎ型（１０
０）ＧａＡｓ基板１１を導入し、基板温度を約８００℃
まで上げＧａＡｓバッファ層１２を成長させる。ＧａＡ
ｓバッファ層の層厚は０．５μｍである。
０）ＧａＡｓ基板１１を導入し、基板温度を約８００℃
まで上げＧａＡｓバッファ層１２を成長させる。ＧａＡ
ｓバッファ層の層厚は０．５μｍである。
【００７６】（２） 同温度にてｎ型Ａｌ0.8 Ｇａ0.2
Ａｓ下部クラッド層１３を層厚約１．４μｍに成長させ
る。
Ａｓ下部クラッド層１３を層厚約１．４μｍに成長させ
る。
【００７７】（３） ノンドープ型ＧａＡｓ層１４を約
１００Å成長させる。 （４） 基板温度を約６３０℃に下げてノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５を約１１０
Åの層厚で成長させる。
１００Å成長させる。 （４） 基板温度を約６３０℃に下げてノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５を約１１０
Åの層厚で成長させる。
【００７８】（５） ノンドープ型ＧａＡｓ蒸発防止層
１６を約１００Åの層厚で成長させる。なお蒸発防止層
の成長における基板の温度は図１３から図１５に示され
るいずれの成長温度プロファイルによっても行なうこと
が可能である。すなわち図１３においては蒸発防止層は
ひずみ量子井戸活性層の成長温度である６３０℃よりも
低い約５５０℃にて形成される。また図１４においては
蒸発防止層はひずみ量子井戸活性層の成長温度である約
６３０℃以上かつ上部クラッド層の成長温度である約８
００℃以下の温度である約７００℃で成長させることが
できる。また図１５においては蒸発防止層はひずみ量子
井戸活性層の成長温度とほぼ同じ温度である約６３０℃
で成長させることが可能である。
１６を約１００Åの層厚で成長させる。なお蒸発防止層
の成長における基板の温度は図１３から図１５に示され
るいずれの成長温度プロファイルによっても行なうこと
が可能である。すなわち図１３においては蒸発防止層は
ひずみ量子井戸活性層の成長温度である６３０℃よりも
低い約５５０℃にて形成される。また図１４においては
蒸発防止層はひずみ量子井戸活性層の成長温度である約
６３０℃以上かつ上部クラッド層の成長温度である約８
００℃以下の温度である約７００℃で成長させることが
できる。また図１５においては蒸発防止層はひずみ量子
井戸活性層の成長温度とほぼ同じ温度である約６３０℃
で成長させることが可能である。
【００７９】（６） ｐ型（Ｍｇドープ）Ａｌ0.8 Ｇａ
0.2 Ａｓ上部クラッド層１７を約１．４μｍの層厚で成
長させる。
0.2 Ａｓ上部クラッド層１７を約１．４μｍの層厚で成
長させる。
【００８０】（７） ｐ型（Ｚｎドープ）ＧａＡｓキャ
ップ層１９を約１μｍの層厚で成長させる。
ップ層１９を約１μｍの層厚で成長させる。
【００８１】以上の工程を経たウェハに対し、従来の技
術であるフォトリソグラフィーとウエットエッチングの
技術が用いられ、図１１に示される幅３μｍのリッジ導
波構造が形成される。リッジ導波構造が形成されたウェ
ハにはｐ型およびｎ型電極が形成され素子化が行なわれ
る。
術であるフォトリソグラフィーとウエットエッチングの
技術が用いられ、図１１に示される幅３μｍのリッジ導
波構造が形成される。リッジ導波構造が形成されたウェ
ハにはｐ型およびｎ型電極が形成され素子化が行なわれ
る。
【００８２】（第５の実施例）第５の実施例において形
成される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層構造と同一であるのでここでの説明を繰返さ
ない。第５の実施例においてその特徴とするところは蒸
発防止層を形成する物質としてＡｌ0.4 Ｇａ0.6 Ｎを用
いる点である。これにより蒸発防止層と上部クラッド層
との間の物質の化学組成の明瞭な差を付けることがで
き、これにより素子製造後の蒸発防止層の検証が容易と
なる。
成される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層構造と同一であるのでここでの説明を繰返さ
ない。第５の実施例においてその特徴とするところは蒸
発防止層を形成する物質としてＡｌ0.4 Ｇａ0.6 Ｎを用
いる点である。これにより蒸発防止層と上部クラッド層
との間の物質の化学組成の明瞭な差を付けることがで
き、これにより素子製造後の蒸発防止層の検証が容易と
なる。
【００８３】本実施例における化合物半導体発光素子の
製造にはＭＯＣＶＤ法が用いられ、基板としてサファイ
ア（０００１）ｃ面が用いられる。またＩＩＩ族ガス源
としてトリメチルガリウム（ＴＭＧ）、トリメチルアル
ミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭ
Ｉ）が用いられ、Ｖ族ガス源としてアンモニア（Ｎ
Ｈ 3 ）が用いられる。またｎ型ドーパント源としてモノ
シラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシ
クロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が、キ
ャリアガスとしてＨ2 が用いられる。
製造にはＭＯＣＶＤ法が用いられ、基板としてサファイ
ア（０００１）ｃ面が用いられる。またＩＩＩ族ガス源
としてトリメチルガリウム（ＴＭＧ）、トリメチルアル
ミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭ
Ｉ）が用いられ、Ｖ族ガス源としてアンモニア（Ｎ
Ｈ 3 ）が用いられる。またｎ型ドーパント源としてモノ
シラン（ＳｉＨ4 ）が、ｐ型ドーパント源としてビスシ
クロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）が、キ
ャリアガスとしてＨ2 が用いられる。
【００８４】そして本実施例における化合物半導体発光
素子は以下の工程を経て形成される。
素子は以下の工程を経て形成される。
【００８５】（１） ＭＯＣＶＤ装置内にサファイア基
板を導入し、基板温度をＨ2 中で基板温度約１０５０℃
で加熱し基板の表面処理を行なう。
板を導入し、基板温度をＨ2 中で基板温度約１０５０℃
で加熱し基板の表面処理を行なう。
【００８６】（２） 基板温度を約５００℃まで下げＧ
ａＮまたはＡｌＮバッファ層を成長させる。このときバ
ッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮであ
れば５００Åである。
ａＮまたはＡｌＮバッファ層を成長させる。このときバ
ッファ層の層厚はＧａＮであれば２５０Å、ＡｌＮであ
れば５００Åである。
【００８７】（３） 基板温度を約１０２０℃まで上げ
てｎ型ＧａＮ層を層厚約４μｍ程度成長させる。
てｎ型ＧａＮ層を層厚約４μｍ程度成長させる。
【００８８】（４） 同じ基板温度でｎ型Ａｌ0.1 Ｇａ
0.9 Ｎ下部クラッド層を層厚約１μｍで成長させる。
0.9 Ｎ下部クラッド層を層厚約１μｍで成長させる。
【００８９】（５） 基板温度を約８００℃に下げてノ
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層
（または発光層ともいう。）を層厚約２００Åで成長さ
せる。
ンドープまたはＳｉドープＩｎ0.2Ｇａ0.8 Ｎ活性層
（または発光層ともいう。）を層厚約２００Åで成長さ
せる。
【００９０】（６） 薄層ｐ型Ａｌ0.4 Ｇａ0.6 Ｎ蒸発
防止層を成長させる。なおこのときの基板温度は約６０
０℃から約９００℃の間で任意に選択可能である。たと
えば約６００℃、約８００℃、約９００℃等を選択する
ことができる。
防止層を成長させる。なおこのときの基板温度は約６０
０℃から約９００℃の間で任意に選択可能である。たと
えば約６００℃、約８００℃、約９００℃等を選択する
ことができる。
【００９１】（７） 基板温度を約１０２０℃まで上
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を層厚約１
μｍの厚さに成長させる。
げ、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層を層厚約１
μｍの厚さに成長させる。
【００９２】（８） ｐ型ＧａＮキャップ層を層厚約１
μｍの厚さに成長させる。薄層ｐ型Ａｌ0.4 Ｇａ0.6 Ｎ
蒸発防止層は、基板温度を約１０２０℃まで上げる間に
良質膜となる。
μｍの厚さに成長させる。薄層ｐ型Ａｌ0.4 Ｇａ0.6 Ｎ
蒸発防止層は、基板温度を約１０２０℃まで上げる間に
良質膜となる。
【００９３】層構造の形成されたウェハには約７００℃
でＮ2 中にて熱アニーリングが行なわれる。熱アニーリ
ングにより薄層ｐ型Ａｌ0.4 Ｇａ0.6 Ｎ蒸発防止層、ｐ
型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層およびｐ型ＧａＮ
キャップ層は高濃度ｐ型層に変化する。
でＮ2 中にて熱アニーリングが行なわれる。熱アニーリ
ングにより薄層ｐ型Ａｌ0.4 Ｇａ0.6 Ｎ蒸発防止層、ｐ
型Ａｌ0.1 Ｇａ0.9 Ｎ上部クラッド層およびｐ型ＧａＮ
キャップ層は高濃度ｐ型層に変化する。
【００９４】次にｎ型の電極を形成するために、ｎ型Ｇ
ａＮ層が露出するまでエッチングが行なわれ、エッチン
グされたウェハ上にｐ型およびｎ型電極がそれぞれ形成
される。
ａＮ層が露出するまでエッチングが行なわれ、エッチン
グされたウェハ上にｐ型およびｎ型電極がそれぞれ形成
される。
【００９５】なお実施例の説明中結晶の成長にＭＯＣＶ
Ｄ法を用いることとしたが、成長方法としてＭＢＥ法
（分子線エピタキシャル成長法）などを用いることがで
きる。また特許請求の範囲内において使用材料、成長条
件などの変更を加えることができる。
Ｄ法を用いることとしたが、成長方法としてＭＢＥ法
（分子線エピタキシャル成長法）などを用いることがで
きる。また特許請求の範囲内において使用材料、成長条
件などの変更を加えることができる。
【００９６】さらに第１から第３および第５の実施例に
おいて基板としてサファイア（０００１）ｃ面を用いる
こととしたが、基板としてＳｉＣ、ＭｇＯ、ＺｎＯまた
はＭｇＡｌ2 Ｏ4 などを用いることができる。
おいて基板としてサファイア（０００１）ｃ面を用いる
こととしたが、基板としてＳｉＣ、ＭｇＯ、ＺｎＯまた
はＭｇＡｌ2 Ｏ4 などを用いることができる。
【００９７】さらにバッファ層として用いられる物質は
化学式ＡｌX Ｇａ1-X Ｎ（０＜Ｘ＜１）などの物質を用
いることができる。
化学式ＡｌX Ｇａ1-X Ｎ（０＜Ｘ＜１）などの物質を用
いることができる。
【００９８】さらに活性層は化学式ＡｌX ＧａY ＩｎZ
Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）
により構成される物質であれば何を用いてもよい。
Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）
により構成される物質であれば何を用いてもよい。
【００９９】さらに下部クラッド層としてｎ型ＡｌZ Ｇ
ａ1-Z Ｎ（０≦Ｚ≦１）により構成される物質を用いる
ことが可能であり、上部クラッド層としてｐ型ＡｌZ Ｇ
ａ1- Z Ｎ（０≦Ｚ≦１）により構成される物質を用いる
ことができる。
ａ1-Z Ｎ（０≦Ｚ≦１）により構成される物質を用いる
ことが可能であり、上部クラッド層としてｐ型ＡｌZ Ｇ
ａ1- Z Ｎ（０≦Ｚ≦１）により構成される物質を用いる
ことができる。
【０１００】さらに第４の実施例におけるノンドープ型
ＧａＡｓ層１４を構成する物質としてノンドープＡｌX
Ｇｎ1-X Ａｓ（０≦Ｘ≦１）により構成される物質を使
用することができ、ノンドープＩｎ0.15Ｇａ0.85Ａｓひ
ずみ量子井戸活性層を構成する物質として、ノンドープ
Ｉｎy Ｇａ1-y Ａｓ（０＜ｙ≦１）を用いることが可能
である。さらに第４の実施例において蒸発防止層として
ｐ型ＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）により構成され
る物質を使用することができる。
ＧａＡｓ層１４を構成する物質としてノンドープＡｌX
Ｇｎ1-X Ａｓ（０≦Ｘ≦１）により構成される物質を使
用することができ、ノンドープＩｎ0.15Ｇａ0.85Ａｓひ
ずみ量子井戸活性層を構成する物質として、ノンドープ
Ｉｎy Ｇａ1-y Ａｓ（０＜ｙ≦１）を用いることが可能
である。さらに第４の実施例において蒸発防止層として
ｐ型ＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）により構成され
る物質を使用することができる。
【０１０１】
【発明の効果】請求項１から５のいずれかに記載の化合
物半導体発光素子によると、蒸発防止層を備えるため、
Ｉｎの遊離を極力抑えることができ、制御性に優れた結
晶成長を可能とし、良質のＩｎを含む活性層（発光層）
および活性層の界面を含む化合物半導体発光素子を提供
することが可能となる。
物半導体発光素子によると、蒸発防止層を備えるため、
Ｉｎの遊離を極力抑えることができ、制御性に優れた結
晶成長を可能とし、良質のＩｎを含む活性層（発光層）
および活性層の界面を含む化合物半導体発光素子を提供
することが可能となる。
【０１０２】請求項６から８のいずれかに記載の化合物
半導体発光素子の製造方法によれば、活性層中に含まれ
るＩｎの遊離を極力抑えることができるので、制御性に
優れた結晶成長を可能とし、良質のＩｎを含む活性層お
よび活性層の界面を提供することが可能となる。
半導体発光素子の製造方法によれば、活性層中に含まれ
るＩｎの遊離を極力抑えることができるので、制御性に
優れた結晶成長を可能とし、良質のＩｎを含む活性層お
よび活性層の界面を提供することが可能となる。
【図１】本発明の一実施例における半導体レーザダイオ
ードの模式断面図である。
ードの模式断面図である。
【図２】本発明の第１の実施例における化合物半導体発
光素子の成長温度プロファイルを示す図である。
光素子の成長温度プロファイルを示す図である。
【図３】化合物半導体発光素子の製造工程を示す第１の
図である。
図である。
【図４】化合物半導体発光素子の製造工程を示す第２の
図である。
図である。
【図５】化合物半導体発光素子の製造工程を示す第３の
図である。
図である。
【図６】化合物半導体発光素子の製造工程を示す第４の
図である。
図である。
【図７】化合物半導体発光素子の製造工程を示す第５の
図である。
図である。
【図８】本発明の一実施例における発光ダイオードの模
式断面図である。
式断面図である。
【図９】本発明の第２の実施例における化合物半導体発
光素子の成長温度プロファイルを示す図である。
光素子の成長温度プロファイルを示す図である。
【図１０】本発明の第３の実施例における化合物半導体
発光素子の成長温度プロファイルを示す図である。
発光素子の成長温度プロファイルを示す図である。
【図１１】本発明の第４の実施例における半導体レーザ
ダイオードの模式断面図である。
ダイオードの模式断面図である。
【図１２】図１１における活性層近傍のエネルギレベル
を示す図である。
を示す図である。
【図１３】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第１の図である。
おける温度プロファイルを示す第１の図である。
【図１４】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第２の図である。
おける温度プロファイルを示す第２の図である。
【図１５】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第３の図である。
おける温度プロファイルを示す第３の図である。
【図１６】従来の化合物半導体発光素子の製造工程にお
ける温度プロファイルを示す図である。
ける温度プロファイルを示す図である。
【図１７】従来の化合物半導体発光素子の模式断面図で
ある。
ある。
１ サファイア（０００１）基板 ２ ＧａＮまたはＡｌＮバッファ層 ３ ｎ型ＧａＮ層 ４ ｎ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）下部クラッド
層 ５ ｎｏｎ−ｄｏｐｅｄまたはＳｉドープＩｎY Ｇａ
1-Y Ｎ（０＜Ｙ≦１）活性層（または発光層） ６ 薄層ｐ型ＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）蒸発防止
層 ７ ｐ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）上部クラッド
層 ８ ｐ型ＧａＮキャップ層 ９ ｐ型電極 １０ ｎ型電極 １１ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓバッファ層 １３ ｎ型ＡｌZ Ｇａ1-Z Ａｓ（０≦Ｚ≦１）下部クラ
ッド層 １４ ノンドープＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）層 １５ ノンドープＩｎY Ｇａ1-Y Ａｓ（０＜Ｙ≦１）ひ
ずみ量子井戸活性層 １６ ｐ型ＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）蒸発防止
層 １７ ｐ型ＡｌZ Ｇａ1-Z Ａｓ（０≦Ｚ≦１）上部クラ
ッド層 １８ 絶縁層 １９ ｐ型ＧａＡｓキャップ層 ２０ 活性層
層 ５ ｎｏｎ−ｄｏｐｅｄまたはＳｉドープＩｎY Ｇａ
1-Y Ｎ（０＜Ｙ≦１）活性層（または発光層） ６ 薄層ｐ型ＡｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）蒸発防止
層 ７ ｐ型ＡｌZ Ｇａ1-Z Ｎ（０≦Ｚ≦１）上部クラッド
層 ８ ｐ型ＧａＮキャップ層 ９ ｐ型電極 １０ ｎ型電極 １１ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓバッファ層 １３ ｎ型ＡｌZ Ｇａ1-Z Ａｓ（０≦Ｚ≦１）下部クラ
ッド層 １４ ノンドープＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）層 １５ ノンドープＩｎY Ｇａ1-Y Ａｓ（０＜Ｙ≦１）ひ
ずみ量子井戸活性層 １６ ｐ型ＡｌX Ｇａ1-X Ａｓ（０≦Ｘ≦１）蒸発防止
層 １７ ｐ型ＡｌZ Ｇａ1-Z Ａｓ（０≦Ｚ≦１）上部クラ
ッド層 １８ 絶縁層 １９ ｐ型ＧａＡｓキャップ層 ２０ 活性層
Claims (8)
- 【請求項１】 基板と、 前記基板上に形成された下部クラッド層と、 前記下部クラッド層上に形成されたＩｎを含む活性層
と、 前記活性層上に形成された蒸発防止層と、 前記蒸発防止層上に形成された上部クラッド層とを含
む、化合物半導体発光素子。 - 【請求項２】 前記基板と、前記下部クラッド層との間
に形成されたバッファ層をさらに備えた、請求項１に記
載の化合物半導体発光素子。 - 【請求項３】 前記上部クラッド層上に形成されたキャ
ップ層をさらに備えた、請求項１または２に記載の化合
物半導体発光素子。 - 【請求項４】 前記活性層はＡｌX ＧａY ＩｎZ Ｎ（Ｘ
＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）により
構成される、請求項１から３のいずれかに記載の化合物
半導体発光素子。 - 【請求項５】 前記蒸発防止層はＡｌX Ｇａ1-X Ｎ（０
≦Ｘ≦１）により構成される、請求項１から４のいずれ
かに記載の化合物半導体発光素子。 - 【請求項６】 下部クラッド層を形成する第１のステッ
プと、 第１の温度で前記下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、 前記第１の温度以下の第２の温度で、前記活性層上にＡ
ｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防
止層を形成する第３のステップとを備えた、化合物半導
体発光素子の製造方法。 - 【請求項７】 下部クラッド層を形成する第１のステッ
プと、 第１の温度で前記下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、 前記第１の温度以上の第２の温度で、前記活性層上にＡ
ｌX Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防
止層を形成する第３のステップと、 前記第２の温度以上の第３の温度で、前記蒸発防止層上
に上部クラッド層を形成する第４のステップとを備え
た、化合物半導体発光素子の製造方法。 - 【請求項８】 下部クラッド層を形成する第１のステッ
プと、 第１の温度で前記下部クラッド層上にＡｌX ＧａY Ｉｎ
Z Ｎ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦
１）により構成される活性層を形成する第２のステップ
と、 前記第１の温度とほぼ同じ温度で、前記活性層上にＡｌ
X Ｇａ1-X Ｎ（０≦Ｘ≦１）により構成される蒸発防止
層を形成する第３のステップとを備えた、化合物半導体
発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9863395A JP3728332B2 (ja) | 1995-04-24 | 1995-04-24 | 化合物半導体発光素子 |
| US08/635,648 US5780876A (en) | 1995-04-24 | 1996-04-22 | Compound semiconductor light emitting device and manufacturing method thereof |
| US08/950,527 US5866440A (en) | 1995-04-24 | 1997-10-14 | Method of making compound semiconductor light emitting device having evaporation preventing layer Alx Ga.sub.(1-x) N |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9863395A JP3728332B2 (ja) | 1995-04-24 | 1995-04-24 | 化合物半導体発光素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327966A Division JP3556593B2 (ja) | 2000-10-27 | 2000-10-27 | 化合物半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293643A true JPH08293643A (ja) | 1996-11-05 |
| JP3728332B2 JP3728332B2 (ja) | 2005-12-21 |
Family
ID=14224917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9863395A Expired - Lifetime JP3728332B2 (ja) | 1995-04-24 | 1995-04-24 | 化合物半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5780876A (ja) |
| JP (1) | JP3728332B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134787A (ja) * | 1996-04-26 | 2002-05-10 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| WO2002084831A1 (en) * | 2001-04-12 | 2002-10-24 | Nichia Corporation | Gallium nitride compound semiconductor element |
| US6541797B1 (en) | 1997-12-04 | 2003-04-01 | Showa Denko K. K. | Group-III nitride semiconductor light-emitting device |
| US6586762B2 (en) | 2000-07-07 | 2003-07-01 | Nichia Corporation | Nitride semiconductor device with improved lifetime and high output power |
| EP1453112A1 (en) * | 1996-04-26 | 2004-09-01 | Sanyo Electric Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6831293B2 (en) | 2002-03-19 | 2004-12-14 | Showa Denko Kabushiki Kaisha | P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source |
| JP2006190963A (ja) * | 2004-12-30 | 2006-07-20 | Ind Technol Res Inst | 発光ダイオード及びその構造 |
| US7166869B2 (en) | 1995-11-06 | 2007-01-23 | Nichia Corporation | Nitride semiconductor with active layer of quantum well structure with indium-containing nitride semiconductor |
| JP2007208300A (ja) * | 1997-07-30 | 2007-08-16 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| US7358522B2 (en) | 2001-11-05 | 2008-04-15 | Nichia Corporation | Semiconductor device |
| JP2009206533A (ja) * | 2009-06-19 | 2009-09-10 | Sony Corp | 半導体発光素子 |
| JP2012256704A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012256705A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2013074045A (ja) * | 2011-09-27 | 2013-04-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2014003341A (ja) * | 2013-10-08 | 2014-01-09 | Toshiba Corp | 半導体発光素子 |
| US8872158B2 (en) | 2011-02-25 | 2014-10-28 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| KR20190140690A (ko) * | 2018-06-12 | 2019-12-20 | 한국과학기술연구원 | Ⅲ-인화계 기판 상에 ⅲ-비화계 에피층을 성장하는 방법 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3728332B2 (ja) * | 1995-04-24 | 2005-12-21 | シャープ株式会社 | 化合物半導体発光素子 |
| JP3399216B2 (ja) * | 1996-03-14 | 2003-04-21 | ソニー株式会社 | 半導体発光素子 |
| US6020602A (en) * | 1996-09-10 | 2000-02-01 | Kabushiki Kaisha Toshba | GaN based optoelectronic device and method for manufacturing the same |
| JP2820140B2 (ja) * | 1996-12-13 | 1998-11-05 | 日本電気株式会社 | 窒化ガリウム系半導体レーザ |
| JP3679914B2 (ja) * | 1997-02-12 | 2005-08-03 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| US6459100B1 (en) | 1998-09-16 | 2002-10-01 | Cree, Inc. | Vertical geometry ingan LED |
| EP1168539B1 (en) * | 1999-03-04 | 2009-12-16 | Nichia Corporation | Nitride semiconductor laser device |
| JP4037554B2 (ja) | 1999-03-12 | 2008-01-23 | 株式会社東芝 | 窒化物半導体発光素子およびその製造方法 |
| JP2001053339A (ja) * | 1999-08-11 | 2001-02-23 | Toshiba Corp | 半導体発光素子およびその製造方法 |
| USRE46589E1 (en) | 2001-01-16 | 2017-10-24 | Cree, Inc. | Group III nitride LED with undoped cladding layer and multiple quantum well |
| US6800876B2 (en) | 2001-01-16 | 2004-10-05 | Cree, Inc. | Group III nitride LED with undoped cladding layer (5000.137) |
| US6958497B2 (en) | 2001-05-30 | 2005-10-25 | Cree, Inc. | Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| WO2002101120A2 (en) * | 2001-06-06 | 2002-12-19 | Ammono Sp. Zo.O | Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride |
| PL207400B1 (pl) * | 2001-06-06 | 2010-12-31 | Ammono Społka Z Ograniczoną Odpowiedzialnością | Sposób i urządzenie do otrzymywania objętościowego monokryształu azotku zawierającego gal |
| WO2003035945A2 (en) | 2001-10-26 | 2003-05-01 | Ammono Sp. Zo.O. | Substrate for epitaxy |
| WO2003043150A1 (fr) * | 2001-10-26 | 2003-05-22 | Ammono Sp.Zo.O. | Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure |
| US20060138431A1 (en) * | 2002-05-17 | 2006-06-29 | Robert Dwilinski | Light emitting device structure having nitride bulk single crystal layer |
| WO2003097906A1 (fr) * | 2002-05-17 | 2003-11-27 | Ammono Sp.Zo.O. | Installation de production de monocristal en vrac utilisant de l'ammoniaque supercritique |
| WO2003098757A1 (fr) * | 2002-05-17 | 2003-11-27 | Ammono Sp.Zo.O. | Structure d'element electroluminescent comprenant une couche de monocristaux de nitrure en vrac |
| EP1581675B1 (en) * | 2002-12-11 | 2009-10-14 | AMMONO Sp. z o.o. | A template type substrate and a method of preparing the same |
| AU2003285767A1 (en) * | 2002-12-11 | 2004-06-30 | Ammono Sp. Z O.O. | Process for obtaining bulk monocrystalline gallium-containing nitride |
| US7184640B2 (en) * | 2004-02-25 | 2007-02-27 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Buried heterostructure device fabricated by single step MOCVD |
| US7440666B2 (en) * | 2004-02-25 | 2008-10-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD |
| JP5014804B2 (ja) * | 2004-06-11 | 2012-08-29 | アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン | バルク単結晶ガリウム含有窒化物およびその用途 |
| PL371405A1 (pl) * | 2004-11-26 | 2006-05-29 | Ammono Sp.Z O.O. | Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku |
| KR20070027290A (ko) * | 2005-09-06 | 2007-03-09 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조 방법 |
| JP4963060B2 (ja) * | 2005-11-30 | 2012-06-27 | シャープ株式会社 | 窒化物系半導体レーザ素子及びその製造方法 |
| JP2008227073A (ja) * | 2007-03-12 | 2008-09-25 | Rohm Co Ltd | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 |
| CN102439740B (zh) | 2009-03-06 | 2015-01-14 | 李贞勋 | 发光器件 |
| US8866041B2 (en) * | 2012-04-12 | 2014-10-21 | Tdk Corporation | Apparatus and method of manufacturing laser diode unit utilizing submount bar |
| CN108346722B (zh) * | 2017-01-19 | 2019-09-06 | 厦门乾照光电股份有限公司 | 一种蓝绿发光二极管及其外延方法 |
| CN108538978A (zh) * | 2018-04-13 | 2018-09-14 | 厦门乾照光电股份有限公司 | 一种可提高发光效率的led外延结构及其生长方法 |
| CN112750689A (zh) * | 2021-01-18 | 2021-05-04 | 西安电子科技大学 | 镓极性面氮化镓材料及同质外延生长方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8406432D0 (en) * | 1984-03-12 | 1984-04-18 | British Telecomm | Semiconductor devices |
| US5173751A (en) * | 1991-01-21 | 1992-12-22 | Pioneer Electronic Corporation | Semiconductor light emitting device |
| US5583878A (en) * | 1993-06-23 | 1996-12-10 | The Furukawa Electric Co., Ltd. | Semiconductor optical device |
| JPH0750410A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | 半導体結晶積層体及びその形成方法並びに半導体装置 |
| US5656832A (en) * | 1994-03-09 | 1997-08-12 | Kabushiki Kaisha Toshiba | Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness |
| EP0678945B1 (en) * | 1994-04-20 | 1998-07-08 | Toyoda Gosei Co., Ltd. | Gallium nitride group compound semiconductor laser diode and method of manufacturing the same |
| US5751013A (en) * | 1994-07-21 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and production method thereof |
| US5557115A (en) * | 1994-08-11 | 1996-09-17 | Rohm Co. Ltd. | Light emitting semiconductor device with sub-mount |
| US5693963A (en) * | 1994-09-19 | 1997-12-02 | Kabushiki Kaisha Toshiba | Compound semiconductor device with nitride |
| US5592501A (en) * | 1994-09-20 | 1997-01-07 | Cree Research, Inc. | Low-strain laser structures with group III nitride active layers |
| JP2666237B2 (ja) * | 1994-09-20 | 1997-10-22 | 豊田合成株式会社 | ３族窒化物半導体発光素子 |
| JP3714984B2 (ja) * | 1995-03-06 | 2005-11-09 | シャープ株式会社 | 分布帰還型半導体レーザ装置 |
| JP3728332B2 (ja) * | 1995-04-24 | 2005-12-21 | シャープ株式会社 | 化合物半導体発光素子 |
-
1995
- 1995-04-24 JP JP9863395A patent/JP3728332B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-22 US US08/635,648 patent/US5780876A/en not_active Expired - Lifetime
-
1997
- 1997-10-14 US US08/950,527 patent/US5866440A/en not_active Expired - Lifetime
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166869B2 (en) | 1995-11-06 | 2007-01-23 | Nichia Corporation | Nitride semiconductor with active layer of quantum well structure with indium-containing nitride semiconductor |
| US8304790B2 (en) | 1995-11-06 | 2012-11-06 | Nichia Corporation | Nitride semiconductor with active layer of quantum well structure with indium-containing nitride semiconductor |
| JP2012165011A (ja) * | 1996-04-26 | 2012-08-30 | Sanyo Electric Co Ltd | 発光素子の製造方法 |
| EP1453112A1 (en) * | 1996-04-26 | 2004-09-01 | Sanyo Electric Co., Ltd. | Light emitting device and manufacturing method thereof |
| USRE42074E1 (en) | 1996-04-26 | 2011-01-25 | Sanyo Electric Co., Ltd. | Manufacturing method of light emitting device |
| JP2002134787A (ja) * | 1996-04-26 | 2002-05-10 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| JP2013141025A (ja) * | 1996-04-26 | 2013-07-18 | Future Light Limited Liability Company | 発光素子の製造方法 |
| JP2007208300A (ja) * | 1997-07-30 | 2007-08-16 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| US6541797B1 (en) | 1997-12-04 | 2003-04-01 | Showa Denko K. K. | Group-III nitride semiconductor light-emitting device |
| US7646009B2 (en) | 2000-07-07 | 2010-01-12 | Nichia Corporation | Nitride semiconductor device |
| US7119378B2 (en) | 2000-07-07 | 2006-10-10 | Nichia Corporation | Nitride semiconductor device |
| US8698126B2 (en) | 2000-07-07 | 2014-04-15 | Nichia Corporation | Nitride semiconductor device |
| US9130121B2 (en) | 2000-07-07 | 2015-09-08 | Nichia Corporation | Nitride semiconductor device |
| US8309948B2 (en) | 2000-07-07 | 2012-11-13 | Nichia Corporation | Nitride semiconductor device |
| US6838693B2 (en) | 2000-07-07 | 2005-01-04 | Nichia Corporation | Nitride semiconductor device |
| US7750337B2 (en) | 2000-07-07 | 2010-07-06 | Nichia Corporation | Nitride semiconductor device |
| US9444011B2 (en) | 2000-07-07 | 2016-09-13 | Nichia Corporation | Nitride semiconductor device |
| US6586762B2 (en) | 2000-07-07 | 2003-07-01 | Nichia Corporation | Nitride semiconductor device with improved lifetime and high output power |
| US7230263B2 (en) | 2001-04-12 | 2007-06-12 | Nichia Corporation | Gallium nitride compound semiconductor element |
| KR100902109B1 (ko) * | 2001-04-12 | 2009-06-09 | 니치아 카가쿠 고교 가부시키가이샤 | 질화 갈륨계 화합물 반도체 소자 |
| WO2002084831A1 (en) * | 2001-04-12 | 2002-10-24 | Nichia Corporation | Gallium nitride compound semiconductor element |
| US7667226B2 (en) | 2001-11-05 | 2010-02-23 | Nichia Corporation | Semiconductor device |
| US7358522B2 (en) | 2001-11-05 | 2008-04-15 | Nichia Corporation | Semiconductor device |
| US6831293B2 (en) | 2002-03-19 | 2004-12-14 | Showa Denko Kabushiki Kaisha | P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source |
| JP2006190963A (ja) * | 2004-12-30 | 2006-07-20 | Ind Technol Res Inst | 発光ダイオード及びその構造 |
| JP2009206533A (ja) * | 2009-06-19 | 2009-09-10 | Sony Corp | 半導体発光素子 |
| US8872158B2 (en) | 2011-02-25 | 2014-10-28 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2012256704A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012256705A (ja) * | 2011-06-08 | 2012-12-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2013074045A (ja) * | 2011-09-27 | 2013-04-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2014003341A (ja) * | 2013-10-08 | 2014-01-09 | Toshiba Corp | 半導体発光素子 |
| KR20190140690A (ko) * | 2018-06-12 | 2019-12-20 | 한국과학기술연구원 | Ⅲ-인화계 기판 상에 ⅲ-비화계 에피층을 성장하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5866440A (en) | 1999-02-02 |
| US5780876A (en) | 1998-07-14 |
| JP3728332B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728332B2 (ja) | 化合物半導体発光素子 | |
| EP2383846B1 (en) | Light emitting device and manufacturing method thereof | |
| US7550368B2 (en) | Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2000286449A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP3269344B2 (ja) | 結晶成長方法および半導体発光素子 | |
| JP2900990B2 (ja) | 窒化物半導体発光素子 | |
| JP2000091234A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP3740744B2 (ja) | 半導体の成長方法 | |
| JP3446660B2 (ja) | 窒化物半導体発光素子 | |
| JP4940670B2 (ja) | 窒化物半導体発光素子を作製する方法 | |
| US20120241753A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6319975B2 (ja) | 窒化物半導体混晶の製造方法 | |
| JP2001148544A (ja) | 半導体発光素子 | |
| JP3371830B2 (ja) | 窒化物半導体発光素子 | |
| JP3219231B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| JP3556593B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| JP3440908B2 (ja) | 窒化物半導体素子の成長方法 | |
| JP4369970B2 (ja) | 化合物半導体発光素子の製造方法および化合物半導体発光素子 | |
| JP4108109B2 (ja) | 化合物半導体発光素子の製造方法および化合物半導体発光素子 | |
| JP3753077B2 (ja) | 半導体多層膜およびそれを用いた半導体素子ならびにその製造方法 | |
| JP4057473B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2001028473A (ja) | ｎ型窒化物半導体の成長方法 | |
| JP3456980B2 (ja) | 化合物半導体層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |