KR101547546B1 - 박막 구조체 및 그 제조방법 - Google Patents

박막 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR101547546B1
KR101547546B1 KR1020130111909A KR20130111909A KR101547546B1 KR 101547546 B1 KR101547546 B1 KR 101547546B1 KR 1020130111909 A KR1020130111909 A KR 1020130111909A KR 20130111909 A KR20130111909 A KR 20130111909A KR 101547546 B1 KR101547546 B1 KR 101547546B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
gallium nitride
support substrate
sapphire
Prior art date
Application number
KR1020130111909A
Other languages
English (en)
Other versions
KR20150032427A (ko
Inventor
이성보
한흥남
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020130111909A priority Critical patent/KR101547546B1/ko
Priority to US14/402,202 priority patent/US9337021B2/en
Priority to PCT/KR2014/001290 priority patent/WO2015041390A1/ko
Publication of KR20150032427A publication Critical patent/KR20150032427A/ko
Application granted granted Critical
Publication of KR101547546B1 publication Critical patent/KR101547546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 질화갈륨의 결함 밀도를 현저하게 감소시킬 수 있는 박막 구조체 및 그 제조방법으로서, 사파이어를 포함하는 지지기판 및 상기 지지기판 상에 배치되며 질화갈륨을 포함하는 에피층을 포함하며, 상기 에피층에 대향되는 상기 지지기판의 상부는 규소가 상기 지지기판의 상부면을 통하여 확산되거나 이온주입된 층으로 이루어지는, 박막 구조체를 제공한다.

Description

박막 구조체 및 그 제조방법{Thin film structure and method of fabricating the same}
본 발명은 박막 구조체 및 그 제조방법으로서, 보다 구체적으로는, 질화갈륨으로 구성된 에피층을 포함하는 박막 구조체 및 그 제조방법에 관한 것이다.
고품질의 단결정 질화갈륨(GaN)의 성장은 고출력의 광전 소자 어플리케이션에 필수적이다. 벌크 갈륨에 대한 질소의 낮은 고용도 등에 기인하여 질화갈륨 기판은 질화갈륨의 호모에피택시 공정에서 상업적으로 유용하지 않다. 따라서, 질화갈륨계 소자 기판은, 사파이어 또는 탄화규소 등을 포함하는 다양한 이종 기판 상에 헤테로에피텍시에 의하여 성장된다. 상기 제안된 기판들 중에서 사파이어가 육방정계 대칭성과 질화갈륨 성장 공정에서 고온 안정성 등에 기인하여 가장 널리 사용되고 있다. 하지만, 사파이어와 질화갈륨 사이의 격자 부정합에 기인하여 발생된 관통 전위(threading dislocation)들과 적층결함들은 질화갈륨 에피층에 높은 결함 밀도를 유발한다. 이러한 결함 밀도를 감소시키기 위하여 과성장 래터럴 에피택시(ELOG)와 같은 래터럴 에피택시 공정이 제안되고 있으며, 이에 의하여 관통 전위의 밀도를 106cm- 2이하로 감소시킬 수 있다. 그러나, 이러한 밀도값은 GaAs 호모에피택시에 대한 밀도값(102 내지 104 cm-2)보다 여전이 더 높은 실정이다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 질화갈륨의 결함 밀도를 현저하게 감소시킬 수 있는 박막 구조체 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 박막 구조체가 제공된다. 상기 박막 구조체는 제1물질을 포함하여 구성된 지지기판, 상기 지지기판 상에 배치되며 상기 제1물질과 제2물질을 포함하여 구성된 중간층 및 상기 중간층 상에 배치되며 제3물질을 포함하여 구성된 에피층을 구비한다. 상기 제2물질의 체적탄성계수(bulk modulus)는 상기 제1물질의 체적탄성계수 및 상기 제3물질의 체적탄성계수보다 더 작다. 상기 중간층의 전단탄성계수는 상기 지지기판의 전단탄성계수 및 상기 에피층의 전단탄성계수보다 더 작다.
상기 박막 구조체에서, 상기 중간층은 상기 제1물질과 상기 제3물질 사이의 격자 부정합에 기인하여 생성된 전위를 수용할 수 있도록, 상기 중간층은 상기 에피층보다 탄성적으로 더 연성일 수 있다.
상기 박막 구조체에서, 상기 제1물질은 사파이어를 포함하고, 상기 제2물질은 규소를 포함하고, 상기 제3물질은 질화갈륨을 포함할 수 있다. 상기 중간층은 사파이어에 규소가 확산된 층 또는 사파이어에 규소가 이온주입된 층을 포함할 수 있다.
본 발명의 다른 관점에 의한 박막 구조체가 제공된다. 상기 박막 구조체는 제1물질을 포함하여 구성된 지지기판, 상기 지지기판 상에 배치되며 상기 제1물질과 제2물질을 포함하여 구성된 컴플라이언트층 및 상기 컴플라이언트층 상에 배치되며 제3물질을 포함하여 구성된 에피층을 구비한다. 상기 컴플라이언트층의 강성(elastic stiffness)은 상기 에피층의 강성보다 더 낮다.
상기 박막 구조체에서, 상기 컴플라이언트층의 강성은 상기 지지기판의 강성보다 더 낮을 수 있다.
상기 박막 구조체에서, 상기 제1물질은 사파이어를 포함하고, 상기 제2물질은 규소를 포함하고, 상기 제3물질은 질화갈륨을 포함할 수 있다. 상기 컴플라이언트층은 사파이어에 규소가 확산된 층 또는 사파이어에 규소가 이온주입된 층을 포함할 수 있다.
본 발명의 또 다른 관점에 의한 박막 구조체가 제공된다. 상기 박막 구조체는 사파이어를 포함하는 지지기판 및 상기 지지기판 상에 배치되며 질화갈륨을 포함하는 에피층을 포함한다. 상기 에피층에 대향되는 상기 지지기판의 상부는 규소가 상기 지지기판의 상부면을 통하여 확산되거나 이온주입된 층으로 이루어진다.
상기 박막 구조체에서, 상기 규소는 상기 사파이어 내에서 중간상을 형성하지 않고 불순물로서 고용될 수 있다.
본 발명의 또 다른 관점에 의한 전자기 소자가 제공된다. 상기 전자기 소자는 상술한 상기 박막 구조체를 이용할 수 있으며, 박막 소자, 나노 소자, 반도체 소자, 메모리 소자, 분자 소자, 광소자, 광전 소자, 디스플레이 소자, 및 디지털 소자 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
본 발명의 또 다른 관점에 의한 박막 구조체의 제조방법이 제공된다. 상기 박막 구조체의 제조방법은 제1물질을 포함하여 구성된 지지기판을 제공하는 단계, 상기 지지기판 상에 제2물질을 포함하여 구성된 임시층을 형성하는 단계 및 상기 임시층 상에 제3물질을 포함하여 구성된 에피층을 형성하는 단계를 구비한다. 상기 임시층 상에 제3물질을 포함하는 에피층을 형성하는 단계에서, 상기 임시층에서 기인하는 상기 제2물질이 상기 지지기판의 상부면을 통하여 확산됨으로써 상기 지지기판의 상부에 상기 제2물질을 포함하여 구성된 중간층이 형성된다. 상기 제2물질의 체적탄성계수는 상기 제1물질의 체적탄성계수및 상기 제3물질의 체적탄성계수보다 더 작다. 상기 중간층의 전단탄성계수는 상기 지지기판의 전단탄성계수 및 상기 에피층의 전단탄성계수보다 더 작다.
상기 박막 구조체의 제조방법에서, 상기 제1물질은 사파이어(sapphire)를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함할 수 있다.
본 발명의 또 다른 관점에 의한 박막 구조체의 제조방법이 제공된다. 상기 박막 구조체의 제조방법은 제1물질을 포함하여 구성된 지지기판을 제공하는 단계, 상기 지지기판의 상부면을 통하여 제2물질을 이온주입함으로써 상기 지지기판의 상부에 상기 제1물질과 상기 제2물질을 포함하여 구성된 중간층을 형성하는 단계 및 상기 중간층 상에 제3물질을 포함하여 구성된 에피층을 형성하는 단계를 구비한다. 상기 제2물질의 체적탄성계수는 상기 제1물질의 체적탄성계수및 상기 제3물질의 체적탄성계수보다 더 작다. 상기 중간층의 전단탄성계수는 상기 지지기판의 전단탄성계수 및 상기 에피층의 전단탄성계수보다 더 작다.
상기 박막 구조체의 제조방법에서, 상기 제1물질은 사파이어(sapphire)를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함할 수 있다.
본 발명의 또 다른 관점에 의한 박막 구조체의 제조방법이 제공된다. 상기 박막 구조체의 제조방법은 사파이어를 포함하여 구성된 지지기판을 제공하는 단계, 상기 지지기판 상에 규소를 포함하여 구성된 임시층을 형성하는 단계 및 상기 규소를 포함하여 구성된 임시층 상에 질화갈륨을 포함하여 구성된 에피층을 형성하는 단계를 포함한다. 상기 에피층을 형성하는 단계 동안, 상기 규소를 포함하여 구성된 임시층에서 기인하는 규소가 상기 지지기판의 상부면을 통하여 확산됨으로써 상기 지지기판의 상부에 규소가 확산된 층이 형성된다.
상기 박막 구조체의 제조방법에서, 상기 규소를 포함하여 구성된 임시층은 산화규소(SiO2)층 또는 규소층일 수 있다.
상기 박막 구조체의 제조방법에서, 상기 질화갈륨은 우르차이트(wurtzite) 결정 구조를 가지는 질화갈륨을 포함할 수 있다.
본 발명의 또 다른 관점에 의한 박막 구조체의 제조방법이 제공된다. 상기 박막 구조체의 제조방법은 사파이어를 포함하여 구성된 지지기판을 제공하는 단계, 상기 지지기판의 상부면을 통하여 규소를 이온주입함으로써, 상기 지지기판의 상부에 규소가 이온주입된 층을 형성하는 단계 및 상기 규소가 이온주입된 층 상에 질화갈륨을 포함하여 구성된 에피층을 형성하는 단계를 포함한다.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 질화갈륨의 결함 밀도를 현저하게 감소시킬 수 있는 박막 구조체 및 그 제조방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 박막 구조체의 구성을 개념적으로 도해하는 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법을 도해하는 도면들이다.
도 3a는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 사파이어 기판 상에 산화규소층이 형성된 구조체를 촬영한 사진이다.
도 3b는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 산화규소층/사파이어 기판 구조체 상에 형성된 질화갈륨을 촬영한 사진이다.
도 3c는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 질화갈륨이 형성된 이후에 사파이어 내에 규소의 농도를 측정한 결과를 나타낸 그래프이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 박막 구조체에서 질화갈륨의 기둥을 촬영한 사진들이다.
도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 박막 구조체에서 질화갈륨에 대한 이미지들이다.
도 6a 내지 도 6g는 본 발명의 비교예에 따른 박막 구조체의 제조방법에서 사파이어 기판 상에 질화갈륨을 바로 형성한 구조체를 촬영한 이미지들이다.
도 7의 (a)는 본 발명의 비교예에 따른 박막 구조체의 제조방법에서 질화갈륨/사파이어 구조체의 TEM 이미지와 이에 대응되는 변형률 맵을 나타내는 도면이고, 도 7의 (b)는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 산화규소/사파이어 구조체의 TEM 이미지와 이에 대응되는 변형률 맵을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 일부 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되지 않음은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 일부 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 박막 구조체의 구성을 개념적으로 도해하는 도면이다.
도 1을 참조하면, 본 발명의 일 관점에 따른 박막 구조체(100)는 지지기판(120a), 지지기판(120a) 상에 배치되는 중간층(140) 및 중간층(140) 상에 배치되는 에피층(160)을 구비한다. 지지기판(120a)은 제1물질을 포함하여 구성되며, 중간층(140)은 제2물질을 포함하여 구성되며, 에피층(160)은 제3물질을 포함하여 구성될 수 있다. 이 경우, 상기 제2물질의 체적탄성계수(bulk modulus)는 상기 제1물질의 체적탄성계수 및/또는 상기 제3물질의 체적탄성계수보다 더 작을 수 있다. 한편, 중간층(140)의 전단탄성계수는 지지기판(120a)의 전단탄성계수 및/또는 에피층(160)의 전단탄성계수보다 더 작을 수 있다.
한편, 중간층(140)의 강성(elastic stiffness)은 에피층(160)의 강성보다 더 낮을 수 있으며, 나아가, 중간층(140)의 강성은 지지기판(120a) 및 에피층(160)의 강성보다 더 낮을 수 있다.
본 발명의 일 관점에 따른 박막 구조체(100)에서, 상기 제1물질을 포함하여 구성된 지지기판(120a)과 상기 제3물질을 포함하여 구성된 에피층(160) 사이의 격자 부정합(mismatch)에 기인하여 생성된 전위(dislocation)를 중간층(140)에서 수용할 수 있도록, 중간층(140)은 에피층(160)보다 탄성적으로 더 연성(elastically softer)일 수 있다. 따라서, 본 발명의 일 관점에 따른 박막 구조체(100)에서는 지지기판(120a)과 에피층(160) 사이의 격자 부정합에 기인하여 발생되는 결함의 적어도 일부가 에피층(160)이 아니라 중간층(140)에 수용되도록 구성하여 에피층(160) 내의 결함 밀도를 감소시킬 수 있다.
격자 부정합 구조체에서 변형(strain)을 제어하고 에피층(160)에서의 결함 밀도를 감소시키며 중간층(140)으로 격자 결함을 수용할 수 있다는 측면에서, 본 발명의 일 관점에 따른 박막 구조체(100)에서 중간층(140)은 컴플라이언트층(compliant layer) 또는 컴플라이언트 기판(compliant substrate)으로 이해될 수 있다.
본 발명의 일 관점에 따른 박막 구조체(100)에서, 상기 제1물질은 화학성분이 Al2O3인 사파이어를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함할 수 있다. 이 경우, 중간층(140)은 사파이어에 규소가 확산된 층이거나 사파이어에 규소가 이온주입된 층일 수 있다. 중간층(140)에서 규소는 사파이어 내에 별도의 중간상이나 제2상을 형성하지 않고 불순물(impurity)로 존재할 수 있다. 예를 들어, 중간층(140)에서 규소는 사파이어 내에 매우 낮은 농도로 고용된 형태로 존재할 수 있다.
도 1을 참조하면, 본 발명의 다른 관점에 따른 박막 구조체(100)는 제1물질을 포함하여 구성되는 지지기판(120a), 및 지지기판(120a) 상에 배치되며 제3물질을 포함하여 구성되는 에피층(160)을 구비한다. 지지기판(120a)과 에피층(160) 사이에 개재되며, 제2물질을 포함하여 구성되는 중간층(140)은 지지기판(도 2의 120)의 상부(120p)에 형성될 수 있다. 즉, 중간층(140)은 상기 제2물질이 지지기판(120)의 상부면(120s)을 통하여 상부(120p)로 확산되거나 이온주입되어 형성될 수 있다. 중간층(140)의 역할이나 제1물질 내지 제3물질의 종류나 특성 등은 앞에서 이미 설명하였으므로 여기에서는 생략한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법을 도해하는 도면들이다.
도 1 및 도 2a를 참조하면, 본 발명의 일 실시예에 따른 박막 구조체(100)의 제조방법은 제1물질을 포함하여 구성된 지지기판(120)을 제공하는 단계; 지지기판(120) 상에 제2물질을 포함하여 구성된 임시층(temporary layer, 130)을 형성하는 단계; 및 임시층(130) 상에 제3물질을 포함하여 구성된 에피층(160)을 형성하는 단계;를 구비한다.
이 경우, 상기 제2물질의 체적탄성계수(bulk modulus)는 상기 제1물질의 체적탄성계수 및/또는 상기 제3물질의 체적탄성계수보다 더 작을 수 있다. 한편, 중간층(140)의 전단탄성계수는 지지기판(120a)의 전단탄성계수 및/또는 에피층(160)의 전단탄성계수보다 더 작을 수 있다.
임시층(130) 상에 제3물질을 포함하는 에피층(160)을 형성하는 단계를, 섭씨 수 백 내지 수 천의 온도에서, 수행하는 동안, 임시층(130)에서 기인하는 상기 제2물질이 지지기판(120)의 상부면(120s)을 통하여 확산됨으로써 지지기판(120)의 상부(120p)에 상기 제2물질을 포함하여 구성된 중간층(140)이 형성될 수 있다. 이 과정에서 임시층(130)의 적어도 일부는 중간층(140)으로 전환되거나 소멸될 수 있다. 즉, 임시층(130)은 박막 구조체(100)를 형성하기 위한 제조방법의 중간단계에서만 존재하고 박막 구조체의 최종 구조에서는 존재하지 않을 수 있다.
상기 제1물질은 화학성분이 Al2O3인 사파이어를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함할 수 있다. 이 경우, 임시층(130)은 산화규소(SiO2)층을 포함할 수 있다. 예를 들어, 유기금속 화학기상증착법(MOCVD)에 의하여 질화갈륨을 형성하는 공정의 적어도 일부는 고온에서 수행될 수 있는데, 이 과정에서 임시층(130)을 구성하는 산화규소(SiO2) 중에서 규소가 지지기판(120)의 상부면(120s)을 통하여 지지기판(120)의 상부(120p)에 확산됨으로써 규소를 포함하여 구성된 중간층(140)이 지지기판(120)의 상부(120p)에 형성될 수 있다.
한편, 본 발명의 변형된 실시예에 따르면, 임시층(130)으로 규소(Si)층을 전착이나 증착에 의하여 형성할 수 있다. 계속하여, 유기금속 화학기상증착법(MOCVD)에 의하여 질화갈륨을 형성하는 공정의 적어도 일부는 고온에서 수행될 수 있는데, 이 과정에서 임시층(130)을 구성하는 상기 규소층 중에서 규소가 지지기판(120)의 상부면(120s)을 통하여 지지기판(120)의 상부(120p)에 확산됨으로써 규소를 포함하여 구성된 중간층(140)이 지지기판(120)의 상부(120p)에 형성될 수 있다.
도 1 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 박막 구조체(100)의 다른 제조방법은 제1물질을 포함하여 구성된 지지기판(120)을 제공하는 단계; 지지기판(120)의 상부면(120s)을 통하여 제2물질을 이온주입(ion-implant, 135)함으로써 지지기판(120)의 상부(120p)에 상기 제2물질을 포함하여 구성된 중간층(140)을 형성하는 단계; 및 중간층(140) 상에 제3물질을 포함하여 구성된 에피층(160)을 형성하는 단계;를 포함할 수 있다. 본 실시예에서는 중간층(140)을 형성하기 위하여 임시층(130)을 별도로 도입하지 않고 지지기판(120)의 상부(120p)에 제2물질을 직접 이온주입(135)하여 중간층(140)을 구현하므로, 도 2a와 달리, 에피층(160)을 형성하기 이전에 중간층(140)이 이미 형성될 수 있다. 이온주입 공정의 조건을 변경함으로써 중간층(140) 내에서 상기 제2물질의 농도 프로파일을 적절하게 제어할 수 있다. 중간층(140)의 역할이나 제1물질 내지 제3물질의 종류나 특성 등은 앞에서 이미 설명하였으므로 여기에서는 생략한다.
한편, 상술한 박막 구조체(100)는 다양한 형태의 전자기 소자에 적용될 수 있다. 상기 전자기 소자는, 예를 들어, 박막 소자, 나노 소자, 반도체 소자, 메모리 소자, 분자 소자, 광소자, 광전 소자, 디스플레이 소자, 및 디지털 소자 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
이하, 본 발명의 이해를 돕기 위해서 실시예를 제공한다. 다만, 하기의 실시예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실시예들에 의해서 한정되는 것은 아니다.
도 3a는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 사파이어 기판 상에 원자층증착(ALD) 공정으로 산화규소층이 형성된 구조체를 촬영한 고각도 산란 암시야 주사투과전자현미경(High angle annular dark field(HAADF)-STEM) 이미지이며, 도 3b는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 산화규소층/사파이어 기판 구조체 상에 형성된 질화갈륨을 촬영한 주사전자현미경(SEM) 이미지이며, 도 3c는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 유기금속 기상화학증착(MOCVD)에 의하여 질화갈륨이 형성된 이후에 사파이어 내에 규소의 농도를 측정한 이차 이온 질량분석(SIMS) 프로파일을 나타낸 그래프이다.
도 3a를 참조하면, 유기금속 기상화학증착(MOCVD)에 의하여 질화갈륨을 형성하기 이전에, 사파이어 기판 상에 원자층증착(ALD) 공정으로 공칭두께(nominal thickness) 0.5 nm의 산화규소층을 형성한다. 상기 산화규소층은 도 2a에 도시된 임시층(130)에 대응된다. 한편, 도 3a의 이미지는 산화규소층의 두께가 0.53 ± 0.1nm인 부분을 나타내지만 두께가 균일하지 않음을 보여준다.
도 3b를 참조하면, 유기금속 기상화학증착(MOCVD)에 의하여 형성된 질화갈륨의 일부는 육방정계 피라미드(hexagonal pyramid)의 형태를 가질 뿐만 아니라, 200nm 내지 10㎛ 범위를 가지는 다양한 높이의 육방정계 기둥(hexagonal column)으로 구성됨을 확인할 수 있다.
흥미롭게도, 유기금속 기상화학증착(MOCVD)에 의하여 질화갈륨을 형성한 이후에는 도 3a와 같은 산화규소층이 관찰되지 않았다. 대신에, 도 3c와 같이, 이차 이온 질량분석(SIMS)에 의하여 사파이어 기판의 상부에 소량의 규소를 포함하는 박막층이 형성된 것을 확인하였다. 이차 이온 질량분석(SIMS)은 질화갈륨 기둥에 의하여 덮이지 않은 영역에서 수행되었다. 그래프의 우측 세로축은 알루미늄과 산소의 프로파일에 대한 단위를 나타내며, 좌측 세로축은 규소의 프로파일에 대한 단위를 나타낸다. 도 3c를 참조하면, 표면에서의 규소 농도는 약 1020cm-3 이며, 2.9 nm의 깊이에서 규소의 최대 농도인 1.68 x 1020cm-3 가 나타난다. 사파이어의 밀도가 약 1.17 x 1023cm-3인 점을 감안하면, 표면에서의 규소 농도는 0.085 at% 에 해당한다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 박막 구조체에서 질화갈륨의 기둥을 촬영한 사진들로서, 도 4a는 도 3a에 나타난 동일 영역으로부터 획득한 팬크로매틱 음극선 발광(panchromatic cathodoluminescence(CL)) 이미지이며, 도 4b는 도 4a에서 백색 화살표가 표시하는 낮은 기둥의 틸트뷰 상태로 확대한 주사전자현미경 이미지이며, 도 4c는 이에 대응하는 음극선 발광 이미지이며, 도 4d는 다른 기둥의 틸트뷰 상태의 주사전자현미경 이미지이며, 도 4e는 도 4d에 대응하는 음극선 발광 이미지이다. 질화갈륨 기둥들은 대략 (0001) 상면과 {1-100} 면들로 이루어진 육각기둥의 형태를 띤다.
도 4b를 참조하면, 질화갈륨의 다소 낮은 육방정계 기둥들은 400nm 내지 1.2㎛ 높이를 가지며 5㎛ 내지 30㎛의 길이를 가진다. 도 4c에 나타난 다크 스팟 콘트라스트들(dark spot contrasts)은 관통 전위나 다른 형태의 선결함들에 대응될 수 있다. 도 4c에 나타난 회색 화살표가 가리키는 것처럼, 질화갈륨 내에 결함들은 거의 관찰되지 않거나, 또는 도 4e와 같이 결함이 전혀 나타나지 않았다. 이는 질화갈륨 내에 전위가 거의 없다는 것을 의미할 수 있다. 이러한 놀라운 결과는 투과전자현미경(TEM)에 의해서도 확인할 수 있다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 박막 구조체에서 질화갈륨에 대한 이미지들로서, 도 5a 및 도 5b는 각각 g=0-110 조건 및 g=0002 조건에서 [-2110] 영역축 근처에서 획득한 질화갈륨 기둥의 (g-3g) 약빔 암시야상(Weak-beam dark-field image)이며, 도 5c는 [-2110] 영역축 근처에서 획득한 동일한 질화갈륨 기둥의 단면 투과전자현미경(TEM) 이미지이다.
도 5a 및 도 5b를 참조하면, g=0-110 조건 및 g=0002 조건에서 질화갈륨의 [-2110] 영역축 근처에서 획득한 g-3g 약빔 암시야상(Weak-beam dark-field image) 단면 투과전자현미경 이미지에 의하여 결함들과 결함 밀도들이 관찰, 측정될 수 있다. 그러나 모든 기둥들에서 결함들은 검출되지 않았다.
질화갈륨/사파이어 계면 근처에서의 국부적인 변형률(strain) 성분들을 측정하기 위하여, GPA(Geometric Phase Analysis) 및 TEM 변형률 매핑을 이용할 수 있다. 본 발명의 일 실시예에 따른 산화규소층/사파이어 기판의 경우와 비교하기 위하여, 본 발명의 비교예에서는 베어(bare) 사파이어 기판 상에 질화갈륨을 바로 형성하였다.
도 6a 내지 도 6g는 본 발명의 비교예에 따른 박막 구조체의 제조방법에서 사파이어 기판 상에 질화갈륨을 바로 형성한 구조체를 촬영한 이미지들이다. 도 6a를 참조하면, 사파이어 기판 상에 직접 형성된 질화갈륨은 필름의 형태를 띠며, 도 6b 및 도 6c를 참조하면, 사파이어 기판 상에 직접 형성된 질화갈륨은 높은 밀도의 결함들을 가지고 있음을 확인할 수 있다.
도 7의 (a)는 본 발명의 비교예에 따른 박막 구조체의 제조방법에서 질화갈륨/사파이어 구조체의 TEM 이미지와 이에 대응되는 변형률 맵을 나타내는 도면으로서, 상측에 배치된 도면은 베어 사파이어 기판 상에 질화갈륨이 직접 형성된 질화갈륨/사파이어 계면의 고해상 투과전자현미경(TEM) 이미지이고, 하측에 배치된 도면은 이에 대응하여 GPA에 의하여 획득한 εxx 변형률 맵(strain map)이다. 도 7의 (b)는 본 발명의 일 실시예에 따른 박막 구조체의 제조방법에서 산화규소/사파이어 구조체의 TEM 이미지와 이에 대응되는 변형률 맵을 나타내는 도면으로서, 상측에 배치된 도면은 산화규소층/사파이어 기판 상에 질화갈륨이 형성된 계면의 고해상 투과전자현미경(TEM) 이미지이고, 하측에 배치된 도면은 이에 대응하여 획득한 εxx 변형률 맵(strain map)이다. x 방향은 상기 계면에 평행하며, y 방향은 상기 계면에 수직이다. 컬러바는 -0.4에서 0.6까지의 범위를 가지는 전체 변형률을 가리킨다.
도 7의 (a)를 참조하면, 베어 사파이어 기판에 대해서는, 미스핏 전위(MD, misfit dislocation)가 질화갈륨/사파이어 계면에서 질화갈륨 방향으로 떨어져 나타나며, 이에 반하여, 도 7의 (b)를 참조하면, 규소가 확산된 사파이어 기판에 대해서는, 미스핏 전위가 사파이어 방향으로 후퇴된다. 도 7을 참조하면, εxx 변형률 맵은 전위들의 코어 위치를 정확하게 표시한다.
도 7의 (a)를 참조하면, 질화갈륨 내의 전위들 사이의 이격거리는 1.01±0.13 nm이며, 계면에서 전위까지의 거리는 약 0.21±0.1 nm인 것으로 나타났으며, 도 7의 (b)를 참조하면, 질화갈륨 내의 전위들 사이의 이격거리는 1.21±0.18 nm이며, 계면에서 전위까지의 거리는 약 0.45±0.18 nm인 것으로 나타난다.
지금까지 살펴본 것처럼, 산화규소/사파이어 기판 상에 형성된 질화갈륨이 섬 구조(island structure)를 나타내는 현상(예를 들어, 도 3b 참조)과 베어 사파이어 기판 상에 형성된 질화갈륨이 필름의 형태를 나타내는 현상(예를 들어, 도 6a 참조)을 고려할 때, 규소의 확산에 의하여 표면에너지에 대한 계면에너지의 비율이 감소되고 이는 질화갈륨의 핵생성을 지연시킨다는 것을 유추할 수 있다. 따라서, 질화갈륨은 규소가 풍부한 영역에서보다 규소가 부족한 영역에서 더 빨리 핵생성이 일어나는 경향을 가지며, 이는, 도 3b와 같이, 질화갈륨의 기둥들이 불균일한 높이를 가지게 한다. 발명자는 높은 기둥의 질화갈륨은 결함 밀도가 높으며 규소가 부족한 영역에서 핵생성이 일어나며, 낮은 기둥의 질화갈륨은 전위가 거의 또는 전혀 없으며 상대적으로 규소가 풍부한 영역에서 생성됨을 확인하였다.
두 결정질 상들 사이의 계면에서의 부정합은 계면에서 미스핏 전위들에 의하여 수용될 수 있다. 그러나, 두 결정질의 전단탄성계수(shear modulus)가 서로 다른 경우에는, 전위 에너지가 더욱 현저한 컴플라이언트 영역 내에서 더 낮아지므로, 미스핏 전위들은 계면에서 이격거리를 가지고 더 낮은 전단탄성계수를 가지는 영역으로 이동된다.
c-면의 사파이어 상의 에피택셜 c-GaN의 경우에서, c-면들에 대하여 각각의 전단탄성계수들들을 비교할 수 있다. 우선, 두 물질들의 컴플라이언스(elastic compliance)를 비교하면, 사파이어(α-Al2O3)에 대하여, 298K의 온도에서, S11=0.002351, S33=0.002173, S44=0.006941, S12=-0.0006992, S13=-0.0003857, S14=0.0004745의 값(단위:GPa-1)을 가지며, 우르차이트(wurtzite) 결정 구조를 가지는 질화갈륨에 대하여, S11=0.003196, S33=0.002764,S44=0.010684,S12=-0.001115, S13=-0.0004323의 값(단위:GPa-1)을 가진다. 기준면 상의 전단 방향에 독립적인 값을 가지는 기준면 상의 전단탄성계수(=1/S44)는 사파이어가 144 GPa의 값을 가지며, 질화갈륨이 94 GPa의 값을 가진다. 이에 따르면 질화갈륨이 사파이어보다 더 컴플라이언트함을 알 수 있다. 앞에서 살펴본 바와 같이, 베어 사파이어의 경우에서 상기 계면에서 질화갈륨 방향으로 미스핏 전위들이 이동하는 것은 우르차이트(wurtzite) 결정 구조를 가지는 질화갈륨이 기준면 상에서 사파이어보다 더 낮은 전단탄성계수를 가지기 때문이다.
이와 비교하여, 규소가 소량첨가된 사파이어는 순수한 사파이어보다 전단탄성계수가 더 낮다. 또한, 규소가 소량첨가된 사파이어는 규소가 소량첨가된 사파이어 상의 질화갈륨보다 전단탄성계수가 더 낮다. 이에 의하여, 미스핏 전위가 질화갈륨에서 규소가 소량첨가된(예를 들어, 규소가 확산되거나 이온주입된) 사파이어 방향으로 내려온다.
규소의 대칭성(cubic symmetry)이 사파이어의 대칭성(trigonal symmetry)와 다르지만, 규소의 컴플라이언스(compliance)가 사파이어의 컴플라이언스보다 더 높다. 즉, 규소는 298K의 온도에서, S11=0.007685, S44=0.012563, S12=-0.002139의 값(단위:GPa-1)을 가지므로, 규소의 체적탄성계수(bulk modulus)는 [3(S11+2S12)]-1으로 계산되어 98 GPa의 값을 가지며, 사파이어의 체적탄성계수는 [2(S11+S12+2S13)+S33]-1으로 계산되어 254 GPa의 값을 가진다. 이것은 규소가 사파이어보다 더 컴플라언트함을 의미하며, 다르게 표현하면, 규소가 사파이어보다 더 탄성적으로 연하다(elastically soft)는 것을 의미한다. 여기에서, 행렬 Sij는 탄성 컴플라이언스(elastic compliance)를 나타내는 행렬로서, 이를 역변환(inverse matrix)하면 강성(elastic stiffness)을 나타내는 행렬 Cij를 구할 수 있다.
한편, 우르차이트(wurtzite) 결정 구조를 가지는 질화갈륨의 대칭성(hexagonal symmetry)을 고려하면, 질화갈륨은 298K의 온도에서, S11=0.003196, S33=0.002764, S44=0.010684, S12=-0.001115, S13=-0.0004323의 값(단위:GPa-1)을 가지므로, 질화갈륨의 체적탄성계수(bulk modulus)는 [2(S11+S12+2S13)+S33]-1 으로 계산되어, 192.43 GPa의 값을 가진다. 이것은 규소가 질화갈륨보다 더 컴플라언트함을 의미하며, 다르게 표현하면, 규소가 질화갈륨보다 더 탄성적으로 연하다는 것을 의미한다.
규소, 사파이어, 질화갈륨의 컴플라이언스는, 예를 들어, S11를 비교하여 보면, 각각, 0.007685, 0.002351, 0.003196이므로, 규소가 가장 연하고, 질화갈륨이 그 다음으로 연하다고 파악할 수 있다.
이러한 결과들을 종합하면, 규소가 별도의 중간상이나 제2상을 형성하지 않고 매우 소량으로 불순물로 사파이어에 부가되면, 사파이어가 더 컴플라이언트해짐을 유추할 수 있다. 따라서, 규소가 확산되거나 이온주입된 사파이어 표면층은 전위를 생성함으로써 사파이어와 질화갈륨 사이의 큰 부정합을 수용할 수 있다(도 7의 (b) 참조).
베어 사파이어 기판의 경우에서, 질화갈륨층은 필름의 형태를 가지지만 최대 5㎛ 직경의 작은 그레인으로 구성되며 많은 결함들을 가진다(도 6a 내지 도 6c 참조). 이에 비하여, 규소가 확산되거나 이온주입된 사파이어 기판의 경우에서 질화갈륨은, 전위의 생성 없이, 부정합이나 열적 응력에 내성을 가질 수 있다.
GPA를 이용하여 분석한 결과, 사파이어는 소량의 규소를 첨가함으로써 질화갈륨보다 탄성적으로 더 연성이 되며, 이를 통해 전위가 없는 질화갈륨을 형성할 수 있음을 확인할 수 있었다.
앞서 설명한 바와 같이, 베어 사파이어 기판의 경우에서는, 형성된 질화갈륨이 사파이어 지지기판보다 더 컴플라언트하기 때문에 미스핏 전위들이 질화갈륨 방향으로 이동하거나 질화갈륨에서 생성된다. 발명자는 전위의 생성 및/또는 이동의 적어도 일부가 전단탄성계수(shear modulus)와 관련이 있으며, 사파이어 기판층의 전단탄성계수(shear modulus)가 질화갈륨 에피층의 전단탄성계수보다 더 크고, 나아가, 규소의 체적탄성계수(bulk modulus)가 사파이어의 체적탄성계수보다 작고, 규소의 체적탄성계수가 질화갈륨의 체적탄성계수보다 작다는 점에 착안하여, 규소가 소량첨가된(예를 들어, 확산되거나 이온주입되어 소량첨가된) 사파이어로 이루어진 컴플라이언트 기판을 사파이어 지지기판과 질화갈륨 사이에 도입하였으며, 상기 컴플라이언트 기판이 질화갈륨보다 더 컴플라이언트하기 때문에 미스핏 전위들이 상기 컴플라이언트 기판 방향으로 이동하거나 상기 컴플라이언트 기판에서 생성됨을 확인하였다. 전위가 질화갈륨 쪽이 아니라 규소가 소량첨가된 사파이어 기판 쪽으로 이동한다는 것은 컴플라이언트 기판의 전단탄성계수가 지지기판의 전단탄성계수 및 질화갈륨 에피층의 전단탄성계수보다 낮다는 것을 의미한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
120, 120a : 지지기판
130 : 임시층
140 : 중간층
160 : 에피층

Claims (19)

  1. 제1물질을 포함하여 구성된 지지기판(supporting substrate);
    상기 지지기판 상에 배치되며 상기 제1물질과 제2물질을 포함하여 구성된 중간층(intermediate layer); 및
    상기 중간층 상에 배치되며 제3물질을 포함하여 구성된 에피층(epilayer);을 구비하고,
    상기 제2물질의 체적탄성계수는 상기 제1물질의 체적탄성계수 및 상기 제3물질의 체적탄성계수보다 더 작고, 상기 중간층의 전단탄성계수는 상기 지지기판의 전단탄성계수 및 상기 에피층의 전단탄성계수보다 더 작고,
    상기 제1물질은 사파이어(sapphire)를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함하고,
    상기 중간층은, 산화규소를 포함하는 임시층을 형성하고, 상기 산화규소의 규소를 상기 지지기판으로 확산시켜 형성한, 박막 구조체.
  2. 제1항에 있어서,
    상기 중간층은 상기 제1물질과 상기 제3물질 사이의 격자 부정합(mismatch)에 기인하여 생성된 전위를 수용할 수 있도록,
    상기 중간층은 상기 에피층보다 탄성적으로 더 연성(elastically softer)인, 박막 구조체.
  3. 삭제
  4. 삭제
  5. 제1물질을 포함하여 구성된 지지기판;
    상기 지지기판 상에 배치되며, 상기 제1물질과 제2물질을 포함하여 구성된 컴플라이언트층(compliant layer); 및
    상기 컴플라이언트층 상에 배치되며, 제3물질을 포함하여 구성된 에피층;을 구비하고,
    상기 컴플라이언트층의 강성(elastic stiffness)은 상기 에피층의 강성보다 더 낮고,
    상기 제1물질은 사파이어(sapphire)를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함하고,
    상기 컴플라이언트층은, 산화규소를 포함하는 임시층을 형성하고, 상기 산화규소의 규소를 상기 지지기판으로 확산시켜 형성한, 박막 구조체.
  6. 제5항에 있어서,
    상기 컴플라이언트층의 강성은 상기 지지기판의 강성보다 더 낮은 것을 특징으로 하는, 박막 구조체.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항, 제2항, 제5항, 및 제6항 중 어느 하나의 항에 따른 상기 박막 구조체를 이용한 전자기 소자.
  12. 제11항에 있어서,
    상기 전자기 소자는 박막 소자, 나노 소자, 반도체 소자, 메모리 소자, 분자 소자, 광소자, 광전 소자, 디스플레이 소자, 및 디지털 소자 중에서 선택된 적어도 어느 하나를 포함하는, 전자기 소자.
  13. 제1물질을 포함하여 구성된 지지기판을 제공하는 단계;
    상기 지지기판 상에 제2물질을 포함하여 구성된 임시층을 형성하는 단계; 및
    상기 임시층 상에 제3물질을 포함하여 구성된 에피층을 형성하는 단계;를 구비하고,
    상기 임시층 상에 제3물질을 포함하는 에피층을 형성하는 단계에서, 상기 임시층에서 기인하는 상기 제2물질이 상기 지지기판의 상부면을 통하여 확산됨으로써 상기 지지기판의 상부에 상기 제1물질과 상기 제2물질을 포함하여 구성된 중간층이 형성되며,
    상기 제2물질의 체적탄성계수(bulk modulus)는 상기 제1물질의 체적탄성계수및 상기 제3물질의 체적탄성계수보다 더 작으며, 상기 중간층의 전단탄성계수는 상기 지지기판의 전단탄성계수 및 상기 에피층의 전단탄성계수보다 더 작고,
    상기 제1물질은 사파이어(sapphire)를 포함하고, 상기 제2물질은 규소(Si)를 포함하고, 상기 제3물질은 질화갈륨(GaN)을 포함하고,
    상기 중간층은, 산화규소를 포함하는 임시층을 형성하고, 상기 산화규소의 규소를 상기 지지기판으로 확산시켜 형성한, 박막 구조체의 제조방법.
  14. 삭제
  15. 삭제
  16. 사파이어를 포함하여 구성된 지지기판을 제공하는 단계;
    상기 지지기판 상에 규소를 포함하여 구성된 임시층을 형성하는 단계; 및
    상기 규소를 포함하여 구성된 임시층 상에 질화갈륨을 포함하여 구성된 에피층을 형성하는 단계;를 포함하고,
    상기 에피층을 형성하는 단계 동안, 상기 규소를 포함하여 구성된 임시층에서 기인하는 규소가 상기 지지기판의 상부면을 통하여 확산됨으로써 상기 지지기판의 상부에 규소가 확산된 층이 형성되고,
    상기 규소를 포함하여 구성된 임시층은 산화규소층인, 박막 구조체의 제조방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 질화갈륨은 우르차이트(wurtzite) 결정 구조를 가지는 질화갈륨을 포함하는, 박막 구조체의 제조방법.
  19. 삭제
KR1020130111909A 2013-09-17 2013-09-17 박막 구조체 및 그 제조방법 KR101547546B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130111909A KR101547546B1 (ko) 2013-09-17 2013-09-17 박막 구조체 및 그 제조방법
US14/402,202 US9337021B2 (en) 2013-09-17 2014-02-18 Thin film structure and method of fabricating the same
PCT/KR2014/001290 WO2015041390A1 (ko) 2013-09-17 2014-02-18 박막 구조체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111909A KR101547546B1 (ko) 2013-09-17 2013-09-17 박막 구조체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150032427A KR20150032427A (ko) 2015-03-26
KR101547546B1 true KR101547546B1 (ko) 2015-08-28

Family

ID=52689030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111909A KR101547546B1 (ko) 2013-09-17 2013-09-17 박막 구조체 및 그 제조방법

Country Status (3)

Country Link
US (1) US9337021B2 (ko)
KR (1) KR101547546B1 (ko)
WO (1) WO2015041390A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097124B (zh) * 2021-04-02 2023-12-05 中国科学院上海微系统与信息技术研究所 异质集成GaN薄膜及GaN器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760426A (en) * 1995-12-11 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
JP2002343718A (ja) 2001-05-11 2002-11-29 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2003324069A (ja) 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135889A (ja) 1997-10-30 1999-05-21 Kyocera Corp 結晶成長用基板及びそれを用いた発光装置
KR20100008123A (ko) 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760426A (en) * 1995-12-11 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
JP2002343718A (ja) 2001-05-11 2002-11-29 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2003324069A (ja) 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法

Also Published As

Publication number Publication date
US20150325658A1 (en) 2015-11-12
US9337021B2 (en) 2016-05-10
KR20150032427A (ko) 2015-03-26
WO2015041390A1 (ko) 2015-03-26

Similar Documents

Publication Publication Date Title
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
KR102016046B1 (ko) 실리콘 또는 유사 기판 위에 갈륨 질화물의 두꺼운 에피택셜 층을 제조하는 방법 및 상기 방법을 이용하여 얻어진 층
US6232138B1 (en) Relaxed InxGa(1-x)as buffers
US8475588B2 (en) Wafer structure and epitaxial growth method for growing the same
US7438762B2 (en) Manufacture method for ZnO based compound semiconductor crystal and ZnO based compound semiconductor substrate
US7323764B2 (en) Buffer structure for modifying a silicon substrate
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
KR20090018106A (ko) 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
US10014437B2 (en) Optical semiconductor device and method for making the device
CN1248288C (zh) 制造氮化镓半导体层和相关结构的方法
US20140008644A1 (en) Oxygen engineered single-crystal reo template
Dimitrakopulos et al. Morphology and strain of self-assembled semipolar GaN quantum dots in (112¯ 2) AlN
Bardhan et al. The role of surface roughness on dislocation bending and stress evolution in low mobility AlGaN films during growth
KR101547546B1 (ko) 박막 구조체 및 그 제조방법
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
Faleev et al. Low density of threading dislocations in AlN grown on sapphire
US6589335B2 (en) Relaxed InxGa1-xAs layers integrated with Si
Kehagias et al. Growth mechanism and microstructure of low defect density InN (0001) In-face thin films on Si (111) substrates
Zang et al. Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)
Yousif et al. Direct assessment of relaxation and defect propagation in different as-grown and in situ post-growth annealed thin Ge/Si and step-graded Si1− xGex/Si buffer layers
Cantoro et al. Heteroepitaxy of iii-v compound semiconductors on silicon for logic applications: selective area epitaxy in shallow trench isolation structures vs. direct epitaxy mediated by strain relaxed buffers
TW201205870A (en) Semiconductor epitaxial substrate
Hoshi et al. Development of thin SiGe relaxed layers with high-Ge composition by ion implantation method and application to strained Ge channels
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant