JPH10326750A - 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス - Google Patents
高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイスInfo
- Publication number
- JPH10326750A JPH10326750A JP27569397A JP27569397A JPH10326750A JP H10326750 A JPH10326750 A JP H10326750A JP 27569397 A JP27569397 A JP 27569397A JP 27569397 A JP27569397 A JP 27569397A JP H10326750 A JPH10326750 A JP H10326750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- substrate
- aln
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＧａＮ層に発生するストレスを低減するため
の選択成長において、比較的平坦な表面を有しかつ結晶
欠陥が低減されたＧａＮ層の選択成長方法を提供する。 【解決手段】 ＧａＮ層の選択成長中に、ＧａＮ層中に
所定の間隔でＡｌＮ薄層を適宜介在積層する。
の選択成長において、比較的平坦な表面を有しかつ結晶
欠陥が低減されたＧａＮ層の選択成長方法を提供する。 【解決手段】 ＧａＮ層の選択成長中に、ＧａＮ層中に
所定の間隔でＡｌＮ薄層を適宜介在積層する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面が比較的平坦
であり、かつ結晶欠陥を低減した窒化化合物からなる高
品質半導体結晶の成長方法およびその構造に関する。
であり、かつ結晶欠陥を低減した窒化化合物からなる高
品質半導体結晶の成長方法およびその構造に関する。
【０００２】
【従来の技術】サファイア基板上にＧａＮ層を成長させ
る場合、サファイア基板とＧａＮ層との格子不整合を緩
和するために、サファイア基板上に例えばバッファ層と
してＡｌＮ層を形成した後に、ＧａＮ層を形成する。し
かし、かかるバッファ層を形成した場合でも、なおＧａ
Ｎ層に上記格子不整合に起因するストレスが発生し、Ｇ
ａＮ層の欠陥密度の増加等の原因となっていた。このよ
うなＧａＮ層に発生するストレスを低減するために、Ｇ
ａＮ層を図１２に示すような選択成長法で形成する方法
が用いられている。図１２ａ中、１８はサファイア基
板。１９はＡｌＮバッファ層、２０はＧａＮ層、２１は
ＳｉＯ2選択成長用マスクであり、ＧａＮ層は、かかる
開口部に選択成長される。
る場合、サファイア基板とＧａＮ層との格子不整合を緩
和するために、サファイア基板上に例えばバッファ層と
してＡｌＮ層を形成した後に、ＧａＮ層を形成する。し
かし、かかるバッファ層を形成した場合でも、なおＧａ
Ｎ層に上記格子不整合に起因するストレスが発生し、Ｇ
ａＮ層の欠陥密度の増加等の原因となっていた。このよ
うなＧａＮ層に発生するストレスを低減するために、Ｇ
ａＮ層を図１２に示すような選択成長法で形成する方法
が用いられている。図１２ａ中、１８はサファイア基
板。１９はＡｌＮバッファ層、２０はＧａＮ層、２１は
ＳｉＯ2選択成長用マスクであり、ＧａＮ層は、かかる
開口部に選択成長される。
【０００３】
【発明が解決しようとする課題】図１２（ｂ）〜（ｆ）
に示すように、ＧａＮ層の選択成長では、成長初期にお
いてすでにＧａＮ層は表面が粗くなり、この結果、成長
層は図１２（ｆ）の２２に示すような三角形状に成長
し、平坦な表面が得られず、デバイス作製用基板として
は使用できない。そこで、本発明は、ＧａＮ層に発生す
るストレスを低減するための選択成長において、比較的
平坦な表面を有し、かつ結晶欠陥が低減されたＧａＮ層
を成長させる選択成長方法を提供することを目的とす
る。
に示すように、ＧａＮ層の選択成長では、成長初期にお
いてすでにＧａＮ層は表面が粗くなり、この結果、成長
層は図１２（ｆ）の２２に示すような三角形状に成長
し、平坦な表面が得られず、デバイス作製用基板として
は使用できない。そこで、本発明は、ＧａＮ層に発生す
るストレスを低減するための選択成長において、比較的
平坦な表面を有し、かつ結晶欠陥が低減されたＧａＮ層
を成長させる選択成長方法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】そこで、発明者らは、鋭
意研究の結果、ＧａＮ層中に所定の間隔でＡｌＮ薄層を
適宜介在積層することにより、表面が比較的平坦で、つ
結晶欠陥の少ないＧａＮ層の選択成長が可能なことを見
出し、本発明を完成した。
意研究の結果、ＧａＮ層中に所定の間隔でＡｌＮ薄層を
適宜介在積層することにより、表面が比較的平坦で、つ
結晶欠陥の少ないＧａＮ層の選択成長が可能なことを見
出し、本発明を完成した。
【０００５】即ち、本発明は、基板上に形成した誘電体
マスクにより露出された上記基板の露出面に、選択的に
下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層を成長するにあたり、
上記ＧａＮ系層と、 下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
交互に成長させる工程を備えることを特徴とする高品質
ＧａＮ系層の選択成長方法である。基板上にＧａＮ系層
の選択成長を行った場合、表面が平坦な状態では成長が
進まず、しだいにＧａＮ系層表面が凹凸を有するように
なる。かかる表面凹凸は、特にデバイス作製工程におい
て不正確なアライメント等の原因となり好ましくない。
これに対して、本発明では、Ｇａ原子のマイグレーショ
ン長が、ＧａＮ系層に比較して長くなるＡｌＮ系薄層
を、ＧａＮ系層の間に適宜挿入し、ＡｌＮ系薄層上に成
長されるＧａＮ系層の平坦化を図ることにより、ＧａＮ
系層最表面の凹凸を低減し、表面が比較的平坦なＧａＮ
系層積層基板を得ることが可能となる。更に、かかるＡ
ｌＮ系薄層は、該ＡｌＮ系薄層下部のＧａＮ系層中に発
生した転位を閉じ込め、ＡｌＮ系薄層上部のＧａＮ系層
に伝搬させない役目も果たすため、結果としてＧａＮ系
層最表面において欠陥密度の低いＧａＮ系層積層基板を
得ることが可能となる。
マスクにより露出された上記基板の露出面に、選択的に
下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層を成長するにあたり、
上記ＧａＮ系層と、 下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
交互に成長させる工程を備えることを特徴とする高品質
ＧａＮ系層の選択成長方法である。基板上にＧａＮ系層
の選択成長を行った場合、表面が平坦な状態では成長が
進まず、しだいにＧａＮ系層表面が凹凸を有するように
なる。かかる表面凹凸は、特にデバイス作製工程におい
て不正確なアライメント等の原因となり好ましくない。
これに対して、本発明では、Ｇａ原子のマイグレーショ
ン長が、ＧａＮ系層に比較して長くなるＡｌＮ系薄層
を、ＧａＮ系層の間に適宜挿入し、ＡｌＮ系薄層上に成
長されるＧａＮ系層の平坦化を図ることにより、ＧａＮ
系層最表面の凹凸を低減し、表面が比較的平坦なＧａＮ
系層積層基板を得ることが可能となる。更に、かかるＡ
ｌＮ系薄層は、該ＡｌＮ系薄層下部のＧａＮ系層中に発
生した転位を閉じ込め、ＡｌＮ系薄層上部のＧａＮ系層
に伝搬させない役目も果たすため、結果としてＧａＮ系
層最表面において欠陥密度の低いＧａＮ系層積層基板を
得ることが可能となる。
【０００６】また、本発明は、上記基板上に、バッファ
層を成長した後に上記誘電体マスクを形成することを特
徴とする高品質ＧａＮ系層の選択成長方法でもある。こ
のように、本発明にかかる選択成長方法によれば、基板
上にバッファ層を成長させず、直接ＧａＮ系層を形成し
た場合でも、表面が平坦で、欠陥密度の低いＧａＮ系層
積層基板を得ることが可能となる。
層を成長した後に上記誘電体マスクを形成することを特
徴とする高品質ＧａＮ系層の選択成長方法でもある。こ
のように、本発明にかかる選択成長方法によれば、基板
上にバッファ層を成長させず、直接ＧａＮ系層を形成し
た場合でも、表面が平坦で、欠陥密度の低いＧａＮ系層
積層基板を得ることが可能となる。
【０００７】本発明は、上記基板上に、または上記基板
上に成長させたバッファ層上に、上記ＡｌＮ系薄層から
成長を開始するものであっても構わない。
上に成長させたバッファ層上に、上記ＡｌＮ系薄層から
成長を開始するものであっても構わない。
【０００８】ＧａＮ系層積層基板表面の平坦化のために
は、上記ＧａＮ系層の膜厚は、２〜１０００ｎｍとする
のが適している。即ち、ＧａＮ系層の膜厚が、２〜１０
００ｎｍ程度であれば、ＧａＮ系層の表面を比較的平坦
に維持することが可能であるからである。ＧａＮ系層の
表面をより平坦にするには、上記ＧａＮ系層の膜厚は、
５０〜１００ｎｍであることが好ましい。
は、上記ＧａＮ系層の膜厚は、２〜１０００ｎｍとする
のが適している。即ち、ＧａＮ系層の膜厚が、２〜１０
００ｎｍ程度であれば、ＧａＮ系層の表面を比較的平坦
に維持することが可能であるからである。ＧａＮ系層の
表面をより平坦にするには、上記ＧａＮ系層の膜厚は、
５０〜１００ｎｍであることが好ましい。
【０００９】また、ＧａＮ系層積層基板表面の平坦化の
ためには、膜厚が１〜２００ｎｍの上記ＡｌＮ系薄層を
ＧａＮ系層中に介在積層させるのが適しているが、特
に、かかるＡｌＮ系薄層の膜厚は、５〜２０ｎｍである
ことが好ましい。
ためには、膜厚が１〜２００ｎｍの上記ＡｌＮ系薄層を
ＧａＮ系層中に介在積層させるのが適しているが、特
に、かかるＡｌＮ系薄層の膜厚は、５〜２０ｎｍである
ことが好ましい。
【００１０】上記基板は、サファイア基板、Ｓｉ基板、
ＧａＡｓ基板、耐熱ガラス基板、ＳｉＣ基板およびＧａ
Ｎ基板からなる群から選択される１種であることが、強
度、価格、取り扱い易さ等の観点から好ましい。
ＧａＡｓ基板、耐熱ガラス基板、ＳｉＣ基板およびＧａ
Ｎ基板からなる群から選択される１種であることが、強
度、価格、取り扱い易さ等の観点から好ましい。
【００１１】また、上記ＧａＮ系層は、ＧａＮ層である
ことが好ましい。
ことが好ましい。
【００１２】更に、上記ＡｌＮ系薄層は、ＡｌＮ層であ
ることが好ましい。
ることが好ましい。
【００１３】また、本発明は、基板上に形成されたバッ
ファ層と、上記バッファ層上に形成され、上記バッファ
層表面の一部が露出した開口部を有する誘電体マスク
と、上記開口部内のバッファ層上に選択的に成長された
下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、上記ＧａＮ系層中に、所
定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板でもある。
ファ層と、上記バッファ層上に形成され、上記バッファ
層表面の一部が露出した開口部を有する誘電体マスク
と、上記開口部内のバッファ層上に選択的に成長された
下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、上記ＧａＮ系層中に、所
定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板でもある。
【００１４】また、本発明は、基板上に形成され、該基
板表面の一部が露出した開口部を有する誘電体マスク
と、上記開口部内の基板上に選択的に成長された下記式
（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、上記ＧａＮ系層中に、所
定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板でもある。
板表面の一部が露出した開口部を有する誘電体マスク
と、上記開口部内の基板上に選択的に成長された下記式
（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、上記ＧａＮ系層中に、所
定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板でもある。
【００１５】かかる基板上または基板上に成長されたバ
ッファ層上には、更にＧａＮ系層の平坦化を図るため、
ＡｌＮ薄層が形成されても構わない。
ッファ層上には、更にＧａＮ系層の平坦化を図るため、
ＡｌＮ薄層が形成されても構わない。
【００１６】上記ＧａＮ系層の膜厚は、ＧａＮ系層の表
面の平坦性を維持するためには、２〜１０００ｎｍであ
ることが適している。
面の平坦性を維持するためには、２〜１０００ｎｍであ
ることが適している。
【００１７】上記ＡｌＮ系薄層の膜厚は、ＧａＮ系層の
表面の平坦性を維持するためには、１〜２００ｎｍであ
ることが適している。
表面の平坦性を維持するためには、１〜２００ｎｍであ
ることが適している。
【００１８】本発明は、基板上のバッファ層上に形成さ
れた誘電体マスクにより露出された上記バッファ層表面
の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に順次積層された、それぞれがストライプ状の
ｎ型ＧａＮ系クラッド層、ＧａＮ系活性層、ｐ型ＧａＮ
系クラッド層からなるレーザ素子領域とを少なくとも備
えることを特徴とするレーザダイオードでもある。この
ように、本発明にかかる高品質ＧａＮ系層積層基板上に
レーザダイオードを形成することにより、基板表面が良
好な平坦性を有するためレーザダイオードの製造歩留ま
りが向上できるとともに、基板が欠陥密度が低いため、
良好な素子特性を得ることが可能となる。
れた誘電体マスクにより露出された上記バッファ層表面
の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に順次積層された、それぞれがストライプ状の
ｎ型ＧａＮ系クラッド層、ＧａＮ系活性層、ｐ型ＧａＮ
系クラッド層からなるレーザ素子領域とを少なくとも備
えることを特徴とするレーザダイオードでもある。この
ように、本発明にかかる高品質ＧａＮ系層積層基板上に
レーザダイオードを形成することにより、基板表面が良
好な平坦性を有するためレーザダイオードの製造歩留ま
りが向上できるとともに、基板が欠陥密度が低いため、
良好な素子特性を得ることが可能となる。
【００１９】また、本発明は、基板上のバッファ層上に
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に形成された下部ブラッグ反射板と、上記下部
ブラッグ反射板上に順次積層されたｎ型ＧａＮ系クラッ
ド層、ＧａＮ系活性層、ｐ型ＧａＮ系クラッド層と、上
記ｐ型ＧａＮ系クラッド層上に形成された上部ブラッグ
反射板からなるレーザ素子領域とを少なくとも備えるこ
とを特徴とする面発光レーザでもある。上述のように、
本発明にかかる高品質ＧａＮ系層積層基板上に面発光レ
ーザを形成することによっても、面発光レーザの素子特
性および製造歩留まりの向上を図ることが可能となる。
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に形成された下部ブラッグ反射板と、上記下部
ブラッグ反射板上に順次積層されたｎ型ＧａＮ系クラッ
ド層、ＧａＮ系活性層、ｐ型ＧａＮ系クラッド層と、上
記ｐ型ＧａＮ系クラッド層上に形成された上部ブラッグ
反射板からなるレーザ素子領域とを少なくとも備えるこ
とを特徴とする面発光レーザでもある。上述のように、
本発明にかかる高品質ＧａＮ系層積層基板上に面発光レ
ーザを形成することによっても、面発光レーザの素子特
性および製造歩留まりの向上を図ることが可能となる。
【００２０】尚、ＧａＮ系層積層基板の上記ＧａＮ系層
と上記ＡｌＮ系薄層との積層構造領域は、上記面発光レ
ーザの下部ブラッグ反射板を兼ねることが好ましい。こ
のように、ＧａＮ系層積層基板の上記ＧａＮ系層と上記
ＡｌＮ系薄層との積層構造領域が下部ブラッグ反射板を
兼ねることにより、面発光レーザの製造工程の簡略化が
可能となるからである。
と上記ＡｌＮ系薄層との積層構造領域は、上記面発光レ
ーザの下部ブラッグ反射板を兼ねることが好ましい。こ
のように、ＧａＮ系層積層基板の上記ＧａＮ系層と上記
ＡｌＮ系薄層との積層構造領域が下部ブラッグ反射板を
兼ねることにより、面発光レーザの製造工程の簡略化が
可能となるからである。
【００２１】また、本発明は、基板上のバッファ層上に
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に順次積層形成されたｎ型ＧａＮ系層とｐ型Ｇ
ａＮ系層からなるディテクタ素子領域とを少なくとも備
えることを特徴とするＵＶディテクでもある。本発明に
かかる高品質ＧａＮ系層積層基板上にＵＶディテクタを
形成した場合も同様に、ＵＶディテクタの素子特性およ
び製造歩留まりの向上を図ることが可能となる。
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に順次積層形成されたｎ型ＧａＮ系層とｐ型Ｇ
ａＮ系層からなるディテクタ素子領域とを少なくとも備
えることを特徴とするＵＶディテクでもある。本発明に
かかる高品質ＧａＮ系層積層基板上にＵＶディテクタを
形成した場合も同様に、ＵＶディテクタの素子特性およ
び製造歩留まりの向上を図ることが可能となる。
【００２２】また、本発明は、基板上のバッファ層上に
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に形成された光半導体素子、電子半導体素子、
または光／電子集積半導体素子とを備えることを特徴と
する半導体デバイスでもある。
形成された誘電体マスクにより露出された上記バッファ
層表面の露出面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、上記ＧａＮ系層中
に、所定の間隔で介在積層された下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、上記ＧａＮ系層積
層基板上に形成された光半導体素子、電子半導体素子、
または光／電子集積半導体素子とを備えることを特徴と
する半導体デバイスでもある。
【００２３】
実施の形態１．図１に、本発明の実施の形態１にかかる
ＧａＮ選択成長層の断面構造図を示す。図１では、部分
的にＳｉＯ2４のような誘電体マスクに覆われた基板１
上に、（ｎ＋１）層のＧａＮ層（５、５1・・・
５n+1）、および（ｎ）層の薄いＡｌＮ層（６、６1・・
・６n）の積層構造を選択成長したものである。基板
は、サファイア（０００１）基板１上に低温バッファ
（ＬＴＢ）層２、ＧａＮ層３を順次形成したものを用
い、その上に、選択成長用のＳｉＯ2４等の誘電体マス
ク形成し、開口部にＧａＮ層を成長させる。積層したＧ
ａＮ層の間には、所定の間隔で薄いＡｌＮ層が形成され
る。かかるＡｌＮ層を含むことは、成長モードを劇的に
変化させ、以下で述べるように、ＧａＮ層表面の平坦性
を増し、また、従来の成長方法に比較してＧａＮ層中の
欠陥密度を大きく低減することができる。
ＧａＮ選択成長層の断面構造図を示す。図１では、部分
的にＳｉＯ2４のような誘電体マスクに覆われた基板１
上に、（ｎ＋１）層のＧａＮ層（５、５1・・・
５n+1）、および（ｎ）層の薄いＡｌＮ層（６、６1・・
・６n）の積層構造を選択成長したものである。基板
は、サファイア（０００１）基板１上に低温バッファ
（ＬＴＢ）層２、ＧａＮ層３を順次形成したものを用
い、その上に、選択成長用のＳｉＯ2４等の誘電体マス
ク形成し、開口部にＧａＮ層を成長させる。積層したＧ
ａＮ層の間には、所定の間隔で薄いＡｌＮ層が形成され
る。かかるＡｌＮ層を含むことは、成長モードを劇的に
変化させ、以下で述べるように、ＧａＮ層表面の平坦性
を増し、また、従来の成長方法に比較してＧａＮ層中の
欠陥密度を大きく低減することができる。
【００２４】図２に、従来の選択成長法で形成したＧａ
Ｎ層と、本実施の形態にかかる選択成長法を用いて形成
したＧａＮ層の表面状態の比較例を示す。基板には、サ
ファイア（０００１）基板を用い、かかる基板上にＧａ
Ｎ層を形成した後、ＳｉＯ2マスクを形成し、ＧａＮ層
（またはＡｌＮ層）の選択成長を行った。図２（ａ）
は、従来のＡｌＮ層を挟まないＧａＮ層のＳＥＭ写真で
あり、図２（ｂ）は、５００ｎｍの薄いＧａＮ層を形成
した上に２ｎｍの薄いＡｌＮ層と３００ｎｍのＧａＮ層
とを交互に成長させた場合のＳＥＭ写真である。また図
２（ｃ）は、図２（ｂ）のＧａＮ層の模式図である。上
記基板上の成長厚みは公称であり、実際はマイグレーシ
ョンの影響で、成長が進むにつれて膜厚は上記公称厚み
より薄くなる傾向にある。図２（ａ）、（ｂ）より明ら
かなように、図２（ａ）に示す従来の選択成長法で形成
したＧａＮ層では、表面に粗いモフォロジがみられるの
に対し、図２（ｂ）に本実施の形態にかかる選択成長法
で形成した薄いＡｌＮ層を含むＧａＮ層の表面は、良好
な平坦性を有している。これは、ＡｌＮ層表面上でのＧ
ａのマイグレーション長が長いため、ＧａＮ層の成長中
に所定の間隔でＡｌＮ層を形成することにより、ＧａＮ
層が平坦化されるためと考えられる。また、かかるマイ
グレーション長の増加は、ＳｉＯ2マスク領域上のＧａ
Ｎ層の成長を増加させる。このことは、図２（ａ）に比
べて図２（ｂ）のほうが、横方向に広くＧａＮ層が形成
されていることからもわかる。
Ｎ層と、本実施の形態にかかる選択成長法を用いて形成
したＧａＮ層の表面状態の比較例を示す。基板には、サ
ファイア（０００１）基板を用い、かかる基板上にＧａ
Ｎ層を形成した後、ＳｉＯ2マスクを形成し、ＧａＮ層
（またはＡｌＮ層）の選択成長を行った。図２（ａ）
は、従来のＡｌＮ層を挟まないＧａＮ層のＳＥＭ写真で
あり、図２（ｂ）は、５００ｎｍの薄いＧａＮ層を形成
した上に２ｎｍの薄いＡｌＮ層と３００ｎｍのＧａＮ層
とを交互に成長させた場合のＳＥＭ写真である。また図
２（ｃ）は、図２（ｂ）のＧａＮ層の模式図である。上
記基板上の成長厚みは公称であり、実際はマイグレーシ
ョンの影響で、成長が進むにつれて膜厚は上記公称厚み
より薄くなる傾向にある。図２（ａ）、（ｂ）より明ら
かなように、図２（ａ）に示す従来の選択成長法で形成
したＧａＮ層では、表面に粗いモフォロジがみられるの
に対し、図２（ｂ）に本実施の形態にかかる選択成長法
で形成した薄いＡｌＮ層を含むＧａＮ層の表面は、良好
な平坦性を有している。これは、ＡｌＮ層表面上でのＧ
ａのマイグレーション長が長いため、ＧａＮ層の成長中
に所定の間隔でＡｌＮ層を形成することにより、ＧａＮ
層が平坦化されるためと考えられる。また、かかるマイ
グレーション長の増加は、ＳｉＯ2マスク領域上のＧａ
Ｎ層の成長を増加させる。このことは、図２（ａ）に比
べて図２（ｂ）のほうが、横方向に広くＧａＮ層が形成
されていることからもわかる。
【００２５】また、本実施の形態の選択成長法を用いる
ことにより、上記表面の平坦化に加えてＧａＮ層の結晶
品質の改良が可能となる。かかる結晶品質の改良を定量
的に調べるために、上記図２（ｂ）の試料を、欠陥の選
択エッチング液である溶融ＫＯＨ溶液でエッチング処理
して、ＥＰＤ（Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）を
求めた。
ことにより、上記表面の平坦化に加えてＧａＮ層の結晶
品質の改良が可能となる。かかる結晶品質の改良を定量
的に調べるために、上記図２（ｂ）の試料を、欠陥の選
択エッチング液である溶融ＫＯＨ溶液でエッチング処理
して、ＥＰＤ（Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）を
求めた。
【００２６】図３は、上記エッチング処理した図２
（ｂ）の試料の表面ＳＥＭ写真（４５°ｓｋｉｐｐｅ
ｄ）であり、ＥＰＤは４×１０5ｃｍ-2程度である。上
記ＳＥＭは、４５°の斜めから表面を観察したものであ
り、試料は上述の溶融ＫＯＨ溶液でエッチングされ（４
５０℃、３０秒）、ＥＰＤを求めた。ＳｉＯ2選択成長
マスクは、エッチングにより完全に除去され、下部にあ
るＧａＮ層が見えるようになっている。このように、従
来方法で形成した場合のＥＰＤは、一般に４×１０8ｃ
ｍ-2程度であるため、本実施の形態にかかる選択成長法
を用いることにより、ＥＰＤが３桁程度低減されたこと
となる。
（ｂ）の試料の表面ＳＥＭ写真（４５°ｓｋｉｐｐｅ
ｄ）であり、ＥＰＤは４×１０5ｃｍ-2程度である。上
記ＳＥＭは、４５°の斜めから表面を観察したものであ
り、試料は上述の溶融ＫＯＨ溶液でエッチングされ（４
５０℃、３０秒）、ＥＰＤを求めた。ＳｉＯ2選択成長
マスクは、エッチングにより完全に除去され、下部にあ
るＧａＮ層が見えるようになっている。このように、従
来方法で形成した場合のＥＰＤは、一般に４×１０8ｃ
ｍ-2程度であるため、本実施の形態にかかる選択成長法
を用いることにより、ＥＰＤが３桁程度低減されたこと
となる。
【００２７】本実施の形態では、ＭＯＣＶＤ法を用いた
選択成長によりＧａＮ層の形成を行ったが、図４に、か
かるＭＯＣＶＤ装置の一例を示す。図４のＭＯＣＶＤ層
では、全てのガスが上部から供給される。窒素ガスソー
スは、窒素ソースマニホールド３２により供給され、II
I族供給マニホールド３３から供給されるIII族ソースと
分離して供給される。上記ガス流量は、レギュレーティ
ングニードルバルブ３４を調整することにより最適化さ
れ、加えて、所定流量の水素がスクリーン３５から供給
される。ガスは、ウエハキャリア３６上に搭載された基
板に到達し、反応して所望の半導体層を形成する。半導
体層の均一性向上のために、ウエハキャリアが高速回転
する（５００−１０００ｒｐｍ）。リアクタ内の圧力
は、７６−２００ｔｏｒｒの範囲であることが好まし
い。また、本実施の形態では、高品質ＧａＮは、薄いＧ
ａＮバッファ層上への１０３０℃の高温成長で得ること
ができるが、かかるＧａＮバッファ層は、２００ｔｏｒ
ｒの反応圧力アンモニアガス（ＮＨ3）とトリメチルガ
リウム（ＴＭＧ）用いて５４０℃で堆積するのが好まし
い。
選択成長によりＧａＮ層の形成を行ったが、図４に、か
かるＭＯＣＶＤ装置の一例を示す。図４のＭＯＣＶＤ層
では、全てのガスが上部から供給される。窒素ガスソー
スは、窒素ソースマニホールド３２により供給され、II
I族供給マニホールド３３から供給されるIII族ソースと
分離して供給される。上記ガス流量は、レギュレーティ
ングニードルバルブ３４を調整することにより最適化さ
れ、加えて、所定流量の水素がスクリーン３５から供給
される。ガスは、ウエハキャリア３６上に搭載された基
板に到達し、反応して所望の半導体層を形成する。半導
体層の均一性向上のために、ウエハキャリアが高速回転
する（５００−１０００ｒｐｍ）。リアクタ内の圧力
は、７６−２００ｔｏｒｒの範囲であることが好まし
い。また、本実施の形態では、高品質ＧａＮは、薄いＧ
ａＮバッファ層上への１０３０℃の高温成長で得ること
ができるが、かかるＧａＮバッファ層は、２００ｔｏｒ
ｒの反応圧力アンモニアガス（ＮＨ3）とトリメチルガ
リウム（ＴＭＧ）用いて５４０℃で堆積するのが好まし
い。
【００２８】また、本発明の実施には、ＭＢＥ法や、Ｃ
ＢＥ法等の関連する方法を用いることも可能である。図
５は、ＥＣＲプラズマソース付きのＭＢＥ装置であり、
かかるＭＢＥ装置を用いた方法では、まず基板が、高真
空のＭＢＥチャンバ３７に移され、典型的には９００℃
程度で、ガスの照射なしで高温サーマルアニールされた
後、典型的には４００℃の基板温度で、基板３８がガス
インジェクタ３９を通って窒素ガスソースにさらされる
ことにより窒化される。続いて、ＧａＮまたはＡｌＮの
いずれかの低温バッファ層が、Ｇａソースビームを導入
することにより堆積される。かかるＧａソースビーム
は、ＭＢＥファーナス４０からの原子状のＧａ原子、ま
たはＴＥＧ、ＴＭＧのような有機金属Ｇａ前駆体であ
り、これらは、適当なガスインジェクタによっても導入
可能である。その後に、高品質ＧａＮ層が、典型的には
６００−８６０℃の基板温度範囲で堆積される。本方法
の長所は、電子回折（ＲＨＥＥＤ）４１を用いることよ
り、結晶品質を成長中にその場分析できることである。
窒素の最も好ましい前駆体は、ＮＨ3、あらかじめクラ
ックされたＮ2，ＮＨ3であり、一方Ｇａの前駆体には、
ＴＭＧまたはＴＥＧ（トリエチルガリウム）が最もしば
しば用いられる。キャリアガスはＮ2とＨ2の混合ガスが
好ましい。加えて、窒素ラディカルまたは原子を、ＥＣ
Ｒプラズマ、Ｎ2のマイクロ波活性化、またはＮＨ3のサ
ーマルクラッキングにより形成することも可能である。
ＢＥ法等の関連する方法を用いることも可能である。図
５は、ＥＣＲプラズマソース付きのＭＢＥ装置であり、
かかるＭＢＥ装置を用いた方法では、まず基板が、高真
空のＭＢＥチャンバ３７に移され、典型的には９００℃
程度で、ガスの照射なしで高温サーマルアニールされた
後、典型的には４００℃の基板温度で、基板３８がガス
インジェクタ３９を通って窒素ガスソースにさらされる
ことにより窒化される。続いて、ＧａＮまたはＡｌＮの
いずれかの低温バッファ層が、Ｇａソースビームを導入
することにより堆積される。かかるＧａソースビーム
は、ＭＢＥファーナス４０からの原子状のＧａ原子、ま
たはＴＥＧ、ＴＭＧのような有機金属Ｇａ前駆体であ
り、これらは、適当なガスインジェクタによっても導入
可能である。その後に、高品質ＧａＮ層が、典型的には
６００−８６０℃の基板温度範囲で堆積される。本方法
の長所は、電子回折（ＲＨＥＥＤ）４１を用いることよ
り、結晶品質を成長中にその場分析できることである。
窒素の最も好ましい前駆体は、ＮＨ3、あらかじめクラ
ックされたＮ2，ＮＨ3であり、一方Ｇａの前駆体には、
ＴＭＧまたはＴＥＧ（トリエチルガリウム）が最もしば
しば用いられる。キャリアガスはＮ2とＨ2の混合ガスが
好ましい。加えて、窒素ラディカルまたは原子を、ＥＣ
Ｒプラズマ、Ｎ2のマイクロ波活性化、またはＮＨ3のサ
ーマルクラッキングにより形成することも可能である。
【００２９】次に、図１を用いて、本実施の形態にかか
る選択成長方法について説明する。まず、結晶方位（０
００１）のサファイア基板１が結晶成長のために準備さ
れ、サセプタ上に配置される。サファイア基板の結晶方
位は、（０００１）以外であっても構わない。続いて、
残留不純物からの基板の表面クリーニングが行われる。
表面クリーニング方法としては、例えば、ＭＢＥ装置中
での原子水素による処理、ＭＯＣＶＤ装置中での高温処
理が好ましい。次に、サファイア基板１上に、膜厚２ｎ
ｍから５００ｎｍのバッファ層２が、基板温度２００℃
から１０００℃の範囲で堆積される。バッファ層は、Ｇ
ａＮ層でも良く、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される材料の多層積層化合物でも良い。
上記バッファ層の目的は、基板上に核形成層を形成する
ことにある。次に、高温ＧａＮ層３が、ＭＯＣＶＤ法で
は９００℃以上の温度で、ＭＢＥ法では６００℃以上の
温度で、それぞれ成長される。膜厚は、典型的には約２
μｍであるが、２ｎｍから６μｍの範囲であっても良
い。ＧａＮ層に代えて、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される他の材料を用いても良い。次に、
試料が冷却され、リアクタからはずされ、薄い誘電体材
料層４が堆積される。誘電体材料は、ＳｉＯ2、Ｓｉ
Ｎx、ＳｉＯxＮxまたは他の一般的に用いられる誘電体
物質である。膜厚は、典型的には１００ｎｍであるが、
１０ｎｍから５００ｎｍの範囲でも良い。次に、誘電体
層が、部分的に、リソグラフィおよびウエットエッチン
グにより除去される。除去領域の形状は、デバイス構造
に依存する。典型的な寸法は、幅２００ｎｍから５０μ
ｍ、長さ２００ｎｍから数ｍｍのストライプ形状の開口
部である。ストライプの方位は、特に限定されない。
る選択成長方法について説明する。まず、結晶方位（０
００１）のサファイア基板１が結晶成長のために準備さ
れ、サセプタ上に配置される。サファイア基板の結晶方
位は、（０００１）以外であっても構わない。続いて、
残留不純物からの基板の表面クリーニングが行われる。
表面クリーニング方法としては、例えば、ＭＢＥ装置中
での原子水素による処理、ＭＯＣＶＤ装置中での高温処
理が好ましい。次に、サファイア基板１上に、膜厚２ｎ
ｍから５００ｎｍのバッファ層２が、基板温度２００℃
から１０００℃の範囲で堆積される。バッファ層は、Ｇ
ａＮ層でも良く、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される材料の多層積層化合物でも良い。
上記バッファ層の目的は、基板上に核形成層を形成する
ことにある。次に、高温ＧａＮ層３が、ＭＯＣＶＤ法で
は９００℃以上の温度で、ＭＢＥ法では６００℃以上の
温度で、それぞれ成長される。膜厚は、典型的には約２
μｍであるが、２ｎｍから６μｍの範囲であっても良
い。ＧａＮ層に代えて、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される他の材料を用いても良い。次に、
試料が冷却され、リアクタからはずされ、薄い誘電体材
料層４が堆積される。誘電体材料は、ＳｉＯ2、Ｓｉ
Ｎx、ＳｉＯxＮxまたは他の一般的に用いられる誘電体
物質である。膜厚は、典型的には１００ｎｍであるが、
１０ｎｍから５００ｎｍの範囲でも良い。次に、誘電体
層が、部分的に、リソグラフィおよびウエットエッチン
グにより除去される。除去領域の形状は、デバイス構造
に依存する。典型的な寸法は、幅２００ｎｍから５０μ
ｍ、長さ２００ｎｍから数ｍｍのストライプ形状の開口
部である。ストライプの方位は、特に限定されない。
【００３０】このように準備された試料は、リアクタに
再度入れられ、成長温度まで昇温され、ＧａＮ層の選択
成長が行われる。選択成長は、ＳｉＯ2４等の誘電体に
よりマスクされたＧａＮ層３上への薄いＧａＮ層（２〜
１０００ｎｍ）または薄いＡｌＮ層（１〜２００ｎｍ）
５の成長から始まる。続いて、ＧａＮ層（２〜２００ｎ
ｍ）５1等およびＡｌＮ層（１〜５０ｎｍ）６1等を交互
に積層する。ＧａＮ／ＡｌＮの組の全数は、１から２０
０の範囲である。かかるＧａＮ層５1等およびＡｌＮ層
６1等は、夫々２〜２００ｎｍ、１〜５０ｎｍ程度の膜
厚で、交互に積層することが好ましいが、２〜１０００
ｎｍ、１〜２００ｎｍの膜厚で交互の積層することも可
能である。ＡｌＮ層の表面では、通常Ｇａのマイグレー
ション長が大きいため、ＡｌＮ層上では平坦なＧａＮ層
が形成される。従って、ＧａＮ層表面が凹凸を有する前
に、ＡｌＮ層を挟みこむことにより、表面平坦性を維持
しながらＧａＮ層の形成が可能となる。ＡｌＮ層の膜厚
は、少なくとも１層形成されれば、上記マイグレーショ
ン効果が得られると考えられるが、通常は１〜５０ｎｍ
の間で適当な膜厚を選択して形成する。加えて、本選択
成長では、ＳｉＯ2４マスクの開口幅より広がって結晶
成長が進み、即ち、ＧａＮ層表面でマイグレーションす
るＧａ原子はＳｉＯ2４マスク上へも移動できるため、
選択成長ではない通常の全面成長に比較して表面の平坦
性向上を図ることができる。
再度入れられ、成長温度まで昇温され、ＧａＮ層の選択
成長が行われる。選択成長は、ＳｉＯ2４等の誘電体に
よりマスクされたＧａＮ層３上への薄いＧａＮ層（２〜
１０００ｎｍ）または薄いＡｌＮ層（１〜２００ｎｍ）
５の成長から始まる。続いて、ＧａＮ層（２〜２００ｎ
ｍ）５1等およびＡｌＮ層（１〜５０ｎｍ）６1等を交互
に積層する。ＧａＮ／ＡｌＮの組の全数は、１から２０
０の範囲である。かかるＧａＮ層５1等およびＡｌＮ層
６1等は、夫々２〜２００ｎｍ、１〜５０ｎｍ程度の膜
厚で、交互に積層することが好ましいが、２〜１０００
ｎｍ、１〜２００ｎｍの膜厚で交互の積層することも可
能である。ＡｌＮ層の表面では、通常Ｇａのマイグレー
ション長が大きいため、ＡｌＮ層上では平坦なＧａＮ層
が形成される。従って、ＧａＮ層表面が凹凸を有する前
に、ＡｌＮ層を挟みこむことにより、表面平坦性を維持
しながらＧａＮ層の形成が可能となる。ＡｌＮ層の膜厚
は、少なくとも１層形成されれば、上記マイグレーショ
ン効果が得られると考えられるが、通常は１〜５０ｎｍ
の間で適当な膜厚を選択して形成する。加えて、本選択
成長では、ＳｉＯ2４マスクの開口幅より広がって結晶
成長が進み、即ち、ＧａＮ層表面でマイグレーションす
るＧａ原子はＳｉＯ2４マスク上へも移動できるため、
選択成長ではない通常の全面成長に比較して表面の平坦
性向上を図ることができる。
【００３１】また、ＧａＮ層に所定の間隔でＡｌＮ層を
挿入することにより、ＡｌＮ層下部のＧａＮ層で発生し
た転位をＧａＮ層内に閉じ込めることが可能となる。即
ち、ＧａＮ層上部にＡｌＮ層が形成されることにより、
ＧａＮ層内で発生した転位がループ化等されることによ
り、ＡｌＮ層上部に伝搬されにくいため、最表面に形成
されたＧａＮ層内の転位密度を低減することができる。
挿入することにより、ＡｌＮ層下部のＧａＮ層で発生し
た転位をＧａＮ層内に閉じ込めることが可能となる。即
ち、ＧａＮ層上部にＡｌＮ層が形成されることにより、
ＧａＮ層内で発生した転位がループ化等されることによ
り、ＡｌＮ層上部に伝搬されにくいため、最表面に形成
されたＧａＮ層内の転位密度を低減することができる。
【００３２】以上より、本実施の形態にかかる成長方法
を用いて成長したＧａＮの最表面のＧａＮ層５n+1は、
従来の方法で成長したＧａＮ層の表面と比較して、モフ
ォロジ（表面の凹凸）が少なく、転位等の欠陥密度の少
ない結晶品質を有することがわかる。尚、ＧａＮ層５等
の代わりに、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、薄いＡｌＮ層５、５1の代
わりに、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表される比較的高いＡｌ組
成のＡｌＮ系薄層を用いることも可能である。
を用いて成長したＧａＮの最表面のＧａＮ層５n+1は、
従来の方法で成長したＧａＮ層の表面と比較して、モフ
ォロジ（表面の凹凸）が少なく、転位等の欠陥密度の少
ない結晶品質を有することがわかる。尚、ＧａＮ層５等
の代わりに、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、薄いＡｌＮ層５、５1の代
わりに、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表される比較的高いＡｌ組
成のＡｌＮ系薄層を用いることも可能である。
【００３３】実施の形態２．上記実施の形態１では、基
板１にサファイア基板を用いたが、かかる基板１には、
例えばＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣまたは耐熱ガラ
ス（ＧａＮ層の選択成長温度で軟化しないガラス）のよ
うな他の材料を用いることも可能である。かかる基板
は、価格が安価である、取り扱いが容易である等の特長
を有している。上記各材料を用いた場合も、結晶成長工
程は、実施の形態１の場合と同様であり、適当な不純物
を添加するより、電気的に導電性を有するように形成さ
れる。尚、Ｓｉ、ＧａＡｓ等を基板に用いる場合も、サ
ファイア基板の場合と同様に、基板の結晶方位は特に限
定されない。
板１にサファイア基板を用いたが、かかる基板１には、
例えばＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣまたは耐熱ガラ
ス（ＧａＮ層の選択成長温度で軟化しないガラス）のよ
うな他の材料を用いることも可能である。かかる基板
は、価格が安価である、取り扱いが容易である等の特長
を有している。上記各材料を用いた場合も、結晶成長工
程は、実施の形態１の場合と同様であり、適当な不純物
を添加するより、電気的に導電性を有するように形成さ
れる。尚、Ｓｉ、ＧａＡｓ等を基板に用いる場合も、サ
ファイア基板の場合と同様に、基板の結晶方位は特に限
定されない。
【００３４】実施の形態３．図６、７に、実施の形態３
にかかるＧａＮ層の断面構造図を示し、図中、図１と同
一符号は同一または相当箇所を示す。本実施の形態で
は、図１の場合と異なり、低温バッファ層２およびＧａ
Ｎ層３の形成を行わず、誘電体マスク４を直接基板１上
に形成した後に、ＧａＮ層５、ＡｌＮ層６の積層形成を
行っている。また、図６では、基板１直上に、ＧａＮ層
５を最初に形成するのに対し、図７では、ＡｌＮ層７を
形成している。このように、低温バッファ層２、ＧａＮ
層３を形成しない場合であっても、上記実施の形態同様
に、表面モフォロジの悪化が少なく、欠陥密度の少ない
ＧａＮ層５n+1の形成が可能である。尚、ＧａＮ層５等
の代わりに、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、薄いＡｌＮ層５、５1の代
わりに、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表される比較的高いＡｌ組
成のＡｌＮ系薄層を用いることも可能である。
にかかるＧａＮ層の断面構造図を示し、図中、図１と同
一符号は同一または相当箇所を示す。本実施の形態で
は、図１の場合と異なり、低温バッファ層２およびＧａ
Ｎ層３の形成を行わず、誘電体マスク４を直接基板１上
に形成した後に、ＧａＮ層５、ＡｌＮ層６の積層形成を
行っている。また、図６では、基板１直上に、ＧａＮ層
５を最初に形成するのに対し、図７では、ＡｌＮ層７を
形成している。このように、低温バッファ層２、ＧａＮ
層３を形成しない場合であっても、上記実施の形態同様
に、表面モフォロジの悪化が少なく、欠陥密度の少ない
ＧａＮ層５n+1の形成が可能である。尚、ＧａＮ層５等
の代わりに、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、薄いＡｌＮ層５、５1の代
わりに、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表される比較的高いＡｌ組
成のＡｌＮ系薄層を用いることも可能である。
【００３５】実施の形態４．図８は、本発明にかかるＧ
ａＮ層上にリッジ（ストライプ）型レーザを形成するた
めの製造工程図であり、図中、図１と同一符号は同一ま
たは相当箇所である。本実施の形態では、まず、図８
（ａ）に示すように、実施の形態１で形成した高品質の
ＧａＮ化合物層上に、ｎ型ＧａＮクラッド層８、活性層
９、ｐ型ＧａＮクラッド層１０が堆積される。活性層９
は、レーザ光放射のためのＡｌＧａＮ層とＩｎＧａＮ層
の多重量子井戸（ＭＱＷ）からなり、ＧａＮクラッド層
８、１０間に挟まれ、ＤＨ（ダブルヘテロ）構造のｐ−
ｎ接合を形成する。次に、図８（ｂ）に示すように、リ
ッジ構造を形成するために、リソグラフィ技術およびド
ライエッチング技術を用いてｎ−ＧａＮクラッド層８、
活性層９、ｐ型ＧａＮクラッド層１０がエッチングされ
る。続いて、図８（ｃ）に示すように、例えばＳｉＯ2
のような保護膜１３がリッジのサイドウォール上に堆積
された後、リソグラフィ、エッチングにより開口部が形
成される。最後に、図８（ｄ）に示すように、メタルコ
ンタクト１１、１２が形成され、キャビティを限定する
ためにミラーファセット（図示せず）が形成される。こ
のように、本発明を用いて形成した高品質ＧａＮ層上に
レーザ構造を形成することにより、デバイス特性を改良
し、ライフタイムを長くし、しきい値電流密度、電力消
費を低くすることが可能となる。尚、クラッド層８、１
０および活性層９には、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、上記実施の形態１に示した
高品質ＧａＮ層の代わりに、実施の形態２、３に示す基
板および構造を用いることも可能である。
ａＮ層上にリッジ（ストライプ）型レーザを形成するた
めの製造工程図であり、図中、図１と同一符号は同一ま
たは相当箇所である。本実施の形態では、まず、図８
（ａ）に示すように、実施の形態１で形成した高品質の
ＧａＮ化合物層上に、ｎ型ＧａＮクラッド層８、活性層
９、ｐ型ＧａＮクラッド層１０が堆積される。活性層９
は、レーザ光放射のためのＡｌＧａＮ層とＩｎＧａＮ層
の多重量子井戸（ＭＱＷ）からなり、ＧａＮクラッド層
８、１０間に挟まれ、ＤＨ（ダブルヘテロ）構造のｐ−
ｎ接合を形成する。次に、図８（ｂ）に示すように、リ
ッジ構造を形成するために、リソグラフィ技術およびド
ライエッチング技術を用いてｎ−ＧａＮクラッド層８、
活性層９、ｐ型ＧａＮクラッド層１０がエッチングされ
る。続いて、図８（ｃ）に示すように、例えばＳｉＯ2
のような保護膜１３がリッジのサイドウォール上に堆積
された後、リソグラフィ、エッチングにより開口部が形
成される。最後に、図８（ｄ）に示すように、メタルコ
ンタクト１１、１２が形成され、キャビティを限定する
ためにミラーファセット（図示せず）が形成される。こ
のように、本発明を用いて形成した高品質ＧａＮ層上に
レーザ構造を形成することにより、デバイス特性を改良
し、ライフタイムを長くし、しきい値電流密度、電力消
費を低くすることが可能となる。尚、クラッド層８、１
０および活性層９には、下記一般式 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表される異なったＧａＮ系化合物層を用い
ることも可能である。また、上記実施の形態１に示した
高品質ＧａＮ層の代わりに、実施の形態２、３に示す基
板および構造を用いることも可能である。
【００３６】実施の形態５．図９は、高品質ＧａＮ層を
面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface
Emitting Laser）に適用した場合の断面構造図であり、
図中、図１と同一符号は、同一または相当箇所を示す。
本実施の形態では、実施の形態１で示した高品質ＧａＮ
層の上に、下部ブラッグ反射板１４、活性層およびキャ
ビティ１５、および上部ブラッグ反射板１６が順次、堆
積形成されている。下部ブラッグ反射板１４は、レーザ
光を最上層に反射するために、組成および放射される波
長に応じて、各層の膜厚が２０ｎｍから５０ｎｍの間の
適当な膜厚から選択される多層構造のＡｌＮ／ＡｌＧａ
Ｎ層から形成される。キャビティおよび活性層１５は、
ｐ−ｎ接合とＩｎＧａＮ／ＡｌＧａＮ量子井戸層からな
るレーザ構造となっている。上部ブラッグ反射板１６
は、窒化化合物結晶層、またはＳｉＯ2／ＭｇＯ、Ｓｉ
Ｏ2／ＺｒＯ2のような多重積層構造により形成される。
最も好ましくは、ブラッグ反射板１４が、ＡｌＮ／Ｇａ
Ｎ多重層構造５、６、・・・から形成される。
面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface
Emitting Laser）に適用した場合の断面構造図であり、
図中、図１と同一符号は、同一または相当箇所を示す。
本実施の形態では、実施の形態１で示した高品質ＧａＮ
層の上に、下部ブラッグ反射板１４、活性層およびキャ
ビティ１５、および上部ブラッグ反射板１６が順次、堆
積形成されている。下部ブラッグ反射板１４は、レーザ
光を最上層に反射するために、組成および放射される波
長に応じて、各層の膜厚が２０ｎｍから５０ｎｍの間の
適当な膜厚から選択される多層構造のＡｌＮ／ＡｌＧａ
Ｎ層から形成される。キャビティおよび活性層１５は、
ｐ−ｎ接合とＩｎＧａＮ／ＡｌＧａＮ量子井戸層からな
るレーザ構造となっている。上部ブラッグ反射板１６
は、窒化化合物結晶層、またはＳｉＯ2／ＭｇＯ、Ｓｉ
Ｏ2／ＺｒＯ2のような多重積層構造により形成される。
最も好ましくは、ブラッグ反射板１４が、ＡｌＮ／Ｇａ
Ｎ多重層構造５、６、・・・から形成される。
【００３７】尚、上記ブラッグ反射板１４としては、
Ｊ．Ｒｅｄｗｉｎｇらが、３０周期のＡｌ0.4Ｇａ0.6Ｎ
／Ａｌ0.12Ｇａ0.88Ｎ（３９．７ｎｍ／３７．２ｎｍ）
を反射板として使用する場合について発表しているが、
結晶品質が悪いため良好な特性が得られていない。本発
明では、高品質ＧａＮ結晶上に上記ブラッグ反射層１４
を形成するため、かかる結晶品質が悪いことによるレー
ザ特性の劣化を大きく改善することができる。
Ｊ．Ｒｅｄｗｉｎｇらが、３０周期のＡｌ0.4Ｇａ0.6Ｎ
／Ａｌ0.12Ｇａ0.88Ｎ（３９．７ｎｍ／３７．２ｎｍ）
を反射板として使用する場合について発表しているが、
結晶品質が悪いため良好な特性が得られていない。本発
明では、高品質ＧａＮ結晶上に上記ブラッグ反射層１４
を形成するため、かかる結晶品質が悪いことによるレー
ザ特性の劣化を大きく改善することができる。
【００３８】実施の形態６．図１０は、高品質ＧａＮ層
をＵ−Ｖディテクタデバイスに適用した場合の断面構造
図であり、図中、図１と同一符号は、同一または相当箇
所を示す。デバイスの結晶品質は、海中での通信や地上
から宇宙への通信、燃焼検出器としてのＵＶディテクタ
の高周波動作において重要な役割を有する。即ち、上記
ＵＶディテクタの性能は、本発明にかかる高品質ＧａＮ
層を用いることにより改良することが可能となる。本実
施の形態にかかるＵＶディテクタは、図１０に示すよう
に、高品質ＧａＮ層上にｎ−ＧａＮ層（またはｎ−Ａｌ
xＧａ1-xＮ（０≦ｘ≦１）層）８およびｐ−ＧａＮ層
（またはｎ−ＡｌxＧａ1-xＮ（０≦ｘ≦１）層）１０か
ら形成され、更にｐ−ＧａＮ層１０上には透明コンタク
ト１１が、ｎ−ＧａＮ層８上には他のコンタクト１２が
それぞれ形成されている。
をＵ−Ｖディテクタデバイスに適用した場合の断面構造
図であり、図中、図１と同一符号は、同一または相当箇
所を示す。デバイスの結晶品質は、海中での通信や地上
から宇宙への通信、燃焼検出器としてのＵＶディテクタ
の高周波動作において重要な役割を有する。即ち、上記
ＵＶディテクタの性能は、本発明にかかる高品質ＧａＮ
層を用いることにより改良することが可能となる。本実
施の形態にかかるＵＶディテクタは、図１０に示すよう
に、高品質ＧａＮ層上にｎ−ＧａＮ層（またはｎ−Ａｌ
xＧａ1-xＮ（０≦ｘ≦１）層）８およびｐ−ＧａＮ層
（またはｎ−ＡｌxＧａ1-xＮ（０≦ｘ≦１）層）１０か
ら形成され、更にｐ−ＧａＮ層１０上には透明コンタク
ト１１が、ｎ−ＧａＮ層８上には他のコンタクト１２が
それぞれ形成されている。
【００３９】図１１は、高品質ＧａＮ層を、Ｕ−Ｖフォ
トディテクタデバイスとして用いられるＧａＮ／ＡｌＧ
ａＮ ＨＦＥＴに適応した場合の断面構造図であり、図
中、図１と同一符号は、同一または相当箇所を示す。Ｇ
ａＮ／ＡｌＧａＮ ＨＦＥＴは、本発明の高品質ＧａＮ
層５上にアンドープＧａＮ層８、ｎ＝４×１０18ｃｍ-3
程度ドープした膜厚２５ｎｍのｎ−ＡｌＧａＮバリア層
１８、ゲート幅が０．２μｍの金属ゲート１９、ソー
ス、ドレインコンタクト１７を順次積層して形成する。
かかるＧａＮ／ＡｌＧａＮ ＨＦＥＴでは、電子−正孔
対がＧａＮ層８内に発生し、電子はチャネルへ移動し、
一方正孔は基板に向かって移動する。従って、本発明に
かかる高品質のＧａＮ結晶を用いることにより、感度の
向上、トラップ数の低減による使用周波数の高帯域化等
のデバイス特性の改良が可能となる。
トディテクタデバイスとして用いられるＧａＮ／ＡｌＧ
ａＮ ＨＦＥＴに適応した場合の断面構造図であり、図
中、図１と同一符号は、同一または相当箇所を示す。Ｇ
ａＮ／ＡｌＧａＮ ＨＦＥＴは、本発明の高品質ＧａＮ
層５上にアンドープＧａＮ層８、ｎ＝４×１０18ｃｍ-3
程度ドープした膜厚２５ｎｍのｎ−ＡｌＧａＮバリア層
１８、ゲート幅が０．２μｍの金属ゲート１９、ソー
ス、ドレインコンタクト１７を順次積層して形成する。
かかるＧａＮ／ＡｌＧａＮ ＨＦＥＴでは、電子−正孔
対がＧａＮ層８内に発生し、電子はチャネルへ移動し、
一方正孔は基板に向かって移動する。従って、本発明に
かかる高品質のＧａＮ結晶を用いることにより、感度の
向上、トラップ数の低減による使用周波数の高帯域化等
のデバイス特性の改良が可能となる。
【００４０】実施の形態７．本実施の形態７は、本発明
にかかる高品質ＧａＮ層をＨＦＥＴに適用するもので、
断面構造図は上記実施の形態６と同様に図１１のように
なる。ＧａＮ層の結晶品質は、トランジスタの高周波数
特性に大きく影響し、特にマイクロ波素子への応用にお
いて重要である。従って、本発明にかかる高品質のＧａ
Ｎ層上にＨＦＥＴを形成することにより、かかるＨＦＥ
Ｔのトランジスタ特性を大幅に改善することが可能とな
る。尚、ＨＢＴ、ＨＥＭＴ、ＦＥＴ等の他の電子デバイ
スも、本発明にかかる高品質ＧａＮ層上に形成すること
により素子特性を向上することができ、即ち、キャリア
のライフタイムを長くし、使用周波数帯域を高くし、利
得を向上させ、電力損失を低減することが可能となる。
にかかる高品質ＧａＮ層をＨＦＥＴに適用するもので、
断面構造図は上記実施の形態６と同様に図１１のように
なる。ＧａＮ層の結晶品質は、トランジスタの高周波数
特性に大きく影響し、特にマイクロ波素子への応用にお
いて重要である。従って、本発明にかかる高品質のＧａ
Ｎ層上にＨＦＥＴを形成することにより、かかるＨＦＥ
Ｔのトランジスタ特性を大幅に改善することが可能とな
る。尚、ＨＢＴ、ＨＥＭＴ、ＦＥＴ等の他の電子デバイ
スも、本発明にかかる高品質ＧａＮ層上に形成すること
により素子特性を向上することができ、即ち、キャリア
のライフタイムを長くし、使用周波数帯域を高くし、利
得を向上させ、電力損失を低減することが可能となる。
【００４１】尚、実施の形態４〜７において、上記実施
の形態１に示した高品質ＧａＮ層の代わりに、実施の形
態２、３に示す基板および構造を用いることも可能であ
る。
の形態１に示した高品質ＧａＮ層の代わりに、実施の形
態２、３に示す基板および構造を用いることも可能であ
る。
【００４２】
【発明の効果】以上の説明から明らかなように、本発明
にかかるＧａＮ系層の選択成長方法では、Ｇａ原子のマ
イグレーション長がＧａＮ系層に比較して長くできるＡ
ｌＮ系薄層を選択成長させるＧａＮ系層中に適宜介在積
層させ、かかるＡｌＮ系薄層直上のＧａＮ系層の平坦化
を図ることにより、ＧａＮ系層積層基板表面の凹凸を低
減し、表面の平坦性に優れたＧａＮ系層積層基板を得る
ことが可能となる。更に、かかるＡｌＮ系薄層は、Ａｌ
Ｎ系薄層下部のＧａＮ系層中に発生した転位を閉じ込め
上部のＧａＮ系層に伝搬させない役目も果たすため、結
果としてＧａＮ系層積層基板表面における欠陥密度の低
減を図ることも可能となる。
にかかるＧａＮ系層の選択成長方法では、Ｇａ原子のマ
イグレーション長がＧａＮ系層に比較して長くできるＡ
ｌＮ系薄層を選択成長させるＧａＮ系層中に適宜介在積
層させ、かかるＡｌＮ系薄層直上のＧａＮ系層の平坦化
を図ることにより、ＧａＮ系層積層基板表面の凹凸を低
減し、表面の平坦性に優れたＧａＮ系層積層基板を得る
ことが可能となる。更に、かかるＡｌＮ系薄層は、Ａｌ
Ｎ系薄層下部のＧａＮ系層中に発生した転位を閉じ込め
上部のＧａＮ系層に伝搬させない役目も果たすため、結
果としてＧａＮ系層積層基板表面における欠陥密度の低
減を図ることも可能となる。
【００４３】また、本発明にかかる高品質ＧａＮ系層積
層基板を用いることにより、かかるＧａＮ系層積層基板
表面が平坦性に優れるため、ＧａＮ系層積層基板上に形
成するデバイスの製造歩留まりの向上を図ることが可能
となる。また、かかるＧａＮ系層積層基板は欠陥密度が
低いため、基板上に形成した素子特性の向上、信頼性の
向上も可能となる。
層基板を用いることにより、かかるＧａＮ系層積層基板
表面が平坦性に優れるため、ＧａＮ系層積層基板上に形
成するデバイスの製造歩留まりの向上を図ることが可能
となる。また、かかるＧａＮ系層積層基板は欠陥密度が
低いため、基板上に形成した素子特性の向上、信頼性の
向上も可能となる。
【図１】 本発明の実施の形態１にかかる高品質ＧａＮ
層基板の断面構造図である。
層基板の断面構造図である。
【図２】 （ａ） 本発明の実施の形態１にかかる方法
で成長したＧａＮ選択成長層の断面ＳＥＭ写真である。 （ｂ） 従来方法で成長した高品質ＧａＮ層の断面ＳＥ
Ｍ写真である。 （ｃ） 本発明の実施の形態１にかかる方法で成長した
ＧａＮ選択成長層の断面模式図である。
で成長したＧａＮ選択成長層の断面ＳＥＭ写真である。 （ｂ） 従来方法で成長した高品質ＧａＮ層の断面ＳＥ
Ｍ写真である。 （ｃ） 本発明の実施の形態１にかかる方法で成長した
ＧａＮ選択成長層の断面模式図である。
【図３】 本発明の実施の形態１にかかる方法で成長し
たＧａＮ層の低減されたＥＰＤを示すＳＥＭ写真であ
る。
たＧａＮ層の低減されたＥＰＤを示すＳＥＭ写真であ
る。
【図４】 本発明の実施の形態１に使用するＭＯＣＶＤ
リアクタの概念図である。
リアクタの概念図である。
【図５】 本発明の実施の形態１に使用するＭＢＥチャ
ンバの概念図である。
ンバの概念図である。
【図６】 本発明の実施の形態３にかかるＧａＮ層基板
の断面構造図である。
の断面構造図である。
【図７】 本発明の実施の形態３にかかるＧａＮ層基板
の断面構造図である。
の断面構造図である。
【図８】 本発明の実施の形態４にかかるリッジ型半導
体レーザの製造工程断面構造図である。
体レーザの製造工程断面構造図である。
【図９】 本発明の実施の形態５にかかる面発光レーザ
の断面構造図である。
の断面構造図である。
【図１０】 本発明の実施の形態６にかかるＵＶディテ
クタ構造の断面構造図である。
クタ構造の断面構造図である。
【図１１】 本発明の実施の形態６および７にかかるＵ
Ｖディテクタとしても使用可能なＨＦＥＴ構造の断面構
造図である。
Ｖディテクタとしても使用可能なＨＦＥＴ構造の断面構
造図である。
【図１２】 従来方法にかかるＧａＮ層の選択成長工程
図である。
図である。
１ サファイア基板、２ 低温バッファ層、３ ＧａＮ
層、４ ＳｉＯ2マスク、５ ＧａＮ選択成長層、６
ＡｌＮ薄層。
層、４ ＳｉＯ2マスク、５ ＧａＮ選択成長層、６
ＡｌＮ薄層。
Claims (18)
- 【請求項１】 基板上に形成した誘電体マスクにより露
出された上記基板の露出面に、選択的に下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層を成長するにあたり、 上記ＧａＮ系層と、 下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
交互に成長させる工程を備えることを特徴とする高品質
ＧａＮ系層の選択成長方法。 - 【請求項２】 上記基板上にバッファ層を成長した後
に、上記誘電体マスクを形成することを特徴とする請求
項１に記載の高品質ＧａＮ系層の選択成長方法。 - 【請求項３】 上記基板上に、または上記基板上に成長
させたバッファ層上に、上記ＡｌＮ系薄層から成長を開
始することを特徴とする請求項１または２に記載の高品
質ＧａＮ系層の選択成長方法。 - 【請求項４】 上記ＧａＮ系層の膜厚が、２〜１０００
ｎｍであることを特徴とする請求項１〜３のいずれかに
記載の高品質ＧａＮ系層の選択成長方法。 - 【請求項５】 上記ＡｌＮ系薄層の膜厚が、１〜２００
ｎｍであることを特徴とする請求項１〜３のいずれかに
記載の高品質ＧａＮ系層の選択成長方法。 - 【請求項６】 上記基板が、サファイア基板、Ｓｉ基
板、ＧａＡｓ基板、耐熱ガラス基板、ＳｉＣ基板および
ＧａＮ基板からなる群から選択される１種であることを
特徴とする請求項１〜３のいずれかに記載の高品質Ｇａ
Ｎ系層の選択成長方法。 - 【請求項７】 上記ＧａＮ系層が、ＧａＮ層であること
を特徴とする請求項１〜３のいずれかに記載の高品質Ｇ
ａＮ系層の選択成長方法。 - 【請求項８】 上記ＡｌＮ系薄層が、ＡｌＮ層であるこ
とを特徴とする請求項１〜３のいずれかに記載の高品質
ＧａＮ系層の選択成長方法。 - 【請求項９】 基板上に形成されたバッファ層と、 上記バッファ層上に形成され、上記バッファ層表面の一
部が露出した開口部を有する誘電体マスクと、 上記開口部内のバッファ層上に選択的に成長された下記
式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、 上記ＧａＮ系層中に、所定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板。 - 【請求項１０】 基板上に形成され、上記基板表面の一
部が露出した開口部を有する誘電体マスクと、 上記開口部内の基板上に選択的に成長された下記式
（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層とを少なくとも備えた
ＧａＮ系層積層基板において、 上記ＧａＮ系層中に、所定の間隔で、下記式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層が介
在積層されることを特徴とする高品質ＧａＮ系層積層基
板。 - 【請求項１１】 更に、基板上に、または基板上に成長
させたバッファ層上に、上記ＡｌＮ薄層が形成されるこ
とを特徴とする請求項１１または１２に記載の高品質Ｇ
ａＮ系層成長基板。 - 【請求項１２】 上記ＧａＮ系層の膜厚が、２〜１００
０ｎｍであることを特徴とする請求項９〜１１のいずれ
かに記載の高品質ＧａＮ系層成長基板。 - 【請求項１３】 上記ＡｌＮ系薄層の膜厚が、１〜２０
０ｎｍであることを特徴とする請求項９〜１１のいずれ
かに記載の高品質ＧａＮ系層成長基板。 - 【請求項１４】 基板上のバッファ層上に形成された誘
電体マスクにより露出された上記バッファ層表面の露出
面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、 上記ＧａＮ系層中に、所定の間隔で介在積層された下記
式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、 上記ＧａＮ系層積層基板上に順次積層された、それぞれ
がストライプ状のｎ型ＧａＮ系クラッド層、ＧａＮ系活
性層、ｐ型ＧａＮ系クラッド層からなるレーザ素子領域
とを少なくとも備えることを特徴とするレーザダイオー
ド。 - 【請求項１５】 基板上のバッファ層上に形成された誘
電体マスクにより露出された上記バッファ層表面の露出
面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、 上記ＧａＮ系層中に、所定の間隔で介在積層された下記
式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、 上記ＧａＮ系層積層基板上に形成された下部ブラッグ反
射板と、 上記下部ブラッグ反射板上に順次積層されたｎ型ＧａＮ
系クラッド層、ＧａＮ系活性層、ｐ型ＧａＮ系クラッド
層と、 上記ｐ型ＧａＮ系クラッド層上に形成された上部ブラッ
グ反射板からなるレーザ素子領域とを少なくとも備える
ことを特徴とする面発光レーザ。 - 【請求項１６】 上記ＧａＮ系層積層基板の上記ＧａＮ
系層と上記ＡｌＮ系薄層との積層構造領域が、上記下部
ブラッグ反射板を兼ねることを特徴とする請求項１５に
記載の面発光レーザ。 - 【請求項１７】 基板上のバッファ層上に形成された誘
電体マスクにより露出された上記バッファ層表面の露出
面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、 上記ＧａＮ系層中に、所定の間隔で介在積層された下記
式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、 上記ＧａＮ系層積層基板上に順次積層形成されたｎ型Ｇ
ａＮ系層とｐ型ＧａＮ系層からなるディテクタ素子領域
とを少なくとも備えることを特徴とするＵＶディテク
タ。 - 【請求項１８】 基板上のバッファ層上に形成された誘
電体マスクにより露出された上記バッファ層表面の露出
面に選択的に成長された下記式（Ｉ） 式：ＧａxＡｌyＩｎzＮ （Ｉ） （但し、０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１、ｘ＋ｙ
＋ｚ＝１）で表されるＧａＮ系層と、 上記ＧａＮ系層中に、所定の間隔で介在積層された下記
式（II） 式：ＡｌxＧａ1-xＮ （II） （但し、０．７＜ｘ≦１）で表されるＡｌＮ系薄層とを
備える高品質ＧａＮ系層積層基板と、 上記ＧａＮ系層積層基板上に形成された光半導体素子、
電子半導体素子、または光／電子集積半導体素子とを備
えることを特徴とする半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27569397A JPH10326750A (ja) | 1997-03-24 | 1997-10-08 | 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6970397 | 1997-03-24 | ||
| JP9-69703 | 1997-03-24 | ||
| JP27569397A JPH10326750A (ja) | 1997-03-24 | 1997-10-08 | 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10326750A true JPH10326750A (ja) | 1998-12-08 |
Family
ID=26410870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27569397A Pending JPH10326750A (ja) | 1997-03-24 | 1997-10-08 | 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10326750A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046202A (ja) * | 2001-05-23 | 2003-02-14 | Akihiro Ishida | 光機能性化合物半導体超格子構造物及びその製造方法 |
| JP2006524911A (ja) * | 2003-04-30 | 2006-11-02 | アイクストロン、アーゲー | 一方を前処理した２種のプロセスガスを用いた半導体蒸着プロセス及び装置 |
| KR100740399B1 (ko) | 2000-03-22 | 2007-07-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| WO2008036681A1 (en) * | 2006-09-18 | 2008-03-27 | Intel Corporation | Active regions with compatible dielectric layers |
| JP2009076864A (ja) * | 2007-09-20 | 2009-04-09 | Seoul Opto Devices Co Ltd | 窒化物系発光素子 |
| JP2011251905A (ja) * | 2000-06-28 | 2011-12-15 | Cree Inc | ホモエピタキシャルｉｉｉ−ｖ族窒化物品、デバイス、およびｉｉｉ−ｖ族窒化物ホモエピタキシャル層を形成する方法 |
| JP2019212677A (ja) * | 2018-05-31 | 2019-12-12 | 国立研究開発法人物質・材料研究機構 | 有機金属分子線エピタキシー方法及び装置 |
-
1997
- 1997-10-08 JP JP27569397A patent/JPH10326750A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
| KR100740399B1 (ko) | 2000-03-22 | 2007-07-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7285806B2 (en) | 2000-03-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an active region formed from group III nitride |
| JP2011251905A (ja) * | 2000-06-28 | 2011-12-15 | Cree Inc | ホモエピタキシャルｉｉｉ−ｖ族窒化物品、デバイス、およびｉｉｉ−ｖ族窒化物ホモエピタキシャル層を形成する方法 |
| JP2003046202A (ja) * | 2001-05-23 | 2003-02-14 | Akihiro Ishida | 光機能性化合物半導体超格子構造物及びその製造方法 |
| JP2006524911A (ja) * | 2003-04-30 | 2006-11-02 | アイクストロン、アーゲー | 一方を前処理した２種のプロセスガスを用いた半導体蒸着プロセス及び装置 |
| JP4700602B2 (ja) * | 2003-04-30 | 2011-06-15 | アイクストロン、アーゲー | 一方を前処理した２種のプロセスガスを用いた半導体蒸着プロセス及び装置 |
| US9397165B2 (en) | 2006-09-18 | 2016-07-19 | Intel Corporation | Active regions with compatible dielectric layers |
| US9287364B2 (en) | 2006-09-18 | 2016-03-15 | Intel Corporation | Active regions with compatible dielectric layers |
| WO2008036681A1 (en) * | 2006-09-18 | 2008-03-27 | Intel Corporation | Active regions with compatible dielectric layers |
| US9646822B2 (en) | 2006-09-18 | 2017-05-09 | Intel Corporation | Active regions with compatible dielectric layers |
| US9847420B2 (en) | 2006-09-18 | 2017-12-19 | Intel Corporation | Active regions with compatible dielectric layers |
| JP2009076864A (ja) * | 2007-09-20 | 2009-04-09 | Seoul Opto Devices Co Ltd | 窒化物系発光素子 |
| JP2019212677A (ja) * | 2018-05-31 | 2019-12-12 | 国立研究開発法人物質・材料研究機構 | 有機金属分子線エピタキシー方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880485A (en) | Semiconductor device including Gallium nitride layer | |
| JP3988018B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| US6606335B1 (en) | Semiconductor laser, semiconductor device, and their manufacture methods | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP3866540B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP4284188B2 (ja) | 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 | |
| JP3770014B2 (ja) | 窒化物半導体素子 | |
| US6927149B2 (en) | Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate | |
| US20040065889A1 (en) | Semiconductor wafer, semiconductor device, and methods for fabricating the same | |
| JPWO2003063215A1 (ja) | 窒化物半導体素子の製造方法 | |
| JP2008198952A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2008187044A (ja) | 半導体レーザ | |
| KR20020050174A (ko) | 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자 | |
| JP2002145700A (ja) | サファイア基板および半導体素子ならびに電子部品および結晶成長方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2003017420A (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| KR20040016724A (ko) | 질화물 반도체 및 그 제조방법 | |
| JP2008226865A (ja) | 半導体レーザダイオード | |
| JP2001148544A (ja) | 半導体発光素子 | |
| JPH10326750A (ja) | 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス | |
| JPH10150245A (ja) | 窒化ガリウム系半導体の製造方法 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP2001057463A (ja) | 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 |