JP4608731B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法 Download PDFInfo
- Publication number
- JP4608731B2 JP4608731B2 JP2000127401A JP2000127401A JP4608731B2 JP 4608731 B2 JP4608731 B2 JP 4608731B2 JP 2000127401 A JP2000127401 A JP 2000127401A JP 2000127401 A JP2000127401 A JP 2000127401A JP 4608731 B2 JP4608731 B2 JP 4608731B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor laser
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの研究開発が盛んに行われている。
【０００３】
この窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造においては、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア基板などの基板の全面にＧａＮ系半導体層をエピタキシャル成長させることによりレーザ構造を形成するのが最も一般的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、基板全面にＧａＮ系半導体層をエピタキシャル成長させることによりレーザ構造を形成する上述の従来の方法では、成長速度が遅いため、成長に多くの時間と原料とを必要とする。成長速度を速くするために原料供給量を増やすと、原料の消費量や無害化のための処理コストの増大をもたらすほか、多量の副生成物が発生することにより、ＭＯＣＶＤ装置のメンテナンス周期が短縮され、生産性が低下する。
【０００５】
一方、実屈折率導波型の半導体レーザを得るために活性層を数μｍ幅でエッチングすると、エッチング面に表面準位（欠陥）が形成され、レーザ特性を低下させる原因となる。また、イオン注入により電流狭窄構造を形成することも考えられるが、この方法は結晶の破壊を伴うため、同様の問題が予想される。
【０００６】
さらに、基板面全体にエピタキシャル成長を行う上述の従来の方法では、基板とエピタキシャル層との熱膨張係数が互いに異なるため、エピタキシャル成長の温度変化の際に基板に反りが生じる。この反りによる基板の温度の不均一は活性層のＩｎ組成やクラッド層のＡｌ組成などの不均一化の原因となり、製造歩留まりの低下をもたらす。
【０００７】
したがって、この発明が解決しようとする課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い生産性でしかも低コストで製造することである。
【０００８】
この発明が解決しようとする他の課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた実屈折率導波型の半導体レーザを容易に製造することである。
【０００９】
この発明が解決しようとするさらに他の課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い製造歩留まりで製造することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子において、
基板の主面とほぼ水平方向に積層された複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造が形成されている
ことを特徴とするものである。
【００１１】
この発明の第２の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子の製造方法において、
基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより発光素子構造を形成するようにした
ことを特徴とするものである。
【００１２】
この発明の第３の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置において、
基板の主面とほぼ水平方向に積層された複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層により素子構造が形成されている
ことを特徴とするものである。
【００１３】
この発明の第４の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置の製造方法において、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより素子構造を形成するようにした
ことを特徴とするものである。
【００１４】
この発明の第１および第３の発明においては、典型的には、基板上にこの基板の主面の法線とほぼ平行な側面を有するパターンが設けられ、パターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層が積層され、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造または素子構造が形成される。最も典型的には、このパターンは基板の主面の法線とほぼ平行な平面からなる四つの側面を有する直方体の形状を有する。パターンの厚さは、形成すべき発光素子構造または素子構造に応じて選ばれるが、例えば実屈折率導波型半導体レーザを形成する場合には、典型的には１μｍ以上４μｍ以下、好適には１μｍ以上２．５μｍ以下に選ばれる。パターンの側面の法線は、典型的には、〈１−１００〉方向または〈１１−２０〉方向に選ばれる。特に、発光素子構造がレーザ構造である場合には、前者のようにパターンの側面の法線が〈１−１００〉方向であるときは、パターンの〈１−１００〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下であり、後者のようにパターンの側面の法線が〈１１−２０〉方向であるときは、パターンの〈１１−２０〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である。これらの側面間の長さは共振器長に相当する。
【００１５】
この発明の第２および第４の発明においては、典型的には、基板上にこの基板の主面の法線とほぼ平行な側面を有する少なくとも一つのパターンを設け、このパターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造または素子構造を形成する。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）のほか、必要に応じて、ハイドライド気相エピタキシー（ハライド気相エピタキシーとも呼ばれる）（ＨＶＰＥ）など、場合によっては分子線エピタキシー（ＭＢＥ）などの方法を用いることができる。最も典型的には、パターンは基板の主面の法線に平行な平面からなる四つの側面を有する直方体の形状を有する。また、通常は、基板上に複数の発光素子構造または素子構造を同時に多数形成するために、複数のパターンを基板の主面に二次元アレイ状に互いに分離して設ける。パターンの厚さは、形成すべき発光素子構造または素子構造に応じて選ばれるが、例えば実屈折率導波型半導体レーザを形成する場合には、典型的には１μｍ以上４μｍ以下、好適には１μｍ以上２．５μｍ以下に選ばれる。パターンの側面の法線は、典型的には、〈１−１００〉方向または〈１１−２０〉方向に選ばれる。特に、発光素子構造がレーザ構造である場合には、前者のようにパターンの側面の法線が〈１−１００〉方向であるときは、パターンの〈１−１００〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下であり、後者のようにパターンの側面の法線が〈１１−２０〉方向であるときは、パターンの〈１１−２０〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である。これらの側面間の長さは共振器長に相当する。
【００１６】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００１７】
この発明において、その側面に窒化物系ＩＩＩ−Ｖ族化合物半導体層を積層または成長させるパターンは、典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体からなり、具体的には例えばＡｌx Ｇａ1-x Ｎ（ただし、０≦ｘ≦１）からなる。また、基板は、典型的には、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなるもの、具体的には、例えば、サファイア基板、特にｃ面サファイア基板のほか、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いることができる。
【００１８】
この発明においては、パターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、基板上からの成長を抑え、成長方位を揃えるために、好適には、パターンの側面に成長させる複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層が基板と接触しないようにする。このために、具体的には、例えば、複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前にパターンの周辺部の基板の最上部を除去する。
【００１９】
この発明において、半導体発光素子は、典型的には半導体レーザであるが、発光ダイオードであってもよい。また、半導体装置は、例えば、半導体レーザや発光ダイオードなどの半導体発光素子のほか、電界効果トランジスタ（ＦＥＴ）などの電子走行素子などである。
【００２０】
上述のように構成されたこの発明によれば、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより、具体的には、基板上にこの基板の主面の法線とほぼ平行な側面を有するパターンを設け、このパターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させることにより発光素子構造または素子構造を形成するので、成長速度が速く、成長原料の消費効率も高い。また、例えば、発光素子構造のストライプ幅はこのパターンの厚さによって決まるため、このパターンの厚さを十分に薄く選ぶことにより、ストライプ幅を十分に狭くすることができる。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体層は、基板全面に成長させるのではなく、パターンの側面に局所的に成長させるので、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との熱膨張係数差による基板の反りを抑えることができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２２】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００２３】
図１に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、例えば厚さが４００μｍのｃ面サファイア基板１上に、アンドープのＧａＮバッファ層２を介して、ｎ型ＧａＮ層３が積層されている。このｎ型ＧａＮ層３は〈１１−２０〉方向に延在するストライプ形状を有し、この〈１１−２０〉方向に平行な一対の側面は｛１−１００｝面からなり、この〈１１−２０〉方向に垂直な一対の側面は｛１１−２０｝面からなる。ここで、ＧａＮバッファ層２およびｃ面サファイア基板１の最上部も、このｎ型ＧａＮ層３と同一形状にパターニングされている。このｎ型ＧａＮ層３の｛１−１００｝面からなる一方の側面に、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向（〈１−１００〉方向）に積層されている。ここで、これらのｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０は、ｃ面サファイア基板１から浮いた状態に設けられている。また、この場合、これらのｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０は、ｎ型ＧａＮ層３の上面にもごく薄く延在しているが、これらのＧａＮ系半導体層は結晶性が悪く、ほぼ絶縁体と言える状態にあり、レーザの動作に関しては無視することができるものである。
【００２４】
ＧａＮバッファ層２は厚さが例えば４０ｎｍである。ｎ型ＧａＮ層３は厚さが例えば２．５μｍ、〈１１−２０〉方向の長さ（共振器長に相当する）は例えば４５０μｍ、〈１−１００〉方向の長さ（幅）は例えば１５０μｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）が例えば２×１０18ｃｍ-3程度ドープされている。ｎ型ＡｌＧａＮクラッド層４は厚さが例えば１．０μｍ、Ａｌ組成が例えば０．０８であり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層５は厚さが例えば０．０８μｍであり、ｎ型不純物として例えばＳｉがドープされている。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層６は、例えば、障壁層であるＧａ1-x Ｉｎx Ｎ層は厚さが０．００７μｍ、Ｉｎ組成ｘは０．０２でｎ型不純物として例えばＳｉがドープされ、井戸層であるＧａ1-y Ｉｎy Ｎ層は厚さが０．００３５μｍ、Ｉｎ組成ｙは０．１０でアンドープであり、井戸数は３である。
【００２５】
ｐ型ＡｌＧａＮキャップ層７は厚さが例えば０．００２μｍ、Ａｌ組成が例えば０．１５であり、ｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。ｐ型ＧａＮ光導波層８は厚さが例えば０．８５μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層９は例えば厚さが０．５μｍ、Ａｌ組成が例えば０．０７であり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮコンタクト層１０は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。
【００２６】
符号１１は、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層からなる端面コーティング層を示す。図１には示されていないが、この端面コーティング層１１は｛１１−２０｝面からなる両共振器端面を覆うように形成されている。
【００２７】
ｐ型ＧａＮコンタクト層１０に接してｐ側電極１２が設けられている。このｐ側電極１２は、例えばＰｄ膜、Ｐｔ膜およびＡｕ膜を順次積層したＰｄ／Ｐｔ／Ａｕ構造を有し、これらのＰｄ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。ここで、Ｐｄ膜に代えて、例えばＮｉ膜を用いてもよい。一方、ｎ型ＧａＮ層３上にｎ側電極１３が設けられている。このｎ側電極１３は、例えばＴｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ｐｔ膜およびＡｕ膜は例えばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍである。
【００２８】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００２９】
このＧａＮ系半導体レーザを製造するには、まず、図２に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したｃ面サファイア基板１上にＭＯＣＶＤ法により常圧下において例えば４９０℃程度の温度でアンドープのＧａＮバッファ層２を成長させた後、基板温度を所定の成長温度、例えば１０５０℃に上昇させて、ＭＯＣＶＤ法により加圧下、例えば圧力１．６気圧（１２１６Ｔｏｒｒ）において、ＧａＮバッファ層２上にｎ型ＧａＮ層３をエピタキシャル成長させる。
【００３０】
次に、ｎ型ＧａＮ層３をエピタキシャル成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、ｎ型ＧａＮ層３をエッチングによりパターニングして、図３および図４に示すように、〈１１−２０〉方向の長さが例えば４５０μｍ、〈１−１００〉方向の長さ（幅）が例えば３００μｍのパターンの二次元アレイを形成する。ただし、図３Ａは図４のＡ−Ａ線に沿っての断面図、図３Ｂは図４のＢ−Ｂ線に沿っての断面図に相当する（以下同様）。このエッチングは、ｃ面サファイア基板１の最上部がエッチングされるまで行う。ここで、〈１−１００〉方向におけるパターンの互いに対向する一対の側面間の隙間の幅は、後の工程でこれらの側面に最後に横方向成長させるｐ型ＧａＮコンタクト層１０同士が互いに接触しないように選ばれ、具体的には、例えば１００μｍに選ばれる。ｎ型ＧａＮ層３のパターニングは具体的には例えば次のような手順で行うことができる。すなわち、ｎ型ＧａＮ層３の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）法によりＳｉＯ2 膜をエッチングすることによりＳｉＯ2 膜からなるパターンの二次元アレイを形成する。次に、このＳｉＯ2 膜からなるパターンをマスクとして例えばＲＩＥ法によりｃ面サファイア基板１の最上部までエッチングを行う。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。この後、ＳｉＯ2 膜をエッチング除去する。
【００３１】
次に、図５に示すように、上述のようにして形成したｎ型ＧａＮ層３のパターンを成長核として、レーザ構造を形成するＧａＮ系半導体層、具体的には、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０をＭＯＣＶＤ法により順次エピタキシャル成長させる。この際、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面におけるＧａＮ系半導体層の成長速度に比べて、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面におけるＧａＮ系半導体層の成長速度は極端に遅く、無視することができる。このようにして、図５に示すように、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０がエピタキシャル成長し、一方、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面にはこれらのＧａＮ系半導体層が成長しないようにすることができる。この場合、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に成長したＧａＮ系半導体層の両端面をそのまま共振器面として用いる。
【００３２】
ここで、ｎ型ＡｌＧａＮクラッド層４、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の成長温度は例えば１０２０℃とし、活性層６およびｐ型ＡｌＧａＮキャップ層７の成長温度は例えば７８５℃とする。また、ｎ型ＧａＮ光導波層５の成長温度は、成長初期は例えば１０２０℃とし、途中から例えば７８５℃に下げる。また、ｐ型ＧａＮ光導波層８の成長温度は、成長当初は例えば７８５℃とし、途中から例えば１０２０℃に上昇させる。成長時の圧力は、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８およびｐ型ＡｌＧａＮクラッド層９の成長時には例えば０．２６気圧（２００Ｔｏｒｒ）とし、ｐ型ＧａＮコンタクト層１０の成長時には例えば１気圧（７６０Ｔｏｒｒ）とする。また、これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００３３】
また、ｎ型ＧａＮ層３の周辺部のｃ面サファイア基板１の最上部がエッチングされていてこの部分のｃ面サファイア基板１の表面はｎ型ＧａＮ層３の下面より下に位置するため、ｎ型ＧａＮ層３の側面にＧａＮ系半導体層が横方向成長する際に、ｃ面サファイア基板１の表面からの成長が競合するおそれがなく、これらのＧａＮ系半導体層をｃ軸方位に揃えることができる。
【００３４】
なお、上述の横方向成長の際には、ｃ面サファイア基板１の基板面に垂直な方向、すなわちｃ軸方向の成長が完全に抑制されない結果、ｎ型ＧａＮ層３の上面にもｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０がごく薄く成長するが、すでに述べたように、これらのＧａＮ系半導体層は結晶性が悪く、ほぼ絶縁体と言える状態にあるため、レーザの動作に関しては無視することができるものである。
【００３５】
次に、上述のようにしてレーザ構造を形成するＧａＮ系半導体層を成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、図６に示すように、端面コーティング層１１を基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより形成する。この端面コーティング層１１としては、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層を用いる。
【００３６】
次に、端面コーティング層１１上に所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして端面コーティング層１１をエッチングすることにより、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にエピタキシャル成長したｐ型ＧａＮコンタクト層１０を露出させ、真空蒸着法などにより基板全面にＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上のＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図７に示すように、ｐ型ＧａＮコンタクト層１０に接してｐ側電極１２が形成される。次に、端面コーティング層１１上に再び所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして端面コーティング層１１をエッチングすることにより、ｎ型ＧａＮ層３の上面の所定部分を露出させ、真空蒸着法などにより基板全面にＴｉ膜およびＡｌ膜を順次形成した後、レジストパターンをその上のＴｉ膜およびＡｌ膜とともに除去する（リフトオフ）。これによって、図８に示すように、ｎ型ＧａＮ層３上にｎ側電極１３が形成される。この後、ｐ側電極１２およびｎ側電極１３をオーミック接触させるためのアロイ処理を行う。
【００３７】
次に、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１を図８Ｂに示す破線に沿って劈開して〈１１−２０〉方向に延在するバー状に加工した後、このバーを劈開してチップ化する。以上により、図１に示すように、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３８】
この第１の実施形態によれば、次のような種々の利点を得ることができる。すなわち、この第１の実施形態においては、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にレーザ構造を形成するＧａＮ系半導体層を横方向成長させているが、この横方向成長の成長速度は、従来のように基板全面にＧａＮ系半導体層を成長させる場合の成長速度に比べてずっと速く、成長原料の消費効率も高いため、成長時間を短くすることができ、成長原料も少なくすることができる。また、成長速度を速めるために原料供給量を増やす必要がないため、成長原料の消費量および無害化のための処理コストの低減を図ることができるとともに、成長時に発生する副生成物の量も少ないため、ＭＯＣＶＤ装置のメンテナンス周期が長くなり、生産性の向上を図ることができる。すなわち、ＧａＮ系半導体レーザを高い生産性でしかも低コストで製造することができる。
【００３９】
また、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面へのＧａＮ系半導体層の横方向成長により、ストライプ幅が例えば２．５μｍと狭い実屈折率導波型ＧａＮ系半導体レーザを容易に製造することができる。このため、従来の方法で実屈折率導波型ＧａＮ系半導体レーザを製造する場合のように、活性層を数μｍ幅でエッチングする必要がなくなり、したがってエッチング面に形成される表面準位がレーザ特性を劣化させる問題がない。
【００４０】
さらに、レーザ構造を形成するＧａＮ系半導体層は基板全面に成長させるのではなく、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に局所的に成長させており、しかも、これらのＧａＮ系半導体層の合計の厚さは２〜３μｍ程度と薄いことから、ｃ面サファイア基板１とこれらのＧａＮ系半導体層との熱膨張係数差によるｃ面サファイア基板１の反りは極めて少ない。このため、これらのＧａＮ系半導体層を高い均一性でエピタキシャル成長させることができ、したがってレーザの製造歩留まりも高くすることができる。
【００４１】
また、共振器端面は、横方向成長されたＧａＮ系半導体層の成長面からなるので、共振器端面を劈開により形成する場合に比べて、劈開の工程を削減することができ、製造プロセスの簡略化を図ることができるとともに、平坦性が良好な共振器端面を容易に得ることができ、これによって良好なレーザ特性および高い信頼性を得ることができ、製造歩留まりの向上を図ることができる。
【００４２】
図９はこの発明の第２の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザもＳＣＨ構造を有するものである。
【００４３】
図９に示すように、この第２の実施形態によるＧａＮ系半導体レーザにおいては、ｎ型ＧａＮ層３の｛１−１００｝面からなる側面にのみ、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向に積層されており、ｎ型ＧａＮ層３の上面にはこれらのＧａＮ系半導体層は積層されていない。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００４４】
次に、この第２の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４５】
このＧａＮ系半導体レーザを製造するには、まず、第１の実施形態と同様にして、ｃ面サファイア基板１上にＧａＮバッファ層２およびｎ型ＧａＮ層３を成長させる。
【００４６】
次に、ｎ型ＧａＮ層３をエピタキシャル成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出す。次に、図１０に示すように、ｎ型ＧａＮ層３の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜１４を形成した後、このＳｉＯ2 膜１４上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜１４をエッチングすることによりＳｉＯ2 膜１４からなるパターンの二次元アレイを形成する。次に、このＳｉＯ2 膜１４からなるパターンをマスクとして例えばＲＩＥ法によりｃ面サファイア基板１の最上部までエッチングを行う。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４７】
次に、ＳｉＯ2 膜１４を成長マスクとし、ｎ型ＧａＮ層３のパターンを成長核として、レーザ構造を形成するＧａＮ系半導体層、具体的には、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０をＭＯＣＶＤ法により順次エピタキシャル成長させる。この際、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面におけるＧａＮ系半導体層の成長速度に比べて、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面におけるＧａＮ系半導体層の成長速度は極端に遅く、無視することができる。また、ｎ型ＧａＮ層３の上面にはＳｉＯ2 膜１４が形成されているため、このｎ型ＧａＮ層３の上面ではＧａＮ系半導体層の成長は起きないことから、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の厚さの制御性の向上を図ることができる。このようにして、図１１に示すように、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にのみｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０を順次エピタキシャル成長させることができる。この場合、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に成長したＧａＮ系半導体層の両端面をそのまま共振器面として用いる。
【００４８】
ここで、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の成長温度、成長圧力、成長原料などは、第１の実施形態と同様である。
【００４９】
この場合も、ｎ型ＧａＮ層３の周辺部のｃ面サファイア基板１の最上部がエッチングされていてこの部分のｃ面サファイア基板１の表面はｎ型ＧａＮ層３の下面より下に位置するため、ｎ型ＧａＮ層３の側面にＧａＮ系半導体層が横方向成長する際に、ｃ面サファイア基板１の表面からの成長が競合するおそれがなく、これらのＧａＮ系半導体層をｃ軸方位に揃えることができる。
【００５０】
次に、上述のようにしてレーザ構造を形成するＧａＮ系半導体層を成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、ＳｉＯ2 膜１４をエッチング除去する。
【００５１】
次に、図１２に示すように、端面コーティング層１１を基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより形成する。この端面コーティング層１１としては、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層を用いる。
【００５２】
次に、第１の実施形態と同様にして、図１３に示すように、ｐ側電極１２を形成する。次に、第１の実施形態と同様にして、図１４に示すように、ｎ側電極１３を形成する。この後、ｐ側電極１２およびｎ側電極１３をオーミック接触させるためのアロイ処理を行う。
【００５３】
次に、第１の実施形態と同様にして、レーザ構造が形成されたｃ面サファイア基板１を劈開してチップ化する。これによって、図９に示すように、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５４】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００５５】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザについて説明する。
【００５６】
この第３の実施形態によるＧａＮ系半導体レーザにおいては、｛１１−２０｝面からなる両共振器端面が、劈開面またはエッチング面からなる。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００５７】
次に、この第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００５８】
第１の実施形態によるＧａＮ系半導体レーザの製造方法においては、レーザ構造を形成するＧａＮ系半導体層の横方向成長を行う際の成長核として島状にパターニングされたｎ型ＧａＮ層３を用いているのに対し、この第３の実施形態によるＧａＮ系半導体レーザの製造方法においては、図１５に示すように、成長核としてのｎ型ＧａＮ層３は〈１１−２０〉方向に延在する細長いストライプ形状を有する。このストライプ形状のｎ型ＧａＮ層３は第１の実施形態と同様な方法により形成することができる。
【００５９】
次に、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様にプロセスを進めてｐ型ＧａＮコンタクト層１０の横方向成長まで終了する。次に、第１の実施形態と同様にしてｐ側電極１２およびｎ側電極１３を形成する。次に、第１の実施形態と同様にしてｃ面サファイア基板１の劈開を行ってバー状に加工して両共振器端面を形成し、さらに端面コーティングを行った後、このバーを劈開することによりチップ化する。この場合、共振器端面は劈開面となる。あるいは、別の方法では、ｃ面サファイア基板１の劈開を行う前に、ｎ型ＧａＮ層３の側面に横方向成長したストライプ状のＧａＮ系半導体層の所定部分を選択的にエッチングすることによりエッチング面からなる共振器端面を形成し、次に第１の実施形態と同様にしてｃ面サファイア基板１の劈開を行ってバー状に加工し、さらに端面コーティングを行った後、このバーを劈開することによりチップ化する。
以上により、目的とするＧａＮ系半導体レーザを製造する。
【００６０】
この第３の実施形態によれば、第１の実施形態とほぼ同様な利点を得ることができる。
【００６１】
次に、この発明の第４の実施形態によるＧａＮ系半導体レーザについて説明する。
【００６２】
この第４の実施形態によるＧａＮ系半導体レーザにおいては、｛１１−２０｝面からなる両共振器端面が、劈開面またはエッチング面からなる。また、ｎ型ＧａＮ層３の｛１−１００｝面からなる側面にのみ、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向に積層されており、ｎ型ＧａＮ層３の上面にはこれらのＧａＮ系半導体層は積層されていない。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００６３】
次に、この第４の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００６４】
第１の実施形態によるＧａＮ系半導体レーザの製造方法においては、レーザ構造を形成するＧａＮ系半導体層の横方向成長を行う際の成長核として島状にパターニングされたｎ型ＧａＮ層３を用いているのに対し、この第４の実施形態によるＧａＮ系半導体レーザの製造方法においては、図１５に示すように、成長核としてのｎ型ＧａＮ層３は〈１１−２０〉方向に延在する細長いストライプ形状を有する。また、このｎ型ＧａＮ層３上には第２の実施形態と同様にＳｉＯ2 膜１４を成長マスクとして形成しておく。
【００６５】
この後、第３の実施形態と同様にプロセスを進めて、目的とするＧａＮ系半導体レーザを製造する。
【００６６】
この第４の実施形態によれば、第１の実施形態とほぼ同様な利点を得ることができる。
【００６７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６８】
例えば、上述の第１、第２、第３および第４の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【００６９】
また、上述の第１、第２、第３および第４の実施形態においては、ストライプの延びる方向をｃ面サファイア基板１の〈１１−２０〉方向にしているが、このストライプの延びる方向は〈１−１００〉方向にしてもよい。
【００７０】
また、上述の第１、第２、第３および第４の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いてもよい。
【００７１】
さらに、上述の第１、第２、第３および第４の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用してもよいことは勿論、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたＦＥＴなどの電子走行素子に適用してもよい。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより発光素子構造、より一般的には素子構造を形成することにより、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い生産性でしかも低コストで製造することができる。また、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた実屈折率導波型の半導体レーザを容易に製造することができる。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い製造歩留まりで製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザを示す斜視図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態によるＧａＮ系半導体レーザを示す斜視図である。
【図１０】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１３】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【符号の説明】
１・・・ｃ面サファイア基板、３・・・ｎ型ＧａＮ層、４・・・ｎ型ＡｌＧａＮクラッド層、５・・・ｎ型ＧａＮ光導波層、６・・・活性層、７・・・ｐ型ＡｌＧａＮキャップ層、８・・・ｐ型ＧａＮ光導波層、９・・・ｐ型ＡｌＧａＮクラッド層、１０・・・ｐ型ＧａＮコンタクト層、１１・・・端面コーティング層、１２・・・ｐ側電極、１３・・・ｎ側電極、１４・・・ＳｉＯ2 膜
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの研究開発が盛んに行われている。
【０００３】
この窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造においては、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア基板などの基板の全面にＧａＮ系半導体層をエピタキシャル成長させることによりレーザ構造を形成するのが最も一般的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、基板全面にＧａＮ系半導体層をエピタキシャル成長させることによりレーザ構造を形成する上述の従来の方法では、成長速度が遅いため、成長に多くの時間と原料とを必要とする。成長速度を速くするために原料供給量を増やすと、原料の消費量や無害化のための処理コストの増大をもたらすほか、多量の副生成物が発生することにより、ＭＯＣＶＤ装置のメンテナンス周期が短縮され、生産性が低下する。
【０００５】
一方、実屈折率導波型の半導体レーザを得るために活性層を数μｍ幅でエッチングすると、エッチング面に表面準位（欠陥）が形成され、レーザ特性を低下させる原因となる。また、イオン注入により電流狭窄構造を形成することも考えられるが、この方法は結晶の破壊を伴うため、同様の問題が予想される。
【０００６】
さらに、基板面全体にエピタキシャル成長を行う上述の従来の方法では、基板とエピタキシャル層との熱膨張係数が互いに異なるため、エピタキシャル成長の温度変化の際に基板に反りが生じる。この反りによる基板の温度の不均一は活性層のＩｎ組成やクラッド層のＡｌ組成などの不均一化の原因となり、製造歩留まりの低下をもたらす。
【０００７】
したがって、この発明が解決しようとする課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い生産性でしかも低コストで製造することである。
【０００８】
この発明が解決しようとする他の課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた実屈折率導波型の半導体レーザを容易に製造することである。
【０００９】
この発明が解決しようとするさらに他の課題は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い製造歩留まりで製造することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子において、
基板の主面とほぼ水平方向に積層された複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造が形成されている
ことを特徴とするものである。
【００１１】
この発明の第２の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子の製造方法において、
基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより発光素子構造を形成するようにした
ことを特徴とするものである。
【００１２】
この発明の第３の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置において、
基板の主面とほぼ水平方向に積層された複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層により素子構造が形成されている
ことを特徴とするものである。
【００１３】
この発明の第４の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置の製造方法において、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより素子構造を形成するようにした
ことを特徴とするものである。
【００１４】
この発明の第１および第３の発明においては、典型的には、基板上にこの基板の主面の法線とほぼ平行な側面を有するパターンが設けられ、パターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層が積層され、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造または素子構造が形成される。最も典型的には、このパターンは基板の主面の法線とほぼ平行な平面からなる四つの側面を有する直方体の形状を有する。パターンの厚さは、形成すべき発光素子構造または素子構造に応じて選ばれるが、例えば実屈折率導波型半導体レーザを形成する場合には、典型的には１μｍ以上４μｍ以下、好適には１μｍ以上２．５μｍ以下に選ばれる。パターンの側面の法線は、典型的には、〈１−１００〉方向または〈１１−２０〉方向に選ばれる。特に、発光素子構造がレーザ構造である場合には、前者のようにパターンの側面の法線が〈１−１００〉方向であるときは、パターンの〈１−１００〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下であり、後者のようにパターンの側面の法線が〈１１−２０〉方向であるときは、パターンの〈１１−２０〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である。これらの側面間の長さは共振器長に相当する。
【００１５】
この発明の第２および第４の発明においては、典型的には、基板上にこの基板の主面の法線とほぼ平行な側面を有する少なくとも一つのパターンを設け、このパターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層により発光素子構造または素子構造を形成する。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）のほか、必要に応じて、ハイドライド気相エピタキシー（ハライド気相エピタキシーとも呼ばれる）（ＨＶＰＥ）など、場合によっては分子線エピタキシー（ＭＢＥ）などの方法を用いることができる。最も典型的には、パターンは基板の主面の法線に平行な平面からなる四つの側面を有する直方体の形状を有する。また、通常は、基板上に複数の発光素子構造または素子構造を同時に多数形成するために、複数のパターンを基板の主面に二次元アレイ状に互いに分離して設ける。パターンの厚さは、形成すべき発光素子構造または素子構造に応じて選ばれるが、例えば実屈折率導波型半導体レーザを形成する場合には、典型的には１μｍ以上４μｍ以下、好適には１μｍ以上２．５μｍ以下に選ばれる。パターンの側面の法線は、典型的には、〈１−１００〉方向または〈１１−２０〉方向に選ばれる。特に、発光素子構造がレーザ構造である場合には、前者のようにパターンの側面の法線が〈１−１００〉方向であるときは、パターンの〈１−１００〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下であり、後者のようにパターンの側面の法線が〈１１−２０〉方向であるときは、パターンの〈１１−２０〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である。これらの側面間の長さは共振器長に相当する。
【００１６】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００１７】
この発明において、その側面に窒化物系ＩＩＩ−Ｖ族化合物半導体層を積層または成長させるパターンは、典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体からなり、具体的には例えばＡｌx Ｇａ1-x Ｎ（ただし、０≦ｘ≦１）からなる。また、基板は、典型的には、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなるもの、具体的には、例えば、サファイア基板、特にｃ面サファイア基板のほか、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いることができる。
【００１８】
この発明においては、パターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、基板上からの成長を抑え、成長方位を揃えるために、好適には、パターンの側面に成長させる複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層が基板と接触しないようにする。このために、具体的には、例えば、複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前にパターンの周辺部の基板の最上部を除去する。
【００１９】
この発明において、半導体発光素子は、典型的には半導体レーザであるが、発光ダイオードであってもよい。また、半導体装置は、例えば、半導体レーザや発光ダイオードなどの半導体発光素子のほか、電界効果トランジスタ（ＦＥＴ）などの電子走行素子などである。
【００２０】
上述のように構成されたこの発明によれば、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより、具体的には、基板上にこの基板の主面の法線とほぼ平行な側面を有するパターンを設け、このパターンの側面に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させることにより発光素子構造または素子構造を形成するので、成長速度が速く、成長原料の消費効率も高い。また、例えば、発光素子構造のストライプ幅はこのパターンの厚さによって決まるため、このパターンの厚さを十分に薄く選ぶことにより、ストライプ幅を十分に狭くすることができる。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体層は、基板全面に成長させるのではなく、パターンの側面に局所的に成長させるので、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との熱膨張係数差による基板の反りを抑えることができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２２】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００２３】
図１に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、例えば厚さが４００μｍのｃ面サファイア基板１上に、アンドープのＧａＮバッファ層２を介して、ｎ型ＧａＮ層３が積層されている。このｎ型ＧａＮ層３は〈１１−２０〉方向に延在するストライプ形状を有し、この〈１１−２０〉方向に平行な一対の側面は｛１−１００｝面からなり、この〈１１−２０〉方向に垂直な一対の側面は｛１１−２０｝面からなる。ここで、ＧａＮバッファ層２およびｃ面サファイア基板１の最上部も、このｎ型ＧａＮ層３と同一形状にパターニングされている。このｎ型ＧａＮ層３の｛１−１００｝面からなる一方の側面に、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向（〈１−１００〉方向）に積層されている。ここで、これらのｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０は、ｃ面サファイア基板１から浮いた状態に設けられている。また、この場合、これらのｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０は、ｎ型ＧａＮ層３の上面にもごく薄く延在しているが、これらのＧａＮ系半導体層は結晶性が悪く、ほぼ絶縁体と言える状態にあり、レーザの動作に関しては無視することができるものである。
【００２４】
ＧａＮバッファ層２は厚さが例えば４０ｎｍである。ｎ型ＧａＮ層３は厚さが例えば２．５μｍ、〈１１−２０〉方向の長さ（共振器長に相当する）は例えば４５０μｍ、〈１−１００〉方向の長さ（幅）は例えば１５０μｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）が例えば２×１０18ｃｍ-3程度ドープされている。ｎ型ＡｌＧａＮクラッド層４は厚さが例えば１．０μｍ、Ａｌ組成が例えば０．０８であり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層５は厚さが例えば０．０８μｍであり、ｎ型不純物として例えばＳｉがドープされている。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層６は、例えば、障壁層であるＧａ1-x Ｉｎx Ｎ層は厚さが０．００７μｍ、Ｉｎ組成ｘは０．０２でｎ型不純物として例えばＳｉがドープされ、井戸層であるＧａ1-y Ｉｎy Ｎ層は厚さが０．００３５μｍ、Ｉｎ組成ｙは０．１０でアンドープであり、井戸数は３である。
【００２５】
ｐ型ＡｌＧａＮキャップ層７は厚さが例えば０．００２μｍ、Ａｌ組成が例えば０．１５であり、ｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。ｐ型ＧａＮ光導波層８は厚さが例えば０．８５μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層９は例えば厚さが０．５μｍ、Ａｌ組成が例えば０．０７であり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮコンタクト層１０は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。
【００２６】
符号１１は、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層からなる端面コーティング層を示す。図１には示されていないが、この端面コーティング層１１は｛１１−２０｝面からなる両共振器端面を覆うように形成されている。
【００２７】
ｐ型ＧａＮコンタクト層１０に接してｐ側電極１２が設けられている。このｐ側電極１２は、例えばＰｄ膜、Ｐｔ膜およびＡｕ膜を順次積層したＰｄ／Ｐｔ／Ａｕ構造を有し、これらのＰｄ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。ここで、Ｐｄ膜に代えて、例えばＮｉ膜を用いてもよい。一方、ｎ型ＧａＮ層３上にｎ側電極１３が設けられている。このｎ側電極１３は、例えばＴｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ｐｔ膜およびＡｕ膜は例えばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍである。
【００２８】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００２９】
このＧａＮ系半導体レーザを製造するには、まず、図２に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したｃ面サファイア基板１上にＭＯＣＶＤ法により常圧下において例えば４９０℃程度の温度でアンドープのＧａＮバッファ層２を成長させた後、基板温度を所定の成長温度、例えば１０５０℃に上昇させて、ＭＯＣＶＤ法により加圧下、例えば圧力１．６気圧（１２１６Ｔｏｒｒ）において、ＧａＮバッファ層２上にｎ型ＧａＮ層３をエピタキシャル成長させる。
【００３０】
次に、ｎ型ＧａＮ層３をエピタキシャル成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、ｎ型ＧａＮ層３をエッチングによりパターニングして、図３および図４に示すように、〈１１−２０〉方向の長さが例えば４５０μｍ、〈１−１００〉方向の長さ（幅）が例えば３００μｍのパターンの二次元アレイを形成する。ただし、図３Ａは図４のＡ−Ａ線に沿っての断面図、図３Ｂは図４のＢ−Ｂ線に沿っての断面図に相当する（以下同様）。このエッチングは、ｃ面サファイア基板１の最上部がエッチングされるまで行う。ここで、〈１−１００〉方向におけるパターンの互いに対向する一対の側面間の隙間の幅は、後の工程でこれらの側面に最後に横方向成長させるｐ型ＧａＮコンタクト層１０同士が互いに接触しないように選ばれ、具体的には、例えば１００μｍに選ばれる。ｎ型ＧａＮ層３のパターニングは具体的には例えば次のような手順で行うことができる。すなわち、ｎ型ＧａＮ層３の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）法によりＳｉＯ2 膜をエッチングすることによりＳｉＯ2 膜からなるパターンの二次元アレイを形成する。次に、このＳｉＯ2 膜からなるパターンをマスクとして例えばＲＩＥ法によりｃ面サファイア基板１の最上部までエッチングを行う。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。この後、ＳｉＯ2 膜をエッチング除去する。
【００３１】
次に、図５に示すように、上述のようにして形成したｎ型ＧａＮ層３のパターンを成長核として、レーザ構造を形成するＧａＮ系半導体層、具体的には、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０をＭＯＣＶＤ法により順次エピタキシャル成長させる。この際、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面におけるＧａＮ系半導体層の成長速度に比べて、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面におけるＧａＮ系半導体層の成長速度は極端に遅く、無視することができる。このようにして、図５に示すように、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０がエピタキシャル成長し、一方、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面にはこれらのＧａＮ系半導体層が成長しないようにすることができる。この場合、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に成長したＧａＮ系半導体層の両端面をそのまま共振器面として用いる。
【００３２】
ここで、ｎ型ＡｌＧａＮクラッド層４、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の成長温度は例えば１０２０℃とし、活性層６およびｐ型ＡｌＧａＮキャップ層７の成長温度は例えば７８５℃とする。また、ｎ型ＧａＮ光導波層５の成長温度は、成長初期は例えば１０２０℃とし、途中から例えば７８５℃に下げる。また、ｐ型ＧａＮ光導波層８の成長温度は、成長当初は例えば７８５℃とし、途中から例えば１０２０℃に上昇させる。成長時の圧力は、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８およびｐ型ＡｌＧａＮクラッド層９の成長時には例えば０．２６気圧（２００Ｔｏｒｒ）とし、ｐ型ＧａＮコンタクト層１０の成長時には例えば１気圧（７６０Ｔｏｒｒ）とする。また、これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００３３】
また、ｎ型ＧａＮ層３の周辺部のｃ面サファイア基板１の最上部がエッチングされていてこの部分のｃ面サファイア基板１の表面はｎ型ＧａＮ層３の下面より下に位置するため、ｎ型ＧａＮ層３の側面にＧａＮ系半導体層が横方向成長する際に、ｃ面サファイア基板１の表面からの成長が競合するおそれがなく、これらのＧａＮ系半導体層をｃ軸方位に揃えることができる。
【００３４】
なお、上述の横方向成長の際には、ｃ面サファイア基板１の基板面に垂直な方向、すなわちｃ軸方向の成長が完全に抑制されない結果、ｎ型ＧａＮ層３の上面にもｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０がごく薄く成長するが、すでに述べたように、これらのＧａＮ系半導体層は結晶性が悪く、ほぼ絶縁体と言える状態にあるため、レーザの動作に関しては無視することができるものである。
【００３５】
次に、上述のようにしてレーザ構造を形成するＧａＮ系半導体層を成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、図６に示すように、端面コーティング層１１を基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより形成する。この端面コーティング層１１としては、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層を用いる。
【００３６】
次に、端面コーティング層１１上に所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして端面コーティング層１１をエッチングすることにより、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にエピタキシャル成長したｐ型ＧａＮコンタクト層１０を露出させ、真空蒸着法などにより基板全面にＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上のＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図７に示すように、ｐ型ＧａＮコンタクト層１０に接してｐ側電極１２が形成される。次に、端面コーティング層１１上に再び所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして端面コーティング層１１をエッチングすることにより、ｎ型ＧａＮ層３の上面の所定部分を露出させ、真空蒸着法などにより基板全面にＴｉ膜およびＡｌ膜を順次形成した後、レジストパターンをその上のＴｉ膜およびＡｌ膜とともに除去する（リフトオフ）。これによって、図８に示すように、ｎ型ＧａＮ層３上にｎ側電極１３が形成される。この後、ｐ側電極１２およびｎ側電極１３をオーミック接触させるためのアロイ処理を行う。
【００３７】
次に、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１を図８Ｂに示す破線に沿って劈開して〈１１−２０〉方向に延在するバー状に加工した後、このバーを劈開してチップ化する。以上により、図１に示すように、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３８】
この第１の実施形態によれば、次のような種々の利点を得ることができる。すなわち、この第１の実施形態においては、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にレーザ構造を形成するＧａＮ系半導体層を横方向成長させているが、この横方向成長の成長速度は、従来のように基板全面にＧａＮ系半導体層を成長させる場合の成長速度に比べてずっと速く、成長原料の消費効率も高いため、成長時間を短くすることができ、成長原料も少なくすることができる。また、成長速度を速めるために原料供給量を増やす必要がないため、成長原料の消費量および無害化のための処理コストの低減を図ることができるとともに、成長時に発生する副生成物の量も少ないため、ＭＯＣＶＤ装置のメンテナンス周期が長くなり、生産性の向上を図ることができる。すなわち、ＧａＮ系半導体レーザを高い生産性でしかも低コストで製造することができる。
【００３９】
また、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面へのＧａＮ系半導体層の横方向成長により、ストライプ幅が例えば２．５μｍと狭い実屈折率導波型ＧａＮ系半導体レーザを容易に製造することができる。このため、従来の方法で実屈折率導波型ＧａＮ系半導体レーザを製造する場合のように、活性層を数μｍ幅でエッチングする必要がなくなり、したがってエッチング面に形成される表面準位がレーザ特性を劣化させる問題がない。
【００４０】
さらに、レーザ構造を形成するＧａＮ系半導体層は基板全面に成長させるのではなく、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に局所的に成長させており、しかも、これらのＧａＮ系半導体層の合計の厚さは２〜３μｍ程度と薄いことから、ｃ面サファイア基板１とこれらのＧａＮ系半導体層との熱膨張係数差によるｃ面サファイア基板１の反りは極めて少ない。このため、これらのＧａＮ系半導体層を高い均一性でエピタキシャル成長させることができ、したがってレーザの製造歩留まりも高くすることができる。
【００４１】
また、共振器端面は、横方向成長されたＧａＮ系半導体層の成長面からなるので、共振器端面を劈開により形成する場合に比べて、劈開の工程を削減することができ、製造プロセスの簡略化を図ることができるとともに、平坦性が良好な共振器端面を容易に得ることができ、これによって良好なレーザ特性および高い信頼性を得ることができ、製造歩留まりの向上を図ることができる。
【００４２】
図９はこの発明の第２の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザもＳＣＨ構造を有するものである。
【００４３】
図９に示すように、この第２の実施形態によるＧａＮ系半導体レーザにおいては、ｎ型ＧａＮ層３の｛１−１００｝面からなる側面にのみ、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向に積層されており、ｎ型ＧａＮ層３の上面にはこれらのＧａＮ系半導体層は積層されていない。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００４４】
次に、この第２の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４５】
このＧａＮ系半導体レーザを製造するには、まず、第１の実施形態と同様にして、ｃ面サファイア基板１上にＧａＮバッファ層２およびｎ型ＧａＮ層３を成長させる。
【００４６】
次に、ｎ型ＧａＮ層３をエピタキシャル成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出す。次に、図１０に示すように、ｎ型ＧａＮ層３の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜１４を形成した後、このＳｉＯ2 膜１４上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜１４をエッチングすることによりＳｉＯ2 膜１４からなるパターンの二次元アレイを形成する。次に、このＳｉＯ2 膜１４からなるパターンをマスクとして例えばＲＩＥ法によりｃ面サファイア基板１の最上部までエッチングを行う。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４７】
次に、ＳｉＯ2 膜１４を成長マスクとし、ｎ型ＧａＮ層３のパターンを成長核として、レーザ構造を形成するＧａＮ系半導体層、具体的には、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０をＭＯＣＶＤ法により順次エピタキシャル成長させる。この際、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面におけるＧａＮ系半導体層の成長速度に比べて、ｎ型ＧａＮ層３の〈１−１００〉方向に平行な側面におけるＧａＮ系半導体層の成長速度は極端に遅く、無視することができる。また、ｎ型ＧａＮ層３の上面にはＳｉＯ2 膜１４が形成されているため、このｎ型ＧａＮ層３の上面ではＧａＮ系半導体層の成長は起きないことから、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の厚さの制御性の向上を図ることができる。このようにして、図１１に示すように、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面にのみｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０を順次エピタキシャル成長させることができる。この場合、ｎ型ＧａＮ層３の〈１１−２０〉方向に平行な側面に成長したＧａＮ系半導体層の両端面をそのまま共振器面として用いる。
【００４８】
ここで、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０の成長温度、成長圧力、成長原料などは、第１の実施形態と同様である。
【００４９】
この場合も、ｎ型ＧａＮ層３の周辺部のｃ面サファイア基板１の最上部がエッチングされていてこの部分のｃ面サファイア基板１の表面はｎ型ＧａＮ層３の下面より下に位置するため、ｎ型ＧａＮ層３の側面にＧａＮ系半導体層が横方向成長する際に、ｃ面サファイア基板１の表面からの成長が競合するおそれがなく、これらのＧａＮ系半導体層をｃ軸方位に揃えることができる。
【００５０】
次に、上述のようにしてレーザ構造を形成するＧａＮ系半導体層を成長させたｃ面サファイア基板１をＭＯＣＶＤ装置から取り出した後、ＳｉＯ2 膜１４をエッチング除去する。
【００５１】
次に、図１２に示すように、端面コーティング層１１を基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより形成する。この端面コーティング層１１としては、例えばＴｉＯ2 層上にＳｉＯ2 層を積層したＴｉＯ2 ／ＳｉＯ2 層を用いる。
【００５２】
次に、第１の実施形態と同様にして、図１３に示すように、ｐ側電極１２を形成する。次に、第１の実施形態と同様にして、図１４に示すように、ｎ側電極１３を形成する。この後、ｐ側電極１２およびｎ側電極１３をオーミック接触させるためのアロイ処理を行う。
【００５３】
次に、第１の実施形態と同様にして、レーザ構造が形成されたｃ面サファイア基板１を劈開してチップ化する。これによって、図９に示すように、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５４】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００５５】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザについて説明する。
【００５６】
この第３の実施形態によるＧａＮ系半導体レーザにおいては、｛１１−２０｝面からなる両共振器端面が、劈開面またはエッチング面からなる。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００５７】
次に、この第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００５８】
第１の実施形態によるＧａＮ系半導体レーザの製造方法においては、レーザ構造を形成するＧａＮ系半導体層の横方向成長を行う際の成長核として島状にパターニングされたｎ型ＧａＮ層３を用いているのに対し、この第３の実施形態によるＧａＮ系半導体レーザの製造方法においては、図１５に示すように、成長核としてのｎ型ＧａＮ層３は〈１１−２０〉方向に延在する細長いストライプ形状を有する。このストライプ形状のｎ型ＧａＮ層３は第１の実施形態と同様な方法により形成することができる。
【００５９】
次に、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様にプロセスを進めてｐ型ＧａＮコンタクト層１０の横方向成長まで終了する。次に、第１の実施形態と同様にしてｐ側電極１２およびｎ側電極１３を形成する。次に、第１の実施形態と同様にしてｃ面サファイア基板１の劈開を行ってバー状に加工して両共振器端面を形成し、さらに端面コーティングを行った後、このバーを劈開することによりチップ化する。この場合、共振器端面は劈開面となる。あるいは、別の方法では、ｃ面サファイア基板１の劈開を行う前に、ｎ型ＧａＮ層３の側面に横方向成長したストライプ状のＧａＮ系半導体層の所定部分を選択的にエッチングすることによりエッチング面からなる共振器端面を形成し、次に第１の実施形態と同様にしてｃ面サファイア基板１の劈開を行ってバー状に加工し、さらに端面コーティングを行った後、このバーを劈開することによりチップ化する。
以上により、目的とするＧａＮ系半導体レーザを製造する。
【００６０】
この第３の実施形態によれば、第１の実施形態とほぼ同様な利点を得ることができる。
【００６１】
次に、この発明の第４の実施形態によるＧａＮ系半導体レーザについて説明する。
【００６２】
この第４の実施形態によるＧａＮ系半導体レーザにおいては、｛１１−２０｝面からなる両共振器端面が、劈開面またはエッチング面からなる。また、ｎ型ＧａＮ層３の｛１−１００｝面からなる側面にのみ、ｎ型ＡｌＧａＮクラッド層４、ｎ型ＧａＮ光導波層５、活性層６、ｐ型ＡｌＧａＮキャップ層７、ｐ型ＧａＮ光導波層８、ｐ型ＡｌＧａＮクラッド層９およびｐ型ＧａＮコンタクト層１０が順次横方向に積層されており、ｎ型ＧａＮ層３の上面にはこれらのＧａＮ系半導体層は積層されていない。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００６３】
次に、この第４の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００６４】
第１の実施形態によるＧａＮ系半導体レーザの製造方法においては、レーザ構造を形成するＧａＮ系半導体層の横方向成長を行う際の成長核として島状にパターニングされたｎ型ＧａＮ層３を用いているのに対し、この第４の実施形態によるＧａＮ系半導体レーザの製造方法においては、図１５に示すように、成長核としてのｎ型ＧａＮ層３は〈１１−２０〉方向に延在する細長いストライプ形状を有する。また、このｎ型ＧａＮ層３上には第２の実施形態と同様にＳｉＯ2 膜１４を成長マスクとして形成しておく。
【００６５】
この後、第３の実施形態と同様にプロセスを進めて、目的とするＧａＮ系半導体レーザを製造する。
【００６６】
この第４の実施形態によれば、第１の実施形態とほぼ同様な利点を得ることができる。
【００６７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６８】
例えば、上述の第１、第２、第３および第４の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【００６９】
また、上述の第１、第２、第３および第４の実施形態においては、ストライプの延びる方向をｃ面サファイア基板１の〈１１−２０〉方向にしているが、このストライプの延びる方向は〈１−１００〉方向にしてもよい。
【００７０】
また、上述の第１、第２、第３および第４の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いてもよい。
【００７１】
さらに、上述の第１、第２、第３および第４の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用してもよいことは勿論、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたＦＥＴなどの電子走行素子に適用してもよい。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、基板の主面とほぼ水平方向に複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより発光素子構造、より一般的には素子構造を形成することにより、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い生産性でしかも低コストで製造することができる。また、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた実屈折率導波型の半導体レーザを容易に製造することができる。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子、より一般的には半導体装置を高い製造歩留まりで製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザを示す斜視図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態によるＧａＮ系半導体レーザを示す斜視図である。
【図１０】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１３】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【符号の説明】
１・・・ｃ面サファイア基板、３・・・ｎ型ＧａＮ層、４・・・ｎ型ＡｌＧａＮクラッド層、５・・・ｎ型ＧａＮ光導波層、６・・・活性層、７・・・ｐ型ＡｌＧａＮキャップ層、８・・・ｐ型ＧａＮ光導波層、９・・・ｐ型ＡｌＧａＮクラッド層、１０・・・ｐ型ＧａＮコンタクト層、１１・・・端面コーティング層、１２・・・ｐ側電極、１３・・・ｎ側電極、１４・・・ＳｉＯ2 膜
Claims (12)
- 基板上に、窒化物系ＩＩＩ−Ｖ族化合物半導体からなり、上記基板の主面の法線に平行な平面からなる四つの側面を有し、これらの四つの側面は〈１１−２０〉方向に平行な一対の側面および〈１−１００〉方向に平行な一対の側面からなり、上記〈１１−２０〉方向に平行な一対の側面は｛１−１００｝面からなり、上記〈１−１００〉方向に平行な一対の側面は｛１１−２０｝面からなり、〈１１−２０〉方向の長さが共振器長に相当する直方体の形状を有する少なくとも一つのパターンを設け、
上記パターンを成長核として複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次エピタキシャル成長させることによりレーザ構造を形成するようにした半導体レーザの製造方法。 - 上記パターン上に成長マスクとしてＳｉＯ 2 膜を有する請求項１記載の半導体レーザの製造方法。
- 上記パターンを構成する上記窒化物系ＩＩＩ−Ｖ族化合物半導体はＡｌ x Ｇａ 1-x Ｎ（ただし、０≦ｘ≦１）である請求項１または２記載の半導体レーザの製造方法。
- 上記Ａｌ x Ｇａ 1-x ＮはＧａＮである請求項３記載の半導体レーザの製造方法。
- 複数の上記パターンを上記基板の主面に二次元アレイ状に互いに分離して設けるようにした請求項１〜４のいずれか一項記載の半導体レーザの製造方法。
- 上記パターンの厚さが１μｍ以上４μｍ以下である請求項１〜５のいずれか一項記載の半導体レーザの製造方法。
- 上記パターンの上記〈１−１００〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である請求項１〜６のいずれか一項記載の半導体レーザの製造方法。
- 上記パターンの上記〈１１−２０〉方向に平行な一対の側面間の長さが１００μｍ以上１ｍｍ以下である請求項１〜７のいずれか一項記載の半導体レーザの製造方法。
- 上記基板は窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる請求項１〜８のいずれか一項記載の半導体レーザの製造方法。
- 上記基板はサファイア基板である請求項９記載の半導体レーザの製造方法。
- 上記パターンの上記側面に積層された上記複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層が上記基板と接触しないようにする請求項１〜１０のいずれか一項記載の半導体レーザの製造方法。
- 上記複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に上記パターンの周辺部の上記基板の最上部を除去するようにした請求項１１記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127401A JP4608731B2 (ja) | 2000-04-27 | 2000-04-27 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127401A JP4608731B2 (ja) | 2000-04-27 | 2000-04-27 | 半導体レーザの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001308458A JP2001308458A (ja) | 2001-11-02 |
| JP2001308458A5 JP2001308458A5 (ja) | 2006-12-28 |
| JP4608731B2 true JP4608731B2 (ja) | 2011-01-12 |
Family
ID=18636999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127401A Expired - Fee Related JP4608731B2 (ja) | 2000-04-27 | 2000-04-27 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4608731B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4936598B2 (ja) * | 2001-02-15 | 2012-05-23 | シャープ株式会社 | 窒化物半導体発光素子とその製法 |
| KR100580623B1 (ko) | 2003-08-04 | 2006-05-16 | 삼성전자주식회사 | 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법 |
| US7217947B2 (en) * | 2004-08-06 | 2007-05-15 | Northrop Grumman Corporation | Semiconductor light source and method of making |
| US20060284163A1 (en) * | 2005-06-15 | 2006-12-21 | Bour David P | Single ELOG growth transverse p-n junction nitride semiconductor laser |
| JP4802314B2 (ja) * | 2006-01-24 | 2011-10-26 | シャープ株式会社 | 窒化物半導体発光素子とその製造方法 |
| WO2007132425A1 (en) * | 2006-05-17 | 2007-11-22 | Nxp B.V. | Quantum cascade surface emitting semiconductor laser device and method of manufacturing a semiconductor laser device |
| JP5918611B2 (ja) * | 2012-04-17 | 2016-05-18 | 日本電信電話株式会社 | 光半導体素子 |
| KR101743026B1 (ko) | 2016-04-26 | 2017-06-15 | 광주과학기술원 | 자외선 발광 다이오드 및 이의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08501662A (ja) * | 1992-09-30 | 1996-02-20 | シーメンス アクチエンゲゼルシヤフト | ２つの共振器鏡の間に配置されている活性層を有する半導体レーザとその製造方法 |
| WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269369A (ja) * | 1986-05-16 | 1987-11-21 | Mitsubishi Cable Ind Ltd | 半導体発光装置 |
-
2000
- 2000-04-27 JP JP2000127401A patent/JP4608731B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08501662A (ja) * | 1992-09-30 | 1996-02-20 | シーメンス アクチエンゲゼルシヤフト | ２つの共振器鏡の間に配置されている活性層を有する半導体レーザとその製造方法 |
| WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308458A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988018B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR100829562B1 (ko) | 기판 접합 구조를 갖는 반도체 레이저 다이오드 및 그제조방법 | |
| JP2003063897A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| JP3957359B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2001217503A (ja) | ＧａＮ系半導体発光素子およびその製造方法 | |
| JP2011077326A (ja) | 半導体レーザ集積素子及びその作製方法 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP3804335B2 (ja) | 半導体レーザ | |
| JP2001039800A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3735638B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP2002151418A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP3588285B2 (ja) | 半導体素子の製造方法 | |
| JP4623799B2 (ja) | 半導体発光素子の製法および半導体レーザ | |
| JP4679867B2 (ja) | 窒化物半導体発光素子、及びその製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| US6855571B1 (en) | Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor | |
| JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| JP4760821B2 (ja) | 半導体素子の製造方法 | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |