JP4394800B2 - ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 - Google Patents
ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4394800B2 JP4394800B2 JP2000094994A JP2000094994A JP4394800B2 JP 4394800 B2 JP4394800 B2 JP 4394800B2 JP 2000094994 A JP2000094994 A JP 2000094994A JP 2000094994 A JP2000094994 A JP 2000094994A JP 4394800 B2 JP4394800 B2 JP 4394800B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- type
- grown
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はナイトライド系III-Ｖ族化合物半導体装置及びその製造方法に関するものであり、特に、基板としてＳｉＣ基板またはサファイア基板等の異種基板を用いたナイトライド系III-Ｖ族化合物半導体からなる短波長半導体レーザ等における結晶欠陥の低減構造に特徴があるナイトライド系III-Ｖ族化合物半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＧａＮ系材料を用いた発光素子の開発が盛んであり、これまでに青色、緑色の高輝度ＬＥＤ（発光ダイオード）が製品化されている。
また、青紫色レーザに関しても、本出願人を含めこれまでに多くの研究機関において室温発振が達成され、製品化に向けて精力的に研究が進められており、光磁気ディスクの読取用光源・書込用光源、或いは、レーザプリンタ用の光源として期待されている。
【０００３】
従来、この様なＧａＮ系レーザを作製する際の成長基板としては、ナイトライド系III-Ｖ族化合物半導体であるＧａＮやＡｌＮの単結晶バルクは大きさ、結晶性においてまだ実用レベルに達していないため、サファイア（Ａｌ2 Ｏ3 ）基板が用いられており、室温連続発振（ＣＷ発振）において、１０００時間の発振持続時間が報告されている（必要ならば、Ｓ．Ｎａｋａｍｕｒａ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．３５，ｐ．Ｌ７４，１９９６参照）。
【０００４】
一方、本出願人は、電気伝導性を有し且つ劈開性を有するＳｉＣ基板を用いると共に、電気伝導性を有するＡｌＧａＮバッファ層を用い、ＳｉＣ基板の裏面に電極を設けた構造のＧａＮ系半導体レーザとしては、世界で初めて発振に成功している。
【０００５】
上記の例はいずれも（０００１）面、即ち、Ｃ面を主面にして結晶成長させたものであるが、Ｃ面に垂直な面に結晶成長を行い、Ｃ軸に平行な半導体層を積層させたナイトライド系III-Ｖ族化合物半導体装置も提案されている（必要ならば、特開平１０−１３５５７６号公報参照）。
この場合、基板としては、（１−１００）面または（１１−２０）面を主面とするＳｉＣ基板、（１−１０２）面を主面とするサファイア基板、或いは、（１−１００）面または（１１−２０）面を主面とするＧａＮ基板上に、直接或いはバッファ層を介して結晶成長を行うものである。
なお、本明細書においては、明細書作成の都合上、通常“１バー”等で表示される結晶指数を“−１”等で表記する。
【０００６】
図６参照
この様にＣ面に垂直な面を主面とする異種基板５１に結晶成長した場合、格子定数の違いにより、図に示すように、結晶成長方向に沿って、即ち、ナイトライド系III-Ｖ族化合物半導体層５２のＣ軸に垂直な面内に結晶欠陥５３が発生するという問題があり、この様な結晶の上に発光素子を形成した場合には、結晶欠陥５３が非発光再結合中心として働き、発光特性が劣化するという問題がある。
【０００７】
一方、結晶成長方向に沿って伸びる転位密度を低減するために、ＳｉＯ2 マスク等を利用した横方向成長によって成長させた領域に発光素子等を形成することも提案されている（必要ならば、特開平１０−２２２８６１号公報及び特開平１１−４０４８号公報参照）。
【０００８】
【発明が解決しようとする課題】
しかし、上述の様にＳｉＯ2 マスク等を用いた転位低減法によって転位密度はある程度低減するものの、横方向の結晶成長方向を特定していないので、横方向成長領域にも転位等の結晶欠陥が発生するという問題があるので、この事情を図７を参照して説明する。
【０００９】
図７（ａ）参照
結晶欠陥の多くはナイトライド系III-Ｖ族化合物半導体層５２のＣ軸に垂直な面内にのっているため、（１１−２０）面を主面とするＳｉＣ基板或いは（１−１０２）面を主面とするサファイア基板等の異種基板５１を用いてＣ軸方向に横方向成長させた場合には、横方向成長領域５４には結晶欠陥５３が伝搬せず、低欠陥の結晶が得られることになる。
しかし、横方向成長の方向を定めない場合には、Ｃ軸に垂直な方向に横方向成長する場合があり、その場合には横方向成長領域５５に結晶欠陥５３が伝搬することになる。
【００１０】
図７（ｂ）参照
また、Ｃ軸方向を特定して横方向成長させる場合にも、III 族元素が並ぶ（０００１）面、即ち、カチオン面５７方向に成長させる場合、（０００１）面を成長面として成長するため、成長面に対して垂直な方向に現れる貫通転位５９は異種基板５１の主面と平行な成長表面に現れない。
【００１１】
一方、Ｖ族素が並ぶ（０００−１）面、即ち、アニオン面５８方向に成長させる場合、（０００−１）面から傾いた面を成長面として成長しやすいため、貫通転位６０が異種基板５１の主面と平行な成長表面に現れることがあるという問題もある。
【００１２】
したがって、本発明は、ナイトライド系III-Ｖ族化合物半導体成長層の結晶欠陥を低減し、特性を向上することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、Ｃ軸に平行な面にナイトライド系III-Ｖ族化合物半導体を積層したナイトライド系III-Ｖ族化合物半導体装置において、Ｃ軸方向に成長した横方向成長層５上に能動領域６を設けたことを特徴とする。
【００１４】
この様に、Ｃ軸方向に成長した横方向成長層５の表面には結晶欠陥が現れないので、この上に結晶成長を行った場合に結晶欠陥の少ない成長層が得られ、この成長層に発光領域等の能動領域６を設けることによって、特性の良好な半導体レーザ等のナイトライド系III-Ｖ族化合物半導体装置を実現することができる。
【００１５】
（２）また、本発明は、上記（１）において、Ｃ軸方向に成長した横方向成長層５が、カチオン面７方向に成長した領域であることを特徴とする。
【００１６】
この様に、Ｃ軸方向としてカチオン面７方向を選択することによって、アニオン面８方向とするより、結晶欠陥が基板１の主面と平行な成長面に現れることをより確実に防止することができる。
【００１７】
（３）また、本発明は、ナイトライド系III-Ｖ族化合物半導体装置の製造方法において、六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板１上に、ＡｌＧａＮバッファ層２を介して絶縁物ストライプ３を基板１のＣ軸に直交するように設ける工程と、ナイトライド系III-Ｖ族化合物半導体層を絶縁物ストライプ３上に横方向成長するように結晶成長させる工程とを有することを特徴とする。
【００１８】
この様に、絶縁物ストライプ３を基板１のＣ軸に直交するように設けることにより、結晶成長はまずＡｌＧａＮバッファ層２の露出表面上で起こり、次いで、露出表面に成長した成長層４をシードとして絶縁物ストライプ３上に成長するように横方向成長が起こる。
この時、横方向成長層５は絶縁物ストライプ３のストライプ方向とほぼ直交するように、即ち、Ｃ軸方向に成長するので、基板１の主面と平行な成長面に結晶欠陥が現れることが防止される。
【００１９】
（４）また、本発明は、ナイトライド系III-Ｖ族化合物半導体装置の製造方法において、六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板１上に、ＡｌＧａＮストライプを基板１のＣ軸に直交するように設ける工程と、ナイトライド系III-Ｖ族化合物半導体層をＡｌＧａＮストライプ上に成長するように結晶成長させる工程と、前記ＡｌＧａＮストライプの側面に対して、前記Ｃ軸方向に前記ナイトライド系III-Ｖ族化合物半導体層を結晶成長させる工程とを有することを特徴とする。
【００２０】
この様に、ＡｌＧａＮストライプを基板１のＣ軸に直交するように設けることにより、ＡｌＧａＮストライプをシードとして横方向成長が起こる。
この時、横方向成長層５はＡｌＧａＮストライプのストライプ方向とほぼ直交するように、即ち、Ｃ軸方向に成長するので、基板１の主面と平行な成長面に結晶欠陥が現れることが防止される。
なお、成長条件によっては、ＡｌＧａＮ上に成長したＧａＮの側面からのみ横方向成長する。
【００２１】
【発明の実施の形態】
ここで、図２及び図３を参照して本発明の第１の実施の形態の製造工程を説明する。
図２（ａ）参照
まず、改良レイリー法によりバルク成長した六方晶の６Ｈ−ＳｉＣから（１１−２０）面で切り出したウェハを用いたｎ型ＳｉＣ基板１１を有機洗浄及び水洗したのち、フッ酸に約１分浸漬し、再び水洗して、ｎ型ＳｉＣ基板１１のＣ軸方向、特に、Ｓｉが並ぶカチオン面方向が認識できるようにＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板１１をセットする。
なお、Ｃ軸方向はオリエンテーションフラット等を利用して認識できるようにすれば良いものである。
【００２２】
次いで、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ（トリメチルガリウム）、ＴＭＡｌ（トリメチルアルミニウム）、及び、ＮＨ3 （アンモニア）を水素をキャリアガスとして、夫々４４μｍｏｌ／分、８μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板１１に吹きつけることによって、厚さが０．１〜０．３μｍ、例えば、０．２μｍでＡｌ組成比が、０．０５〜１、例えば、０．０７のｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２を成長させる。
【００２３】
次いで、ＮＨ3 を吹きつけながら６００℃以下に冷却したのち、雰囲気を窒素に置換して室温付近まで冷却してｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の堆積したｎ型ＳｉＣ基板１１をＭＯＶＰＥ装置から取り出し、次いで、ＣＶＤ法を用いてｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２上に、厚さが０．１〜０．３μｍ、例えば、０．２μｍのＳｉＯ2 膜を堆積させる。
【００２４】
次いで、レジストパターンをマスクとして、フッ酸を用いて露出しているＳｉＯ2 膜をエッチング除去して幅が４〜２０μｍ、例えば、１０μｍで、ピッチが３０〜５００μｍ、例えば、３００μｍのストライプ状のＳｉＯ2 マスク１３のストライプ方向がＣ軸と直交するように形成する。
【００２５】
図２（ｂ）参照
次いで、レジストパターンを剥離したのち、基板を十分洗浄し、次いで、再び、ＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板１１をセットし、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ及びＮＨ3 を水素をキャリアガスとして、夫々４４μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板１１に吹きつけることによってｎ型ＧａＮ層１４を成長させる。
【００２６】
この成長初期段階においては、ＳｉＯ2 マスク１３の表面には、ＧａＮ結晶が成長しないので、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の露出表面にのみ結晶成長が生じ、ｎ型ＧａＮ層１４の成長表面の高さがＳｉＯ2 マスク１３の表面を越えた時点近傍からＳｉＯ2 マスク１３の表面上にも横方向成長が始まる。
【００２７】
図２（ｃ）参照
引続き成長が行われることによって、ｎ型ＧａＮ層１４をシードとしてＧａＮ層が横方向及び縦方向に成長することになり、成長に伴って隣接するＧａＮ層が合体し、最終的には、厚さ２．０〜１０．０μｍ、例えば、３．０μｍのｎ型ＧａＮバッファ層１５になるまで成長を続ける。
【００２８】
この場合、ｎ型ＳｉＣ基板１１とｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の界面から延びる転位（図示せず）は、ｎ型ＧａＮバッファ層１５にも伝搬するが、ｎ型ＧａＮバッファ層１５における横方向成長領域１６はＣ軸方向に成長しているので、横方向成長領域１６には転位が伝搬せず、また、貫通転位が発生しても、Ｃ軸に平行であるので、横方向成長領域１６の成長表面に積層欠陥等の結晶欠陥が現れることがない。
【００２９】
図３（ｄ）参照
以後の工程は、従来の短波長半導体レーザの場合と同様であり、ｎ型ＧａＮバッファ層１５の成長に引き続いて、ＴＭＡｌ、ＴＭＧａ、ＮＨ3 、ドーパントとしてＳｉＨ4 、及び、キャリアガスとしての水素を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．５μｍで、不純物濃度が１．０×１０17〜１．０×１０20ｃｍ-3、例えば、３．０×１０18ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層１７を成長させる。
【００３０】
引き続いて、ＴＭＧａ、ＮＨ3 、ドーパントとしてＳｉＨ4 、及び、キャリアガスとしての水素を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ１０〜３００ｎｍ、例えば、１００ｎｍで、不純物濃度が１．０×１０17〜１．０×１０20ｃｍ-3、例えば、３．０×１０18ｃｍ-3のｎ型ＧａＮ−ＳＣＨ（Ｓｅｐａｒａｔｅ−Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１８を成長させる。
【００３１】
引き続いて、ＴＥＧａ（トリエチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、ＮＨ3 、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を５５０〜９００℃、例えば、７８０℃とした状態で、厚さ１ｎｍ〜１０ｎｍ、例えば、５ｎｍのアンドープＩｎ0.03Ｇａ0.97Ｎバリア層で挟まれて分離された厚さ３〜１０ｎｍ、例えば、４ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎウエル層を２〜１０層、例えば、３層成長させてＭＱＷ活性層１９を形成する。
【００３２】
引き続いて、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ１０〜３００ｎｍ、例えば、１００ｎｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、１．０×１０18ｃｍ-3のｐ型ＧａＮ−ＳＣＨ層２０を成長させる。
【００３３】
引き続いて、ＴＭＡｌ、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．５μｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、２．０×１０18ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層２１を成長させる。
【００３４】
引き続いて、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．２μｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、５．０×１０19ｃｍ-3のｐ型ＧａＮコンタクト層２２を成長させる。
【００３５】
次いで、ｎ型ＳｉＣ基板１１の裏面を研磨することによって厚さを１００μｍ程度まで薄くしたのち、ドライエッチングによってｐ型ＧａＮコンタクト層２２及びｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層２１をエッチングして、例えば、幅３．５μｍのストライプ状メサ２３を横方向成長領域１６と投影的に重なり、且つ、横方向成長領域１６の中心部からずれるように設ける。
なお、横方向成長領域１６の中心部は、ＳｉＯ2 マスク１３の両端部から横方向成長した結晶がぶつかり合い結晶性が劣るので、この中心部を避けることが望ましい。
【００３６】
次いで、ｎ型ＳｉＣ基板１１の裏面にはＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｎ側電極２５を形成すると共に、ｐ型ＧａＮコンタクト層２２の表面にＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｐ側電極２４形成し、次いで、共振器長が７００μｍになるように（１−１００）面で劈開し、最後に、ＳｉＯ2 マスク１３のストライプ方向に沿って素子分割することによって短波長半導体レーザが完成する。
【００３７】
この本発明の第１の実施の形態の短波長半導体レーザにおいては、結晶欠陥のないＣ軸方向に横方向成長させた横方向成長領域１６上に成長させた結晶性が良好な領域を能動領域としているので、低しきい値電流密度のレーザ発振が可能になる。
【００３８】
また、上記の第１の実施の形態では、横方向成長領域１６のカチオン面方向から成長させた領域を利用しているので、この領域の成長表面に貫通転位等が現れることを再現性良く抑制することができる。
【００３９】
次いで、図４及び図５を参照して、本発明の第２の実施の形態の製造工程を説明する。
図４（ａ）参照
まず、上記の第１の実施の形態と同様に、改良レイリー法によりバルク成長した六方晶の６Ｈ−ＳｉＣから（１１−２０）面で切り出したウェハを用いたｎ型ＳｉＣ基板３１を有機洗浄及び水洗したのち、フッ酸に約１分浸漬し、再び水洗して、ｎ型ＳｉＣ基板３１のＣ軸方向、特に、Ｓｉが並ぶカチオン面方向が認識できるようにＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板３１をセットする。
【００４０】
次いで、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ、ＴＭＡｌ、ＮＨ3 を、水素をキャリアガスとして、夫々４４μｍｏｌ／分、８μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板３１に吹きつけることによって、厚さが０．１〜０．３μｍ、例えば、０．２μｍでＡｌ組成比が、０．０５〜１、例えば、０．０７のｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２を成長させる。
【００４１】
次いで、ＮＨ3 を吹きつけながら６００℃以下に冷却したのち、雰囲気を窒素に置換して室温付近まで冷却してｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の堆積したｎ型ＳｉＣ基板３１をＭＯＶＰＥ装置から取り出し、次いで、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２上に、幅が４〜２０μｍ、例えば、１０μｍで、ピッチが３０〜５００μｍ、例えば、３００μｍのストライプ状の開口部を有するレジストパターン３３を開口部のストライプ方向がＣ軸と直交する様に形成する。
【００４２】
次いで、レジストパターン３３をマスクとして、Ｃｌ2 を用いたＲＩＥ（反応性イオンエッチング）によって、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２及びｎ型ＳｉＣ基板３１の一部をエッチングすることによってストライプ状の凹部３４を形成する。
【００４３】
図４（ｂ）参照
次いで、レジストパターン３３を剥離したのち、基板を十分洗浄し、次いで、再び、ＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板３１をセットし、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ及びＮＨ3 を水素をキャリアガスとして、夫々４４μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板３１に吹きつけることによってｎ型ＧａＮ層３５を成長させる。
【００４４】
この成長初期段階においては、ｎ型ＳｉＣ基板３１の露出表面及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の側面には、ＧａＮ結晶が成長しにくいために原料物質がｎ型ＳｉＣ基板３１の露出表面及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の側面に吸着せず、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の主面にのみ結晶成長が生じる。
次いで、次第に、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２に成長したｎ型ＧａＮ層３５及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２をシード層としてＣ軸方向に横方向成長が始まる。
【００４５】
図４（ｃ）参照
引続き成長が行われることによって、ｎ型ＧａＮ層３５をシードとしてＧａＮ層が横方向及び縦方向に成長することになり、成長に伴って隣接するＧａＮ層が合体し、最終的には、厚さ２．０〜１０．０μｍ、例えば、３．０μｍのｎ型ＧａＮバッファ層３６になるまで成長を続ける。
【００４６】
この場合、ｎ型ＳｉＣ基板３１とｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の界面から延びる転位（図示せず）は、ｎ型ＧａＮバッファ層３６にも伝搬するが、ｎ型ＧａＮバッファ層３６における横方向成長領域３７はＣ軸方向に成長しているので、横方向成長領域３７には転位が伝搬せず、また、貫通転位が発生しても、Ｃ軸に平行であるので、横方向成長領域３７の成長表面に積層欠陥等の結晶欠陥が現れることがない。
【００４７】
図５（ｄ）参照
以後の工程は、上記の第１の実施の形態と全く同様に、ｎ型ＧａＮバッファ層３６の成長に引き続いて、ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層３８、ｎ型ＧａＮ−ＳＣＨ層３９、ＭＱＷ活性層４０、ｐ型ＧａＮ−ＳＣＨ層４１、ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層４２、及び、ｐ型ＧａＮコンタクト層４３を順次成長させる。
【００４８】
次いで、ｎ型ＳｉＣ基板３１の裏面を研磨することによって厚さを１００μｍ程度まで薄くしたのち、ドライエッチングによってｐ型ＧａＮコンタクト層４３及びｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層４２をエッチングして、例えば、幅３．５μｍのストライプ状メサ４４を横方向成長領域３７と投影的に重なり、且つ、横方向成長領域３７の中心部からずれるように設ける。
【００４９】
次いで、ｎ型ＳｉＣ基板３１の裏面にはＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｎ側電極４６を形成すると共に、ｐ型ＧａＮコンタクト層４３の表面にＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｐ側電極４５形成し、次いで、共振器長が７００μｍになるように（１−１００）面で劈開し、最後に、凹部３４のストライプ方向に沿って素子分割することによって短波長半導体レーザが完成する。
【００５０】
この本発明の第２の実施の形態の短波長半導体レーザにおいては、凹部を利用してＣ軸方向に横方向成長させた結晶欠陥のない横方向成長領域１６上に成長させた結晶性が良好な領域を能動領域としているので、低しきい値電流密度のレーザ発振が可能になる。
【００５１】
また、上記の第２の実施の形態では、横方向成長領域３７のカチオン面方向から成長させた領域を利用しているので、この領域の成長表面に貫通転位等が現れることを再現性良く抑制することができる。
【００５２】
以上、本発明の各実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、横方向成長領域を構成するバッファ層としてＧａＮ層を用いているが、厳密にＧａＮ層に限られるものではなく、Ａｌx Ｇａ1-x Ｎバッファ層のＡｌ組成比ｘに対し、ｙ＜ｘの条件を満たすＡｌy Ｇａ1-y Ｎ層を用いても良く、Ａｌ組成比ｙが小さいほどＳｉＣ基板の露出表面上への直接成長が困難になるので横方向成長が起こることになり、低転位密度の横方向成長領域の形成が可能になる。
【００５３】
また、上記の第１の実施の形態の説明においては、転位をブロックし、且つ、その表面における成長を阻止する絶縁物ストライプとしてＳｉＯ2 ストライプを用いているが、ＳｉＯ2 に限られるものでなく、ＳｉＯ2 と同様に化学的・熱的に安定なＳｉＮを用いても良いものである。
【００５４】
また、上記の各実施の形態の説明においては、基板として、Ｃ面に垂直な（１１−２０）面を主面とするＳｉＣ基板を用いているが、この様なＳｉＣ基板に限られるものではなく、ＳｉＣ基板と同様に、（１−１０２）面を主面とするサファイア基板を用いても良いものであり、その場合の製造工程は、ｎ側電極の形成工程を除いて上記の各実施の形態と実質上同様である。
【００５５】
また、上記の各実施の形態の説明においては、半導体レーザを構成するダブルヘテロ接合（ＤＨ）構造を、ｎ型バッファ層／ｎ型ＳＣＨ層／ＭＱＷ活性層／ｐ型ＳＣＨ層／ｐ型クラッド層で構成しているが、この様な構成に限られるものではなく、公知の他のナイトライド系半導体レーザにおけるＤＨ構造を用いても良いものであり、例えば、ＭＱＷ活性層とｐ型ＳＣＨ層との間にｐ型エレクトロンブロック層を設けても良いものである。
【００５６】
さらに、本発明は、半導体レーザに限られるものではなく、青色発光ダイオード等の短波長発光ダイオードにも適用されるものであり、用途は限定されるものではない。
【００５７】
【発明の効果】
本発明によれば、異種半導体基板を用いたナイトライド系III-Ｖ族化合物半導体装置において、Ｃ軸方向に沿った、特に、カチオン面方向の横方向成長を利用して、結晶欠陥が成長表面に現れない横方向成長領域を設け、この横方向成長領域上に成長したナイトライド系III-Ｖ族化合物半導体層に能動領域を形成しているので、短波長半導体レーザ等のナイトライド系III-Ｖ族化合物半導体装置の性能を向上することができ、特に、短波長半導体レーザの場合には、しきい値電流密度Ｊthが低減されて低消費電力化が可能になり、光情報記録装置等の光源としてその高密度化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工程の説明図である。
【図４】本発明の第２の実施の形態の途中までの製造工程の説明図である。
【図５】本発明の第２の実施の形態の図４以降の製造工程の説明図である。
【図６】異種基板上に成長したナイトライド系III-Ｖ族化合物半導体層にける結晶欠陥の発生状況の説明図である。
【図７】横方向成長したナイトライド系III-Ｖ族化合物半導体層にける結晶欠陥の発生状況の説明図である。
【符号の説明】
１ 基板
２ ＡｌＧａＮバッファ層
３ 絶縁物ストライプ
４ 成長層
５ 横方向成長層
６ 能動領域
７ カチオン面
８ アニオン面
１１ ｎ型ＳｉＣ基板
１２ ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層
１３ ＳｉＯ2 マスク
１４ ｎ型ＧａＮ層
１５ ｎ型ＧａＮバッファ層
１６ 横方向成長領域
１７ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
１８ ｎ型ＧａＮ−ＳＣＨ層
１９ ＭＱＷ活性層
２０ ｐ型ＧａＮ−ＳＣＨ層
２１ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
２２ ｐ型ＧａＮコンタクト層
２３ ストライプ状メサ
２４ ｐ側電極
２５ ｎ側電極
３１ ｎ型ＳｉＣ基板
３２ ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層
３３ レジストパターン
３４ 凹部
３５ ｎ型ＧａＮ層
３６ ｎ型ＧａＮバッファ層
３７ 横方向成長領域
３８ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
３９ ｎ型ＧａＮ−ＳＣＨ層
４０ ＭＱＷ活性層
４１ ｐ型ＧａＮ−ＳＣＨ層
４２ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
４３ ｐ型ＧａＮコンタクト層
４４ ストライプ状メサ
４５ ｐ側電極
４６ ｎ側電極
５１ 異種基板
５２ ナイトライド系III-Ｖ族化合物半導体層
５３ 結晶欠陥
５４ 横方向成長層
５５ 横方向成長層
５６ 横方向成長層
５７ カチオン面
５８ アニオン面
５９ 貫通転位
６０ 貫通転位
【発明の属する技術分野】
本発明はナイトライド系III-Ｖ族化合物半導体装置及びその製造方法に関するものであり、特に、基板としてＳｉＣ基板またはサファイア基板等の異種基板を用いたナイトライド系III-Ｖ族化合物半導体からなる短波長半導体レーザ等における結晶欠陥の低減構造に特徴があるナイトライド系III-Ｖ族化合物半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＧａＮ系材料を用いた発光素子の開発が盛んであり、これまでに青色、緑色の高輝度ＬＥＤ（発光ダイオード）が製品化されている。
また、青紫色レーザに関しても、本出願人を含めこれまでに多くの研究機関において室温発振が達成され、製品化に向けて精力的に研究が進められており、光磁気ディスクの読取用光源・書込用光源、或いは、レーザプリンタ用の光源として期待されている。
【０００３】
従来、この様なＧａＮ系レーザを作製する際の成長基板としては、ナイトライド系III-Ｖ族化合物半導体であるＧａＮやＡｌＮの単結晶バルクは大きさ、結晶性においてまだ実用レベルに達していないため、サファイア（Ａｌ2 Ｏ3 ）基板が用いられており、室温連続発振（ＣＷ発振）において、１０００時間の発振持続時間が報告されている（必要ならば、Ｓ．Ｎａｋａｍｕｒａ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．３５，ｐ．Ｌ７４，１９９６参照）。
【０００４】
一方、本出願人は、電気伝導性を有し且つ劈開性を有するＳｉＣ基板を用いると共に、電気伝導性を有するＡｌＧａＮバッファ層を用い、ＳｉＣ基板の裏面に電極を設けた構造のＧａＮ系半導体レーザとしては、世界で初めて発振に成功している。
【０００５】
上記の例はいずれも（０００１）面、即ち、Ｃ面を主面にして結晶成長させたものであるが、Ｃ面に垂直な面に結晶成長を行い、Ｃ軸に平行な半導体層を積層させたナイトライド系III-Ｖ族化合物半導体装置も提案されている（必要ならば、特開平１０−１３５５７６号公報参照）。
この場合、基板としては、（１−１００）面または（１１−２０）面を主面とするＳｉＣ基板、（１−１０２）面を主面とするサファイア基板、或いは、（１−１００）面または（１１−２０）面を主面とするＧａＮ基板上に、直接或いはバッファ層を介して結晶成長を行うものである。
なお、本明細書においては、明細書作成の都合上、通常“１バー”等で表示される結晶指数を“−１”等で表記する。
【０００６】
図６参照
この様にＣ面に垂直な面を主面とする異種基板５１に結晶成長した場合、格子定数の違いにより、図に示すように、結晶成長方向に沿って、即ち、ナイトライド系III-Ｖ族化合物半導体層５２のＣ軸に垂直な面内に結晶欠陥５３が発生するという問題があり、この様な結晶の上に発光素子を形成した場合には、結晶欠陥５３が非発光再結合中心として働き、発光特性が劣化するという問題がある。
【０００７】
一方、結晶成長方向に沿って伸びる転位密度を低減するために、ＳｉＯ2 マスク等を利用した横方向成長によって成長させた領域に発光素子等を形成することも提案されている（必要ならば、特開平１０−２２２８６１号公報及び特開平１１−４０４８号公報参照）。
【０００８】
【発明が解決しようとする課題】
しかし、上述の様にＳｉＯ2 マスク等を用いた転位低減法によって転位密度はある程度低減するものの、横方向の結晶成長方向を特定していないので、横方向成長領域にも転位等の結晶欠陥が発生するという問題があるので、この事情を図７を参照して説明する。
【０００９】
図７（ａ）参照
結晶欠陥の多くはナイトライド系III-Ｖ族化合物半導体層５２のＣ軸に垂直な面内にのっているため、（１１−２０）面を主面とするＳｉＣ基板或いは（１−１０２）面を主面とするサファイア基板等の異種基板５１を用いてＣ軸方向に横方向成長させた場合には、横方向成長領域５４には結晶欠陥５３が伝搬せず、低欠陥の結晶が得られることになる。
しかし、横方向成長の方向を定めない場合には、Ｃ軸に垂直な方向に横方向成長する場合があり、その場合には横方向成長領域５５に結晶欠陥５３が伝搬することになる。
【００１０】
図７（ｂ）参照
また、Ｃ軸方向を特定して横方向成長させる場合にも、III 族元素が並ぶ（０００１）面、即ち、カチオン面５７方向に成長させる場合、（０００１）面を成長面として成長するため、成長面に対して垂直な方向に現れる貫通転位５９は異種基板５１の主面と平行な成長表面に現れない。
【００１１】
一方、Ｖ族素が並ぶ（０００−１）面、即ち、アニオン面５８方向に成長させる場合、（０００−１）面から傾いた面を成長面として成長しやすいため、貫通転位６０が異種基板５１の主面と平行な成長表面に現れることがあるという問題もある。
【００１２】
したがって、本発明は、ナイトライド系III-Ｖ族化合物半導体成長層の結晶欠陥を低減し、特性を向上することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、Ｃ軸に平行な面にナイトライド系III-Ｖ族化合物半導体を積層したナイトライド系III-Ｖ族化合物半導体装置において、Ｃ軸方向に成長した横方向成長層５上に能動領域６を設けたことを特徴とする。
【００１４】
この様に、Ｃ軸方向に成長した横方向成長層５の表面には結晶欠陥が現れないので、この上に結晶成長を行った場合に結晶欠陥の少ない成長層が得られ、この成長層に発光領域等の能動領域６を設けることによって、特性の良好な半導体レーザ等のナイトライド系III-Ｖ族化合物半導体装置を実現することができる。
【００１５】
（２）また、本発明は、上記（１）において、Ｃ軸方向に成長した横方向成長層５が、カチオン面７方向に成長した領域であることを特徴とする。
【００１６】
この様に、Ｃ軸方向としてカチオン面７方向を選択することによって、アニオン面８方向とするより、結晶欠陥が基板１の主面と平行な成長面に現れることをより確実に防止することができる。
【００１７】
（３）また、本発明は、ナイトライド系III-Ｖ族化合物半導体装置の製造方法において、六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板１上に、ＡｌＧａＮバッファ層２を介して絶縁物ストライプ３を基板１のＣ軸に直交するように設ける工程と、ナイトライド系III-Ｖ族化合物半導体層を絶縁物ストライプ３上に横方向成長するように結晶成長させる工程とを有することを特徴とする。
【００１８】
この様に、絶縁物ストライプ３を基板１のＣ軸に直交するように設けることにより、結晶成長はまずＡｌＧａＮバッファ層２の露出表面上で起こり、次いで、露出表面に成長した成長層４をシードとして絶縁物ストライプ３上に成長するように横方向成長が起こる。
この時、横方向成長層５は絶縁物ストライプ３のストライプ方向とほぼ直交するように、即ち、Ｃ軸方向に成長するので、基板１の主面と平行な成長面に結晶欠陥が現れることが防止される。
【００１９】
（４）また、本発明は、ナイトライド系III-Ｖ族化合物半導体装置の製造方法において、六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板１上に、ＡｌＧａＮストライプを基板１のＣ軸に直交するように設ける工程と、ナイトライド系III-Ｖ族化合物半導体層をＡｌＧａＮストライプ上に成長するように結晶成長させる工程と、前記ＡｌＧａＮストライプの側面に対して、前記Ｃ軸方向に前記ナイトライド系III-Ｖ族化合物半導体層を結晶成長させる工程とを有することを特徴とする。
【００２０】
この様に、ＡｌＧａＮストライプを基板１のＣ軸に直交するように設けることにより、ＡｌＧａＮストライプをシードとして横方向成長が起こる。
この時、横方向成長層５はＡｌＧａＮストライプのストライプ方向とほぼ直交するように、即ち、Ｃ軸方向に成長するので、基板１の主面と平行な成長面に結晶欠陥が現れることが防止される。
なお、成長条件によっては、ＡｌＧａＮ上に成長したＧａＮの側面からのみ横方向成長する。
【００２１】
【発明の実施の形態】
ここで、図２及び図３を参照して本発明の第１の実施の形態の製造工程を説明する。
図２（ａ）参照
まず、改良レイリー法によりバルク成長した六方晶の６Ｈ−ＳｉＣから（１１−２０）面で切り出したウェハを用いたｎ型ＳｉＣ基板１１を有機洗浄及び水洗したのち、フッ酸に約１分浸漬し、再び水洗して、ｎ型ＳｉＣ基板１１のＣ軸方向、特に、Ｓｉが並ぶカチオン面方向が認識できるようにＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板１１をセットする。
なお、Ｃ軸方向はオリエンテーションフラット等を利用して認識できるようにすれば良いものである。
【００２２】
次いで、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ（トリメチルガリウム）、ＴＭＡｌ（トリメチルアルミニウム）、及び、ＮＨ3 （アンモニア）を水素をキャリアガスとして、夫々４４μｍｏｌ／分、８μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板１１に吹きつけることによって、厚さが０．１〜０．３μｍ、例えば、０．２μｍでＡｌ組成比が、０．０５〜１、例えば、０．０７のｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２を成長させる。
【００２３】
次いで、ＮＨ3 を吹きつけながら６００℃以下に冷却したのち、雰囲気を窒素に置換して室温付近まで冷却してｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の堆積したｎ型ＳｉＣ基板１１をＭＯＶＰＥ装置から取り出し、次いで、ＣＶＤ法を用いてｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２上に、厚さが０．１〜０．３μｍ、例えば、０．２μｍのＳｉＯ2 膜を堆積させる。
【００２４】
次いで、レジストパターンをマスクとして、フッ酸を用いて露出しているＳｉＯ2 膜をエッチング除去して幅が４〜２０μｍ、例えば、１０μｍで、ピッチが３０〜５００μｍ、例えば、３００μｍのストライプ状のＳｉＯ2 マスク１３のストライプ方向がＣ軸と直交するように形成する。
【００２５】
図２（ｂ）参照
次いで、レジストパターンを剥離したのち、基板を十分洗浄し、次いで、再び、ＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板１１をセットし、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ及びＮＨ3 を水素をキャリアガスとして、夫々４４μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板１１に吹きつけることによってｎ型ＧａＮ層１４を成長させる。
【００２６】
この成長初期段階においては、ＳｉＯ2 マスク１３の表面には、ＧａＮ結晶が成長しないので、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の露出表面にのみ結晶成長が生じ、ｎ型ＧａＮ層１４の成長表面の高さがＳｉＯ2 マスク１３の表面を越えた時点近傍からＳｉＯ2 マスク１３の表面上にも横方向成長が始まる。
【００２７】
図２（ｃ）参照
引続き成長が行われることによって、ｎ型ＧａＮ層１４をシードとしてＧａＮ層が横方向及び縦方向に成長することになり、成長に伴って隣接するＧａＮ層が合体し、最終的には、厚さ２．０〜１０．０μｍ、例えば、３．０μｍのｎ型ＧａＮバッファ層１５になるまで成長を続ける。
【００２８】
この場合、ｎ型ＳｉＣ基板１１とｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２の界面から延びる転位（図示せず）は、ｎ型ＧａＮバッファ層１５にも伝搬するが、ｎ型ＧａＮバッファ層１５における横方向成長領域１６はＣ軸方向に成長しているので、横方向成長領域１６には転位が伝搬せず、また、貫通転位が発生しても、Ｃ軸に平行であるので、横方向成長領域１６の成長表面に積層欠陥等の結晶欠陥が現れることがない。
【００２９】
図３（ｄ）参照
以後の工程は、従来の短波長半導体レーザの場合と同様であり、ｎ型ＧａＮバッファ層１５の成長に引き続いて、ＴＭＡｌ、ＴＭＧａ、ＮＨ3 、ドーパントとしてＳｉＨ4 、及び、キャリアガスとしての水素を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．５μｍで、不純物濃度が１．０×１０17〜１．０×１０20ｃｍ-3、例えば、３．０×１０18ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層１７を成長させる。
【００３０】
引き続いて、ＴＭＧａ、ＮＨ3 、ドーパントとしてＳｉＨ4 、及び、キャリアガスとしての水素を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ１０〜３００ｎｍ、例えば、１００ｎｍで、不純物濃度が１．０×１０17〜１．０×１０20ｃｍ-3、例えば、３．０×１０18ｃｍ-3のｎ型ＧａＮ−ＳＣＨ（Ｓｅｐａｒａｔｅ−Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１８を成長させる。
【００３１】
引き続いて、ＴＥＧａ（トリエチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、ＮＨ3 、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を５５０〜９００℃、例えば、７８０℃とした状態で、厚さ１ｎｍ〜１０ｎｍ、例えば、５ｎｍのアンドープＩｎ0.03Ｇａ0.97Ｎバリア層で挟まれて分離された厚さ３〜１０ｎｍ、例えば、４ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎウエル層を２〜１０層、例えば、３層成長させてＭＱＷ活性層１９を形成する。
【００３２】
引き続いて、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ１０〜３００ｎｍ、例えば、１００ｎｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、１．０×１０18ｃｍ-3のｐ型ＧａＮ−ＳＣＨ層２０を成長させる。
【００３３】
引き続いて、ＴＭＡｌ、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．５μｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、２．０×１０18ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層２１を成長させる。
【００３４】
引き続いて、ＴＭＧａ、ＮＨ3 、ビスシクロペンタジエニルマグネシウム、及び、キャリアガスとしてのＮ2 を用いて、成長圧力を７０〜７６０Ｔｏｒｒ、例えば、１００Ｔｏｒｒとし、成長温度を８００〜１２００℃、例えば、１０９０℃とした状態で、厚さ０．１〜２．０μｍ、例えば、０．２μｍで、不純物濃度が１．０×１０17〜５．０×１０19ｃｍ-3、例えば、５．０×１０19ｃｍ-3のｐ型ＧａＮコンタクト層２２を成長させる。
【００３５】
次いで、ｎ型ＳｉＣ基板１１の裏面を研磨することによって厚さを１００μｍ程度まで薄くしたのち、ドライエッチングによってｐ型ＧａＮコンタクト層２２及びｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層２１をエッチングして、例えば、幅３．５μｍのストライプ状メサ２３を横方向成長領域１６と投影的に重なり、且つ、横方向成長領域１６の中心部からずれるように設ける。
なお、横方向成長領域１６の中心部は、ＳｉＯ2 マスク１３の両端部から横方向成長した結晶がぶつかり合い結晶性が劣るので、この中心部を避けることが望ましい。
【００３６】
次いで、ｎ型ＳｉＣ基板１１の裏面にはＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｎ側電極２５を形成すると共に、ｐ型ＧａＮコンタクト層２２の表面にＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｐ側電極２４形成し、次いで、共振器長が７００μｍになるように（１−１００）面で劈開し、最後に、ＳｉＯ2 マスク１３のストライプ方向に沿って素子分割することによって短波長半導体レーザが完成する。
【００３７】
この本発明の第１の実施の形態の短波長半導体レーザにおいては、結晶欠陥のないＣ軸方向に横方向成長させた横方向成長領域１６上に成長させた結晶性が良好な領域を能動領域としているので、低しきい値電流密度のレーザ発振が可能になる。
【００３８】
また、上記の第１の実施の形態では、横方向成長領域１６のカチオン面方向から成長させた領域を利用しているので、この領域の成長表面に貫通転位等が現れることを再現性良く抑制することができる。
【００３９】
次いで、図４及び図５を参照して、本発明の第２の実施の形態の製造工程を説明する。
図４（ａ）参照
まず、上記の第１の実施の形態と同様に、改良レイリー法によりバルク成長した六方晶の６Ｈ−ＳｉＣから（１１−２０）面で切り出したウェハを用いたｎ型ＳｉＣ基板３１を有機洗浄及び水洗したのち、フッ酸に約１分浸漬し、再び水洗して、ｎ型ＳｉＣ基板３１のＣ軸方向、特に、Ｓｉが並ぶカチオン面方向が認識できるようにＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板３１をセットする。
【００４０】
次いで、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ、ＴＭＡｌ、ＮＨ3 を、水素をキャリアガスとして、夫々４４μｍｏｌ／分、８μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板３１に吹きつけることによって、厚さが０．１〜０．３μｍ、例えば、０．２μｍでＡｌ組成比が、０．０５〜１、例えば、０．０７のｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２を成長させる。
【００４１】
次いで、ＮＨ3 を吹きつけながら６００℃以下に冷却したのち、雰囲気を窒素に置換して室温付近まで冷却してｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の堆積したｎ型ＳｉＣ基板３１をＭＯＶＰＥ装置から取り出し、次いで、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層１２上に、幅が４〜２０μｍ、例えば、１０μｍで、ピッチが３０〜５００μｍ、例えば、３００μｍのストライプ状の開口部を有するレジストパターン３３を開口部のストライプ方向がＣ軸と直交する様に形成する。
【００４２】
次いで、レジストパターン３３をマスクとして、Ｃｌ2 を用いたＲＩＥ（反応性イオンエッチング）によって、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２及びｎ型ＳｉＣ基板３１の一部をエッチングすることによってストライプ状の凹部３４を形成する。
【００４３】
図４（ｂ）参照
次いで、レジストパターン３３を剥離したのち、基板を十分洗浄し、次いで、再び、ＭＯＶＰＥ法装置内にｎ型ＳｉＣ基板３１をセットし、成長室内を真空排気したのち、水素雰囲気において１０８０℃で５分間熱処理を行い、次いで、１０５０℃に降温した状態でＴＭＧａ及びＮＨ3 を水素をキャリアガスとして、夫々４４μｍｏｌ／分、０．１ｍｏｌ／分流してｎ型ＳｉＣ基板３１に吹きつけることによってｎ型ＧａＮ層３５を成長させる。
【００４４】
この成長初期段階においては、ｎ型ＳｉＣ基板３１の露出表面及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の側面には、ＧａＮ結晶が成長しにくいために原料物質がｎ型ＳｉＣ基板３１の露出表面及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の側面に吸着せず、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の主面にのみ結晶成長が生じる。
次いで、次第に、ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２に成長したｎ型ＧａＮ層３５及びｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２をシード層としてＣ軸方向に横方向成長が始まる。
【００４５】
図４（ｃ）参照
引続き成長が行われることによって、ｎ型ＧａＮ層３５をシードとしてＧａＮ層が横方向及び縦方向に成長することになり、成長に伴って隣接するＧａＮ層が合体し、最終的には、厚さ２．０〜１０．０μｍ、例えば、３．０μｍのｎ型ＧａＮバッファ層３６になるまで成長を続ける。
【００４６】
この場合、ｎ型ＳｉＣ基板３１とｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層３２の界面から延びる転位（図示せず）は、ｎ型ＧａＮバッファ層３６にも伝搬するが、ｎ型ＧａＮバッファ層３６における横方向成長領域３７はＣ軸方向に成長しているので、横方向成長領域３７には転位が伝搬せず、また、貫通転位が発生しても、Ｃ軸に平行であるので、横方向成長領域３７の成長表面に積層欠陥等の結晶欠陥が現れることがない。
【００４７】
図５（ｄ）参照
以後の工程は、上記の第１の実施の形態と全く同様に、ｎ型ＧａＮバッファ層３６の成長に引き続いて、ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層３８、ｎ型ＧａＮ−ＳＣＨ層３９、ＭＱＷ活性層４０、ｐ型ＧａＮ−ＳＣＨ層４１、ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層４２、及び、ｐ型ＧａＮコンタクト層４３を順次成長させる。
【００４８】
次いで、ｎ型ＳｉＣ基板３１の裏面を研磨することによって厚さを１００μｍ程度まで薄くしたのち、ドライエッチングによってｐ型ＧａＮコンタクト層４３及びｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層４２をエッチングして、例えば、幅３．５μｍのストライプ状メサ４４を横方向成長領域３７と投影的に重なり、且つ、横方向成長領域３７の中心部からずれるように設ける。
【００４９】
次いで、ｎ型ＳｉＣ基板３１の裏面にはＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｎ側電極４６を形成すると共に、ｐ型ＧａＮコンタクト層４３の表面にＮｉ、Ｔｉ、及び、Ａｕを順次堆積させてＮｉ／Ｔｉ／Ａｕ構造のｐ側電極４５形成し、次いで、共振器長が７００μｍになるように（１−１００）面で劈開し、最後に、凹部３４のストライプ方向に沿って素子分割することによって短波長半導体レーザが完成する。
【００５０】
この本発明の第２の実施の形態の短波長半導体レーザにおいては、凹部を利用してＣ軸方向に横方向成長させた結晶欠陥のない横方向成長領域１６上に成長させた結晶性が良好な領域を能動領域としているので、低しきい値電流密度のレーザ発振が可能になる。
【００５１】
また、上記の第２の実施の形態では、横方向成長領域３７のカチオン面方向から成長させた領域を利用しているので、この領域の成長表面に貫通転位等が現れることを再現性良く抑制することができる。
【００５２】
以上、本発明の各実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、横方向成長領域を構成するバッファ層としてＧａＮ層を用いているが、厳密にＧａＮ層に限られるものではなく、Ａｌx Ｇａ1-x Ｎバッファ層のＡｌ組成比ｘに対し、ｙ＜ｘの条件を満たすＡｌy Ｇａ1-y Ｎ層を用いても良く、Ａｌ組成比ｙが小さいほどＳｉＣ基板の露出表面上への直接成長が困難になるので横方向成長が起こることになり、低転位密度の横方向成長領域の形成が可能になる。
【００５３】
また、上記の第１の実施の形態の説明においては、転位をブロックし、且つ、その表面における成長を阻止する絶縁物ストライプとしてＳｉＯ2 ストライプを用いているが、ＳｉＯ2 に限られるものでなく、ＳｉＯ2 と同様に化学的・熱的に安定なＳｉＮを用いても良いものである。
【００５４】
また、上記の各実施の形態の説明においては、基板として、Ｃ面に垂直な（１１−２０）面を主面とするＳｉＣ基板を用いているが、この様なＳｉＣ基板に限られるものではなく、ＳｉＣ基板と同様に、（１−１０２）面を主面とするサファイア基板を用いても良いものであり、その場合の製造工程は、ｎ側電極の形成工程を除いて上記の各実施の形態と実質上同様である。
【００５５】
また、上記の各実施の形態の説明においては、半導体レーザを構成するダブルヘテロ接合（ＤＨ）構造を、ｎ型バッファ層／ｎ型ＳＣＨ層／ＭＱＷ活性層／ｐ型ＳＣＨ層／ｐ型クラッド層で構成しているが、この様な構成に限られるものではなく、公知の他のナイトライド系半導体レーザにおけるＤＨ構造を用いても良いものであり、例えば、ＭＱＷ活性層とｐ型ＳＣＨ層との間にｐ型エレクトロンブロック層を設けても良いものである。
【００５６】
さらに、本発明は、半導体レーザに限られるものではなく、青色発光ダイオード等の短波長発光ダイオードにも適用されるものであり、用途は限定されるものではない。
【００５７】
【発明の効果】
本発明によれば、異種半導体基板を用いたナイトライド系III-Ｖ族化合物半導体装置において、Ｃ軸方向に沿った、特に、カチオン面方向の横方向成長を利用して、結晶欠陥が成長表面に現れない横方向成長領域を設け、この横方向成長領域上に成長したナイトライド系III-Ｖ族化合物半導体層に能動領域を形成しているので、短波長半導体レーザ等のナイトライド系III-Ｖ族化合物半導体装置の性能を向上することができ、特に、短波長半導体レーザの場合には、しきい値電流密度Ｊthが低減されて低消費電力化が可能になり、光情報記録装置等の光源としてその高密度化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工程の説明図である。
【図４】本発明の第２の実施の形態の途中までの製造工程の説明図である。
【図５】本発明の第２の実施の形態の図４以降の製造工程の説明図である。
【図６】異種基板上に成長したナイトライド系III-Ｖ族化合物半導体層にける結晶欠陥の発生状況の説明図である。
【図７】横方向成長したナイトライド系III-Ｖ族化合物半導体層にける結晶欠陥の発生状況の説明図である。
【符号の説明】
１ 基板
２ ＡｌＧａＮバッファ層
３ 絶縁物ストライプ
４ 成長層
５ 横方向成長層
６ 能動領域
７ カチオン面
８ アニオン面
１１ ｎ型ＳｉＣ基板
１２ ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層
１３ ＳｉＯ2 マスク
１４ ｎ型ＧａＮ層
１５ ｎ型ＧａＮバッファ層
１６ 横方向成長領域
１７ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
１８ ｎ型ＧａＮ−ＳＣＨ層
１９ ＭＱＷ活性層
２０ ｐ型ＧａＮ−ＳＣＨ層
２１ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
２２ ｐ型ＧａＮコンタクト層
２３ ストライプ状メサ
２４ ｐ側電極
２５ ｎ側電極
３１ ｎ型ＳｉＣ基板
３２ ｎ型Ａｌ0.07Ｇａ0.93Ｎバッファ層
３３ レジストパターン
３４ 凹部
３５ ｎ型ＧａＮ層
３６ ｎ型ＧａＮバッファ層
３７ 横方向成長領域
３８ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
３９ ｎ型ＧａＮ−ＳＣＨ層
４０ ＭＱＷ活性層
４１ ｐ型ＧａＮ−ＳＣＨ層
４２ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
４３ ｐ型ＧａＮコンタクト層
４４ ストライプ状メサ
４５ ｐ側電極
４６ ｎ側電極
５１ 異種基板
５２ ナイトライド系III-Ｖ族化合物半導体層
５３ 結晶欠陥
５４ 横方向成長層
５５ 横方向成長層
５６ 横方向成長層
５７ カチオン面
５８ アニオン面
５９ 貫通転位
６０ 貫通転位
Claims (4)
- Ｃ軸に平行な面にナイトライド系III-Ｖ族化合物半導体を積層したナイトライド系III-Ｖ族化合物半導体装置において、Ｃ軸方向に成長した横方向成長層上に能動領域を設けたことを特徴とするナイトライド系III-Ｖ族化合物半導体装置。
- 前記Ｃ軸方向に成長した横方向成長層が、カチオン面方向に成長した領域であることを特徴とする請求項１記載のナイトライド系III-Ｖ族化合物半導体装置。
- 六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板上に、ＡｌＧａＮバッファ層を介して絶縁物ストライプを前記基板のＣ軸に直交するように設ける工程と、
ナイトライド系III-Ｖ族化合物半導体層を前記絶縁物ストライプ上に横方向成長するように結晶成長させる工程と
を有することを特徴とするナイトライド系III-Ｖ族化合物半導体装置の製造方法。 - 六方晶系の結晶構造を有し、Ｃ面に垂直な面を主面とする基板上に、ＡｌＧａＮストライプを前記基板のＣ軸に直交するように設ける工程と、
ナイトライド系III-Ｖ族化合物半導体層を前記ＡｌＧａＮストライプ上に成長するように結晶成長させる工程と、
前記ＡｌＧａＮストライプの側面に対して、前記Ｃ軸方向に前記ナイトライド系III-Ｖ族化合物半導体層を結晶成長させる工程と
を有することを特徴とするナイトライド系III-Ｖ族化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094994A JP4394800B2 (ja) | 2000-03-30 | 2000-03-30 | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094994A JP4394800B2 (ja) | 2000-03-30 | 2000-03-30 | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284263A JP2001284263A (ja) | 2001-10-12 |
| JP4394800B2 true JP4394800B2 (ja) | 2010-01-06 |
Family
ID=18609954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000094994A Expired - Fee Related JP4394800B2 (ja) | 2000-03-30 | 2000-03-30 | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4394800B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4873116B2 (ja) * | 2003-07-11 | 2012-02-08 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子、及びその製造方法 |
| JP2006054381A (ja) * | 2004-08-16 | 2006-02-23 | Sony Corp | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
| JP2008016584A (ja) * | 2006-07-05 | 2008-01-24 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
| US11088201B2 (en) * | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process |
-
2000
- 2000-03-30 JP JP2000094994A patent/JP4394800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284263A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815144B2 (ja) | 窒化物半導体発光ダイオード素子 | |
| JP4166885B2 (ja) | 光半導体装置およびその製造方法 | |
| JP3988018B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP4005275B2 (ja) | 窒化物半導体素子 | |
| JP2001267242A (ja) | Ｉｉｉ族窒化物系化合物半導体及びその製造方法 | |
| JP2003069159A (ja) | 窒化物半導体、その製造方法及び窒化物半導体素子 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4406999B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| WO2011007776A1 (ja) | Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法 | |
| JP4165040B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP4016062B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP4390797B2 (ja) | 結晶製造方法 | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 | |
| JP2001345282A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP4255168B2 (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JP4304883B2 (ja) | 窒化物半導体レーザダイオード、並びにその製造方法 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP2004158500A (ja) | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 | |
| JP2001308458A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
| JP2003045807A (ja) | 窒化物半導体基板、及びその製造方法 | |
| JP5080820B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| JP5449819B2 (ja) | 窒化物半導体厚膜基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |