JP5918611B2

JP5918611B2 - 光半導体素子

Info

Publication number: JP5918611B2
Application number: JP2012093817A
Authority: JP
Inventors: 具就佐藤; 硴塚　孝明; 孝明硴塚; 浩一長谷部; 浩司武田; 松尾　慎治; 慎治松尾
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2012-04-17
Filing date: 2012-04-17
Publication date: 2016-05-18
Anticipated expiration: 2032-04-17
Also published as: JP2013222844A

Description

本発明は、光導波路の横方向を電流導通方向とする光半導体素子に関するものである。

半導体レーザなどの半導体デバイスは一般に、半導体基板の表面および裏面のそれぞれに形成された電極から活性層に、電流を注入、または電界を印加することにより、半導体基板に対して垂直方向に電流が導通して動作する。半導体基板の表面に２つの電極が形成される場合があるが、その場合においても、垂直方向が電流導通方向となることが多い。このような半導体デバイスの活性層は、二重ヘテロ接合と呼ばれる構造を利用するのが一般的である。二重ヘテロ接合は、屈折率が大きい活性層を、活性層よりも屈折率の小さい半導体材料で挟む構造であり、この構造では、活性層に光を閉じ込めることが可能となる。

さらには、非特許文献１に記載されているように、活性層の両側を、活性層よりも屈折率が小さい半導体材料で挟む埋込みヘテロ構造を有する半導体デバイスも知られている。この埋込みヘテロ構造により、半導体デバイスの特性が向上する。

一方、上述した半導体デバイスと異なり、基板に対し水平方向に電流を注入、または電界を印加することにより動作する半導体デバイス、すなわち横方向デバイスの研究が行われている（例えば、非特許文献２）。図１に示すように、横方向デバイス１００は一般に、基板１０１上に活性層１０２が形成され、活性層１０２の両側には、屈折率が小さい半導体材料からなる半導体層１０３，１０４が形成される。そして、半導体層１０３の上には、ｎ−ＧａＩｎＡｓ層１０５とｎ型電極１０６とが形成され、ｐ−ＩｎＰ層１０４の上には、ｐ−ＧａＩｎＡｓ層１０７とｐ型電極１０８とが形成される。

従来の横方向デバイスでは、活性層１０２の両側は、屈折率が低い半導体材料で挟まれており、活性層１０２の上面、または、活性層１０２の上下の両面は、空気や誘電体などの屈折率の非常に小さい材料からなる層で形成されている。活性層１０２、および屈折率が小さい半導体材料の各屈折率は３以上であり、両者の屈折率の差は５％程度である。これに対し、空気の屈折率は１であり、誘電体として例えばＳｉＯ₂の屈折率は１．４程度であるから、両者の屈折率の差は、上述した５％程度となる半導体材料の場合に比べて、非常に大きくなる。そのため、空気や誘電体に挟まれた活性層には、光が強く閉じ込められることになる。

活性層１０２に光が強く閉じ込められると、半導体レーザの場合にはしきい値電流が低減し、光変調器の場合には小さい印加電圧での変調動作が可能となるなど、半導体デバイスの特性を向上させることができる。

さらに、横方向デバイスにおいて２つの電極１０６，１０８を同一面内に形成することで、ＣＭＯＳなど、同一面内に電極が配置された電子デバイスと、電極同士を接合したデバイスの集積をしたり、シリコンフォトニクスと呼ばれるシリコン細線で形成された光導波路などと積層型に集積したりすることが可能となる。このようなデバイス特性の向上や、高い大規模集積光回路への適合性などの観点から、横方向デバイスの研究が積極的に行われている。

池上徹彦監修、土屋治彦、三上修編著、「半導体フォトニクス工学」コロナ社、1995 年1 月10 日発行、ISBN 4-339-00623 p.202-206 Tadashi Okamura, Hitomi Ito, Daisuke Kondo, Nobuhiko Nishiyama and Shigehisa Arai,‘Continuous Wave Operation of Thin Film Lateral CurrentInjection Lasers Grown on Semi-Insulating InP Substrate', Applied Physics Letters, Vol.82, No.19, 12 May 2003, P.3176-3178

しかしながら、上述した横方向デバイスでは、活性層に光が閉じ込められるため、半導体表面の面荒れや、表面準位を介したキャリアの再結合の点で問題となる。具体的には、半導体表面の荒れは光の損失を引き起こし、露出された半導体表面でのキャリア再結合は、電流注入型あるいは電圧印加型のデバイスにおいて、キャリア注入効率の悪化に伴う発光効率の低下、またはリーク電流の増大などの問題を引き起こしてしまう。そのため、基板面に対し水平方向に光導波路に電流を注入、または電圧を印加する横方向デバイスでは、従来の垂直方向に電流を注入、または電圧を印加する半導体デバイスに比べて、半導体表面に起因する問題が深刻となっていた。

そこで本発明は、半導体表面の面荒れによる光の損失を低減し、さらに、半導体表面でのキャリアの再結合を抑制することが可能な横方向デバイスとしての光半導体素子を提供することを目的とする。

上記の目的を達成するための本発明は、半導体基板と、前記半導体基板の上に形成された光導波路層であって、活性層と、前記活性層の上下に形成された第１のクラッド層および第２のクラッド層とを有する、光導波路層と、前記半導体基板の上に形成され、前記光導波路層を、水平方向で挟むｎ型半導体層およびｐ型半導体層と、を備え、前記各クラッド層は、前記半導体基板および前記各半導体層よりもバンドギャップエネルギーが大きく、前記光導波路層の上面および下面の両面に、前記半導体基板および前記各半導体層よりも屈折率の小さい層をさらに備えるものである。

ここで、前記各クラッド層は、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII 族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素とからなる化合物半導体としてもよい。

前記光導波路層に電流を注入する、または電圧を印加する手段をさらに備えるようにしてもよい。

本発明によれば、半導体表面の面荒れによる光の損失を低減し、さらに、半導体表面でのキャリアの再結合を抑制することができる。

従来の横方向デバイスの構成を示す図である。第１実施形態における光半導体素子の断面構造の一例を説明するための図である。図２の光半導体素子の作製方法の一例を説明するための図である。第２実施形態における光半導体素子の断面構造の一例を説明するための図である。図４の光半導体素子の作製方法の一例を説明するための図である。

＜第１実施形態＞
以下、本発明の光半導体素子の第１実施形態について説明する。実施形態に係る光半導体素子１０は、半導体レーザや光変調器等に用いられ、例えば１．５μｍ帯の光を利用するための素子である。

[光半導体素子の構成]
本発明の第１実施形態における光半導体素子１０について図２を参照して説明する。図２は、本実施形態における光半導体素子１０の断面構造の一例を説明するための図である。

この光半導体素子１０は、半絶縁性ＩｎＰ基板１１と、この基板１１上に形成された光導波路層１２と、光導波路層１２の両側に形成されたｎ型ＩｎＰ層（ｎ型半導体層）１３と、ｐ型ＩｎＰ層（ｐ型半導体層）１４とを備える。

ｎ型ＩｎＰ層１３上には、ｎ型ＧａＩｎＡｓコンタクト層１５およびｎ型電極１６が積層されている。ｐ型ＩｎＰ層１４上には、ｐ型ＧａＩｎＡｓコンタクト層１６およびｐ型電極１７が積層されている。

図２において、光導波路層１２は、ノンドープの下部ＧａＩｎＰクラッド層（第１のクラッド層）１２１ａ、ノンドープの下部ＩｎＰクラッド層１２２ａ、活性層１２３、ノンドープの上部ＩｎＰクラッド層１２２ｂ、および、ノンドープの上部ＧａＩｎＰクラッド層（第２のクラッド層）１２１ｂによって構成される。

ＧａＩｎＰクラッド層１２１ａ，１２１ｂでは、バンドギャップは例えば１．６０ｅＶとなっており、厚さは例えば２０ｎｍとする。また、ＩｎＰクラッド層１２２ａの厚さは、例えば４０ｎｍとする。

コンタクト層１５では、ドーピング濃度は例えば２×１０¹⁸ｃｍ^-3となっており、厚さは例えば１００ｎｍとする。コンタクト層１６では、ドーピング濃度は例えば２×１０¹⁹ｃｍ^-3となっており、厚さは例えば１００ｎｍとする。

電極１６，１８は、それぞれ図示しない電圧源と接続され、これにより、電極１６，１８には、電圧が印加され、光半導体素子１０が動作可能となっている。なお、電圧源に代わりに、各電極１６，１８にそれぞれ電流源を接続し、電流源から電極１６，１８に電流を注入することによって、光半導体素子１０を動作させることも可能である。

この実施形態では、活性層１２３は、下部光閉じ込め層、多重量子井戸構造および上部光閉じ込め層によって構成される。下部光閉じ込め層および上部光閉じ込め層は、それぞれバンドギャップ波長が１．２μｍのノンドープＧａＩｎＡｓＰからなる。ここで、下部光閉じ込め層および上部光閉じ込め層の各膜厚は、それぞれ例えば３０ｎｍとする。

多重量子井戸構造は、ノンドープＧａＩｎＡｓＰ量子井戸層（例えば、バンドギャップ波長１．５５μｍ、膜厚６ｎｍ、井戸数７）と、ノンドープＧａＩｎＡｓＰ障壁層（例えば、バンドギャップ波長１．２５μｍ、膜厚１０ｎｍ）とによって構成される。

活性層１２３は、光半導体素子１０の用途に応じて、半導体レーザの発光層、光変調器の光吸収層または屈折率変化層などとして機能する。

上述したように、光導波路層１２において、ＧａＩｎＰクラッド層１２１ａ，１２１ｂの各バンドギャップエネルギーは、１．６０ｅＶとなっている。一方、ＩｎＰ（基板１１、各層１３，１４）のバンドギャップエネルギーは、１．３５ｅＶとなっているので、ＧａＩｎＰクラッド層１２１ａ，１２１ｂは、ＩｎＰ基板１１およびＩｎＰ層１３，１４よりもバンドギャップエネルギーが２００ｍｅＶ以上大きくなる。この場合には、ＧａＩｎＰクラッド層１２１ａ，１２１ｂの表面はキャリアが流れにくくなるため、キャリアの表面で再結合が抑制される。

例えば、光導波路層１２に順方向バイアスを印加（電流駆動）した場合には、クラッド層１２１ａ，１２１ｂ表面でのキャリアの再結合が抑えられることに加え、さらに、バンドギャップエネルギーが小さい活性層１２３へのキャリア注入の効率を増大させる効果も得られる。

また、光導波路層１２に逆方向バイアスを印加した場合には、クラッド層１２１ａ，１２１ｂ表面でのキャリア再結合が抑えられることでリーク電流が減少し、活性層１２３に効率良く電圧を印加することができる。

さらに、ＧａＩｎＰは、ＩｎＰよりも屈折率が小さいため、光導波路層１２において、ＧａＩｎＰクラッド層１２１ａ，１２１ｂを形成せずに、ＩｎＰクラッド層１２２ａ，１２２ｂのみで形成した場合に比べて、本実施形態の活性層１２３内には光が閉じ込められることになる。その結果、半導体表面（ＧａＩｎＰクラッド層１２１ａ，１２１ｂの表面）における光のモードの重なりが少なくなり、半導体表面の面荒れによる光の損出が抑制できる。

[光半導体素子の作製方法]
次に、光半導体素子１０の作製方法について図３を参照して説明する。図３は、光半導体素子１０の作製方法の一例を説明するための図である。

図３（ａ）において先ず、半絶縁性ＩｎＰ基板１１上に、光導波路層１２の積層構造（ＧａＩｎＰクラッド層１２１ａ，１２１ｂ、活性層１２３、および、ＩｎＰクラッド層１２２ａ，１２２ｂ）を、例えば有機金属気相成長（ＭＯＶＰＥ: Metalorganic Vapor Phase Epitaxy）法を用いて、結晶成長して形成する。

一般的に、ＩｎＰ基板を用いた場合のＭＯＶＰＥ法では、６００℃〜７００℃程度の温度で結晶成長が行われること知られているから、図３（ａ）の例では、基板温度を例えば６２０℃としている。

なお、図３（ａ）では、ＧａＩｎＰクラッド層１２１ａ，１２１ｂの各バンドギャップを例えば１．６０ｅＶとする。

また、結晶成長方法として、ＭＯＶＰＥ法を例にとって説明したが、分子線エピタキシー法などの結晶成長方法を採用することも可能である。

次に、ウエハの表面、すなわちＧａＩｎＰクラッド層１２１ｂ上に、厚さが例えば１００ｎｍのＳｉＯ₂膜２０を、例えばプラズマＣＶＤ法により成膜する（図３（ｂ））。

その後、例えばフォトリソグラフィを用いて、ＳｉＯ₂膜２０の領域のうち、ｎ型ＩｎＰ層１３が形成されることになる領域を除去する（図３（ｃ））。

ＳｉＯ₂膜を除去した後、例えばドライエッチングにより、光導波路層１２の一部（ｎ型ＩｎＰ層１３を形成する領域に相当）を除去する（図３（ｄ））。なお、光導波路層１２の除去では、ドライエッチングではなく、例えばウェットエッチングを用いてもよいが、エッチング面の垂直性はウェットエッチングよりもドライエッチングのほうが優れているため、この実施形態では、ドライエッチングを用いる。

次いで、ウエハを、図示しないＭＯＶＰＥ装置に再度投入し、光導波路層１２を除去した領域に、バンドギャップが例えば１．３５ｅＶとなるｎ型ＩｎＰ層１３と、ｎ型ＧａＩｎＡｓコンタクト層１５とを、順次、結晶成長により形成する（図３（ｅ））。

ｎ型ＩｎＰ層１３とｎ型ＧａＩｎＡｓコンタクト層１５とを結晶成長させた後、ウエハ面上のＳｉＯ₂膜２０をすべて除去する（図３（ｆ））。

そして、再度、ウエハ全面に、厚さが例えば１００ｎｍのＳｉＯ₂膜２１を、例えばプラズマＣＶＤ法により成膜し、その後、例えばフォトリソグラフィを用いて、ＳｉＯ₂膜２１の領域のうち、ｐ型ＩｎＰ層１４を形成することになる領域を除去する（図３（ｇ））。

ＳｉＯ₂膜２１を除去した後、例えばドライエッチングにより光導波路層１２の一部（ｐ型ＩｎＰ層１４を形成する領域に相当）を除去する（図３（ｈ））。

次いで、ウエハを、図示しないＭＯＶＰＥ装置に再度投入し、光導波路層１２を除去した領域に、バンドギャップが例えば１．３５ｅＶとなるｐ型ＩｎＰ層１４と、ｐ型ＧａＩｎＡｓコンタクト層１７とを、順次、結晶成長により形成する（図３（ｉ））。

図３（ｊ）では、ｐ型ＩｎＰ層１４とｐ型ＧａＩｎＡｓコンタクト層１７とを結晶成長させた後、ウエハ面上のＳｉＯ₂膜２１をすべて除去する。その後、ウエハ全面に、フォトレジストを塗布し、例えばフォトリソグラフィを用いて、ＧａＩｎＡｓコンタクト層１５，１７の領域のうち、電極１６，１８を形成することになる領域のみにフォトレジストを残す。その後、例えば硫酸、過酸化水素水、および水を混合したエッチャントを用いて、不要な領域のＧａＩｎＡｓコンタクト層１５，１７を、例えばウェットエッチングにより除去する。

最後に、ＧａＩｎＡｓコンタクト層１５，１７上にそれぞれ電極１６，１８を形成し、所望の長さでへき開することにより、図２に示した光半導体素子１０が完成する（図３（ｋ））。例えば、光半導体素子１０が半導体レーザとして動作する場合には、上述したへき開面が共振器として用いられることになる。

以上説明したように、本実施形態の光半導体素子１０によれば、ＧａＩｎＰクラッド層１２１ａ，１２１ｂは、基板１１およびＩｎＰ層１３，１４よりもバンドギャップエネルギーが大きくなっている。この実施形態では、ＧａＩｎＰクラッド層１２１ａ，１２１ｂは、基板１１およびＩｎＰ層１３，１４よりもバンドギャップエネルギーが例えば０．２５ｅＶ大きい。したがって、ＧａＩｎＰクラッド層１２１ａ，１２１ｂの表面はキャリアが流れにくくなり、クラッド層１２１ａ，１２１ｂ表面の面荒れによる光の損出を抑制するとともに、半導体表面でのキャリアの再結合を抑制するのでキャリアの再結合が抑制される。よって、光半導体素子１０の特性が向上する。

＜第２実施形態＞
以下、本発明の光半導体素子の第２実施形態について説明する。

本実施形態の光半導体素子１０Ａが第１実施形態と異なるのは主に、光導波路層１２の下に半導体材料（基板１１、半導体層１３，１４）よりも屈折率の小さい層、例えば空気層３２を形成した点であるため、この点を中心に以下説明する。この第２実施形態の光半導体素子１０Ａは、前述の光半導体素子１０と異なり、光導波路層１２の下に空気層３２を形成することで、キャリアの再結合をさらに抑制させる点に特徴がある。

[光半導体素子１０Ａの構成]
先ず、光半導体素子１０Ａの構成について図４を参照して説明する。図４は、本実施形態における光半導体素子１０Ａの断面構造の一例を説明するための図である。

第１実施形態の場合と同様に、図４に示した光半導体素子１０Ａは、ＩｎＰ基板１１と、この基板１１の上に形成された光導波路層１２と、光導波路層１２の両側に形成されたｎ型ＩｎＰ層（ｎ型半導体層）１３と、ｐ型ＩｎＰ層（ｐ型半導体層）１４とを備える。

また、第１実施形態の場合と異なり、この光半導体素子１０Ａは、ＩｎＰ基板１１と光導波路層１２との間に、ＧａＩｎＡｓ犠牲層３１と、犠牲層３１の間に形成された空気層３２とを備える。

[光半導体素子の作製方法]
次に、光半導体素子１０Ａの作製方法について図５を参照して説明する。図５は、光半導体素子１０Ａの作製方法の一例を説明するための図である。

図５（ａ）において、ＩｎＰ基板１１上に、ＧａＩｎＡｓ犠牲層３１、光導波路層１２の積層構造（ＧａＩｎＰクラッド層１２１ａ，１２１ｂ、活性層１２３、および、ＩｎＰクラッド層１２２ａ，１２２ｂ）を順次、例えば有機金属気相成長（ＭＯＶＰＥ: Metalorganic Vapor Phase Epitaxy）法を用いて、例えば６２０℃の基板温度で結晶成長して形成する。光導波路層１２の積層構造は、第１実施形態と同様である。

次に、図３（ｂ）〜（ｋ）に示したものと同様に、図５（ｂ）〜（ｋ）の作製を行う。すなわち、ウエハの表面、すなわちＧａＩｎＰクラッド層１２１ｂ上に、厚さが例えば１００ｎｍのＳｉＯ₂膜２０を、例えばプラズマＣＶＤ法により成膜する（図５（ｂ））。その後、例えばフォトリソグラフィを用いて、ＳｉＯ₂膜２０の領域のうち、ｎ型ＩｎＰ層１３が形成されることになる領域を除去する（図５（ｃ））。

その後、例えばドライエッチングにより、光導波路層１２の一部（ｎ型ＩｎＰ層１３を形成する領域に相当）を除去する（図５（ｄ））。次いで、ウエハを、図示しないＭＯＶＰＥ装置に再度投入し、光導波路層１２を除去した領域に、バンドギャップが例えば１．３５ｅＶとなるｎ型ＩｎＰ層１３と、ｎ型ＧａＩｎＡｓコンタクト層１５とを、順次、結晶成長により形成する（図５（ｅ））。

ｎ型ＩｎＰ層１３とｎ型ＧａＩｎＡｓコンタクト層１５とを結晶成長させた後、ウエハ面上のＳｉＯ₂膜２０をすべて除去する（図５（ｆ））。そして、再度、ウエハ全面に、厚さが例えば１００ｎｍのＳｉＯ₂膜２１を、例えばプラズマＣＶＤ法により成膜し、その後、例えばフォトリソグラフィを用いて、ＳｉＯ₂膜２１の領域のうち、ｐ型ＩｎＰ層１４を形成することになる領域を除去する（図５（ｇ））。

ＳｉＯ₂膜２１を除去した後、例えばドライエッチングにより光導波路層１２の一部（ｐ型ＩｎＰ層１４を形成する領域に相当）を除去する（図５（ｈ））。次いで、ウエハを、図示しないＭＯＶＰＥ装置に再度投入し、光導波路層１２を除去した領域に、バンドギャップが例えば１．３５ｅＶとなるｐ型ＩｎＰ層１４と、ｐ型ＧａＩｎＡｓコンタクト層１７とを、順次、結晶成長により形成する（図５（ｉ））。

図５（ｊ）では、ｐ型ＩｎＰ層１４とｐ型ＧａＩｎＡｓコンタクト層１７とを結晶成長させた後、ウエハ面上のＳｉＯ₂膜２１をすべて除去する。その後、ウエハ全面に、フォトレジストを塗布し、例えばフォトリソグラフィを用いて、ＧａＩｎＡｓコンタクト層１５，１７の領域のうち、電極１６，１８を形成することになる領域のみにフォトレジストを残す。その後、例えば硫酸、過酸化水素水、および水を混合したエッチャントを用いて、不要な領域のＧａＩｎＡｓコンタクト層１５，１７を、例えばウェットエッチングにより除去する。

そして、ＧａＩｎＡｓコンタクト層１５，１７上にそれぞれ電極１６，１８を形成する(図５（ｋ）)。

図５（ｌ）では、ＩｎＰ層１３，１４の各領域のうち、光半導体素子１０Ａの領域外となる領域にそれぞれＧａＩｎＡｓ犠牲層まで到達する穴を、例えばドライエッチングにより形成する。そして、この穴から、ＧａＩｎＡｓ犠牲層を選択的にエッチング可能な溶液（例えば硫酸、過酸化水素水および水の混合溶液）を流し込むことで、ＧａＩｎＡｓ犠牲層のみを除去する。最後に、所望の長さでへき開することにより、図４に示した光半導体素子１０Ａが完成する。

以上説明したように、本実施形態の光半導体素子１０Ａによれば、ＧａＩｎＰクラッド層１２１ａ，１２１ｂは、基板１１およびＩｎＰ層１３，１４よりもバンドギャップエネルギーが大きくなっている。さらに、ＧａＩｎＰクラッド層１２１ａの下面、およびＧａＩｎＰクラッド層１２１ｂの上面は、屈折率の小さい層（この実施形態では、例えば、空気）で形成されているので、活性層１２３に光を強く閉じ込めることが可能となる。この場合、例えば、光半導体素子１０Ａを半導体レーザとして用いるときは、しきい値電流が低減し、光半導体素子１０Ａの特性が向上する。

以上、本発明の各実施形態を詳述してきたが、具体的な構成は、各実施形態に限られるものではなく、変更するようにしてもよい。

例えば、各実施形態において、バンドギャップエネルギーが１．６０ｅＶのＧａＩｎＰクラッド層１２１ａ，１２１ｂを用い、ＧａＩｎＰクラッド層１２１ａ，１２１ｂとＩｎＰとのバンドギャップエネルギーの差を２５０ｍｅＶとした場合について説明したが、基板１１、ｎ型半導体層１３およびｐ型半導体層１４の材料であるＩｎＰよりもバンドギャップエネルギーが大きければ、これに限られない。上記バンドギャップエネルギーの差は、５０ｍｅＶ以上、好ましくは１００ｍｅＶ以上とするのがよい。

各実施形態のクラッド層１２１ａ，１２１ｂの材料として、ＩｎＰ層１３，１４よりもバンドエネルギーギャップが大きいＧａＩｎＰを例にとって説明したが、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII 族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素とからなる化合物半導体であれば、他の材料を適用することもできる。例えば、ＧａＰ、ＧａＮ、ＡｌＩｎＰ、ＡｌＩｎＡｓ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓなどでもよい。これらの化合物半導体は、活性層１２３を構成する材料と格子定数が近いものであることが好ましいが、その厚みが薄くなることから、格子定数にある程度差があっても特に問題はない。

各実施形態では、活性層１２を挟むクラッド層として、ＩｎＰ／ＧａＩｎＰの二層構造とした場合で説明したが、バンドギャップエネルギーの大きいＧａＩｎＰのみの単層のクラッド層でも、各実施形態で説明した効果が得られる。

各実施形態では、コンタクト層１５，１７の材料として、ＧａＩｎＡｓを用いた場合で説明したが、ＩｎＰよりもバンドキャップエネルギーが小さいＧａＩｎＡｓＰを用いてもよい。

各実施形態では、基板１１として、ＩｎＰ基板を用いた場合で説明したが、ＧａＡｓ基板を用いるようにしてもよい。この場合、空気と接するクラッド層１２１ｂの材料として、ＧａＡｓよりもバンドギャップエネルギーが大きい材料、例えばＡｌＧａＡｓを用いる。

第２実施形態では、クラッド層１２１ａ，１２１ｂ／犠牲層３１の材料として、例えば、ＧａＩｎＰ／ＧａＩｎＡｓを用いたが、例えば、ＧａＩｎＰ／ＡｌＩｎＡｓ、ＧａＩｎＰ／ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰ／Ａｌ（Ｇａ）ＩｎＡｓ、などを用いることもできる。

第２実施形態では、基板１１およびＩｎＰ層１３，１４の半導体材料よりも屈折率が小さい層として、例えば空気層３２を形成する場合について説明したが、例えば、ＳｉＯ₂など、半導体材料よりも屈折率が小さい誘電体膜であってもよい。この場合、誘電体膜は、クラッド層１２１ａの下面、および／または、クラッド層１２１ｂの上面に形成するようにしてもよい。

１０，１０Ａ光半導体素子
１１基板
１２光導波路層
１３ｎ型ＩｎＰ層（ｎ型半導体層）
１４ｐ型ＩｎＰ層（ｐ型半導体層）
１６ｎ型電極
１８ｐ型電極
３１犠牲層
３２空気層
１２１ａ，１２１ｂ，１２２ａ，１２２ｂクラッド層
１２３活性層

Claims

半導体基板と、
前記半導体基板の上に形成された光導波路層であって、活性層と、前記活性層の上下に形成された第１のクラッド層および第２のクラッド層とを有する、光導波路層と、
前記半導体基板の上に形成され、前記光導波路層を、水平方向で挟むｎ型半導体層およびｐ型半導体層と、を備え、
前記各クラッド層は、前記半導体基板および前記各半導体層よりもバンドギャップエネルギーが大きく、
前記光導波路層の上面および下面の両面に、前記半導体基板および前記各半導体層よりも屈折率の小さい層をさらに備えることを特徴とする光半導体素子。
前記各クラッド層は、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII 族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素とからなる化合物半導体であることを特徴とする請求項１に記載の光半導体素子。
前記光導波路層に電流を注入する、または電圧を印加する手段をさらに備えることを特徴とする請求項１または２に記載の光半導体素子。