KR100999684B1 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100999684B1
KR100999684B1 KR1020090100072A KR20090100072A KR100999684B1 KR 100999684 B1 KR100999684 B1 KR 100999684B1 KR 1020090100072 A KR1020090100072 A KR 1020090100072A KR 20090100072 A KR20090100072 A KR 20090100072A KR 100999684 B1 KR100999684 B1 KR 100999684B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
growth substrate
buffer layer
semiconductor layer
Prior art date
Application number
KR1020090100072A
Other languages
English (en)
Inventor
정환희
김소정
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090100072A priority Critical patent/KR100999684B1/ko
Priority to EP10187825.4A priority patent/EP2315266A3/en
Priority to JP2010235090A priority patent/JP2011091402A/ja
Priority to TW099135711A priority patent/TWI420697B/zh
Priority to US12/908,042 priority patent/US20110089436A1/en
Priority to CN2010105302014A priority patent/CN102074621A/zh
Application granted granted Critical
Publication of KR100999684B1 publication Critical patent/KR100999684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

실시예는 발광 소자 및 그 제조방법에 관한 것이다.
실시예에 따른 발광 소자는 성장 기판; 상기 성장 기판 상에 부분적으로 형성된 제1 버퍼층; 및 상기 성장 기판 및 제1 버퍼층 상에 발광 구조층을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 부분적으로 제1 버퍼층을 형성하는 단계; 및 상기 성장 기판 및 제1 버퍼층 상에 발광 구조층을 형성하는 단계를 포함한다.
발광 소자

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
최근, 발광 소자로써 발광 다이오드가 많이 사용되고 있다.
발광 다이오드는 GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체 재료를 이용하여 제작하여 다양한 색을 구현할 수 있는 발광 소자이다.
발광 다이오드는 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층을 포함하는 발광 구조층을 형성하고, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층에 각각 전원을 제공함에 따라 상기 활성층에서 빛이 방출된다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.
실시예는 성장 기판과 발광 구조층의 분리가 용이한 발광 소자 및 그 제조방법을 제공한다.
실시예는 발광 구조층의 손상을 방지할 수 있는 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 성장 기판; 상기 성장 기판 상에 부분적으로 형성된 제1 버퍼층; 및 상기 성장 기판 및 제1 버퍼층 상에 발광 구조층을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 부분적으로 제1 버퍼층을 형성하는 단계; 및 상기 성장 기판 및 제1 버퍼층 상에 발광 구조층을 형성하는 단계를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 성장 기판과 발광 구조층의 분리가 용이한 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 발광 구조층의 손상을 방지할 수 있는 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자 및 그 제조방법에 대해 상세히 설명하도록 한다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 실시예에 따른 발광 소자는 성장 기판(10)과, 상기 성장 기판(10) 상에 부분적으로 형성된 제1 버퍼층(20)과, 상기 성장 기판(10) 및 제1 버퍼층(20) 상에 형성된 제1 도전형의 반도체층(30)과, 상기 제1 도전형의 반도체층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제2 도전형의 반도체층(50)을 포함한다.
상기 제1 도전형의 반도체층(30), 활성층(40), 및 제2 도전형의 반도체층(50)은 인가된 전원에 따라 빛을 발생시키는 발광 구조층(60)을 형성한다.
상기 성장 기판(10)은 예를 들어, 사파이어 기판(Al2O3)이 사용될 수 있다.
상기 제1 버퍼층(20)은 상기 성장 기판(10) 상에 CVD, PVD, Evaporation 등 을 통해 부분적으로 형성되며, 예를 들어, 스퍼터링 방법으로 형성될 수 있다. 상기 제1 버퍼층(20)은 평면상의 형태가 주기적 패턴, 랜덤한 패턴 등으로 형성되며, 단면상의 두께가 0.1nm~5.0㎛로 형성될 수 있다.
상기 제1 버퍼층(20)은 상기 발광 구조층(60)을 이루는 반도체층의 밴드갭 에너지와 상기 성장 기판(10)을 이루는 기판의 밴드갭 에너지 사이의 밴드갭 에너지를 갖는다. 예를 들어, 상기 발광 구조층(60)은 3.4 eV의 밴드갭 에너지를 갖는 GaN 기반 제1 도전형의 반도체층이고 상기 성장 기판(10)은 9.9 eV의 밴드갭 에너지를 갖는 사파이어 기판이 될 수 있으며, 상기 제1 버퍼층(20)은 5-6 eV의 밴드갭 에너지를 가질 수 있다.
또한, 상기 제1 버퍼층(20)은 상기 성장 기판(10) 보다 작은 영률을 가진 물질로 형성될 수도 있다.
예를 들어, 상기 제1 버퍼층(20)은 Al, Ta, Ti, Mo, W, Pd, Ir, Rb, Si, 또는 Cr 중 적어도 어느 하나를 포함하는 산화물로 형성되거나, Al, Ta, Ti, Mo, W, Pd, Ir, Rb, Si, 또는 Cr 중 적어도 어느 하나를 포함하는 질화물로 형성될 수 있다. 예를 들어, 상기 제1 버퍼층(20)은 산화알루미늄(Al2O3)으로 형성될 수 있다. 스퍼터링 방법으로 상기 사파이어 기판(Al2O3) 상에 형성된 상기 산화알루미늄(Al2O3)은 상기 사파이어 기판(Al2O3) 보다 작은 밴드갭 에너지를 갖는다.
상기 제1 버퍼층(20)은 상기 성장 기판(10)이 일부분 노출되도록 상기 성장 기판(10) 상에 부분적으로 형성될 수 있다. 예를 들어, 상기 제1 버퍼층(20)은 상 기 성장 기판(10)의 전체 면적 중 30-95%의 면적 상에 형성될 수 있다. 상기 제1 버퍼층(20)이 상기 성장 기판(10)의 전체 면적 중 30% 미만의 면적 상에 형성되면 상기 제1 버퍼층(20)에 의한 효과가 미미하고, 상기 제1 버퍼층(20)이 상기 성장 기판(10)의 전체 면적 중 95% 보다 넓은 면적에 형성되면 상기 성장 기판(10) 상에 상기 발광 구조층(60)이 효과적으로 성장되지 않을 수도 있다.
상기 제1 버퍼층(20)이 스퍼터링 방법으로 형성되는 경우, 상기 제1 버퍼층(20)이 형성된 영역보다 상기 제1 버퍼층(20)이 형성되지 않은 영역의 상기 성장 기판(10) 상에서 상기 제1 도전형의 반도체층(30)이 효과적으로 성장될 수 있다.
상기 제1 도전형의 반도체층(30)은 Si와 같은 n형 불순물을 포함하는 GaN 기반 반도체층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(50)은 Mg와 같은 p형 불순물을 포함하는 GaN 기반 반도체층으로 형성될 수 있다. 또한, 상기 활성층(40)은 다중양자우물구조(MQW)로 형성될 수 있다. 예를 들어, 상기 GaN 기반 반도체층은 GaN, InGaN, AlGaN, InAlGaN 등과 같은 물질층으로 형성될 수도 있다.
상기 제1 도전형의 반도체층(30)과, 활성층(40), 및 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)은 다양한 변형된 구조로 형성될 수 있으며, 실시예에서 예시한 상기 발광 구조층(60)의 구조에 한정되는 것은 아니다.
한편, 상기 성장 기판(10) 상에 형성된 상기 제1 버퍼층(20)은 상기 성장 기판(10) 상에 성장되는 상기 발광 구조층(60)의 스트레스를 감소시키고, 상기 성장 기판(10)과 상기 발광 구조층(60)의 분리 과정에서 상기 발광 구조층(60)이 손상되는 것을 방지한다.
도 3과 도 4는 제1 실시예에 따른 발광 소자 및 그 제조방법에서 성장 기판 상에 형성된 제1 버퍼층을 예시한 도면이다.
상기 제1 버퍼층(20)은 일정한 규칙적인 패턴으로 형성되거나 랜덤한 형태로 형성될 수 있는데, 도 3에는 상기 제1 버퍼층(20)이 일정한 간격으로 이격된 원형의 패턴으로 형성된 것이 예시되어 있으며, 도 4에는 상기 제1 버퍼층(20)이 상기 성장 기판(10)의 주변부를 따라 배치되고 그 내부에 일정한 간격으로 이격된 원형의 패턴으로 형성된 것이 예시되어 있다.
도 5는 성장 기판과 발광 구조층을 레이저 리프트 오프 방식으로 분리할 때 레이저가 조사되는 영역을 예시한 도면이다.
상기 성장 기판(10)과 발광 구조층(60)의 분리는 상기 성장 기판(10)에 248nm 또는 193nm의 파장을 가진 레이저를 조사하여 상기 성장 기판(10)과 발광 구조층(60) 사이의 계면에서 열-화학 분해 반응이 일어나도록 하는 방식을 이용한다.
도 5에 도시된 바와 같이, 상기 성장 기판(10)에는 복수의 발광 소자를 제작할 수 있도록 넓은 면적으로 발광 구조층(60)이 형성되는데, 상기 발광 구조층(60)은 아이솔레이션 공정을 통해 각각 복수의 발광 구조층(60)으로 구분된다. 상기 레이저는 각각의 발광 구조층(60)에 대응하는 단위 영역들(100, 110, 120, 130)에 조사되는데, 각각의 단위 영역들(100, 110, 120, 130)의 면적보다 조금 큰 조사 영역들(100a, 110a, 120a, 130a)에 조사된다.
따라서, 상기 단위 영역들(100, 110, 120, 130)은 서로 인접한 부분, 즉, 각 단위 영역들(100, 110, 120, 130) 내의 주변부에서 레이저가 여러번 중첩되어 조사 되고, 상기 레이저가 중첩되어 조사된 영역의 상기 발광 구조층(60)은 상기 레이저에 의해 손상이 발생될 수 있다.
한편, 제1 실시예에 따른 발광 소자 및 그 제조방법은 상기 제1 버퍼층(20)이 에너지 흡수층으로 동작될 수 도 있으며, 상기 발광 구조층(60)에 조사되는 에너지를 감소시켜 상기 발광 구조층(60)이 손상되는 것을 방지한다.
특히, 도 4에 도시된 바와 같이, 상기 제1 버퍼층(20)이 상기 성장 기판(10)의 주변부에 형성되는 경우, 상기 레이저가 중첩되어 조사되는 영역의 상기 발광 구조층(60)을 보호할 수 있다.
상기 제1 버퍼층(20)은 상기 성장 기판(10)의 밴드갭 에너지와 상기 발광 구조층(60)의 밴드갭 에너지 사이의 밴드갭 에너지를 가지므로, 에너지를 흡수함으로써 상기 발광 구조층(60)이 손상되는 것을 막고, 열-화학 분해 반응으로 상기 성장 기판(10)과 발광 구조층(60)이 분리될 수 있도록 한다.
도 2는 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
제2 실시예에 따른 발광 소자 및 그 제조방법을 설명함에 있어서 제1 실시에와 중복되는 설명을 생략하도록 한다.
도 2를 참조하면, 제2 실시예에 따른 발광 소자는 성장 기판(10)과, 상기 성장 기판(10) 상에 부분적으로 형성된 제1 버퍼층(20)과, 상기 성장 기판(10) 및 상기 제1 버퍼층(20) 상에 형성된 제2 버퍼층(21)과, 상기 제2 버퍼층(21) 상에 형성된 언도프트(Un-doped) 질화물 반도체층(22)과, 상기 언도프트 질화물 반도체층(22) 상에 형성된 제1 도전형의 반도체층(30)과, 상기 제1 도전형의 반도체 층(30) 상에 형성된 활성층(40)과, 상기 활성층(40) 상에 형성된 제2 도전형의 반도체층(50)을 포함한다.
제2 실시예에 따른 발광 소자는 상술한 제1 실시예에 따른 발광 소자와 달리 상기 제1 도전형의 반도체층(30)과 상기 성장 기판(10) 사이에 제2 버퍼층(21)과 언도프트 질화물 반도체층(22)을 더 포함한다. 비록, 도 2에는 상기 제2 버퍼층(21)과 언도프트 질화물 반도체층(22)이 모두 도시되어 있으나, 상기 제2 버퍼층(21) 및 언도프트 질화물 반도체층(22) 중 어느 하나만 형성되는 것도 가능하다.
상기 제2 버퍼층(21)은 상기 성장 기판(10)과 상기 발광 구조층(60) 사이의 격자상수 차이에 의한 결함을 완충하고, 상기 언도프트 질화물 반도체층(22)은 고품질의 발광 구조층(60)을 형성할 수 있도록 한다.
예를 들어, 상기 제2 버퍼층(21)은 AlN, GaN, InN, GaBN, AlGaN, AlInGaN, 또는 InGaN 중 적어도 어느 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있고, 상기 언도프트 질화물 반도체층(22)은 언도프트 GaN층으로 형성될 수 있다.
제1 실시예 및 제2 실시예에 따른 발광 소자는 상기 성장 기판(10) 상에 제1 버퍼층(20)을 부분적으로 형성하고, 상기 성장 기판(10)과 제1 버퍼층(20) 상에 발광 구조층(60)을 형성한다. 상기 성장 기판(10)과 제1 버퍼층(20) 상에는 전체적으로 제2 버퍼층(21)이 형성될 수 있고, 상기 제2 버퍼층(21) 상에는 언도프트 질화물 반도체층(22)이 형성될 수 있다.
한편, 도 1과 도 2에 도시된 발광 소자에서 상기 제2 도전형의 반도체층(50), 활성층(40), 및 제1 도전형의 반도체층(30)을 선택적으로 제거하는 메사 에칭을 수행하고, 상기 제1 도전형의 반도체층(30) 상에 제1 전극층 및 상기 제2 도전형의 반도체층(50) 상에 제2 전극층을 형성하면 수평형 발광 소자를 제작할 수 있다.
도 6 내지 도 8은 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 6 내지 도 8에서는 수직형 발광 소자를 제조하는 방법이 예시된다.
도 6을 참조하면, 상기 성장 기판(10) 상에 스퍼터링 방법으로 제1 버퍼층(20)을 부분적으로 형성하고, 상기 성장 기판(10) 및 제1 버퍼층(20) 상에 MOCVD 방법으로 상기 제1 도전형의 반도체층(30), 활성층(40), 및 제2 도전형의 반도체층(50)을 포함하는 발광 구조층(60)을 형성한다.
도 2에 도시된 상기 제2 버퍼층(21) 및 언도프트 질화물 반도체층(22)은 상기 성장 기판(10) 및 제1 버퍼층(20) 상에 MOCVD 방법으로 형성한다.
그리고, 상기 발광 구조층(60) 상에 제2 전극층(70)을 형성한다. 상기 제2 전극층(70)은 오믹 접촉층, 반사층, 전도성 지지기판을 포함할 수도 있다.
도 7을 참조하면, 상기 성장 기판(10)에 레이저를 조사하여 상기 성장 기판(10)을 상기 발광 구조층(60)으로부터 분리한다. 예를 들어, 상기 레이저는 248nm 또는 193nm의 파장을 가진 레이저가 사용될 수 있다.
이때, 상기 제1 버퍼층(20)은 레이저에 의해 상기 발광 구조층(60)이 손상되는 것을 방지하면서 상기 성장 기판(10)이 상기 발광 구조층(60)으로부터 용이하게 분리되도록 한다.
도 8을 참조하면, 상기 성장 기판(10)이 분리됨에 따라 노출된 상기 제1 도 전형의 반도체층(30) 상에 제1 전극층(80)을 형성한다.
따라서, 수직형 발광 소자가 제작될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면.
도 2는 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 3과 도 4는 제1 실시예에 따른 발광 소자 및 그 제조방법에서 성장 기판 상에 형성된 제1 버퍼층을 예시한 도면.
도 5는 성장 기판과 발광 구조층을 레이저 리프트 오프 방식으로 분리할 때 레이저가 조사되는 영역을 예시한 도면.
도 6 내지 도 8은 실시예에 따른 발광 소자 제조방법을 설명하는 도면.

Claims (19)

  1. 성장 기판;
    상기 성장 기판 보다 영률이 작고, 상기 성장 기판 상에 부분적으로 형성된 제1 버퍼층; 및
    상기 성장 기판 및 제1 버퍼층 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 및 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층을 포함하고,
    상기 제1 버퍼층은 상기 성장 기판의 주변부를 따라 상기 성장 기판의 중앙부를 둘러싸도록 연속적으로 형성되고 상기 주변부의 내부에 이격되어 복수개가 형성되는 발광 소자.
  2. 제 1항에 있어서,
    상기 성장 기판 및 제1 버퍼층 상에 제2 버퍼층을 포함하는 발광 소자.
  3. 제 2항에 있어서,
    상기 제2 버퍼층과 상기 발광 구조층 사이에 언도프트 질화물 반도체층을 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 성장 기판 및 제1 버퍼층 상에 언도프트 질화물 반도체층을 포함하는 발광 소자.
  5. 제 1항에 있어서,
    상기 제1 버퍼층은 Al, Ta, Ti, Mo, W, Pd, Ir, Rb, Si, 또는 Cr 중 적어도 어느 하나를 포함하는 산화물 또는 질화물로 형성되는 발광 소자.
  6. 제 1항에 있어서,
    상기 제1 버퍼층은 상기 성장 기판의 전체 면적 중 30-95%의 면적 상에 형성되는 발광 소자.
  7. 제 1항에 있어서,
    상기 제1 버퍼층의 밴드갭 에너지는 상기 성장 기판의 밴드갭 에너지 보다 작고 상기 발광 구조층의 밴드갭 에너지 보다 큰 발광 소자.
  8. 삭제
  9. 삭제
  10. 성장 기판 상에 부분적으로 제1 버퍼층을 형성하는 단계; 및
    상기 성장 기판 및 제1 버퍼층 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 및 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층을 형성하는 단계를 포함하고,
    상기 제1 버퍼층은 상기 발광 구조층의 단위 발광 영역의 주변부 영역에 상기 단위 발광 영역의 중앙부 영역을 둘러싸도록 연속적으로 형성되고, 상기 주변부 영역에 의해 둘러싸인 상기 중앙부 영역에 복수개가 형성되는 발광 소자 제조방법.
  11. 제 10항에 있어서,
    상기 발광 구조층을 형성하기 전, 상기 성장 기판 및 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  12. 제 10항에 있어서,
    상기 발광 구조층을 형성하기 전, 상기 성장 기판 및 제1 버퍼층 상에 언도프트 질화물 반도체층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  13. 제 10항에 있어서,
    상기 발광 구조층을 형성하기 전, 상기 성장 기판 및 제1 버퍼층 상에 제2 버퍼층 및 언도프트 질화물 반도체층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  14. 제 10항에 있어서,
    상기 발광 구조층 상에 제2 전극층을 형성하는 단계;
    상기 성장 기판에 레이저를 조사하여 상기 성장 기판을 분리하는 단계; 및
    상기 성장 기판이 제거됨에 따라 노출된 상기 발광 구조층 상에 제1 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020090100072A 2009-10-21 2009-10-21 발광 소자 및 그 제조방법 KR100999684B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090100072A KR100999684B1 (ko) 2009-10-21 2009-10-21 발광 소자 및 그 제조방법
EP10187825.4A EP2315266A3 (en) 2009-10-21 2010-10-15 Light emitting device, method of manufacturing the same, light emitting device package and lighting system
JP2010235090A JP2011091402A (ja) 2009-10-21 2010-10-20 発光素子、発光素子の製造方法
TW099135711A TWI420697B (zh) 2009-10-21 2010-10-20 發光裝置及其製造方法
US12/908,042 US20110089436A1 (en) 2009-10-21 2010-10-20 Light emitting device, method of manufacturing the same, light emitting device package and lighting system
CN2010105302014A CN102074621A (zh) 2009-10-21 2010-10-21 发光器件、制造该发光器件的方法、发光器件封装和照明系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090100072A KR100999684B1 (ko) 2009-10-21 2009-10-21 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100999684B1 true KR100999684B1 (ko) 2010-12-08

Family

ID=43495053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100072A KR100999684B1 (ko) 2009-10-21 2009-10-21 발광 소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US20110089436A1 (ko)
EP (1) EP2315266A3 (ko)
JP (1) JP2011091402A (ko)
KR (1) KR100999684B1 (ko)
CN (1) CN102074621A (ko)
TW (1) TWI420697B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067149A (ko) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 반도체 발광 소자

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201232806A (en) * 2011-01-31 2012-08-01 Walsin Lihwa Corp Method for fabricating light emitting diode chip
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
TWI481073B (zh) * 2012-05-07 2015-04-11 Fitilite S Pte Ltd 半導體裝置及其製造方法
KR20140104756A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
EP1244139A2 (en) * 2001-03-23 2002-09-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
JP4332407B2 (ja) * 2003-10-31 2009-09-16 シャープ株式会社 半導体発光素子及びその製造方法
JP3976745B2 (ja) * 2004-03-08 2007-09-19 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2007027417A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
TWI426620B (zh) * 2005-09-29 2014-02-11 Sumitomo Chemical Co 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
KR100639026B1 (ko) * 2005-11-25 2006-10-25 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US7994601B2 (en) * 2006-01-30 2011-08-09 Nec Corporation Semiconductor light receiving device
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
KR100890741B1 (ko) * 2007-03-13 2009-03-26 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
TWI349381B (en) * 2007-08-03 2011-09-21 Chi Mei Lighting Tech Corp Light-emitting diode and manufacturing method thereof
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101423721B1 (ko) * 2007-10-09 2014-07-31 서울바이오시스 주식회사 나노 패턴들을 갖는 레이저 다이오드 및 그것을 제조하는방법
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7816856B2 (en) * 2009-02-25 2010-10-19 Global Oled Technology Llc Flexible oled display with chiplets
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067149A (ko) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 반도체 발광 소자
KR101895300B1 (ko) * 2011-12-13 2018-09-05 엘지이노텍 주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
CN102074621A (zh) 2011-05-25
JP2011091402A (ja) 2011-05-06
US20110089436A1 (en) 2011-04-21
EP2315266A2 (en) 2011-04-27
EP2315266A3 (en) 2013-12-04
TW201126750A (en) 2011-08-01
TWI420697B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
KR100999684B1 (ko) 발광 소자 및 그 제조방법
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR101212435B1 (ko) 반도체 발광 소자, 웨이퍼, 반도체 발광 소자의 제조 방법 및 웨이퍼의 제조 방법
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
US8253156B2 (en) Semiconductor light emitting device
US8058082B2 (en) Light-emitting diode with textured substrate
KR102112944B1 (ko) 심자외 발광 소자 및 심자외 발광 소자의 제조 방법
US8232567B2 (en) Light emitting device with pillar structure having hollow structure
JP2005012188A (ja) 半導体素子の製造方法
US20100237357A1 (en) Light Emitting Device Having Pillar Structure with Roughness Surface and the Forming Method Thereof
US8779445B2 (en) Stress-alleviation layer for LED structures
US8288788B2 (en) Optical semiconductor device having uneven semiconductor layer with non-uniform carrier density
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
JP6008284B2 (ja) 半導体紫外発光素子
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
JP2011091251A (ja) 窒化物半導体発光素子
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR102250523B1 (ko) 발광소자 및 조명시스템
KR101039970B1 (ko) 반도체층 형성방법 및 발광 소자 제조방법
KR101120006B1 (ko) 수직형 반도체 발광소자 및 그 제조방법
US20110095313A1 (en) Light emitting diode and manufacturing method thereof
KR101862406B1 (ko) 질화물계 발광소자 및 그 제조방법
US11682747B2 (en) Ultraviolet light emitting element and light emitting element package including the same
KR102427640B1 (ko) 자외선 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9